sys/mips/cavium/octe/ethernet-defines.h

   1 /*************************************************************************
   2 Copyright (c) 2003-2007  Cavium Networks (support@cavium.com). All rights
   3 reserved.
   4
   5
   6 Redistribution and use in source and binary forms, with or without
   7 modification, are permitted provided that the following conditions are
   8 met:
   9
  10     * Redistributions of source code must retain the above copyright
  11       notice, this list of conditions and the following disclaimer.
  12
  13     * Redistributions in binary form must reproduce the above
  14       copyright notice, this list of conditions and the following
  15       disclaimer in the documentation and/or other materials provided
  16       with the distribution.
  17
  18     * Neither the name of Cavium Networks nor the names of
  19       its contributors may be used to endorse or promote products
  20       derived from this software without specific prior written
  21       permission.
  22
  23 This Software, including technical data, may be subject to U.S. export  control laws, including the U.S. Export Administration Act and its  associated regulations, and may be subject to export or import  regulations in other countries.
  24
  25 TO THE MAXIMUM EXTENT PERMITTED BY LAW, THE SOFTWARE IS PROVIDED "AS IS"
  26 AND WITH ALL FAULTS AND CAVIUM  NETWORKS MAKES NO PROMISES, REPRESENTATIONS OR WARRANTIES, EITHER EXPRESS, IMPLIED, STATUTORY, OR OTHERWISE, WITH RESPECT TO THE SOFTWARE, INCLUDING ITS CONDITION, ITS CONFORMITY TO ANY REPRESENTATION OR DESCRIPTION, OR THE EXISTENCE OF ANY LATENT OR PATENT DEFECTS, AND CAVIUM SPECIFICALLY DISCLAIMS ALL IMPLIED (IF ANY) WARRANTIES OF TITLE, MERCHANTABILITY, NONINFRINGEMENT, FITNESS FOR A PARTICULAR PURPOSE, LACK OF VIRUSES, ACCURACY OR COMPLETENESS, QUIET ENJOYMENT, QUIET POSSESSION OR CORRESPONDENCE TO DESCRIPTION. THE ENTIRE  RISK ARISING OUT OF USE OR PERFORMANCE OF THE SOFTWARE LIES WITH YOU.
  27
  28 *************************************************************************/
  29 /* $FreeBSD$ */
  30
  31 /*
  32  * A few defines are used to control the operation of this driver:
  33  *  CONFIG_CAVIUM_RESERVE32
  34  *      This kernel config options controls the amount of memory configured
  35  *      in a wired TLB entry for all processes to share. If this is set, the
  36  *      driver will use this memory instead of kernel memory for pools. This
  37  *      allows 32bit userspace application to access the buffers, but also
  38  *      requires all received packets to be copied.
  39  *  CONFIG_CAVIUM_OCTEON_NUM_PACKET_BUFFERS
  40  *      This kernel config option allows the user to control the number of
  41  *      packet and work queue buffers allocated by the driver. If this is zero,
  42  *      the driver uses the default from below.
  43  *  USE_MBUFS_IN_HW
  44  *      Tells the driver to populate the packet buffers with kernel mbufs.
  45  *      This allows the driver to receive packets without copying them. It also
  46  *      means that 32bit userspace can't access the packet buffers.
  47  *  USE_32BIT_SHARED
  48  *      This define tells the driver to allocate memory for buffers from the
  49  *      32bit sahred region instead of the kernel memory space.
  50  *  USE_HW_TCPUDP_CHECKSUM
  51  *      Controls if the Octeon TCP/UDP checksum engine is used for packet
  52  *      output. If this is zero, the kernel will perform the checksum in
  53  *      software.
  54  *  USE_MULTICORE_RECEIVE
  55  *      Process receive interrupts on multiple cores. This spreads the network
  56  *      load across the first 8 processors. If ths is zero, only one core
  57  *      processes incomming packets.
  58  *  USE_ASYNC_IOBDMA
  59  *      Use asynchronous IO access to hardware. This uses Octeon's asynchronous
  60  *      IOBDMAs to issue IO accesses without stalling. Set this to zero
  61  *      to disable this. Note that IOBDMAs require CVMSEG.
  62  */
  63 #ifndef CONFIG_CAVIUM_RESERVE32
  64 #define CONFIG_CAVIUM_RESERVE32 0
  65 #endif
  66
  67 #if CONFIG_CAVIUM_RESERVE32
  68         #define USE_32BIT_SHARED            1
  69         #define USE_MBUFS_IN_HW           0
  70 #else
  71         #define USE_32BIT_SHARED            0
  72         #define USE_MBUFS_IN_HW           1
  73 #endif
  74
  75 #define INTERRUPT_LIMIT             10000   /* Max interrupts per second per core */
  76 /*#define INTERRUPT_LIMIT             0     *//* Don't limit the number of interrupts */
  77 #define USE_HW_TCPUDP_CHECKSUM      1
  78 #define USE_MULTICORE_RECEIVE       1
  79 #define USE_RED                     1   /* Enable Random Early Dropping under load */
  80 #if 0
  81 #define USE_ASYNC_IOBDMA            (CONFIG_CAVIUM_OCTEON_CVMSEG_SIZE > 0)
  82 #else
  83 #define USE_ASYNC_IOBDMA            0
  84 #endif
  85 #define USE_10MBPS_PREAMBLE_WORKAROUND 1    /* Allow SW based preamble removal at 10Mbps to workaround PHYs giving us bad preambles */
  86 #define DONT_WRITEBACK(x)           (x) /* Use this to have all FPA frees also tell the L2 not to write data to memory */
  87 /*#define DONT_WRITEBACK(x)         0   *//* Use this to not have FPA frees control L2 */
  88
  89 #define MAX_RX_PACKETS 120 /* Maximum number of packets to process per interrupt. */
  90 #define MAX_OUT_QUEUE_DEPTH 1000
  91
  92 #ifndef SMP
  93 #undef USE_MULTICORE_RECEIVE
  94 #define USE_MULTICORE_RECEIVE 0
  95 #endif
  96
  97 #define IP_PROTOCOL_TCP             6
  98 #define IP_PROTOCOL_UDP             0x11
  99 #define FAU_NUM_PACKET_BUFFERS_TO_FREE (CVMX_FAU_REG_END - sizeof(uint32_t))
 100 #define TOTAL_NUMBER_OF_PORTS       (CVMX_PIP_NUM_INPUT_PORTS+1)
 101