sys/dev/cxgbe/t4_netmap.c

   1 /*-
   2  * Copyright (c) 2014 Chelsio Communications, Inc.
   3  * All rights reserved.
   4  * Written by: Navdeep Parhar <np@FreeBSD.org>
   5  *
   6  * Redistribution and use in source and binary forms, with or without
   7  * modification, are permitted provided that the following conditions
   8  * are met:
   9  * 1. Redistributions of source code must retain the above copyright
  10  *    notice, this list of conditions and the following disclaimer.
  11  * 2. Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the distribution.
  14  *
  15  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  16  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  17  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  18  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  19  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  20  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  21  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  22  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  23  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  24  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  25  * SUCH DAMAGE.
  26  */
  27
  28 #include <sys/cdefs.h>
  29 __FBSDID("$FreeBSD$");
  30
  31 #include "opt_inet.h"
  32 #include "opt_inet6.h"
  33
  34 #ifdef DEV_NETMAP
  35 #include <sys/param.h>
  36 #include <sys/eventhandler.h>
  37 #include <sys/lock.h>
  38 #include <sys/types.h>
  39 #include <sys/mbuf.h>
  40 #include <sys/selinfo.h>
  41 #include <sys/socket.h>
  42 #include <sys/sockio.h>
  43 #include <machine/bus.h>
  44 #include <net/ethernet.h>
  45 #include <net/if.h>
  46 #include <net/if_media.h>
  47 #include <net/if_var.h>
  48 #include <net/if_clone.h>
  49 #include <net/if_types.h>
  50 #include <net/netmap.h>
  51 #include <dev/netmap/netmap_kern.h>
  52
  53 #include "common/common.h"
  54 #include "common/t4_regs.h"
  55 #include "common/t4_regs_values.h"
  56
  57 extern int fl_pad;      /* XXXNM */
  58 extern int spg_len;     /* XXXNM */
  59 extern int fl_pktshift; /* XXXNM */
  60
  61 /* netmap ifnet routines */
  62 static void cxgbe_nm_init(void *);
  63 static int cxgbe_nm_ioctl(struct ifnet *, unsigned long, caddr_t);
  64 static int cxgbe_nm_transmit(struct ifnet *, struct mbuf *);
  65 static void cxgbe_nm_qflush(struct ifnet *);
  66
  67 static int cxgbe_nm_init_synchronized(struct port_info *);
  68 static int cxgbe_nm_uninit_synchronized(struct port_info *);
  69
  70 static void
  71 cxgbe_nm_init(void *arg)
  72 {
  73         struct port_info *pi = arg;
  74         struct adapter *sc = pi->adapter;
  75
  76         if (begin_synchronized_op(sc, pi, SLEEP_OK | INTR_OK, "t4nminit") != 0)
  77                 return;
  78         cxgbe_nm_init_synchronized(pi);
  79         end_synchronized_op(sc, 0);
  80
  81         return;
  82 }
  83
  84 static int
  85 cxgbe_nm_init_synchronized(struct port_info *pi)
  86 {
  87         struct adapter *sc = pi->adapter;
  88         struct ifnet *ifp = pi->nm_ifp;
  89         int rc = 0;
  90
  91         ASSERT_SYNCHRONIZED_OP(sc);
  92
  93         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
  94                 return (0);     /* already running */
  95
  96         if (!(sc->flags & FULL_INIT_DONE) &&
  97             ((rc = adapter_full_init(sc)) != 0))
  98                 return (rc);    /* error message displayed already */
  99
 100         if (!(pi->flags & PORT_INIT_DONE) &&
 101             ((rc = port_full_init(pi)) != 0))
 102                 return (rc);    /* error message displayed already */
 103
 104         rc = update_mac_settings(ifp, XGMAC_ALL);
 105         if (rc)
 106                 return (rc);    /* error message displayed already */
 107
 108         ifp->if_drv_flags |= IFF_DRV_RUNNING;
 109
 110         return (rc);
 111 }
 112
 113 static int
 114 cxgbe_nm_uninit_synchronized(struct port_info *pi)
 115 {
 116 #ifdef INVARIANTS
 117         struct adapter *sc = pi->adapter;
 118 #endif
 119         struct ifnet *ifp = pi->nm_ifp;
 120
 121         ASSERT_SYNCHRONIZED_OP(sc);
 122
 123         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
 124
 125         return (0);
 126 }
 127
 128 static int
 129 cxgbe_nm_ioctl(struct ifnet *ifp, unsigned long cmd, caddr_t data)
 130 {
 131         int rc = 0, mtu, flags;
 132         struct port_info *pi = ifp->if_softc;
 133         struct adapter *sc = pi->adapter;
 134         struct ifreq *ifr = (struct ifreq *)data;
 135         uint32_t mask;
 136
 137         MPASS(pi->nm_ifp == ifp);
 138
 139         switch (cmd) {
 140         case SIOCSIFMTU:
 141                 mtu = ifr->ifr_mtu;
 142                 if ((mtu < ETHERMIN) || (mtu > ETHERMTU_JUMBO))
 143                         return (EINVAL);
 144
 145                 rc = begin_synchronized_op(sc, pi, SLEEP_OK | INTR_OK, "t4nmtu");
 146                 if (rc)
 147                         return (rc);
 148                 ifp->if_mtu = mtu;
 149                 if (ifp->if_drv_flags & IFF_DRV_RUNNING)
 150                         rc = update_mac_settings(ifp, XGMAC_MTU);
 151                 end_synchronized_op(sc, 0);
 152                 break;
 153
 154         case SIOCSIFFLAGS:
 155                 rc = begin_synchronized_op(sc, pi, SLEEP_OK | INTR_OK, "t4nflg");
 156                 if (rc)
 157                         return (rc);
 158
 159                 if (ifp->if_flags & IFF_UP) {
 160                         if (ifp->if_drv_flags & IFF_DRV_RUNNING) {
 161                                 flags = pi->nmif_flags;
 162                                 if ((ifp->if_flags ^ flags) &
 163                                     (IFF_PROMISC | IFF_ALLMULTI)) {
 164                                         rc = update_mac_settings(ifp,
 165                                             XGMAC_PROMISC | XGMAC_ALLMULTI);
 166                                 }
 167                         } else
 168                                 rc = cxgbe_nm_init_synchronized(pi);
 169                         pi->nmif_flags = ifp->if_flags;
 170                 } else if (ifp->if_drv_flags & IFF_DRV_RUNNING)
 171                         rc = cxgbe_nm_uninit_synchronized(pi);
 172                 end_synchronized_op(sc, 0);
 173                 break;
 174
 175         case SIOCADDMULTI:
 176         case SIOCDELMULTI: /* these two are called with a mutex held :-( */
 177                 rc = begin_synchronized_op(sc, pi, HOLD_LOCK, "t4nmulti");
 178                 if (rc)
 179                         return (rc);
 180                 if (ifp->if_drv_flags & IFF_DRV_RUNNING)
 181                         rc = update_mac_settings(ifp, XGMAC_MCADDRS);
 182                 end_synchronized_op(sc, LOCK_HELD);
 183                 break;
 184
 185         case SIOCSIFCAP:
 186                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
 187                 if (mask & IFCAP_TXCSUM) {
 188                         ifp->if_capenable ^= IFCAP_TXCSUM;
 189                         ifp->if_hwassist ^= (CSUM_TCP | CSUM_UDP | CSUM_IP);
 190                 }
 191                 if (mask & IFCAP_TXCSUM_IPV6) {
 192                         ifp->if_capenable ^= IFCAP_TXCSUM_IPV6;
 193                         ifp->if_hwassist ^= (CSUM_UDP_IPV6 | CSUM_TCP_IPV6);
 194                 }
 195                 if (mask & IFCAP_RXCSUM)
 196                         ifp->if_capenable ^= IFCAP_RXCSUM;
 197                 if (mask & IFCAP_RXCSUM_IPV6)
 198                         ifp->if_capenable ^= IFCAP_RXCSUM_IPV6;
 199                 break;
 200
 201         case SIOCSIFMEDIA:
 202         case SIOCGIFMEDIA:
 203                 ifmedia_ioctl(ifp, ifr, &pi->nm_media, cmd);
 204                 break;
 205
 206         default:
 207                 rc = ether_ioctl(ifp, cmd, data);
 208         }
 209
 210         return (rc);
 211 }
 212
 213 static int
 214 cxgbe_nm_transmit(struct ifnet *ifp, struct mbuf *m)
 215 {
 216
 217         m_freem(m);
 218         return (0);
 219 }
 220
 221 static void
 222 cxgbe_nm_qflush(struct ifnet *ifp)
 223 {
 224
 225         return;
 226 }
 227
 228 static int
 229 alloc_nm_rxq_hwq(struct port_info *pi, struct sge_nm_rxq *nm_rxq)
 230 {
 231         int rc, cntxt_id;
 232         __be32 v;
 233         struct adapter *sc = pi->adapter;
 234         struct netmap_adapter *na = NA(pi->nm_ifp);
 235         struct fw_iq_cmd c;
 236
 237         MPASS(na != NULL);
 238         MPASS(nm_rxq->iq_desc != NULL);
 239         MPASS(nm_rxq->fl_desc != NULL);
 240
 241         bzero(nm_rxq->iq_desc, pi->qsize_rxq * IQ_ESIZE);
 242         bzero(nm_rxq->fl_desc, na->num_rx_desc * EQ_ESIZE + spg_len);
 243
 244         bzero(&c, sizeof(c));
 245         c.op_to_vfn = htobe32(V_FW_CMD_OP(FW_IQ_CMD) | F_FW_CMD_REQUEST |
 246             F_FW_CMD_WRITE | F_FW_CMD_EXEC | V_FW_IQ_CMD_PFN(sc->pf) |
 247             V_FW_IQ_CMD_VFN(0));
 248         c.alloc_to_len16 = htobe32(F_FW_IQ_CMD_ALLOC | F_FW_IQ_CMD_IQSTART |
 249             FW_LEN16(c));
 250         if (pi->flags & INTR_NM_RXQ) {
 251                 KASSERT(nm_rxq->intr_idx < sc->intr_count,
 252                     ("%s: invalid direct intr_idx %d", __func__,
 253                     nm_rxq->intr_idx));
 254                 v = V_FW_IQ_CMD_IQANDSTINDEX(nm_rxq->intr_idx);
 255         } else {
 256                 CXGBE_UNIMPLEMENTED(__func__);  /* XXXNM: needs review */
 257                 v = V_FW_IQ_CMD_IQANDSTINDEX(nm_rxq->intr_idx) |
 258                     F_FW_IQ_CMD_IQANDST;
 259         }
 260         c.type_to_iqandstindex = htobe32(v |
 261             V_FW_IQ_CMD_TYPE(FW_IQ_TYPE_FL_INT_CAP) |
 262             V_FW_IQ_CMD_VIID(pi->nm_viid) |
 263             V_FW_IQ_CMD_IQANUD(X_UPDATEDELIVERY_INTERRUPT));
 264         c.iqdroprss_to_iqesize = htobe16(V_FW_IQ_CMD_IQPCIECH(pi->tx_chan) |
 265             F_FW_IQ_CMD_IQGTSMODE |
 266             V_FW_IQ_CMD_IQINTCNTTHRESH(0) |
 267             V_FW_IQ_CMD_IQESIZE(ilog2(IQ_ESIZE) - 4));
 268         c.iqsize = htobe16(pi->qsize_rxq);
 269         c.iqaddr = htobe64(nm_rxq->iq_ba);
 270         c.iqns_to_fl0congen |=
 271             htobe32(V_FW_IQ_CMD_FL0HOSTFCMODE(X_HOSTFCMODE_NONE) |
 272                 F_FW_IQ_CMD_FL0FETCHRO | F_FW_IQ_CMD_FL0DATARO |
 273                 (fl_pad ? F_FW_IQ_CMD_FL0PADEN : 0));
 274         c.fl0dcaen_to_fl0cidxfthresh =
 275             htobe16(V_FW_IQ_CMD_FL0FBMIN(X_FETCHBURSTMIN_64B) |
 276                 V_FW_IQ_CMD_FL0FBMAX(X_FETCHBURSTMAX_512B));
 277         c.fl0size = htobe16(na->num_rx_desc + spg_len / EQ_ESIZE);
 278         c.fl0addr = htobe64(nm_rxq->fl_ba);
 279
 280         rc = -t4_wr_mbox(sc, sc->mbox, &c, sizeof(c), &c);
 281         if (rc != 0) {
 282                 device_printf(sc->dev,
 283                     "failed to create netmap ingress queue: %d\n", rc);
 284                 return (rc);
 285         }
 286
 287         nm_rxq->iq_cidx = 0;
 288         MPASS(nm_rxq->iq_sidx == pi->qsize_rxq - spg_len / IQ_ESIZE);
 289         nm_rxq->iq_gen = F_RSPD_GEN;
 290         nm_rxq->iq_cntxt_id = be16toh(c.iqid);
 291         nm_rxq->iq_abs_id = be16toh(c.physiqid);
 292         cntxt_id = nm_rxq->iq_cntxt_id - sc->sge.iq_start;
 293         if (cntxt_id >= sc->sge.niq) {
 294                 panic ("%s: nm_rxq->iq_cntxt_id (%d) more than the max (%d)",
 295                     __func__, cntxt_id, sc->sge.niq - 1);
 296         }
 297         sc->sge.iqmap[cntxt_id] = (void *)nm_rxq;
 298
 299         nm_rxq->fl_cntxt_id = be16toh(c.fl0id);
 300         nm_rxq->fl_pidx = nm_rxq->fl_cidx = 0;
 301         MPASS(nm_rxq->fl_sidx == na->num_rx_desc);
 302         cntxt_id = nm_rxq->fl_cntxt_id - sc->sge.eq_start;
 303         if (cntxt_id >= sc->sge.neq) {
 304                 panic("%s: nm_rxq->fl_cntxt_id (%d) more than the max (%d)",
 305                     __func__, cntxt_id, sc->sge.neq - 1);
 306         }
 307         sc->sge.eqmap[cntxt_id] = (void *)nm_rxq;
 308
 309         nm_rxq->fl_db_val = F_DBPRIO | V_QID(nm_rxq->fl_cntxt_id) | V_PIDX(0);
 310         if (is_t5(sc))
 311                 nm_rxq->fl_db_val |= F_DBTYPE;
 312
 313         t4_write_reg(sc, MYPF_REG(A_SGE_PF_GTS), V_SEINTARM(F_QINTR_CNT_EN) |
 314             V_INGRESSQID(nm_rxq->iq_cntxt_id));
 315
 316         return (rc);
 317 }
 318
 319 static int
 320 free_nm_rxq_hwq(struct port_info *pi, struct sge_nm_rxq *nm_rxq)
 321 {
 322         struct adapter *sc = pi->adapter;
 323         int rc;
 324
 325         rc = -t4_iq_free(sc, sc->mbox, sc->pf, 0, FW_IQ_TYPE_FL_INT_CAP,
 326             nm_rxq->iq_cntxt_id, nm_rxq->fl_cntxt_id, 0xffff);
 327         if (rc != 0)
 328                 device_printf(sc->dev, "%s: failed for iq %d, fl %d: %d\n",
 329                     __func__, nm_rxq->iq_cntxt_id, nm_rxq->fl_cntxt_id, rc);
 330         return (rc);
 331 }
 332
 333 static int
 334 alloc_nm_txq_hwq(struct port_info *pi, struct sge_nm_txq *nm_txq)
 335 {
 336         int rc, cntxt_id;
 337         size_t len;
 338         struct adapter *sc = pi->adapter;
 339         struct netmap_adapter *na = NA(pi->nm_ifp);
 340         struct fw_eq_eth_cmd c;
 341
 342         MPASS(na != NULL);
 343         MPASS(nm_txq->desc != NULL);
 344
 345         len = na->num_tx_desc * EQ_ESIZE + spg_len;
 346         bzero(nm_txq->desc, len);
 347
 348         bzero(&c, sizeof(c));
 349         c.op_to_vfn = htobe32(V_FW_CMD_OP(FW_EQ_ETH_CMD) | F_FW_CMD_REQUEST |
 350             F_FW_CMD_WRITE | F_FW_CMD_EXEC | V_FW_EQ_ETH_CMD_PFN(sc->pf) |
 351             V_FW_EQ_ETH_CMD_VFN(0));
 352         c.alloc_to_len16 = htobe32(F_FW_EQ_ETH_CMD_ALLOC |
 353             F_FW_EQ_ETH_CMD_EQSTART | FW_LEN16(c));
 354         c.autoequiqe_to_viid = htobe32(V_FW_EQ_ETH_CMD_VIID(pi->nm_viid));
 355         c.fetchszm_to_iqid =
 356             htobe32(V_FW_EQ_ETH_CMD_HOSTFCMODE(X_HOSTFCMODE_NONE) |
 357                 V_FW_EQ_ETH_CMD_PCIECHN(pi->tx_chan) | F_FW_EQ_ETH_CMD_FETCHRO |
 358                 V_FW_EQ_ETH_CMD_IQID(sc->sge.nm_rxq[nm_txq->iqidx].iq_cntxt_id));
 359         c.dcaen_to_eqsize = htobe32(V_FW_EQ_ETH_CMD_FBMIN(X_FETCHBURSTMIN_64B) |
 360                       V_FW_EQ_ETH_CMD_FBMAX(X_FETCHBURSTMAX_512B) |
 361                       V_FW_EQ_ETH_CMD_EQSIZE(len / EQ_ESIZE));
 362         c.eqaddr = htobe64(nm_txq->ba);
 363
 364         rc = -t4_wr_mbox(sc, sc->mbox, &c, sizeof(c), &c);
 365         if (rc != 0) {
 366                 device_printf(pi->dev,
 367                     "failed to create netmap egress queue: %d\n", rc);
 368                 return (rc);
 369         }
 370
 371         nm_txq->cntxt_id = G_FW_EQ_ETH_CMD_EQID(be32toh(c.eqid_pkd));
 372         cntxt_id = nm_txq->cntxt_id - sc->sge.eq_start;
 373         if (cntxt_id >= sc->sge.neq)
 374             panic("%s: nm_txq->cntxt_id (%d) more than the max (%d)", __func__,
 375                 cntxt_id, sc->sge.neq - 1);
 376         sc->sge.eqmap[cntxt_id] = (void *)nm_txq;
 377
 378         nm_txq->pidx = nm_txq->cidx = 0;
 379         MPASS(nm_txq->sidx == na->num_tx_desc);
 380         nm_txq->equiqidx = nm_txq-> equeqidx = nm_txq->dbidx = 0;
 381
 382         nm_txq->doorbells = sc->doorbells;
 383         if (isset(&nm_txq->doorbells, DOORBELL_UDB) ||
 384             isset(&nm_txq->doorbells, DOORBELL_UDBWC) ||
 385             isset(&nm_txq->doorbells, DOORBELL_WCWR)) {
 386                 uint32_t s_qpp = sc->sge.eq_s_qpp;
 387                 uint32_t mask = (1 << s_qpp) - 1;
 388                 volatile uint8_t *udb;
 389
 390                 udb = sc->udbs_base + UDBS_DB_OFFSET;
 391                 udb += (nm_txq->cntxt_id >> s_qpp) << PAGE_SHIFT;
 392                 nm_txq->udb_qid = nm_txq->cntxt_id & mask;
 393                 if (nm_txq->udb_qid >= PAGE_SIZE / UDBS_SEG_SIZE)
 394                         clrbit(&nm_txq->doorbells, DOORBELL_WCWR);
 395                 else {
 396                         udb += nm_txq->udb_qid << UDBS_SEG_SHIFT;
 397                         nm_txq->udb_qid = 0;
 398                 }
 399                 nm_txq->udb = (volatile void *)udb;
 400         }
 401
 402         return (rc);
 403 }
 404
 405 static int
 406 free_nm_txq_hwq(struct port_info *pi, struct sge_nm_txq *nm_txq)
 407 {
 408         struct adapter *sc = pi->adapter;
 409         int rc;
 410
 411         rc = -t4_eth_eq_free(sc, sc->mbox, sc->pf, 0, nm_txq->cntxt_id);
 412         if (rc != 0)
 413                 device_printf(sc->dev, "%s: failed for eq %d: %d\n", __func__,
 414                     nm_txq->cntxt_id, rc);
 415         return (rc);
 416 }
 417
 418 static int
 419 cxgbe_netmap_on(struct adapter *sc, struct port_info *pi, struct ifnet *ifp,
 420     struct netmap_adapter *na)
 421 {
 422         struct netmap_slot *slot;
 423         struct sge_nm_rxq *nm_rxq;
 424         struct sge_nm_txq *nm_txq;
 425         int rc, i, j, hwidx;
 426         struct hw_buf_info *hwb;
 427         uint16_t *rss;
 428
 429         ASSERT_SYNCHRONIZED_OP(sc);
 430
 431         if ((pi->flags & PORT_INIT_DONE) == 0 ||
 432             (ifp->if_drv_flags & IFF_DRV_RUNNING) == 0)
 433                 return (EAGAIN);
 434
 435         hwb = &sc->sge.hw_buf_info[0];
 436         for (i = 0; i < SGE_FLBUF_SIZES; i++, hwb++) {
 437                 if (hwb->size == NETMAP_BUF_SIZE(na))
 438                         break;
 439         }
 440         if (i >= SGE_FLBUF_SIZES) {
 441                 if_printf(ifp, "no hwidx for netmap buffer size %d.\n",
 442                     NETMAP_BUF_SIZE(na));
 443                 return (ENXIO);
 444         }
 445         hwidx = i;
 446
 447         /* Must set caps before calling netmap_reset */
 448         nm_set_native_flags(na);
 449
 450         for_each_nm_rxq(pi, i, nm_rxq) {
 451                 alloc_nm_rxq_hwq(pi, nm_rxq);
 452                 nm_rxq->fl_hwidx = hwidx;
 453                 slot = netmap_reset(na, NR_RX, i, 0);
 454                 MPASS(slot != NULL);    /* XXXNM: error check, not assert */
 455
 456                 /* We deal with 8 bufs at a time */
 457                 MPASS((na->num_rx_desc & 7) == 0);
 458                 MPASS(na->num_rx_desc == nm_rxq->fl_sidx);
 459                 for (j = 0; j < nm_rxq->fl_sidx - 8; j++) {
 460                         uint64_t ba;
 461
 462                         PNMB(na, &slot[j], &ba);
 463                         nm_rxq->fl_desc[j] = htobe64(ba | hwidx);
 464                 }
 465                 nm_rxq->fl_pidx = j;
 466                 MPASS((j & 7) == 0);
 467                 j /= 8; /* driver pidx to hardware pidx */
 468                 wmb();
 469                 t4_write_reg(sc, MYPF_REG(A_SGE_PF_KDOORBELL),
 470                     nm_rxq->fl_db_val | V_PIDX(j));
 471         }
 472
 473         for_each_nm_txq(pi, i, nm_txq) {
 474                 alloc_nm_txq_hwq(pi, nm_txq);
 475                 slot = netmap_reset(na, NR_TX, i, 0);
 476                 MPASS(slot != NULL);    /* XXXNM: error check, not assert */
 477         }
 478
 479         rss = malloc(pi->nm_rss_size * sizeof (*rss), M_CXGBE, M_ZERO |
 480             M_WAITOK);
 481         for (i = 0; i < pi->nm_rss_size;) {
 482                 for_each_nm_rxq(pi, j, nm_rxq) {
 483                         rss[i++] = nm_rxq->iq_abs_id;
 484                         if (i == pi->nm_rss_size)
 485                                 break;
 486                 }
 487         }
 488         rc = -t4_config_rss_range(sc, sc->mbox, pi->nm_viid, 0, pi->nm_rss_size,
 489             rss, pi->nm_rss_size);
 490         if (rc != 0)
 491                 if_printf(ifp, "netmap rss_config failed: %d\n", rc);
 492         free(rss, M_CXGBE);
 493
 494         rc = -t4_enable_vi(sc, sc->mbox, pi->nm_viid, true, true);
 495         if (rc != 0)
 496                 if_printf(ifp, "netmap enable_vi failed: %d\n", rc);
 497
 498         return (rc);
 499 }
 500
 501 static int
 502 cxgbe_netmap_off(struct adapter *sc, struct port_info *pi, struct ifnet *ifp,
 503     struct netmap_adapter *na)
 504 {
 505         int rc, i;
 506         struct sge_nm_txq *nm_txq;
 507         struct sge_nm_rxq *nm_rxq;
 508
 509         ASSERT_SYNCHRONIZED_OP(sc);
 510
 511         rc = -t4_enable_vi(sc, sc->mbox, pi->nm_viid, false, false);
 512         if (rc != 0)
 513                 if_printf(ifp, "netmap disable_vi failed: %d\n", rc);
 514         nm_clear_native_flags(na);
 515
 516         /*
 517          * XXXNM: We need to make sure that the tx queues are quiet and won't
 518          * request any more SGE_EGR_UPDATEs.
 519          */
 520
 521         for_each_nm_txq(pi, i, nm_txq) {
 522                 free_nm_txq_hwq(pi, nm_txq);
 523         }
 524         for_each_nm_rxq(pi, i, nm_rxq) {
 525                 free_nm_rxq_hwq(pi, nm_rxq);
 526         }
 527
 528         return (rc);
 529 }
 530
 531 static int
 532 cxgbe_netmap_reg(struct netmap_adapter *na, int on)
 533 {
 534         struct ifnet *ifp = na->ifp;
 535         struct port_info *pi = ifp->if_softc;
 536         struct adapter *sc = pi->adapter;
 537         int rc;
 538
 539         rc = begin_synchronized_op(sc, pi, SLEEP_OK | INTR_OK, "t4nmreg");
 540         if (rc != 0)
 541                 return (rc);
 542         if (on)
 543                 rc = cxgbe_netmap_on(sc, pi, ifp, na);
 544         else
 545                 rc = cxgbe_netmap_off(sc, pi, ifp, na);
 546         end_synchronized_op(sc, 0);
 547
 548         return (rc);
 549 }
 550
 551 /* How many packets can a single type1 WR carry in n descriptors */
 552 static inline int
 553 ndesc_to_npkt(const int n)
 554 {
 555
 556         MPASS(n > 0 && n <= SGE_MAX_WR_NDESC);
 557
 558         return (n * 2 - 1);
 559 }
 560 #define MAX_NPKT_IN_TYPE1_WR    (ndesc_to_npkt(SGE_MAX_WR_NDESC))
 561
 562 /* Space (in descriptors) needed for a type1 WR that carries n packets */
 563 static inline int
 564 npkt_to_ndesc(const int n)
 565 {
 566
 567         MPASS(n > 0 && n <= MAX_NPKT_IN_TYPE1_WR);
 568
 569         return ((n + 2) / 2);
 570 }
 571
 572 /* Space (in 16B units) needed for a type1 WR that carries n packets */
 573 static inline int
 574 npkt_to_len16(const int n)
 575 {
 576
 577         MPASS(n > 0 && n <= MAX_NPKT_IN_TYPE1_WR);
 578
 579         return (n * 2 + 1);
 580 }
 581
 582 #define NMIDXDIFF(q, idx) IDXDIFF((q)->pidx, (q)->idx, (q)->sidx)
 583
 584 static void
 585 ring_nm_txq_db(struct adapter *sc, struct sge_nm_txq *nm_txq)
 586 {
 587         int n;
 588         u_int db = nm_txq->doorbells;
 589
 590         MPASS(nm_txq->pidx != nm_txq->dbidx);
 591
 592         n = NMIDXDIFF(nm_txq, dbidx);
 593         if (n > 1)
 594                 clrbit(&db, DOORBELL_WCWR);
 595         wmb();
 596
 597         switch (ffs(db) - 1) {
 598         case DOORBELL_UDB:
 599                 *nm_txq->udb = htole32(V_QID(nm_txq->udb_qid) | V_PIDX(n));
 600                 break;
 601
 602         case DOORBELL_WCWR: {
 603                 volatile uint64_t *dst, *src;
 604
 605                 /*
 606                  * Queues whose 128B doorbell segment fits in the page do not
 607                  * use relative qid (udb_qid is always 0).  Only queues with
 608                  * doorbell segments can do WCWR.
 609                  */
 610                 KASSERT(nm_txq->udb_qid == 0 && n == 1,
 611                     ("%s: inappropriate doorbell (0x%x, %d, %d) for nm_txq %p",
 612                     __func__, nm_txq->doorbells, n, nm_txq->pidx, nm_txq));
 613
 614                 dst = (volatile void *)((uintptr_t)nm_txq->udb +
 615                     UDBS_WR_OFFSET - UDBS_DB_OFFSET);
 616                 src = (void *)&nm_txq->desc[nm_txq->dbidx];
 617                 while (src != (void *)&nm_txq->desc[nm_txq->dbidx + 1])
 618                         *dst++ = *src++;
 619                 wmb();
 620                 break;
 621         }
 622
 623         case DOORBELL_UDBWC:
 624                 *nm_txq->udb = htole32(V_QID(nm_txq->udb_qid) | V_PIDX(n));
 625                 wmb();
 626                 break;
 627
 628         case DOORBELL_KDB:
 629                 t4_write_reg(sc, MYPF_REG(A_SGE_PF_KDOORBELL),
 630                     V_QID(nm_txq->cntxt_id) | V_PIDX(n));
 631                 break;
 632         }
 633         nm_txq->dbidx = nm_txq->pidx;
 634 }
 635
 636 int lazy_tx_credit_flush = 1;
 637
 638 /*
 639  * Write work requests to send 'npkt' frames and ring the doorbell to send them
 640  * on their way.  No need to check for wraparound.
 641  */
 642 static void
 643 cxgbe_nm_tx(struct adapter *sc, struct sge_nm_txq *nm_txq,
 644     struct netmap_kring *kring, int npkt, int npkt_remaining)
 645 {
 646         struct netmap_ring *ring = kring->ring;
 647         struct netmap_slot *slot;
 648         const u_int lim = kring->nkr_num_slots - 1;
 649         struct fw_eth_tx_pkts_wr *wr = (void *)&nm_txq->desc[nm_txq->pidx];
 650         uint16_t len;
 651         uint64_t ba;
 652         struct cpl_tx_pkt_core *cpl;
 653         struct ulptx_sgl *usgl;
 654         int i, n;
 655
 656         while (npkt) {
 657                 n = min(npkt, MAX_NPKT_IN_TYPE1_WR);
 658                 len = 0;
 659
 660                 wr = (void *)&nm_txq->desc[nm_txq->pidx];
 661                 wr->op_pkd = htobe32(V_FW_WR_OP(FW_ETH_TX_PKTS_WR));
 662                 wr->equiq_to_len16 = htobe32(V_FW_WR_LEN16(npkt_to_len16(n)));
 663                 wr->npkt = n;
 664                 wr->r3 = 0;
 665                 wr->type = 1;
 666                 cpl = (void *)(wr + 1);
 667
 668                 for (i = 0; i < n; i++) {
 669                         slot = &ring->slot[kring->nr_hwcur];
 670                         PNMB(kring->na, slot, &ba);
 671
 672                         cpl->ctrl0 = nm_txq->cpl_ctrl0;
 673                         cpl->pack = 0;
 674                         cpl->len = htobe16(slot->len);
 675                         /*
 676                          * netmap(4) says "netmap does not use features such as
 677                          * checksum offloading, TCP segmentation offloading,
 678                          * encryption, VLAN encapsulation/decapsulation, etc."
 679                          *
 680                          * XXXNM: it makes sense to enable checksum offload.
 681                          */
 682                         cpl->ctrl1 = htobe64(F_TXPKT_IPCSUM_DIS |
 683                             F_TXPKT_L4CSUM_DIS);
 684
 685                         usgl = (void *)(cpl + 1);
 686                         usgl->cmd_nsge = htobe32(V_ULPTX_CMD(ULP_TX_SC_DSGL) |
 687                             V_ULPTX_NSGE(1));
 688                         usgl->len0 = htobe32(slot->len);
 689                         usgl->addr0 = htobe64(ba);
 690
 691                         slot->flags &= ~(NS_REPORT | NS_BUF_CHANGED);
 692                         cpl = (void *)(usgl + 1);
 693                         MPASS(slot->len + len <= UINT16_MAX);
 694                         len += slot->len;
 695                         kring->nr_hwcur = nm_next(kring->nr_hwcur, lim);
 696                 }
 697                 wr->plen = htobe16(len);
 698
 699                 npkt -= n;
 700                 nm_txq->pidx += npkt_to_ndesc(n);
 701                 MPASS(nm_txq->pidx <= nm_txq->sidx);
 702                 if (__predict_false(nm_txq->pidx == nm_txq->sidx)) {
 703                         /*
 704                          * This routine doesn't know how to write WRs that wrap
 705                          * around.  Make sure it wasn't asked to.
 706                          */
 707                         MPASS(npkt == 0);
 708                         nm_txq->pidx = 0;
 709                 }
 710
 711                 if (npkt == 0 && npkt_remaining == 0) {
 712                         /* All done. */
 713                         if (lazy_tx_credit_flush == 0) {
 714                                 wr->equiq_to_len16 |= htobe32(F_FW_WR_EQUEQ |
 715                                     F_FW_WR_EQUIQ);
 716                                 nm_txq->equeqidx = nm_txq->pidx;
 717                                 nm_txq->equiqidx = nm_txq->pidx;
 718                         }
 719                         ring_nm_txq_db(sc, nm_txq);
 720                         return;
 721                 }
 722
 723                 if (NMIDXDIFF(nm_txq, equiqidx) >= nm_txq->sidx / 2) {
 724                         wr->equiq_to_len16 |= htobe32(F_FW_WR_EQUEQ |
 725                             F_FW_WR_EQUIQ);
 726                         nm_txq->equeqidx = nm_txq->pidx;
 727                         nm_txq->equiqidx = nm_txq->pidx;
 728                 } else if (NMIDXDIFF(nm_txq, equeqidx) >= 64) {
 729                         wr->equiq_to_len16 |= htobe32(F_FW_WR_EQUEQ);
 730                         nm_txq->equeqidx = nm_txq->pidx;
 731                 }
 732                 if (NMIDXDIFF(nm_txq, dbidx) >= 2 * SGE_MAX_WR_NDESC)
 733                         ring_nm_txq_db(sc, nm_txq);
 734         }
 735
 736         /* Will get called again. */
 737         MPASS(npkt_remaining);
 738 }
 739
 740 /* How many contiguous free descriptors starting at pidx */
 741 static inline int
 742 contiguous_ndesc_available(struct sge_nm_txq *nm_txq)
 743 {
 744
 745         if (nm_txq->cidx > nm_txq->pidx)
 746                 return (nm_txq->cidx - nm_txq->pidx - 1);
 747         else if (nm_txq->cidx > 0)
 748                 return (nm_txq->sidx - nm_txq->pidx);
 749         else
 750                 return (nm_txq->sidx - nm_txq->pidx - 1);
 751 }
 752
 753 static int
 754 reclaim_nm_tx_desc(struct sge_nm_txq *nm_txq)
 755 {
 756         struct sge_qstat *spg = (void *)&nm_txq->desc[nm_txq->sidx];
 757         uint16_t hw_cidx = spg->cidx;   /* snapshot */
 758         struct fw_eth_tx_pkts_wr *wr;
 759         int n = 0;
 760
 761         hw_cidx = be16toh(hw_cidx);
 762
 763         while (nm_txq->cidx != hw_cidx) {
 764                 wr = (void *)&nm_txq->desc[nm_txq->cidx];
 765
 766                 MPASS(wr->op_pkd == htobe32(V_FW_WR_OP(FW_ETH_TX_PKTS_WR)));
 767                 MPASS(wr->type == 1);
 768                 MPASS(wr->npkt > 0 && wr->npkt <= MAX_NPKT_IN_TYPE1_WR);
 769
 770                 n += wr->npkt;
 771                 nm_txq->cidx += npkt_to_ndesc(wr->npkt);
 772
 773                 /*
 774                  * We never sent a WR that wrapped around so the credits coming
 775                  * back, WR by WR, should never cause the cidx to wrap around
 776                  * either.
 777                  */
 778                 MPASS(nm_txq->cidx <= nm_txq->sidx);
 779                 if (__predict_false(nm_txq->cidx == nm_txq->sidx))
 780                         nm_txq->cidx = 0;
 781         }
 782
 783         return (n);
 784 }
 785
 786 static int
 787 cxgbe_netmap_txsync(struct netmap_kring *kring, int flags)
 788 {
 789         struct netmap_adapter *na = kring->na;
 790         struct ifnet *ifp = na->ifp;
 791         struct port_info *pi = ifp->if_softc;
 792         struct adapter *sc = pi->adapter;
 793         struct sge_nm_txq *nm_txq = &sc->sge.nm_txq[pi->first_nm_txq + kring->ring_id];
 794         const u_int head = kring->rhead;
 795         u_int reclaimed = 0;
 796         int n, d, npkt_remaining, ndesc_remaining;
 797
 798         /*
 799          * Tx was at kring->nr_hwcur last time around and now we need to advance
 800          * to kring->rhead.  Note that the driver's pidx moves independent of
 801          * netmap's kring->nr_hwcur (pidx counts descriptors and the relation
 802          * between descriptors and frames isn't 1:1).
 803          */
 804
 805         npkt_remaining = head >= kring->nr_hwcur ? head - kring->nr_hwcur :
 806             kring->nkr_num_slots - kring->nr_hwcur + head;
 807         while (npkt_remaining) {
 808                 reclaimed += reclaim_nm_tx_desc(nm_txq);
 809                 ndesc_remaining = contiguous_ndesc_available(nm_txq);
 810                 /* Can't run out of descriptors with packets still remaining */
 811                 MPASS(ndesc_remaining > 0);
 812
 813                 /* # of desc needed to tx all remaining packets */
 814                 d = (npkt_remaining / MAX_NPKT_IN_TYPE1_WR) * SGE_MAX_WR_NDESC;
 815                 if (npkt_remaining % MAX_NPKT_IN_TYPE1_WR)
 816                         d += npkt_to_ndesc(npkt_remaining % MAX_NPKT_IN_TYPE1_WR);
 817
 818                 if (d <= ndesc_remaining)
 819                         n = npkt_remaining;
 820                 else {
 821                         /* Can't send all, calculate how many can be sent */
 822                         n = (ndesc_remaining / SGE_MAX_WR_NDESC) *
 823                             MAX_NPKT_IN_TYPE1_WR;
 824                         if (ndesc_remaining % SGE_MAX_WR_NDESC)
 825                                 n += ndesc_to_npkt(ndesc_remaining % SGE_MAX_WR_NDESC);
 826                 }
 827
 828                 /* Send n packets and update nm_txq->pidx and kring->nr_hwcur */
 829                 npkt_remaining -= n;
 830                 cxgbe_nm_tx(sc, nm_txq, kring, n, npkt_remaining);
 831         }
 832         MPASS(npkt_remaining == 0);
 833         MPASS(kring->nr_hwcur == head);
 834         MPASS(nm_txq->dbidx == nm_txq->pidx);
 835
 836         /*
 837          * Second part: reclaim buffers for completed transmissions.
 838          */
 839         if (reclaimed || flags & NAF_FORCE_RECLAIM || nm_kr_txempty(kring)) {
 840                 reclaimed += reclaim_nm_tx_desc(nm_txq);
 841                 kring->nr_hwtail += reclaimed;
 842                 if (kring->nr_hwtail >= kring->nkr_num_slots)
 843                         kring->nr_hwtail -= kring->nkr_num_slots;
 844         }
 845
 846         nm_txsync_finalize(kring);
 847
 848         return (0);
 849 }
 850
 851 static int
 852 cxgbe_netmap_rxsync(struct netmap_kring *kring, int flags)
 853 {
 854         struct netmap_adapter *na = kring->na;
 855         struct netmap_ring *ring = kring->ring;
 856         struct ifnet *ifp = na->ifp;
 857         struct port_info *pi = ifp->if_softc;
 858         struct adapter *sc = pi->adapter;
 859         struct sge_nm_rxq *nm_rxq = &sc->sge.nm_rxq[pi->first_nm_rxq + kring->ring_id];
 860         u_int const head = nm_rxsync_prologue(kring);
 861         u_int n;
 862         int force_update = (flags & NAF_FORCE_READ) || kring->nr_kflags & NKR_PENDINTR;
 863
 864         if (netmap_no_pendintr || force_update) {
 865                 kring->nr_hwtail = atomic_load_acq_32(&nm_rxq->fl_cidx);
 866                 kring->nr_kflags &= ~NKR_PENDINTR;
 867         }
 868
 869         /* Userspace done with buffers from kring->nr_hwcur to head */
 870         n = head >= kring->nr_hwcur ? head - kring->nr_hwcur :
 871             kring->nkr_num_slots - kring->nr_hwcur + head;
 872         n &= ~7U;
 873         if (n > 0) {
 874                 u_int fl_pidx = nm_rxq->fl_pidx;
 875                 struct netmap_slot *slot = &ring->slot[fl_pidx];
 876                 uint64_t ba;
 877                 int i, dbinc = 0, hwidx = nm_rxq->fl_hwidx;
 878
 879                 /*
 880                  * We always deal with 8 buffers at a time.  We must have
 881                  * stopped at an 8B boundary (fl_pidx) last time around and we
 882                  * must have a multiple of 8B buffers to give to the freelist.
 883                  */
 884                 MPASS((fl_pidx & 7) == 0);
 885                 MPASS((n & 7) == 0);
 886
 887                 IDXINCR(kring->nr_hwcur, n, kring->nkr_num_slots);
 888                 IDXINCR(nm_rxq->fl_pidx, n, nm_rxq->fl_sidx);
 889
 890                 while (n > 0) {
 891                         for (i = 0; i < 8; i++, fl_pidx++, slot++) {
 892                                 PNMB(na, slot, &ba);
 893                                 nm_rxq->fl_desc[fl_pidx] = htobe64(ba | hwidx);
 894                                 slot->flags &= ~NS_BUF_CHANGED;
 895                                 MPASS(fl_pidx <= nm_rxq->fl_sidx);
 896                         }
 897                         n -= 8;
 898                         if (fl_pidx == nm_rxq->fl_sidx) {
 899                                 fl_pidx = 0;
 900                                 slot = &ring->slot[0];
 901                         }
 902                         if (++dbinc == 8 && n >= 32) {
 903                                 wmb();
 904                                 t4_write_reg(sc, MYPF_REG(A_SGE_PF_KDOORBELL),
 905                                     nm_rxq->fl_db_val | V_PIDX(dbinc));
 906                                 dbinc = 0;
 907                         }
 908                 }
 909                 MPASS(nm_rxq->fl_pidx == fl_pidx);
 910
 911                 if (dbinc > 0) {
 912                         wmb();
 913                         t4_write_reg(sc, MYPF_REG(A_SGE_PF_KDOORBELL),
 914                             nm_rxq->fl_db_val | V_PIDX(dbinc));
 915                 }
 916         }
 917
 918         nm_rxsync_finalize(kring);
 919
 920         return (0);
 921 }
 922
 923 /*
 924  * Create an ifnet solely for netmap use and register it with the kernel.
 925  */
 926 int
 927 create_netmap_ifnet(struct port_info *pi)
 928 {
 929         struct adapter *sc = pi->adapter;
 930         struct netmap_adapter na;
 931         struct ifnet *ifp;
 932         device_t dev = pi->dev;
 933         uint8_t mac[ETHER_ADDR_LEN];
 934         int rc;
 935
 936         if (pi->nnmtxq <= 0 || pi->nnmrxq <= 0)
 937                 return (0);
 938         MPASS(pi->nm_ifp == NULL);
 939
 940         /*
 941          * Allocate a virtual interface exclusively for netmap use.  Give it the
 942          * MAC address normally reserved for use by a TOE interface.  (The TOE
 943          * driver on FreeBSD doesn't use it).
 944          */
 945         rc = t4_alloc_vi_func(sc, sc->mbox, pi->tx_chan, sc->pf, 0, 1, &mac[0],
 946             &pi->nm_rss_size, FW_VI_FUNC_OFLD, 0);
 947         if (rc < 0) {
 948                 device_printf(dev, "unable to allocate netmap virtual "
 949                     "interface for port %d: %d\n", pi->port_id, -rc);
 950                 return (-rc);
 951         }
 952         pi->nm_viid = rc;
 953         pi->nm_xact_addr_filt = -1;
 954
 955         ifp = if_alloc(IFT_ETHER);
 956         if (ifp == NULL) {
 957                 device_printf(dev, "Cannot allocate netmap ifnet\n");
 958                 return (ENOMEM);
 959         }
 960         pi->nm_ifp = ifp;
 961         ifp->if_softc = pi;
 962
 963         if_initname(ifp, is_t4(pi->adapter) ? "ncxgbe" : "ncxl",
 964             device_get_unit(dev));
 965         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 966
 967         ifp->if_init = cxgbe_nm_init;
 968         ifp->if_ioctl = cxgbe_nm_ioctl;
 969         ifp->if_transmit = cxgbe_nm_transmit;
 970         ifp->if_qflush = cxgbe_nm_qflush;
 971
 972         /*
 973          * netmap(4) says "netmap does not use features such as checksum
 974          * offloading, TCP segmentation offloading, encryption, VLAN
 975          * encapsulation/decapsulation, etc."
 976          *
 977          * By default we comply with the statement above.  But we do declare the
 978          * ifnet capable of L3/L4 checksumming so that a user can override
 979          * netmap and have the hardware do the L3/L4 checksums.
 980          */
 981         ifp->if_capabilities = IFCAP_HWCSUM | IFCAP_JUMBO_MTU |
 982             IFCAP_HWCSUM_IPV6;
 983         ifp->if_capenable = 0;
 984         ifp->if_hwassist = 0;
 985
 986         /* nm_media has already been setup by the caller */
 987
 988         ether_ifattach(ifp, mac);
 989
 990         /*
 991          * Register with netmap in the kernel.
 992          */
 993         bzero(&na, sizeof(na));
 994
 995         na.ifp = pi->nm_ifp;
 996         na.na_flags = NAF_BDG_MAYSLEEP;
 997
 998         /* Netmap doesn't know about the space reserved for the status page. */
 999         na.num_tx_desc = pi->qsize_txq - spg_len / EQ_ESIZE;
1000
1001         /*
1002          * The freelist's cidx/pidx drives netmap's rx cidx/pidx.  So
1003          * num_rx_desc is based on the number of buffers that can be held in the
1004          * freelist, and not the number of entries in the iq.  (These two are
1005          * not exactly the same due to the space taken up by the status page).
1006          */
1007         na.num_rx_desc = (pi->qsize_rxq / 8) * 8;
1008         na.nm_txsync = cxgbe_netmap_txsync;
1009         na.nm_rxsync = cxgbe_netmap_rxsync;
1010         na.nm_register = cxgbe_netmap_reg;
1011         na.num_tx_rings = pi->nnmtxq;
1012         na.num_rx_rings = pi->nnmrxq;
1013         netmap_attach(&na);     /* This adds IFCAP_NETMAP to if_capabilities */
1014
1015         return (0);
1016 }
1017
1018 int
1019 destroy_netmap_ifnet(struct port_info *pi)
1020 {
1021         struct adapter *sc = pi->adapter;
1022
1023         if (pi->nm_ifp == NULL)
1024                 return (0);
1025
1026         netmap_detach(pi->nm_ifp);
1027         ifmedia_removeall(&pi->nm_media);
1028         ether_ifdetach(pi->nm_ifp);
1029         if_free(pi->nm_ifp);
1030         t4_free_vi(sc, sc->mbox, sc->pf, 0, pi->nm_viid);
1031
1032         return (0);
1033 }
1034
1035 static void
1036 handle_nm_fw6_msg(struct adapter *sc, struct ifnet *ifp,
1037     const struct cpl_fw6_msg *cpl)
1038 {
1039         const struct cpl_sge_egr_update *egr;
1040         uint32_t oq;
1041         struct sge_nm_txq *nm_txq;
1042
1043         if (cpl->type != FW_TYPE_RSSCPL && cpl->type != FW6_TYPE_RSSCPL)
1044                 panic("%s: FW_TYPE 0x%x on nm_rxq.", __func__, cpl->type);
1045
1046         /* data[0] is RSS header */
1047         egr = (const void *)&cpl->data[1];
1048         oq = be32toh(egr->opcode_qid);
1049         MPASS(G_CPL_OPCODE(oq) == CPL_SGE_EGR_UPDATE);
1050         nm_txq = (void *)sc->sge.eqmap[G_EGR_QID(oq) - sc->sge.eq_start];
1051
1052         netmap_tx_irq(ifp, nm_txq->nid);
1053 }
1054
1055 void
1056 t4_nm_intr(void *arg)
1057 {
1058         struct sge_nm_rxq *nm_rxq = arg;
1059         struct port_info *pi = nm_rxq->pi;
1060         struct adapter *sc = pi->adapter;
1061         struct ifnet *ifp = pi->nm_ifp;
1062         struct netmap_adapter *na = NA(ifp);
1063         struct netmap_kring *kring = &na->rx_rings[nm_rxq->nid];
1064         struct netmap_ring *ring = kring->ring;
1065         struct iq_desc *d = &nm_rxq->iq_desc[nm_rxq->iq_cidx];
1066         uint32_t lq;
1067         u_int n = 0;
1068         int processed = 0;
1069         uint8_t opcode;
1070         uint32_t fl_cidx = atomic_load_acq_32(&nm_rxq->fl_cidx);
1071
1072         while ((d->rsp.u.type_gen & F_RSPD_GEN) == nm_rxq->iq_gen) {
1073
1074                 rmb();
1075
1076                 lq = be32toh(d->rsp.pldbuflen_qid);
1077                 opcode = d->rss.opcode;
1078
1079                 switch (G_RSPD_TYPE(d->rsp.u.type_gen)) {
1080                 case X_RSPD_TYPE_FLBUF:
1081                         /* No buffer packing so new buf every time */
1082                         MPASS(lq & F_RSPD_NEWBUF);
1083
1084                         /* fall through */
1085
1086                 case X_RSPD_TYPE_CPL:
1087                         MPASS(opcode < NUM_CPL_CMDS);
1088
1089                         switch (opcode) {
1090                         case CPL_FW4_MSG:
1091                         case CPL_FW6_MSG:
1092                                 handle_nm_fw6_msg(sc, ifp,
1093                                     (const void *)&d->cpl[0]);
1094                                 break;
1095                         case CPL_RX_PKT:
1096                                 ring->slot[fl_cidx].len = G_RSPD_LEN(lq) - fl_pktshift;
1097                                 ring->slot[fl_cidx].flags = kring->nkr_slot_flags;
1098                                 if (__predict_false(++fl_cidx == nm_rxq->fl_sidx))
1099                                         fl_cidx = 0;
1100                                 break;
1101                         default:
1102                                 panic("%s: unexpected opcode 0x%x on nm_rxq %p",
1103                                     __func__, opcode, nm_rxq);
1104                         }
1105                         break;
1106
1107                 case X_RSPD_TYPE_INTR:
1108                         /* Not equipped to handle forwarded interrupts. */
1109                         panic("%s: netmap queue received interrupt for iq %u\n",
1110                             __func__, lq);
1111
1112                 default:
1113                         panic("%s: illegal response type %d on nm_rxq %p",
1114                             __func__, G_RSPD_TYPE(d->rsp.u.type_gen), nm_rxq);
1115                 }
1116
1117                 d++;
1118                 if (__predict_false(++nm_rxq->iq_cidx == nm_rxq->iq_sidx)) {
1119                         nm_rxq->iq_cidx = 0;
1120                         d = &nm_rxq->iq_desc[0];
1121                         nm_rxq->iq_gen ^= F_RSPD_GEN;
1122                 }
1123
1124                 if (__predict_false(++n == 64)) {       /* XXXNM: tune */
1125                         t4_write_reg(sc, MYPF_REG(A_SGE_PF_GTS),
1126                             V_CIDXINC(n) | V_INGRESSQID(nm_rxq->iq_cntxt_id) |
1127                             V_SEINTARM(V_QINTR_TIMER_IDX(X_TIMERREG_UPDATE_CIDX)));
1128                         n = 0;
1129                 }
1130         }
1131         if (fl_cidx != nm_rxq->fl_cidx) {
1132                 atomic_store_rel_32(&nm_rxq->fl_cidx, fl_cidx);
1133                 netmap_rx_irq(ifp, nm_rxq->nid, &processed);
1134         }
1135         t4_write_reg(sc, MYPF_REG(A_SGE_PF_GTS), V_CIDXINC(n) |
1136             V_INGRESSQID((u32)nm_rxq->iq_cntxt_id) | V_SEINTARM(F_QINTR_CNT_EN));
1137 }
1138 #endif