sys/dev/vt/hw/vga/vga.c

   1 /*-
   2  * Copyright (c) 2005 Marcel Moolenaar
   3  * All rights reserved.
   4  *
   5  * Copyright (c) 2009 The FreeBSD Foundation
   6  * All rights reserved.
   7  *
   8  * Portions of this software were developed by Ed Schouten
   9  * under sponsorship from the FreeBSD Foundation.
  10  *
  11  * Redistribution and use in source and binary forms, with or without
  12  * modification, are permitted provided that the following conditions
  13  * are met:
  14  * 1. Redistributions of source code must retain the above copyright
  15  *    notice, this list of conditions and the following disclaimer.
  16  * 2. Redistributions in binary form must reproduce the above copyright
  17  *    notice, this list of conditions and the following disclaimer in the
  18  *    documentation and/or other materials provided with the distribution.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  24  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  25  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  26  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  27  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  28  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  29  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  30  * SUCH DAMAGE.
  31  */
  32
  33 #include <sys/cdefs.h>
  34 __FBSDID("$FreeBSD$");
  35
  36 #include <sys/param.h>
  37 #include <sys/kernel.h>
  38 #include <sys/systm.h>
  39
  40 #include <dev/vt/vt.h>
  41 #include <dev/vt/hw/vga/vga_reg.h>
  42
  43 #include <machine/bus.h>
  44
  45 #if defined(__amd64__) || defined(__i386__)
  46 #include <vm/vm.h>
  47 #include <vm/pmap.h>
  48 #include <machine/pmap.h>
  49 #include <machine/vmparam.h>
  50 #endif /* __amd64__ || __i386__ */
  51
  52 struct vga_softc {
  53         bus_space_tag_t          vga_fb_tag;
  54         bus_space_handle_t       vga_fb_handle;
  55         bus_space_tag_t          vga_reg_tag;
  56         bus_space_handle_t       vga_reg_handle;
  57         int                      vga_curcolor;
  58 };
  59
  60 /* Convenience macros. */
  61 #define MEM_READ1(sc, ofs) \
  62         bus_space_read_1(sc->vga_fb_tag, sc->vga_fb_handle, ofs)
  63 #define MEM_WRITE1(sc, ofs, val) \
  64         bus_space_write_1(sc->vga_fb_tag, sc->vga_fb_handle, ofs, val)
  65 #define REG_READ1(sc, reg) \
  66         bus_space_read_1(sc->vga_reg_tag, sc->vga_reg_handle, reg)
  67 #define REG_WRITE1(sc, reg, val) \
  68         bus_space_write_1(sc->vga_reg_tag, sc->vga_reg_handle, reg, val)
  69
  70 #define VT_VGA_WIDTH    640
  71 #define VT_VGA_HEIGHT   480
  72 #define VT_VGA_MEMSIZE  (VT_VGA_WIDTH * VT_VGA_HEIGHT / 8)
  73
  74 static vd_init_t        vga_init;
  75 static vd_blank_t       vga_blank;
  76 static vd_bitbltchr_t   vga_bitbltchr;
  77 static vd_drawrect_t    vga_drawrect;
  78 static vd_setpixel_t    vga_setpixel;
  79 static vd_putchar_t     vga_putchar;
  80 static vd_postswitch_t  vga_postswitch;
  81
  82 static const struct vt_driver vt_vga_driver = {
  83         .vd_init        = vga_init,
  84         .vd_blank       = vga_blank,
  85         .vd_bitbltchr   = vga_bitbltchr,
  86         .vd_drawrect    = vga_drawrect,
  87         .vd_setpixel    = vga_setpixel,
  88         .vd_putchar     = vga_putchar,
  89         .vd_postswitch  = vga_postswitch,
  90         .vd_priority    = VD_PRIORITY_GENERIC,
  91 };
  92
  93 /*
  94  * Driver supports both text mode and graphics mode.  Make sure the
  95  * buffer is always big enough to support both.
  96  */
  97 static struct vga_softc vga_conssoftc;
  98 VT_CONSDEV_DECLARE(vt_vga_driver, MAX(80, PIXEL_WIDTH(VT_VGA_WIDTH)),
  99     MAX(25, PIXEL_HEIGHT(VT_VGA_HEIGHT)), &vga_conssoftc);
 100
 101 static inline void
 102 vga_setcolor(struct vt_device *vd, term_color_t color)
 103 {
 104         struct vga_softc *sc = vd->vd_softc;
 105
 106         if (sc->vga_curcolor != color) {
 107                 REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_SET_RESET);
 108                 REG_WRITE1(sc, VGA_GC_DATA, color);
 109                 sc->vga_curcolor = color;
 110         }
 111 }
 112
 113 static void
 114 vga_blank(struct vt_device *vd, term_color_t color)
 115 {
 116         struct vga_softc *sc = vd->vd_softc;
 117         u_int ofs;
 118
 119         vga_setcolor(vd, color);
 120         for (ofs = 0; ofs < VT_VGA_MEMSIZE; ofs++)
 121                 MEM_WRITE1(sc, ofs, 0xff);
 122 }
 123
 124 static inline void
 125 vga_bitblt_put(struct vt_device *vd, u_long dst, term_color_t color,
 126     uint8_t v)
 127 {
 128         struct vga_softc *sc = vd->vd_softc;
 129
 130         /* Skip empty writes, in order to avoid palette changes. */
 131         if (v != 0x00) {
 132                 vga_setcolor(vd, color);
 133                 /*
 134                  * When this MEM_READ1() gets disabled, all sorts of
 135                  * artifacts occur.  This is because this read loads the
 136                  * set of 8 pixels that are about to be changed.  There
 137                  * is one scenario where we can avoid the read, namely
 138                  * if all pixels are about to be overwritten anyway.
 139                  */
 140                 if (v != 0xff)
 141                         MEM_READ1(sc, dst);
 142                 MEM_WRITE1(sc, dst, v);
 143         }
 144 }
 145
 146 static void
 147 vga_setpixel(struct vt_device *vd, int x, int y, term_color_t color)
 148 {
 149
 150         vga_bitblt_put(vd, (y * VT_VGA_WIDTH / 8) + (x / 8), color,
 151             0x80 >> (x % 8));
 152 }
 153
 154 static void
 155 vga_drawrect(struct vt_device *vd, int x1, int y1, int x2, int y2, int fill,
 156     term_color_t color)
 157 {
 158         int x, y;
 159
 160         for (y = y1; y <= y2; y++) {
 161                 if (fill || (y == y1) || (y == y2)) {
 162                         for (x = x1; x <= x2; x++)
 163                                 vga_setpixel(vd, x, y, color);
 164                 } else {
 165                         vga_setpixel(vd, x1, y, color);
 166                         vga_setpixel(vd, x2, y, color);
 167                 }
 168         }
 169 }
 170
 171 static inline void
 172 vga_bitblt_draw(struct vt_device *vd, const uint8_t *src,
 173     u_long ldst, uint8_t shift, unsigned int width, unsigned int height,
 174     term_color_t color, int negate)
 175 {
 176         u_long dst;
 177         int w;
 178         uint8_t b, r, out;
 179
 180         for (; height > 0; height--) {
 181                 dst = ldst;
 182                 ldst += VT_VGA_WIDTH / 8;
 183                 r = 0;
 184                 for (w = width; w > 0; w -= 8) {
 185                         b = *src++;
 186                         if (negate) {
 187                                 b = ~b;
 188                                 /* Don't go too far. */
 189                                 if (w < 8)
 190                                         b &= 0xff << (8 - w);
 191                         }
 192                         /* Reintroduce bits from previous column. */
 193                         out = (b >> shift) | r;
 194                         r = b << (8 - shift);
 195                         vga_bitblt_put(vd, dst++, color, out);
 196                 }
 197                 /* Print the remainder. */
 198                 vga_bitblt_put(vd, dst, color, r);
 199         }
 200 }
 201
 202 static void
 203 vga_bitbltchr(struct vt_device *vd, const uint8_t *src, const uint8_t *mask,
 204     int bpl, vt_axis_t top, vt_axis_t left, unsigned int width,
 205     unsigned int height, term_color_t fg, term_color_t bg)
 206 {
 207         struct vga_softc *sc = vd->vd_softc;
 208         u_long dst;
 209         uint8_t shift;
 210
 211         dst = (VT_VGA_WIDTH * top + left) / 8;
 212         shift = left % 8;
 213
 214         /* Don't try to put off screen pixels */
 215         if (((left + width) > VT_VGA_WIDTH) || ((top + height) >
 216             VT_VGA_HEIGHT))
 217                 return;
 218
 219         if (sc->vga_curcolor == fg) {
 220                 vga_bitblt_draw(vd, src, dst, shift, width, height, fg, 0);
 221                 vga_bitblt_draw(vd, src, dst, shift, width, height, bg, 1);
 222         } else {
 223                 vga_bitblt_draw(vd, src, dst, shift, width, height, bg, 1);
 224                 vga_bitblt_draw(vd, src, dst, shift, width, height, fg, 0);
 225         }
 226 }
 227
 228 /*
 229  * Binary searchable table for Unicode to CP437 conversion.
 230  */
 231
 232 struct unicp437 {
 233         uint16_t        unicode_base;
 234         uint8_t         cp437_base;
 235         uint8_t         length;
 236 };
 237
 238 static const struct unicp437 cp437table[] = {
 239         { 0x0020, 0x20, 0x5e }, { 0x00a0, 0x20, 0x00 },
 240         { 0x00a1, 0xad, 0x00 }, { 0x00a2, 0x9b, 0x00 },
 241         { 0x00a3, 0x9c, 0x00 }, { 0x00a5, 0x9d, 0x00 },
 242         { 0x00a7, 0x15, 0x00 }, { 0x00aa, 0xa6, 0x00 },
 243         { 0x00ab, 0xae, 0x00 }, { 0x00ac, 0xaa, 0x00 },
 244         { 0x00b0, 0xf8, 0x00 }, { 0x00b1, 0xf1, 0x00 },
 245         { 0x00b2, 0xfd, 0x00 }, { 0x00b5, 0xe6, 0x00 },
 246         { 0x00b6, 0x14, 0x00 }, { 0x00b7, 0xfa, 0x00 },
 247         { 0x00ba, 0xa7, 0x00 }, { 0x00bb, 0xaf, 0x00 },
 248         { 0x00bc, 0xac, 0x00 }, { 0x00bd, 0xab, 0x00 },
 249         { 0x00bf, 0xa8, 0x00 }, { 0x00c4, 0x8e, 0x01 },
 250         { 0x00c6, 0x92, 0x00 }, { 0x00c7, 0x80, 0x00 },
 251         { 0x00c9, 0x90, 0x00 }, { 0x00d1, 0xa5, 0x00 },
 252         { 0x00d6, 0x99, 0x00 }, { 0x00dc, 0x9a, 0x00 },
 253         { 0x00df, 0xe1, 0x00 }, { 0x00e0, 0x85, 0x00 },
 254         { 0x00e1, 0xa0, 0x00 }, { 0x00e2, 0x83, 0x00 },
 255         { 0x00e4, 0x84, 0x00 }, { 0x00e5, 0x86, 0x00 },
 256         { 0x00e6, 0x91, 0x00 }, { 0x00e7, 0x87, 0x00 },
 257         { 0x00e8, 0x8a, 0x00 }, { 0x00e9, 0x82, 0x00 },
 258         { 0x00ea, 0x88, 0x01 }, { 0x00ec, 0x8d, 0x00 },
 259         { 0x00ed, 0xa1, 0x00 }, { 0x00ee, 0x8c, 0x00 },
 260         { 0x00ef, 0x8b, 0x00 }, { 0x00f0, 0xeb, 0x00 },
 261         { 0x00f1, 0xa4, 0x00 }, { 0x00f2, 0x95, 0x00 },
 262         { 0x00f3, 0xa2, 0x00 }, { 0x00f4, 0x93, 0x00 },
 263         { 0x00f6, 0x94, 0x00 }, { 0x00f7, 0xf6, 0x00 },
 264         { 0x00f8, 0xed, 0x00 }, { 0x00f9, 0x97, 0x00 },
 265         { 0x00fa, 0xa3, 0x00 }, { 0x00fb, 0x96, 0x00 },
 266         { 0x00fc, 0x81, 0x00 }, { 0x00ff, 0x98, 0x00 },
 267         { 0x0192, 0x9f, 0x00 }, { 0x0393, 0xe2, 0x00 },
 268         { 0x0398, 0xe9, 0x00 }, { 0x03a3, 0xe4, 0x00 },
 269         { 0x03a6, 0xe8, 0x00 }, { 0x03a9, 0xea, 0x00 },
 270         { 0x03b1, 0xe0, 0x01 }, { 0x03b4, 0xeb, 0x00 },
 271         { 0x03b5, 0xee, 0x00 }, { 0x03bc, 0xe6, 0x00 },
 272         { 0x03c0, 0xe3, 0x00 }, { 0x03c3, 0xe5, 0x00 },
 273         { 0x03c4, 0xe7, 0x00 }, { 0x03c6, 0xed, 0x00 },
 274         { 0x03d5, 0xed, 0x00 }, { 0x2010, 0x2d, 0x00 },
 275         { 0x2014, 0x2d, 0x00 }, { 0x2018, 0x60, 0x00 },
 276         { 0x2019, 0x27, 0x00 }, { 0x201c, 0x22, 0x00 },
 277         { 0x201d, 0x22, 0x00 }, { 0x2022, 0x07, 0x00 },
 278         { 0x203c, 0x13, 0x00 }, { 0x207f, 0xfc, 0x00 },
 279         { 0x20a7, 0x9e, 0x00 }, { 0x20ac, 0xee, 0x00 },
 280         { 0x2126, 0xea, 0x00 }, { 0x2190, 0x1b, 0x00 },
 281         { 0x2191, 0x18, 0x00 }, { 0x2192, 0x1a, 0x00 },
 282         { 0x2193, 0x19, 0x00 }, { 0x2194, 0x1d, 0x00 },
 283         { 0x2195, 0x12, 0x00 }, { 0x21a8, 0x17, 0x00 },
 284         { 0x2202, 0xeb, 0x00 }, { 0x2208, 0xee, 0x00 },
 285         { 0x2211, 0xe4, 0x00 }, { 0x2212, 0x2d, 0x00 },
 286         { 0x2219, 0xf9, 0x00 }, { 0x221a, 0xfb, 0x00 },
 287         { 0x221e, 0xec, 0x00 }, { 0x221f, 0x1c, 0x00 },
 288         { 0x2229, 0xef, 0x00 }, { 0x2248, 0xf7, 0x00 },
 289         { 0x2261, 0xf0, 0x00 }, { 0x2264, 0xf3, 0x00 },
 290         { 0x2265, 0xf2, 0x00 }, { 0x2302, 0x7f, 0x00 },
 291         { 0x2310, 0xa9, 0x00 }, { 0x2320, 0xf4, 0x00 },
 292         { 0x2321, 0xf5, 0x00 }, { 0x2500, 0xc4, 0x00 },
 293         { 0x2502, 0xb3, 0x00 }, { 0x250c, 0xda, 0x00 },
 294         { 0x2510, 0xbf, 0x00 }, { 0x2514, 0xc0, 0x00 },
 295         { 0x2518, 0xd9, 0x00 }, { 0x251c, 0xc3, 0x00 },
 296         { 0x2524, 0xb4, 0x00 }, { 0x252c, 0xc2, 0x00 },
 297         { 0x2534, 0xc1, 0x00 }, { 0x253c, 0xc5, 0x00 },
 298         { 0x2550, 0xcd, 0x00 }, { 0x2551, 0xba, 0x00 },
 299         { 0x2552, 0xd5, 0x00 }, { 0x2553, 0xd6, 0x00 },
 300         { 0x2554, 0xc9, 0x00 }, { 0x2555, 0xb8, 0x00 },
 301         { 0x2556, 0xb7, 0x00 }, { 0x2557, 0xbb, 0x00 },
 302         { 0x2558, 0xd4, 0x00 }, { 0x2559, 0xd3, 0x00 },
 303         { 0x255a, 0xc8, 0x00 }, { 0x255b, 0xbe, 0x00 },
 304         { 0x255c, 0xbd, 0x00 }, { 0x255d, 0xbc, 0x00 },
 305         { 0x255e, 0xc6, 0x01 }, { 0x2560, 0xcc, 0x00 },
 306         { 0x2561, 0xb5, 0x00 }, { 0x2562, 0xb6, 0x00 },
 307         { 0x2563, 0xb9, 0x00 }, { 0x2564, 0xd1, 0x01 },
 308         { 0x2566, 0xcb, 0x00 }, { 0x2567, 0xcf, 0x00 },
 309         { 0x2568, 0xd0, 0x00 }, { 0x2569, 0xca, 0x00 },
 310         { 0x256a, 0xd8, 0x00 }, { 0x256b, 0xd7, 0x00 },
 311         { 0x256c, 0xce, 0x00 }, { 0x2580, 0xdf, 0x00 },
 312         { 0x2584, 0xdc, 0x00 }, { 0x2588, 0xdb, 0x00 },
 313         { 0x258c, 0xdd, 0x00 }, { 0x2590, 0xde, 0x00 },
 314         { 0x2591, 0xb0, 0x02 }, { 0x25a0, 0xfe, 0x00 },
 315         { 0x25ac, 0x16, 0x00 }, { 0x25b2, 0x1e, 0x00 },
 316         { 0x25ba, 0x10, 0x00 }, { 0x25bc, 0x1f, 0x00 },
 317         { 0x25c4, 0x11, 0x00 }, { 0x25cb, 0x09, 0x00 },
 318         { 0x25d8, 0x08, 0x00 }, { 0x25d9, 0x0a, 0x00 },
 319         { 0x263a, 0x01, 0x01 }, { 0x263c, 0x0f, 0x00 },
 320         { 0x2640, 0x0c, 0x00 }, { 0x2642, 0x0b, 0x00 },
 321         { 0x2660, 0x06, 0x00 }, { 0x2663, 0x05, 0x00 },
 322         { 0x2665, 0x03, 0x01 }, { 0x266a, 0x0d, 0x01 },
 323 };
 324
 325 static uint8_t
 326 vga_get_cp437(term_char_t c)
 327 {
 328         int min, mid, max;
 329
 330         min = 0;
 331         max = (sizeof(cp437table) / sizeof(struct unicp437)) - 1;
 332
 333         if (c < cp437table[0].unicode_base ||
 334             c > cp437table[max].unicode_base + cp437table[max].length)
 335                 return '?';
 336
 337         while (max >= min) {
 338                 mid = (min + max) / 2;
 339                 if (c < cp437table[mid].unicode_base)
 340                         max = mid - 1;
 341                 else if (c > cp437table[mid].unicode_base +
 342                     cp437table[mid].length)
 343                         min = mid + 1;
 344                 else
 345                         return (c - cp437table[mid].unicode_base +
 346                             cp437table[mid].cp437_base);
 347         }
 348
 349         return '?';
 350 }
 351
 352 static void
 353 vga_putchar(struct vt_device *vd, term_char_t c,
 354     vt_axis_t top, vt_axis_t left, term_color_t fg, term_color_t bg)
 355 {
 356         struct vga_softc *sc = vd->vd_softc;
 357         uint8_t ch, attr;
 358
 359         /*
 360          * Convert character to CP437, which is the character set used
 361          * by the VGA hardware by default.
 362          */
 363         ch = vga_get_cp437(c);
 364
 365         /*
 366          * Convert colors to VGA attributes.
 367          */
 368         attr = bg << 4 | fg;
 369
 370         MEM_WRITE1(sc, 0x18000 + (top * 80 + left) * 2 + 0, ch);
 371         MEM_WRITE1(sc, 0x18000 + (top * 80 + left) * 2 + 1, attr);
 372 }
 373
 374 static void
 375 vga_initialize_graphics(struct vt_device *vd)
 376 {
 377         struct vga_softc *sc = vd->vd_softc;
 378
 379         /* Clock select. */
 380         REG_WRITE1(sc, VGA_GEN_MISC_OUTPUT_W, VGA_GEN_MO_VSP | VGA_GEN_MO_HSP |
 381             VGA_GEN_MO_PB | VGA_GEN_MO_ER | VGA_GEN_MO_IOA);
 382         /* Set sequencer clocking and memory mode. */
 383         REG_WRITE1(sc, VGA_SEQ_ADDRESS, VGA_SEQ_CLOCKING_MODE);
 384         REG_WRITE1(sc, VGA_SEQ_DATA, VGA_SEQ_CM_89);
 385         REG_WRITE1(sc, VGA_SEQ_ADDRESS, VGA_SEQ_MEMORY_MODE);
 386         REG_WRITE1(sc, VGA_SEQ_DATA, VGA_SEQ_MM_OE | VGA_SEQ_MM_EM);
 387
 388         /* Set the graphics controller in graphics mode. */
 389         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_MISCELLANEOUS);
 390         REG_WRITE1(sc, VGA_GC_DATA, 0x04 + VGA_GC_MISC_GA);
 391         /* Program the CRT controller. */
 392         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_HORIZ_TOTAL);
 393         REG_WRITE1(sc, VGA_CRTC_DATA, 0x5f);                    /* 760 */
 394         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_HORIZ_DISP_END);
 395         REG_WRITE1(sc, VGA_CRTC_DATA, 0x4f);                    /* 640 - 8 */
 396         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_START_HORIZ_BLANK);
 397         REG_WRITE1(sc, VGA_CRTC_DATA, 0x50);                    /* 640 */
 398         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_END_HORIZ_BLANK);
 399         REG_WRITE1(sc, VGA_CRTC_DATA, VGA_CRTC_EHB_CR + 2);
 400         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_START_HORIZ_RETRACE);
 401         REG_WRITE1(sc, VGA_CRTC_DATA, 0x54);                    /* 672 */
 402         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_END_HORIZ_RETRACE);
 403         REG_WRITE1(sc, VGA_CRTC_DATA, VGA_CRTC_EHR_EHB + 0);
 404         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_VERT_TOTAL);
 405         REG_WRITE1(sc, VGA_CRTC_DATA, 0x0b);                    /* 523 */
 406         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_OVERFLOW);
 407         REG_WRITE1(sc, VGA_CRTC_DATA, VGA_CRTC_OF_VT9 | VGA_CRTC_OF_LC8 |
 408             VGA_CRTC_OF_VBS8 | VGA_CRTC_OF_VRS8 | VGA_CRTC_OF_VDE8);
 409         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_MAX_SCAN_LINE);
 410         REG_WRITE1(sc, VGA_CRTC_DATA, VGA_CRTC_MSL_LC9);
 411         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_VERT_RETRACE_START);
 412         REG_WRITE1(sc, VGA_CRTC_DATA, 0xea);                    /* 480 + 10 */
 413         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_VERT_RETRACE_END);
 414         REG_WRITE1(sc, VGA_CRTC_DATA, 0x0c);
 415         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_VERT_DISPLAY_END);
 416         REG_WRITE1(sc, VGA_CRTC_DATA, 0xdf);                    /* 480 - 1*/
 417         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_OFFSET);
 418         REG_WRITE1(sc, VGA_CRTC_DATA, 0x28);
 419         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_START_VERT_BLANK);
 420         REG_WRITE1(sc, VGA_CRTC_DATA, 0xe7);                    /* 480 + 7 */
 421         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_END_VERT_BLANK);
 422         REG_WRITE1(sc, VGA_CRTC_DATA, 0x04);
 423         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_MODE_CONTROL);
 424         REG_WRITE1(sc, VGA_CRTC_DATA, VGA_CRTC_MC_WB | VGA_CRTC_MC_AW |
 425             VGA_CRTC_MC_SRS | VGA_CRTC_MC_CMS);
 426         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_LINE_COMPARE);
 427         REG_WRITE1(sc, VGA_CRTC_DATA, 0xff);                    /* 480 + 31 */
 428
 429         REG_WRITE1(sc, VGA_GEN_FEATURE_CTRL_W, 0);
 430
 431         REG_WRITE1(sc, VGA_SEQ_ADDRESS, VGA_SEQ_MAP_MASK);
 432         REG_WRITE1(sc, VGA_SEQ_DATA, VGA_SEQ_MM_EM3 | VGA_SEQ_MM_EM2 |
 433             VGA_SEQ_MM_EM1 | VGA_SEQ_MM_EM0);
 434         REG_WRITE1(sc, VGA_SEQ_ADDRESS, VGA_SEQ_CHAR_MAP_SELECT);
 435         REG_WRITE1(sc, VGA_SEQ_DATA, 0);
 436
 437         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_SET_RESET);
 438         REG_WRITE1(sc, VGA_GC_DATA, 0);
 439         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_ENABLE_SET_RESET);
 440         REG_WRITE1(sc, VGA_GC_DATA, 0x0f);
 441         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_COLOR_COMPARE);
 442         REG_WRITE1(sc, VGA_GC_DATA, 0);
 443         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_DATA_ROTATE);
 444         REG_WRITE1(sc, VGA_GC_DATA, 0);
 445         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_READ_MAP_SELECT);
 446         REG_WRITE1(sc, VGA_GC_DATA, 0);
 447         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_MODE);
 448         REG_WRITE1(sc, VGA_GC_DATA, 0);
 449         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_COLOR_DONT_CARE);
 450         REG_WRITE1(sc, VGA_GC_DATA, 0x0f);
 451         REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_BIT_MASK);
 452         REG_WRITE1(sc, VGA_GC_DATA, 0xff);
 453 }
 454
 455 static void
 456 vga_initialize(struct vt_device *vd, int textmode)
 457 {
 458         struct vga_softc *sc = vd->vd_softc;
 459         uint8_t x;
 460
 461         /* Make sure the VGA adapter is not in monochrome emulation mode. */
 462         x = REG_READ1(sc, VGA_GEN_MISC_OUTPUT_R);
 463         REG_WRITE1(sc, VGA_GEN_MISC_OUTPUT_W, x | VGA_GEN_MO_IOA);
 464
 465         /* Unprotect CRTC registers 0-7. */
 466         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_VERT_RETRACE_END);
 467         x = REG_READ1(sc, VGA_CRTC_DATA);
 468         REG_WRITE1(sc, VGA_CRTC_DATA, x & ~VGA_CRTC_VRE_PR);
 469
 470         /*
 471          * Wait for the vertical retrace.
 472          * NOTE: this code reads the VGA_GEN_INPUT_STAT_1 register, which has
 473          * the side-effect of clearing the internal flip-flip of the attribute
 474          * controller's write register. This means that because this code is
 475          * here, we know for sure that the first write to the attribute
 476          * controller will be a write to the address register. Removing this
 477          * code therefore also removes that guarantee and appropriate measures
 478          * need to be taken.
 479          */
 480         do {
 481                 x = REG_READ1(sc, VGA_GEN_INPUT_STAT_1);
 482                 x &= VGA_GEN_IS1_VR | VGA_GEN_IS1_DE;
 483         } while (x != (VGA_GEN_IS1_VR | VGA_GEN_IS1_DE));
 484
 485         /* Now, disable the sync. signals. */
 486         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_MODE_CONTROL);
 487         x = REG_READ1(sc, VGA_CRTC_DATA);
 488         REG_WRITE1(sc, VGA_CRTC_DATA, x & ~VGA_CRTC_MC_HR);
 489
 490         /* Asynchronous sequencer reset. */
 491         REG_WRITE1(sc, VGA_SEQ_ADDRESS, VGA_SEQ_RESET);
 492         REG_WRITE1(sc, VGA_SEQ_DATA, VGA_SEQ_RST_SR);
 493
 494         if (!textmode)
 495                 vga_initialize_graphics(vd);
 496
 497         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_PRESET_ROW_SCAN);
 498         REG_WRITE1(sc, VGA_CRTC_DATA, 0);
 499         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_CURSOR_START);
 500         REG_WRITE1(sc, VGA_CRTC_DATA, VGA_CRTC_CS_COO);
 501         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_CURSOR_END);
 502         REG_WRITE1(sc, VGA_CRTC_DATA, 0);
 503         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_START_ADDR_HIGH);
 504         REG_WRITE1(sc, VGA_CRTC_DATA, 0);
 505         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_START_ADDR_LOW);
 506         REG_WRITE1(sc, VGA_CRTC_DATA, 0);
 507         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_CURSOR_LOC_HIGH);
 508         REG_WRITE1(sc, VGA_CRTC_DATA, 0);
 509         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_CURSOR_LOC_LOW);
 510         REG_WRITE1(sc, VGA_CRTC_DATA, 0x59);
 511         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_UNDERLINE_LOC);
 512         REG_WRITE1(sc, VGA_CRTC_DATA, VGA_CRTC_UL_UL);
 513
 514         if (textmode) {
 515                 /* Set the attribute controller to blink disable. */
 516                 REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_MODE_CONTROL);
 517                 REG_WRITE1(sc, VGA_AC_WRITE, 0);
 518         } else {
 519                 /* Set the attribute controller in graphics mode. */
 520                 REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_MODE_CONTROL);
 521                 REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_MC_GA);
 522                 REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_HORIZ_PIXEL_PANNING);
 523                 REG_WRITE1(sc, VGA_AC_WRITE, 0);
 524         }
 525         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(0));
 526         REG_WRITE1(sc, VGA_AC_WRITE, 0);
 527         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(1));
 528         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_R);
 529         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(2));
 530         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_G);
 531         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(3));
 532         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SG | VGA_AC_PAL_R);
 533         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(4));
 534         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_B);
 535         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(5));
 536         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_R | VGA_AC_PAL_B);
 537         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(6));
 538         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_G | VGA_AC_PAL_B);
 539         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(7));
 540         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_R | VGA_AC_PAL_G | VGA_AC_PAL_B);
 541         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(8));
 542         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 543             VGA_AC_PAL_SB);
 544         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(9));
 545         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 546             VGA_AC_PAL_SB | VGA_AC_PAL_R);
 547         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(10));
 548         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 549             VGA_AC_PAL_SB | VGA_AC_PAL_G);
 550         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(11));
 551         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 552             VGA_AC_PAL_SB | VGA_AC_PAL_R | VGA_AC_PAL_G);
 553         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(12));
 554         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 555             VGA_AC_PAL_SB | VGA_AC_PAL_B);
 556         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(13));
 557         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 558             VGA_AC_PAL_SB | VGA_AC_PAL_R | VGA_AC_PAL_B);
 559         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(14));
 560         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 561             VGA_AC_PAL_SB | VGA_AC_PAL_G | VGA_AC_PAL_B);
 562         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PALETTE(15));
 563         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_PAL_SR | VGA_AC_PAL_SG |
 564             VGA_AC_PAL_SB | VGA_AC_PAL_R | VGA_AC_PAL_G | VGA_AC_PAL_B);
 565         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_OVERSCAN_COLOR);
 566         REG_WRITE1(sc, VGA_AC_WRITE, 0);
 567         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_COLOR_PLANE_ENABLE);
 568         REG_WRITE1(sc, VGA_AC_WRITE, 0x0f);
 569         REG_WRITE1(sc, VGA_AC_WRITE, VGA_AC_COLOR_SELECT);
 570         REG_WRITE1(sc, VGA_AC_WRITE, 0);
 571
 572         if (!textmode) {
 573                 u_int ofs;
 574
 575                 /*
 576                  * Done.  Clear the frame buffer.  All bit planes are
 577                  * enabled, so a single-paged loop should clear all
 578                  * planes.
 579                  */
 580                 for (ofs = 0; ofs < VT_VGA_MEMSIZE; ofs++) {
 581                         MEM_READ1(sc, ofs);
 582                         MEM_WRITE1(sc, ofs, 0);
 583                 }
 584         }
 585
 586         /* Re-enable the sequencer. */
 587         REG_WRITE1(sc, VGA_SEQ_ADDRESS, VGA_SEQ_RESET);
 588         REG_WRITE1(sc, VGA_SEQ_DATA, VGA_SEQ_RST_SR | VGA_SEQ_RST_NAR);
 589         /* Re-enable the sync signals. */
 590         REG_WRITE1(sc, VGA_CRTC_ADDRESS, VGA_CRTC_MODE_CONTROL);
 591         x = REG_READ1(sc, VGA_CRTC_DATA);
 592         REG_WRITE1(sc, VGA_CRTC_DATA, x | VGA_CRTC_MC_HR);
 593
 594         if (!textmode) {
 595                 /* Switch to write mode 3, because we'll mainly do bitblt. */
 596                 REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_MODE);
 597                 REG_WRITE1(sc, VGA_GC_DATA, 3);
 598                 REG_WRITE1(sc, VGA_GC_ADDRESS, VGA_GC_ENABLE_SET_RESET);
 599                 REG_WRITE1(sc, VGA_GC_DATA, 0x0f);
 600         }
 601 }
 602
 603 static int
 604 vga_init(struct vt_device *vd)
 605 {
 606         struct vga_softc *sc = vd->vd_softc;
 607         int textmode = 0;
 608
 609 #if defined(__amd64__) || defined(__i386__)
 610         sc->vga_fb_tag = X86_BUS_SPACE_MEM;
 611         sc->vga_fb_handle = KERNBASE + VGA_MEM_BASE;
 612         sc->vga_reg_tag = X86_BUS_SPACE_IO;
 613         sc->vga_reg_handle = VGA_REG_BASE;
 614 #elif defined(__ia64__)
 615         sc->vga_fb_tag = IA64_BUS_SPACE_MEM;
 616         sc->vga_fb_handle = IA64_PHYS_TO_RR6(VGA_MEM_BASE);
 617         sc->vga_reg_tag = IA64_BUS_SPACE_IO;
 618         sc->vga_reg_handle = VGA_REG_BASE;
 619 #else
 620 # error "Architecture not yet supported!"
 621 #endif
 622
 623         TUNABLE_INT_FETCH("hw.vga.textmode", &textmode);
 624         if (textmode) {
 625                 vd->vd_flags |= VDF_TEXTMODE;
 626                 vd->vd_width = 80;
 627                 vd->vd_height = 25;
 628         } else {
 629                 vd->vd_width = VT_VGA_WIDTH;
 630                 vd->vd_height = VT_VGA_HEIGHT;
 631         }
 632         vga_initialize(vd, textmode);
 633
 634         return (CN_INTERNAL);
 635 }
 636
 637 static void
 638 vga_postswitch(struct vt_device *vd)
 639 {
 640
 641         /* Reinit VGA mode, to restore view after app which change mode. */
 642         vga_initialize(vd, (vd->vd_flags & VDF_TEXTMODE));
 643         /* Ask vt(9) to update chars on visible area. */
 644         vd->vd_flags |= VDF_INVALID;
 645 }