sys/mips/cavium/octeon_ebt3000_cf.h

   1 /*
   2  *  octeon_ebt3000_cf.h
   3  *
   4  */
   5
   6
   7 #ifndef  __OCTEON_EBT3000_H__
   8 #define  __OCTEON_EBT3000_H__
   9
  10
  11
  12 #define OCTEON_CF_COMMON_BASE_ADDR              (0x1d000000 | (1 << 11))
  13 #define OCTEON_MIO_BOOT_REG_CFGX(offset)        (0x8001180000000000ull + ((offset) * 8))
  14
  15
  16 typedef union
  17 {
  18     uint64_t    word64;
  19     struct
  20     {
  21         uint64_t reserved                : 27;      /**< Reserved */
  22         uint64_t sam                     : 1;       /**< Region 0 SAM */
  23         uint64_t we_ext                  : 2;       /**< Region 0 write enable count extension */
  24         uint64_t oe_ext                  : 2;       /**< Region 0 output enable count extension */
  25         uint64_t en                      : 1;       /**< Region 0 enable */
  26         uint64_t orbit                   : 1;       /**< No function for region 0 */
  27         uint64_t ale                     : 1;       /**< Region 0 ALE mode */
  28         uint64_t width                   : 1;       /**< Region 0 bus width */
  29         uint64_t size                    : 12;      /**< Region 0 size */
  30         uint64_t base                    : 16;      /**< Region 0 base address */
  31     } bits;
  32 } octeon_mio_boot_reg_cfgx_t;
  33
  34
  35 #endif  /* __OCTEON_EBT3000_H__ */