sys/dev/hwpmc/hwpmc_core.c

   1 /*-
   2  * Copyright (c) 2008 Joseph Koshy
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  15  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  18  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  19  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  20  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  21  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  22  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  23  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  24  * SUCH DAMAGE.
  25  */
  26
  27 /*
  28  * Intel Core PMCs.
  29  */
  30
  31 #include <sys/cdefs.h>
  32 __FBSDID("$FreeBSD$");
  33
  34 #include <sys/param.h>
  35 #include <sys/bus.h>
  36 #include <sys/pmc.h>
  37 #include <sys/pmckern.h>
  38 #include <sys/systm.h>
  39
  40 #include <machine/intr_machdep.h>
  41 #if (__FreeBSD_version >= 1100000)
  42 #include <x86/apicvar.h>
  43 #else
  44 #include <machine/apicvar.h>
  45 #endif
  46 #include <machine/cpu.h>
  47 #include <machine/cpufunc.h>
  48 #include <machine/md_var.h>
  49 #include <machine/specialreg.h>
  50
  51 #define CORE_CPUID_REQUEST              0xA
  52 #define CORE_CPUID_REQUEST_SIZE         0x4
  53 #define CORE_CPUID_EAX                  0x0
  54 #define CORE_CPUID_EBX                  0x1
  55 #define CORE_CPUID_ECX                  0x2
  56 #define CORE_CPUID_EDX                  0x3
  57
  58 #define IAF_PMC_CAPS                    \
  59         (PMC_CAP_READ | PMC_CAP_WRITE | PMC_CAP_INTERRUPT | \
  60          PMC_CAP_USER | PMC_CAP_SYSTEM)
  61 #define IAF_RI_TO_MSR(RI)               ((RI) + (1 << 30))
  62
  63 #define IAP_PMC_CAPS (PMC_CAP_INTERRUPT | PMC_CAP_USER | PMC_CAP_SYSTEM | \
  64     PMC_CAP_EDGE | PMC_CAP_THRESHOLD | PMC_CAP_READ | PMC_CAP_WRITE |    \
  65     PMC_CAP_INVERT | PMC_CAP_QUALIFIER | PMC_CAP_PRECISE)
  66
  67 #define EV_IS_NOTARCH           0
  68 #define EV_IS_ARCH_SUPP         1
  69 #define EV_IS_ARCH_NOTSUPP      -1
  70
  71 /*
  72  * "Architectural" events defined by Intel.  The values of these
  73  * symbols correspond to positions in the bitmask returned by
  74  * the CPUID.0AH instruction.
  75  */
  76 enum core_arch_events {
  77         CORE_AE_BRANCH_INSTRUCTION_RETIRED      = 5,
  78         CORE_AE_BRANCH_MISSES_RETIRED           = 6,
  79         CORE_AE_INSTRUCTION_RETIRED             = 1,
  80         CORE_AE_LLC_MISSES                      = 4,
  81         CORE_AE_LLC_REFERENCE                   = 3,
  82         CORE_AE_UNHALTED_REFERENCE_CYCLES       = 2,
  83         CORE_AE_UNHALTED_CORE_CYCLES            = 0
  84 };
  85
  86 static enum pmc_cputype core_cputype;
  87
  88 struct core_cpu {
  89         volatile uint32_t       pc_resync;
  90         volatile uint32_t       pc_iafctrl;     /* Fixed function control. */
  91         volatile uint64_t       pc_globalctrl;  /* Global control register. */
  92         struct pmc_hw           pc_corepmcs[];
  93 };
  94
  95 static struct core_cpu **core_pcpu;
  96
  97 static uint32_t core_architectural_events;
  98 static uint64_t core_pmcmask;
  99
 100 static int core_iaf_ri;         /* relative index of fixed counters */
 101 static int core_iaf_width;
 102 static int core_iaf_npmc;
 103
 104 static int core_iap_width;
 105 static int core_iap_npmc;
 106
 107 static int
 108 core_pcpu_noop(struct pmc_mdep *md, int cpu)
 109 {
 110         (void) md;
 111         (void) cpu;
 112         return (0);
 113 }
 114
 115 static int
 116 core_pcpu_init(struct pmc_mdep *md, int cpu)
 117 {
 118         struct pmc_cpu *pc;
 119         struct core_cpu *cc;
 120         struct pmc_hw *phw;
 121         int core_ri, n, npmc;
 122
 123         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 124             ("[iaf,%d] insane cpu number %d", __LINE__, cpu));
 125
 126         PMCDBG1(MDP,INI,1,"core-init cpu=%d", cpu);
 127
 128         core_ri = md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAP].pcd_ri;
 129         npmc = md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAP].pcd_num;
 130
 131         if (core_cputype != PMC_CPU_INTEL_CORE)
 132                 npmc += md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAF].pcd_num;
 133
 134         cc = malloc(sizeof(struct core_cpu) + npmc * sizeof(struct pmc_hw),
 135             M_PMC, M_WAITOK | M_ZERO);
 136
 137         core_pcpu[cpu] = cc;
 138         pc = pmc_pcpu[cpu];
 139
 140         KASSERT(pc != NULL && cc != NULL,
 141             ("[core,%d] NULL per-cpu structures cpu=%d", __LINE__, cpu));
 142
 143         for (n = 0, phw = cc->pc_corepmcs; n < npmc; n++, phw++) {
 144                 phw->phw_state    = PMC_PHW_FLAG_IS_ENABLED |
 145                     PMC_PHW_CPU_TO_STATE(cpu) |
 146                     PMC_PHW_INDEX_TO_STATE(n + core_ri);
 147                 phw->phw_pmc      = NULL;
 148                 pc->pc_hwpmcs[n + core_ri]  = phw;
 149         }
 150
 151         return (0);
 152 }
 153
 154 static int
 155 core_pcpu_fini(struct pmc_mdep *md, int cpu)
 156 {
 157         int core_ri, n, npmc;
 158         struct pmc_cpu *pc;
 159         struct core_cpu *cc;
 160         uint64_t msr = 0;
 161
 162         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 163             ("[core,%d] insane cpu number (%d)", __LINE__, cpu));
 164
 165         PMCDBG1(MDP,INI,1,"core-pcpu-fini cpu=%d", cpu);
 166
 167         if ((cc = core_pcpu[cpu]) == NULL)
 168                 return (0);
 169
 170         core_pcpu[cpu] = NULL;
 171
 172         pc = pmc_pcpu[cpu];
 173
 174         KASSERT(pc != NULL, ("[core,%d] NULL per-cpu %d state", __LINE__,
 175                 cpu));
 176
 177         npmc = md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAP].pcd_num;
 178         core_ri = md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAP].pcd_ri;
 179
 180         for (n = 0; n < npmc; n++) {
 181                 msr = rdmsr(IAP_EVSEL0 + n) & ~IAP_EVSEL_MASK;
 182                 wrmsr(IAP_EVSEL0 + n, msr);
 183         }
 184
 185         if (core_cputype != PMC_CPU_INTEL_CORE) {
 186                 msr = rdmsr(IAF_CTRL) & ~IAF_CTRL_MASK;
 187                 wrmsr(IAF_CTRL, msr);
 188                 npmc += md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAF].pcd_num;
 189         }
 190
 191         for (n = 0; n < npmc; n++)
 192                 pc->pc_hwpmcs[n + core_ri] = NULL;
 193
 194         free(cc, M_PMC);
 195
 196         return (0);
 197 }
 198
 199 /*
 200  * Fixed function counters.
 201  */
 202
 203 static pmc_value_t
 204 iaf_perfctr_value_to_reload_count(pmc_value_t v)
 205 {
 206
 207         /* If the PMC has overflowed, return a reload count of zero. */
 208         if ((v & (1ULL << (core_iaf_width - 1))) == 0)
 209                 return (0);
 210         v &= (1ULL << core_iaf_width) - 1;
 211         return (1ULL << core_iaf_width) - v;
 212 }
 213
 214 static pmc_value_t
 215 iaf_reload_count_to_perfctr_value(pmc_value_t rlc)
 216 {
 217         return (1ULL << core_iaf_width) - rlc;
 218 }
 219
 220 static int
 221 iaf_allocate_pmc(int cpu, int ri, struct pmc *pm,
 222     const struct pmc_op_pmcallocate *a)
 223 {
 224         enum pmc_event ev;
 225         uint32_t caps, flags, validflags;
 226
 227         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 228             ("[core,%d] illegal CPU %d", __LINE__, cpu));
 229
 230         PMCDBG2(MDP,ALL,1, "iaf-allocate ri=%d reqcaps=0x%x", ri, pm->pm_caps);
 231
 232         if (ri < 0 || ri > core_iaf_npmc)
 233                 return (EINVAL);
 234
 235         caps = a->pm_caps;
 236
 237         if (a->pm_class != PMC_CLASS_IAF ||
 238             (caps & IAF_PMC_CAPS) != caps)
 239                 return (EINVAL);
 240
 241         ev = pm->pm_event;
 242         if (ev < PMC_EV_IAF_FIRST || ev > PMC_EV_IAF_LAST)
 243                 return (EINVAL);
 244
 245         if (ev == PMC_EV_IAF_INSTR_RETIRED_ANY && ri != 0)
 246                 return (EINVAL);
 247         if (ev == PMC_EV_IAF_CPU_CLK_UNHALTED_CORE && ri != 1)
 248                 return (EINVAL);
 249         if (ev == PMC_EV_IAF_CPU_CLK_UNHALTED_REF && ri != 2)
 250                 return (EINVAL);
 251
 252         flags = a->pm_md.pm_iaf.pm_iaf_flags;
 253
 254         validflags = IAF_MASK;
 255
 256         if (core_cputype != PMC_CPU_INTEL_ATOM &&
 257                 core_cputype != PMC_CPU_INTEL_ATOM_SILVERMONT)
 258                 validflags &= ~IAF_ANY;
 259
 260         if ((flags & ~validflags) != 0)
 261                 return (EINVAL);
 262
 263         if (caps & PMC_CAP_INTERRUPT)
 264                 flags |= IAF_PMI;
 265         if (caps & PMC_CAP_SYSTEM)
 266                 flags |= IAF_OS;
 267         if (caps & PMC_CAP_USER)
 268                 flags |= IAF_USR;
 269         if ((caps & (PMC_CAP_USER | PMC_CAP_SYSTEM)) == 0)
 270                 flags |= (IAF_OS | IAF_USR);
 271
 272         pm->pm_md.pm_iaf.pm_iaf_ctrl = (flags << (ri * 4));
 273
 274         PMCDBG1(MDP,ALL,2, "iaf-allocate config=0x%jx",
 275             (uintmax_t) pm->pm_md.pm_iaf.pm_iaf_ctrl);
 276
 277         return (0);
 278 }
 279
 280 static int
 281 iaf_config_pmc(int cpu, int ri, struct pmc *pm)
 282 {
 283         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 284             ("[core,%d] illegal CPU %d", __LINE__, cpu));
 285
 286         KASSERT(ri >= 0 && ri < core_iaf_npmc,
 287             ("[core,%d] illegal row-index %d", __LINE__, ri));
 288
 289         PMCDBG3(MDP,CFG,1, "iaf-config cpu=%d ri=%d pm=%p", cpu, ri, pm);
 290
 291         KASSERT(core_pcpu[cpu] != NULL, ("[core,%d] null per-cpu %d", __LINE__,
 292             cpu));
 293
 294         core_pcpu[cpu]->pc_corepmcs[ri + core_iaf_ri].phw_pmc = pm;
 295
 296         return (0);
 297 }
 298
 299 static int
 300 iaf_describe(int cpu, int ri, struct pmc_info *pi, struct pmc **ppmc)
 301 {
 302         int error;
 303         struct pmc_hw *phw;
 304         char iaf_name[PMC_NAME_MAX];
 305
 306         phw = &core_pcpu[cpu]->pc_corepmcs[ri + core_iaf_ri];
 307
 308         (void) snprintf(iaf_name, sizeof(iaf_name), "IAF-%d", ri);
 309         if ((error = copystr(iaf_name, pi->pm_name, PMC_NAME_MAX,
 310             NULL)) != 0)
 311                 return (error);
 312
 313         pi->pm_class = PMC_CLASS_IAF;
 314
 315         if (phw->phw_state & PMC_PHW_FLAG_IS_ENABLED) {
 316                 pi->pm_enabled = TRUE;
 317                 *ppmc          = phw->phw_pmc;
 318         } else {
 319                 pi->pm_enabled = FALSE;
 320                 *ppmc          = NULL;
 321         }
 322
 323         return (0);
 324 }
 325
 326 static int
 327 iaf_get_config(int cpu, int ri, struct pmc **ppm)
 328 {
 329         *ppm = core_pcpu[cpu]->pc_corepmcs[ri + core_iaf_ri].phw_pmc;
 330
 331         return (0);
 332 }
 333
 334 static int
 335 iaf_get_msr(int ri, uint32_t *msr)
 336 {
 337         KASSERT(ri >= 0 && ri < core_iaf_npmc,
 338             ("[iaf,%d] ri %d out of range", __LINE__, ri));
 339
 340         *msr = IAF_RI_TO_MSR(ri);
 341
 342         return (0);
 343 }
 344
 345 static int
 346 iaf_read_pmc(int cpu, int ri, pmc_value_t *v)
 347 {
 348         struct pmc *pm;
 349         pmc_value_t tmp;
 350
 351         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 352             ("[core,%d] illegal cpu value %d", __LINE__, cpu));
 353         KASSERT(ri >= 0 && ri < core_iaf_npmc,
 354             ("[core,%d] illegal row-index %d", __LINE__, ri));
 355
 356         pm = core_pcpu[cpu]->pc_corepmcs[ri + core_iaf_ri].phw_pmc;
 357
 358         KASSERT(pm,
 359             ("[core,%d] cpu %d ri %d(%d) pmc not configured", __LINE__, cpu,
 360                 ri, ri + core_iaf_ri));
 361
 362         tmp = rdpmc(IAF_RI_TO_MSR(ri));
 363
 364         if (PMC_IS_SAMPLING_MODE(PMC_TO_MODE(pm)))
 365                 *v = iaf_perfctr_value_to_reload_count(tmp);
 366         else
 367                 *v = tmp & ((1ULL << core_iaf_width) - 1);
 368
 369         PMCDBG4(MDP,REA,1, "iaf-read cpu=%d ri=%d msr=0x%x -> v=%jx", cpu, ri,
 370             IAF_RI_TO_MSR(ri), *v);
 371
 372         return (0);
 373 }
 374
 375 static int
 376 iaf_release_pmc(int cpu, int ri, struct pmc *pmc)
 377 {
 378         PMCDBG3(MDP,REL,1, "iaf-release cpu=%d ri=%d pm=%p", cpu, ri, pmc);
 379
 380         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 381             ("[core,%d] illegal CPU value %d", __LINE__, cpu));
 382         KASSERT(ri >= 0 && ri < core_iaf_npmc,
 383             ("[core,%d] illegal row-index %d", __LINE__, ri));
 384
 385         KASSERT(core_pcpu[cpu]->pc_corepmcs[ri + core_iaf_ri].phw_pmc == NULL,
 386             ("[core,%d] PHW pmc non-NULL", __LINE__));
 387
 388         return (0);
 389 }
 390
 391 static int
 392 iaf_start_pmc(int cpu, int ri)
 393 {
 394         struct pmc *pm;
 395         struct core_cpu *iafc;
 396         uint64_t msr = 0;
 397
 398         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 399             ("[core,%d] illegal CPU value %d", __LINE__, cpu));
 400         KASSERT(ri >= 0 && ri < core_iaf_npmc,
 401             ("[core,%d] illegal row-index %d", __LINE__, ri));
 402
 403         PMCDBG2(MDP,STA,1,"iaf-start cpu=%d ri=%d", cpu, ri);
 404
 405         iafc = core_pcpu[cpu];
 406         pm = iafc->pc_corepmcs[ri + core_iaf_ri].phw_pmc;
 407
 408         iafc->pc_iafctrl |= pm->pm_md.pm_iaf.pm_iaf_ctrl;
 409
 410         msr = rdmsr(IAF_CTRL) & ~IAF_CTRL_MASK;
 411         wrmsr(IAF_CTRL, msr | (iafc->pc_iafctrl & IAF_CTRL_MASK));
 412
 413         do {
 414                 iafc->pc_resync = 0;
 415                 iafc->pc_globalctrl |= (1ULL << (ri + IAF_OFFSET));
 416                 msr = rdmsr(IA_GLOBAL_CTRL) & ~IAF_GLOBAL_CTRL_MASK;
 417                 wrmsr(IA_GLOBAL_CTRL, msr | (iafc->pc_globalctrl &
 418                                              IAF_GLOBAL_CTRL_MASK));
 419         } while (iafc->pc_resync != 0);
 420
 421         PMCDBG4(MDP,STA,1,"iafctrl=%x(%x) globalctrl=%jx(%jx)",
 422             iafc->pc_iafctrl, (uint32_t) rdmsr(IAF_CTRL),
 423             iafc->pc_globalctrl, rdmsr(IA_GLOBAL_CTRL));
 424
 425         return (0);
 426 }
 427
 428 static int
 429 iaf_stop_pmc(int cpu, int ri)
 430 {
 431         uint32_t fc;
 432         struct core_cpu *iafc;
 433         uint64_t msr = 0;
 434
 435         PMCDBG2(MDP,STO,1,"iaf-stop cpu=%d ri=%d", cpu, ri);
 436
 437         iafc = core_pcpu[cpu];
 438
 439         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 440             ("[core,%d] illegal CPU value %d", __LINE__, cpu));
 441         KASSERT(ri >= 0 && ri < core_iaf_npmc,
 442             ("[core,%d] illegal row-index %d", __LINE__, ri));
 443
 444         fc = (IAF_MASK << (ri * 4));
 445
 446         if (core_cputype != PMC_CPU_INTEL_ATOM &&
 447                 core_cputype != PMC_CPU_INTEL_ATOM_SILVERMONT)
 448                 fc &= ~IAF_ANY;
 449
 450         iafc->pc_iafctrl &= ~fc;
 451
 452         PMCDBG1(MDP,STO,1,"iaf-stop iafctrl=%x", iafc->pc_iafctrl);
 453         msr = rdmsr(IAF_CTRL) & ~IAF_CTRL_MASK;
 454         wrmsr(IAF_CTRL, msr | (iafc->pc_iafctrl & IAF_CTRL_MASK));
 455
 456         do {
 457                 iafc->pc_resync = 0;
 458                 iafc->pc_globalctrl &= ~(1ULL << (ri + IAF_OFFSET));
 459                 msr = rdmsr(IA_GLOBAL_CTRL) & ~IAF_GLOBAL_CTRL_MASK;
 460                 wrmsr(IA_GLOBAL_CTRL, msr | (iafc->pc_globalctrl &
 461                                              IAF_GLOBAL_CTRL_MASK));
 462         } while (iafc->pc_resync != 0);
 463
 464         PMCDBG4(MDP,STO,1,"iafctrl=%x(%x) globalctrl=%jx(%jx)",
 465             iafc->pc_iafctrl, (uint32_t) rdmsr(IAF_CTRL),
 466             iafc->pc_globalctrl, rdmsr(IA_GLOBAL_CTRL));
 467
 468         return (0);
 469 }
 470
 471 static int
 472 iaf_write_pmc(int cpu, int ri, pmc_value_t v)
 473 {
 474         struct core_cpu *cc;
 475         struct pmc *pm;
 476         uint64_t msr;
 477
 478         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
 479             ("[core,%d] illegal cpu value %d", __LINE__, cpu));
 480         KASSERT(ri >= 0 && ri < core_iaf_npmc,
 481             ("[core,%d] illegal row-index %d", __LINE__, ri));
 482
 483         cc = core_pcpu[cpu];
 484         pm = cc->pc_corepmcs[ri + core_iaf_ri].phw_pmc;
 485
 486         KASSERT(pm,
 487             ("[core,%d] cpu %d ri %d pmc not configured", __LINE__, cpu, ri));
 488
 489         if (PMC_IS_SAMPLING_MODE(PMC_TO_MODE(pm)))
 490                 v = iaf_reload_count_to_perfctr_value(v);
 491
 492         /* Turn off fixed counters */
 493         msr = rdmsr(IAF_CTRL) & ~IAF_CTRL_MASK;
 494         wrmsr(IAF_CTRL, msr);
 495
 496         wrmsr(IAF_CTR0 + ri, v & ((1ULL << core_iaf_width) - 1));
 497
 498         /* Turn on fixed counters */
 499         msr = rdmsr(IAF_CTRL) & ~IAF_CTRL_MASK;
 500         wrmsr(IAF_CTRL, msr | (cc->pc_iafctrl & IAF_CTRL_MASK));
 501
 502         PMCDBG6(MDP,WRI,1, "iaf-write cpu=%d ri=%d msr=0x%x v=%jx iafctrl=%jx "
 503             "pmc=%jx", cpu, ri, IAF_RI_TO_MSR(ri), v,
 504             (uintmax_t) rdmsr(IAF_CTRL),
 505             (uintmax_t) rdpmc(IAF_RI_TO_MSR(ri)));
 506
 507         return (0);
 508 }
 509
 510
 511 static void
 512 iaf_initialize(struct pmc_mdep *md, int maxcpu, int npmc, int pmcwidth)
 513 {
 514         struct pmc_classdep *pcd;
 515
 516         KASSERT(md != NULL, ("[iaf,%d] md is NULL", __LINE__));
 517
 518         PMCDBG0(MDP,INI,1, "iaf-initialize");
 519
 520         pcd = &md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAF];
 521
 522         pcd->pcd_caps   = IAF_PMC_CAPS;
 523         pcd->pcd_class  = PMC_CLASS_IAF;
 524         pcd->pcd_num    = npmc;
 525         pcd->pcd_ri     = md->pmd_npmc;
 526         pcd->pcd_width  = pmcwidth;
 527
 528         pcd->pcd_allocate_pmc   = iaf_allocate_pmc;
 529         pcd->pcd_config_pmc     = iaf_config_pmc;
 530         pcd->pcd_describe       = iaf_describe;
 531         pcd->pcd_get_config     = iaf_get_config;
 532         pcd->pcd_get_msr        = iaf_get_msr;
 533         pcd->pcd_pcpu_fini      = core_pcpu_noop;
 534         pcd->pcd_pcpu_init      = core_pcpu_noop;
 535         pcd->pcd_read_pmc       = iaf_read_pmc;
 536         pcd->pcd_release_pmc    = iaf_release_pmc;
 537         pcd->pcd_start_pmc      = iaf_start_pmc;
 538         pcd->pcd_stop_pmc       = iaf_stop_pmc;
 539         pcd->pcd_write_pmc      = iaf_write_pmc;
 540
 541         md->pmd_npmc           += npmc;
 542 }
 543
 544 /*
 545  * Intel programmable PMCs.
 546  */
 547
 548 /*
 549  * Event descriptor tables.
 550  *
 551  * For each event id, we track:
 552  *
 553  * 1. The CPUs that the event is valid for.
 554  *
 555  * 2. If the event uses a fixed UMASK, the value of the umask field.
 556  *    If the event doesn't use a fixed UMASK, a mask of legal bits
 557  *    to check against.
 558  */
 559
 560 struct iap_event_descr {
 561         enum pmc_event  iap_ev;
 562         unsigned char   iap_evcode;
 563         unsigned char   iap_umask;
 564         unsigned int    iap_flags;
 565 };
 566
 567 #define IAP_F_CC        (1 << 0)        /* CPU: Core */
 568 #define IAP_F_CC2       (1 << 1)        /* CPU: Core2 family */
 569 #define IAP_F_CC2E      (1 << 2)        /* CPU: Core2 Extreme only */
 570 #define IAP_F_CA        (1 << 3)        /* CPU: Atom */
 571 #define IAP_F_I7        (1 << 4)        /* CPU: Core i7 */
 572 #define IAP_F_I7O       (1 << 4)        /* CPU: Core i7 (old) */
 573 #define IAP_F_WM        (1 << 5)        /* CPU: Westmere */
 574 #define IAP_F_SB        (1 << 6)        /* CPU: Sandy Bridge */
 575 #define IAP_F_IB        (1 << 7)        /* CPU: Ivy Bridge */
 576 #define IAP_F_SBX       (1 << 8)        /* CPU: Sandy Bridge Xeon */
 577 #define IAP_F_IBX       (1 << 9)        /* CPU: Ivy Bridge Xeon */
 578 #define IAP_F_HW        (1 << 10)       /* CPU: Haswell */
 579 #define IAP_F_CAS       (1 << 11)       /* CPU: Atom Silvermont */
 580 #define IAP_F_HWX       (1 << 12)       /* CPU: Haswell Xeon */
 581 #define IAP_F_BW        (1 << 13)       /* CPU: Broadwell */
 582 #define IAP_F_FM        (1 << 14)       /* Fixed mask */
 583
 584 #define IAP_F_ALLCPUSCORE2                                      \
 585     (IAP_F_CC | IAP_F_CC2 | IAP_F_CC2E | IAP_F_CA)
 586
 587 /* Sub fields of UMASK that this event supports. */
 588 #define IAP_M_CORE              (1 << 0) /* Core specificity */
 589 #define IAP_M_AGENT             (1 << 1) /* Agent specificity */
 590 #define IAP_M_PREFETCH          (1 << 2) /* Prefetch */
 591 #define IAP_M_MESI              (1 << 3) /* MESI */
 592 #define IAP_M_SNOOPRESPONSE     (1 << 4) /* Snoop response */
 593 #define IAP_M_SNOOPTYPE         (1 << 5) /* Snoop type */
 594 #define IAP_M_TRANSITION        (1 << 6) /* Transition */
 595
 596 #define IAP_F_CORE              (0x3 << 14) /* Core specificity */
 597 #define IAP_F_AGENT             (0x1 << 13) /* Agent specificity */
 598 #define IAP_F_PREFETCH          (0x3 << 12) /* Prefetch */
 599 #define IAP_F_MESI              (0xF <<  8) /* MESI */
 600 #define IAP_F_SNOOPRESPONSE     (0xB <<  8) /* Snoop response */
 601 #define IAP_F_SNOOPTYPE         (0x3 <<  8) /* Snoop type */
 602 #define IAP_F_TRANSITION        (0x1 << 12) /* Transition */
 603
 604 #define IAP_PREFETCH_RESERVED   (0x2 << 12)
 605 #define IAP_CORE_THIS           (0x1 << 14)
 606 #define IAP_CORE_ALL            (0x3 << 14)
 607 #define IAP_F_CMASK             0xFF000000
 608
 609 static struct iap_event_descr iap_events[] = {
 610 #undef IAPDESCR
 611 #define IAPDESCR(N,EV,UM,FLAGS) {                                       \
 612         .iap_ev = PMC_EV_IAP_EVENT_##N,                                 \
 613         .iap_evcode = (EV),                                             \
 614         .iap_umask = (UM),                                              \
 615         .iap_flags = (FLAGS)                                            \
 616         }
 617
 618     IAPDESCR(02H_01H, 0x02, 0x01, IAP_F_FM | IAP_F_I7O),
 619     IAPDESCR(02H_81H, 0x02, 0x81, IAP_F_FM | IAP_F_CA),
 620
 621     IAPDESCR(03H_00H, 0x03, 0x00, IAP_F_FM | IAP_F_CC),
 622     IAPDESCR(03H_01H, 0x03, 0x01, IAP_F_FM | IAP_F_I7O | IAP_F_SB |
 623         IAP_F_SBX | IAP_F_CAS),
 624     IAPDESCR(03H_02H, 0x03, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
 625         IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW |
 626         IAP_F_CAS | IAP_F_HWX),
 627     IAPDESCR(03H_04H, 0x03, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_I7O |
 628         IAP_F_CAS),
 629     IAPDESCR(03H_08H, 0x03, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_SB |
 630         IAP_F_SBX | IAP_F_CAS | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 631     IAPDESCR(03H_10H, 0x03, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_SB |
 632         IAP_F_SBX | IAP_F_CAS),
 633     IAPDESCR(03H_20H, 0x03, 0x20, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_CAS),
 634     IAPDESCR(03H_40H, 0x03, 0x40, IAP_F_CAS),
 635     IAPDESCR(03H_80H, 0x03, 0x80, IAP_F_CAS),
 636
 637     IAPDESCR(04H_00H, 0x04, 0x00, IAP_F_FM | IAP_F_CC | IAP_F_CAS),
 638     IAPDESCR(04H_01H, 0x04, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_I7O |
 639         IAP_F_CAS),
 640     IAPDESCR(04H_02H, 0x04, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_CAS),
 641     IAPDESCR(04H_04H, 0x04, 0x04, IAP_F_CAS),
 642     IAPDESCR(04H_07H, 0x04, 0x07, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 643     IAPDESCR(04H_08H, 0x04, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_CAS),
 644     IAPDESCR(04H_10H, 0x04, 0x10, IAP_F_CAS),
 645     IAPDESCR(04H_20H, 0x04, 0x20, IAP_F_CAS),
 646     IAPDESCR(04H_40H, 0x04, 0x40, IAP_F_CAS),
 647     IAPDESCR(04H_80H, 0x04, 0x80, IAP_F_CAS),
 648
 649     IAPDESCR(05H_00H, 0x05, 0x00, IAP_F_FM | IAP_F_CC),
 650     IAPDESCR(05H_01H, 0x05, 0x01, IAP_F_FM | IAP_F_I7O | IAP_F_SB | IAP_F_IB |
 651         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
 652     IAPDESCR(05H_02H, 0x05, 0x02, IAP_F_FM | IAP_F_I7O | IAP_F_WM | IAP_F_SB |
 653         IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
 654     IAPDESCR(05H_03H, 0x05, 0x03, IAP_F_FM | IAP_F_I7O | IAP_F_CAS),
 655
 656     IAPDESCR(06H_00H, 0x06, 0x00, IAP_F_FM | IAP_F_CC | IAP_F_CC2 |
 657         IAP_F_CC2E | IAP_F_CA),
 658     IAPDESCR(06H_01H, 0x06, 0x01, IAP_F_FM | IAP_F_I7O),
 659     IAPDESCR(06H_02H, 0x06, 0x02, IAP_F_FM | IAP_F_I7O),
 660     IAPDESCR(06H_04H, 0x06, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 661     IAPDESCR(06H_08H, 0x06, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 662     IAPDESCR(06H_0FH, 0x06, 0x0F, IAP_F_FM | IAP_F_I7O),
 663
 664     IAPDESCR(07H_00H, 0x07, 0x00, IAP_F_FM | IAP_F_CC | IAP_F_CC2),
 665     IAPDESCR(07H_01H, 0x07, 0x01, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
 666         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX |
 667         IAP_F_HW | IAP_F_HWX),
 668     IAPDESCR(07H_02H, 0x07, 0x02, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 669     IAPDESCR(07H_03H, 0x07, 0x03, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 670     IAPDESCR(07H_06H, 0x07, 0x06, IAP_F_FM | IAP_F_CA),
 671     IAPDESCR(07H_08H, 0x07, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_SB |
 672         IAP_F_SBX),
 673
 674     IAPDESCR(08H_01H, 0x08, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
 675         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_HW | IAP_F_HWX),
 676     IAPDESCR(08H_02H, 0x08, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
 677         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_HW | IAP_F_HWX),
 678     IAPDESCR(08H_04H, 0x08, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
 679         IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_HW | IAP_F_HWX),
 680     IAPDESCR(08H_05H, 0x08, 0x05, IAP_F_FM | IAP_F_CA),
 681     IAPDESCR(08H_06H, 0x08, 0x06, IAP_F_FM | IAP_F_CA),
 682     IAPDESCR(08H_07H, 0x08, 0x07, IAP_F_FM | IAP_F_CA),
 683     IAPDESCR(08H_08H, 0x08, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 684     IAPDESCR(08H_09H, 0x08, 0x09, IAP_F_FM | IAP_F_CA),
 685     IAPDESCR(08H_0EH, 0x08, 0x0E, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 686     IAPDESCR(08H_10H, 0x08, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 687         IAP_F_SBX | IAP_F_HW | IAP_F_HWX),
 688     IAPDESCR(08H_20H, 0x08, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_HW | IAP_F_HWX),
 689     IAPDESCR(08H_40H, 0x08, 0x40, IAP_F_FM | IAP_F_I7O | IAP_F_HW | IAP_F_HWX),
 690     IAPDESCR(08H_60H, 0x08, 0x60, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 691     IAPDESCR(08H_80H, 0x08, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_HW | IAP_F_HWX),
 692     IAPDESCR(08H_81H, 0x08, 0x81, IAP_F_FM | IAP_F_IB | IAP_F_IBX),
 693     IAPDESCR(08H_82H, 0x08, 0x82, IAP_F_FM | IAP_F_IB | IAP_F_IBX),
 694     IAPDESCR(08H_84H, 0x08, 0x84, IAP_F_FM | IAP_F_IB | IAP_F_IBX),
 695     IAPDESCR(08H_88H, 0x08, 0x88, IAP_F_IB | IAP_F_IBX),
 696
 697     IAPDESCR(09H_01H, 0x09, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_I7O),
 698     IAPDESCR(09H_02H, 0x09, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_I7O),
 699     IAPDESCR(09H_04H, 0x09, 0x04, IAP_F_FM | IAP_F_I7O),
 700     IAPDESCR(09H_08H, 0x09, 0x08, IAP_F_FM | IAP_F_I7O),
 701
 702     IAPDESCR(0BH_01H, 0x0B, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 703     IAPDESCR(0BH_02H, 0x0B, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 704     IAPDESCR(0BH_10H, 0x0B, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 705
 706     IAPDESCR(0CH_01H, 0x0C, 0x01, IAP_F_FM | IAP_F_CC2 | IAP_F_I7 |
 707         IAP_F_WM),
 708     IAPDESCR(0CH_02H, 0x0C, 0x02, IAP_F_FM | IAP_F_CC2),
 709     IAPDESCR(0CH_03H, 0x0C, 0x03, IAP_F_FM | IAP_F_CA),
 710
 711     IAPDESCR(0DH_03H, 0x0D, 0x03, IAP_F_FM | IAP_F_SB | IAP_F_SBX | IAP_F_HW |
 712        IAP_F_IB | IAP_F_IBX | IAP_F_HWX),
 713     IAPDESCR(0DH_40H, 0x0D, 0x40, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
 714
 715     IAPDESCR(0EH_01H, 0x0E, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 716         IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 717     IAPDESCR(0EH_02H, 0x0E, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 718     IAPDESCR(0EH_10H, 0x0E, 0x10, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 719     IAPDESCR(0EH_20H, 0x0E, 0x20, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 720     IAPDESCR(0EH_40H, 0x0E, 0x40, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 721
 722     IAPDESCR(0FH_01H, 0x0F, 0x01, IAP_F_FM | IAP_F_I7),
 723     IAPDESCR(0FH_02H, 0x0F, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 724     IAPDESCR(0FH_08H, 0x0F, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 725     IAPDESCR(0FH_10H, 0x0F, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 726     IAPDESCR(0FH_20H, 0x0F, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 727     IAPDESCR(0FH_80H, 0x0F, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 728
 729     IAPDESCR(10H_00H, 0x10, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 730     IAPDESCR(10H_01H, 0x10, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_I7 |
 731         IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_IB | IAP_F_IBX ),
 732     IAPDESCR(10H_02H, 0x10, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 733     IAPDESCR(10H_04H, 0x10, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 734     IAPDESCR(10H_08H, 0x10, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 735     IAPDESCR(10H_10H, 0x10, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 736         IAP_F_SBX | IAP_F_IB | IAP_F_IBX),
 737     IAPDESCR(10H_20H, 0x10, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 738         IAP_F_SBX | IAP_F_IB | IAP_F_IBX),
 739     IAPDESCR(10H_40H, 0x10, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 740         IAP_F_SBX | IAP_F_IB | IAP_F_IBX),
 741     IAPDESCR(10H_80H, 0x10, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 742         IAP_F_SBX | IAP_F_IB | IAP_F_IBX),
 743     IAPDESCR(10H_81H, 0x10, 0x81, IAP_F_FM | IAP_F_CA),
 744
 745     IAPDESCR(11H_00H, 0x11, 0x00, IAP_F_FM | IAP_F_CC | IAP_F_CC2),
 746     IAPDESCR(11H_01H, 0x11, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_SB |
 747         IAP_F_SBX | IAP_F_IB | IAP_F_IBX),
 748     IAPDESCR(11H_02H, 0x11, 0x02, IAP_F_FM | IAP_F_SB | IAP_F_SBX | IAP_F_IB | IAP_F_IBX),
 749     IAPDESCR(11H_81H, 0x11, 0x81, IAP_F_FM | IAP_F_CA),
 750
 751     IAPDESCR(12H_00H, 0x12, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 752     IAPDESCR(12H_01H, 0x12, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_I7 | IAP_F_WM),
 753     IAPDESCR(12H_02H, 0x12, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 754     IAPDESCR(12H_04H, 0x12, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 755     IAPDESCR(12H_08H, 0x12, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 756     IAPDESCR(12H_10H, 0x12, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 757     IAPDESCR(12H_20H, 0x12, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 758     IAPDESCR(12H_40H, 0x12, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 759     IAPDESCR(12H_81H, 0x12, 0x81, IAP_F_FM | IAP_F_CA),
 760
 761     IAPDESCR(13H_00H, 0x13, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 762     IAPDESCR(13H_01H, 0x13, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_I7 | IAP_F_WM),
 763     IAPDESCR(13H_02H, 0x13, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 764     IAPDESCR(13H_04H, 0x13, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 765     IAPDESCR(13H_07H, 0x13, 0x07, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 766     IAPDESCR(13H_81H, 0x13, 0x81, IAP_F_FM | IAP_F_CA),
 767
 768     IAPDESCR(14H_00H, 0x14, 0x00, IAP_F_FM | IAP_F_CC | IAP_F_CC2),
 769     IAPDESCR(14H_01H, 0x14, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_I7 |
 770          IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 771     IAPDESCR(14H_02H, 0x14, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 772
 773     IAPDESCR(17H_01H, 0x17, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 774         IAP_F_SBX),
 775
 776     IAPDESCR(18H_00H, 0x18, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 777     IAPDESCR(18H_01H, 0x18, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 778
 779     IAPDESCR(19H_00H, 0x19, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 780     IAPDESCR(19H_01H, 0x19, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
 781         IAP_F_I7 | IAP_F_WM),
 782     IAPDESCR(19H_02H, 0x19, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 783
 784     IAPDESCR(1DH_01H, 0x1D, 0x01, IAP_F_FM | IAP_F_I7O),
 785     IAPDESCR(1DH_02H, 0x1D, 0x02, IAP_F_FM | IAP_F_I7O),
 786     IAPDESCR(1DH_04H, 0x1D, 0x04, IAP_F_FM | IAP_F_I7O),
 787
 788     IAPDESCR(1EH_01H, 0x1E, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 789
 790     IAPDESCR(20H_01H, 0x20, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 791     IAPDESCR(21H, 0x21, IAP_M_CORE, IAP_F_ALLCPUSCORE2),
 792     IAPDESCR(22H, 0x22, IAP_M_CORE, IAP_F_CC2),
 793     IAPDESCR(23H, 0x23, IAP_M_CORE, IAP_F_ALLCPUSCORE2),
 794
 795     IAPDESCR(24H, 0x24, IAP_M_CORE | IAP_M_PREFETCH, IAP_F_ALLCPUSCORE2),
 796     IAPDESCR(24H_01H, 0x24, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 797         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 798     IAPDESCR(24H_02H, 0x24, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 799     IAPDESCR(24H_03H, 0x24, 0x03, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 800         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 801     IAPDESCR(24H_04H, 0x24, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 802         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 803     IAPDESCR(24H_08H, 0x24, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 804         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 805     IAPDESCR(24H_0CH, 0x24, 0x0C, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 806         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 807     IAPDESCR(24H_10H, 0x24, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 808         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 809     IAPDESCR(24H_20H, 0x24, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 810         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 811     IAPDESCR(24H_21H, 0x24, 0x21, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 812     IAPDESCR(24H_22H, 0x24, 0x22, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 813     IAPDESCR(24H_24H, 0x24, 0x24, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 814     IAPDESCR(24H_27H, 0x24, 0x27, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 815     IAPDESCR(24H_30H, 0x24, 0x30, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 816         IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 817     IAPDESCR(24H_40H, 0x24, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 818         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 819     IAPDESCR(24H_41H, 0x24, 0x41, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 820     IAPDESCR(24H_42H, 0x24, 0x42, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 821     IAPDESCR(24H_44H, 0x24, 0x44, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 822     IAPDESCR(24H_50H, 0x24, 0x50, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 823     IAPDESCR(24H_80H, 0x24, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 824         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 825     IAPDESCR(24H_C0H, 0x24, 0xC0, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 826         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 827     IAPDESCR(24H_E1H, 0x24, 0xE1, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 828     IAPDESCR(24H_E2H, 0x24, 0xE2, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 829     IAPDESCR(24H_E4H, 0x24, 0xE4, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 830     IAPDESCR(24H_E7H, 0x24, 0xE7, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 831     IAPDESCR(24H_AAH, 0x24, 0xAA, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 832     IAPDESCR(24H_F8H, 0x24, 0xF8, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 833     IAPDESCR(24H_3FH, 0x24, 0x3F, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 834     IAPDESCR(24H_FFH, 0x24, 0xFF, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_HW | IAP_F_HWX),
 835
 836     IAPDESCR(25H, 0x25, IAP_M_CORE, IAP_F_ALLCPUSCORE2),
 837
 838     IAPDESCR(26H, 0x26, IAP_M_CORE | IAP_M_PREFETCH, IAP_F_ALLCPUSCORE2),
 839     IAPDESCR(26H_01H, 0x26, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 840     IAPDESCR(26H_02H, 0x26, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 841     IAPDESCR(26H_04H, 0x26, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 842     IAPDESCR(26H_08H, 0x26, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 843     IAPDESCR(26H_0FH, 0x26, 0x0F, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 844     IAPDESCR(26H_10H, 0x26, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 845     IAPDESCR(26H_20H, 0x26, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 846     IAPDESCR(26H_40H, 0x26, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 847     IAPDESCR(26H_80H, 0x26, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 848     IAPDESCR(26H_F0H, 0x26, 0xF0, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 849     IAPDESCR(26H_FFH, 0x26, 0xFF, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 850
 851     IAPDESCR(27H, 0x27, IAP_M_CORE | IAP_M_PREFETCH, IAP_F_ALLCPUSCORE2),
 852     IAPDESCR(27H_01H, 0x27, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 853         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 854     IAPDESCR(27H_02H, 0x27, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 855     IAPDESCR(27H_04H, 0x27, 0x04, IAP_F_FM | IAP_F_I7O | IAP_F_SB |
 856         IAP_F_SBX),
 857     IAPDESCR(27H_08H, 0x27, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 858         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 859     IAPDESCR(27H_0EH, 0x27, 0x0E, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 860     IAPDESCR(27H_0FH, 0x27, 0x0F, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 861         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 862     IAPDESCR(27H_10H, 0x27, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 863     IAPDESCR(27H_20H, 0x27, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 864     IAPDESCR(27H_40H, 0x27, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 865     IAPDESCR(27H_50H, 0x27, 0x50, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 866     IAPDESCR(27H_80H, 0x27, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 867     IAPDESCR(27H_E0H, 0x27, 0xE0, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 868     IAPDESCR(27H_F0H, 0x27, 0xF0, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 869
 870     IAPDESCR(28H, 0x28, IAP_M_CORE | IAP_M_MESI, IAP_F_ALLCPUSCORE2),
 871     IAPDESCR(28H_01H, 0x28, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_IB |
 872         IAP_F_SBX | IAP_F_IBX),
 873     IAPDESCR(28H_02H, 0x28, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SBX),
 874     IAPDESCR(28H_04H, 0x28, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 875         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 876     IAPDESCR(28H_08H, 0x28, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_SB |
 877         IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
 878     IAPDESCR(28H_0FH, 0x28, 0x0F, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_IB |
 879         IAP_F_SBX | IAP_F_IBX),
 880
 881     IAPDESCR(29H, 0x29, IAP_M_CORE | IAP_M_MESI, IAP_F_CC),
 882     IAPDESCR(29H, 0x29, IAP_M_CORE | IAP_M_MESI | IAP_M_PREFETCH,
 883         IAP_F_CA | IAP_F_CC2),
 884     IAPDESCR(2AH, 0x2A, IAP_M_CORE | IAP_M_MESI, IAP_F_ALLCPUSCORE2),
 885     IAPDESCR(2BH, 0x2B, IAP_M_CORE | IAP_M_MESI, IAP_F_CA | IAP_F_CC2),
 886
 887     IAPDESCR(2EH, 0x2E, IAP_M_CORE | IAP_M_MESI | IAP_M_PREFETCH,
 888         IAP_F_ALLCPUSCORE2),
 889     IAPDESCR(2EH_01H, 0x2E, 0x01, IAP_F_FM | IAP_F_WM),
 890     IAPDESCR(2EH_02H, 0x2E, 0x02, IAP_F_FM | IAP_F_WM),
 891     IAPDESCR(2EH_41H, 0x2E, 0x41, IAP_F_FM | IAP_F_ALLCPUSCORE2 | IAP_F_I7 |
 892         IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW |
 893         IAP_F_CAS | IAP_F_HWX),
 894     IAPDESCR(2EH_4FH, 0x2E, 0x4F, IAP_F_FM | IAP_F_ALLCPUSCORE2 | IAP_F_I7 |
 895         IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW |
 896         IAP_F_CAS | IAP_F_HWX),
 897
 898     IAPDESCR(30H, 0x30, IAP_M_CORE | IAP_M_MESI | IAP_M_PREFETCH,
 899         IAP_F_ALLCPUSCORE2),
 900     IAPDESCR(30H_00H, 0x30, 0x00, IAP_F_CAS),
 901     IAPDESCR(31H_00H, 0x31, 0x00, IAP_F_CAS),
 902     IAPDESCR(32H, 0x32, IAP_M_CORE | IAP_M_MESI | IAP_M_PREFETCH, IAP_F_CC),
 903     IAPDESCR(32H, 0x32, IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
 904
 905     IAPDESCR(3AH, 0x3A, IAP_M_TRANSITION, IAP_F_CC),
 906     IAPDESCR(3AH_00H, 0x3A, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 907
 908     IAPDESCR(3BH_C0H, 0x3B, 0xC0, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 909
 910     IAPDESCR(3CH_00H, 0x3C, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
 911         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX |
 912         IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
 913     IAPDESCR(3CH_01H, 0x3C, 0x01, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
 914         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX |
 915         IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
 916     IAPDESCR(3CH_02H, 0x3C, 0x02, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 917
 918     IAPDESCR(3DH_01H, 0x3D, 0x01, IAP_F_FM | IAP_F_I7O),
 919
 920     IAPDESCR(40H, 0x40, IAP_M_MESI, IAP_F_CC | IAP_F_CC2),
 921     IAPDESCR(40H_01H, 0x40, 0x01, IAP_F_FM | IAP_F_I7),
 922     IAPDESCR(40H_02H, 0x40, 0x02, IAP_F_FM | IAP_F_I7),
 923     IAPDESCR(40H_04H, 0x40, 0x04, IAP_F_FM | IAP_F_I7),
 924     IAPDESCR(40H_08H, 0x40, 0x08, IAP_F_FM | IAP_F_I7),
 925     IAPDESCR(40H_0FH, 0x40, 0x0F, IAP_F_FM | IAP_F_I7),
 926     IAPDESCR(40H_21H, 0x40, 0x21, IAP_F_FM | IAP_F_CA),
 927
 928     IAPDESCR(41H, 0x41, IAP_M_MESI, IAP_F_CC | IAP_F_CC2),
 929     IAPDESCR(41H_01H, 0x41, 0x01, IAP_F_FM | IAP_F_I7O),
 930     IAPDESCR(41H_02H, 0x41, 0x02, IAP_F_FM | IAP_F_I7),
 931     IAPDESCR(41H_04H, 0x41, 0x04, IAP_F_FM | IAP_F_I7),
 932     IAPDESCR(41H_08H, 0x41, 0x08, IAP_F_FM | IAP_F_I7),
 933     IAPDESCR(41H_0FH, 0x41, 0x0F, IAP_F_FM | IAP_F_I7O),
 934     IAPDESCR(41H_22H, 0x41, 0x22, IAP_F_FM | IAP_F_CA),
 935
 936     IAPDESCR(42H, 0x42, IAP_M_MESI, IAP_F_ALLCPUSCORE2),
 937     IAPDESCR(42H_01H, 0x42, 0x01, IAP_F_FM | IAP_F_I7),
 938     IAPDESCR(42H_02H, 0x42, 0x02, IAP_F_FM | IAP_F_I7),
 939     IAPDESCR(42H_04H, 0x42, 0x04, IAP_F_FM | IAP_F_I7),
 940     IAPDESCR(42H_08H, 0x42, 0x08, IAP_F_FM | IAP_F_I7),
 941     IAPDESCR(42H_10H, 0x42, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 942
 943     IAPDESCR(43H_01H, 0x43, 0x01, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
 944         IAP_F_I7),
 945     IAPDESCR(43H_02H, 0x43, 0x02, IAP_F_FM | IAP_F_CA |
 946         IAP_F_CC2 | IAP_F_I7),
 947
 948     IAPDESCR(44H_02H, 0x44, 0x02, IAP_F_FM | IAP_F_CC),
 949
 950     IAPDESCR(45H_0FH, 0x45, 0x0F, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 951
 952     IAPDESCR(46H_00H, 0x46, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 953     IAPDESCR(47H_00H, 0x47, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 954
 955     IAPDESCR(48H_00H, 0x48, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 956     IAPDESCR(48H_01H, 0x48, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_IB |
 957         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 958     IAPDESCR(48H_02H, 0x48, 0x02, IAP_F_FM | IAP_F_I7O),
 959
 960     IAPDESCR(49H_00H, 0x49, 0x00, IAP_F_FM | IAP_F_CC),
 961     IAPDESCR(49H_01H, 0x49, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
 962         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX  | IAP_F_IBX |
 963         IAP_F_HW | IAP_F_HWX),
 964     IAPDESCR(49H_02H, 0x49, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
 965         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX |
 966         IAP_F_HW | IAP_F_HWX),
 967     IAPDESCR(49H_04H, 0x49, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_SB | IAP_F_IB |
 968         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 969     IAPDESCR(49H_0EH, 0x49, 0x0E, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 970     IAPDESCR(49H_10H, 0x49, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
 971         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 972     IAPDESCR(49H_20H, 0x49, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_HW | IAP_F_HWX),
 973     IAPDESCR(49H_40H, 0x49, 0x40, IAP_F_FM | IAP_F_I7O | IAP_F_HW | IAP_F_HWX),
 974     IAPDESCR(49H_60H, 0x49, 0x60, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
 975     IAPDESCR(49H_80H, 0x49, 0x80, IAP_F_FM | IAP_F_WM | IAP_F_I7 | IAP_F_HW | IAP_F_HWX),
 976
 977     IAPDESCR(4BH_00H, 0x4B, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 978     IAPDESCR(4BH_01H, 0x4B, 0x01, IAP_F_FM | IAP_F_ALLCPUSCORE2 | IAP_F_I7O),
 979     IAPDESCR(4BH_02H, 0x4B, 0x02, IAP_F_FM | IAP_F_ALLCPUSCORE2),
 980     IAPDESCR(4BH_03H, 0x4B, 0x03, IAP_F_FM | IAP_F_CC),
 981     IAPDESCR(4BH_08H, 0x4B, 0x08, IAP_F_FM | IAP_F_I7O),
 982
 983     IAPDESCR(4CH_00H, 0x4C, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 984     IAPDESCR(4CH_01H, 0x4C, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
 985         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 986     IAPDESCR(4CH_02H, 0x4C, 0x02, IAP_F_FM | IAP_F_SB | IAP_F_IB |
 987         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
 988
 989     IAPDESCR(4DH_01H, 0x4D, 0x01, IAP_F_FM | IAP_F_I7O),
 990
 991     IAPDESCR(4EH_01H, 0x4E, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 992     IAPDESCR(4EH_02H, 0x4E, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
 993         IAP_F_SB | IAP_F_SBX),
 994     IAPDESCR(4EH_04H, 0x4E, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
 995     IAPDESCR(4EH_10H, 0x4E, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
 996
 997     IAPDESCR(4FH_00H, 0x4F, 0x00, IAP_F_FM | IAP_F_CC),
 998     IAPDESCR(4FH_02H, 0x4F, 0x02, IAP_F_FM | IAP_F_I7O),
 999     IAPDESCR(4FH_04H, 0x4F, 0x04, IAP_F_FM | IAP_F_I7O),
1000     IAPDESCR(4FH_08H, 0x4F, 0x08, IAP_F_FM | IAP_F_I7O),
1001     IAPDESCR(4FH_10H, 0x4F, 0x10, IAP_F_FM | IAP_F_WM),
1002
1003     IAPDESCR(51H_01H, 0x51, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1004         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1005     IAPDESCR(51H_02H, 0x51, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1006         IAP_F_SB | IAP_F_SBX),
1007     IAPDESCR(51H_04H, 0x51, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1008         IAP_F_SB | IAP_F_SBX),
1009     IAPDESCR(51H_08H, 0x51, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1010         IAP_F_SB | IAP_F_SBX),
1011
1012     IAPDESCR(52H_01H, 0x52, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1013
1014     IAPDESCR(53H_01H, 0x53, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1015
1016     IAPDESCR(58H_01H, 0x58, 0x01, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1017     IAPDESCR(58H_02H, 0x58, 0x02, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1018     IAPDESCR(58H_04H, 0x58, 0x04, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1019     IAPDESCR(58H_08H, 0x58, 0x08, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1020
1021     IAPDESCR(59H_20H, 0x59, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1022     IAPDESCR(59H_40H, 0x59, 0x40, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1023     IAPDESCR(59H_80H, 0x59, 0x80, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1024
1025     IAPDESCR(5BH_0CH, 0x5B, 0x0C, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1026     IAPDESCR(5BH_0FH, 0x5B, 0x0F, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1027     IAPDESCR(5BH_40H, 0x5B, 0x40, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1028     IAPDESCR(5BH_4FH, 0x5B, 0x4F, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1029
1030     IAPDESCR(5CH_01H, 0x5C, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1031         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1032     IAPDESCR(5CH_02H, 0x5C, 0x02, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1033         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1034
1035     IAPDESCR(5EH_01H, 0x5E, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1036         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1037
1038     IAPDESCR(5FH_01H, 0x5F, 0x01, IAP_F_FM | IAP_F_IB ),                /* IB not in manual */
1039     IAPDESCR(5FH_04H, 0x5F, 0x04, IAP_F_IBX | IAP_F_IB),
1040
1041     IAPDESCR(60H, 0x60, IAP_M_AGENT | IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1042     IAPDESCR(60H_01H, 0x60, 0x01, IAP_F_FM | IAP_F_WM | IAP_F_I7O |
1043         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1044     IAPDESCR(60H_02H, 0x60, 0x02, IAP_F_FM | IAP_F_WM | IAP_F_I7O | IAP_F_IB |
1045         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1046     IAPDESCR(60H_04H, 0x60, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_I7O |
1047         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1048     IAPDESCR(60H_08H, 0x60, 0x08, IAP_F_FM | IAP_F_WM | IAP_F_I7O |
1049         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1050
1051     IAPDESCR(61H, 0x61, IAP_M_AGENT, IAP_F_CA | IAP_F_CC2),
1052     IAPDESCR(61H_00H, 0x61, 0x00, IAP_F_FM | IAP_F_CC),
1053
1054     IAPDESCR(62H, 0x62, IAP_M_AGENT, IAP_F_ALLCPUSCORE2),
1055     IAPDESCR(62H_00H, 0x62, 0x00, IAP_F_FM | IAP_F_CC),
1056
1057     IAPDESCR(63H, 0x63, IAP_M_AGENT | IAP_M_CORE,
1058         IAP_F_CA | IAP_F_CC2),
1059     IAPDESCR(63H, 0x63, IAP_M_CORE, IAP_F_CC),
1060     IAPDESCR(63H_01H, 0x63, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1061         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1062     IAPDESCR(63H_02H, 0x63, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1063         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1064
1065     IAPDESCR(64H, 0x64, IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1066     IAPDESCR(64H_40H, 0x64, 0x40, IAP_F_FM | IAP_F_CC),
1067
1068     IAPDESCR(65H, 0x65, IAP_M_AGENT | IAP_M_CORE,
1069         IAP_F_CA | IAP_F_CC2),
1070     IAPDESCR(65H, 0x65, IAP_M_CORE, IAP_F_CC),
1071
1072     IAPDESCR(66H, 0x66, IAP_M_AGENT | IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1073
1074     IAPDESCR(67H, 0x67, IAP_M_AGENT | IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1075     IAPDESCR(67H, 0x67, IAP_M_AGENT, IAP_F_CC),
1076
1077     IAPDESCR(68H, 0x68, IAP_M_AGENT | IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1078     IAPDESCR(69H, 0x69, IAP_M_AGENT | IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1079     IAPDESCR(6AH, 0x6A, IAP_M_AGENT | IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1080     IAPDESCR(6BH, 0x6B, IAP_M_AGENT | IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1081
1082     IAPDESCR(6CH, 0x6C, IAP_M_AGENT | IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1083     IAPDESCR(6CH_01H, 0x6C, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1084
1085     IAPDESCR(6DH, 0x6D, IAP_M_AGENT | IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1086     IAPDESCR(6DH, 0x6D, IAP_M_CORE, IAP_F_CC),
1087
1088     IAPDESCR(6EH, 0x6E, IAP_M_AGENT | IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1089     IAPDESCR(6EH, 0x6E, IAP_M_CORE, IAP_F_CC),
1090
1091     IAPDESCR(6FH, 0x6F, IAP_M_AGENT | IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1092     IAPDESCR(6FH, 0x6F, IAP_M_CORE, IAP_F_CC),
1093
1094     IAPDESCR(70H, 0x70, IAP_M_AGENT | IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1095     IAPDESCR(70H, 0x70, IAP_M_CORE, IAP_F_CC),
1096
1097     IAPDESCR(77H, 0x77, IAP_M_AGENT | IAP_M_SNOOPRESPONSE,
1098         IAP_F_CA | IAP_F_CC2),
1099     IAPDESCR(77H, 0x77, IAP_M_AGENT | IAP_M_MESI, IAP_F_CC),
1100
1101     IAPDESCR(78H, 0x78, IAP_M_CORE, IAP_F_CC),
1102     IAPDESCR(78H, 0x78, IAP_M_CORE | IAP_M_SNOOPTYPE, IAP_F_CA | IAP_F_CC2),
1103
1104     IAPDESCR(79H_02H, 0x79, 0x02, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1105         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1106     IAPDESCR(79H_04H, 0x79, 0x04, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1107         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1108     IAPDESCR(79H_08H, 0x79, 0x08, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1109         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1110     IAPDESCR(79H_10H, 0x79, 0x10, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1111         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1112
1113     IAPDESCR(79H_18H, 0x79, 0x18, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1114
1115     IAPDESCR(79H_20H, 0x79, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1116         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1117
1118     IAPDESCR(79H_24H, 0x79, 0x24, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1119
1120     IAPDESCR(79H_30H, 0x79, 0x30, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1121         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1122
1123     IAPDESCR(79H_3CH, 0x79, 0x3C, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1124
1125     IAPDESCR(7AH, 0x7A, IAP_M_AGENT, IAP_F_CA | IAP_F_CC2),
1126
1127     IAPDESCR(7BH, 0x7B, IAP_M_AGENT, IAP_F_CA | IAP_F_CC2),
1128
1129     IAPDESCR(7DH, 0x7D, IAP_M_CORE, IAP_F_ALLCPUSCORE2),
1130
1131     IAPDESCR(7EH, 0x7E, IAP_M_AGENT | IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1132     IAPDESCR(7EH_00H, 0x7E, 0x00, IAP_F_FM | IAP_F_CC),
1133
1134     IAPDESCR(7FH, 0x7F, IAP_M_CORE, IAP_F_CA | IAP_F_CC2),
1135
1136     IAPDESCR(80H_00H, 0x80, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1137     IAPDESCR(80H_01H, 0x80, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_CAS),
1138     IAPDESCR(80H_02H, 0x80, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_I7 |
1139         IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW |
1140         IAP_F_CAS | IAP_F_HWX),
1141     IAPDESCR(80H_03H, 0x80, 0x03, IAP_F_FM | IAP_F_CA | IAP_F_I7 |
1142         IAP_F_WM | IAP_F_CAS),
1143     IAPDESCR(80H_04H, 0x80, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_IB | IAP_F_IBX),
1144
1145     IAPDESCR(81H_00H, 0x81, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1146     IAPDESCR(81H_01H, 0x81, 0x01, IAP_F_FM | IAP_F_I7O),
1147     IAPDESCR(81H_02H, 0x81, 0x02, IAP_F_FM | IAP_F_I7O),
1148
1149     IAPDESCR(82H_01H, 0x82, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1150     IAPDESCR(82H_02H, 0x82, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1151     IAPDESCR(82H_04H, 0x82, 0x04, IAP_F_FM | IAP_F_CA),
1152     IAPDESCR(82H_10H, 0x82, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1153     IAPDESCR(82H_12H, 0x82, 0x12, IAP_F_FM | IAP_F_CC2),
1154     IAPDESCR(82H_40H, 0x82, 0x40, IAP_F_FM | IAP_F_CC2),
1155
1156     IAPDESCR(83H_01H, 0x83, 0x01, IAP_F_FM | IAP_F_I7O),
1157     IAPDESCR(83H_02H, 0x83, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1158
1159     IAPDESCR(85H_00H, 0x85, 0x00, IAP_F_FM | IAP_F_CC),
1160     IAPDESCR(85H_01H, 0x85, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1161         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1162     IAPDESCR(85H_02H, 0x85, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1163         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1164     IAPDESCR(85H_04H, 0x85, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_I7O |
1165         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1166     IAPDESCR(85H_0EH, 0x85, 0x0E, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1167     IAPDESCR(85H_10H, 0x85, 0x10, IAP_F_FM | IAP_F_I7O | IAP_F_SB | IAP_F_IB |
1168         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1169     IAPDESCR(85H_20H, 0x85, 0x20, IAP_F_FM | IAP_F_I7O | IAP_F_HW | IAP_F_HWX),
1170     IAPDESCR(85H_40H, 0x85, 0x40, IAP_F_FM | IAP_F_I7O | IAP_F_HW | IAP_F_HWX),
1171     IAPDESCR(85H_60H, 0x85, 0x60, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1172     IAPDESCR(85H_80H, 0x85, 0x80, IAP_F_FM | IAP_F_WM | IAP_F_I7O),
1173
1174     IAPDESCR(86H_00H, 0x86, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1175
1176     IAPDESCR(87H_00H, 0x87, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1177     IAPDESCR(87H_01H, 0x87, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1178         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1179     IAPDESCR(87H_02H, 0x87, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1180     IAPDESCR(87H_04H, 0x87, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1181         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1182     IAPDESCR(87H_08H, 0x87, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1183     IAPDESCR(87H_0FH, 0x87, 0x0F, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1184
1185     IAPDESCR(88H_00H, 0x88, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1186     IAPDESCR(88H_01H, 0x88, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1187         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1188     IAPDESCR(88H_02H, 0x88, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1189         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1190     IAPDESCR(88H_04H, 0x88, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1191         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1192     IAPDESCR(88H_07H, 0x88, 0x07, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1193     IAPDESCR(88H_08H, 0x88, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1194         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1195     IAPDESCR(88H_10H, 0x88, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1196         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1197     IAPDESCR(88H_20H, 0x88, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1198         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1199     IAPDESCR(88H_30H, 0x88, 0x30, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1200     IAPDESCR(88H_40H, 0x88, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1201         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1202     IAPDESCR(88H_7FH, 0x88, 0x7F, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1203     IAPDESCR(88H_80H, 0x88, 0x80, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1204         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1205     IAPDESCR(88H_FFH, 0x88, 0xFF, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1206         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1207
1208     IAPDESCR(89H_00H, 0x89, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1209     IAPDESCR(89H_01H, 0x89, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1210         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1211     IAPDESCR(89H_02H, 0x89, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1212     IAPDESCR(89H_04H, 0x89, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1213         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1214     IAPDESCR(89H_07H, 0x89, 0x07, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1215     IAPDESCR(89H_08H, 0x89, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1216         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1217     IAPDESCR(89H_10H, 0x89, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1218         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1219     IAPDESCR(89H_20H, 0x89, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1220         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1221     IAPDESCR(89H_30H, 0x89, 0x30, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1222     IAPDESCR(89H_40H, 0x89, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1223         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1224     IAPDESCR(89H_7FH, 0x89, 0x7F, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1225     IAPDESCR(89H_80H, 0x89, 0x80, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1226         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1227     IAPDESCR(89H_FFH, 0x89, 0xFF, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1228         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1229
1230     IAPDESCR(8AH_00H, 0x8A, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1231     IAPDESCR(8BH_00H, 0x8B, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1232     IAPDESCR(8CH_00H, 0x8C, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1233     IAPDESCR(8DH_00H, 0x8D, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1234     IAPDESCR(8EH_00H, 0x8E, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1235     IAPDESCR(8FH_00H, 0x8F, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1236
1237     IAPDESCR(90H_00H, 0x90, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1238     IAPDESCR(91H_00H, 0x91, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1239     IAPDESCR(92H_00H, 0x92, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1240     IAPDESCR(93H_00H, 0x93, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1241     IAPDESCR(94H_00H, 0x94, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1242
1243     IAPDESCR(97H_00H, 0x97, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1244     IAPDESCR(98H_00H, 0x98, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1245
1246     IAPDESCR(9CH_01H, 0x9C, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1247         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1248
1249     IAPDESCR(A0H_00H, 0xA0, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1250
1251     IAPDESCR(A1H_01H, 0xA1, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1252         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1253     IAPDESCR(A1H_02H, 0xA1, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1254         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1255     IAPDESCR(A1H_04H, 0xA1, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |   /* No desc in IB for this*/
1256         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1257     IAPDESCR(A1H_08H, 0xA1, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |   /* No desc in IB for this*/
1258         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1259     IAPDESCR(A1H_0CH, 0xA1, 0x0C, IAP_F_IB | IAP_F_IBX),
1260     IAPDESCR(A1H_10H, 0xA1, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |   /* No desc in IB for this*/
1261         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1262     IAPDESCR(A1H_20H, 0xA1, 0x20, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |   /* No desc in IB for this*/
1263         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1264     IAPDESCR(A1H_30H, 0xA1, 0x30, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1265         IAP_F_SBX | IAP_F_IBX),
1266     IAPDESCR(A1H_40H, 0xA1, 0x40, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1267         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1268     IAPDESCR(A1H_80H, 0xA1, 0x80, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1269         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1270
1271     IAPDESCR(A2H_00H, 0xA2, 0x00, IAP_F_FM | IAP_F_CC),
1272     IAPDESCR(A2H_01H, 0xA2, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1273         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1274     IAPDESCR(A2H_02H, 0xA2, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1275         IAP_F_SB | IAP_F_SBX),
1276     IAPDESCR(A2H_04H, 0xA2, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1277         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1278     IAPDESCR(A2H_08H, 0xA2, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1279         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1280     IAPDESCR(A2H_10H, 0xA2, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1281         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1282     IAPDESCR(A2H_20H, 0xA2, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1283         IAP_F_SB | IAP_F_SBX),
1284     IAPDESCR(A2H_40H, 0xA2, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1285         IAP_F_SB | IAP_F_SBX),
1286     IAPDESCR(A2H_80H, 0xA2, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1287         IAP_F_SB | IAP_F_SBX),
1288
1289     IAPDESCR(A3H_01H, 0xA3, 0x01, IAP_F_FM | IAP_F_SBX | IAP_F_IBX | IAP_F_IB | IAP_F_HW | IAP_F_HWX),
1290     IAPDESCR(A3H_02H, 0xA3, 0x02, IAP_F_FM | IAP_F_SBX | IAP_F_IBX | IAP_F_IB | IAP_F_HW | IAP_F_HWX),
1291     IAPDESCR(A3H_04H, 0xA3, 0x04, IAP_F_FM | IAP_F_SBX | IAP_F_IBX | IAP_F_IB),
1292     IAPDESCR(A3H_05H, 0xA3, 0x05, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1293     IAPDESCR(A3H_08H, 0xA3, 0x08, IAP_F_FM | IAP_F_IBX | IAP_F_HW | IAP_F_IB | IAP_F_HWX),
1294     IAPDESCR(A3H_0CH, 0xA3, 0x08, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1295
1296     IAPDESCR(A6H_01H, 0xA6, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1297     IAPDESCR(A7H_01H, 0xA7, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1298     IAPDESCR(A8H_01H, 0xA8, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_IBX |
1299         IAP_F_IB |IAP_F_SB |  IAP_F_SBX | IAP_F_HW | IAP_F_HWX),
1300
1301     IAPDESCR(AAH_01H, 0xAA, 0x01, IAP_F_FM | IAP_F_CC2),
1302     IAPDESCR(AAH_02H, 0xAA, 0x02, IAP_F_FM | IAP_F_CA),
1303     IAPDESCR(AAH_03H, 0xAA, 0x03, IAP_F_FM | IAP_F_CA),
1304     IAPDESCR(AAH_08H, 0xAA, 0x08, IAP_F_FM | IAP_F_CC2),
1305
1306     IAPDESCR(ABH_01H, 0xAB, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1307         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1308     IAPDESCR(ABH_02H, 0xAB, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1309         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1310
1311     IAPDESCR(ACH_02H, 0xAC, 0x02, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1312     IAPDESCR(ACH_08H, 0xAC, 0x08, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1313         IAP_F_SBX | IAP_F_IBX),
1314     IAPDESCR(ACH_0AH, 0xAC, 0x0A, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1315
1316     IAPDESCR(AEH_01H, 0xAE, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1317         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1318
1319     IAPDESCR(B0H_00H, 0xB0, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1320     IAPDESCR(B0H_01H, 0xB0, 0x01, IAP_F_FM | IAP_F_WM | IAP_F_I7O |
1321         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1322     IAPDESCR(B0H_02H, 0xB0, 0x02, IAP_F_FM | IAP_F_WM | IAP_F_I7O | IAP_F_IB |
1323         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1324     IAPDESCR(B0H_04H, 0xB0, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_I7O |
1325         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1326     IAPDESCR(B0H_08H, 0xB0, 0x08, IAP_F_FM | IAP_F_WM | IAP_F_I7O |
1327         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1328     IAPDESCR(B0H_10H, 0xB0, 0x10, IAP_F_FM | IAP_F_WM | IAP_F_I7O),
1329     IAPDESCR(B0H_20H, 0xB0, 0x20, IAP_F_FM | IAP_F_I7O),
1330     IAPDESCR(B0H_40H, 0xB0, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1331     IAPDESCR(B0H_80H, 0xB0, 0x80, IAP_F_FM | IAP_F_CA | IAP_F_WM | IAP_F_I7O),
1332
1333     IAPDESCR(B1H_00H, 0xB1, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1334     IAPDESCR(B1H_01H, 0xB1, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1335         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1336     IAPDESCR(B1H_02H, 0xB1, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1337         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1338     IAPDESCR(B1H_04H, 0xB1, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1339     IAPDESCR(B1H_08H, 0xB1, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1340     IAPDESCR(B1H_10H, 0xB1, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1341     IAPDESCR(B1H_1FH, 0xB1, 0x1F, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1342     IAPDESCR(B1H_20H, 0xB1, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1343     IAPDESCR(B1H_3FH, 0xB1, 0x3F, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1344     IAPDESCR(B1H_40H, 0xB1, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1345     IAPDESCR(B1H_80H, 0xB1, 0x80, IAP_F_FM | IAP_F_CA | IAP_F_I7 |
1346         IAP_F_WM),
1347
1348     IAPDESCR(B2H_01H, 0xB2, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1349         IAP_F_SB | IAP_F_SBX),
1350
1351     IAPDESCR(B3H_01H, 0xB3, 0x01, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
1352         IAP_F_WM | IAP_F_I7O),
1353     IAPDESCR(B3H_02H, 0xB3, 0x02, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
1354         IAP_F_WM | IAP_F_I7O),
1355     IAPDESCR(B3H_04H, 0xB3, 0x04, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
1356         IAP_F_WM | IAP_F_I7O),
1357     IAPDESCR(B3H_08H, 0xB3, 0x08, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1358     IAPDESCR(B3H_10H, 0xB3, 0x10, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1359     IAPDESCR(B3H_20H, 0xB3, 0x20, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1360     IAPDESCR(B3H_81H, 0xB3, 0x81, IAP_F_FM | IAP_F_CA),
1361     IAPDESCR(B3H_82H, 0xB3, 0x82, IAP_F_FM | IAP_F_CA),
1362     IAPDESCR(B3H_84H, 0xB3, 0x84, IAP_F_FM | IAP_F_CA),
1363     IAPDESCR(B3H_88H, 0xB3, 0x88, IAP_F_FM | IAP_F_CA),
1364     IAPDESCR(B3H_90H, 0xB3, 0x90, IAP_F_FM | IAP_F_CA),
1365     IAPDESCR(B3H_A0H, 0xB3, 0xA0, IAP_F_FM | IAP_F_CA),
1366
1367     IAPDESCR(B4H_01H, 0xB4, 0x01, IAP_F_FM | IAP_F_WM),
1368     IAPDESCR(B4H_02H, 0xB4, 0x02, IAP_F_FM | IAP_F_WM),
1369     IAPDESCR(B4H_04H, 0xB4, 0x04, IAP_F_FM | IAP_F_WM),
1370
1371     IAPDESCR(B6H_01H, 0xB6, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1372     IAPDESCR(B6H_04H, 0xB6, 0x04, IAP_F_CAS),
1373
1374     IAPDESCR(B7H_01H, 0xB7, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1375         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX | IAP_F_CAS),
1376     IAPDESCR(B7H_02H, 0xB7, 0x02, IAP_F_CAS),
1377
1378     IAPDESCR(B8H_01H, 0xB8, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1379     IAPDESCR(B8H_02H, 0xB8, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1380     IAPDESCR(B8H_04H, 0xB8, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1381
1382     IAPDESCR(BAH_01H, 0xBA, 0x01, IAP_F_FM | IAP_F_I7O),
1383     IAPDESCR(BAH_02H, 0xBA, 0x02, IAP_F_FM | IAP_F_I7O),
1384
1385     IAPDESCR(BBH_01H, 0xBB, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1386         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1387
1388     IAPDESCR(BCH_11H, 0xBC, 0x11, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1389     IAPDESCR(BCH_12H, 0xBC, 0x12, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1390     IAPDESCR(BCH_14H, 0xBC, 0x14, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1391     IAPDESCR(BCH_18H, 0xBC, 0x18, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1392     IAPDESCR(BCH_21H, 0xBC, 0x21, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1393     IAPDESCR(BCH_22H, 0xBC, 0x22, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1394     IAPDESCR(BCH_24H, 0xBC, 0x24, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1395     IAPDESCR(BCH_28H, 0xBC, 0x28, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1396
1397     IAPDESCR(BDH_01H, 0xBD, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1398         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1399     IAPDESCR(BDH_20H, 0xBD, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1400         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1401
1402     IAPDESCR(BFH_05H, 0xBF, 0x05, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1403
1404     IAPDESCR(C0H_00H, 0xC0, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
1405         IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW |
1406         IAP_F_CAS | IAP_F_HWX),
1407     IAPDESCR(C0H_01H, 0xC0, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1408         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1409         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1410     IAPDESCR(C0H_02H, 0xC0, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1411         IAP_F_I7 | IAP_F_WM | IAP_F_SB),
1412     IAPDESCR(C0H_04H, 0xC0, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1413         IAP_F_I7 | IAP_F_WM),
1414     IAPDESCR(C0H_08H, 0xC0, 0x08, IAP_F_FM | IAP_F_CC2E),
1415
1416     IAPDESCR(C1H_00H, 0xC1, 0x00, IAP_F_FM | IAP_F_CC),
1417     IAPDESCR(C1H_01H, 0xC1, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1418     IAPDESCR(C1H_02H, 0xC1, 0x02, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1419     IAPDESCR(C1H_08H, 0xC1, 0x08, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1420         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1421     IAPDESCR(C1H_10H, 0xC1, 0x10, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1422         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1423     IAPDESCR(C1H_20H, 0xC1, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1424         IAP_F_SBX | IAP_F_IBX),
1425     IAPDESCR(C1H_40H, 0xC1, 0x40, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1426     IAPDESCR(C1H_80H, 0xC1, 0x80, IAP_F_IB | IAP_F_IBX),
1427     IAPDESCR(C1H_FEH, 0xC1, 0xFE, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1428
1429     IAPDESCR(C2H_00H, 0xC2, 0x00, IAP_F_FM | IAP_F_CC),
1430     IAPDESCR(C2H_01H, 0xC2, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1431         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1432         IAP_F_IBX | IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
1433     IAPDESCR(C2H_02H, 0xC2, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1434         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1435         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1436     IAPDESCR(C2H_04H, 0xC2, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1437         IAP_F_I7 | IAP_F_WM),
1438     IAPDESCR(C2H_07H, 0xC2, 0x07, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1439     IAPDESCR(C2H_08H, 0xC2, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1440     IAPDESCR(C2H_0FH, 0xC2, 0x0F, IAP_F_FM | IAP_F_CC2),
1441     IAPDESCR(C2H_10H, 0xC2, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CAS),
1442
1443     IAPDESCR(C3H_00H, 0xC3, 0x00, IAP_F_FM | IAP_F_CC),
1444     IAPDESCR(C3H_01H, 0xC3, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1445         IAP_F_I7 | IAP_F_WM | IAP_F_CAS),
1446     IAPDESCR(C3H_02H, 0xC3, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1447         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW |
1448         IAP_F_CAS | IAP_F_HWX),
1449     IAPDESCR(C3H_04H, 0xC3, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1450         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1451         IAP_F_IBX | IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
1452     IAPDESCR(C3H_08H, 0xC3, 0x08, IAP_F_CAS),
1453     IAPDESCR(C3H_10H, 0xC3, 0x10, IAP_F_FM | IAP_F_I7O),
1454     IAPDESCR(C3H_20H, 0xC3, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1455         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1456
1457     IAPDESCR(C4H_00H, 0xC4, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
1458         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1459         IAP_F_IBX | IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
1460     IAPDESCR(C4H_01H, 0xC4, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1461         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1462         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1463     IAPDESCR(C4H_02H, 0xC4, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1464         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1465         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1466     IAPDESCR(C4H_04H, 0xC4, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1467         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1468         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1469     IAPDESCR(C4H_08H, 0xC4, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1470         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW |
1471         IAP_F_HWX),
1472     IAPDESCR(C4H_0CH, 0xC4, 0x0C, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1473     IAPDESCR(C4H_0FH, 0xC4, 0x0F, IAP_F_FM | IAP_F_CA),
1474     IAPDESCR(C4H_10H, 0xC4, 0x10, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1475         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1476     IAPDESCR(C4H_20H, 0xC4, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1477         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1478     IAPDESCR(C4H_40H, 0xC4, 0x40, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1479         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1480     IAPDESCR(C4H_7EH, 0xC4, 0x7E, IAP_F_CAS),
1481     IAPDESCR(C4H_BFH, 0xC4, 0xBF, IAP_F_CAS),
1482     IAPDESCR(C4H_EBH, 0xC4, 0xEB, IAP_F_CAS),
1483     IAPDESCR(C4H_F7H, 0xC4, 0xF7, IAP_F_CAS),
1484     IAPDESCR(C4H_F9H, 0xC4, 0xF9, IAP_F_CAS),
1485     IAPDESCR(C4H_FBH, 0xC4, 0xFB, IAP_F_CAS),
1486     IAPDESCR(C4H_FDH, 0xC4, 0xFD, IAP_F_CAS),
1487     IAPDESCR(C4H_FEH, 0xC4, 0xFE, IAP_F_CAS),
1488
1489     IAPDESCR(C5H_00H, 0xC5, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
1490         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_IB | IAP_F_SBX |
1491         IAP_F_IBX | IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
1492     IAPDESCR(C5H_01H, 0xC5, 0x01, IAP_F_FM | IAP_F_WM | IAP_F_SB |
1493         IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1494     IAPDESCR(C5H_02H, 0xC5, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1495         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1496     IAPDESCR(C5H_04H, 0xC5, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_SB |
1497         IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1498     IAPDESCR(C5H_10H, 0xC5, 0x10, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1499         IAP_F_SBX | IAP_F_IBX),
1500     IAPDESCR(C5H_20H, 0xC5, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1501         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1502     IAPDESCR(C5H_7EH, 0xC5, 0x7E, IAP_F_CAS),
1503     IAPDESCR(C5H_BFH, 0xC5, 0xBF, IAP_F_CAS),
1504     IAPDESCR(C5H_EBH, 0xC5, 0xEB, IAP_F_CAS),
1505     IAPDESCR(C5H_F7H, 0xC5, 0xF7, IAP_F_CAS),
1506     IAPDESCR(C5H_F9H, 0xC5, 0xF9, IAP_F_CAS),
1507     IAPDESCR(C5H_FBH, 0xC5, 0xFB, IAP_F_CAS),
1508     IAPDESCR(C5H_FDH, 0xC5, 0xFD, IAP_F_CAS),
1509     IAPDESCR(C5H_FEH, 0xC5, 0xFE, IAP_F_CAS),
1510
1511     IAPDESCR(C6H_00H, 0xC6, 0x00, IAP_F_FM | IAP_F_CC),
1512     IAPDESCR(C6H_01H, 0xC6, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1513     IAPDESCR(C6H_02H, 0xC6, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1514
1515     IAPDESCR(C7H_00H, 0xC7, 0x00, IAP_F_FM | IAP_F_CC),
1516     IAPDESCR(C7H_01H, 0xC7, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1517         IAP_F_I7 | IAP_F_WM),
1518     IAPDESCR(C7H_02H, 0xC7, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1519         IAP_F_I7 | IAP_F_WM),
1520     IAPDESCR(C7H_04H, 0xC7, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1521         IAP_F_I7 | IAP_F_WM),
1522     IAPDESCR(C7H_08H, 0xC7, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1523         IAP_F_I7 | IAP_F_WM),
1524     IAPDESCR(C7H_10H, 0xC7, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1525         IAP_F_I7 | IAP_F_WM),
1526     IAPDESCR(C7H_1FH, 0xC7, 0x1F, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1527
1528     IAPDESCR(C8H_00H, 0xC8, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1529     IAPDESCR(C8H_20H, 0xC8, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1530
1531     IAPDESCR(C9H_00H, 0xC9, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1532
1533     IAPDESCR(CAH_00H, 0xCA, 0x00, IAP_F_FM | IAP_F_CC),
1534     IAPDESCR(CAH_01H, 0xCA, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 | IAP_F_CAS),
1535     IAPDESCR(CAH_02H, 0xCA, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1536         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1537     IAPDESCR(CAH_04H, 0xCA, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1538         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1539     IAPDESCR(CAH_08H, 0xCA, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1540         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1541     IAPDESCR(CAH_10H, 0xCA, 0x10, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1542         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1543     IAPDESCR(CAH_1EH, 0xCA, 0x1E, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1544         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1545     IAPDESCR(CAH_20H, 0xCA, 0x20, IAP_F_CAS),
1546     IAPDESCR(CAH_3FH, 0xCA, 0x3F, IAP_F_CAS),
1547     IAPDESCR(CAH_50H, 0xCA, 0x50, IAP_F_CAS),
1548
1549     IAPDESCR(CBH_01H, 0xCB, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1550         IAP_F_I7 | IAP_F_WM | IAP_F_CAS),
1551     IAPDESCR(CBH_02H, 0xCB, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1552         IAP_F_I7 | IAP_F_WM),
1553     IAPDESCR(CBH_04H, 0xCB, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1554         IAP_F_I7 | IAP_F_WM),
1555     IAPDESCR(CBH_08H, 0xCB, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1556         IAP_F_I7 | IAP_F_WM),
1557     IAPDESCR(CBH_10H, 0xCB, 0x10, IAP_F_FM | IAP_F_CC2 | IAP_F_I7 |
1558         IAP_F_WM),
1559     IAPDESCR(CBH_1FH, 0xCB, 0x1F, IAP_F_CAS),
1560     IAPDESCR(CBH_40H, 0xCB, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1561     IAPDESCR(CBH_80H, 0xCB, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1562
1563     IAPDESCR(CCH_00H, 0xCC, 0x00, IAP_F_FM | IAP_F_CC),
1564     IAPDESCR(CCH_01H, 0xCC, 0x01, IAP_F_FM | IAP_F_ALLCPUSCORE2 |
1565         IAP_F_I7 | IAP_F_WM),
1566     IAPDESCR(CCH_02H, 0xCC, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1567         IAP_F_I7 | IAP_F_WM),
1568     IAPDESCR(CCH_03H, 0xCC, 0x03, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1569     IAPDESCR(CCH_20H, 0xCC, 0x20, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1570         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1571
1572     IAPDESCR(CDH_00H, 0xCD, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1573     IAPDESCR(CDH_01H, 0xCD, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1574         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_CAS | IAP_F_HWX),
1575     IAPDESCR(CDH_02H, 0xCD, 0x02, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1576         IAP_F_SBX | IAP_F_IBX),
1577
1578     IAPDESCR(CEH_00H, 0xCE, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1579     IAPDESCR(CFH_00H, 0xCF, 0x00, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1580
1581     /* Sandy Bridge / Sandy Bridge Xeon - 11, 12, 21, 41, 42, 81, 82 */
1582     IAPDESCR(D0H_00H, 0xD0, 0x00, IAP_F_FM | IAP_F_CC),
1583     IAPDESCR(D0H_01H, 0xD0, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_IB |
1584         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1585     IAPDESCR(D0H_02H, 0xD0, 0x02, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW |
1586         IAP_F_HWX),
1587     IAPDESCR(D0H_10H, 0xD0, 0x10, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW |
1588         IAP_F_HWX),
1589     IAPDESCR(D0H_11H, 0xD0, 0x11, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1590     IAPDESCR(D0H_12H, 0xD0, 0x12, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1591     IAPDESCR(D0H_20H, 0xD0, 0x20, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW |
1592         IAP_F_HWX),
1593     IAPDESCR(D0H_21H, 0xD0, 0x21, IAP_F_FM | IAP_F_SB | IAP_F_SBX),
1594     IAPDESCR(D0H_40H, 0xD0, 0x40, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW |
1595         IAP_F_HWX),
1596     IAPDESCR(D0H_41H, 0xD0, 0x41, IAP_F_FM | IAP_F_SB | IAP_F_SBX |
1597         IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),   /* Not in spec but in linux and Vtune guide */
1598     IAPDESCR(D0H_42H, 0xD0, 0x42, IAP_F_FM | IAP_F_SB | IAP_F_SBX |
1599         IAP_F_IB | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),   /* Not in spec but in linux and Vtune guide */
1600     IAPDESCR(D0H_80H, 0xD0, 0x80, IAP_F_FM | IAP_F_IB | IAP_F_IBX | IAP_F_HW |
1601         IAP_F_HWX),
1602     IAPDESCR(D0H_81H, 0xD0, 0x81, IAP_F_FM | IAP_F_SB | IAP_F_SBX |
1603         IAP_F_IB | IAP_F_IBX),  /* Not in spec but in linux and Vtune guide */
1604     IAPDESCR(D0H_82H, 0xD0, 0x82, IAP_F_FM | IAP_F_SB | IAP_F_SBX |
1605         IAP_F_IB | IAP_F_IBX),  /* Not in spec but in linux and Vtune guide */
1606     IAPDESCR(D1H_01H, 0xD1, 0x01, IAP_F_FM | IAP_F_WM | IAP_F_SB |
1607         IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1608     IAPDESCR(D1H_02H, 0xD1, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1609         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1610     IAPDESCR(D1H_04H, 0xD1, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1611         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1612     IAPDESCR(D1H_08H, 0xD1, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM | IAP_F_IB |
1613         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1614     IAPDESCR(D1H_10H, 0xD1, 0x10, IAP_F_HW | IAP_F_IB | IAP_F_IBX | IAP_F_HWX),
1615     IAPDESCR(D1H_20H, 0xD1, 0x20, IAP_F_FM | IAP_F_SBX | IAP_F_IBX | IAP_F_IB |
1616         IAP_F_HW | IAP_F_HWX),
1617     IAPDESCR(D1H_40H, 0xD1, 0x40, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1618         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1619
1620     IAPDESCR(D2H_01H, 0xD2, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1621         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_IB |
1622         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1623     IAPDESCR(D2H_02H, 0xD2, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1624         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_IB |
1625         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1626     IAPDESCR(D2H_04H, 0xD2, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1627         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_IB |
1628         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1629     IAPDESCR(D2H_08H, 0xD2, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1630         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_IB |
1631         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1632     IAPDESCR(D2H_0FH, 0xD2, 0x0F, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1633         IAP_F_I7 | IAP_F_WM | IAP_F_SB | IAP_F_SBX | IAP_F_IB |
1634         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1635
1636     IAPDESCR(D2H_10H, 0xD2, 0x10, IAP_F_FM | IAP_F_CC2E),
1637
1638     IAPDESCR(D3H_01H, 0xD3, 0x01, IAP_F_FM | IAP_F_IB | IAP_F_SBX |
1639         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1640     IAPDESCR(D3H_03H, 0xD0, 0x3, IAP_F_IBX  ),
1641     IAPDESCR(D3H_04H, 0xD3, 0x04, IAP_F_FM | IAP_F_SBX | IAP_F_IBX),    /* Not defined for IBX */
1642     IAPDESCR(D3H_0CH, 0xD0, 0x0, IAP_F_IBX  ),
1643     IAPDESCR(D3H_10H, 0xD3, 0x10, IAP_F_IBX  ),
1644     IAPDESCR(D3H_20H, 0xD3, 0x20, IAP_F_IBX  ),
1645
1646     IAPDESCR(D4H_01H, 0xD4, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1647         IAP_F_I7 | IAP_F_WM),
1648     IAPDESCR(D4H_02H, 0xD4, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1649         IAP_F_SB | IAP_F_SBX),
1650     IAPDESCR(D4H_04H, 0xD4, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1651     IAPDESCR(D4H_08H, 0xD4, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1652     IAPDESCR(D4H_0FH, 0xD4, 0x0F, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1653
1654     IAPDESCR(D5H_01H, 0xD5, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2 |
1655         IAP_F_I7 | IAP_F_WM),
1656     IAPDESCR(D5H_02H, 0xD5, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1657     IAPDESCR(D5H_04H, 0xD5, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1658     IAPDESCR(D5H_08H, 0xD5, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1659     IAPDESCR(D5H_0FH, 0xD5, 0x0F, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1660
1661     IAPDESCR(D7H_00H, 0xD7, 0x00, IAP_F_FM | IAP_F_CC),
1662
1663     IAPDESCR(D8H_00H, 0xD8, 0x00, IAP_F_FM | IAP_F_CC),
1664     IAPDESCR(D8H_01H, 0xD8, 0x01, IAP_F_FM | IAP_F_CC),
1665     IAPDESCR(D8H_02H, 0xD8, 0x02, IAP_F_FM | IAP_F_CC),
1666     IAPDESCR(D8H_03H, 0xD8, 0x03, IAP_F_FM | IAP_F_CC),
1667     IAPDESCR(D8H_04H, 0xD8, 0x04, IAP_F_FM | IAP_F_CC),
1668
1669     IAPDESCR(D9H_00H, 0xD9, 0x00, IAP_F_FM | IAP_F_CC),
1670     IAPDESCR(D9H_01H, 0xD9, 0x01, IAP_F_FM | IAP_F_CC),
1671     IAPDESCR(D9H_02H, 0xD9, 0x02, IAP_F_FM | IAP_F_CC),
1672     IAPDESCR(D9H_03H, 0xD9, 0x03, IAP_F_FM | IAP_F_CC),
1673
1674     IAPDESCR(DAH_00H, 0xDA, 0x00, IAP_F_FM | IAP_F_CC),
1675     IAPDESCR(DAH_01H, 0xDA, 0x01, IAP_F_FM | IAP_F_CC),
1676     IAPDESCR(DAH_02H, 0xDA, 0x02, IAP_F_FM | IAP_F_CC),
1677
1678     IAPDESCR(DBH_00H, 0xDB, 0x00, IAP_F_FM | IAP_F_CC),
1679     IAPDESCR(DBH_01H, 0xDB, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1680
1681     IAPDESCR(DCH_01H, 0xDC, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1682     IAPDESCR(DCH_02H, 0xDC, 0x02, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1683     IAPDESCR(DCH_04H, 0xDC, 0x04, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1684     IAPDESCR(DCH_08H, 0xDC, 0x08, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1685     IAPDESCR(DCH_10H, 0xDC, 0x10, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1686     IAPDESCR(DCH_1FH, 0xDC, 0x1F, IAP_F_FM | IAP_F_CA | IAP_F_CC2),
1687
1688     IAPDESCR(E0H_00H, 0xE0, 0x00, IAP_F_FM | IAP_F_CC | IAP_F_CC2),
1689     IAPDESCR(E0H_01H, 0xE0, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_I7 |
1690         IAP_F_WM),
1691
1692     IAPDESCR(E2H_00H, 0xE2, 0x00, IAP_F_FM | IAP_F_CC),
1693
1694     IAPDESCR(E4H_00H, 0xE4, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1695     IAPDESCR(E4H_01H, 0xE4, 0x01, IAP_F_FM | IAP_F_I7O),
1696
1697     IAPDESCR(E5H_01H, 0xE5, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1698
1699     IAPDESCR(E6H_00H, 0xE6, 0x00, IAP_F_FM | IAP_F_CC | IAP_F_CC2),
1700     IAPDESCR(E6H_01H, 0xE6, 0x01, IAP_F_FM | IAP_F_CA | IAP_F_I7 |
1701         IAP_F_WM | IAP_F_SBX | IAP_F_CAS),
1702     IAPDESCR(E6H_02H, 0xE6, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1703     IAPDESCR(E6H_08H, 0xE6, 0x08, IAP_F_CAS),
1704     IAPDESCR(E6H_10H, 0xE6, 0x10, IAP_F_CAS),
1705     IAPDESCR(E6H_1FH, 0xE6, 0x1F, IAP_F_FM | IAP_F_IB |
1706         IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1707
1708     IAPDESCR(E7H_01H, 0xE7, 0x01, IAP_F_CAS),
1709
1710     IAPDESCR(E8H_01H, 0xE8, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1711     IAPDESCR(E8H_02H, 0xE8, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1712     IAPDESCR(E8H_03H, 0xE8, 0x03, IAP_F_FM | IAP_F_I7O),
1713
1714     IAPDESCR(ECH_01H, 0xEC, 0x01, IAP_F_FM | IAP_F_WM),
1715
1716     IAPDESCR(F0H_00H, 0xF0, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1717     IAPDESCR(F0H_01H, 0xF0, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1718         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1719     IAPDESCR(F0H_02H, 0xF0, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1720         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1721     IAPDESCR(F0H_04H, 0xF0, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1722         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1723     IAPDESCR(F0H_08H, 0xF0, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1724         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1725     IAPDESCR(F0H_10H, 0xF0, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1726         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1727     IAPDESCR(F0H_20H, 0xF0, 0x20, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1728         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1729     IAPDESCR(F0H_40H, 0xF0, 0x40, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1730         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1731     IAPDESCR(F0H_80H, 0xF0, 0x80, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1732         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1733
1734     IAPDESCR(F1H_01H, 0xF1, 0x01, IAP_F_FM | IAP_F_SB | IAP_F_IB |
1735         IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1736     IAPDESCR(F1H_02H, 0xF1, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1737         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1738     IAPDESCR(F1H_04H, 0xF1, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1739         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1740     IAPDESCR(F1H_07H, 0xF1, 0x07, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1741         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX | IAP_F_HW | IAP_F_HWX),
1742
1743     IAPDESCR(F2H_01H, 0xF2, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1744         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1745     IAPDESCR(F2H_02H, 0xF2, 0x02, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1746         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1747     IAPDESCR(F2H_04H, 0xF2, 0x04, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1748         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1749     IAPDESCR(F2H_05H, 0xF2, 0x05, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1750     IAPDESCR(F2H_06H, 0xF2, 0x06, IAP_F_FM | IAP_F_HW | IAP_F_HWX),
1751     IAPDESCR(F2H_08H, 0xF2, 0x08, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1752         IAP_F_SB | IAP_F_IB | IAP_F_SBX | IAP_F_IBX),
1753     IAPDESCR(F2H_0AH, 0xF2, 0x0A, IAP_F_FM | IAP_F_SB | IAP_F_SBX |
1754         IAP_F_IBX),
1755     IAPDESCR(F2H_0FH, 0xF2, 0x0F, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1756
1757     IAPDESCR(F3H_01H, 0xF3, 0x01, IAP_F_FM | IAP_F_I7O),
1758     IAPDESCR(F3H_02H, 0xF3, 0x02, IAP_F_FM | IAP_F_I7O),
1759     IAPDESCR(F3H_04H, 0xF3, 0x04, IAP_F_FM | IAP_F_I7O),
1760     IAPDESCR(F3H_08H, 0xF3, 0x08, IAP_F_FM | IAP_F_I7O),
1761     IAPDESCR(F3H_10H, 0xF3, 0x10, IAP_F_FM | IAP_F_I7O),
1762     IAPDESCR(F3H_20H, 0xF3, 0x20, IAP_F_FM | IAP_F_I7O),
1763
1764     IAPDESCR(F4H_01H, 0xF4, 0x01, IAP_F_FM | IAP_F_I7O),
1765     IAPDESCR(F4H_02H, 0xF4, 0x02, IAP_F_FM | IAP_F_I7O),
1766     IAPDESCR(F4H_04H, 0xF4, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_I7O),
1767     IAPDESCR(F4H_08H, 0xF4, 0x08, IAP_F_FM | IAP_F_I7O),
1768     IAPDESCR(F4H_10H, 0xF4, 0x10, IAP_F_FM | IAP_F_I7 | IAP_F_WM |
1769         IAP_F_SB | IAP_F_SBX),
1770
1771     IAPDESCR(F6H_01H, 0xF6, 0x01, IAP_F_FM | IAP_F_I7 | IAP_F_WM),
1772
1773     IAPDESCR(F7H_01H, 0xF7, 0x01, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1774     IAPDESCR(F7H_02H, 0xF7, 0x02, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1775     IAPDESCR(F7H_04H, 0xF7, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1776
1777     IAPDESCR(F8H_00H, 0xF8, 0x00, IAP_F_FM | IAP_F_ALLCPUSCORE2),
1778     IAPDESCR(F8H_01H, 0xF8, 0x01, IAP_F_FM | IAP_F_I7O),
1779
1780     IAPDESCR(FDH_01H, 0xFD, 0x01, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1781     IAPDESCR(FDH_02H, 0xFD, 0x02, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1782     IAPDESCR(FDH_04H, 0xFD, 0x04, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1783     IAPDESCR(FDH_08H, 0xFD, 0x08, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1784     IAPDESCR(FDH_10H, 0xFD, 0x10, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1785     IAPDESCR(FDH_20H, 0xFD, 0x20, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1786     IAPDESCR(FDH_40H, 0xFD, 0x40, IAP_F_FM | IAP_F_WM | IAP_F_I7),
1787 };
1788
1789 static const int niap_events = sizeof(iap_events) / sizeof(iap_events[0]);
1790
1791 static pmc_value_t
1792 iap_perfctr_value_to_reload_count(pmc_value_t v)
1793 {
1794
1795         /* If the PMC has overflowed, return a reload count of zero. */
1796         if ((v & (1ULL << (core_iap_width - 1))) == 0)
1797                 return (0);
1798         v &= (1ULL << core_iap_width) - 1;
1799         return (1ULL << core_iap_width) - v;
1800 }
1801
1802 static pmc_value_t
1803 iap_reload_count_to_perfctr_value(pmc_value_t rlc)
1804 {
1805         return (1ULL << core_iap_width) - rlc;
1806 }
1807
1808 static int
1809 iap_pmc_has_overflowed(int ri)
1810 {
1811         uint64_t v;
1812
1813         /*
1814          * We treat a Core (i.e., Intel architecture v1) PMC as has
1815          * having overflowed if its MSB is zero.
1816          */
1817         v = rdpmc(ri);
1818         return ((v & (1ULL << (core_iap_width - 1))) == 0);
1819 }
1820
1821 /*
1822  * Check an event against the set of supported architectural events.
1823  *
1824  * If the event is not architectural EV_IS_NOTARCH is returned.
1825  * If the event is architectural and supported on this CPU, the correct
1826  * event+umask mapping is returned in map, and EV_IS_ARCH_SUPP is returned.
1827  * Otherwise, the function returns EV_IS_ARCH_NOTSUPP.
1828  */
1829
1830 static int
1831 iap_is_event_architectural(enum pmc_event pe, enum pmc_event *map)
1832 {
1833         enum core_arch_events ae;
1834
1835         switch (pe) {
1836         case PMC_EV_IAP_ARCH_UNH_COR_CYC:
1837                 ae = CORE_AE_UNHALTED_CORE_CYCLES;
1838                 *map = PMC_EV_IAP_EVENT_3CH_00H;
1839                 break;
1840         case PMC_EV_IAP_ARCH_INS_RET:
1841                 ae = CORE_AE_INSTRUCTION_RETIRED;
1842                 *map = PMC_EV_IAP_EVENT_C0H_00H;
1843                 break;
1844         case PMC_EV_IAP_ARCH_UNH_REF_CYC:
1845                 ae = CORE_AE_UNHALTED_REFERENCE_CYCLES;
1846                 *map = PMC_EV_IAP_EVENT_3CH_01H;
1847                 break;
1848         case PMC_EV_IAP_ARCH_LLC_REF:
1849                 ae = CORE_AE_LLC_REFERENCE;
1850                 *map = PMC_EV_IAP_EVENT_2EH_4FH;
1851                 break;
1852         case PMC_EV_IAP_ARCH_LLC_MIS:
1853                 ae = CORE_AE_LLC_MISSES;
1854                 *map = PMC_EV_IAP_EVENT_2EH_41H;
1855                 break;
1856         case PMC_EV_IAP_ARCH_BR_INS_RET:
1857                 ae = CORE_AE_BRANCH_INSTRUCTION_RETIRED;
1858                 *map = PMC_EV_IAP_EVENT_C4H_00H;
1859                 break;
1860         case PMC_EV_IAP_ARCH_BR_MIS_RET:
1861                 ae = CORE_AE_BRANCH_MISSES_RETIRED;
1862                 *map = PMC_EV_IAP_EVENT_C5H_00H;
1863                 break;
1864
1865         default:        /* Non architectural event. */
1866                 return (EV_IS_NOTARCH);
1867         }
1868
1869         return (((core_architectural_events & (1 << ae)) == 0) ?
1870             EV_IS_ARCH_NOTSUPP : EV_IS_ARCH_SUPP);
1871 }
1872
1873 static int
1874 iap_event_corei7_ok_on_counter(enum pmc_event pe, int ri)
1875 {
1876         uint32_t mask;
1877
1878         switch (pe) {
1879                 /*
1880                  * Events valid only on counter 0, 1.
1881                  */
1882         case PMC_EV_IAP_EVENT_40H_01H:
1883         case PMC_EV_IAP_EVENT_40H_02H:
1884         case PMC_EV_IAP_EVENT_40H_04H:
1885         case PMC_EV_IAP_EVENT_40H_08H:
1886         case PMC_EV_IAP_EVENT_40H_0FH:
1887         case PMC_EV_IAP_EVENT_41H_02H:
1888         case PMC_EV_IAP_EVENT_41H_04H:
1889         case PMC_EV_IAP_EVENT_41H_08H:
1890         case PMC_EV_IAP_EVENT_42H_01H:
1891         case PMC_EV_IAP_EVENT_42H_02H:
1892         case PMC_EV_IAP_EVENT_42H_04H:
1893         case PMC_EV_IAP_EVENT_42H_08H:
1894         case PMC_EV_IAP_EVENT_43H_01H:
1895         case PMC_EV_IAP_EVENT_43H_02H:
1896         case PMC_EV_IAP_EVENT_51H_01H:
1897         case PMC_EV_IAP_EVENT_51H_02H:
1898         case PMC_EV_IAP_EVENT_51H_04H:
1899         case PMC_EV_IAP_EVENT_51H_08H:
1900         case PMC_EV_IAP_EVENT_63H_01H:
1901         case PMC_EV_IAP_EVENT_63H_02H:
1902                 mask = 0x3;
1903                 break;
1904
1905         default:
1906                 mask = ~0;      /* Any row index is ok. */
1907         }
1908
1909         return (mask & (1 << ri));
1910 }
1911
1912 static int
1913 iap_event_westmere_ok_on_counter(enum pmc_event pe, int ri)
1914 {
1915         uint32_t mask;
1916
1917         switch (pe) {
1918                 /*
1919                  * Events valid only on counter 0.
1920                  */
1921         case PMC_EV_IAP_EVENT_60H_01H:
1922         case PMC_EV_IAP_EVENT_60H_02H:
1923         case PMC_EV_IAP_EVENT_60H_04H:
1924         case PMC_EV_IAP_EVENT_60H_08H:
1925         case PMC_EV_IAP_EVENT_B3H_01H:
1926         case PMC_EV_IAP_EVENT_B3H_02H:
1927         case PMC_EV_IAP_EVENT_B3H_04H:
1928                 mask = 0x1;
1929                 break;
1930
1931                 /*
1932                  * Events valid only on counter 0, 1.
1933                  */
1934         case PMC_EV_IAP_EVENT_4CH_01H:
1935         case PMC_EV_IAP_EVENT_4EH_01H:
1936         case PMC_EV_IAP_EVENT_4EH_02H:
1937         case PMC_EV_IAP_EVENT_4EH_04H:
1938         case PMC_EV_IAP_EVENT_51H_01H:
1939         case PMC_EV_IAP_EVENT_51H_02H:
1940         case PMC_EV_IAP_EVENT_51H_04H:
1941         case PMC_EV_IAP_EVENT_51H_08H:
1942         case PMC_EV_IAP_EVENT_63H_01H:
1943         case PMC_EV_IAP_EVENT_63H_02H:
1944                 mask = 0x3;
1945                 break;
1946
1947         default:
1948                 mask = ~0;      /* Any row index is ok. */
1949         }
1950
1951         return (mask & (1 << ri));
1952 }
1953
1954 static int
1955 iap_event_sb_sbx_ib_ibx_ok_on_counter(enum pmc_event pe, int ri)
1956 {
1957         uint32_t mask;
1958
1959         switch (pe) {
1960                 /* Events valid only on counter 0. */
1961         case PMC_EV_IAP_EVENT_B7H_01H:
1962                 mask = 0x1;
1963                 break;
1964                 /* Events valid only on counter 1. */
1965         case PMC_EV_IAP_EVENT_C0H_01H:
1966                 mask = 0x1;
1967                 break;
1968                 /* Events valid only on counter 2. */
1969         case PMC_EV_IAP_EVENT_48H_01H:
1970         case PMC_EV_IAP_EVENT_A2H_02H:
1971                 mask = 0x4;
1972                 break;
1973                 /* Events valid only on counter 3. */
1974         case PMC_EV_IAP_EVENT_A3H_08H:
1975         case PMC_EV_IAP_EVENT_BBH_01H:
1976         case PMC_EV_IAP_EVENT_CDH_01H:
1977         case PMC_EV_IAP_EVENT_CDH_02H:
1978                 mask = 0x8;
1979                 break;
1980         default:
1981                 mask = ~0;      /* Any row index is ok. */
1982         }
1983
1984         return (mask & (1 << ri));
1985 }
1986
1987 static int
1988 iap_event_ok_on_counter(enum pmc_event pe, int ri)
1989 {
1990         uint32_t mask;
1991
1992         switch (pe) {
1993                 /*
1994                  * Events valid only on counter 0.
1995                  */
1996         case PMC_EV_IAP_EVENT_10H_00H:
1997         case PMC_EV_IAP_EVENT_14H_00H:
1998         case PMC_EV_IAP_EVENT_18H_00H:
1999         case PMC_EV_IAP_EVENT_B3H_01H:
2000         case PMC_EV_IAP_EVENT_B3H_02H:
2001         case PMC_EV_IAP_EVENT_B3H_04H:
2002         case PMC_EV_IAP_EVENT_C1H_00H:
2003         case PMC_EV_IAP_EVENT_CBH_01H:
2004         case PMC_EV_IAP_EVENT_CBH_02H:
2005                 mask = (1 << 0);
2006                 break;
2007
2008                 /*
2009                  * Events valid only on counter 1.
2010                  */
2011         case PMC_EV_IAP_EVENT_11H_00H:
2012         case PMC_EV_IAP_EVENT_12H_00H:
2013         case PMC_EV_IAP_EVENT_13H_00H:
2014                 mask = (1 << 1);
2015                 break;
2016
2017         default:
2018                 mask = ~0;      /* Any row index is ok. */
2019         }
2020
2021         return (mask & (1 << ri));
2022 }
2023
2024 static int
2025 iap_allocate_pmc(int cpu, int ri, struct pmc *pm,
2026     const struct pmc_op_pmcallocate *a)
2027 {
2028         int arch, n, model;
2029         enum pmc_event ev, map;
2030         struct iap_event_descr *ie;
2031         uint32_t c, caps, config, cpuflag, evsel, mask;
2032
2033         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
2034             ("[core,%d] illegal CPU %d", __LINE__, cpu));
2035         KASSERT(ri >= 0 && ri < core_iap_npmc,
2036             ("[core,%d] illegal row-index value %d", __LINE__, ri));
2037
2038         /* check requested capabilities */
2039         caps = a->pm_caps;
2040         if ((IAP_PMC_CAPS & caps) != caps)
2041                 return (EPERM);
2042         map = 0;        /* XXX: silent GCC warning */
2043         arch = iap_is_event_architectural(pm->pm_event, &map);
2044         if (arch == EV_IS_ARCH_NOTSUPP)
2045                 return (EOPNOTSUPP);
2046         else if (arch == EV_IS_ARCH_SUPP)
2047                 ev = map;
2048         else
2049                 ev = pm->pm_event;
2050
2051         /*
2052          * A small number of events are not supported in all the
2053          * processors based on a given microarchitecture.
2054          */
2055         if (ev == PMC_EV_IAP_EVENT_0FH_01H || ev == PMC_EV_IAP_EVENT_0FH_80H) {
2056                 model = ((cpu_id & 0xF0000) >> 12) | ((cpu_id & 0xF0) >> 4);
2057                 if (core_cputype == PMC_CPU_INTEL_COREI7 && model != 0x2E)
2058                         return (EINVAL);
2059         }
2060
2061         switch (core_cputype) {
2062         case PMC_CPU_INTEL_COREI7:
2063         case PMC_CPU_INTEL_NEHALEM_EX:
2064                 if (iap_event_corei7_ok_on_counter(ev, ri) == 0)
2065                         return (EINVAL);
2066                 break;
2067         case PMC_CPU_INTEL_BROADWELL:
2068         case PMC_CPU_INTEL_SANDYBRIDGE:
2069         case PMC_CPU_INTEL_SANDYBRIDGE_XEON:
2070         case PMC_CPU_INTEL_IVYBRIDGE:
2071         case PMC_CPU_INTEL_IVYBRIDGE_XEON:
2072         case PMC_CPU_INTEL_HASWELL:
2073         case PMC_CPU_INTEL_HASWELL_XEON:
2074                 if (iap_event_sb_sbx_ib_ibx_ok_on_counter(ev, ri) == 0)
2075                         return (EINVAL);
2076                 break;
2077         case PMC_CPU_INTEL_WESTMERE:
2078         case PMC_CPU_INTEL_WESTMERE_EX:
2079                 if (iap_event_westmere_ok_on_counter(ev, ri) == 0)
2080                         return (EINVAL);
2081                 break;
2082         default:
2083                 if (iap_event_ok_on_counter(ev, ri) == 0)
2084                         return (EINVAL);
2085         }
2086
2087         /*
2088          * Look for an event descriptor with matching CPU and event id
2089          * fields.
2090          */
2091
2092         switch (core_cputype) {
2093         default:
2094         case PMC_CPU_INTEL_ATOM:
2095                 cpuflag = IAP_F_CA;
2096                 break;
2097         case PMC_CPU_INTEL_ATOM_SILVERMONT:
2098                 cpuflag = IAP_F_CAS;
2099                 break;
2100         case PMC_CPU_INTEL_BROADWELL:
2101                 cpuflag = IAP_F_BW;
2102                 break;
2103         case PMC_CPU_INTEL_CORE:
2104                 cpuflag = IAP_F_CC;
2105                 break;
2106         case PMC_CPU_INTEL_CORE2:
2107                 cpuflag = IAP_F_CC2;
2108                 break;
2109         case PMC_CPU_INTEL_CORE2EXTREME:
2110                 cpuflag = IAP_F_CC2 | IAP_F_CC2E;
2111                 break;
2112         case PMC_CPU_INTEL_COREI7:
2113                 cpuflag = IAP_F_I7;
2114                 break;
2115         case PMC_CPU_INTEL_HASWELL:
2116                 cpuflag = IAP_F_HW;
2117                 break;
2118         case PMC_CPU_INTEL_HASWELL_XEON:
2119                 cpuflag = IAP_F_HWX;
2120                 break;
2121         case PMC_CPU_INTEL_IVYBRIDGE:
2122                 cpuflag = IAP_F_IB;
2123                 break;
2124         case PMC_CPU_INTEL_IVYBRIDGE_XEON:
2125                 cpuflag = IAP_F_IBX;
2126                 break;
2127         case PMC_CPU_INTEL_SANDYBRIDGE:
2128                 cpuflag = IAP_F_SB;
2129                 break;
2130         case PMC_CPU_INTEL_SANDYBRIDGE_XEON:
2131                 cpuflag = IAP_F_SBX;
2132                 break;
2133         case PMC_CPU_INTEL_WESTMERE:
2134                 cpuflag = IAP_F_WM;
2135                 break;
2136         }
2137
2138         for (n = 0, ie = iap_events; n < niap_events; n++, ie++)
2139                 if (ie->iap_ev == ev && ie->iap_flags & cpuflag)
2140                         break;
2141
2142         if (n == niap_events)
2143                 return (EINVAL);
2144
2145         /*
2146          * A matching event descriptor has been found, so start
2147          * assembling the contents of the event select register.
2148          */
2149         evsel = ie->iap_evcode;
2150
2151         config = a->pm_md.pm_iap.pm_iap_config & ~IAP_F_CMASK;
2152
2153         /*
2154          * If the event uses a fixed umask value, reject any umask
2155          * bits set by the user.
2156          */
2157         if (ie->iap_flags & IAP_F_FM) {
2158
2159                 if (IAP_UMASK(config) != 0)
2160                         return (EINVAL);
2161
2162                 evsel |= (ie->iap_umask << 8);
2163
2164         } else {
2165
2166                 /*
2167                  * Otherwise, the UMASK value needs to be taken from
2168                  * the MD fields of the allocation request.  Reject
2169                  * requests that specify reserved bits.
2170                  */
2171
2172                 mask = 0;
2173
2174                 if (ie->iap_umask & IAP_M_CORE) {
2175                         if ((c = (config & IAP_F_CORE)) != IAP_CORE_ALL &&
2176                             c != IAP_CORE_THIS)
2177                                 return (EINVAL);
2178                         mask |= IAP_F_CORE;
2179                 }
2180
2181                 if (ie->iap_umask & IAP_M_AGENT)
2182                         mask |= IAP_F_AGENT;
2183
2184                 if (ie->iap_umask & IAP_M_PREFETCH) {
2185
2186                         if ((c = (config & IAP_F_PREFETCH)) ==
2187                             IAP_PREFETCH_RESERVED)
2188                                 return (EINVAL);
2189
2190                         mask |= IAP_F_PREFETCH;
2191                 }
2192
2193                 if (ie->iap_umask & IAP_M_MESI)
2194                         mask |= IAP_F_MESI;
2195
2196                 if (ie->iap_umask & IAP_M_SNOOPRESPONSE)
2197                         mask |= IAP_F_SNOOPRESPONSE;
2198
2199                 if (ie->iap_umask & IAP_M_SNOOPTYPE)
2200                         mask |= IAP_F_SNOOPTYPE;
2201
2202                 if (ie->iap_umask & IAP_M_TRANSITION)
2203                         mask |= IAP_F_TRANSITION;
2204
2205                 /*
2206                  * If bits outside of the allowed set of umask bits
2207                  * are set, reject the request.
2208                  */
2209                 if (config & ~mask)
2210                         return (EINVAL);
2211
2212                 evsel |= (config & mask);
2213
2214         }
2215
2216         /*
2217          * Only Atom and SandyBridge CPUs support the 'ANY' qualifier.
2218          */
2219         if (core_cputype == PMC_CPU_INTEL_ATOM ||
2220                 core_cputype == PMC_CPU_INTEL_ATOM_SILVERMONT ||
2221                 core_cputype == PMC_CPU_INTEL_SANDYBRIDGE ||
2222                 core_cputype == PMC_CPU_INTEL_SANDYBRIDGE_XEON)
2223                 evsel |= (config & IAP_ANY);
2224         else if (config & IAP_ANY)
2225                 return (EINVAL);
2226
2227         /*
2228          * Check offcore response configuration.
2229          */
2230         if (a->pm_md.pm_iap.pm_iap_rsp != 0) {
2231                 if (ev != PMC_EV_IAP_EVENT_B7H_01H &&
2232                     ev != PMC_EV_IAP_EVENT_BBH_01H)
2233                         return (EINVAL);
2234                 if (core_cputype == PMC_CPU_INTEL_COREI7 &&
2235                     ev == PMC_EV_IAP_EVENT_BBH_01H)
2236                         return (EINVAL);
2237                 if ((core_cputype == PMC_CPU_INTEL_COREI7 ||
2238                     core_cputype == PMC_CPU_INTEL_WESTMERE ||
2239                     core_cputype == PMC_CPU_INTEL_NEHALEM_EX ||
2240                     core_cputype == PMC_CPU_INTEL_WESTMERE_EX) &&
2241                     a->pm_md.pm_iap.pm_iap_rsp & ~IA_OFFCORE_RSP_MASK_I7WM)
2242                         return (EINVAL);
2243                 else if ((core_cputype == PMC_CPU_INTEL_SANDYBRIDGE ||
2244                         core_cputype == PMC_CPU_INTEL_SANDYBRIDGE_XEON ||
2245                         core_cputype == PMC_CPU_INTEL_IVYBRIDGE ||
2246                         core_cputype == PMC_CPU_INTEL_IVYBRIDGE_XEON) &&
2247                     a->pm_md.pm_iap.pm_iap_rsp & ~IA_OFFCORE_RSP_MASK_SBIB)
2248                         return (EINVAL);
2249                 pm->pm_md.pm_iap.pm_iap_rsp = a->pm_md.pm_iap.pm_iap_rsp;
2250         }
2251
2252         if (caps & PMC_CAP_THRESHOLD)
2253                 evsel |= (a->pm_md.pm_iap.pm_iap_config & IAP_F_CMASK);
2254         if (caps & PMC_CAP_USER)
2255                 evsel |= IAP_USR;
2256         if (caps & PMC_CAP_SYSTEM)
2257                 evsel |= IAP_OS;
2258         if ((caps & (PMC_CAP_USER | PMC_CAP_SYSTEM)) == 0)
2259                 evsel |= (IAP_OS | IAP_USR);
2260         if (caps & PMC_CAP_EDGE)
2261                 evsel |= IAP_EDGE;
2262         if (caps & PMC_CAP_INVERT)
2263                 evsel |= IAP_INV;
2264         if (caps & PMC_CAP_INTERRUPT)
2265                 evsel |= IAP_INT;
2266
2267         pm->pm_md.pm_iap.pm_iap_evsel = evsel;
2268
2269         return (0);
2270 }
2271
2272 static int
2273 iap_config_pmc(int cpu, int ri, struct pmc *pm)
2274 {
2275         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
2276             ("[core,%d] illegal CPU %d", __LINE__, cpu));
2277
2278         KASSERT(ri >= 0 && ri < core_iap_npmc,
2279             ("[core,%d] illegal row-index %d", __LINE__, ri));
2280
2281         PMCDBG3(MDP,CFG,1, "iap-config cpu=%d ri=%d pm=%p", cpu, ri, pm);
2282
2283         KASSERT(core_pcpu[cpu] != NULL, ("[core,%d] null per-cpu %d", __LINE__,
2284             cpu));
2285
2286         core_pcpu[cpu]->pc_corepmcs[ri].phw_pmc = pm;
2287
2288         return (0);
2289 }
2290
2291 static int
2292 iap_describe(int cpu, int ri, struct pmc_info *pi, struct pmc **ppmc)
2293 {
2294         int error;
2295         struct pmc_hw *phw;
2296         char iap_name[PMC_NAME_MAX];
2297
2298         phw = &core_pcpu[cpu]->pc_corepmcs[ri];
2299
2300         (void) snprintf(iap_name, sizeof(iap_name), "IAP-%d", ri);
2301         if ((error = copystr(iap_name, pi->pm_name, PMC_NAME_MAX,
2302             NULL)) != 0)
2303                 return (error);
2304
2305         pi->pm_class = PMC_CLASS_IAP;
2306
2307         if (phw->phw_state & PMC_PHW_FLAG_IS_ENABLED) {
2308                 pi->pm_enabled = TRUE;
2309                 *ppmc          = phw->phw_pmc;
2310         } else {
2311                 pi->pm_enabled = FALSE;
2312                 *ppmc          = NULL;
2313         }
2314
2315         return (0);
2316 }
2317
2318 static int
2319 iap_get_config(int cpu, int ri, struct pmc **ppm)
2320 {
2321         *ppm = core_pcpu[cpu]->pc_corepmcs[ri].phw_pmc;
2322
2323         return (0);
2324 }
2325
2326 static int
2327 iap_get_msr(int ri, uint32_t *msr)
2328 {
2329         KASSERT(ri >= 0 && ri < core_iap_npmc,
2330             ("[iap,%d] ri %d out of range", __LINE__, ri));
2331
2332         *msr = ri;
2333
2334         return (0);
2335 }
2336
2337 static int
2338 iap_read_pmc(int cpu, int ri, pmc_value_t *v)
2339 {
2340         struct pmc *pm;
2341         pmc_value_t tmp;
2342
2343         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
2344             ("[core,%d] illegal cpu value %d", __LINE__, cpu));
2345         KASSERT(ri >= 0 && ri < core_iap_npmc,
2346             ("[core,%d] illegal row-index %d", __LINE__, ri));
2347
2348         pm = core_pcpu[cpu]->pc_corepmcs[ri].phw_pmc;
2349
2350         KASSERT(pm,
2351             ("[core,%d] cpu %d ri %d pmc not configured", __LINE__, cpu,
2352                 ri));
2353
2354         tmp = rdpmc(ri);
2355         if (PMC_IS_SAMPLING_MODE(PMC_TO_MODE(pm)))
2356                 *v = iap_perfctr_value_to_reload_count(tmp);
2357         else
2358                 *v = tmp & ((1ULL << core_iap_width) - 1);
2359
2360         PMCDBG4(MDP,REA,1, "iap-read cpu=%d ri=%d msr=0x%x -> v=%jx", cpu, ri,
2361             ri, *v);
2362
2363         return (0);
2364 }
2365
2366 static int
2367 iap_release_pmc(int cpu, int ri, struct pmc *pm)
2368 {
2369         (void) pm;
2370
2371         PMCDBG3(MDP,REL,1, "iap-release cpu=%d ri=%d pm=%p", cpu, ri,
2372             pm);
2373
2374         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
2375             ("[core,%d] illegal CPU value %d", __LINE__, cpu));
2376         KASSERT(ri >= 0 && ri < core_iap_npmc,
2377             ("[core,%d] illegal row-index %d", __LINE__, ri));
2378
2379         KASSERT(core_pcpu[cpu]->pc_corepmcs[ri].phw_pmc
2380             == NULL, ("[core,%d] PHW pmc non-NULL", __LINE__));
2381
2382         return (0);
2383 }
2384
2385 static int
2386 iap_start_pmc(int cpu, int ri)
2387 {
2388         struct pmc *pm;
2389         uint32_t evsel;
2390         struct core_cpu *cc;
2391
2392         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
2393             ("[core,%d] illegal CPU value %d", __LINE__, cpu));
2394         KASSERT(ri >= 0 && ri < core_iap_npmc,
2395             ("[core,%d] illegal row-index %d", __LINE__, ri));
2396
2397         cc = core_pcpu[cpu];
2398         pm = cc->pc_corepmcs[ri].phw_pmc;
2399
2400         KASSERT(pm,
2401             ("[core,%d] starting cpu%d,ri%d with no pmc configured",
2402                 __LINE__, cpu, ri));
2403
2404         PMCDBG2(MDP,STA,1, "iap-start cpu=%d ri=%d", cpu, ri);
2405
2406         evsel = pm->pm_md.pm_iap.pm_iap_evsel;
2407
2408         PMCDBG4(MDP,STA,2, "iap-start/2 cpu=%d ri=%d evselmsr=0x%x evsel=0x%x",
2409             cpu, ri, IAP_EVSEL0 + ri, evsel);
2410
2411         /* Event specific configuration. */
2412         switch (pm->pm_event) {
2413         case PMC_EV_IAP_EVENT_B7H_01H:
2414                 wrmsr(IA_OFFCORE_RSP0, pm->pm_md.pm_iap.pm_iap_rsp);
2415                 break;
2416         case PMC_EV_IAP_EVENT_BBH_01H:
2417                 wrmsr(IA_OFFCORE_RSP1, pm->pm_md.pm_iap.pm_iap_rsp);
2418                 break;
2419         default:
2420                 break;
2421         }
2422
2423         wrmsr(IAP_EVSEL0 + ri, evsel | IAP_EN);
2424
2425         if (core_cputype == PMC_CPU_INTEL_CORE)
2426                 return (0);
2427
2428         do {
2429                 cc->pc_resync = 0;
2430                 cc->pc_globalctrl |= (1ULL << ri);
2431                 wrmsr(IA_GLOBAL_CTRL, cc->pc_globalctrl);
2432         } while (cc->pc_resync != 0);
2433
2434         return (0);
2435 }
2436
2437 static int
2438 iap_stop_pmc(int cpu, int ri)
2439 {
2440         struct pmc *pm;
2441         struct core_cpu *cc;
2442         uint64_t msr;
2443
2444         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
2445             ("[core,%d] illegal cpu value %d", __LINE__, cpu));
2446         KASSERT(ri >= 0 && ri < core_iap_npmc,
2447             ("[core,%d] illegal row index %d", __LINE__, ri));
2448
2449         cc = core_pcpu[cpu];
2450         pm = cc->pc_corepmcs[ri].phw_pmc;
2451
2452         KASSERT(pm,
2453             ("[core,%d] cpu%d ri%d no configured PMC to stop", __LINE__,
2454                 cpu, ri));
2455
2456         PMCDBG2(MDP,STO,1, "iap-stop cpu=%d ri=%d", cpu, ri);
2457
2458         msr = rdmsr(IAP_EVSEL0 + ri) & ~IAP_EVSEL_MASK;
2459         wrmsr(IAP_EVSEL0 + ri, msr);    /* stop hw */
2460
2461         if (core_cputype == PMC_CPU_INTEL_CORE)
2462                 return (0);
2463
2464         msr = 0;
2465         do {
2466                 cc->pc_resync = 0;
2467                 cc->pc_globalctrl &= ~(1ULL << ri);
2468                 msr = rdmsr(IA_GLOBAL_CTRL) & ~IA_GLOBAL_CTRL_MASK;
2469                 wrmsr(IA_GLOBAL_CTRL, cc->pc_globalctrl);
2470         } while (cc->pc_resync != 0);
2471
2472         return (0);
2473 }
2474
2475 static int
2476 iap_write_pmc(int cpu, int ri, pmc_value_t v)
2477 {
2478         struct pmc *pm;
2479         struct core_cpu *cc;
2480
2481         KASSERT(cpu >= 0 && cpu < pmc_cpu_max(),
2482             ("[core,%d] illegal cpu value %d", __LINE__, cpu));
2483         KASSERT(ri >= 0 && ri < core_iap_npmc,
2484             ("[core,%d] illegal row index %d", __LINE__, ri));
2485
2486         cc = core_pcpu[cpu];
2487         pm = cc->pc_corepmcs[ri].phw_pmc;
2488
2489         KASSERT(pm,
2490             ("[core,%d] cpu%d ri%d no configured PMC to stop", __LINE__,
2491                 cpu, ri));
2492
2493         PMCDBG4(MDP,WRI,1, "iap-write cpu=%d ri=%d msr=0x%x v=%jx", cpu, ri,
2494             IAP_PMC0 + ri, v);
2495
2496         if (PMC_IS_SAMPLING_MODE(PMC_TO_MODE(pm)))
2497                 v = iap_reload_count_to_perfctr_value(v);
2498
2499         /*
2500          * Write the new value to the counter.  The counter will be in
2501          * a stopped state when the pcd_write() entry point is called.
2502          */
2503
2504         wrmsr(IAP_PMC0 + ri, v & ((1ULL << core_iap_width) - 1));
2505
2506         return (0);
2507 }
2508
2509
2510 static void
2511 iap_initialize(struct pmc_mdep *md, int maxcpu, int npmc, int pmcwidth,
2512     int flags)
2513 {
2514         struct pmc_classdep *pcd;
2515
2516         KASSERT(md != NULL, ("[iap,%d] md is NULL", __LINE__));
2517
2518         PMCDBG0(MDP,INI,1, "iap-initialize");
2519
2520         /* Remember the set of architectural events supported. */
2521         core_architectural_events = ~flags;
2522
2523         pcd = &md->pmd_classdep[PMC_MDEP_CLASS_INDEX_IAP];
2524
2525         pcd->pcd_caps   = IAP_PMC_CAPS;
2526         pcd->pcd_class  = PMC_CLASS_IAP;
2527         pcd->pcd_num    = npmc;
2528         pcd->pcd_ri     = md->pmd_npmc;
2529         pcd->pcd_width  = pmcwidth;
2530
2531         pcd->pcd_allocate_pmc   = iap_allocate_pmc;
2532         pcd->pcd_config_pmc     = iap_config_pmc;
2533         pcd->pcd_describe       = iap_describe;
2534         pcd->pcd_get_config     = iap_get_config;
2535         pcd->pcd_get_msr        = iap_get_msr;
2536         pcd->pcd_pcpu_fini      = core_pcpu_fini;
2537         pcd->pcd_pcpu_init      = core_pcpu_init;
2538         pcd->pcd_read_pmc       = iap_read_pmc;
2539         pcd->pcd_release_pmc    = iap_release_pmc;
2540         pcd->pcd_start_pmc      = iap_start_pmc;
2541         pcd->pcd_stop_pmc       = iap_stop_pmc;
2542         pcd->pcd_write_pmc      = iap_write_pmc;
2543
2544         md->pmd_npmc           += npmc;
2545 }
2546
2547 static int
2548 core_intr(int cpu, struct trapframe *tf)
2549 {
2550         pmc_value_t v;
2551         struct pmc *pm;
2552         struct core_cpu *cc;
2553         int error, found_interrupt, ri;
2554         uint64_t msr;
2555
2556         PMCDBG3(MDP,INT, 1, "cpu=%d tf=0x%p um=%d", cpu, (void *) tf,
2557             TRAPF_USERMODE(tf));
2558
2559         found_interrupt = 0;
2560         cc = core_pcpu[cpu];
2561
2562         for (ri = 0; ri < core_iap_npmc; ri++) {
2563
2564                 if ((pm = cc->pc_corepmcs[ri].phw_pmc) == NULL ||
2565                     !PMC_IS_SAMPLING_MODE(PMC_TO_MODE(pm)))
2566                         continue;
2567
2568                 if (!iap_pmc_has_overflowed(ri))
2569                         continue;
2570
2571                 found_interrupt = 1;
2572
2573                 if (pm->pm_state != PMC_STATE_RUNNING)
2574                         continue;
2575
2576                 error = pmc_process_interrupt(cpu, PMC_HR, pm, tf,
2577                     TRAPF_USERMODE(tf));
2578
2579                 v = pm->pm_sc.pm_reloadcount;
2580                 v = iap_reload_count_to_perfctr_value(v);
2581
2582                 /*
2583                  * Stop the counter, reload it but only restart it if
2584                  * the PMC is not stalled.
2585                  */
2586                 msr = rdmsr(IAP_EVSEL0 + ri) & ~IAP_EVSEL_MASK;
2587                 wrmsr(IAP_EVSEL0 + ri, msr);
2588                 wrmsr(IAP_PMC0 + ri, v);
2589
2590                 if (error)
2591                         continue;
2592
2593                 wrmsr(IAP_EVSEL0 + ri, msr | (pm->pm_md.pm_iap.pm_iap_evsel |
2594                                               IAP_EN));
2595         }
2596
2597         if (found_interrupt)
2598                 lapic_reenable_pmc();
2599
2600         atomic_add_int(found_interrupt ? &pmc_stats.pm_intr_processed :
2601             &pmc_stats.pm_intr_ignored, 1);
2602
2603         return (found_interrupt);
2604 }
2605
2606 static int
2607 core2_intr(int cpu, struct trapframe *tf)
2608 {
2609         int error, found_interrupt, n;
2610         uint64_t flag, intrstatus, intrenable, msr;
2611         struct pmc *pm;
2612         struct core_cpu *cc;
2613         pmc_value_t v;
2614
2615         PMCDBG3(MDP,INT, 1, "cpu=%d tf=0x%p um=%d", cpu, (void *) tf,
2616             TRAPF_USERMODE(tf));
2617
2618         /*
2619          * The IA_GLOBAL_STATUS (MSR 0x38E) register indicates which
2620          * PMCs have a pending PMI interrupt.  We take a 'snapshot' of
2621          * the current set of interrupting PMCs and process these
2622          * after stopping them.
2623          */
2624         intrstatus = rdmsr(IA_GLOBAL_STATUS);
2625         intrenable = intrstatus & core_pmcmask;
2626
2627         PMCDBG2(MDP,INT, 1, "cpu=%d intrstatus=%jx", cpu,
2628             (uintmax_t) intrstatus);
2629
2630         found_interrupt = 0;
2631         cc = core_pcpu[cpu];
2632
2633         KASSERT(cc != NULL, ("[core,%d] null pcpu", __LINE__));
2634
2635         cc->pc_globalctrl &= ~intrenable;
2636         cc->pc_resync = 1;      /* MSRs now potentially out of sync. */
2637
2638         /*
2639          * Stop PMCs and clear overflow status bits.
2640          */
2641         msr = rdmsr(IA_GLOBAL_CTRL) & ~IA_GLOBAL_CTRL_MASK;
2642         wrmsr(IA_GLOBAL_CTRL, msr);
2643         wrmsr(IA_GLOBAL_OVF_CTRL, intrenable |
2644             IA_GLOBAL_STATUS_FLAG_OVFBUF |
2645             IA_GLOBAL_STATUS_FLAG_CONDCHG);
2646
2647         /*
2648          * Look for interrupts from fixed function PMCs.
2649          */
2650         for (n = 0, flag = (1ULL << IAF_OFFSET); n < core_iaf_npmc;
2651              n++, flag <<= 1) {
2652
2653                 if ((intrstatus & flag) == 0)
2654                         continue;
2655
2656                 found_interrupt = 1;
2657
2658                 pm = cc->pc_corepmcs[n + core_iaf_ri].phw_pmc;
2659                 if (pm == NULL || pm->pm_state != PMC_STATE_RUNNING ||
2660                     !PMC_IS_SAMPLING_MODE(PMC_TO_MODE(pm)))
2661                         continue;
2662
2663                 error = pmc_process_interrupt(cpu, PMC_HR, pm, tf,
2664                     TRAPF_USERMODE(tf));
2665                 if (error)
2666                         intrenable &= ~flag;
2667
2668                 v = iaf_reload_count_to_perfctr_value(pm->pm_sc.pm_reloadcount);
2669
2670                 /* Reload sampling count. */
2671                 wrmsr(IAF_CTR0 + n, v);
2672
2673                 PMCDBG4(MDP,INT, 1, "iaf-intr cpu=%d error=%d v=%jx(%jx)", cpu,
2674                     error, (uintmax_t) v, (uintmax_t) rdpmc(IAF_RI_TO_MSR(n)));
2675         }
2676
2677         /*
2678          * Process interrupts from the programmable counters.
2679          */
2680         for (n = 0, flag = 1; n < core_iap_npmc; n++, flag <<= 1) {
2681                 if ((intrstatus & flag) == 0)
2682                         continue;
2683
2684                 found_interrupt = 1;
2685
2686                 pm = cc->pc_corepmcs[n].phw_pmc;
2687                 if (pm == NULL || pm->pm_state != PMC_STATE_RUNNING ||
2688                     !PMC_IS_SAMPLING_MODE(PMC_TO_MODE(pm)))
2689                         continue;
2690
2691                 error = pmc_process_interrupt(cpu, PMC_HR, pm, tf,
2692                     TRAPF_USERMODE(tf));
2693                 if (error)
2694                         intrenable &= ~flag;
2695
2696                 v = iap_reload_count_to_perfctr_value(pm->pm_sc.pm_reloadcount);
2697
2698                 PMCDBG3(MDP,INT, 1, "iap-intr cpu=%d error=%d v=%jx", cpu, error,
2699                     (uintmax_t) v);
2700
2701                 /* Reload sampling count. */
2702                 wrmsr(IAP_PMC0 + n, v);
2703         }
2704
2705         /*
2706          * Reenable all non-stalled PMCs.
2707          */
2708         PMCDBG2(MDP,INT, 1, "cpu=%d intrenable=%jx", cpu,
2709             (uintmax_t) intrenable);
2710
2711         cc->pc_globalctrl |= intrenable;
2712
2713         wrmsr(IA_GLOBAL_CTRL, cc->pc_globalctrl & IA_GLOBAL_CTRL_MASK);
2714
2715         PMCDBG5(MDP,INT, 1, "cpu=%d fixedctrl=%jx globalctrl=%jx status=%jx "
2716             "ovf=%jx", cpu, (uintmax_t) rdmsr(IAF_CTRL),
2717             (uintmax_t) rdmsr(IA_GLOBAL_CTRL),
2718             (uintmax_t) rdmsr(IA_GLOBAL_STATUS),
2719             (uintmax_t) rdmsr(IA_GLOBAL_OVF_CTRL));
2720
2721         if (found_interrupt)
2722                 lapic_reenable_pmc();
2723
2724         atomic_add_int(found_interrupt ? &pmc_stats.pm_intr_processed :
2725             &pmc_stats.pm_intr_ignored, 1);
2726
2727         return (found_interrupt);
2728 }
2729
2730 int
2731 pmc_core_initialize(struct pmc_mdep *md, int maxcpu, int version_override)
2732 {
2733         int cpuid[CORE_CPUID_REQUEST_SIZE];
2734         int ipa_version, flags, nflags;
2735
2736         do_cpuid(CORE_CPUID_REQUEST, cpuid);
2737
2738         ipa_version = (version_override > 0) ? version_override :
2739             cpuid[CORE_CPUID_EAX] & 0xFF;
2740         core_cputype = md->pmd_cputype;
2741
2742         PMCDBG3(MDP,INI,1,"core-init cputype=%d ncpu=%d ipa-version=%d",
2743             core_cputype, maxcpu, ipa_version);
2744
2745         if (ipa_version < 1 || ipa_version > 3 ||
2746             (core_cputype != PMC_CPU_INTEL_CORE && ipa_version == 1)) {
2747                 /* Unknown PMC architecture. */
2748                 printf("hwpc_core: unknown PMC architecture: %d\n",
2749                     ipa_version);
2750                 return (EPROGMISMATCH);
2751         }
2752
2753         core_pmcmask = 0;
2754
2755         /*
2756          * Initialize programmable counters.
2757          */
2758         core_iap_npmc = (cpuid[CORE_CPUID_EAX] >> 8) & 0xFF;
2759         core_iap_width = (cpuid[CORE_CPUID_EAX] >> 16) & 0xFF;
2760
2761         core_pmcmask |= ((1ULL << core_iap_npmc) - 1);
2762
2763         nflags = (cpuid[CORE_CPUID_EAX] >> 24) & 0xFF;
2764         flags = cpuid[CORE_CPUID_EBX] & ((1 << nflags) - 1);
2765
2766         iap_initialize(md, maxcpu, core_iap_npmc, core_iap_width, flags);
2767
2768         /*
2769          * Initialize fixed function counters, if present.
2770          */
2771         if (core_cputype != PMC_CPU_INTEL_CORE) {
2772                 core_iaf_ri = core_iap_npmc;
2773                 core_iaf_npmc = cpuid[CORE_CPUID_EDX] & 0x1F;
2774                 core_iaf_width = (cpuid[CORE_CPUID_EDX] >> 5) & 0xFF;
2775
2776                 iaf_initialize(md, maxcpu, core_iaf_npmc, core_iaf_width);
2777                 core_pmcmask |= ((1ULL << core_iaf_npmc) - 1) << IAF_OFFSET;
2778         }
2779
2780         PMCDBG2(MDP,INI,1,"core-init pmcmask=0x%jx iafri=%d", core_pmcmask,
2781             core_iaf_ri);
2782
2783         core_pcpu = malloc(sizeof(struct core_cpu **) * maxcpu, M_PMC,
2784             M_ZERO | M_WAITOK);
2785
2786         /*
2787          * Choose the appropriate interrupt handler.
2788          */
2789         if (ipa_version == 1)
2790                 md->pmd_intr = core_intr;
2791         else
2792                 md->pmd_intr = core2_intr;
2793
2794         md->pmd_pcpu_fini = NULL;
2795         md->pmd_pcpu_init = NULL;
2796
2797         return (0);
2798 }
2799
2800 void
2801 pmc_core_finalize(struct pmc_mdep *md)
2802 {
2803         PMCDBG0(MDP,INI,1, "core-finalize");
2804
2805         free(core_pcpu, M_PMC);
2806         core_pcpu = NULL;
2807 }