sys/dev/ixgbe/ixgbe_osdep.c

   1 /******************************************************************************
   2
   3   Copyright (c) 2001-2017, Intel Corporation
   4   All rights reserved.
   5
   6   Redistribution and use in source and binary forms, with or without
   7   modification, are permitted provided that the following conditions are met:
   8
   9    1. Redistributions of source code must retain the above copyright notice,
  10       this list of conditions and the following disclaimer.
  11
  12    2. Redistributions in binary form must reproduce the above copyright
  13       notice, this list of conditions and the following disclaimer in the
  14       documentation and/or other materials provided with the distribution.
  15
  16    3. Neither the name of the Intel Corporation nor the names of its
  17       contributors may be used to endorse or promote products derived from
  18       this software without specific prior written permission.
  19
  20   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21   AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22   IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23   ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  24   LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25   CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26   SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27   INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28   CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29   ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  30   POSSIBILITY OF SUCH DAMAGE.
  31
  32 ******************************************************************************/
  33 /*$FreeBSD$*/
  34
  35 #include "ixgbe.h"
  36
  37 inline u16
  38 ixgbe_read_pci_cfg(struct ixgbe_hw *hw, u32 reg)
  39 {
  40         return pci_read_config(((struct adapter *)hw->back)->dev, reg, 2);
  41 }
  42
  43 inline void
  44 ixgbe_write_pci_cfg(struct ixgbe_hw *hw, u32 reg, u16 value)
  45 {
  46         pci_write_config(((struct adapter *)hw->back)->dev, reg, value, 2);
  47 }
  48
  49 inline u32
  50 ixgbe_read_reg(struct ixgbe_hw *hw, u32 reg)
  51 {
  52         struct adapter *adapter = (struct adapter *)hw->back;
  53         u32 retval;
  54         u8 i;
  55
  56         retval = bus_space_read_4(adapter->osdep.mem_bus_space_tag,
  57             adapter->osdep.mem_bus_space_handle, reg);
  58
  59         /* Normal... */
  60         if ((retval != 0xDEADBEEF) ||
  61             !(hw->phy.nw_mng_if_sel & IXGBE_NW_MNG_IF_SEL_SGMII_ENABLE))
  62                 return retval;
  63
  64         /* Unusual... */
  65
  66         /*
  67          * 10/100 Mb mode has a quirk where it's possible the previous
  68          * write to the Phy hasn't completed.  So we keep trying.
  69          */
  70         for (i = 100; retval; i--) {
  71                 if (!i) {
  72                         device_printf(adapter->dev, "Register (0x%08X) writes did not complete: 0x%08X\n",
  73                             reg, retval);
  74                         break;
  75                 }
  76                 retval = bus_space_read_4(adapter->osdep.mem_bus_space_tag,
  77                     adapter->osdep.mem_bus_space_handle, IXGBE_MAC_SGMII_BUSY);
  78         }
  79
  80         for (i = 10; retval == 0xDEADBEEF; i--) {
  81                 if (!i) {
  82                         device_printf(adapter->dev,
  83                             "Failed to read register 0x%08X.\n", reg);
  84                         break;
  85                 }
  86                 retval = bus_space_read_4(adapter->osdep.mem_bus_space_tag,
  87                     adapter->osdep.mem_bus_space_handle, reg);
  88         }
  89
  90         return retval;
  91 }
  92
  93 inline void
  94 ixgbe_write_reg(struct ixgbe_hw *hw, u32 reg, u32 val)
  95 {
  96         bus_space_write_4(((struct adapter *)hw->back)->osdep.mem_bus_space_tag,
  97             ((struct adapter *)hw->back)->osdep.mem_bus_space_handle,
  98             reg, val);
  99 }
 100
 101 inline u32
 102 ixgbe_read_reg_array(struct ixgbe_hw *hw, u32 reg, u32 offset)
 103 {
 104         return bus_space_read_4(((struct adapter *)hw->back)->osdep.mem_bus_space_tag,
 105             ((struct adapter *)hw->back)->osdep.mem_bus_space_handle,
 106             reg + (offset << 2));
 107 }
 108
 109 inline void
 110 ixgbe_write_reg_array(struct ixgbe_hw *hw, u32 reg, u32 offset, u32 val)
 111 {
 112         bus_space_write_4(((struct adapter *)hw->back)->osdep.mem_bus_space_tag,
 113             ((struct adapter *)hw->back)->osdep.mem_bus_space_handle,
 114             reg + (offset << 2), val);
 115 }