sys/dev/tl/if_tl.c

   1 /*-
   2  * Copyright (c) 1997, 1998
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  */
  32
  33 #include <sys/cdefs.h>
  34 __FBSDID("$FreeBSD$");
  35
  36 /*
  37  * Texas Instruments ThunderLAN driver for FreeBSD 2.2.6 and 3.x.
  38  * Supports many Compaq PCI NICs based on the ThunderLAN ethernet controller,
  39  * the National Semiconductor DP83840A physical interface and the
  40  * Microchip Technology 24Cxx series serial EEPROM.
  41  *
  42  * Written using the following four documents:
  43  *
  44  * Texas Instruments ThunderLAN Programmer's Guide (www.ti.com)
  45  * National Semiconductor DP83840A data sheet (www.national.com)
  46  * Microchip Technology 24C02C data sheet (www.microchip.com)
  47  * Micro Linear ML6692 100BaseTX only PHY data sheet (www.microlinear.com)
  48  *
  49  * Written by Bill Paul <wpaul@ctr.columbia.edu>
  50  * Electrical Engineering Department
  51  * Columbia University, New York City
  52  */
  53 /*
  54  * Some notes about the ThunderLAN:
  55  *
  56  * The ThunderLAN controller is a single chip containing PCI controller
  57  * logic, approximately 3K of on-board SRAM, a LAN controller, and media
  58  * independent interface (MII) bus. The MII allows the ThunderLAN chip to
  59  * control up to 32 different physical interfaces (PHYs). The ThunderLAN
  60  * also has a built-in 10baseT PHY, allowing a single ThunderLAN controller
  61  * to act as a complete ethernet interface.
  62  *
  63  * Other PHYs may be attached to the ThunderLAN; the Compaq 10/100 cards
  64  * use a National Semiconductor DP83840A PHY that supports 10 or 100Mb/sec
  65  * in full or half duplex. Some of the Compaq Deskpro machines use a
  66  * Level 1 LXT970 PHY with the same capabilities. Certain Olicom adapters
  67  * use a Micro Linear ML6692 100BaseTX only PHY, which can be used in
  68  * concert with the ThunderLAN's internal PHY to provide full 10/100
  69  * support. This is cheaper than using a standalone external PHY for both
  70  * 10/100 modes and letting the ThunderLAN's internal PHY go to waste.
  71  * A serial EEPROM is also attached to the ThunderLAN chip to provide
  72  * power-up default register settings and for storing the adapter's
  73  * station address. Although not supported by this driver, the ThunderLAN
  74  * chip can also be connected to token ring PHYs.
  75  *
  76  * The ThunderLAN has a set of registers which can be used to issue
  77  * commands, acknowledge interrupts, and to manipulate other internal
  78  * registers on its DIO bus. The primary registers can be accessed
  79  * using either programmed I/O (inb/outb) or via PCI memory mapping,
  80  * depending on how the card is configured during the PCI probing
  81  * phase. It is even possible to have both PIO and memory mapped
  82  * access turned on at the same time.
  83  *
  84  * Frame reception and transmission with the ThunderLAN chip is done
  85  * using frame 'lists.' A list structure looks more or less like this:
  86  *
  87  * struct tl_frag {
  88  *      u_int32_t               fragment_address;
  89  *      u_int32_t               fragment_size;
  90  * };
  91  * struct tl_list {
  92  *      u_int32_t               forward_pointer;
  93  *      u_int16_t               cstat;
  94  *      u_int16_t               frame_size;
  95  *      struct tl_frag          fragments[10];
  96  * };
  97  *
  98  * The forward pointer in the list header can be either a 0 or the address
  99  * of another list, which allows several lists to be linked together. Each
 100  * list contains up to 10 fragment descriptors. This means the chip allows
 101  * ethernet frames to be broken up into up to 10 chunks for transfer to
 102  * and from the SRAM. Note that the forward pointer and fragment buffer
 103  * addresses are physical memory addresses, not virtual. Note also that
 104  * a single ethernet frame can not span lists: if the host wants to
 105  * transmit a frame and the frame data is split up over more than 10
 106  * buffers, the frame has to collapsed before it can be transmitted.
 107  *
 108  * To receive frames, the driver sets up a number of lists and populates
 109  * the fragment descriptors, then it sends an RX GO command to the chip.
 110  * When a frame is received, the chip will DMA it into the memory regions
 111  * specified by the fragment descriptors and then trigger an RX 'end of
 112  * frame interrupt' when done. The driver may choose to use only one
 113  * fragment per list; this may result is slighltly less efficient use
 114  * of memory in exchange for improving performance.
 115  *
 116  * To transmit frames, the driver again sets up lists and fragment
 117  * descriptors, only this time the buffers contain frame data that
 118  * is to be DMA'ed into the chip instead of out of it. Once the chip
 119  * has transfered the data into its on-board SRAM, it will trigger a
 120  * TX 'end of frame' interrupt. It will also generate an 'end of channel'
 121  * interrupt when it reaches the end of the list.
 122  */
 123 /*
 124  * Some notes about this driver:
 125  *
 126  * The ThunderLAN chip provides a couple of different ways to organize
 127  * reception, transmission and interrupt handling. The simplest approach
 128  * is to use one list each for transmission and reception. In this mode,
 129  * the ThunderLAN will generate two interrupts for every received frame
 130  * (one RX EOF and one RX EOC) and two for each transmitted frame (one
 131  * TX EOF and one TX EOC). This may make the driver simpler but it hurts
 132  * performance to have to handle so many interrupts.
 133  *
 134  * Initially I wanted to create a circular list of receive buffers so
 135  * that the ThunderLAN chip would think there was an infinitely long
 136  * receive channel and never deliver an RXEOC interrupt. However this
 137  * doesn't work correctly under heavy load: while the manual says the
 138  * chip will trigger an RXEOF interrupt each time a frame is copied into
 139  * memory, you can't count on the chip waiting around for you to acknowledge
 140  * the interrupt before it starts trying to DMA the next frame. The result
 141  * is that the chip might traverse the entire circular list and then wrap
 142  * around before you have a chance to do anything about it. Consequently,
 143  * the receive list is terminated (with a 0 in the forward pointer in the
 144  * last element). Each time an RXEOF interrupt arrives, the used list
 145  * is shifted to the end of the list. This gives the appearance of an
 146  * infinitely large RX chain so long as the driver doesn't fall behind
 147  * the chip and allow all of the lists to be filled up.
 148  *
 149  * If all the lists are filled, the adapter will deliver an RX 'end of
 150  * channel' interrupt when it hits the 0 forward pointer at the end of
 151  * the chain. The RXEOC handler then cleans out the RX chain and resets
 152  * the list head pointer in the ch_parm register and restarts the receiver.
 153  *
 154  * For frame transmission, it is possible to program the ThunderLAN's
 155  * transmit interrupt threshold so that the chip can acknowledge multiple
 156  * lists with only a single TX EOF interrupt. This allows the driver to
 157  * queue several frames in one shot, and only have to handle a total
 158  * two interrupts (one TX EOF and one TX EOC) no matter how many frames
 159  * are transmitted. Frame transmission is done directly out of the
 160  * mbufs passed to the tl_start() routine via the interface send queue.
 161  * The driver simply sets up the fragment descriptors in the transmit
 162  * lists to point to the mbuf data regions and sends a TX GO command.
 163  *
 164  * Note that since the RX and TX lists themselves are always used
 165  * only by the driver, the are malloc()ed once at driver initialization
 166  * time and never free()ed.
 167  *
 168  * Also, in order to remain as platform independent as possible, this
 169  * driver uses memory mapped register access to manipulate the card
 170  * as opposed to programmed I/O. This avoids the use of the inb/outb
 171  * (and related) instructions which are specific to the i386 platform.
 172  *
 173  * Using these techniques, this driver achieves very high performance
 174  * by minimizing the amount of interrupts generated during large
 175  * transfers and by completely avoiding buffer copies. Frame transfer
 176  * to and from the ThunderLAN chip is performed entirely by the chip
 177  * itself thereby reducing the load on the host CPU.
 178  */
 179
 180 #include <sys/param.h>
 181 #include <sys/systm.h>
 182 #include <sys/sockio.h>
 183 #include <sys/mbuf.h>
 184 #include <sys/malloc.h>
 185 #include <sys/kernel.h>
 186 #include <sys/module.h>
 187 #include <sys/socket.h>
 188
 189 #include <net/if.h>
 190 #include <net/if_arp.h>
 191 #include <net/ethernet.h>
 192 #include <net/if_dl.h>
 193 #include <net/if_media.h>
 194 #include <net/if_types.h>
 195
 196 #include <net/bpf.h>
 197
 198 #include <vm/vm.h>              /* for vtophys */
 199 #include <vm/pmap.h>            /* for vtophys */
 200 #include <machine/bus.h>
 201 #include <machine/resource.h>
 202 #include <sys/bus.h>
 203 #include <sys/rman.h>
 204
 205 #include <dev/mii/mii.h>
 206 #include <dev/mii/mii_bitbang.h>
 207 #include <dev/mii/miivar.h>
 208
 209 #include <dev/pci/pcireg.h>
 210 #include <dev/pci/pcivar.h>
 211
 212 /*
 213  * Default to using PIO register access mode to pacify certain
 214  * laptop docking stations with built-in ThunderLAN chips that
 215  * don't seem to handle memory mapped mode properly.
 216  */
 217 #define TL_USEIOSPACE
 218
 219 #include <dev/tl/if_tlreg.h>
 220
 221 MODULE_DEPEND(tl, pci, 1, 1, 1);
 222 MODULE_DEPEND(tl, ether, 1, 1, 1);
 223 MODULE_DEPEND(tl, miibus, 1, 1, 1);
 224
 225 /* "device miibus" required.  See GENERIC if you get errors here. */
 226 #include "miibus_if.h"
 227
 228 /*
 229  * Various supported device vendors/types and their names.
 230  */
 231
 232 static const struct tl_type tl_devs[] = {
 233         { TI_VENDORID,  TI_DEVICEID_THUNDERLAN,
 234                 "Texas Instruments ThunderLAN" },
 235         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10,
 236                 "Compaq Netelligent 10" },
 237         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100,
 238                 "Compaq Netelligent 10/100" },
 239         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_PROLIANT,
 240                 "Compaq Netelligent 10/100 Proliant" },
 241         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_DUAL,
 242                 "Compaq Netelligent 10/100 Dual Port" },
 243         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETFLEX_3P_INTEGRATED,
 244                 "Compaq NetFlex-3/P Integrated" },
 245         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETFLEX_3P,
 246                 "Compaq NetFlex-3/P" },
 247         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETFLEX_3P_BNC,
 248                 "Compaq NetFlex 3/P w/ BNC" },
 249         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_EMBEDDED,
 250                 "Compaq Netelligent 10/100 TX Embedded UTP" },
 251         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_T2_UTP_COAX,
 252                 "Compaq Netelligent 10 T/2 PCI UTP/Coax" },
 253         { COMPAQ_VENDORID, COMPAQ_DEVICEID_NETEL_10_100_TX_UTP,
 254                 "Compaq Netelligent 10/100 TX UTP" },
 255         { OLICOM_VENDORID, OLICOM_DEVICEID_OC2183,
 256                 "Olicom OC-2183/2185" },
 257         { OLICOM_VENDORID, OLICOM_DEVICEID_OC2325,
 258                 "Olicom OC-2325" },
 259         { OLICOM_VENDORID, OLICOM_DEVICEID_OC2326,
 260                 "Olicom OC-2326 10/100 TX UTP" },
 261         { 0, 0, NULL }
 262 };
 263
 264 static int tl_probe(device_t);
 265 static int tl_attach(device_t);
 266 static int tl_detach(device_t);
 267 static int tl_intvec_rxeoc(void *, u_int32_t);
 268 static int tl_intvec_txeoc(void *, u_int32_t);
 269 static int tl_intvec_txeof(void *, u_int32_t);
 270 static int tl_intvec_rxeof(void *, u_int32_t);
 271 static int tl_intvec_adchk(void *, u_int32_t);
 272 static int tl_intvec_netsts(void *, u_int32_t);
 273
 274 static int tl_newbuf(struct tl_softc *, struct tl_chain_onefrag *);
 275 static void tl_stats_update(void *);
 276 static int tl_encap(struct tl_softc *, struct tl_chain *, struct mbuf *);
 277
 278 static void tl_intr(void *);
 279 static void tl_start(struct ifnet *);
 280 static void tl_start_locked(struct ifnet *);
 281 static int tl_ioctl(struct ifnet *, u_long, caddr_t);
 282 static void tl_init(void *);
 283 static void tl_init_locked(struct tl_softc *);
 284 static void tl_stop(struct tl_softc *);
 285 static void tl_watchdog(struct tl_softc *);
 286 static int tl_shutdown(device_t);
 287 static int tl_ifmedia_upd(struct ifnet *);
 288 static void tl_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 289
 290 static u_int8_t tl_eeprom_putbyte(struct tl_softc *, int);
 291 static u_int8_t tl_eeprom_getbyte(struct tl_softc *, int, u_int8_t *);
 292 static int tl_read_eeprom(struct tl_softc *, caddr_t, int, int);
 293
 294 static int tl_miibus_readreg(device_t, int, int);
 295 static int tl_miibus_writereg(device_t, int, int, int);
 296 static void tl_miibus_statchg(device_t);
 297
 298 static void tl_setmode(struct tl_softc *, int);
 299 static uint32_t tl_mchash(const uint8_t *);
 300 static void tl_setmulti(struct tl_softc *);
 301 static void tl_setfilt(struct tl_softc *, caddr_t, int);
 302 static void tl_softreset(struct tl_softc *, int);
 303 static void tl_hardreset(device_t);
 304 static int tl_list_rx_init(struct tl_softc *);
 305 static int tl_list_tx_init(struct tl_softc *);
 306
 307 static u_int8_t tl_dio_read8(struct tl_softc *, int);
 308 static u_int16_t tl_dio_read16(struct tl_softc *, int);
 309 static u_int32_t tl_dio_read32(struct tl_softc *, int);
 310 static void tl_dio_write8(struct tl_softc *, int, int);
 311 static void tl_dio_write16(struct tl_softc *, int, int);
 312 static void tl_dio_write32(struct tl_softc *, int, int);
 313 static void tl_dio_setbit(struct tl_softc *, int, int);
 314 static void tl_dio_clrbit(struct tl_softc *, int, int);
 315 static void tl_dio_setbit16(struct tl_softc *, int, int);
 316 static void tl_dio_clrbit16(struct tl_softc *, int, int);
 317
 318 /*
 319  * MII bit-bang glue
 320  */
 321 static uint32_t tl_mii_bitbang_read(device_t);
 322 static void tl_mii_bitbang_write(device_t, uint32_t);
 323
 324 static const struct mii_bitbang_ops tl_mii_bitbang_ops = {
 325         tl_mii_bitbang_read,
 326         tl_mii_bitbang_write,
 327         {
 328                 TL_SIO_MDATA,   /* MII_BIT_MDO */
 329                 TL_SIO_MDATA,   /* MII_BIT_MDI */
 330                 TL_SIO_MCLK,    /* MII_BIT_MDC */
 331                 TL_SIO_MTXEN,   /* MII_BIT_DIR_HOST_PHY */
 332                 0,              /* MII_BIT_DIR_PHY_HOST */
 333         }
 334 };
 335
 336 #ifdef TL_USEIOSPACE
 337 #define TL_RES          SYS_RES_IOPORT
 338 #define TL_RID          TL_PCI_LOIO
 339 #else
 340 #define TL_RES          SYS_RES_MEMORY
 341 #define TL_RID          TL_PCI_LOMEM
 342 #endif
 343
 344 static device_method_t tl_methods[] = {
 345         /* Device interface */
 346         DEVMETHOD(device_probe,         tl_probe),
 347         DEVMETHOD(device_attach,        tl_attach),
 348         DEVMETHOD(device_detach,        tl_detach),
 349         DEVMETHOD(device_shutdown,      tl_shutdown),
 350
 351         /* MII interface */
 352         DEVMETHOD(miibus_readreg,       tl_miibus_readreg),
 353         DEVMETHOD(miibus_writereg,      tl_miibus_writereg),
 354         DEVMETHOD(miibus_statchg,       tl_miibus_statchg),
 355
 356         DEVMETHOD_END
 357 };
 358
 359 static driver_t tl_driver = {
 360         "tl",
 361         tl_methods,
 362         sizeof(struct tl_softc)
 363 };
 364
 365 static devclass_t tl_devclass;
 366
 367 DRIVER_MODULE(tl, pci, tl_driver, tl_devclass, 0, 0);
 368 DRIVER_MODULE(miibus, tl, miibus_driver, miibus_devclass, 0, 0);
 369
 370 static u_int8_t tl_dio_read8(sc, reg)
 371         struct tl_softc         *sc;
 372         int                     reg;
 373 {
 374
 375         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 376                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 377         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 378         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 379                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 380         return(CSR_READ_1(sc, TL_DIO_DATA + (reg & 3)));
 381 }
 382
 383 static u_int16_t tl_dio_read16(sc, reg)
 384         struct tl_softc         *sc;
 385         int                     reg;
 386 {
 387
 388         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 389                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 390         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 391         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 392                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 393         return(CSR_READ_2(sc, TL_DIO_DATA + (reg & 3)));
 394 }
 395
 396 static u_int32_t tl_dio_read32(sc, reg)
 397         struct tl_softc         *sc;
 398         int                     reg;
 399 {
 400
 401         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 402                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 403         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 404         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 405                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 406         return(CSR_READ_4(sc, TL_DIO_DATA + (reg & 3)));
 407 }
 408
 409 static void tl_dio_write8(sc, reg, val)
 410         struct tl_softc         *sc;
 411         int                     reg;
 412         int                     val;
 413 {
 414
 415         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 416                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 417         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 418         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 419                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 420         CSR_WRITE_1(sc, TL_DIO_DATA + (reg & 3), val);
 421 }
 422
 423 static void tl_dio_write16(sc, reg, val)
 424         struct tl_softc         *sc;
 425         int                     reg;
 426         int                     val;
 427 {
 428
 429         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 430                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 431         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 432         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 433                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 434         CSR_WRITE_2(sc, TL_DIO_DATA + (reg & 3), val);
 435 }
 436
 437 static void tl_dio_write32(sc, reg, val)
 438         struct tl_softc         *sc;
 439         int                     reg;
 440         int                     val;
 441 {
 442
 443         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 444                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 445         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 446         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 447                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 448         CSR_WRITE_4(sc, TL_DIO_DATA + (reg & 3), val);
 449 }
 450
 451 static void
 452 tl_dio_setbit(sc, reg, bit)
 453         struct tl_softc         *sc;
 454         int                     reg;
 455         int                     bit;
 456 {
 457         u_int8_t                        f;
 458
 459         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 460                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 461         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 462         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 463                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 464         f = CSR_READ_1(sc, TL_DIO_DATA + (reg & 3));
 465         f |= bit;
 466         CSR_BARRIER(sc, TL_DIO_DATA + (reg & 3), 1,
 467                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 468         CSR_WRITE_1(sc, TL_DIO_DATA + (reg & 3), f);
 469 }
 470
 471 static void
 472 tl_dio_clrbit(sc, reg, bit)
 473         struct tl_softc         *sc;
 474         int                     reg;
 475         int                     bit;
 476 {
 477         u_int8_t                        f;
 478
 479         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 480                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 481         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 482         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 483                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 484         f = CSR_READ_1(sc, TL_DIO_DATA + (reg & 3));
 485         f &= ~bit;
 486         CSR_BARRIER(sc, TL_DIO_DATA + (reg & 3), 1,
 487                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 488         CSR_WRITE_1(sc, TL_DIO_DATA + (reg & 3), f);
 489 }
 490
 491 static void tl_dio_setbit16(sc, reg, bit)
 492         struct tl_softc         *sc;
 493         int                     reg;
 494         int                     bit;
 495 {
 496         u_int16_t                       f;
 497
 498         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 499                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 500         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 501         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 502                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 503         f = CSR_READ_2(sc, TL_DIO_DATA + (reg & 3));
 504         f |= bit;
 505         CSR_BARRIER(sc, TL_DIO_DATA + (reg & 3), 2,
 506                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 507         CSR_WRITE_2(sc, TL_DIO_DATA + (reg & 3), f);
 508 }
 509
 510 static void tl_dio_clrbit16(sc, reg, bit)
 511         struct tl_softc         *sc;
 512         int                     reg;
 513         int                     bit;
 514 {
 515         u_int16_t                       f;
 516
 517         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 518                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 519         CSR_WRITE_2(sc, TL_DIO_ADDR, reg);
 520         CSR_BARRIER(sc, TL_DIO_ADDR, 2,
 521                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 522         f = CSR_READ_2(sc, TL_DIO_DATA + (reg & 3));
 523         f &= ~bit;
 524         CSR_BARRIER(sc, TL_DIO_DATA + (reg & 3), 2,
 525                 BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 526         CSR_WRITE_2(sc, TL_DIO_DATA + (reg & 3), f);
 527 }
 528
 529 /*
 530  * Send an instruction or address to the EEPROM, check for ACK.
 531  */
 532 static u_int8_t tl_eeprom_putbyte(sc, byte)
 533         struct tl_softc         *sc;
 534         int                     byte;
 535 {
 536         register int            i, ack = 0;
 537
 538         /*
 539          * Make sure we're in TX mode.
 540          */
 541         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ETXEN);
 542
 543         /*
 544          * Feed in each bit and stobe the clock.
 545          */
 546         for (i = 0x80; i; i >>= 1) {
 547                 if (byte & i) {
 548                         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_EDATA);
 549                 } else {
 550                         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_EDATA);
 551                 }
 552                 DELAY(1);
 553                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 554                 DELAY(1);
 555                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 556         }
 557
 558         /*
 559          * Turn off TX mode.
 560          */
 561         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ETXEN);
 562
 563         /*
 564          * Check for ack.
 565          */
 566         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 567         ack = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_EDATA;
 568         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 569
 570         return(ack);
 571 }
 572
 573 /*
 574  * Read a byte of data stored in the EEPROM at address 'addr.'
 575  */
 576 static u_int8_t tl_eeprom_getbyte(sc, addr, dest)
 577         struct tl_softc         *sc;
 578         int                     addr;
 579         u_int8_t                *dest;
 580 {
 581         register int            i;
 582         u_int8_t                byte = 0;
 583         device_t                tl_dev = sc->tl_dev;
 584
 585         tl_dio_write8(sc, TL_NETSIO, 0);
 586
 587         EEPROM_START;
 588
 589         /*
 590          * Send write control code to EEPROM.
 591          */
 592         if (tl_eeprom_putbyte(sc, EEPROM_CTL_WRITE)) {
 593                 device_printf(tl_dev, "failed to send write command, status: %x\n",
 594                     tl_dio_read8(sc, TL_NETSIO));
 595                 return(1);
 596         }
 597
 598         /*
 599          * Send address of byte we want to read.
 600          */
 601         if (tl_eeprom_putbyte(sc, addr)) {
 602                 device_printf(tl_dev, "failed to send address, status: %x\n",
 603                     tl_dio_read8(sc, TL_NETSIO));
 604                 return(1);
 605         }
 606
 607         EEPROM_STOP;
 608         EEPROM_START;
 609         /*
 610          * Send read control code to EEPROM.
 611          */
 612         if (tl_eeprom_putbyte(sc, EEPROM_CTL_READ)) {
 613                 device_printf(tl_dev, "failed to send write command, status: %x\n",
 614                     tl_dio_read8(sc, TL_NETSIO));
 615                 return(1);
 616         }
 617
 618         /*
 619          * Start reading bits from EEPROM.
 620          */
 621         tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ETXEN);
 622         for (i = 0x80; i; i >>= 1) {
 623                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 624                 DELAY(1);
 625                 if (tl_dio_read8(sc, TL_NETSIO) & TL_SIO_EDATA)
 626                         byte |= i;
 627                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_ECLOK);
 628                 DELAY(1);
 629         }
 630
 631         EEPROM_STOP;
 632
 633         /*
 634          * No ACK generated for read, so just return byte.
 635          */
 636
 637         *dest = byte;
 638
 639         return(0);
 640 }
 641
 642 /*
 643  * Read a sequence of bytes from the EEPROM.
 644  */
 645 static int
 646 tl_read_eeprom(sc, dest, off, cnt)
 647         struct tl_softc         *sc;
 648         caddr_t                 dest;
 649         int                     off;
 650         int                     cnt;
 651 {
 652         int                     err = 0, i;
 653         u_int8_t                byte = 0;
 654
 655         for (i = 0; i < cnt; i++) {
 656                 err = tl_eeprom_getbyte(sc, off + i, &byte);
 657                 if (err)
 658                         break;
 659                 *(dest + i) = byte;
 660         }
 661
 662         return(err ? 1 : 0);
 663 }
 664
 665 #define TL_SIO_MII      (TL_SIO_MCLK | TL_SIO_MDATA | TL_SIO_MTXEN)
 666
 667 /*
 668  * Read the MII serial port for the MII bit-bang module.
 669  */
 670 static uint32_t
 671 tl_mii_bitbang_read(device_t dev)
 672 {
 673         struct tl_softc *sc;
 674         uint32_t val;
 675
 676         sc = device_get_softc(dev);
 677
 678         val = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_MII;
 679         CSR_BARRIER(sc, TL_NETSIO, 1,
 680             BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 681
 682         return (val);
 683 }
 684
 685 /*
 686  * Write the MII serial port for the MII bit-bang module.
 687  */
 688 static void
 689 tl_mii_bitbang_write(device_t dev, uint32_t val)
 690 {
 691         struct tl_softc *sc;
 692
 693         sc = device_get_softc(dev);
 694
 695         val = (tl_dio_read8(sc, TL_NETSIO) & ~TL_SIO_MII) | val;
 696         CSR_BARRIER(sc, TL_NETSIO, 1,
 697             BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 698         tl_dio_write8(sc, TL_NETSIO, val);
 699         CSR_BARRIER(sc, TL_NETSIO, 1,
 700             BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 701 }
 702
 703 static int
 704 tl_miibus_readreg(dev, phy, reg)
 705         device_t                dev;
 706         int                     phy, reg;
 707 {
 708         struct tl_softc         *sc;
 709         int                     minten, val;
 710
 711         sc = device_get_softc(dev);
 712
 713         /*
 714          * Turn off MII interrupt by forcing MINTEN low.
 715          */
 716         minten = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_MINTEN;
 717         if (minten) {
 718                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 719         }
 720
 721         val = mii_bitbang_readreg(dev, &tl_mii_bitbang_ops, phy, reg);
 722
 723         /* Reenable interrupts. */
 724         if (minten) {
 725                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 726         }
 727
 728         return (val);
 729 }
 730
 731 static int
 732 tl_miibus_writereg(dev, phy, reg, data)
 733         device_t                dev;
 734         int                     phy, reg, data;
 735 {
 736         struct tl_softc         *sc;
 737         int                     minten;
 738
 739         sc = device_get_softc(dev);
 740
 741         /*
 742          * Turn off MII interrupt by forcing MINTEN low.
 743          */
 744         minten = tl_dio_read8(sc, TL_NETSIO) & TL_SIO_MINTEN;
 745         if (minten) {
 746                 tl_dio_clrbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 747         }
 748
 749         mii_bitbang_writereg(dev, &tl_mii_bitbang_ops, phy, reg, data);
 750
 751         /* Reenable interrupts. */
 752         if (minten) {
 753                 tl_dio_setbit(sc, TL_NETSIO, TL_SIO_MINTEN);
 754         }
 755
 756         return(0);
 757 }
 758
 759 static void
 760 tl_miibus_statchg(dev)
 761         device_t                dev;
 762 {
 763         struct tl_softc         *sc;
 764         struct mii_data         *mii;
 765
 766         sc = device_get_softc(dev);
 767         mii = device_get_softc(sc->tl_miibus);
 768
 769         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX) {
 770                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 771         } else {
 772                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 773         }
 774 }
 775
 776 /*
 777  * Set modes for bitrate devices.
 778  */
 779 static void
 780 tl_setmode(sc, media)
 781         struct tl_softc         *sc;
 782         int                     media;
 783 {
 784         if (IFM_SUBTYPE(media) == IFM_10_5)
 785                 tl_dio_setbit(sc, TL_ACOMMIT, TL_AC_MTXD1);
 786         if (IFM_SUBTYPE(media) == IFM_10_T) {
 787                 tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_MTXD1);
 788                 if ((media & IFM_GMASK) == IFM_FDX) {
 789                         tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_MTXD3);
 790                         tl_dio_setbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 791                 } else {
 792                         tl_dio_setbit(sc, TL_ACOMMIT, TL_AC_MTXD3);
 793                         tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_DUPLEX);
 794                 }
 795         }
 796 }
 797
 798 /*
 799  * Calculate the hash of a MAC address for programming the multicast hash
 800  * table.  This hash is simply the address split into 6-bit chunks
 801  * XOR'd, e.g.
 802  * byte: 000000|00 1111|1111 22|222222|333333|33 4444|4444 55|555555
 803  * bit:  765432|10 7654|3210 76|543210|765432|10 7654|3210 76|543210
 804  * Bytes 0-2 and 3-5 are symmetrical, so are folded together.  Then
 805  * the folded 24-bit value is split into 6-bit portions and XOR'd.
 806  */
 807 static uint32_t
 808 tl_mchash(addr)
 809         const uint8_t *addr;
 810 {
 811         int t;
 812
 813         t = (addr[0] ^ addr[3]) << 16 | (addr[1] ^ addr[4]) << 8 |
 814                 (addr[2] ^ addr[5]);
 815         return ((t >> 18) ^ (t >> 12) ^ (t >> 6) ^ t) & 0x3f;
 816 }
 817
 818 /*
 819  * The ThunderLAN has a perfect MAC address filter in addition to
 820  * the multicast hash filter. The perfect filter can be programmed
 821  * with up to four MAC addresses. The first one is always used to
 822  * hold the station address, which leaves us free to use the other
 823  * three for multicast addresses.
 824  */
 825 static void
 826 tl_setfilt(sc, addr, slot)
 827         struct tl_softc         *sc;
 828         caddr_t                 addr;
 829         int                     slot;
 830 {
 831         int                     i;
 832         u_int16_t               regaddr;
 833
 834         regaddr = TL_AREG0_B5 + (slot * ETHER_ADDR_LEN);
 835
 836         for (i = 0; i < ETHER_ADDR_LEN; i++)
 837                 tl_dio_write8(sc, regaddr + i, *(addr + i));
 838 }
 839
 840 /*
 841  * XXX In FreeBSD 3.0, multicast addresses are managed using a doubly
 842  * linked list. This is fine, except addresses are added from the head
 843  * end of the list. We want to arrange for 224.0.0.1 (the "all hosts")
 844  * group to always be in the perfect filter, but as more groups are added,
 845  * the 224.0.0.1 entry (which is always added first) gets pushed down
 846  * the list and ends up at the tail. So after 3 or 4 multicast groups
 847  * are added, the all-hosts entry gets pushed out of the perfect filter
 848  * and into the hash table.
 849  *
 850  * Because the multicast list is a doubly-linked list as opposed to a
 851  * circular queue, we don't have the ability to just grab the tail of
 852  * the list and traverse it backwards. Instead, we have to traverse
 853  * the list once to find the tail, then traverse it again backwards to
 854  * update the multicast filter.
 855  */
 856 static void
 857 tl_setmulti(sc)
 858         struct tl_softc         *sc;
 859 {
 860         struct ifnet            *ifp;
 861         u_int32_t               hashes[2] = { 0, 0 };
 862         int                     h, i;
 863         struct ifmultiaddr      *ifma;
 864         u_int8_t                dummy[] = { 0, 0, 0, 0, 0 ,0 };
 865         ifp = sc->tl_ifp;
 866
 867         /* First, zot all the existing filters. */
 868         for (i = 1; i < 4; i++)
 869                 tl_setfilt(sc, (caddr_t)&dummy, i);
 870         tl_dio_write32(sc, TL_HASH1, 0);
 871         tl_dio_write32(sc, TL_HASH2, 0);
 872
 873         /* Now program new ones. */
 874         if (ifp->if_flags & IFF_ALLMULTI) {
 875                 hashes[0] = 0xFFFFFFFF;
 876                 hashes[1] = 0xFFFFFFFF;
 877         } else {
 878                 i = 1;
 879                 if_maddr_rlock(ifp);
 880                 TAILQ_FOREACH_REVERSE(ifma, &ifp->if_multiaddrs, ifmultihead, ifma_link) {
 881                         if (ifma->ifma_addr->sa_family != AF_LINK)
 882                                 continue;
 883                         /*
 884                          * Program the first three multicast groups
 885                          * into the perfect filter. For all others,
 886                          * use the hash table.
 887                          */
 888                         if (i < 4) {
 889                                 tl_setfilt(sc,
 890                         LLADDR((struct sockaddr_dl *)ifma->ifma_addr), i);
 891                                 i++;
 892                                 continue;
 893                         }
 894
 895                         h = tl_mchash(
 896                                 LLADDR((struct sockaddr_dl *)ifma->ifma_addr));
 897                         if (h < 32)
 898                                 hashes[0] |= (1 << h);
 899                         else
 900                                 hashes[1] |= (1 << (h - 32));
 901                 }
 902                 if_maddr_runlock(ifp);
 903         }
 904
 905         tl_dio_write32(sc, TL_HASH1, hashes[0]);
 906         tl_dio_write32(sc, TL_HASH2, hashes[1]);
 907 }
 908
 909 /*
 910  * This routine is recommended by the ThunderLAN manual to insure that
 911  * the internal PHY is powered up correctly. It also recommends a one
 912  * second pause at the end to 'wait for the clocks to start' but in my
 913  * experience this isn't necessary.
 914  */
 915 static void
 916 tl_hardreset(dev)
 917         device_t                dev;
 918 {
 919         int                     i;
 920         u_int16_t               flags;
 921
 922         mii_bitbang_sync(dev, &tl_mii_bitbang_ops);
 923
 924         flags = BMCR_LOOP|BMCR_ISO|BMCR_PDOWN;
 925
 926         for (i = 0; i < MII_NPHY; i++)
 927                 tl_miibus_writereg(dev, i, MII_BMCR, flags);
 928
 929         tl_miibus_writereg(dev, 31, MII_BMCR, BMCR_ISO);
 930         DELAY(50000);
 931         tl_miibus_writereg(dev, 31, MII_BMCR, BMCR_LOOP|BMCR_ISO);
 932         mii_bitbang_sync(dev, &tl_mii_bitbang_ops);
 933         while(tl_miibus_readreg(dev, 31, MII_BMCR) & BMCR_RESET);
 934
 935         DELAY(50000);
 936 }
 937
 938 static void
 939 tl_softreset(sc, internal)
 940         struct tl_softc         *sc;
 941         int                     internal;
 942 {
 943         u_int32_t               cmd, dummy, i;
 944
 945         /* Assert the adapter reset bit. */
 946         CMD_SET(sc, TL_CMD_ADRST);
 947
 948         /* Turn off interrupts */
 949         CMD_SET(sc, TL_CMD_INTSOFF);
 950
 951         /* First, clear the stats registers. */
 952         for (i = 0; i < 5; i++)
 953                 dummy = tl_dio_read32(sc, TL_TXGOODFRAMES);
 954
 955         /* Clear Areg and Hash registers */
 956         for (i = 0; i < 8; i++)
 957                 tl_dio_write32(sc, TL_AREG0_B5, 0x00000000);
 958
 959         /*
 960          * Set up Netconfig register. Enable one channel and
 961          * one fragment mode.
 962          */
 963         tl_dio_setbit16(sc, TL_NETCONFIG, TL_CFG_ONECHAN|TL_CFG_ONEFRAG);
 964         if (internal && !sc->tl_bitrate) {
 965                 tl_dio_setbit16(sc, TL_NETCONFIG, TL_CFG_PHYEN);
 966         } else {
 967                 tl_dio_clrbit16(sc, TL_NETCONFIG, TL_CFG_PHYEN);
 968         }
 969
 970         /* Handle cards with bitrate devices. */
 971         if (sc->tl_bitrate)
 972                 tl_dio_setbit16(sc, TL_NETCONFIG, TL_CFG_BITRATE);
 973
 974         /*
 975          * Load adapter irq pacing timer and tx threshold.
 976          * We make the transmit threshold 1 initially but we may
 977          * change that later.
 978          */
 979         cmd = CSR_READ_4(sc, TL_HOSTCMD);
 980         cmd |= TL_CMD_NES;
 981         cmd &= ~(TL_CMD_RT|TL_CMD_EOC|TL_CMD_ACK_MASK|TL_CMD_CHSEL_MASK);
 982         CMD_PUT(sc, cmd | (TL_CMD_LDTHR | TX_THR));
 983         CMD_PUT(sc, cmd | (TL_CMD_LDTMR | 0x00000003));
 984
 985         /* Unreset the MII */
 986         tl_dio_setbit(sc, TL_NETSIO, TL_SIO_NMRST);
 987
 988         /* Take the adapter out of reset */
 989         tl_dio_setbit(sc, TL_NETCMD, TL_CMD_NRESET|TL_CMD_NWRAP);
 990
 991         /* Wait for things to settle down a little. */
 992         DELAY(500);
 993 }
 994
 995 /*
 996  * Probe for a ThunderLAN chip. Check the PCI vendor and device IDs
 997  * against our list and return its name if we find a match.
 998  */
 999 static int
1000 tl_probe(dev)
1001         device_t                dev;
1002 {
1003         const struct tl_type    *t;
1004
1005         t = tl_devs;
1006
1007         while(t->tl_name != NULL) {
1008                 if ((pci_get_vendor(dev) == t->tl_vid) &&
1009                     (pci_get_device(dev) == t->tl_did)) {
1010                         device_set_desc(dev, t->tl_name);
1011                         return (BUS_PROBE_DEFAULT);
1012                 }
1013                 t++;
1014         }
1015
1016         return(ENXIO);
1017 }
1018
1019 static int
1020 tl_attach(dev)
1021         device_t                dev;
1022 {
1023         u_int16_t               did, vid;
1024         const struct tl_type    *t;
1025         struct ifnet            *ifp;
1026         struct tl_softc         *sc;
1027         int                     error, flags, i, rid, unit;
1028         u_char                  eaddr[6];
1029
1030         vid = pci_get_vendor(dev);
1031         did = pci_get_device(dev);
1032         sc = device_get_softc(dev);
1033         sc->tl_dev = dev;
1034         unit = device_get_unit(dev);
1035
1036         t = tl_devs;
1037         while(t->tl_name != NULL) {
1038                 if (vid == t->tl_vid && did == t->tl_did)
1039                         break;
1040                 t++;
1041         }
1042
1043         if (t->tl_name == NULL) {
1044                 device_printf(dev, "unknown device!?\n");
1045                 return (ENXIO);
1046         }
1047
1048         mtx_init(&sc->tl_mtx, device_get_nameunit(dev), MTX_NETWORK_LOCK,
1049             MTX_DEF);
1050
1051         /*
1052          * Map control/status registers.
1053          */
1054         pci_enable_busmaster(dev);
1055
1056 #ifdef TL_USEIOSPACE
1057
1058         rid = TL_PCI_LOIO;
1059         sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_IOPORT, &rid,
1060                 RF_ACTIVE);
1061
1062         /*
1063          * Some cards have the I/O and memory mapped address registers
1064          * reversed. Try both combinations before giving up.
1065          */
1066         if (sc->tl_res == NULL) {
1067                 rid = TL_PCI_LOMEM;
1068                 sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_IOPORT, &rid,
1069                     RF_ACTIVE);
1070         }
1071 #else
1072         rid = TL_PCI_LOMEM;
1073         sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
1074             RF_ACTIVE);
1075         if (sc->tl_res == NULL) {
1076                 rid = TL_PCI_LOIO;
1077                 sc->tl_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
1078                     RF_ACTIVE);
1079         }
1080 #endif
1081
1082         if (sc->tl_res == NULL) {
1083                 device_printf(dev, "couldn't map ports/memory\n");
1084                 error = ENXIO;
1085                 goto fail;
1086         }
1087
1088         sc->tl_btag = rman_get_bustag(sc->tl_res);
1089         sc->tl_bhandle = rman_get_bushandle(sc->tl_res);
1090
1091 #ifdef notdef
1092         /*
1093          * The ThunderLAN manual suggests jacking the PCI latency
1094          * timer all the way up to its maximum value. I'm not sure
1095          * if this is really necessary, but what the manual wants,
1096          * the manual gets.
1097          */
1098         command = pci_read_config(dev, TL_PCI_LATENCY_TIMER, 4);
1099         command |= 0x0000FF00;
1100         pci_write_config(dev, TL_PCI_LATENCY_TIMER, command, 4);
1101 #endif
1102
1103         /* Allocate interrupt */
1104         rid = 0;
1105         sc->tl_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1106             RF_SHAREABLE | RF_ACTIVE);
1107
1108         if (sc->tl_irq == NULL) {
1109                 device_printf(dev, "couldn't map interrupt\n");
1110                 error = ENXIO;
1111                 goto fail;
1112         }
1113
1114         /*
1115          * Now allocate memory for the TX and RX lists.
1116          */
1117         sc->tl_ldata = contigmalloc(sizeof(struct tl_list_data), M_DEVBUF,
1118             M_NOWAIT, 0, 0xffffffff, PAGE_SIZE, 0);
1119
1120         if (sc->tl_ldata == NULL) {
1121                 device_printf(dev, "no memory for list buffers!\n");
1122                 error = ENXIO;
1123                 goto fail;
1124         }
1125
1126         bzero(sc->tl_ldata, sizeof(struct tl_list_data));
1127
1128         if (vid == COMPAQ_VENDORID || vid == TI_VENDORID)
1129                 sc->tl_eeaddr = TL_EEPROM_EADDR;
1130         if (vid == OLICOM_VENDORID)
1131                 sc->tl_eeaddr = TL_EEPROM_EADDR_OC;
1132
1133         /* Reset the adapter. */
1134         tl_softreset(sc, 1);
1135         tl_hardreset(dev);
1136         tl_softreset(sc, 1);
1137
1138         /*
1139          * Get station address from the EEPROM.
1140          */
1141         if (tl_read_eeprom(sc, eaddr, sc->tl_eeaddr, ETHER_ADDR_LEN)) {
1142                 device_printf(dev, "failed to read station address\n");
1143                 error = ENXIO;
1144                 goto fail;
1145         }
1146
1147         /*
1148          * XXX Olicom, in its desire to be different from the
1149          * rest of the world, has done strange things with the
1150          * encoding of the station address in the EEPROM. First
1151          * of all, they store the address at offset 0xF8 rather
1152          * than at 0x83 like the ThunderLAN manual suggests.
1153          * Second, they store the address in three 16-bit words in
1154          * network byte order, as opposed to storing it sequentially
1155          * like all the other ThunderLAN cards. In order to get
1156          * the station address in a form that matches what the Olicom
1157          * diagnostic utility specifies, we have to byte-swap each
1158          * word. To make things even more confusing, neither 00:00:28
1159          * nor 00:00:24 appear in the IEEE OUI database.
1160          */
1161         if (vid == OLICOM_VENDORID) {
1162                 for (i = 0; i < ETHER_ADDR_LEN; i += 2) {
1163                         u_int16_t               *p;
1164                         p = (u_int16_t *)&eaddr[i];
1165                         *p = ntohs(*p);
1166                 }
1167         }
1168
1169         ifp = sc->tl_ifp = if_alloc(IFT_ETHER);
1170         if (ifp == NULL) {
1171                 device_printf(dev, "can not if_alloc()\n");
1172                 error = ENOSPC;
1173                 goto fail;
1174         }
1175         ifp->if_softc = sc;
1176         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1177         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1178         ifp->if_ioctl = tl_ioctl;
1179         ifp->if_start = tl_start;
1180         ifp->if_init = tl_init;
1181         ifp->if_mtu = ETHERMTU;
1182         ifp->if_snd.ifq_maxlen = TL_TX_LIST_CNT - 1;
1183         ifp->if_capabilities |= IFCAP_VLAN_MTU;
1184         ifp->if_capenable |= IFCAP_VLAN_MTU;
1185         callout_init_mtx(&sc->tl_stat_callout, &sc->tl_mtx, 0);
1186
1187         /* Reset the adapter again. */
1188         tl_softreset(sc, 1);
1189         tl_hardreset(dev);
1190         tl_softreset(sc, 1);
1191
1192         /*
1193          * Do MII setup. If no PHYs are found, then this is a
1194          * bitrate ThunderLAN chip that only supports 10baseT
1195          * and AUI/BNC.
1196          * XXX mii_attach() can fail for reason different than
1197          * no PHYs found!
1198          */
1199         flags = 0;
1200         if (vid == COMPAQ_VENDORID) {
1201                 if (did == COMPAQ_DEVICEID_NETEL_10_100_PROLIANT ||
1202                     did == COMPAQ_DEVICEID_NETFLEX_3P_INTEGRATED ||
1203                     did == COMPAQ_DEVICEID_NETFLEX_3P_BNC ||
1204                     did == COMPAQ_DEVICEID_NETEL_10_T2_UTP_COAX)
1205                         flags |= MIIF_MACPRIV0;
1206                 if (did == COMPAQ_DEVICEID_NETEL_10 ||
1207                     did == COMPAQ_DEVICEID_NETEL_10_100_DUAL ||
1208                     did == COMPAQ_DEVICEID_NETFLEX_3P ||
1209                     did == COMPAQ_DEVICEID_NETEL_10_100_EMBEDDED)
1210                         flags |= MIIF_MACPRIV1;
1211         } else if (vid == OLICOM_VENDORID && did == OLICOM_DEVICEID_OC2183)
1212                         flags |= MIIF_MACPRIV0 | MIIF_MACPRIV1;
1213         if (mii_attach(dev, &sc->tl_miibus, ifp, tl_ifmedia_upd,
1214             tl_ifmedia_sts, BMSR_DEFCAPMASK, MII_PHY_ANY, MII_OFFSET_ANY, 0)) {
1215                 struct ifmedia          *ifm;
1216                 sc->tl_bitrate = 1;
1217                 ifmedia_init(&sc->ifmedia, 0, tl_ifmedia_upd, tl_ifmedia_sts);
1218                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T, 0, NULL);
1219                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_HDX, 0, NULL);
1220                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_T|IFM_FDX, 0, NULL);
1221                 ifmedia_add(&sc->ifmedia, IFM_ETHER|IFM_10_5, 0, NULL);
1222                 ifmedia_set(&sc->ifmedia, IFM_ETHER|IFM_10_T);
1223                 /* Reset again, this time setting bitrate mode. */
1224                 tl_softreset(sc, 1);
1225                 ifm = &sc->ifmedia;
1226                 ifm->ifm_media = ifm->ifm_cur->ifm_media;
1227                 tl_ifmedia_upd(ifp);
1228         }
1229
1230         /*
1231          * Call MI attach routine.
1232          */
1233         ether_ifattach(ifp, eaddr);
1234
1235         /* Hook interrupt last to avoid having to lock softc */
1236         error = bus_setup_intr(dev, sc->tl_irq, INTR_TYPE_NET | INTR_MPSAFE,
1237             NULL, tl_intr, sc, &sc->tl_intrhand);
1238
1239         if (error) {
1240                 device_printf(dev, "couldn't set up irq\n");
1241                 ether_ifdetach(ifp);
1242                 goto fail;
1243         }
1244
1245 fail:
1246         if (error)
1247                 tl_detach(dev);
1248
1249         return(error);
1250 }
1251
1252 /*
1253  * Shutdown hardware and free up resources. This can be called any
1254  * time after the mutex has been initialized. It is called in both
1255  * the error case in attach and the normal detach case so it needs
1256  * to be careful about only freeing resources that have actually been
1257  * allocated.
1258  */
1259 static int
1260 tl_detach(dev)
1261         device_t                dev;
1262 {
1263         struct tl_softc         *sc;
1264         struct ifnet            *ifp;
1265
1266         sc = device_get_softc(dev);
1267         KASSERT(mtx_initialized(&sc->tl_mtx), ("tl mutex not initialized"));
1268         ifp = sc->tl_ifp;
1269
1270         /* These should only be active if attach succeeded */
1271         if (device_is_attached(dev)) {
1272                 ether_ifdetach(ifp);
1273                 TL_LOCK(sc);
1274                 tl_stop(sc);
1275                 TL_UNLOCK(sc);
1276                 callout_drain(&sc->tl_stat_callout);
1277         }
1278         if (sc->tl_miibus)
1279                 device_delete_child(dev, sc->tl_miibus);
1280         bus_generic_detach(dev);
1281
1282         if (sc->tl_ldata)
1283                 contigfree(sc->tl_ldata, sizeof(struct tl_list_data), M_DEVBUF);
1284         if (sc->tl_bitrate)
1285                 ifmedia_removeall(&sc->ifmedia);
1286
1287         if (sc->tl_intrhand)
1288                 bus_teardown_intr(dev, sc->tl_irq, sc->tl_intrhand);
1289         if (sc->tl_irq)
1290                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->tl_irq);
1291         if (sc->tl_res)
1292                 bus_release_resource(dev, TL_RES, TL_RID, sc->tl_res);
1293
1294         if (ifp)
1295                 if_free(ifp);
1296
1297         mtx_destroy(&sc->tl_mtx);
1298
1299         return(0);
1300 }
1301
1302 /*
1303  * Initialize the transmit lists.
1304  */
1305 static int
1306 tl_list_tx_init(sc)
1307         struct tl_softc         *sc;
1308 {
1309         struct tl_chain_data    *cd;
1310         struct tl_list_data     *ld;
1311         int                     i;
1312
1313         cd = &sc->tl_cdata;
1314         ld = sc->tl_ldata;
1315         for (i = 0; i < TL_TX_LIST_CNT; i++) {
1316                 cd->tl_tx_chain[i].tl_ptr = &ld->tl_tx_list[i];
1317                 if (i == (TL_TX_LIST_CNT - 1))
1318                         cd->tl_tx_chain[i].tl_next = NULL;
1319                 else
1320                         cd->tl_tx_chain[i].tl_next = &cd->tl_tx_chain[i + 1];
1321         }
1322
1323         cd->tl_tx_free = &cd->tl_tx_chain[0];
1324         cd->tl_tx_tail = cd->tl_tx_head = NULL;
1325         sc->tl_txeoc = 1;
1326
1327         return(0);
1328 }
1329
1330 /*
1331  * Initialize the RX lists and allocate mbufs for them.
1332  */
1333 static int
1334 tl_list_rx_init(sc)
1335         struct tl_softc         *sc;
1336 {
1337         struct tl_chain_data            *cd;
1338         struct tl_list_data             *ld;
1339         int                             i;
1340
1341         cd = &sc->tl_cdata;
1342         ld = sc->tl_ldata;
1343
1344         for (i = 0; i < TL_RX_LIST_CNT; i++) {
1345                 cd->tl_rx_chain[i].tl_ptr =
1346                         (struct tl_list_onefrag *)&ld->tl_rx_list[i];
1347                 if (tl_newbuf(sc, &cd->tl_rx_chain[i]) == ENOBUFS)
1348                         return(ENOBUFS);
1349                 if (i == (TL_RX_LIST_CNT - 1)) {
1350                         cd->tl_rx_chain[i].tl_next = NULL;
1351                         ld->tl_rx_list[i].tlist_fptr = 0;
1352                 } else {
1353                         cd->tl_rx_chain[i].tl_next = &cd->tl_rx_chain[i + 1];
1354                         ld->tl_rx_list[i].tlist_fptr =
1355                                         vtophys(&ld->tl_rx_list[i + 1]);
1356                 }
1357         }
1358
1359         cd->tl_rx_head = &cd->tl_rx_chain[0];
1360         cd->tl_rx_tail = &cd->tl_rx_chain[TL_RX_LIST_CNT - 1];
1361
1362         return(0);
1363 }
1364
1365 static int
1366 tl_newbuf(sc, c)
1367         struct tl_softc         *sc;
1368         struct tl_chain_onefrag *c;
1369 {
1370         struct mbuf             *m_new = NULL;
1371
1372         m_new = m_getcl(M_DONTWAIT, MT_DATA, M_PKTHDR);
1373         if (m_new == NULL)
1374                 return(ENOBUFS);
1375
1376         c->tl_mbuf = m_new;
1377         c->tl_next = NULL;
1378         c->tl_ptr->tlist_frsize = MCLBYTES;
1379         c->tl_ptr->tlist_fptr = 0;
1380         c->tl_ptr->tl_frag.tlist_dadr = vtophys(mtod(m_new, caddr_t));
1381         c->tl_ptr->tl_frag.tlist_dcnt = MCLBYTES;
1382         c->tl_ptr->tlist_cstat = TL_CSTAT_READY;
1383
1384         return(0);
1385 }
1386 /*
1387  * Interrupt handler for RX 'end of frame' condition (EOF). This
1388  * tells us that a full ethernet frame has been captured and we need
1389  * to handle it.
1390  *
1391  * Reception is done using 'lists' which consist of a header and a
1392  * series of 10 data count/data address pairs that point to buffers.
1393  * Initially you're supposed to create a list, populate it with pointers
1394  * to buffers, then load the physical address of the list into the
1395  * ch_parm register. The adapter is then supposed to DMA the received
1396  * frame into the buffers for you.
1397  *
1398  * To make things as fast as possible, we have the chip DMA directly
1399  * into mbufs. This saves us from having to do a buffer copy: we can
1400  * just hand the mbufs directly to ether_input(). Once the frame has
1401  * been sent on its way, the 'list' structure is assigned a new buffer
1402  * and moved to the end of the RX chain. As long we we stay ahead of
1403  * the chip, it will always think it has an endless receive channel.
1404  *
1405  * If we happen to fall behind and the chip manages to fill up all of
1406  * the buffers, it will generate an end of channel interrupt and wait
1407  * for us to empty the chain and restart the receiver.
1408  */
1409 static int
1410 tl_intvec_rxeof(xsc, type)
1411         void                    *xsc;
1412         u_int32_t               type;
1413 {
1414         struct tl_softc         *sc;
1415         int                     r = 0, total_len = 0;
1416         struct ether_header     *eh;
1417         struct mbuf             *m;
1418         struct ifnet            *ifp;
1419         struct tl_chain_onefrag *cur_rx;
1420
1421         sc = xsc;
1422         ifp = sc->tl_ifp;
1423
1424         TL_LOCK_ASSERT(sc);
1425
1426         while(sc->tl_cdata.tl_rx_head != NULL) {
1427                 cur_rx = sc->tl_cdata.tl_rx_head;
1428                 if (!(cur_rx->tl_ptr->tlist_cstat & TL_CSTAT_FRAMECMP))
1429                         break;
1430                 r++;
1431                 sc->tl_cdata.tl_rx_head = cur_rx->tl_next;
1432                 m = cur_rx->tl_mbuf;
1433                 total_len = cur_rx->tl_ptr->tlist_frsize;
1434
1435                 if (tl_newbuf(sc, cur_rx) == ENOBUFS) {
1436                         ifp->if_ierrors++;
1437                         cur_rx->tl_ptr->tlist_frsize = MCLBYTES;
1438                         cur_rx->tl_ptr->tlist_cstat = TL_CSTAT_READY;
1439                         cur_rx->tl_ptr->tl_frag.tlist_dcnt = MCLBYTES;
1440                         continue;
1441                 }
1442
1443                 sc->tl_cdata.tl_rx_tail->tl_ptr->tlist_fptr =
1444                                                 vtophys(cur_rx->tl_ptr);
1445                 sc->tl_cdata.tl_rx_tail->tl_next = cur_rx;
1446                 sc->tl_cdata.tl_rx_tail = cur_rx;
1447
1448                 /*
1449                  * Note: when the ThunderLAN chip is in 'capture all
1450                  * frames' mode, it will receive its own transmissions.
1451                  * We drop don't need to process our own transmissions,
1452                  * so we drop them here and continue.
1453                  */
1454                 eh = mtod(m, struct ether_header *);
1455                 /*if (ifp->if_flags & IFF_PROMISC && */
1456                 if (!bcmp(eh->ether_shost, IF_LLADDR(sc->tl_ifp),
1457                                                         ETHER_ADDR_LEN)) {
1458                                 m_freem(m);
1459                                 continue;
1460                 }
1461
1462                 m->m_pkthdr.rcvif = ifp;
1463                 m->m_pkthdr.len = m->m_len = total_len;
1464
1465                 TL_UNLOCK(sc);
1466                 (*ifp->if_input)(ifp, m);
1467                 TL_LOCK(sc);
1468         }
1469
1470         return(r);
1471 }
1472
1473 /*
1474  * The RX-EOC condition hits when the ch_parm address hasn't been
1475  * initialized or the adapter reached a list with a forward pointer
1476  * of 0 (which indicates the end of the chain). In our case, this means
1477  * the card has hit the end of the receive buffer chain and we need to
1478  * empty out the buffers and shift the pointer back to the beginning again.
1479  */
1480 static int
1481 tl_intvec_rxeoc(xsc, type)
1482         void                    *xsc;
1483         u_int32_t               type;
1484 {
1485         struct tl_softc         *sc;
1486         int                     r;
1487         struct tl_chain_data    *cd;
1488
1489
1490         sc = xsc;
1491         cd = &sc->tl_cdata;
1492
1493         /* Flush out the receive queue and ack RXEOF interrupts. */
1494         r = tl_intvec_rxeof(xsc, type);
1495         CMD_PUT(sc, TL_CMD_ACK | r | (type & ~(0x00100000)));
1496         r = 1;
1497         cd->tl_rx_head = &cd->tl_rx_chain[0];
1498         cd->tl_rx_tail = &cd->tl_rx_chain[TL_RX_LIST_CNT - 1];
1499         CSR_WRITE_4(sc, TL_CH_PARM, vtophys(sc->tl_cdata.tl_rx_head->tl_ptr));
1500         r |= (TL_CMD_GO|TL_CMD_RT);
1501         return(r);
1502 }
1503
1504 static int
1505 tl_intvec_txeof(xsc, type)
1506         void                    *xsc;
1507         u_int32_t               type;
1508 {
1509         struct tl_softc         *sc;
1510         int                     r = 0;
1511         struct tl_chain         *cur_tx;
1512
1513         sc = xsc;
1514
1515         /*
1516          * Go through our tx list and free mbufs for those
1517          * frames that have been sent.
1518          */
1519         while (sc->tl_cdata.tl_tx_head != NULL) {
1520                 cur_tx = sc->tl_cdata.tl_tx_head;
1521                 if (!(cur_tx->tl_ptr->tlist_cstat & TL_CSTAT_FRAMECMP))
1522                         break;
1523                 sc->tl_cdata.tl_tx_head = cur_tx->tl_next;
1524
1525                 r++;
1526                 m_freem(cur_tx->tl_mbuf);
1527                 cur_tx->tl_mbuf = NULL;
1528
1529                 cur_tx->tl_next = sc->tl_cdata.tl_tx_free;
1530                 sc->tl_cdata.tl_tx_free = cur_tx;
1531                 if (!cur_tx->tl_ptr->tlist_fptr)
1532                         break;
1533         }
1534
1535         return(r);
1536 }
1537
1538 /*
1539  * The transmit end of channel interrupt. The adapter triggers this
1540  * interrupt to tell us it hit the end of the current transmit list.
1541  *
1542  * A note about this: it's possible for a condition to arise where
1543  * tl_start() may try to send frames between TXEOF and TXEOC interrupts.
1544  * You have to avoid this since the chip expects things to go in a
1545  * particular order: transmit, acknowledge TXEOF, acknowledge TXEOC.
1546  * When the TXEOF handler is called, it will free all of the transmitted
1547  * frames and reset the tx_head pointer to NULL. However, a TXEOC
1548  * interrupt should be received and acknowledged before any more frames
1549  * are queued for transmission. If tl_statrt() is called after TXEOF
1550  * resets the tx_head pointer but _before_ the TXEOC interrupt arrives,
1551  * it could attempt to issue a transmit command prematurely.
1552  *
1553  * To guard against this, tl_start() will only issue transmit commands
1554  * if the tl_txeoc flag is set, and only the TXEOC interrupt handler
1555  * can set this flag once tl_start() has cleared it.
1556  */
1557 static int
1558 tl_intvec_txeoc(xsc, type)
1559         void                    *xsc;
1560         u_int32_t               type;
1561 {
1562         struct tl_softc         *sc;
1563         struct ifnet            *ifp;
1564         u_int32_t               cmd;
1565
1566         sc = xsc;
1567         ifp = sc->tl_ifp;
1568
1569         /* Clear the timeout timer. */
1570         sc->tl_timer = 0;
1571
1572         if (sc->tl_cdata.tl_tx_head == NULL) {
1573                 ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
1574                 sc->tl_cdata.tl_tx_tail = NULL;
1575                 sc->tl_txeoc = 1;
1576         } else {
1577                 sc->tl_txeoc = 0;
1578                 /* First we have to ack the EOC interrupt. */
1579                 CMD_PUT(sc, TL_CMD_ACK | 0x00000001 | type);
1580                 /* Then load the address of the next TX list. */
1581                 CSR_WRITE_4(sc, TL_CH_PARM,
1582                     vtophys(sc->tl_cdata.tl_tx_head->tl_ptr));
1583                 /* Restart TX channel. */
1584                 cmd = CSR_READ_4(sc, TL_HOSTCMD);
1585                 cmd &= ~TL_CMD_RT;
1586                 cmd |= TL_CMD_GO|TL_CMD_INTSON;
1587                 CMD_PUT(sc, cmd);
1588                 return(0);
1589         }
1590
1591         return(1);
1592 }
1593
1594 static int
1595 tl_intvec_adchk(xsc, type)
1596         void                    *xsc;
1597         u_int32_t               type;
1598 {
1599         struct tl_softc         *sc;
1600
1601         sc = xsc;
1602
1603         if (type)
1604                 device_printf(sc->tl_dev, "adapter check: %x\n",
1605                         (unsigned int)CSR_READ_4(sc, TL_CH_PARM));
1606
1607         tl_softreset(sc, 1);
1608         tl_stop(sc);
1609         tl_init_locked(sc);
1610         CMD_SET(sc, TL_CMD_INTSON);
1611
1612         return(0);
1613 }
1614
1615 static int
1616 tl_intvec_netsts(xsc, type)
1617         void                    *xsc;
1618         u_int32_t               type;
1619 {
1620         struct tl_softc         *sc;
1621         u_int16_t               netsts;
1622
1623         sc = xsc;
1624
1625         netsts = tl_dio_read16(sc, TL_NETSTS);
1626         tl_dio_write16(sc, TL_NETSTS, netsts);
1627
1628         device_printf(sc->tl_dev, "network status: %x\n", netsts);
1629
1630         return(1);
1631 }
1632
1633 static void
1634 tl_intr(xsc)
1635         void                    *xsc;
1636 {
1637         struct tl_softc         *sc;
1638         struct ifnet            *ifp;
1639         int                     r = 0;
1640         u_int32_t               type = 0;
1641         u_int16_t               ints = 0;
1642         u_int8_t                ivec = 0;
1643
1644         sc = xsc;
1645         TL_LOCK(sc);
1646
1647         /* Disable interrupts */
1648         ints = CSR_READ_2(sc, TL_HOST_INT);
1649         CSR_WRITE_2(sc, TL_HOST_INT, ints);
1650         type = (ints << 16) & 0xFFFF0000;
1651         ivec = (ints & TL_VEC_MASK) >> 5;
1652         ints = (ints & TL_INT_MASK) >> 2;
1653
1654         ifp = sc->tl_ifp;
1655
1656         switch(ints) {
1657         case (TL_INTR_INVALID):
1658 #ifdef DIAGNOSTIC
1659                 device_printf(sc->tl_dev, "got an invalid interrupt!\n");
1660 #endif
1661                 /* Re-enable interrupts but don't ack this one. */
1662                 CMD_PUT(sc, type);
1663                 r = 0;
1664                 break;
1665         case (TL_INTR_TXEOF):
1666                 r = tl_intvec_txeof((void *)sc, type);
1667                 break;
1668         case (TL_INTR_TXEOC):
1669                 r = tl_intvec_txeoc((void *)sc, type);
1670                 break;
1671         case (TL_INTR_STATOFLOW):
1672                 tl_stats_update(sc);
1673                 r = 1;
1674                 break;
1675         case (TL_INTR_RXEOF):
1676                 r = tl_intvec_rxeof((void *)sc, type);
1677                 break;
1678         case (TL_INTR_DUMMY):
1679                 device_printf(sc->tl_dev, "got a dummy interrupt\n");
1680                 r = 1;
1681                 break;
1682         case (TL_INTR_ADCHK):
1683                 if (ivec)
1684                         r = tl_intvec_adchk((void *)sc, type);
1685                 else
1686                         r = tl_intvec_netsts((void *)sc, type);
1687                 break;
1688         case (TL_INTR_RXEOC):
1689                 r = tl_intvec_rxeoc((void *)sc, type);
1690                 break;
1691         default:
1692                 device_printf(sc->tl_dev, "bogus interrupt type\n");
1693                 break;
1694         }
1695
1696         /* Re-enable interrupts */
1697         if (r) {
1698                 CMD_PUT(sc, TL_CMD_ACK | r | type);
1699         }
1700
1701         if (ifp->if_snd.ifq_head != NULL)
1702                 tl_start_locked(ifp);
1703
1704         TL_UNLOCK(sc);
1705 }
1706
1707 static void
1708 tl_stats_update(xsc)
1709         void                    *xsc;
1710 {
1711         struct tl_softc         *sc;
1712         struct ifnet            *ifp;
1713         struct tl_stats         tl_stats;
1714         struct mii_data         *mii;
1715         u_int32_t               *p;
1716
1717         bzero((char *)&tl_stats, sizeof(struct tl_stats));
1718
1719         sc = xsc;
1720         TL_LOCK_ASSERT(sc);
1721         ifp = sc->tl_ifp;
1722
1723         p = (u_int32_t *)&tl_stats;
1724
1725         CSR_WRITE_2(sc, TL_DIO_ADDR, TL_TXGOODFRAMES|TL_DIO_ADDR_INC);
1726         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1727         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1728         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1729         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1730         *p++ = CSR_READ_4(sc, TL_DIO_DATA);
1731
1732         ifp->if_opackets += tl_tx_goodframes(tl_stats);
1733         ifp->if_collisions += tl_stats.tl_tx_single_collision +
1734                                 tl_stats.tl_tx_multi_collision;
1735         ifp->if_ipackets += tl_rx_goodframes(tl_stats);
1736         ifp->if_ierrors += tl_stats.tl_crc_errors + tl_stats.tl_code_errors +
1737                             tl_rx_overrun(tl_stats);
1738         ifp->if_oerrors += tl_tx_underrun(tl_stats);
1739
1740         if (tl_tx_underrun(tl_stats)) {
1741                 u_int8_t                tx_thresh;
1742                 tx_thresh = tl_dio_read8(sc, TL_ACOMMIT) & TL_AC_TXTHRESH;
1743                 if (tx_thresh != TL_AC_TXTHRESH_WHOLEPKT) {
1744                         tx_thresh >>= 4;
1745                         tx_thresh++;
1746                         device_printf(sc->tl_dev, "tx underrun -- increasing "
1747                             "tx threshold to %d bytes\n",
1748                             (64 * (tx_thresh * 4)));
1749                         tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_TXTHRESH);
1750                         tl_dio_setbit(sc, TL_ACOMMIT, tx_thresh << 4);
1751                 }
1752         }
1753
1754         if (sc->tl_timer > 0 && --sc->tl_timer == 0)
1755                 tl_watchdog(sc);
1756
1757         callout_reset(&sc->tl_stat_callout, hz, tl_stats_update, sc);
1758
1759         if (!sc->tl_bitrate) {
1760                 mii = device_get_softc(sc->tl_miibus);
1761                 mii_tick(mii);
1762         }
1763 }
1764
1765 /*
1766  * Encapsulate an mbuf chain in a list by coupling the mbuf data
1767  * pointers to the fragment pointers.
1768  */
1769 static int
1770 tl_encap(sc, c, m_head)
1771         struct tl_softc         *sc;
1772         struct tl_chain         *c;
1773         struct mbuf             *m_head;
1774 {
1775         int                     frag = 0;
1776         struct tl_frag          *f = NULL;
1777         int                     total_len;
1778         struct mbuf             *m;
1779         struct ifnet            *ifp = sc->tl_ifp;
1780
1781         /*
1782          * Start packing the mbufs in this chain into
1783          * the fragment pointers. Stop when we run out
1784          * of fragments or hit the end of the mbuf chain.
1785          */
1786         m = m_head;
1787         total_len = 0;
1788
1789         for (m = m_head, frag = 0; m != NULL; m = m->m_next) {
1790                 if (m->m_len != 0) {
1791                         if (frag == TL_MAXFRAGS)
1792                                 break;
1793                         total_len+= m->m_len;
1794                         c->tl_ptr->tl_frag[frag].tlist_dadr =
1795                                 vtophys(mtod(m, vm_offset_t));
1796                         c->tl_ptr->tl_frag[frag].tlist_dcnt = m->m_len;
1797                         frag++;
1798                 }
1799         }
1800
1801         /*
1802          * Handle special cases.
1803          * Special case #1: we used up all 10 fragments, but
1804          * we have more mbufs left in the chain. Copy the
1805          * data into an mbuf cluster. Note that we don't
1806          * bother clearing the values in the other fragment
1807          * pointers/counters; it wouldn't gain us anything,
1808          * and would waste cycles.
1809          */
1810         if (m != NULL) {
1811                 struct mbuf             *m_new = NULL;
1812
1813                 MGETHDR(m_new, M_DONTWAIT, MT_DATA);
1814                 if (m_new == NULL) {
1815                         if_printf(ifp, "no memory for tx list\n");
1816                         return(1);
1817                 }
1818                 if (m_head->m_pkthdr.len > MHLEN) {
1819                         MCLGET(m_new, M_DONTWAIT);
1820                         if (!(m_new->m_flags & M_EXT)) {
1821                                 m_freem(m_new);
1822                                 if_printf(ifp, "no memory for tx list\n");
1823                                 return(1);
1824                         }
1825                 }
1826                 m_copydata(m_head, 0, m_head->m_pkthdr.len,
1827                                         mtod(m_new, caddr_t));
1828                 m_new->m_pkthdr.len = m_new->m_len = m_head->m_pkthdr.len;
1829                 m_freem(m_head);
1830                 m_head = m_new;
1831                 f = &c->tl_ptr->tl_frag[0];
1832                 f->tlist_dadr = vtophys(mtod(m_new, caddr_t));
1833                 f->tlist_dcnt = total_len = m_new->m_len;
1834                 frag = 1;
1835         }
1836
1837         /*
1838          * Special case #2: the frame is smaller than the minimum
1839          * frame size. We have to pad it to make the chip happy.
1840          */
1841         if (total_len < TL_MIN_FRAMELEN) {
1842                 if (frag == TL_MAXFRAGS)
1843                         if_printf(ifp,
1844                             "all frags filled but frame still to small!\n");
1845                 f = &c->tl_ptr->tl_frag[frag];
1846                 f->tlist_dcnt = TL_MIN_FRAMELEN - total_len;
1847                 f->tlist_dadr = vtophys(&sc->tl_ldata->tl_pad);
1848                 total_len += f->tlist_dcnt;
1849                 frag++;
1850         }
1851
1852         c->tl_mbuf = m_head;
1853         c->tl_ptr->tl_frag[frag - 1].tlist_dcnt |= TL_LAST_FRAG;
1854         c->tl_ptr->tlist_frsize = total_len;
1855         c->tl_ptr->tlist_cstat = TL_CSTAT_READY;
1856         c->tl_ptr->tlist_fptr = 0;
1857
1858         return(0);
1859 }
1860
1861 /*
1862  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
1863  * to the mbuf data regions directly in the transmit lists. We also save a
1864  * copy of the pointers since the transmit list fragment pointers are
1865  * physical addresses.
1866  */
1867 static void
1868 tl_start(ifp)
1869         struct ifnet            *ifp;
1870 {
1871         struct tl_softc         *sc;
1872
1873         sc = ifp->if_softc;
1874         TL_LOCK(sc);
1875         tl_start_locked(ifp);
1876         TL_UNLOCK(sc);
1877 }
1878
1879 static void
1880 tl_start_locked(ifp)
1881         struct ifnet            *ifp;
1882 {
1883         struct tl_softc         *sc;
1884         struct mbuf             *m_head = NULL;
1885         u_int32_t               cmd;
1886         struct tl_chain         *prev = NULL, *cur_tx = NULL, *start_tx;
1887
1888         sc = ifp->if_softc;
1889         TL_LOCK_ASSERT(sc);
1890
1891         /*
1892          * Check for an available queue slot. If there are none,
1893          * punt.
1894          */
1895         if (sc->tl_cdata.tl_tx_free == NULL) {
1896                 ifp->if_drv_flags |= IFF_DRV_OACTIVE;
1897                 return;
1898         }
1899
1900         start_tx = sc->tl_cdata.tl_tx_free;
1901
1902         while(sc->tl_cdata.tl_tx_free != NULL) {
1903                 IF_DEQUEUE(&ifp->if_snd, m_head);
1904                 if (m_head == NULL)
1905                         break;
1906
1907                 /* Pick a chain member off the free list. */
1908                 cur_tx = sc->tl_cdata.tl_tx_free;
1909                 sc->tl_cdata.tl_tx_free = cur_tx->tl_next;
1910
1911                 cur_tx->tl_next = NULL;
1912
1913                 /* Pack the data into the list. */
1914                 tl_encap(sc, cur_tx, m_head);
1915
1916                 /* Chain it together */
1917                 if (prev != NULL) {
1918                         prev->tl_next = cur_tx;
1919                         prev->tl_ptr->tlist_fptr = vtophys(cur_tx->tl_ptr);
1920                 }
1921                 prev = cur_tx;
1922
1923                 /*
1924                  * If there's a BPF listener, bounce a copy of this frame
1925                  * to him.
1926                  */
1927                 BPF_MTAP(ifp, cur_tx->tl_mbuf);
1928         }
1929
1930         /*
1931          * If there are no packets queued, bail.
1932          */
1933         if (cur_tx == NULL)
1934                 return;
1935
1936         /*
1937          * That's all we can stands, we can't stands no more.
1938          * If there are no other transfers pending, then issue the
1939          * TX GO command to the adapter to start things moving.
1940          * Otherwise, just leave the data in the queue and let
1941          * the EOF/EOC interrupt handler send.
1942          */
1943         if (sc->tl_cdata.tl_tx_head == NULL) {
1944                 sc->tl_cdata.tl_tx_head = start_tx;
1945                 sc->tl_cdata.tl_tx_tail = cur_tx;
1946
1947                 if (sc->tl_txeoc) {
1948                         sc->tl_txeoc = 0;
1949                         CSR_WRITE_4(sc, TL_CH_PARM, vtophys(start_tx->tl_ptr));
1950                         cmd = CSR_READ_4(sc, TL_HOSTCMD);
1951                         cmd &= ~TL_CMD_RT;
1952                         cmd |= TL_CMD_GO|TL_CMD_INTSON;
1953                         CMD_PUT(sc, cmd);
1954                 }
1955         } else {
1956                 sc->tl_cdata.tl_tx_tail->tl_next = start_tx;
1957                 sc->tl_cdata.tl_tx_tail = cur_tx;
1958         }
1959
1960         /*
1961          * Set a timeout in case the chip goes out to lunch.
1962          */
1963         sc->tl_timer = 5;
1964 }
1965
1966 static void
1967 tl_init(xsc)
1968         void                    *xsc;
1969 {
1970         struct tl_softc         *sc = xsc;
1971
1972         TL_LOCK(sc);
1973         tl_init_locked(sc);
1974         TL_UNLOCK(sc);
1975 }
1976
1977 static void
1978 tl_init_locked(sc)
1979         struct tl_softc         *sc;
1980 {
1981         struct ifnet            *ifp = sc->tl_ifp;
1982         struct mii_data         *mii;
1983
1984         TL_LOCK_ASSERT(sc);
1985
1986         ifp = sc->tl_ifp;
1987
1988         /*
1989          * Cancel pending I/O.
1990          */
1991         tl_stop(sc);
1992
1993         /* Initialize TX FIFO threshold */
1994         tl_dio_clrbit(sc, TL_ACOMMIT, TL_AC_TXTHRESH);
1995         tl_dio_setbit(sc, TL_ACOMMIT, TL_AC_TXTHRESH_16LONG);
1996
1997         /* Set PCI burst size */
1998         tl_dio_write8(sc, TL_BSIZEREG, TL_RXBURST_16LONG|TL_TXBURST_16LONG);
1999
2000         /*
2001          * Set 'capture all frames' bit for promiscuous mode.
2002          */
2003         if (ifp->if_flags & IFF_PROMISC)
2004                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_CAF);
2005         else
2006                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_CAF);
2007
2008         /*
2009          * Set capture broadcast bit to capture broadcast frames.
2010          */
2011         if (ifp->if_flags & IFF_BROADCAST)
2012                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_NOBRX);
2013         else
2014                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_NOBRX);
2015
2016         tl_dio_write16(sc, TL_MAXRX, MCLBYTES);
2017
2018         /* Init our MAC address */
2019         tl_setfilt(sc, IF_LLADDR(sc->tl_ifp), 0);
2020
2021         /* Init multicast filter, if needed. */
2022         tl_setmulti(sc);
2023
2024         /* Init circular RX list. */
2025         if (tl_list_rx_init(sc) == ENOBUFS) {
2026                 device_printf(sc->tl_dev,
2027                     "initialization failed: no memory for rx buffers\n");
2028                 tl_stop(sc);
2029                 return;
2030         }
2031
2032         /* Init TX pointers. */
2033         tl_list_tx_init(sc);
2034
2035         /* Enable PCI interrupts. */
2036         CMD_SET(sc, TL_CMD_INTSON);
2037
2038         /* Load the address of the rx list */
2039         CMD_SET(sc, TL_CMD_RT);
2040         CSR_WRITE_4(sc, TL_CH_PARM, vtophys(&sc->tl_ldata->tl_rx_list[0]));
2041
2042         if (!sc->tl_bitrate) {
2043                 if (sc->tl_miibus != NULL) {
2044                         mii = device_get_softc(sc->tl_miibus);
2045                         mii_mediachg(mii);
2046                 }
2047         } else {
2048                 tl_ifmedia_upd(ifp);
2049         }
2050
2051         /* Send the RX go command */
2052         CMD_SET(sc, TL_CMD_GO|TL_CMD_NES|TL_CMD_RT);
2053
2054         ifp->if_drv_flags |= IFF_DRV_RUNNING;
2055         ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
2056
2057         /* Start the stats update counter */
2058         callout_reset(&sc->tl_stat_callout, hz, tl_stats_update, sc);
2059 }
2060
2061 /*
2062  * Set media options.
2063  */
2064 static int
2065 tl_ifmedia_upd(ifp)
2066         struct ifnet            *ifp;
2067 {
2068         struct tl_softc         *sc;
2069         struct mii_data         *mii = NULL;
2070
2071         sc = ifp->if_softc;
2072
2073         TL_LOCK(sc);
2074         if (sc->tl_bitrate)
2075                 tl_setmode(sc, sc->ifmedia.ifm_media);
2076         else {
2077                 mii = device_get_softc(sc->tl_miibus);
2078                 mii_mediachg(mii);
2079         }
2080         TL_UNLOCK(sc);
2081
2082         return(0);
2083 }
2084
2085 /*
2086  * Report current media status.
2087  */
2088 static void
2089 tl_ifmedia_sts(ifp, ifmr)
2090         struct ifnet            *ifp;
2091         struct ifmediareq       *ifmr;
2092 {
2093         struct tl_softc         *sc;
2094         struct mii_data         *mii;
2095
2096         sc = ifp->if_softc;
2097
2098         TL_LOCK(sc);
2099         ifmr->ifm_active = IFM_ETHER;
2100
2101         if (sc->tl_bitrate) {
2102                 if (tl_dio_read8(sc, TL_ACOMMIT) & TL_AC_MTXD1)
2103                         ifmr->ifm_active = IFM_ETHER|IFM_10_5;
2104                 else
2105                         ifmr->ifm_active = IFM_ETHER|IFM_10_T;
2106                 if (tl_dio_read8(sc, TL_ACOMMIT) & TL_AC_MTXD3)
2107                         ifmr->ifm_active |= IFM_HDX;
2108                 else
2109                         ifmr->ifm_active |= IFM_FDX;
2110                 return;
2111         } else {
2112                 mii = device_get_softc(sc->tl_miibus);
2113                 mii_pollstat(mii);
2114                 ifmr->ifm_active = mii->mii_media_active;
2115                 ifmr->ifm_status = mii->mii_media_status;
2116         }
2117         TL_UNLOCK(sc);
2118 }
2119
2120 static int
2121 tl_ioctl(ifp, command, data)
2122         struct ifnet            *ifp;
2123         u_long                  command;
2124         caddr_t                 data;
2125 {
2126         struct tl_softc         *sc = ifp->if_softc;
2127         struct ifreq            *ifr = (struct ifreq *) data;
2128         int                     error = 0;
2129
2130         switch(command) {
2131         case SIOCSIFFLAGS:
2132                 TL_LOCK(sc);
2133                 if (ifp->if_flags & IFF_UP) {
2134                         if (ifp->if_drv_flags & IFF_DRV_RUNNING &&
2135                             ifp->if_flags & IFF_PROMISC &&
2136                             !(sc->tl_if_flags & IFF_PROMISC)) {
2137                                 tl_dio_setbit(sc, TL_NETCMD, TL_CMD_CAF);
2138                                 tl_setmulti(sc);
2139                         } else if (ifp->if_drv_flags & IFF_DRV_RUNNING &&
2140                             !(ifp->if_flags & IFF_PROMISC) &&
2141                             sc->tl_if_flags & IFF_PROMISC) {
2142                                 tl_dio_clrbit(sc, TL_NETCMD, TL_CMD_CAF);
2143                                 tl_setmulti(sc);
2144                         } else
2145                                 tl_init_locked(sc);
2146                 } else {
2147                         if (ifp->if_drv_flags & IFF_DRV_RUNNING) {
2148                                 tl_stop(sc);
2149                         }
2150                 }
2151                 sc->tl_if_flags = ifp->if_flags;
2152                 TL_UNLOCK(sc);
2153                 error = 0;
2154                 break;
2155         case SIOCADDMULTI:
2156         case SIOCDELMULTI:
2157                 TL_LOCK(sc);
2158                 tl_setmulti(sc);
2159                 TL_UNLOCK(sc);
2160                 error = 0;
2161                 break;
2162         case SIOCSIFMEDIA:
2163         case SIOCGIFMEDIA:
2164                 if (sc->tl_bitrate)
2165                         error = ifmedia_ioctl(ifp, ifr, &sc->ifmedia, command);
2166                 else {
2167                         struct mii_data         *mii;
2168                         mii = device_get_softc(sc->tl_miibus);
2169                         error = ifmedia_ioctl(ifp, ifr,
2170                             &mii->mii_media, command);
2171                 }
2172                 break;
2173         default:
2174                 error = ether_ioctl(ifp, command, data);
2175                 break;
2176         }
2177
2178         return(error);
2179 }
2180
2181 static void
2182 tl_watchdog(sc)
2183         struct tl_softc         *sc;
2184 {
2185         struct ifnet            *ifp;
2186
2187         TL_LOCK_ASSERT(sc);
2188         ifp = sc->tl_ifp;
2189
2190         if_printf(ifp, "device timeout\n");
2191
2192         ifp->if_oerrors++;
2193
2194         tl_softreset(sc, 1);
2195         tl_init_locked(sc);
2196 }
2197
2198 /*
2199  * Stop the adapter and free any mbufs allocated to the
2200  * RX and TX lists.
2201  */
2202 static void
2203 tl_stop(sc)
2204         struct tl_softc         *sc;
2205 {
2206         register int            i;
2207         struct ifnet            *ifp;
2208
2209         TL_LOCK_ASSERT(sc);
2210
2211         ifp = sc->tl_ifp;
2212
2213         /* Stop the stats updater. */
2214         callout_stop(&sc->tl_stat_callout);
2215
2216         /* Stop the transmitter */
2217         CMD_CLR(sc, TL_CMD_RT);
2218         CMD_SET(sc, TL_CMD_STOP);
2219         CSR_WRITE_4(sc, TL_CH_PARM, 0);
2220
2221         /* Stop the receiver */
2222         CMD_SET(sc, TL_CMD_RT);
2223         CMD_SET(sc, TL_CMD_STOP);
2224         CSR_WRITE_4(sc, TL_CH_PARM, 0);
2225
2226         /*
2227          * Disable host interrupts.
2228          */
2229         CMD_SET(sc, TL_CMD_INTSOFF);
2230
2231         /*
2232          * Clear list pointer.
2233          */
2234         CSR_WRITE_4(sc, TL_CH_PARM, 0);
2235
2236         /*
2237          * Free the RX lists.
2238          */
2239         for (i = 0; i < TL_RX_LIST_CNT; i++) {
2240                 if (sc->tl_cdata.tl_rx_chain[i].tl_mbuf != NULL) {
2241                         m_freem(sc->tl_cdata.tl_rx_chain[i].tl_mbuf);
2242                         sc->tl_cdata.tl_rx_chain[i].tl_mbuf = NULL;
2243                 }
2244         }
2245         bzero((char *)&sc->tl_ldata->tl_rx_list,
2246                 sizeof(sc->tl_ldata->tl_rx_list));
2247
2248         /*
2249          * Free the TX list buffers.
2250          */
2251         for (i = 0; i < TL_TX_LIST_CNT; i++) {
2252                 if (sc->tl_cdata.tl_tx_chain[i].tl_mbuf != NULL) {
2253                         m_freem(sc->tl_cdata.tl_tx_chain[i].tl_mbuf);
2254                         sc->tl_cdata.tl_tx_chain[i].tl_mbuf = NULL;
2255                 }
2256         }
2257         bzero((char *)&sc->tl_ldata->tl_tx_list,
2258                 sizeof(sc->tl_ldata->tl_tx_list));
2259
2260         ifp->if_drv_flags &= ~(IFF_DRV_RUNNING | IFF_DRV_OACTIVE);
2261 }
2262
2263 /*
2264  * Stop all chip I/O so that the kernel's probe routines don't
2265  * get confused by errant DMAs when rebooting.
2266  */
2267 static int
2268 tl_shutdown(dev)
2269         device_t                dev;
2270 {
2271         struct tl_softc         *sc;
2272
2273         sc = device_get_softc(dev);
2274
2275         TL_LOCK(sc);
2276         tl_stop(sc);
2277         TL_UNLOCK(sc);
2278
2279         return (0);
2280 }