contrib/llvm/lib/Target/Mips/MicroMips32r6InstrInfo.td

   1 //=- MicroMips32r6InstrInfo.td - MicroMips r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes microMIPSr6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 //
  16 // Instruction Encodings
  17 //
  18 //===----------------------------------------------------------------------===//
  19 class ADD_MMR6_ENC : ARITH_FM_MMR6<"add", 0x110>;
  20 class ADDIU_MMR6_ENC : ADDI_FM_MMR6<"addiu", 0xc>;
  21 class ADDU_MMR6_ENC : ARITH_FM_MMR6<"addu", 0x150>;
  22 class ADDIUPC_MMR6_ENC : PCREL19_FM_MMR6<0b00>;
  23 class ALUIPC_MMR6_ENC : PCREL16_FM_MMR6<0b11111>;
  24 class AND_MMR6_ENC : ARITH_FM_MMR6<"and", 0x250>;
  25 class ANDI_MMR6_ENC : ADDI_FM_MMR6<"andi", 0x34>;
  26 class AUIPC_MMR6_ENC  : PCREL16_FM_MMR6<0b11110>;
  27 class ALIGN_MMR6_ENC : POOL32A_ALIGN_FM_MMR6<0b011111>;
  28 class AUI_MMR6_ENC : AUI_FM_MMR6;
  29 class BALC_MMR6_ENC  : BRANCH_OFF26_FM<0b101101>;
  30 class BC_MMR6_ENC : BRANCH_OFF26_FM<0b100101>;
  31 class BITSWAP_MMR6_ENC : POOL32A_BITSWAP_FM_MMR6<0b101100>;
  32 class BRK_MMR6_ENC : BREAK_MMR6_ENC<"break">;
  33 class BEQZALC_MMR6_ENC : CMP_BRANCH_1R_RT_OFF16_FM_MMR6<0b011101>;
  34 class BNEZALC_MMR6_ENC : CMP_BRANCH_1R_RT_OFF16_FM_MMR6<0b011111>;
  35 class BGTZALC_MMR6_ENC : CMP_BRANCH_1R_RT_OFF16_FM_MMR6<0b111000>;
  36 class BLTZALC_MMR6_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM_MMR6<0b111000>;
  37 class BGEZALC_MMR6_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM_MMR6<0b110000>;
  38 class BLEZALC_MMR6_ENC : CMP_BRANCH_1R_RT_OFF16_FM_MMR6<0b110000>;
  39 class CACHE_MMR6_ENC : CACHE_PREF_FM_MMR6<0b001000, 0b0110>;
  40 class CLO_MMR6_ENC : POOL32A_2R_FM_MMR6<0b0100101100>;
  41 class CLZ_MMR6_ENC : SPECIAL_2R_FM_MMR6<0b010000>;
  42 class DIV_MMR6_ENC : ARITH_FM_MMR6<"div", 0x118>;
  43 class DIVU_MMR6_ENC : ARITH_FM_MMR6<"divu", 0x198>;
  44 class EHB_MMR6_ENC : BARRIER_MMR6_ENC<"ehb", 0x3>;
  45 class EI_MMR6_ENC : EIDI_MMR6_ENC<"ei", 0x15d>;
  46 class ERET_MMR6_ENC : ERET_FM_MMR6<"eret">;
  47 class ERETNC_MMR6_ENC : ERETNC_FM_MMR6<"eretnc">;
  48 class JIALC_MMR6_ENC : JMP_IDX_COMPACT_FM<0b100000>;
  49 class JIC_MMR6_ENC   : JMP_IDX_COMPACT_FM<0b101000>;
  50 class LSA_MMR6_ENC : POOL32A_LSA_FM<0b001111>;
  51 class LWPC_MMR6_ENC  : PCREL19_FM_MMR6<0b01>;
  52 class MOD_MMR6_ENC : ARITH_FM_MMR6<"mod", 0x158>;
  53 class MODU_MMR6_ENC : ARITH_FM_MMR6<"modu", 0x1d8>;
  54 class MUL_MMR6_ENC : ARITH_FM_MMR6<"mul", 0x18>;
  55 class MUH_MMR6_ENC : ARITH_FM_MMR6<"muh", 0x58>;
  56 class MULU_MMR6_ENC : ARITH_FM_MMR6<"mulu", 0x98>;
  57 class MUHU_MMR6_ENC : ARITH_FM_MMR6<"muhu", 0xd8>;
  58 class NOR_MMR6_ENC : ARITH_FM_MMR6<"nor", 0x2d0>;
  59 class OR_MMR6_ENC : ARITH_FM_MMR6<"or", 0x290>;
  60 class ORI_MMR6_ENC : ADDI_FM_MMR6<"ori", 0x14>;
  61 class PREF_MMR6_ENC : CACHE_PREF_FM_MMR6<0b011000, 0b0010>;
  62 class SEB_MMR6_ENC : SIGN_EXTEND_FM_MMR6<"seb", 0b0010101100>;
  63 class SEH_MMR6_ENC : SIGN_EXTEND_FM_MMR6<"seh", 0b0011101100>;
  64 class SELEQZ_MMR6_ENC : POOL32A_FM_MMR6<0b0101000000>;
  65 class SELNEZ_MMR6_ENC : POOL32A_FM_MMR6<0b0110000000>;
  66 class SLL_MMR6_ENC : SHIFT_MMR6_ENC<"sll", 0x00, 0b0>;
  67 class SUB_MMR6_ENC : ARITH_FM_MMR6<"sub", 0x190>;
  68 class SUBU_MMR6_ENC : ARITH_FM_MMR6<"subu", 0x1d0>;
  69 class XOR_MMR6_ENC : ARITH_FM_MMR6<"xor", 0x310>;
  70 class XORI_MMR6_ENC : ADDI_FM_MMR6<"xori", 0x1c>;
  71
  72 class CMP_CBR_RT_Z_MMR6_DESC_BASE<string instr_asm, DAGOperand opnd,
  73                                   RegisterOperand GPROpnd>
  74     : BRANCH_DESC_BASE, MMR6Arch<instr_asm> {
  75   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
  76   dag OutOperandList = (outs);
  77   string AsmString = !strconcat(instr_asm, "\t$rt, $offset");
  78   list<Register> Defs = [AT];
  79 }
  80
  81 class BEQZALC_MMR6_DESC : CMP_CBR_RT_Z_MMR6_DESC_BASE<"beqzalc", brtarget_mm,
  82                                                       GPR32Opnd> {
  83   list<Register> Defs = [RA];
  84 }
  85
  86 class BGEZALC_MMR6_DESC : CMP_CBR_RT_Z_MMR6_DESC_BASE<"bgezalc", brtarget_mm,
  87                                                       GPR32Opnd> {
  88   list<Register> Defs = [RA];
  89 }
  90
  91 class BGTZALC_MMR6_DESC : CMP_CBR_RT_Z_MMR6_DESC_BASE<"bgtzalc", brtarget_mm,
  92                                                       GPR32Opnd> {
  93   list<Register> Defs = [RA];
  94 }
  95
  96 class BLEZALC_MMR6_DESC : CMP_CBR_RT_Z_MMR6_DESC_BASE<"blezalc", brtarget_mm,
  97                                                       GPR32Opnd> {
  98   list<Register> Defs = [RA];
  99 }
 100
 101 class BLTZALC_MMR6_DESC : CMP_CBR_RT_Z_MMR6_DESC_BASE<"bltzalc", brtarget_mm,
 102                                                       GPR32Opnd> {
 103   list<Register> Defs = [RA];
 104 }
 105
 106 class BNEZALC_MMR6_DESC : CMP_CBR_RT_Z_MMR6_DESC_BASE<"bnezalc", brtarget_mm,
 107                                                       GPR32Opnd> {
 108   list<Register> Defs = [RA];
 109 }
 110
 111 //===----------------------------------------------------------------------===//
 112 //
 113 // Instruction Descriptions
 114 //
 115 //===----------------------------------------------------------------------===//
 116
 117 class ADD_MMR6_DESC : ArithLogicR<"add", GPR32Opnd>;
 118 class ADDIU_MMR6_DESC : ArithLogicI<"addiu", simm16, GPR32Opnd>;
 119 class ADDU_MMR6_DESC : ArithLogicR<"addu", GPR32Opnd>;
 120 class MUL_MMR6_DESC : ArithLogicR<"mul", GPR32Opnd>;
 121 class MUH_MMR6_DESC : ArithLogicR<"muh", GPR32Opnd>;
 122 class MULU_MMR6_DESC : ArithLogicR<"mulu", GPR32Opnd>;
 123 class MUHU_MMR6_DESC : ArithLogicR<"muhu", GPR32Opnd>;
 124
 125 class BC_MMR6_DESC_BASE<string instr_asm, DAGOperand opnd>
 126     : BRANCH_DESC_BASE, MMR6Arch<instr_asm> {
 127   dag InOperandList = (ins opnd:$offset);
 128   dag OutOperandList = (outs);
 129   string AsmString = !strconcat(instr_asm, "\t$offset");
 130   bit isBarrier = 1;
 131 }
 132
 133 class BALC_MMR6_DESC : BC_MMR6_DESC_BASE<"balc", brtarget26> {
 134   bit isCall = 1;
 135   list<Register> Defs = [RA];
 136 }
 137 class BC_MMR6_DESC : BC_MMR6_DESC_BASE<"bc", brtarget26>;
 138 class SUB_MMR6_DESC : ArithLogicR<"sub", GPR32Opnd>;
 139 class SUBU_MMR6_DESC : ArithLogicR<"subu", GPR32Opnd>;
 140
 141 class BITSWAP_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
 142     : MMR6Arch<instr_asm> {
 143   dag OutOperandList = (outs GPROpnd:$rd);
 144   dag InOperandList = (ins GPROpnd:$rt);
 145   string AsmString = !strconcat(instr_asm, "\t$rd, $rt");
 146   list<dag> Pattern = [];
 147 }
 148
 149 class BITSWAP_MMR6_DESC : BITSWAP_MMR6_DESC_BASE<"bitswap", GPR32Opnd>;
 150
 151 class BRK_MMR6_DESC : BRK_FT<"break">;
 152
 153 class CACHE_HINT_MMR6_DESC<string instr_asm, Operand MemOpnd,
 154                            RegisterOperand GPROpnd> : MMR6Arch<instr_asm> {
 155   dag OutOperandList = (outs);
 156   dag InOperandList = (ins MemOpnd:$addr, uimm5:$hint);
 157   string AsmString = !strconcat(instr_asm, "\t$hint, $addr");
 158   list<dag> Pattern = [];
 159   string DecoderMethod = "DecodeCacheOpMM";
 160 }
 161
 162 class CACHE_MMR6_DESC : CACHE_HINT_MMR6_DESC<"cache", mem_mm_12, GPR32Opnd>;
 163 class PREF_MMR6_DESC : CACHE_HINT_MMR6_DESC<"pref", mem_mm_12, GPR32Opnd>;
 164
 165 class CLO_CLZ_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
 166     : MMR6Arch<instr_asm> {
 167   dag OutOperandList = (outs GPROpnd:$rt);
 168   dag InOperandList = (ins GPROpnd:$rs);
 169   string AsmString = !strconcat(instr_asm, "\t$rt, $rs");
 170 }
 171
 172 class CLO_MMR6_DESC : CLO_CLZ_MMR6_DESC_BASE<"clo", GPR32Opnd>;
 173 class CLZ_MMR6_DESC : CLO_CLZ_MMR6_DESC_BASE<"clz", GPR32Opnd>;
 174
 175 class EHB_MMR6_DESC : Barrier<"ehb">;
 176 class EI_MMR6_DESC : DEI_FT<"ei", GPR32Opnd>;
 177
 178 class ERET_MMR6_DESC : ER_FT<"eret">;
 179 class ERETNC_MMR6_DESC : ER_FT<"eretnc">;
 180
 181 class JMP_MMR6_IDX_COMPACT_DESC_BASE<string opstr, DAGOperand opnd,
 182                                      RegisterOperand GPROpnd>
 183     : MMR6Arch<opstr> {
 184   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
 185   string AsmString = !strconcat(opstr, "\t$rt, $offset");
 186   list<dag> Pattern = [];
 187   bit isTerminator = 1;
 188   bit hasDelaySlot = 0;
 189 }
 190
 191 class JIALC_MMR6_DESC : JMP_MMR6_IDX_COMPACT_DESC_BASE<"jialc", calloffset16,
 192                                                        GPR32Opnd> {
 193   bit isCall = 1;
 194   list<Register> Defs = [RA];
 195 }
 196
 197 class JIC_MMR6_DESC : JMP_MMR6_IDX_COMPACT_DESC_BASE<"jic", jmpoffset16,
 198                                                      GPR32Opnd> {
 199   bit isBarrier = 1;
 200   list<Register> Defs = [AT];
 201 }
 202
 203 class ALIGN_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 204                       Operand ImmOpnd>  : MMR6Arch<instr_asm> {
 205   dag OutOperandList = (outs GPROpnd:$rd);
 206   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, ImmOpnd:$bp);
 207   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $bp");
 208   list<dag> Pattern = [];
 209 }
 210
 211 class ALIGN_MMR6_DESC : ALIGN_MMR6_DESC_BASE<"align", GPR32Opnd, uimm2>;
 212
 213 class AUI_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
 214     : MMR6Arch<instr_asm> {
 215   dag OutOperandList = (outs GPROpnd:$rt);
 216   dag InOperandList = (ins GPROpnd:$rs, simm16:$imm);
 217   string AsmString = !strconcat(instr_asm, "\t$rt, $rs, $imm");
 218   list<dag> Pattern = [];
 219 }
 220
 221 class AUI_MMR6_DESC : AUI_MMR6_DESC_BASE<"aui", GPR32Opnd>;
 222
 223 class SEB_MMR6_DESC : SignExtInReg<"seb", i8, GPR32Opnd, II_SEB>;
 224 class SEH_MMR6_DESC : SignExtInReg<"seh", i16, GPR32Opnd, II_SEH>;
 225 class ALUIPC_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
 226     : MMR6Arch<instr_asm> {
 227   dag OutOperandList = (outs GPROpnd:$rt);
 228   dag InOperandList = (ins simm16:$imm);
 229   string AsmString = !strconcat(instr_asm, "\t$rt, $imm");
 230   list<dag> Pattern = [];
 231 }
 232
 233 class ALUIPC_MMR6_DESC : ALUIPC_MMR6_DESC_BASE<"aluipc", GPR32Opnd>;
 234 class AUIPC_MMR6_DESC : ALUIPC_MMR6_DESC_BASE<"auipc", GPR32Opnd>;
 235
 236 class LSA_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 237                          Operand ImmOpnd> : MMR6Arch<instr_asm> {
 238   dag OutOperandList = (outs GPROpnd:$rd);
 239   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, ImmOpnd:$imm2);
 240   string AsmString = !strconcat(instr_asm, "\t$rt, $rs, $rd, $imm2");
 241   list<dag> Pattern = [];
 242 }
 243
 244 class LSA_MMR6_DESC : LSA_MMR6_DESC_BASE<"lsa", GPR32Opnd, uimm2>;
 245
 246 class PCREL_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 247                            Operand ImmOpnd> : MMR6Arch<instr_asm> {
 248   dag OutOperandList = (outs GPROpnd:$rt);
 249   dag InOperandList = (ins ImmOpnd:$imm);
 250   string AsmString = !strconcat(instr_asm, "\t$rt, $imm");
 251   list<dag> Pattern = [];
 252 }
 253
 254 class ADDIUPC_MMR6_DESC : PCREL_MMR6_DESC_BASE<"addiupc", GPR32Opnd, simm19_lsl2>;
 255 class LWPC_MMR6_DESC: PCREL_MMR6_DESC_BASE<"lwpc", GPR32Opnd, simm19_lsl2>;
 256
 257 class SELEQNE_Z_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
 258     : MMR6Arch<instr_asm> {
 259   dag OutOperandList = (outs GPROpnd:$rd);
 260   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 261   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 262   list<dag> Pattern = [];
 263 }
 264
 265 class SELEQZ_MMR6_DESC : SELEQNE_Z_MMR6_DESC_BASE<"seleqz", GPR32Opnd>;
 266 class SELNEZ_MMR6_DESC : SELEQNE_Z_MMR6_DESC_BASE<"selnez", GPR32Opnd>;
 267 class SLL_MMR6_DESC : shift_rotate_imm<"sll", uimm5, GPR32Opnd, II_SLL>;
 268 class DIV_MMR6_DESC : ArithLogicR<"div", GPR32Opnd>;
 269 class DIVU_MMR6_DESC : ArithLogicR<"divu", GPR32Opnd>;
 270 class MOD_MMR6_DESC : ArithLogicR<"mod", GPR32Opnd>;
 271 class MODU_MMR6_DESC : ArithLogicR<"modu", GPR32Opnd>;
 272 class AND_MMR6_DESC : ArithLogicR<"and", GPR32Opnd>;
 273 class ANDI_MMR6_DESC : ArithLogicI<"andi", simm16, GPR32Opnd>;
 274 class NOR_MMR6_DESC : ArithLogicR<"nor", GPR32Opnd>;
 275 class OR_MMR6_DESC : ArithLogicR<"or", GPR32Opnd>;
 276 class ORI_MMR6_DESC : ArithLogicI<"ori", simm16, GPR32Opnd>;
 277 class XOR_MMR6_DESC : ArithLogicR<"xor", GPR32Opnd>;
 278 class XORI_MMR6_DESC : ArithLogicI<"xori", simm16, GPR32Opnd>;
 279
 280 //===----------------------------------------------------------------------===//
 281 //
 282 // Instruction Definitions
 283 //
 284 //===----------------------------------------------------------------------===//
 285
 286 let DecoderNamespace = "MicroMips32r6" in {
 287 def ADD_MMR6 : StdMMR6Rel, ADD_MMR6_DESC, ADD_MMR6_ENC, ISA_MICROMIPS32R6;
 288 def ADDIU_MMR6 : StdMMR6Rel, ADDIU_MMR6_DESC, ADDIU_MMR6_ENC, ISA_MICROMIPS32R6;
 289 def ADDU_MMR6 : StdMMR6Rel, ADDU_MMR6_DESC, ADDU_MMR6_ENC, ISA_MICROMIPS32R6;
 290 def ADDIUPC_MMR6 : R6MMR6Rel, ADDIUPC_MMR6_ENC, ADDIUPC_MMR6_DESC,
 291                    ISA_MICROMIPS32R6;
 292 def ALUIPC_MMR6 : R6MMR6Rel, ALUIPC_MMR6_ENC, ALUIPC_MMR6_DESC,
 293                   ISA_MICROMIPS32R6;
 294 def AND_MMR6 : StdMMR6Rel, AND_MMR6_DESC, AND_MMR6_ENC, ISA_MICROMIPS32R6;
 295 def ANDI_MMR6 : StdMMR6Rel, ANDI_MMR6_DESC, ANDI_MMR6_ENC, ISA_MICROMIPS32R6;
 296 def AUIPC_MMR6 : R6MMR6Rel, AUIPC_MMR6_ENC, AUIPC_MMR6_DESC, ISA_MICROMIPS32R6;
 297 def ALIGN_MMR6 : R6MMR6Rel, ALIGN_MMR6_ENC, ALIGN_MMR6_DESC, ISA_MICROMIPS32R6;
 298 def AUI_MMR6 : R6MMR6Rel, AUI_MMR6_ENC, AUI_MMR6_DESC, ISA_MICROMIPS32R6;
 299 def BALC_MMR6 : R6MMR6Rel, BALC_MMR6_ENC, BALC_MMR6_DESC, ISA_MICROMIPS32R6;
 300 def BC_MMR6 : R6MMR6Rel, BC_MMR6_ENC, BC_MMR6_DESC, ISA_MICROMIPS32R6;
 301 def BITSWAP_MMR6 : R6MMR6Rel, BITSWAP_MMR6_ENC, BITSWAP_MMR6_DESC,
 302                    ISA_MICROMIPS32R6;
 303 def BEQZALC_MMR6 : R6MMR6Rel, BEQZALC_MMR6_ENC, BEQZALC_MMR6_DESC,
 304                    ISA_MICROMIPS32R6;
 305 def BGEZALC_MMR6 : R6MMR6Rel, BGEZALC_MMR6_ENC, BGEZALC_MMR6_DESC,
 306                    ISA_MICROMIPS32R6;
 307 def BGTZALC_MMR6 : R6MMR6Rel, BGTZALC_MMR6_ENC, BGTZALC_MMR6_DESC,
 308                    ISA_MICROMIPS32R6;
 309 def BLEZALC_MMR6 : R6MMR6Rel, BLEZALC_MMR6_ENC, BLEZALC_MMR6_DESC,
 310                    ISA_MICROMIPS32R6;
 311 def BLTZALC_MMR6 : R6MMR6Rel, BLTZALC_MMR6_ENC, BLTZALC_MMR6_DESC,
 312                    ISA_MICROMIPS32R6;
 313 def BNEZALC_MMR6 : R6MMR6Rel, BNEZALC_MMR6_ENC, BNEZALC_MMR6_DESC,
 314                    ISA_MICROMIPS32R6;
 315 def BREAK_MMR6 : StdMMR6Rel, BRK_MMR6_DESC, BRK_MMR6_ENC, ISA_MICROMIPS32R6;
 316 def CACHE_MMR6 : R6MMR6Rel, CACHE_MMR6_ENC, CACHE_MMR6_DESC, ISA_MICROMIPS32R6;
 317 def CLO_MMR6 : R6MMR6Rel, CLO_MMR6_ENC, CLO_MMR6_DESC, ISA_MICROMIPS32R6;
 318 def CLZ_MMR6 : R6MMR6Rel, CLZ_MMR6_ENC, CLZ_MMR6_DESC, ISA_MICROMIPS32R6;
 319 def DIV_MMR6 : R6MMR6Rel, DIV_MMR6_DESC, DIV_MMR6_ENC, ISA_MICROMIPS32R6;
 320 def DIVU_MMR6 : R6MMR6Rel, DIVU_MMR6_DESC, DIVU_MMR6_ENC, ISA_MICROMIPS32R6;
 321 def EHB_MMR6 : StdMMR6Rel, EHB_MMR6_DESC, EHB_MMR6_ENC, ISA_MICROMIPS32R6;
 322 def EI_MMR6 : StdMMR6Rel, EI_MMR6_DESC, EI_MMR6_ENC, ISA_MICROMIPS32R6;
 323 def ERET_MMR6 : R6MMR6Rel, ERET_MMR6_DESC, ERET_MMR6_ENC, ISA_MICROMIPS32R6;
 324 def ERETNC_MMR6 : R6MMR6Rel, ERETNC_MMR6_DESC, ERETNC_MMR6_ENC,
 325                   ISA_MICROMIPS32R6;
 326 def JIALC_MMR6 : R6MMR6Rel, JIALC_MMR6_ENC, JIALC_MMR6_DESC, ISA_MICROMIPS32R6;
 327 def JIC_MMR6 : R6MMR6Rel, JIC_MMR6_ENC, JIC_MMR6_DESC, ISA_MICROMIPS32R6;
 328 def LSA_MMR6 : R6MMR6Rel, LSA_MMR6_ENC, LSA_MMR6_DESC, ISA_MICROMIPS32R6;
 329 def LWPC_MMR6 : R6MMR6Rel, LWPC_MMR6_ENC, LWPC_MMR6_DESC, ISA_MICROMIPS32R6;
 330 def MOD_MMR6 : R6MMR6Rel, MOD_MMR6_DESC, MOD_MMR6_ENC, ISA_MICROMIPS32R6;
 331 def MODU_MMR6 : R6MMR6Rel, MODU_MMR6_DESC, MODU_MMR6_ENC, ISA_MICROMIPS32R6;
 332 def MUL_MMR6 : R6MMR6Rel, MUL_MMR6_DESC, MUL_MMR6_ENC, ISA_MICROMIPS32R6;
 333 def MUH_MMR6 : R6MMR6Rel, MUH_MMR6_DESC, MUH_MMR6_ENC, ISA_MICROMIPS32R6;
 334 def MULU_MMR6 : R6MMR6Rel, MULU_MMR6_DESC, MULU_MMR6_ENC, ISA_MICROMIPS32R6;
 335 def MUHU_MMR6 : R6MMR6Rel, MUHU_MMR6_DESC, MUHU_MMR6_ENC, ISA_MICROMIPS32R6;
 336 def NOR_MMR6 : StdMMR6Rel, NOR_MMR6_DESC, NOR_MMR6_ENC, ISA_MICROMIPS32R6;
 337 def OR_MMR6 : StdMMR6Rel, OR_MMR6_DESC, OR_MMR6_ENC, ISA_MICROMIPS32R6;
 338 def ORI_MMR6 : StdMMR6Rel, ORI_MMR6_DESC, ORI_MMR6_ENC, ISA_MICROMIPS32R6;
 339 def PREF_MMR6 : R6MMR6Rel, PREF_MMR6_ENC, PREF_MMR6_DESC, ISA_MICROMIPS32R6;
 340 def SEB_MMR6 : StdMMR6Rel, SEB_MMR6_DESC, SEB_MMR6_ENC, ISA_MICROMIPS32R6;
 341 def SEH_MMR6 : StdMMR6Rel, SEH_MMR6_DESC, SEH_MMR6_ENC, ISA_MICROMIPS32R6;
 342 def SELEQZ_MMR6 : R6MMR6Rel, SELEQZ_MMR6_ENC, SELEQZ_MMR6_DESC,
 343                   ISA_MICROMIPS32R6;
 344 def SELNEZ_MMR6 : R6MMR6Rel, SELNEZ_MMR6_ENC, SELNEZ_MMR6_DESC,
 345                   ISA_MICROMIPS32R6;
 346 def SLL_MMR6 : StdMMR6Rel, SLL_MMR6_DESC, SLL_MMR6_ENC, ISA_MICROMIPS32R6;
 347 def SUB_MMR6 : StdMMR6Rel, SUB_MMR6_DESC, SUB_MMR6_ENC, ISA_MICROMIPS32R6;
 348 def SUBU_MMR6 : StdMMR6Rel, SUBU_MMR6_DESC, SUBU_MMR6_ENC, ISA_MICROMIPS32R6;
 349 def XOR_MMR6 : StdMMR6Rel, XOR_MMR6_DESC, XOR_MMR6_ENC, ISA_MICROMIPS32R6;
 350 def XORI_MMR6 : StdMMR6Rel, XORI_MMR6_DESC, XORI_MMR6_ENC, ISA_MICROMIPS32R6;
 351 }
 352
 353 //===----------------------------------------------------------------------===//
 354 //
 355 // MicroMips instruction aliases
 356 //
 357 //===----------------------------------------------------------------------===//
 358
 359 def : MipsInstAlias<"ei", (EI_MMR6 ZERO), 1>, ISA_MICROMIPS32R6;
 360 def : MipsInstAlias<"nop", (SLL_MMR6 ZERO, ZERO, 0), 1>, ISA_MICROMIPS32R6;