contrib/llvm/lib/Target/PowerPC/PPCSubtarget.cpp

   1 //===-- PowerPCSubtarget.cpp - PPC Subtarget Information ------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the PPC specific subclass of TargetSubtargetInfo.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "PPCSubtarget.h"
  15 #include "PPC.h"
  16 #include "PPCRegisterInfo.h"
  17 #include "PPCTargetMachine.h"
  18 #include "llvm/CodeGen/MachineFunction.h"
  19 #include "llvm/CodeGen/MachineScheduler.h"
  20 #include "llvm/IR/Attributes.h"
  21 #include "llvm/IR/Function.h"
  22 #include "llvm/IR/GlobalValue.h"
  23 #include "llvm/Support/CommandLine.h"
  24 #include "llvm/Support/TargetRegistry.h"
  25 #include "llvm/Target/TargetMachine.h"
  26 #include <cstdlib>
  27
  28 using namespace llvm;
  29
  30 #define DEBUG_TYPE "ppc-subtarget"
  31
  32 #define GET_SUBTARGETINFO_TARGET_DESC
  33 #define GET_SUBTARGETINFO_CTOR
  34 #include "PPCGenSubtargetInfo.inc"
  35
  36 static cl::opt<bool> UseSubRegLiveness("ppc-track-subreg-liveness",
  37 cl::desc("Enable subregister liveness tracking for PPC"), cl::Hidden);
  38
  39 static cl::opt<bool> QPXStackUnaligned("qpx-stack-unaligned",
  40   cl::desc("Even when QPX is enabled the stack is not 32-byte aligned"),
  41   cl::Hidden);
  42
  43 PPCSubtarget &PPCSubtarget::initializeSubtargetDependencies(StringRef CPU,
  44                                                             StringRef FS) {
  45   initializeEnvironment();
  46   initSubtargetFeatures(CPU, FS);
  47   return *this;
  48 }
  49
  50 PPCSubtarget::PPCSubtarget(const Triple &TT, const std::string &CPU,
  51                            const std::string &FS, const PPCTargetMachine &TM)
  52     : PPCGenSubtargetInfo(TT, CPU, FS), TargetTriple(TT),
  53       IsPPC64(TargetTriple.getArch() == Triple::ppc64 ||
  54               TargetTriple.getArch() == Triple::ppc64le),
  55       TM(TM), FrameLowering(initializeSubtargetDependencies(CPU, FS)),
  56       InstrInfo(*this), TLInfo(TM, *this) {}
  57
  58 void PPCSubtarget::initializeEnvironment() {
  59   StackAlignment = 16;
  60   DarwinDirective = PPC::DIR_NONE;
  61   HasMFOCRF = false;
  62   Has64BitSupport = false;
  63   Use64BitRegs = false;
  64   UseCRBits = false;
  65   HasHardFloat = false;
  66   HasAltivec = false;
  67   HasSPE = false;
  68   HasQPX = false;
  69   HasVSX = false;
  70   HasP8Vector = false;
  71   HasP8Altivec = false;
  72   HasP8Crypto = false;
  73   HasP9Vector = false;
  74   HasP9Altivec = false;
  75   HasFCPSGN = false;
  76   HasFSQRT = false;
  77   HasFRE = false;
  78   HasFRES = false;
  79   HasFRSQRTE = false;
  80   HasFRSQRTES = false;
  81   HasRecipPrec = false;
  82   HasSTFIWX = false;
  83   HasLFIWAX = false;
  84   HasFPRND = false;
  85   HasFPCVT = false;
  86   HasISEL = false;
  87   HasBPERMD = false;
  88   HasExtDiv = false;
  89   HasCMPB = false;
  90   HasLDBRX = false;
  91   IsBookE = false;
  92   HasOnlyMSYNC = false;
  93   IsPPC4xx = false;
  94   IsPPC6xx = false;
  95   IsE500 = false;
  96   FeatureMFTB = false;
  97   DeprecatedDST = false;
  98   HasLazyResolverStubs = false;
  99   HasICBT = false;
 100   HasInvariantFunctionDescriptors = false;
 101   HasPartwordAtomics = false;
 102   HasDirectMove = false;
 103   IsQPXStackUnaligned = false;
 104   HasHTM = false;
 105   HasFusion = false;
 106   HasFloat128 = false;
 107   IsISA3_0 = false;
 108   UseLongCalls = false;
 109
 110   HasPOPCNTD = POPCNTD_Unavailable;
 111 }
 112
 113 void PPCSubtarget::initSubtargetFeatures(StringRef CPU, StringRef FS) {
 114   // Determine default and user specified characteristics
 115   std::string CPUName = CPU;
 116   if (CPUName.empty() || CPU == "generic") {
 117     // If cross-compiling with -march=ppc64le without -mcpu
 118     if (TargetTriple.getArch() == Triple::ppc64le)
 119       CPUName = "ppc64le";
 120     else
 121       CPUName = "generic";
 122   }
 123
 124   // Initialize scheduling itinerary for the specified CPU.
 125   InstrItins = getInstrItineraryForCPU(CPUName);
 126
 127   // Parse features string.
 128   ParseSubtargetFeatures(CPUName, FS);
 129
 130   // If the user requested use of 64-bit regs, but the cpu selected doesn't
 131   // support it, ignore.
 132   if (IsPPC64 && has64BitSupport())
 133     Use64BitRegs = true;
 134
 135   // Set up darwin-specific properties.
 136   if (isDarwin())
 137     HasLazyResolverStubs = true;
 138
 139   // QPX requires a 32-byte aligned stack. Note that we need to do this if
 140   // we're compiling for a BG/Q system regardless of whether or not QPX
 141   // is enabled because external functions will assume this alignment.
 142   IsQPXStackUnaligned = QPXStackUnaligned;
 143   StackAlignment = getPlatformStackAlignment();
 144
 145   // Determine endianness.
 146   // FIXME: Part of the TargetMachine.
 147   IsLittleEndian = (TargetTriple.getArch() == Triple::ppc64le);
 148 }
 149
 150 /// Return true if accesses to the specified global have to go through a dyld
 151 /// lazy resolution stub.  This means that an extra load is required to get the
 152 /// address of the global.
 153 bool PPCSubtarget::hasLazyResolverStub(const GlobalValue *GV) const {
 154   if (!HasLazyResolverStubs)
 155     return false;
 156   if (!TM.shouldAssumeDSOLocal(*GV->getParent(), GV))
 157     return true;
 158   // 32 bit macho has no relocation for a-b if a is undefined, even if b is in
 159   // the section that is being relocated. This means we have to use o load even
 160   // for GVs that are known to be local to the dso.
 161   if (GV->isDeclarationForLinker() || GV->hasCommonLinkage())
 162     return true;
 163   return false;
 164 }
 165
 166 // Embedded cores need aggressive scheduling (and some others also benefit).
 167 static bool needsAggressiveScheduling(unsigned Directive) {
 168   switch (Directive) {
 169   default: return false;
 170   case PPC::DIR_440:
 171   case PPC::DIR_A2:
 172   case PPC::DIR_E500mc:
 173   case PPC::DIR_E5500:
 174   case PPC::DIR_PWR7:
 175   case PPC::DIR_PWR8:
 176   // FIXME: Same as P8 until POWER9 scheduling info is available
 177   case PPC::DIR_PWR9:
 178     return true;
 179   }
 180 }
 181
 182 bool PPCSubtarget::enableMachineScheduler() const {
 183   // Enable MI scheduling for the embedded cores.
 184   // FIXME: Enable this for all cores (some additional modeling
 185   // may be necessary).
 186   return needsAggressiveScheduling(DarwinDirective);
 187 }
 188
 189 // This overrides the PostRAScheduler bit in the SchedModel for each CPU.
 190 bool PPCSubtarget::enablePostRAScheduler() const { return true; }
 191
 192 PPCGenSubtargetInfo::AntiDepBreakMode PPCSubtarget::getAntiDepBreakMode() const {
 193   return TargetSubtargetInfo::ANTIDEP_ALL;
 194 }
 195
 196 void PPCSubtarget::getCriticalPathRCs(RegClassVector &CriticalPathRCs) const {
 197   CriticalPathRCs.clear();
 198   CriticalPathRCs.push_back(isPPC64() ?
 199                             &PPC::G8RCRegClass : &PPC::GPRCRegClass);
 200 }
 201
 202 void PPCSubtarget::overrideSchedPolicy(MachineSchedPolicy &Policy,
 203                                        unsigned NumRegionInstrs) const {
 204   if (needsAggressiveScheduling(DarwinDirective)) {
 205     Policy.OnlyTopDown = false;
 206     Policy.OnlyBottomUp = false;
 207   }
 208
 209   // Spilling is generally expensive on all PPC cores, so always enable
 210   // register-pressure tracking.
 211   Policy.ShouldTrackPressure = true;
 212 }
 213
 214 bool PPCSubtarget::useAA() const {
 215   // Use AA during code generation for the embedded cores.
 216   return needsAggressiveScheduling(DarwinDirective);
 217 }
 218
 219 bool PPCSubtarget::enableSubRegLiveness() const {
 220   return UseSubRegLiveness;
 221 }
 222
 223 unsigned char PPCSubtarget::classifyGlobalReference(
 224     const GlobalValue *GV) const {
 225   // Note that currently we don't generate non-pic references.
 226   // If a caller wants that, this will have to be updated.
 227
 228   // Large code model always uses the TOC even for local symbols.
 229   if (TM.getCodeModel() == CodeModel::Large)
 230     return PPCII::MO_PIC_FLAG | PPCII::MO_NLP_FLAG;
 231
 232   unsigned char flags = PPCII::MO_PIC_FLAG;
 233
 234   // Only if the relocation mode is PIC do we have to worry about
 235   // interposition. In all other cases we can use a slightly looser standard to
 236   // decide how to access the symbol.
 237   if (TM.getRelocationModel() == Reloc::PIC_) {
 238     // If it's local, or it's non-default, it can't be interposed.
 239     if (!GV->hasLocalLinkage() &&
 240         GV->hasDefaultVisibility()) {
 241       flags |= PPCII::MO_NLP_FLAG;
 242     }
 243     return flags;
 244   }
 245
 246   if (GV->isStrongDefinitionForLinker())
 247     return flags;
 248   return flags | PPCII::MO_NLP_FLAG;
 249 }
 250
 251 bool PPCSubtarget::isELFv2ABI() const { return TM.isELFv2ABI(); }
 252 bool PPCSubtarget::isPPC64() const { return TM.isPPC64(); }