lib/Target/MBlaze/MBlazeInstrInfo.cpp

   1 //===- MBlazeInstrInfo.cpp - MBlaze Instruction Information -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the MBlaze implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "MBlazeInstrInfo.h"
  15 #include "MBlazeTargetMachine.h"
  16 #include "MBlazeMachineFunction.h"
  17 #include "llvm/ADT/STLExtras.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineRegisterInfo.h"
  20 #include "llvm/Support/ErrorHandling.h"
  21 #include "MBlazeGenInstrInfo.inc"
  22
  23 using namespace llvm;
  24
  25 MBlazeInstrInfo::MBlazeInstrInfo(MBlazeTargetMachine &tm)
  26   : TargetInstrInfoImpl(MBlazeInsts, array_lengthof(MBlazeInsts)),
  27     TM(tm), RI(*TM.getSubtargetImpl(), *this) {}
  28
  29 static bool isZeroImm(const MachineOperand &op) {
  30   return op.isImm() && op.getImm() == 0;
  31 }
  32
  33 /// Return true if the instruction is a register to register move and
  34 /// leave the source and dest operands in the passed parameters.
  35 bool MBlazeInstrInfo::
  36 isMoveInstr(const MachineInstr &MI, unsigned &SrcReg, unsigned &DstReg,
  37             unsigned &SrcSubIdx, unsigned &DstSubIdx) const {
  38   SrcSubIdx = DstSubIdx = 0; // No sub-registers.
  39
  40   // add $dst, $src, $zero || addu $dst, $zero, $src
  41   // or  $dst, $src, $zero || or   $dst, $zero, $src
  42   if ((MI.getOpcode() == MBlaze::ADD) || (MI.getOpcode() == MBlaze::OR)) {
  43     if (MI.getOperand(1).isReg() && MI.getOperand(1).getReg() == MBlaze::R0) {
  44       DstReg = MI.getOperand(0).getReg();
  45       SrcReg = MI.getOperand(2).getReg();
  46       return true;
  47     } else if (MI.getOperand(2).isReg() &&
  48                MI.getOperand(2).getReg() == MBlaze::R0) {
  49       DstReg = MI.getOperand(0).getReg();
  50       SrcReg = MI.getOperand(1).getReg();
  51       return true;
  52     }
  53   }
  54
  55   // addi $dst, $src, 0
  56   // ori  $dst, $src, 0
  57   if ((MI.getOpcode() == MBlaze::ADDI) || (MI.getOpcode() == MBlaze::ORI)) {
  58     if ((MI.getOperand(1).isReg()) && (isZeroImm(MI.getOperand(2)))) {
  59       DstReg = MI.getOperand(0).getReg();
  60       SrcReg = MI.getOperand(1).getReg();
  61       return true;
  62     }
  63   }
  64
  65   return false;
  66 }
  67
  68 /// isLoadFromStackSlot - If the specified machine instruction is a direct
  69 /// load from a stack slot, return the virtual or physical register number of
  70 /// the destination along with the FrameIndex of the loaded stack slot.  If
  71 /// not, return 0.  This predicate must return 0 if the instruction has
  72 /// any side effects other than loading from the stack slot.
  73 unsigned MBlazeInstrInfo::
  74 isLoadFromStackSlot(const MachineInstr *MI, int &FrameIndex) const {
  75   if (MI->getOpcode() == MBlaze::LWI) {
  76     if ((MI->getOperand(2).isFI()) && // is a stack slot
  77         (MI->getOperand(1).isImm()) &&  // the imm is zero
  78         (isZeroImm(MI->getOperand(1)))) {
  79       FrameIndex = MI->getOperand(2).getIndex();
  80       return MI->getOperand(0).getReg();
  81     }
  82   }
  83
  84   return 0;
  85 }
  86
  87 /// isStoreToStackSlot - If the specified machine instruction is a direct
  88 /// store to a stack slot, return the virtual or physical register number of
  89 /// the source reg along with the FrameIndex of the loaded stack slot.  If
  90 /// not, return 0.  This predicate must return 0 if the instruction has
  91 /// any side effects other than storing to the stack slot.
  92 unsigned MBlazeInstrInfo::
  93 isStoreToStackSlot(const MachineInstr *MI, int &FrameIndex) const {
  94   if (MI->getOpcode() == MBlaze::SWI) {
  95     if ((MI->getOperand(2).isFI()) && // is a stack slot
  96         (MI->getOperand(1).isImm()) &&  // the imm is zero
  97         (isZeroImm(MI->getOperand(1)))) {
  98       FrameIndex = MI->getOperand(2).getIndex();
  99       return MI->getOperand(0).getReg();
 100     }
 101   }
 102   return 0;
 103 }
 104
 105 /// insertNoop - If data hazard condition is found insert the target nop
 106 /// instruction.
 107 void MBlazeInstrInfo::
 108 insertNoop(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI) const {
 109   DebugLoc DL;
 110   if (MI != MBB.end()) DL = MI->getDebugLoc();
 111   BuildMI(MBB, MI, DL, get(MBlaze::NOP));
 112 }
 113
 114 bool MBlazeInstrInfo::
 115 copyRegToReg(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 116              unsigned DestReg, unsigned SrcReg,
 117              const TargetRegisterClass *DestRC,
 118              const TargetRegisterClass *SrcRC) const {
 119   DebugLoc DL;
 120   llvm::BuildMI(MBB, I, DL, get(MBlaze::ADD), DestReg)
 121       .addReg(SrcReg).addReg(MBlaze::R0);
 122   return true;
 123 }
 124
 125 void MBlazeInstrInfo::
 126 storeRegToStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 127                     unsigned SrcReg, bool isKill, int FI,
 128                     const TargetRegisterClass *RC) const {
 129   DebugLoc DL;
 130   BuildMI(MBB, I, DL, get(MBlaze::SWI)).addReg(SrcReg,getKillRegState(isKill))
 131     .addImm(0).addFrameIndex(FI);
 132 }
 133
 134 void MBlazeInstrInfo::
 135 loadRegFromStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 136                      unsigned DestReg, int FI,
 137                      const TargetRegisterClass *RC) const {
 138   DebugLoc DL;
 139   BuildMI(MBB, I, DL, get(MBlaze::LWI), DestReg)
 140       .addImm(0).addFrameIndex(FI);
 141 }
 142
 143 MachineInstr *MBlazeInstrInfo::
 144 foldMemoryOperandImpl(MachineFunction &MF,
 145                       MachineInstr* MI,
 146                       const SmallVectorImpl<unsigned> &Ops, int FI) const {
 147   if (Ops.size() != 1) return NULL;
 148
 149   MachineInstr *NewMI = NULL;
 150
 151   switch (MI->getOpcode()) {
 152   case MBlaze::OR:
 153   case MBlaze::ADD:
 154     if ((MI->getOperand(0).isReg()) &&
 155         (MI->getOperand(2).isReg()) &&
 156         (MI->getOperand(2).getReg() == MBlaze::R0) &&
 157         (MI->getOperand(1).isReg())) {
 158       if (Ops[0] == 0) {    // COPY -> STORE
 159         unsigned SrcReg = MI->getOperand(1).getReg();
 160         bool isKill = MI->getOperand(1).isKill();
 161         bool isUndef = MI->getOperand(1).isUndef();
 162         NewMI = BuildMI(MF, MI->getDebugLoc(), get(MBlaze::SW))
 163           .addReg(SrcReg, getKillRegState(isKill) | getUndefRegState(isUndef))
 164           .addImm(0).addFrameIndex(FI);
 165       } else {              // COPY -> LOAD
 166         unsigned DstReg = MI->getOperand(0).getReg();
 167         bool isDead = MI->getOperand(0).isDead();
 168         bool isUndef = MI->getOperand(0).isUndef();
 169         NewMI = BuildMI(MF, MI->getDebugLoc(), get(MBlaze::LW))
 170           .addReg(DstReg, RegState::Define | getDeadRegState(isDead) |
 171                   getUndefRegState(isUndef))
 172           .addImm(0).addFrameIndex(FI);
 173       }
 174     }
 175     break;
 176   }
 177
 178   return NewMI;
 179 }
 180
 181 //===----------------------------------------------------------------------===//
 182 // Branch Analysis
 183 //===----------------------------------------------------------------------===//
 184 unsigned MBlazeInstrInfo::
 185 InsertBranch(MachineBasicBlock &MBB, MachineBasicBlock *TBB,
 186              MachineBasicBlock *FBB,
 187              const SmallVectorImpl<MachineOperand> &Cond) const {
 188   // Can only insert uncond branches so far.
 189   assert(Cond.empty() && !FBB && TBB && "Can only handle uncond branches!");
 190   BuildMI(&MBB, DebugLoc(), get(MBlaze::BRI)).addMBB(TBB);
 191   return 1;
 192 }
 193
 194 /// getGlobalBaseReg - Return a virtual register initialized with the
 195 /// the global base register value. Output instructions required to
 196 /// initialize the register in the function entry block, if necessary.
 197 ///
 198 unsigned MBlazeInstrInfo::getGlobalBaseReg(MachineFunction *MF) const {
 199   MBlazeFunctionInfo *MBlazeFI = MF->getInfo<MBlazeFunctionInfo>();
 200   unsigned GlobalBaseReg = MBlazeFI->getGlobalBaseReg();
 201   if (GlobalBaseReg != 0)
 202     return GlobalBaseReg;
 203
 204   // Insert the set of GlobalBaseReg into the first MBB of the function
 205   MachineBasicBlock &FirstMBB = MF->front();
 206   MachineBasicBlock::iterator MBBI = FirstMBB.begin();
 207   MachineRegisterInfo &RegInfo = MF->getRegInfo();
 208   const TargetInstrInfo *TII = MF->getTarget().getInstrInfo();
 209
 210   GlobalBaseReg = RegInfo.createVirtualRegister(MBlaze::CPURegsRegisterClass);
 211   bool Ok = TII->copyRegToReg(FirstMBB, MBBI, GlobalBaseReg, MBlaze::R20,
 212                               MBlaze::CPURegsRegisterClass,
 213                               MBlaze::CPURegsRegisterClass);
 214   assert(Ok && "Couldn't assign to global base register!");
 215   Ok = Ok; // Silence warning when assertions are turned off.
 216   RegInfo.addLiveIn(MBlaze::R20);
 217
 218   MBlazeFI->setGlobalBaseReg(GlobalBaseReg);
 219   return GlobalBaseReg;
 220 }