lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/LLVMContext.h"
  23 #include "llvm/PassManager.h"
  24 #include "llvm/CodeGen/JITCodeEmitter.h"
  25 #include "llvm/CodeGen/MachineFunctionPass.h"
  26 #include "llvm/CodeGen/MachineInstr.h"
  27 #include "llvm/CodeGen/MachineModuleInfo.h"
  28 #include "llvm/CodeGen/Passes.h"
  29 #include "llvm/Function.h"
  30 #include "llvm/ADT/Statistic.h"
  31 #include "llvm/MC/MCCodeEmitter.h"
  32 #include "llvm/MC/MCExpr.h"
  33 #include "llvm/MC/MCInst.h"
  34 #include "llvm/Support/Debug.h"
  35 #include "llvm/Support/ErrorHandling.h"
  36 #include "llvm/Support/raw_ostream.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 using namespace llvm;
  39
  40 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  41
  42 namespace {
  43   template<class CodeEmitter>
  44   class Emitter : public MachineFunctionPass {
  45     const X86InstrInfo  *II;
  46     const TargetData    *TD;
  47     X86TargetMachine    &TM;
  48     CodeEmitter         &MCE;
  49     intptr_t PICBaseOffset;
  50     bool Is64BitMode;
  51     bool IsPIC;
  52   public:
  53     static char ID;
  54     explicit Emitter(X86TargetMachine &tm, CodeEmitter &mce)
  55       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  56       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  57       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  58     Emitter(X86TargetMachine &tm, CodeEmitter &mce,
  59             const X86InstrInfo &ii, const TargetData &td, bool is64)
  60       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  61       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  62       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  63
  64     bool runOnMachineFunction(MachineFunction &MF);
  65
  66     virtual const char *getPassName() const {
  67       return "X86 Machine Code Emitter";
  68     }
  69
  70     void emitInstruction(const MachineInstr &MI,
  71                          const TargetInstrDesc *Desc);
  72
  73     void getAnalysisUsage(AnalysisUsage &AU) const {
  74       AU.setPreservesAll();
  75       AU.addRequired<MachineModuleInfo>();
  76       MachineFunctionPass::getAnalysisUsage(AU);
  77     }
  78
  79   private:
  80     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  81     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  82                            intptr_t Disp = 0, intptr_t PCAdj = 0,
  83                            bool Indirect = false);
  84     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  85     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, intptr_t Disp = 0,
  86                               intptr_t PCAdj = 0);
  87     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  88                               intptr_t PCAdj = 0);
  89
  90     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  91                                intptr_t Adj = 0, bool IsPCRel = true);
  92
  93     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  94     void emitRegModRMByte(unsigned RegOpcodeField);
  95     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  96     void emitConstant(uint64_t Val, unsigned Size);
  97
  98     void emitMemModRMByte(const MachineInstr &MI,
  99                           unsigned Op, unsigned RegOpcodeField,
 100                           intptr_t PCAdj = 0);
 101
 102     unsigned getX86RegNum(unsigned RegNo) const;
 103   };
 104
 105 template<class CodeEmitter>
 106   char Emitter<CodeEmitter>::ID = 0;
 107 } // end anonymous namespace.
 108
 109 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 110 /// to the specified templated MachineCodeEmitter object.
 111 FunctionPass *llvm::createX86JITCodeEmitterPass(X86TargetMachine &TM,
 112                                                 JITCodeEmitter &JCE) {
 113   return new Emitter<JITCodeEmitter>(TM, JCE);
 114 }
 115
 116 template<class CodeEmitter>
 117 bool Emitter<CodeEmitter>::runOnMachineFunction(MachineFunction &MF) {
 118
 119   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 120
 121   II = TM.getInstrInfo();
 122   TD = TM.getTargetData();
 123   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 124   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 125
 126   do {
 127     DEBUG(dbgs() << "JITTing function '"
 128           << MF.getFunction()->getName() << "'\n");
 129     MCE.startFunction(MF);
 130     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 131          MBB != E; ++MBB) {
 132       MCE.StartMachineBasicBlock(MBB);
 133       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 134            I != E; ++I) {
 135         const TargetInstrDesc &Desc = I->getDesc();
 136         emitInstruction(*I, &Desc);
 137         // MOVPC32r is basically a call plus a pop instruction.
 138         if (Desc.getOpcode() == X86::MOVPC32r)
 139           emitInstruction(*I, &II->get(X86::POP32r));
 140         NumEmitted++;  // Keep track of the # of mi's emitted
 141       }
 142     }
 143   } while (MCE.finishFunction(MF));
 144
 145   return false;
 146 }
 147
 148 /// emitPCRelativeBlockAddress - This method keeps track of the information
 149 /// necessary to resolve the address of this block later and emits a dummy
 150 /// value.
 151 ///
 152 template<class CodeEmitter>
 153 void Emitter<CodeEmitter>::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 154   // Remember where this reference was and where it is to so we can
 155   // deal with it later.
 156   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 157                                              X86::reloc_pcrel_word, MBB));
 158   MCE.emitWordLE(0);
 159 }
 160
 161 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 162 /// this is part of a "take the address of a global" instruction.
 163 ///
 164 template<class CodeEmitter>
 165 void Emitter<CodeEmitter>::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 166                                 intptr_t Disp /* = 0 */,
 167                                 intptr_t PCAdj /* = 0 */,
 168                                 bool Indirect /* = false */) {
 169   intptr_t RelocCST = Disp;
 170   if (Reloc == X86::reloc_picrel_word)
 171     RelocCST = PICBaseOffset;
 172   else if (Reloc == X86::reloc_pcrel_word)
 173     RelocCST = PCAdj;
 174   MachineRelocation MR = Indirect
 175     ? MachineRelocation::getIndirectSymbol(MCE.getCurrentPCOffset(), Reloc,
 176                                            GV, RelocCST, false)
 177     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 178                                GV, RelocCST, false);
 179   MCE.addRelocation(MR);
 180   // The relocated value will be added to the displacement
 181   if (Reloc == X86::reloc_absolute_dword)
 182     MCE.emitDWordLE(Disp);
 183   else
 184     MCE.emitWordLE((int32_t)Disp);
 185 }
 186
 187 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 188 /// be emitted to the current location in the function, and allow it to be PC
 189 /// relative.
 190 template<class CodeEmitter>
 191 void Emitter<CodeEmitter>::emitExternalSymbolAddress(const char *ES,
 192                                                      unsigned Reloc) {
 193   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 194
 195   // X86 never needs stubs because instruction selection will always pick
 196   // an instruction sequence that is large enough to hold any address
 197   // to a symbol.
 198   // (see X86ISelLowering.cpp, near 2039: X86TargetLowering::LowerCall)
 199   bool NeedStub = false;
 200   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 201                                                  Reloc, ES, RelocCST,
 202                                                  0, NeedStub));
 203   if (Reloc == X86::reloc_absolute_dword)
 204     MCE.emitDWordLE(0);
 205   else
 206     MCE.emitWordLE(0);
 207 }
 208
 209 /// emitConstPoolAddress - Arrange for the address of an constant pool
 210 /// to be emitted to the current location in the function, and allow it to be PC
 211 /// relative.
 212 template<class CodeEmitter>
 213 void Emitter<CodeEmitter>::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 214                                    intptr_t Disp /* = 0 */,
 215                                    intptr_t PCAdj /* = 0 */) {
 216   intptr_t RelocCST = 0;
 217   if (Reloc == X86::reloc_picrel_word)
 218     RelocCST = PICBaseOffset;
 219   else if (Reloc == X86::reloc_pcrel_word)
 220     RelocCST = PCAdj;
 221   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 222                                                     Reloc, CPI, RelocCST));
 223   // The relocated value will be added to the displacement
 224   if (Reloc == X86::reloc_absolute_dword)
 225     MCE.emitDWordLE(Disp);
 226   else
 227     MCE.emitWordLE((int32_t)Disp);
 228 }
 229
 230 /// emitJumpTableAddress - Arrange for the address of a jump table to
 231 /// be emitted to the current location in the function, and allow it to be PC
 232 /// relative.
 233 template<class CodeEmitter>
 234 void Emitter<CodeEmitter>::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 235                                    intptr_t PCAdj /* = 0 */) {
 236   intptr_t RelocCST = 0;
 237   if (Reloc == X86::reloc_picrel_word)
 238     RelocCST = PICBaseOffset;
 239   else if (Reloc == X86::reloc_pcrel_word)
 240     RelocCST = PCAdj;
 241   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 242                                                     Reloc, JTI, RelocCST));
 243   // The relocated value will be added to the displacement
 244   if (Reloc == X86::reloc_absolute_dword)
 245     MCE.emitDWordLE(0);
 246   else
 247     MCE.emitWordLE(0);
 248 }
 249
 250 template<class CodeEmitter>
 251 unsigned Emitter<CodeEmitter>::getX86RegNum(unsigned RegNo) const {
 252   return X86RegisterInfo::getX86RegNum(RegNo);
 253 }
 254
 255 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 256                                       unsigned RM) {
 257   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 258   return RM | (RegOpcode << 3) | (Mod << 6);
 259 }
 260
 261 template<class CodeEmitter>
 262 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned ModRMReg,
 263                                             unsigned RegOpcodeFld){
 264   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 265 }
 266
 267 template<class CodeEmitter>
 268 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned RegOpcodeFld) {
 269   MCE.emitByte(ModRMByte(3, RegOpcodeFld, 0));
 270 }
 271
 272 template<class CodeEmitter>
 273 void Emitter<CodeEmitter>::emitSIBByte(unsigned SS,
 274                                        unsigned Index,
 275                                        unsigned Base) {
 276   // SIB byte is in the same format as the ModRMByte...
 277   MCE.emitByte(ModRMByte(SS, Index, Base));
 278 }
 279
 280 template<class CodeEmitter>
 281 void Emitter<CodeEmitter>::emitConstant(uint64_t Val, unsigned Size) {
 282   // Output the constant in little endian byte order...
 283   for (unsigned i = 0; i != Size; ++i) {
 284     MCE.emitByte(Val & 255);
 285     Val >>= 8;
 286   }
 287 }
 288
 289 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 290 /// sign-extended field.
 291 static bool isDisp8(int Value) {
 292   return Value == (signed char)Value;
 293 }
 294
 295 static bool gvNeedsNonLazyPtr(const MachineOperand &GVOp,
 296                               const TargetMachine &TM) {
 297   // For Darwin-64, simulate the linktime GOT by using the same non-lazy-pointer
 298   // mechanism as 32-bit mode.
 299   if (TM.getSubtarget<X86Subtarget>().is64Bit() &&
 300       !TM.getSubtarget<X86Subtarget>().isTargetDarwin())
 301     return false;
 302
 303   // Return true if this is a reference to a stub containing the address of the
 304   // global, not the global itself.
 305   return isGlobalStubReference(GVOp.getTargetFlags());
 306 }
 307
 308 template<class CodeEmitter>
 309 void Emitter<CodeEmitter>::emitDisplacementField(const MachineOperand *RelocOp,
 310                                                  int DispVal,
 311                                                  intptr_t Adj /* = 0 */,
 312                                                  bool IsPCRel /* = true */) {
 313   // If this is a simple integer displacement that doesn't require a relocation,
 314   // emit it now.
 315   if (!RelocOp) {
 316     emitConstant(DispVal, 4);
 317     return;
 318   }
 319
 320   // Otherwise, this is something that requires a relocation.  Emit it as such
 321   // now.
 322   unsigned RelocType = Is64BitMode ?
 323     (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 324     : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 325   if (RelocOp->isGlobal()) {
 326     // In 64-bit static small code model, we could potentially emit absolute.
 327     // But it's probably not beneficial. If the MCE supports using RIP directly
 328     // do it, otherwise fallback to absolute (this is determined by IsPCRel).
 329     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 330     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 331     bool Indirect = gvNeedsNonLazyPtr(*RelocOp, TM);
 332     emitGlobalAddress(RelocOp->getGlobal(), RelocType, RelocOp->getOffset(),
 333                       Adj, Indirect);
 334   } else if (RelocOp->isSymbol()) {
 335     emitExternalSymbolAddress(RelocOp->getSymbolName(), RelocType);
 336   } else if (RelocOp->isCPI()) {
 337     emitConstPoolAddress(RelocOp->getIndex(), RelocType,
 338                          RelocOp->getOffset(), Adj);
 339   } else {
 340     assert(RelocOp->isJTI() && "Unexpected machine operand!");
 341     emitJumpTableAddress(RelocOp->getIndex(), RelocType, Adj);
 342   }
 343 }
 344
 345 template<class CodeEmitter>
 346 void Emitter<CodeEmitter>::emitMemModRMByte(const MachineInstr &MI,
 347                                             unsigned Op,unsigned RegOpcodeField,
 348                                             intptr_t PCAdj) {
 349   const MachineOperand &Op3 = MI.getOperand(Op+3);
 350   int DispVal = 0;
 351   const MachineOperand *DispForReloc = 0;
 352
 353   // Figure out what sort of displacement we have to handle here.
 354   if (Op3.isGlobal()) {
 355     DispForReloc = &Op3;
 356   } else if (Op3.isSymbol()) {
 357     DispForReloc = &Op3;
 358   } else if (Op3.isCPI()) {
 359     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 360       DispForReloc = &Op3;
 361     } else {
 362       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 363       DispVal += Op3.getOffset();
 364     }
 365   } else if (Op3.isJTI()) {
 366     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 367       DispForReloc = &Op3;
 368     } else {
 369       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 370     }
 371   } else {
 372     DispVal = Op3.getImm();
 373   }
 374
 375   const MachineOperand &Base     = MI.getOperand(Op);
 376   const MachineOperand &Scale    = MI.getOperand(Op+1);
 377   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 378
 379   unsigned BaseReg = Base.getReg();
 380
 381   // Indicate that the displacement will use an pcrel or absolute reference
 382   // by default. MCEs able to resolve addresses on-the-fly use pcrel by default
 383   // while others, unless explicit asked to use RIP, use absolute references.
 384   bool IsPCRel = MCE.earlyResolveAddresses() ? true : false;
 385
 386   // Is a SIB byte needed?
 387   // If no BaseReg, issue a RIP relative instruction only if the MCE can
 388   // resolve addresses on-the-fly, otherwise use SIB (Intel Manual 2A, table
 389   // 2-7) and absolute references.
 390   unsigned BaseRegNo = -1U;
 391   if (BaseReg != 0 && BaseReg != X86::RIP)
 392     BaseRegNo = getX86RegNum(BaseReg);
 393
 394   if (// The SIB byte must be used if there is an index register.
 395       IndexReg.getReg() == 0 &&
 396       // The SIB byte must be used if the base is ESP/RSP/R12, all of which
 397       // encode to an R/M value of 4, which indicates that a SIB byte is
 398       // present.
 399       BaseRegNo != N86::ESP &&
 400       // If there is no base register and we're in 64-bit mode, we need a SIB
 401       // byte to emit an addr that is just 'disp32' (the non-RIP relative form).
 402       (!Is64BitMode || BaseReg != 0)) {
 403     if (BaseReg == 0 ||          // [disp32]     in X86-32 mode
 404         BaseReg == X86::RIP) {   // [disp32+RIP] in X86-64 mode
 405       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 406       emitDisplacementField(DispForReloc, DispVal, PCAdj, true);
 407       return;
 408     }
 409
 410     // If the base is not EBP/ESP and there is no displacement, use simple
 411     // indirect register encoding, this handles addresses like [EAX].  The
 412     // encoding for [EBP] with no displacement means [disp32] so we handle it
 413     // by emitting a displacement of 0 below.
 414     if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 415       MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 416       return;
 417     }
 418
 419     // Otherwise, if the displacement fits in a byte, encode as [REG+disp8].
 420     if (!DispForReloc && isDisp8(DispVal)) {
 421       MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 422       emitConstant(DispVal, 1);
 423       return;
 424     }
 425
 426     // Otherwise, emit the most general non-SIB encoding: [REG+disp32]
 427     MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 428     emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 429     return;
 430   }
 431
 432   // Otherwise we need a SIB byte, so start by outputting the ModR/M byte first.
 433   assert(IndexReg.getReg() != X86::ESP &&
 434          IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 435
 436   bool ForceDisp32 = false;
 437   bool ForceDisp8  = false;
 438   if (BaseReg == 0) {
 439     // If there is no base register, we emit the special case SIB byte with
 440     // MOD=0, BASE=4, to JUST get the index, scale, and displacement.
 441     MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 442     ForceDisp32 = true;
 443   } else if (DispForReloc) {
 444     // Emit the normal disp32 encoding.
 445     MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 446     ForceDisp32 = true;
 447   } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 448     // Emit no displacement ModR/M byte
 449     MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 450   } else if (isDisp8(DispVal)) {
 451     // Emit the disp8 encoding...
 452     MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 453     ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 454   } else {
 455     // Emit the normal disp32 encoding...
 456     MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 457   }
 458
 459   // Calculate what the SS field value should be...
 460   static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 461   unsigned SS = SSTable[Scale.getImm()];
 462
 463   if (BaseReg == 0) {
 464     // Handle the SIB byte for the case where there is no base, see Intel
 465     // Manual 2A, table 2-7. The displacement has already been output.
 466     unsigned IndexRegNo;
 467     if (IndexReg.getReg())
 468       IndexRegNo = getX86RegNum(IndexReg.getReg());
 469     else // Examples: [ESP+1*<noreg>+4] or [scaled idx]+disp32 (MOD=0,BASE=5)
 470       IndexRegNo = 4;
 471     emitSIBByte(SS, IndexRegNo, 5);
 472   } else {
 473     unsigned BaseRegNo = getX86RegNum(BaseReg);
 474     unsigned IndexRegNo;
 475     if (IndexReg.getReg())
 476       IndexRegNo = getX86RegNum(IndexReg.getReg());
 477     else
 478       IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 479     emitSIBByte(SS, IndexRegNo, BaseRegNo);
 480   }
 481
 482   // Do we need to output a displacement?
 483   if (ForceDisp8) {
 484     emitConstant(DispVal, 1);
 485   } else if (DispVal != 0 || ForceDisp32) {
 486     emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 487   }
 488 }
 489
 490 template<class CodeEmitter>
 491 void Emitter<CodeEmitter>::emitInstruction(const MachineInstr &MI,
 492                                            const TargetInstrDesc *Desc) {
 493   DEBUG(dbgs() << MI);
 494
 495   MCE.processDebugLoc(MI.getDebugLoc(), true);
 496
 497   unsigned Opcode = Desc->Opcode;
 498
 499   // Emit the lock opcode prefix as needed.
 500   if (Desc->TSFlags & X86II::LOCK)
 501     MCE.emitByte(0xF0);
 502
 503   // Emit segment override opcode prefix as needed.
 504   switch (Desc->TSFlags & X86II::SegOvrMask) {
 505   case X86II::FS:
 506     MCE.emitByte(0x64);
 507     break;
 508   case X86II::GS:
 509     MCE.emitByte(0x65);
 510     break;
 511   default: llvm_unreachable("Invalid segment!");
 512   case 0: break;  // No segment override!
 513   }
 514
 515   // Emit the repeat opcode prefix as needed.
 516   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP)
 517     MCE.emitByte(0xF3);
 518
 519   // Emit the operand size opcode prefix as needed.
 520   if (Desc->TSFlags & X86II::OpSize)
 521     MCE.emitByte(0x66);
 522
 523   // Emit the address size opcode prefix as needed.
 524   if (Desc->TSFlags & X86II::AdSize)
 525     MCE.emitByte(0x67);
 526
 527   bool Need0FPrefix = false;
 528   switch (Desc->TSFlags & X86II::Op0Mask) {
 529   case X86II::TB:  // Two-byte opcode prefix
 530   case X86II::T8:  // 0F 38
 531   case X86II::TA:  // 0F 3A
 532     Need0FPrefix = true;
 533     break;
 534   case X86II::TF: // F2 0F 38
 535     MCE.emitByte(0xF2);
 536     Need0FPrefix = true;
 537     break;
 538   case X86II::REP: break; // already handled.
 539   case X86II::XS:   // F3 0F
 540     MCE.emitByte(0xF3);
 541     Need0FPrefix = true;
 542     break;
 543   case X86II::XD:   // F2 0F
 544     MCE.emitByte(0xF2);
 545     Need0FPrefix = true;
 546     break;
 547   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 548   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 549     MCE.emitByte(0xD8+
 550                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 551                                    >> X86II::Op0Shift));
 552     break; // Two-byte opcode prefix
 553   default: llvm_unreachable("Invalid prefix!");
 554   case 0: break;  // No prefix!
 555   }
 556
 557   // Handle REX prefix.
 558   if (Is64BitMode) {
 559     if (unsigned REX = X86InstrInfo::determineREX(MI))
 560       MCE.emitByte(0x40 | REX);
 561   }
 562
 563   // 0x0F escape code must be emitted just before the opcode.
 564   if (Need0FPrefix)
 565     MCE.emitByte(0x0F);
 566
 567   switch (Desc->TSFlags & X86II::Op0Mask) {
 568   case X86II::TF:    // F2 0F 38
 569   case X86II::T8:    // 0F 38
 570     MCE.emitByte(0x38);
 571     break;
 572   case X86II::TA:    // 0F 3A
 573     MCE.emitByte(0x3A);
 574     break;
 575   }
 576
 577   // If this is a two-address instruction, skip one of the register operands.
 578   unsigned NumOps = Desc->getNumOperands();
 579   unsigned CurOp = 0;
 580   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 581     ++CurOp;
 582   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 583     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 584     --NumOps;
 585
 586   unsigned char BaseOpcode = X86II::getBaseOpcodeFor(Desc->TSFlags);
 587   switch (Desc->TSFlags & X86II::FormMask) {
 588   default:
 589     llvm_unreachable("Unknown FormMask value in X86 MachineCodeEmitter!");
 590   case X86II::Pseudo:
 591     // Remember the current PC offset, this is the PIC relocation
 592     // base address.
 593     switch (Opcode) {
 594     default:
 595       llvm_unreachable("psuedo instructions should be removed before code"
 596                        " emission");
 597       break;
 598     case TargetOpcode::INLINEASM:
 599       // We allow inline assembler nodes with empty bodies - they can
 600       // implicitly define registers, which is ok for JIT.
 601       if (MI.getOperand(0).getSymbolName()[0])
 602         llvm_report_error("JIT does not support inline asm!");
 603       break;
 604     case TargetOpcode::DBG_LABEL:
 605     case TargetOpcode::EH_LABEL:
 606     case TargetOpcode::GC_LABEL:
 607       MCE.emitLabel(MI.getOperand(0).getImm());
 608       break;
 609     case TargetOpcode::IMPLICIT_DEF:
 610     case TargetOpcode::KILL:
 611     case X86::FP_REG_KILL:
 612       break;
 613     case X86::MOVPC32r: {
 614       // This emits the "call" portion of this pseudo instruction.
 615       MCE.emitByte(BaseOpcode);
 616       emitConstant(0, X86II::getSizeOfImm(Desc->TSFlags));
 617       // Remember PIC base.
 618       PICBaseOffset = (intptr_t) MCE.getCurrentPCOffset();
 619       X86JITInfo *JTI = TM.getJITInfo();
 620       JTI->setPICBase(MCE.getCurrentPCValue());
 621       break;
 622     }
 623     }
 624     CurOp = NumOps;
 625     break;
 626   case X86II::RawFrm: {
 627     MCE.emitByte(BaseOpcode);
 628
 629     if (CurOp == NumOps)
 630       break;
 631
 632     const MachineOperand &MO = MI.getOperand(CurOp++);
 633
 634     DEBUG(dbgs() << "RawFrm CurOp " << CurOp << "\n");
 635     DEBUG(dbgs() << "isMBB " << MO.isMBB() << "\n");
 636     DEBUG(dbgs() << "isGlobal " << MO.isGlobal() << "\n");
 637     DEBUG(dbgs() << "isSymbol " << MO.isSymbol() << "\n");
 638     DEBUG(dbgs() << "isImm " << MO.isImm() << "\n");
 639
 640     if (MO.isMBB()) {
 641       emitPCRelativeBlockAddress(MO.getMBB());
 642       break;
 643     }
 644
 645     if (MO.isGlobal()) {
 646       emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 647                         MO.getOffset(), 0);
 648       break;
 649     }
 650
 651     if (MO.isSymbol()) {
 652       emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 653       break;
 654     }
 655
 656     // FIXME: Only used by hackish MCCodeEmitter, remove when dead.
 657     if (MO.isJTI()) {
 658       emitJumpTableAddress(MO.getIndex(), X86::reloc_pcrel_word);
 659       break;
 660     }
 661
 662     assert(MO.isImm() && "Unknown RawFrm operand!");
 663     if (Opcode == X86::CALLpcrel32 || Opcode == X86::CALL64pcrel32) {
 664       // Fix up immediate operand for pc relative calls.
 665       intptr_t Imm = (intptr_t)MO.getImm();
 666       Imm = Imm - MCE.getCurrentPCValue() - 4;
 667       emitConstant(Imm, X86II::getSizeOfImm(Desc->TSFlags));
 668     } else
 669       emitConstant(MO.getImm(), X86II::getSizeOfImm(Desc->TSFlags));
 670     break;
 671   }
 672
 673   case X86II::AddRegFrm: {
 674     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 675
 676     if (CurOp == NumOps)
 677       break;
 678
 679     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 680     unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
 681     if (MO1.isImm()) {
 682       emitConstant(MO1.getImm(), Size);
 683       break;
 684     }
 685
 686     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 687       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 688     if (Opcode == X86::MOV64ri64i32)
 689       rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 690     // This should not occur on Darwin for relocatable objects.
 691     if (Opcode == X86::MOV64ri)
 692       rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 693     if (MO1.isGlobal()) {
 694       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 695       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 696                         Indirect);
 697     } else if (MO1.isSymbol())
 698       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 699     else if (MO1.isCPI())
 700       emitConstPoolAddress(MO1.getIndex(), rt);
 701     else if (MO1.isJTI())
 702       emitJumpTableAddress(MO1.getIndex(), rt);
 703     break;
 704   }
 705
 706   case X86II::MRMDestReg: {
 707     MCE.emitByte(BaseOpcode);
 708     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 709                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 710     CurOp += 2;
 711     if (CurOp != NumOps)
 712       emitConstant(MI.getOperand(CurOp++).getImm(),
 713                    X86II::getSizeOfImm(Desc->TSFlags));
 714     break;
 715   }
 716   case X86II::MRMDestMem: {
 717     MCE.emitByte(BaseOpcode);
 718     emitMemModRMByte(MI, CurOp,
 719                      getX86RegNum(MI.getOperand(CurOp + X86AddrNumOperands)
 720                                   .getReg()));
 721     CurOp +=  X86AddrNumOperands + 1;
 722     if (CurOp != NumOps)
 723       emitConstant(MI.getOperand(CurOp++).getImm(),
 724                    X86II::getSizeOfImm(Desc->TSFlags));
 725     break;
 726   }
 727
 728   case X86II::MRMSrcReg:
 729     MCE.emitByte(BaseOpcode);
 730     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 731                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 732     CurOp += 2;
 733     if (CurOp != NumOps)
 734       emitConstant(MI.getOperand(CurOp++).getImm(),
 735                    X86II::getSizeOfImm(Desc->TSFlags));
 736     break;
 737
 738   case X86II::MRMSrcMem: {
 739     // FIXME: Maybe lea should have its own form?
 740     int AddrOperands;
 741     if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
 742         Opcode == X86::LEA16r || Opcode == X86::LEA32r)
 743       AddrOperands = X86AddrNumOperands - 1; // No segment register
 744     else
 745       AddrOperands = X86AddrNumOperands;
 746
 747     intptr_t PCAdj = (CurOp + AddrOperands + 1 != NumOps) ?
 748       X86II::getSizeOfImm(Desc->TSFlags) : 0;
 749
 750     MCE.emitByte(BaseOpcode);
 751     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 752                      PCAdj);
 753     CurOp += AddrOperands + 1;
 754     if (CurOp != NumOps)
 755       emitConstant(MI.getOperand(CurOp++).getImm(),
 756                    X86II::getSizeOfImm(Desc->TSFlags));
 757     break;
 758   }
 759
 760   case X86II::MRM0r: case X86II::MRM1r:
 761   case X86II::MRM2r: case X86II::MRM3r:
 762   case X86II::MRM4r: case X86II::MRM5r:
 763   case X86II::MRM6r: case X86II::MRM7r: {
 764     MCE.emitByte(BaseOpcode);
 765     emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 766                      (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 767
 768     if (CurOp == NumOps)
 769       break;
 770
 771     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 772     unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
 773     if (MO1.isImm()) {
 774       emitConstant(MO1.getImm(), Size);
 775       break;
 776     }
 777
 778     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 779       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 780     if (Opcode == X86::MOV64ri32)
 781       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 782     if (MO1.isGlobal()) {
 783       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 784       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 785                         Indirect);
 786     } else if (MO1.isSymbol())
 787       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 788     else if (MO1.isCPI())
 789       emitConstPoolAddress(MO1.getIndex(), rt);
 790     else if (MO1.isJTI())
 791       emitJumpTableAddress(MO1.getIndex(), rt);
 792     break;
 793   }
 794
 795   case X86II::MRM0m: case X86II::MRM1m:
 796   case X86II::MRM2m: case X86II::MRM3m:
 797   case X86II::MRM4m: case X86II::MRM5m:
 798   case X86II::MRM6m: case X86II::MRM7m: {
 799     intptr_t PCAdj = (CurOp + X86AddrNumOperands != NumOps) ?
 800       (MI.getOperand(CurOp+X86AddrNumOperands).isImm() ?
 801           X86II::getSizeOfImm(Desc->TSFlags) : 4) : 0;
 802
 803     MCE.emitByte(BaseOpcode);
 804     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 805                      PCAdj);
 806     CurOp += X86AddrNumOperands;
 807
 808     if (CurOp == NumOps)
 809       break;
 810
 811     const MachineOperand &MO = MI.getOperand(CurOp++);
 812     unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
 813     if (MO.isImm()) {
 814       emitConstant(MO.getImm(), Size);
 815       break;
 816     }
 817
 818     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 819       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 820     if (Opcode == X86::MOV64mi32)
 821       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 822     if (MO.isGlobal()) {
 823       bool Indirect = gvNeedsNonLazyPtr(MO, TM);
 824       emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 825                         Indirect);
 826     } else if (MO.isSymbol())
 827       emitExternalSymbolAddress(MO.getSymbolName(), rt);
 828     else if (MO.isCPI())
 829       emitConstPoolAddress(MO.getIndex(), rt);
 830     else if (MO.isJTI())
 831       emitJumpTableAddress(MO.getIndex(), rt);
 832     break;
 833   }
 834
 835   case X86II::MRMInitReg:
 836     MCE.emitByte(BaseOpcode);
 837     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 838     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 839                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 840     ++CurOp;
 841     break;
 842
 843   case X86II::MRM_C1:
 844     MCE.emitByte(BaseOpcode);
 845     MCE.emitByte(0xC1);
 846     break;
 847   case X86II::MRM_C8:
 848     MCE.emitByte(BaseOpcode);
 849     MCE.emitByte(0xC8);
 850     break;
 851   case X86II::MRM_C9:
 852     MCE.emitByte(BaseOpcode);
 853     MCE.emitByte(0xC9);
 854     break;
 855   case X86II::MRM_E8:
 856     MCE.emitByte(BaseOpcode);
 857     MCE.emitByte(0xE8);
 858     break;
 859   case X86II::MRM_F0:
 860     MCE.emitByte(BaseOpcode);
 861     MCE.emitByte(0xF0);
 862     break;
 863   }
 864
 865   if (!Desc->isVariadic() && CurOp != NumOps) {
 866 #ifndef NDEBUG
 867     dbgs() << "Cannot encode all operands of: " << MI << "\n";
 868 #endif
 869     llvm_unreachable(0);
 870   }
 871
 872   MCE.processDebugLoc(MI.getDebugLoc(), false);
 873 }