sys/arm/arm/cpufunc_asm_arm10.S

   1 /*      $NetBSD: cpufunc_asm_arm10.S,v 1.1 2003/09/06 09:12:29 rearnsha Exp $   */
   2
   3 /*-
   4  * Copyright (c) 2002 ARM Limited
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  * 3. The name of the company may not be used to endorse or promote
  16  *    products derived from this software without specific prior written
  17  *    permission.
  18  *
  19  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR IMPLIED
  20  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  21  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  22  * IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT,
  23  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  24  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  25  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  26  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  27  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  28  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  29  * SUCH DAMAGE.
  30  *
  31  * ARM10 assembly functions for CPU / MMU / TLB specific operations
  32  *
  33  */
  34
  35 #include <machine/asm.h>
  36 __FBSDID("$FreeBSD$");
  37
  38 /*
  39  * TLB functions
  40  */
  41 ENTRY(arm10_tlb_flushID_SE)
  42         mcr     p15, 0, r0, c8, c6, 1   /* flush D tlb single entry */
  43         mcr     p15, 0, r0, c8, c5, 1   /* flush I tlb single entry */
  44         bx      lr
  45 END(arm10_tlb_flushID_SE)
  46
  47 ENTRY(arm10_tlb_flushI_SE)
  48         mcr     p15, 0, r0, c8, c5, 1   /* flush I tlb single entry */
  49         bx      lr
  50 END(arm10_tlb_flushI_SE)
  51
  52
  53 /*
  54  * Context switch.
  55  *
  56  * These is the CPU-specific parts of the context switcher cpu_switch()
  57  * These functions actually perform the TTB reload.
  58  *
  59  * NOTE: Special calling convention
  60  *      r1, r4-r13 must be preserved
  61  */
  62 ENTRY(arm10_context_switch)
  63         /*
  64          * We can assume that the caches will only contain kernel addresses
  65          * at this point.  So no need to flush them again.
  66          */
  67         mcr     p15, 0, r0, c7, c10, 4  /* drain the write buffer */
  68         mcr     p15, 0, r0, c2, c0, 0   /* set the new TTB */
  69         mcr     p15, 0, r0, c8, c7, 0   /* and flush the I+D tlbs */
  70
  71         /* Paranoia -- make sure the pipeline is empty. */
  72         nop
  73         nop
  74         nop
  75         bx      lr
  76 END(arm10_context_switch)