sys/arm/arm/disassem.c

   1 /*      $NetBSD: disassem.c,v 1.14 2003/03/27 16:58:36 mycroft Exp $    */
   2
   3 /*-
   4  * SPDX-License-Identifier: BSD-4-Clause
   5  *
   6  * Copyright (c) 1996 Mark Brinicombe.
   7  * Copyright (c) 1996 Brini.
   8  *
   9  * All rights reserved.
  10  *
  11  * Redistribution and use in source and binary forms, with or without
  12  * modification, are permitted provided that the following conditions
  13  * are met:
  14  * 1. Redistributions of source code must retain the above copyright
  15  *    notice, this list of conditions and the following disclaimer.
  16  * 2. Redistributions in binary form must reproduce the above copyright
  17  *    notice, this list of conditions and the following disclaimer in the
  18  *    documentation and/or other materials provided with the distribution.
  19  * 3. All advertising materials mentioning features or use of this software
  20  *    must display the following acknowledgement:
  21  *      This product includes software developed by Brini.
  22  * 4. The name of the company nor the name of the author may be used to
  23  *    endorse or promote products derived from this software without specific
  24  *    prior written permission.
  25  *
  26  * THIS SOFTWARE IS PROVIDED BY BRINI ``AS IS'' AND ANY EXPRESS OR IMPLIED
  27  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  28  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  29  * IN NO EVENT SHALL BRINI OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT,
  30  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  31  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  32  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  33  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  34  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  35  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  36  * SUCH DAMAGE.
  37  *
  38  * RiscBSD kernel project
  39  *
  40  * db_disasm.c
  41  *
  42  * Kernel disassembler
  43  *
  44  * Created      : 10/02/96
  45  *
  46  * Structured after the sparc/sparc/db_disasm.c by David S. Miller &
  47  * Paul Kranenburg
  48  *
  49  * This code is not complete. Not all instructions are disassembled.
  50  */
  51
  52 #include <sys/cdefs.h>
  53 #include <sys/param.h>
  54
  55 #include <sys/systm.h>
  56 #include <machine/disassem.h>
  57 #include <machine/armreg.h>
  58 #include <ddb/ddb.h>
  59
  60 /*
  61  * General instruction format
  62  *
  63  *      insn[cc][mod]   [operands]
  64  *
  65  * Those fields with an uppercase format code indicate that the field
  66  * follows directly after the instruction before the separator i.e.
  67  * they modify the instruction rather than just being an operand to
  68  * the instruction. The only exception is the writeback flag which
  69  * follows a operand.
  70  *
  71  *
  72  * 2 - print Operand 2 of a data processing instruction
  73  * d - destination register (bits 12-15)
  74  * n - n register (bits 16-19)
  75  * s - s register (bits 8-11)
  76  * o - indirect register rn (bits 16-19) (used by swap)
  77  * m - m register (bits 0-3)
  78  * a - address operand of ldr/str instruction
  79  * l - register list for ldm/stm instruction
  80  * f - 1st fp operand (register) (bits 12-14)
  81  * g - 2nd fp operand (register) (bits 16-18)
  82  * h - 3rd fp operand (register/immediate) (bits 0-4)
  83  * b - branch address
  84  * t - thumb branch address (bits 24, 0-23)
  85  * k - breakpoint comment (bits 0-3, 8-19)
  86  * X - block transfer type
  87  * Y - block transfer type (r13 base)
  88  * c - comment field bits(0-23)
  89  * p - saved or current status register
  90  * F - PSR transfer fields
  91  * D - destination-is-r15 (P) flag on TST, TEQ, CMP, CMN
  92  * L - co-processor transfer size
  93  * S - set status flag
  94  * P - fp precision
  95  * Q - fp precision (for ldf/stf)
  96  * R - fp rounding
  97  * v - co-processor data transfer registers + addressing mode
  98  * W - writeback flag
  99  * x - instruction in hex
 100  * # - co-processor number
 101  * y - co-processor data processing registers
 102  * z - co-processor register transfer registers
 103  */
 104
 105 struct arm32_insn {
 106         u_int mask;
 107         u_int pattern;
 108         char* name;
 109         char* format;
 110 };
 111
 112 static const struct arm32_insn arm32_i[] = {
 113     { 0x0fffffff, 0x0ff00000, "imb",    "c" },          /* Before swi */
 114     { 0x0fffffff, 0x0ff00001, "imbrange",       "c" },  /* Before swi */
 115     { 0x0f000000, 0x0f000000, "swi",    "c" },
 116     { 0xfe000000, 0xfa000000, "blx",    "t" },          /* Before b and bl */
 117     { 0x0f000000, 0x0a000000, "b",      "b" },
 118     { 0x0f000000, 0x0b000000, "bl",     "b" },
 119     { 0x0fe000f0, 0x00000090, "mul",    "Snms" },
 120     { 0x0fe000f0, 0x00200090, "mla",    "Snmsd" },
 121     { 0x0fe000f0, 0x00800090, "umull",  "Sdnms" },
 122     { 0x0fe000f0, 0x00c00090, "smull",  "Sdnms" },
 123     { 0x0fe000f0, 0x00a00090, "umlal",  "Sdnms" },
 124     { 0x0fe000f0, 0x00e00090, "smlal",  "Sdnms" },
 125     { 0x0d700000, 0x04200000, "strt",   "daW" },
 126     { 0x0d700000, 0x04300000, "ldrt",   "daW" },
 127     { 0x0d700000, 0x04600000, "strbt",  "daW" },
 128     { 0x0d700000, 0x04700000, "ldrbt",  "daW" },
 129     { 0x0c500000, 0x04000000, "str",    "daW" },
 130     { 0x0c500000, 0x04100000, "ldr",    "daW" },
 131     { 0x0c500000, 0x04400000, "strb",   "daW" },
 132     { 0x0c500000, 0x04500000, "ldrb",   "daW" },
 133     { 0x0fff0ff0, 0x06bf0fb0, "rev16",  "dm" },
 134     { 0xffffffff, 0xf57ff01f, "clrex",  "c" },
 135     { 0x0ff00ff0, 0x01800f90, "strex",  "dmo" },
 136     { 0x0ff00fff, 0x01900f9f, "ldrex",  "do" },
 137     { 0x0ff00ff0, 0x01a00f90, "strexd", "dmo" },
 138     { 0x0ff00fff, 0x01b00f9f, "ldrexd", "do" },
 139     { 0x0ff00ff0, 0x01c00f90, "strexb", "dmo" },
 140     { 0x0ff00fff, 0x01d00f9f, "ldrexb", "do" },
 141     { 0x0ff00ff0, 0x01e00f90, "strexh", "dmo" },
 142     { 0x0ff00fff, 0x01f00f9f, "ldrexh", "do" },
 143     { 0x0e1f0000, 0x080d0000, "stm",    "YnWl" },/* separate out r13 base */
 144     { 0x0e1f0000, 0x081d0000, "ldm",    "YnWl" },/* separate out r13 base */
 145     { 0x0e100000, 0x08000000, "stm",    "XnWl" },
 146     { 0x0e100000, 0x08100000, "ldm",    "XnWl" },
 147     { 0x0e1000f0, 0x00100090, "ldrb",   "de" },
 148     { 0x0e1000f0, 0x00000090, "strb",   "de" },
 149     { 0x0e1000f0, 0x001000d0, "ldrsb",  "de" },
 150     { 0x0e1000f0, 0x001000b0, "ldrh",   "de" },
 151     { 0x0e1000f0, 0x000000b0, "strh",   "de" },
 152     { 0x0e1000f0, 0x001000f0, "ldrsh",  "de" },
 153     { 0x0f200090, 0x00200090, "und",    "x" },  /* Before data processing */
 154     { 0x0e1000d0, 0x000000d0, "und",    "x" },  /* Before data processing */
 155     { 0x0ff00ff0, 0x01000090, "swp",    "dmo" },
 156     { 0x0ff00ff0, 0x01400090, "swpb",   "dmo" },
 157     { 0x0fbf0fff, 0x010f0000, "mrs",    "dp" }, /* Before data processing */
 158     { 0x0fb0fff0, 0x0120f000, "msr",    "pFm" },/* Before data processing */
 159     { 0x0fb0f000, 0x0320f000, "msr",    "pF2" },/* Before data processing */
 160     { 0x0ffffff0, 0x012fff10, "bx",     "m" },
 161     { 0x0fff0ff0, 0x016f0f10, "clz",    "dm" },
 162     { 0x0ffffff0, 0x012fff30, "blx",    "m" },
 163     { 0xfff000f0, 0xe1200070, "bkpt",   "k" },
 164     { 0x0de00000, 0x00000000, "and",    "Sdn2" },
 165     { 0x0de00000, 0x00200000, "eor",    "Sdn2" },
 166     { 0x0de00000, 0x00400000, "sub",    "Sdn2" },
 167     { 0x0de00000, 0x00600000, "rsb",    "Sdn2" },
 168     { 0x0de00000, 0x00800000, "add",    "Sdn2" },
 169     { 0x0de00000, 0x00a00000, "adc",    "Sdn2" },
 170     { 0x0de00000, 0x00c00000, "sbc",    "Sdn2" },
 171     { 0x0de00000, 0x00e00000, "rsc",    "Sdn2" },
 172     { 0x0df00000, 0x01100000, "tst",    "Dn2" },
 173     { 0x0df00000, 0x01300000, "teq",    "Dn2" },
 174     { 0x0de00000, 0x01400000, "cmp",    "Dn2" },
 175     { 0x0de00000, 0x01600000, "cmn",    "Dn2" },
 176     { 0x0de00000, 0x01800000, "orr",    "Sdn2" },
 177     { 0x0de00000, 0x01a00000, "mov",    "Sd2" },
 178     { 0x0de00000, 0x01c00000, "bic",    "Sdn2" },
 179     { 0x0de00000, 0x01e00000, "mvn",    "Sd2" },
 180     { 0x0ff08f10, 0x0e000100, "adf",    "PRfgh" },
 181     { 0x0ff08f10, 0x0e100100, "muf",    "PRfgh" },
 182     { 0x0ff08f10, 0x0e200100, "suf",    "PRfgh" },
 183     { 0x0ff08f10, 0x0e300100, "rsf",    "PRfgh" },
 184     { 0x0ff08f10, 0x0e400100, "dvf",    "PRfgh" },
 185     { 0x0ff08f10, 0x0e500100, "rdf",    "PRfgh" },
 186     { 0x0ff08f10, 0x0e600100, "pow",    "PRfgh" },
 187     { 0x0ff08f10, 0x0e700100, "rpw",    "PRfgh" },
 188     { 0x0ff08f10, 0x0e800100, "rmf",    "PRfgh" },
 189     { 0x0ff08f10, 0x0e900100, "fml",    "PRfgh" },
 190     { 0x0ff08f10, 0x0ea00100, "fdv",    "PRfgh" },
 191     { 0x0ff08f10, 0x0eb00100, "frd",    "PRfgh" },
 192     { 0x0ff08f10, 0x0ec00100, "pol",    "PRfgh" },
 193     { 0x0f008f10, 0x0e000100, "fpbop",  "PRfgh" },
 194     { 0x0ff08f10, 0x0e008100, "mvf",    "PRfh" },
 195     { 0x0ff08f10, 0x0e108100, "mnf",    "PRfh" },
 196     { 0x0ff08f10, 0x0e208100, "abs",    "PRfh" },
 197     { 0x0ff08f10, 0x0e308100, "rnd",    "PRfh" },
 198     { 0x0ff08f10, 0x0e408100, "sqt",    "PRfh" },
 199     { 0x0ff08f10, 0x0e508100, "log",    "PRfh" },
 200     { 0x0ff08f10, 0x0e608100, "lgn",    "PRfh" },
 201     { 0x0ff08f10, 0x0e708100, "exp",    "PRfh" },
 202     { 0x0ff08f10, 0x0e808100, "sin",    "PRfh" },
 203     { 0x0ff08f10, 0x0e908100, "cos",    "PRfh" },
 204     { 0x0ff08f10, 0x0ea08100, "tan",    "PRfh" },
 205     { 0x0ff08f10, 0x0eb08100, "asn",    "PRfh" },
 206     { 0x0ff08f10, 0x0ec08100, "acs",    "PRfh" },
 207     { 0x0ff08f10, 0x0ed08100, "atn",    "PRfh" },
 208     { 0x0f008f10, 0x0e008100, "fpuop",  "PRfh" },
 209     { 0x0e100f00, 0x0c000100, "stf",    "QLv" },
 210     { 0x0e100f00, 0x0c100100, "ldf",    "QLv" },
 211     { 0x0ff00f10, 0x0e000110, "flt",    "PRgd" },
 212     { 0x0ff00f10, 0x0e100110, "fix",    "PRdh" },
 213     { 0x0ff00f10, 0x0e200110, "wfs",    "d" },
 214     { 0x0ff00f10, 0x0e300110, "rfs",    "d" },
 215     { 0x0ff00f10, 0x0e400110, "wfc",    "d" },
 216     { 0x0ff00f10, 0x0e500110, "rfc",    "d" },
 217     { 0x0ff0ff10, 0x0e90f110, "cmf",    "PRgh" },
 218     { 0x0ff0ff10, 0x0eb0f110, "cnf",    "PRgh" },
 219     { 0x0ff0ff10, 0x0ed0f110, "cmfe",   "PRgh" },
 220     { 0x0ff0ff10, 0x0ef0f110, "cnfe",   "PRgh" },
 221     { 0xff100010, 0xfe000010, "mcr2",   "#z" },
 222     { 0x0f100010, 0x0e000010, "mcr",    "#z" },
 223     { 0xff100010, 0xfe100010, "mrc2",   "#z" },
 224     { 0x0f100010, 0x0e100010, "mrc",    "#z" },
 225     { 0xff000010, 0xfe000000, "cdp2",   "#y" },
 226     { 0x0f000010, 0x0e000000, "cdp",    "#y" },
 227     { 0xfe100090, 0xfc100000, "ldc2",   "L#v" },
 228     { 0x0e100090, 0x0c100000, "ldc",    "L#v" },
 229     { 0xfe100090, 0xfc000000, "stc2",   "L#v" },
 230     { 0x0e100090, 0x0c000000, "stc",    "L#v" },
 231     { 0x00000000, 0x00000000, NULL,     NULL }
 232 };
 233
 234 static char const arm32_insn_conditions[][4] = {
 235         "eq", "ne", "cs", "cc",
 236         "mi", "pl", "vs", "vc",
 237         "hi", "ls", "ge", "lt",
 238         "gt", "le", "",   "nv"
 239 };
 240
 241 static char const insn_block_transfers[][4] = {
 242         "da", "ia", "db", "ib"
 243 };
 244
 245 static char const insn_stack_block_transfers[][4] = {
 246         "ed", "ea", "fd", "fa"
 247 };
 248
 249 static char const op_shifts[][4] = {
 250         "lsl", "lsr", "asr", "ror"
 251 };
 252
 253 static char const insn_fpa_rounding[][2] = {
 254         "", "p", "m", "z"
 255 };
 256
 257 static char const insn_fpa_precision[][2] = {
 258         "s", "d", "e", "p"
 259 };
 260
 261 static char const insn_fpaconstants[][8] = {
 262         "0.0", "1.0", "2.0", "3.0",
 263         "4.0", "5.0", "0.5", "10.0"
 264 };
 265
 266 #define insn_condition(x)       arm32_insn_conditions[(x >> 28) & 0x0f]
 267 #define insn_blktrans(x)        insn_block_transfers[(x >> 23) & 3]
 268 #define insn_stkblktrans(x)     insn_stack_block_transfers[(x >> 23) & 3]
 269 #define op2_shift(x)            op_shifts[(x >> 5) & 3]
 270 #define insn_fparnd(x)          insn_fpa_rounding[(x >> 5) & 0x03]
 271 #define insn_fpaprec(x)         insn_fpa_precision[(((x >> 18) & 2)|(x >> 7)) & 1]
 272 #define insn_fpaprect(x)        insn_fpa_precision[(((x >> 21) & 2)|(x >> 15)) & 1]
 273 #define insn_fpaimm(x)          insn_fpaconstants[x & 0x07]
 274
 275 /* Local prototypes */
 276 static void disasm_register_shift(const disasm_interface_t *di, u_int insn);
 277 static void disasm_print_reglist(const disasm_interface_t *di, u_int insn);
 278 static void disasm_insn_ldrstr(const disasm_interface_t *di, u_int insn,
 279     u_int loc);
 280 static void disasm_insn_ldrhstrh(const disasm_interface_t *di, u_int insn,
 281     u_int loc);
 282 static void disasm_insn_ldcstc(const disasm_interface_t *di, u_int insn,
 283     u_int loc);
 284 static u_int disassemble_readword(u_int address);
 285 static void disassemble_printaddr(u_int address);
 286
 287 vm_offset_t
 288 disasm(const disasm_interface_t *di, vm_offset_t loc, int altfmt)
 289 {
 290         const struct arm32_insn *i_ptr = arm32_i;
 291
 292         u_int insn;
 293         int matchp;
 294         int branch;
 295         char* f_ptr;
 296         int fmt;
 297
 298         fmt = 0;
 299         matchp = 0;
 300         insn = di->di_readword(loc);
 301
 302 /*      di->di_printf("loc=%08x insn=%08x : ", loc, insn);*/
 303
 304         while (i_ptr->name) {
 305                 if ((insn & i_ptr->mask) ==  i_ptr->pattern) {
 306                         matchp = 1;
 307                         break;
 308                 }
 309                 i_ptr++;
 310         }
 311
 312         if (!matchp) {
 313                 di->di_printf("und%s\t%08x\n", insn_condition(insn), insn);
 314                 return(loc + INSN_SIZE);
 315         }
 316
 317         /* If instruction forces condition code, don't print it. */
 318         if ((i_ptr->mask & 0xf0000000) == 0xf0000000)
 319                 di->di_printf("%s", i_ptr->name);
 320         else
 321                 di->di_printf("%s%s", i_ptr->name, insn_condition(insn));
 322
 323         f_ptr = i_ptr->format;
 324
 325         /* Insert tab if there are no instruction modifiers */
 326
 327         if (*(f_ptr) < 'A' || *(f_ptr) > 'Z') {
 328                 ++fmt;
 329                 di->di_printf("\t");
 330         }
 331
 332         while (*f_ptr) {
 333                 switch (*f_ptr) {
 334                 /* 2 - print Operand 2 of a data processing instruction */
 335                 case '2':
 336                         if (insn & 0x02000000) {
 337                                 int rotate= ((insn >> 7) & 0x1e);
 338
 339                                 di->di_printf("#0x%08x",
 340                                               (insn & 0xff) << (32 - rotate) |
 341                                               (insn & 0xff) >> rotate);
 342                         } else {
 343                                 disasm_register_shift(di, insn);
 344                         }
 345                         break;
 346                 /* d - destination register (bits 12-15) */
 347                 case 'd':
 348                         di->di_printf("r%d", ((insn >> 12) & 0x0f));
 349                         break;
 350                 /* D - insert 'p' if Rd is R15 */
 351                 case 'D':
 352                         if (((insn >> 12) & 0x0f) == 15)
 353                                 di->di_printf("p");
 354                         break;
 355                 /* n - n register (bits 16-19) */
 356                 case 'n':
 357                         di->di_printf("r%d", ((insn >> 16) & 0x0f));
 358                         break;
 359                 /* s - s register (bits 8-11) */
 360                 case 's':
 361                         di->di_printf("r%d", ((insn >> 8) & 0x0f));
 362                         break;
 363                 /* o - indirect register rn (bits 16-19) (used by swap) */
 364                 case 'o':
 365                         di->di_printf("[r%d]", ((insn >> 16) & 0x0f));
 366                         break;
 367                 /* m - m register (bits 0-4) */
 368                 case 'm':
 369                         di->di_printf("r%d", ((insn >> 0) & 0x0f));
 370                         break;
 371                 /* a - address operand of ldr/str instruction */
 372                 case 'a':
 373                         disasm_insn_ldrstr(di, insn, loc);
 374                         break;
 375                 /* e - address operand of ldrh/strh instruction */
 376                 case 'e':
 377                         disasm_insn_ldrhstrh(di, insn, loc);
 378                         break;
 379                 /* l - register list for ldm/stm instruction */
 380                 case 'l':
 381                         disasm_print_reglist(di, insn);
 382                         break;
 383                 /* f - 1st fp operand (register) (bits 12-14) */
 384                 case 'f':
 385                         di->di_printf("f%d", (insn >> 12) & 7);
 386                         break;
 387                 /* g - 2nd fp operand (register) (bits 16-18) */
 388                 case 'g':
 389                         di->di_printf("f%d", (insn >> 16) & 7);
 390                         break;
 391                 /* h - 3rd fp operand (register/immediate) (bits 0-4) */
 392                 case 'h':
 393                         if (insn & (1 << 3))
 394                                 di->di_printf("#%s", insn_fpaimm(insn));
 395                         else
 396                                 di->di_printf("f%d", insn & 7);
 397                         break;
 398                 /* b - branch address */
 399                 case 'b':
 400                         branch = ((insn << 2) & 0x03ffffff);
 401                         if (branch & 0x02000000)
 402                                 branch |= 0xfc000000;
 403                         di->di_printaddr(loc + 8 + branch);
 404                         break;
 405                 /* t - blx address */
 406                 case 't':
 407                         branch = ((insn << 2) & 0x03ffffff) |
 408                             (insn >> 23 & 0x00000002);
 409                         if (branch & 0x02000000)
 410                                 branch |= 0xfc000000;
 411                         di->di_printaddr(loc + 8 + branch);
 412                         break;
 413                 /* X - block transfer type */
 414                 case 'X':
 415                         di->di_printf("%s", insn_blktrans(insn));
 416                         break;
 417                 /* Y - block transfer type (r13 base) */
 418                 case 'Y':
 419                         di->di_printf("%s", insn_stkblktrans(insn));
 420                         break;
 421                 /* c - comment field bits(0-23) */
 422                 case 'c':
 423                         di->di_printf("0x%08x", (insn & 0x00ffffff));
 424                         break;
 425                 /* k - breakpoint comment (bits 0-3, 8-19) */
 426                 case 'k':
 427                         di->di_printf("0x%04x",
 428                             (insn & 0x000fff00) >> 4 | (insn & 0x0000000f));
 429                         break;
 430                 /* p - saved or current status register */
 431                 case 'p':
 432                         if (insn & 0x00400000)
 433                                 di->di_printf("spsr");
 434                         else
 435                                 di->di_printf("cpsr");
 436                         break;
 437                 /* F - PSR transfer fields */
 438                 case 'F':
 439                         di->di_printf("_");
 440                         if (insn & (1 << 16))
 441                                 di->di_printf("c");
 442                         if (insn & (1 << 17))
 443                                 di->di_printf("x");
 444                         if (insn & (1 << 18))
 445                                 di->di_printf("s");
 446                         if (insn & (1 << 19))
 447                                 di->di_printf("f");
 448                         break;
 449                 /* B - byte transfer flag */
 450                 case 'B':
 451                         if (insn & 0x00400000)
 452                                 di->di_printf("b");
 453                         break;
 454                 /* L - co-processor transfer size */
 455                 case 'L':
 456                         if (insn & (1 << 22))
 457                                 di->di_printf("l");
 458                         break;
 459                 /* S - set status flag */
 460                 case 'S':
 461                         if (insn & 0x00100000)
 462                                 di->di_printf("s");
 463                         break;
 464                 /* P - fp precision */
 465                 case 'P':
 466                         di->di_printf("%s", insn_fpaprec(insn));
 467                         break;
 468                 /* Q - fp precision (for ldf/stf) */
 469                 case 'Q':
 470                         break;
 471                 /* R - fp rounding */
 472                 case 'R':
 473                         di->di_printf("%s", insn_fparnd(insn));
 474                         break;
 475                 /* W - writeback flag */
 476                 case 'W':
 477                         if (insn & (1 << 21))
 478                                 di->di_printf("!");
 479                         break;
 480                 /* # - co-processor number */
 481                 case '#':
 482                         di->di_printf("p%d", (insn >> 8) & 0x0f);
 483                         break;
 484                 /* v - co-processor data transfer registers+addressing mode */
 485                 case 'v':
 486                         disasm_insn_ldcstc(di, insn, loc);
 487                         break;
 488                 /* x - instruction in hex */
 489                 case 'x':
 490                         di->di_printf("0x%08x", insn);
 491                         break;
 492                 /* y - co-processor data processing registers */
 493                 case 'y':
 494                         di->di_printf("%d, ", (insn >> 20) & 0x0f);
 495
 496                         di->di_printf("c%d, c%d, c%d", (insn >> 12) & 0x0f,
 497                             (insn >> 16) & 0x0f, insn & 0x0f);
 498
 499                         di->di_printf(", %d", (insn >> 5) & 0x07);
 500                         break;
 501                 /* z - co-processor register transfer registers */
 502                 case 'z':
 503                         di->di_printf("%d, ", (insn >> 21) & 0x07);
 504                         di->di_printf("r%d, c%d, c%d, %d",
 505                             (insn >> 12) & 0x0f, (insn >> 16) & 0x0f,
 506                             insn & 0x0f, (insn >> 5) & 0x07);
 507
 508 /*                      if (((insn >> 5) & 0x07) != 0)
 509                                 di->di_printf(", %d", (insn >> 5) & 0x07);*/
 510                         break;
 511                 default:
 512                         di->di_printf("[%c - unknown]", *f_ptr);
 513                         break;
 514                 }
 515                 if (*(f_ptr+1) >= 'A' && *(f_ptr+1) <= 'Z')
 516                         ++f_ptr;
 517                 else if (*(++f_ptr)) {
 518                         ++fmt;
 519                         if (fmt == 1)
 520                                 di->di_printf("\t");
 521                         else
 522                                 di->di_printf(", ");
 523                 }
 524         }
 525
 526         di->di_printf("\n");
 527
 528         return(loc + INSN_SIZE);
 529 }
 530
 531 static void
 532 disasm_register_shift(const disasm_interface_t *di, u_int insn)
 533 {
 534         di->di_printf("r%d", (insn & 0x0f));
 535         if ((insn & 0x00000ff0) == 0)
 536                 ;
 537         else if ((insn & 0x00000ff0) == 0x00000060)
 538                 di->di_printf(", rrx");
 539         else {
 540                 if (insn & 0x10)
 541                         di->di_printf(", %s r%d", op2_shift(insn),
 542                             (insn >> 8) & 0x0f);
 543                 else
 544                         di->di_printf(", %s #%d", op2_shift(insn),
 545                             (insn >> 7) & 0x1f);
 546         }
 547 }
 548
 549 static void
 550 disasm_print_reglist(const disasm_interface_t *di, u_int insn)
 551 {
 552         int loop;
 553         int start;
 554         int comma;
 555
 556         di->di_printf("{");
 557         start = -1;
 558         comma = 0;
 559
 560         for (loop = 0; loop < 17; ++loop) {
 561                 if (start != -1) {
 562                         if (loop == 16 || !(insn & (1 << loop))) {
 563                                 if (comma)
 564                                         di->di_printf(", ");
 565                                 else
 566                                         comma = 1;
 567                                 if (start == loop - 1)
 568                                         di->di_printf("r%d", start);
 569                                 else
 570                                         di->di_printf("r%d-r%d", start, loop - 1);
 571                                 start = -1;
 572                         }
 573                 } else {
 574                         if (insn & (1 << loop))
 575                                 start = loop;
 576                 }
 577         }
 578         di->di_printf("}");
 579
 580         if (insn & (1 << 22))
 581                 di->di_printf("^");
 582 }
 583
 584 static void
 585 disasm_insn_ldrstr(const disasm_interface_t *di, u_int insn, u_int loc)
 586 {
 587         int offset;
 588
 589         offset = insn & 0xfff;
 590         if ((insn & 0x032f0000) == 0x010f0000) {
 591                 /* rA = pc, immediate index */
 592                 if (insn & 0x00800000)
 593                         loc += offset;
 594                 else
 595                         loc -= offset;
 596                 di->di_printaddr(loc + 8);
 597         } else {
 598                 di->di_printf("[r%d", (insn >> 16) & 0x0f);
 599                 if ((insn & 0x03000fff) != 0x01000000) {
 600                         di->di_printf("%s, ", (insn & (1 << 24)) ? "" : "]");
 601                         if (!(insn & 0x00800000))
 602                                 di->di_printf("-");
 603                         if (insn & (1 << 25))
 604                                 disasm_register_shift(di, insn);
 605                         else
 606                                 di->di_printf("#0x%03x", offset);
 607                 }
 608                 if (insn & (1 << 24))
 609                         di->di_printf("]");
 610         }
 611 }
 612
 613 static void
 614 disasm_insn_ldrhstrh(const disasm_interface_t *di, u_int insn, u_int loc)
 615 {
 616         int offset;
 617
 618         offset = ((insn & 0xf00) >> 4) | (insn & 0xf);
 619         if ((insn & 0x004f0000) == 0x004f0000) {
 620                 /* rA = pc, immediate index */
 621                 if (insn & 0x00800000)
 622                         loc += offset;
 623                 else
 624                         loc -= offset;
 625                 di->di_printaddr(loc + 8);
 626         } else {
 627                 di->di_printf("[r%d", (insn >> 16) & 0x0f);
 628                 if ((insn & 0x01400f0f) != 0x01400000) {
 629                         di->di_printf("%s, ", (insn & (1 << 24)) ? "" : "]");
 630                         if (!(insn & 0x00800000))
 631                                 di->di_printf("-");
 632                         if (insn & (1 << 22))
 633                                 di->di_printf("#0x%02x", offset);
 634                         else
 635                                 di->di_printf("r%d", (insn & 0x0f));
 636                 }
 637                 if (insn & (1 << 24))
 638                         di->di_printf("]");
 639         }
 640 }
 641
 642 static void
 643 disasm_insn_ldcstc(const disasm_interface_t *di, u_int insn, u_int loc)
 644 {
 645         if (((insn >> 8) & 0xf) == 1)
 646                 di->di_printf("f%d, ", (insn >> 12) & 0x07);
 647         else
 648                 di->di_printf("c%d, ", (insn >> 12) & 0x0f);
 649
 650         di->di_printf("[r%d", (insn >> 16) & 0x0f);
 651
 652         di->di_printf("%s, ", (insn & (1 << 24)) ? "" : "]");
 653
 654         if (!(insn & (1 << 23)))
 655                 di->di_printf("-");
 656
 657         di->di_printf("#0x%03x", (insn & 0xff) << 2);
 658
 659         if (insn & (1 << 24))
 660                 di->di_printf("]");
 661
 662         if (insn & (1 << 21))
 663                 di->di_printf("!");
 664 }
 665
 666 static u_int
 667 disassemble_readword(u_int address)
 668 {
 669         return(*((u_int *)address));
 670 }
 671
 672 static void
 673 disassemble_printaddr(u_int address)
 674 {
 675         printf("0x%08x", address);
 676 }
 677
 678 static const disasm_interface_t disassemble_di = {
 679         disassemble_readword, disassemble_printaddr, db_printf
 680 };
 681
 682 void
 683 disassemble(u_int address)
 684 {
 685
 686         (void)disasm(&disassemble_di, address, 0);
 687 }
 688
 689 /* End of disassem.c */