sys/arm/arm/mp_machdep.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 2011 Semihalf.
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  */
  28 #include "opt_ddb.h"
  29
  30 #include <sys/cdefs.h>
  31 __FBSDID("$FreeBSD$");
  32 #include <sys/param.h>
  33 #include <sys/systm.h>
  34 #include <sys/bus.h>
  35 #include <sys/kernel.h>
  36 #include <sys/lock.h>
  37 #include <sys/mutex.h>
  38 #include <sys/proc.h>
  39 #include <sys/pcpu.h>
  40 #include <sys/sched.h>
  41 #include <sys/smp.h>
  42 #include <sys/ktr.h>
  43 #include <sys/malloc.h>
  44
  45 #include <vm/vm.h>
  46 #include <vm/vm_extern.h>
  47 #include <vm/vm_kern.h>
  48 #include <vm/pmap.h>
  49
  50 #include <machine/armreg.h>
  51 #include <machine/cpu.h>
  52 #include <machine/cpufunc.h>
  53 #include <machine/debug_monitor.h>
  54 #include <machine/smp.h>
  55 #include <machine/pcb.h>
  56 #include <machine/intr.h>
  57 #include <machine/vmparam.h>
  58 #ifdef VFP
  59 #include <machine/vfp.h>
  60 #endif
  61 #ifdef CPU_MV_PJ4B
  62 #include <arm/mv/mvwin.h>
  63 #endif
  64
  65 /* used to hold the AP's until we are ready to release them */
  66 struct mtx ap_boot_mtx;
  67 struct pcb stoppcbs[MAXCPU];
  68
  69 /* # of Applications processors */
  70 volatile int mp_naps;
  71
  72 /* Set to 1 once we're ready to let the APs out of the pen. */
  73 volatile int aps_ready = 0;
  74
  75 void set_stackptrs(int cpu);
  76
  77 /* Temporary variables for init_secondary()  */
  78 void *dpcpu[MAXCPU - 1];
  79
  80 /* Determine if we running MP machine */
  81 int
  82 cpu_mp_probe(void)
  83 {
  84
  85         KASSERT(mp_ncpus != 0, ("cpu_mp_probe: mp_ncpus is unset"));
  86
  87         CPU_SETOF(0, &all_cpus);
  88
  89         return (mp_ncpus > 1);
  90 }
  91
  92 /* Start Application Processor via platform specific function */
  93 static int
  94 check_ap(void)
  95 {
  96         uint32_t ms;
  97
  98         for (ms = 0; ms < 2000; ++ms) {
  99                 if ((mp_naps + 1) == mp_ncpus)
 100                         return (0);             /* success */
 101                 else
 102                         DELAY(1000);
 103         }
 104
 105         return (-2);
 106 }
 107
 108 /* Initialize and fire up non-boot processors */
 109 void
 110 cpu_mp_start(void)
 111 {
 112         int error, i;
 113
 114         mtx_init(&ap_boot_mtx, "ap boot", NULL, MTX_SPIN);
 115
 116         /* Reserve memory for application processors */
 117         for(i = 0; i < (mp_ncpus - 1); i++)
 118                 dpcpu[i] = (void *)kmem_malloc(DPCPU_SIZE, M_WAITOK | M_ZERO);
 119
 120         dcache_wbinv_poc_all();
 121
 122         /* Initialize boot code and start up processors */
 123         platform_mp_start_ap();
 124
 125         /*  Check if ap's started properly */
 126         error = check_ap();
 127         if (error)
 128                 printf("WARNING: Some AP's failed to start\n");
 129         else
 130                 for (i = 1; i < mp_ncpus; i++)
 131                         CPU_SET(i, &all_cpus);
 132 }
 133
 134 /* Introduce rest of cores to the world */
 135 void
 136 cpu_mp_announce(void)
 137 {
 138
 139 }
 140
 141 void
 142 init_secondary(int cpu)
 143 {
 144         struct pcpu *pc;
 145         uint32_t loop_counter;
 146
 147         pmap_set_tex();
 148         cpuinfo_reinit_mmu(pmap_kern_ttb);
 149         cpu_setup();
 150
 151         /* Provide stack pointers for other processor modes. */
 152         set_stackptrs(cpu);
 153
 154         enable_interrupts(PSR_A);
 155         pc = &__pcpu[cpu];
 156
 157         /*
 158          * pcpu_init() updates queue, so it should not be executed in parallel
 159          * on several cores
 160          */
 161         while(mp_naps < (cpu - 1))
 162                 ;
 163
 164         pcpu_init(pc, cpu, sizeof(struct pcpu));
 165         dpcpu_init(dpcpu[cpu - 1], cpu);
 166 #if __ARM_ARCH >= 6 && defined(DDB)
 167         dbg_monitor_init_secondary();
 168 #endif
 169         /* Signal our startup to BSP */
 170         atomic_add_rel_32(&mp_naps, 1);
 171
 172         /* Spin until the BSP releases the APs */
 173         while (!atomic_load_acq_int(&aps_ready)) {
 174 #if __ARM_ARCH >= 7
 175                 __asm __volatile("wfe");
 176 #endif
 177         }
 178
 179         /* Initialize curthread */
 180         KASSERT(PCPU_GET(idlethread) != NULL, ("no idle thread"));
 181         pc->pc_curthread = pc->pc_idlethread;
 182         pc->pc_curpcb = pc->pc_idlethread->td_pcb;
 183         set_curthread(pc->pc_idlethread);
 184 #ifdef VFP
 185         vfp_init();
 186 #endif
 187
 188         /* Configure the interrupt controller */
 189         intr_pic_init_secondary();
 190
 191         /* Apply possible BP hardening */
 192         cpuinfo_init_bp_hardening();
 193
 194         mtx_lock_spin(&ap_boot_mtx);
 195
 196         atomic_add_rel_32(&smp_cpus, 1);
 197
 198         if (smp_cpus == mp_ncpus) {
 199                 /* enable IPI's, tlb shootdown, freezes etc */
 200                 atomic_store_rel_int(&smp_started, 1);
 201         }
 202
 203         mtx_unlock_spin(&ap_boot_mtx);
 204
 205         loop_counter = 0;
 206         while (smp_started == 0) {
 207                 DELAY(100);
 208                 loop_counter++;
 209                 if (loop_counter == 1000)
 210                         CTR0(KTR_SMP, "AP still wait for smp_started");
 211         }
 212         /* Start per-CPU event timers. */
 213         cpu_initclocks_ap();
 214
 215         CTR0(KTR_SMP, "go into scheduler");
 216
 217         /* Enter the scheduler */
 218         sched_throw(NULL);
 219
 220         panic("scheduler returned us to %s", __func__);
 221         /* NOTREACHED */
 222 }
 223
 224 static void
 225 ipi_rendezvous(void *dummy __unused)
 226 {
 227
 228         CTR0(KTR_SMP, "IPI_RENDEZVOUS");
 229         smp_rendezvous_action();
 230 }
 231
 232 static void
 233 ipi_ast(void *dummy __unused)
 234 {
 235
 236         CTR0(KTR_SMP, "IPI_AST");
 237 }
 238
 239 static void
 240 ipi_stop(void *dummy __unused)
 241 {
 242         u_int cpu;
 243
 244         /*
 245          * IPI_STOP_HARD is mapped to IPI_STOP.
 246          */
 247         CTR0(KTR_SMP, "IPI_STOP or IPI_STOP_HARD");
 248
 249         cpu = PCPU_GET(cpuid);
 250         savectx(&stoppcbs[cpu]);
 251
 252         /*
 253          * CPUs are stopped when entering the debugger and at
 254          * system shutdown, both events which can precede a
 255          * panic dump.  For the dump to be correct, all caches
 256          * must be flushed and invalidated, but on ARM there's
 257          * no way to broadcast a wbinv_all to other cores.
 258          * Instead, we have each core do the local wbinv_all as
 259          * part of stopping the core.  The core requesting the
 260          * stop will do the l2 cache flush after all other cores
 261          * have done their l1 flushes and stopped.
 262          */
 263         dcache_wbinv_poc_all();
 264
 265         /* Indicate we are stopped */
 266         CPU_SET_ATOMIC(cpu, &stopped_cpus);
 267
 268         /* Wait for restart */
 269         while (!CPU_ISSET(cpu, &started_cpus))
 270                 cpu_spinwait();
 271
 272         CPU_CLR_ATOMIC(cpu, &started_cpus);
 273         CPU_CLR_ATOMIC(cpu, &stopped_cpus);
 274 #ifdef DDB
 275         dbg_resume_dbreg();
 276 #endif
 277         CTR0(KTR_SMP, "IPI_STOP (restart)");
 278 }
 279
 280 static void
 281 ipi_preempt(void *arg)
 282 {
 283         struct trapframe *oldframe;
 284         struct thread *td;
 285
 286         critical_enter();
 287         td = curthread;
 288         td->td_intr_nesting_level++;
 289         oldframe = td->td_intr_frame;
 290         td->td_intr_frame = (struct trapframe *)arg;
 291
 292         CTR1(KTR_SMP, "%s: IPI_PREEMPT", __func__);
 293         sched_preempt(td);
 294
 295         td->td_intr_frame = oldframe;
 296         td->td_intr_nesting_level--;
 297         critical_exit();
 298 }
 299
 300 static void
 301 ipi_hardclock(void *arg)
 302 {
 303         struct trapframe *oldframe;
 304         struct thread *td;
 305
 306         critical_enter();
 307         td = curthread;
 308         td->td_intr_nesting_level++;
 309         oldframe = td->td_intr_frame;
 310         td->td_intr_frame = (struct trapframe *)arg;
 311
 312         CTR1(KTR_SMP, "%s: IPI_HARDCLOCK", __func__);
 313         hardclockintr();
 314
 315         td->td_intr_frame = oldframe;
 316         td->td_intr_nesting_level--;
 317         critical_exit();
 318 }
 319
 320 static void
 321 release_aps(void *dummy __unused)
 322 {
 323         uint32_t loop_counter;
 324
 325         if (mp_ncpus == 1)
 326                 return;
 327
 328         intr_pic_ipi_setup(IPI_RENDEZVOUS, "rendezvous", ipi_rendezvous, NULL);
 329         intr_pic_ipi_setup(IPI_AST, "ast", ipi_ast, NULL);
 330         intr_pic_ipi_setup(IPI_STOP, "stop", ipi_stop, NULL);
 331         intr_pic_ipi_setup(IPI_PREEMPT, "preempt", ipi_preempt, NULL);
 332         intr_pic_ipi_setup(IPI_HARDCLOCK, "hardclock", ipi_hardclock, NULL);
 333
 334         atomic_store_rel_int(&aps_ready, 1);
 335         /* Wake the other threads up */
 336         dsb();
 337         sev();
 338
 339         printf("Release APs\n");
 340
 341         for (loop_counter = 0; loop_counter < 2000; loop_counter++) {
 342                 if (smp_started)
 343                         return;
 344                 DELAY(1000);
 345         }
 346         printf("AP's not started\n");
 347 }
 348
 349 SYSINIT(start_aps, SI_SUB_SMP, SI_ORDER_FIRST, release_aps, NULL);
 350
 351 struct cpu_group *
 352 cpu_topo(void)
 353 {
 354
 355         return (smp_topo_1level(CG_SHARE_L2, mp_ncpus, 0));
 356 }
 357
 358 void
 359 cpu_mp_setmaxid(void)
 360 {
 361
 362         platform_mp_setmaxid();
 363 }
 364
 365 /* Sending IPI */
 366 void
 367 ipi_all_but_self(u_int ipi)
 368 {
 369         cpuset_t other_cpus;
 370
 371         other_cpus = all_cpus;
 372         CPU_CLR(PCPU_GET(cpuid), &other_cpus);
 373         CTR2(KTR_SMP, "%s: ipi: %x", __func__, ipi);
 374         intr_ipi_send(other_cpus, ipi);
 375 }
 376
 377 void
 378 ipi_cpu(int cpu, u_int ipi)
 379 {
 380         cpuset_t cpus;
 381
 382         CPU_ZERO(&cpus);
 383         CPU_SET(cpu, &cpus);
 384
 385         CTR3(KTR_SMP, "%s: cpu: %d, ipi: %x", __func__, cpu, ipi);
 386         intr_ipi_send(cpus, ipi);
 387 }
 388
 389 void
 390 ipi_selected(cpuset_t cpus, u_int ipi)
 391 {
 392
 393         CTR2(KTR_SMP, "%s: ipi: %x", __func__, ipi);
 394         intr_ipi_send(cpus, ipi);
 395 }