sys/arm/at91/at91_machdep.c

   1 /*-
   2  * Copyright (c) 1994-1998 Mark Brinicombe.
   3  * Copyright (c) 1994 Brini.
   4  * All rights reserved.
   5  *
   6  * This code is derived from software written for Brini by Mark Brinicombe
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions
  10  * are met:
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the distribution.
  16  * 3. All advertising materials mentioning features or use of this software
  17  *    must display the following acknowledgement:
  18  *      This product includes software developed by Brini.
  19  * 4. The name of the company nor the name of the author may be used to
  20  *    endorse or promote products derived from this software without specific
  21  *    prior written permission.
  22  *
  23  * THIS SOFTWARE IS PROVIDED BY BRINI ``AS IS'' AND ANY EXPRESS OR IMPLIED
  24  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  25  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  26  * IN NO EVENT SHALL BRINI OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT,
  27  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  28  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  29  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  30  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  31  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  32  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  33  * SUCH DAMAGE.
  34  *
  35  * RiscBSD kernel project
  36  *
  37  * machdep.c
  38  *
  39  * Machine dependant functions for kernel setup
  40  *
  41  * This file needs a lot of work.
  42  *
  43  * Created      : 17/09/94
  44  */
  45
  46 #include "opt_kstack_pages.h"
  47 #include "opt_platform.h"
  48
  49 #include <sys/cdefs.h>
  50 __FBSDID("$FreeBSD$");
  51
  52 #define _ARM32_BUS_DMA_PRIVATE
  53 #include <sys/param.h>
  54 #include <sys/systm.h>
  55 #include <sys/sysproto.h>
  56 #include <sys/signalvar.h>
  57 #include <sys/imgact.h>
  58 #include <sys/kernel.h>
  59 #include <sys/ktr.h>
  60 #include <sys/linker.h>
  61 #include <sys/lock.h>
  62 #include <sys/malloc.h>
  63 #include <sys/mutex.h>
  64 #include <sys/pcpu.h>
  65 #include <sys/proc.h>
  66 #include <sys/ptrace.h>
  67 #include <sys/cons.h>
  68 #include <sys/bio.h>
  69 #include <sys/bus.h>
  70 #include <sys/buf.h>
  71 #include <sys/exec.h>
  72 #include <sys/kdb.h>
  73 #include <sys/msgbuf.h>
  74 #include <machine/physmem.h>
  75 #include <machine/reg.h>
  76 #include <machine/cpu.h>
  77 #include <machine/board.h>
  78
  79 #include <vm/vm.h>
  80 #include <vm/pmap.h>
  81 #include <vm/vm_object.h>
  82 #include <vm/vm_page.h>
  83 #include <vm/vm_map.h>
  84 #include <machine/devmap.h>
  85 #include <machine/vmparam.h>
  86 #include <machine/pcb.h>
  87 #include <machine/undefined.h>
  88 #include <machine/machdep.h>
  89 #include <machine/metadata.h>
  90 #include <machine/armreg.h>
  91 #include <machine/bus.h>
  92 #include <sys/reboot.h>
  93
  94 #include <arm/at91/at91board.h>
  95 #include <arm/at91/at91var.h>
  96 #include <arm/at91/at91soc.h>
  97 #include <arm/at91/at91_usartreg.h>
  98 #include <arm/at91/at91rm92reg.h>
  99 #include <arm/at91/at91sam9g20reg.h>
 100 #include <arm/at91/at91sam9g45reg.h>
 101
 102 #ifndef MAXCPU
 103 #define MAXCPU 1
 104 #endif
 105
 106 /* Page table for mapping proc0 zero page */
 107 #define KERNEL_PT_SYS           0
 108 #define KERNEL_PT_KERN          1
 109 #define KERNEL_PT_KERN_NUM      22
 110 /* L2 table for mapping after kernel */
 111 #define KERNEL_PT_AFKERNEL      KERNEL_PT_KERN + KERNEL_PT_KERN_NUM
 112 #define KERNEL_PT_AFKERNEL_NUM  5
 113
 114 /* this should be evenly divisable by PAGE_SIZE / L2_TABLE_SIZE_REAL (or 4) */
 115 #define NUM_KERNEL_PTS          (KERNEL_PT_AFKERNEL + KERNEL_PT_AFKERNEL_NUM)
 116
 117 struct pv_addr kernel_pt_table[NUM_KERNEL_PTS];
 118
 119 /* Static device mappings. */
 120 const struct arm_devmap_entry at91_devmap[] = {
 121         /*
 122          * Map the critical on-board devices. The interrupt vector at
 123          * 0xffff0000 makes it impossible to map them PA == VA, so we map all
 124          * 0xfffxxxxx addresses to 0xdffxxxxx. This covers all critical devices
 125          * on all members of the AT91SAM9 and AT91RM9200 families.
 126          */
 127         {
 128                 0xdff00000,
 129                 0xfff00000,
 130                 0x00100000,
 131         },
 132         /* There's a notion that we should do the rest of these lazily. */
 133         /*
 134          * We can't just map the OHCI registers VA == PA, because
 135          * AT91xx_xxx_BASE belongs to the userland address space.
 136          * We could just choose a different virtual address, but a better
 137          * solution would probably be to just use pmap_mapdev() to allocate
 138          * KVA, as we don't need the OHCI controller before the vm
 139          * initialization is done. However, the AT91 resource allocation
 140          * system doesn't know how to use pmap_mapdev() yet.
 141          * Care must be taken to ensure PA and VM address do not overlap
 142          * between entries.
 143          */
 144         {
 145                 /*
 146                  * Add the ohci controller, and anything else that might be
 147                  * on this chip select for a VA/PA mapping.
 148                  */
 149                 /* Internal Memory 1MB  */
 150                 AT91RM92_OHCI_VA_BASE,
 151                 AT91RM92_OHCI_BASE,
 152                 0x00100000,
 153         },
 154         {
 155                 /* CompactFlash controller. Portion of EBI CS4 1MB */
 156                 AT91RM92_CF_VA_BASE,
 157                 AT91RM92_CF_BASE,
 158                 0x00100000,
 159         },
 160         /*
 161          * The next two should be good for the 9260, 9261 and 9G20 since
 162          * addresses mapping is the same.
 163          */
 164         {
 165                 /* Internal Memory 1MB  */
 166                 AT91SAM9G20_OHCI_VA_BASE,
 167                 AT91SAM9G20_OHCI_BASE,
 168                 0x00100000,
 169         },
 170         {
 171                 /* EBI CS3 256MB */
 172                 AT91SAM9G20_NAND_VA_BASE,
 173                 AT91SAM9G20_NAND_BASE,
 174                 AT91SAM9G20_NAND_SIZE,
 175         },
 176         /*
 177          * The next should be good for the 9G45.
 178          */
 179         {
 180                 /* Internal Memory 1MB  */
 181                 AT91SAM9G45_OHCI_VA_BASE,
 182                 AT91SAM9G45_OHCI_BASE,
 183                 0x00100000,
 184         },
 185         { 0, 0, 0, }
 186 };
 187
 188 #ifdef LINUX_BOOT_ABI
 189 extern int membanks;
 190 extern int memstart[];
 191 extern int memsize[];
 192 #endif
 193
 194 long
 195 at91_ramsize(void)
 196 {
 197         uint32_t cr, mdr, mr, *SDRAMC;
 198         int banks, rows, cols, bw;
 199 #ifdef LINUX_BOOT_ABI
 200         /*
 201          * If we found any ATAGs that were for memory, return the first bank.
 202          */
 203         if (membanks > 0)
 204                 return (memsize[0]);
 205 #endif
 206
 207         if (at91_is_rm92()) {
 208                 SDRAMC = (uint32_t *)(AT91_BASE + AT91RM92_SDRAMC_BASE);
 209                 cr = SDRAMC[AT91RM92_SDRAMC_CR / 4];
 210                 mr = SDRAMC[AT91RM92_SDRAMC_MR / 4];
 211                 banks = (cr & AT91RM92_SDRAMC_CR_NB_4) ? 2 : 1;
 212                 rows = ((cr & AT91RM92_SDRAMC_CR_NR_MASK) >> 2) + 11;
 213                 cols = (cr & AT91RM92_SDRAMC_CR_NC_MASK) + 8;
 214                 bw = (mr & AT91RM92_SDRAMC_MR_DBW_16) ? 1 : 2;
 215         } else if (at91_cpu_is(AT91_T_SAM9G45)) {
 216                 SDRAMC = (uint32_t *)(AT91_BASE + AT91SAM9G45_DDRSDRC0_BASE);
 217                 cr = SDRAMC[AT91SAM9G45_DDRSDRC_CR / 4];
 218                 mdr = SDRAMC[AT91SAM9G45_DDRSDRC_MDR / 4];
 219                 banks = 0;
 220                 rows = ((cr & AT91SAM9G45_DDRSDRC_CR_NR_MASK) >> 2) + 11;
 221                 cols = (cr & AT91SAM9G45_DDRSDRC_CR_NC_MASK) + 8;
 222                 bw = (mdr & AT91SAM9G45_DDRSDRC_MDR_DBW_16) ? 1 : 2;
 223
 224                 /* Fix the calculation for DDR memory */
 225                 mdr &= AT91SAM9G45_DDRSDRC_MDR_MASK;
 226                 if (mdr & AT91SAM9G45_DDRSDRC_MDR_LPDDR1 ||
 227                     mdr & AT91SAM9G45_DDRSDRC_MDR_DDR2) {
 228                         /* The cols value is 1 higher for DDR */
 229                         cols += 1;
 230                         /* DDR has 4 internal banks. */
 231                         banks = 2;
 232                 }
 233         } else {
 234                 /*
 235                  * This should be good for the 9260, 9261, 9G20, 9G35 and 9X25
 236                  * as addresses and registers are the same.
 237                  */
 238                 SDRAMC = (uint32_t *)(AT91_BASE + AT91SAM9G20_SDRAMC_BASE);
 239                 cr = SDRAMC[AT91SAM9G20_SDRAMC_CR / 4];
 240                 mr = SDRAMC[AT91SAM9G20_SDRAMC_MR / 4];
 241                 banks = (cr & AT91SAM9G20_SDRAMC_CR_NB_4) ? 2 : 1;
 242                 rows = ((cr & AT91SAM9G20_SDRAMC_CR_NR_MASK) >> 2) + 11;
 243                 cols = (cr & AT91SAM9G20_SDRAMC_CR_NC_MASK) + 8;
 244                 bw = (cr & AT91SAM9G20_SDRAMC_CR_DBW_16) ? 1 : 2;
 245         }
 246
 247         return (1 << (cols + rows + banks + bw));
 248 }
 249
 250 static const char *soc_type_name[] = {
 251         [AT91_T_CAP9] = "at91cap9",
 252         [AT91_T_RM9200] = "at91rm9200",
 253         [AT91_T_SAM9260] = "at91sam9260",
 254         [AT91_T_SAM9261] = "at91sam9261",
 255         [AT91_T_SAM9263] = "at91sam9263",
 256         [AT91_T_SAM9G10] = "at91sam9g10",
 257         [AT91_T_SAM9G20] = "at91sam9g20",
 258         [AT91_T_SAM9G45] = "at91sam9g45",
 259         [AT91_T_SAM9N12] = "at91sam9n12",
 260         [AT91_T_SAM9RL] = "at91sam9rl",
 261         [AT91_T_SAM9X5] = "at91sam9x5",
 262         [AT91_T_NONE] = "UNKNOWN"
 263 };
 264
 265 static const char *soc_subtype_name[] = {
 266         [AT91_ST_NONE] = "UNKNOWN",
 267         [AT91_ST_RM9200_BGA] = "at91rm9200_bga",
 268         [AT91_ST_RM9200_PQFP] = "at91rm9200_pqfp",
 269         [AT91_ST_SAM9XE] = "at91sam9xe",
 270         [AT91_ST_SAM9G45] = "at91sam9g45",
 271         [AT91_ST_SAM9M10] = "at91sam9m10",
 272         [AT91_ST_SAM9G46] = "at91sam9g46",
 273         [AT91_ST_SAM9M11] = "at91sam9m11",
 274         [AT91_ST_SAM9G15] = "at91sam9g15",
 275         [AT91_ST_SAM9G25] = "at91sam9g25",
 276         [AT91_ST_SAM9G35] = "at91sam9g35",
 277         [AT91_ST_SAM9X25] = "at91sam9x25",
 278         [AT91_ST_SAM9X35] = "at91sam9x35",
 279 };
 280
 281 struct at91_soc_info soc_info;
 282
 283 /*
 284  * Read the SoC ID from the CIDR register and try to match it against the
 285  * values we know.  If we find a good one, we return true.  If not, we
 286  * return false.  When we find a good one, we also find the subtype
 287  * and CPU family.
 288  */
 289 static int
 290 at91_try_id(uint32_t dbgu_base)
 291 {
 292         uint32_t socid;
 293
 294         soc_info.cidr = *(volatile uint32_t *)(AT91_BASE + dbgu_base +
 295             DBGU_C1R);
 296         socid = soc_info.cidr & ~AT91_CPU_VERSION_MASK;
 297
 298         soc_info.type = AT91_T_NONE;
 299         soc_info.subtype = AT91_ST_NONE;
 300         soc_info.family = (soc_info.cidr & AT91_CPU_FAMILY_MASK) >> 20;
 301         soc_info.exid = *(volatile uint32_t *)(AT91_BASE + dbgu_base +
 302             DBGU_C2R);
 303
 304         switch (socid) {
 305         case AT91_CPU_CAP9:
 306                 soc_info.type = AT91_T_CAP9;
 307                 break;
 308         case AT91_CPU_RM9200:
 309                 soc_info.type = AT91_T_RM9200;
 310                 break;
 311         case AT91_CPU_SAM9XE128:
 312         case AT91_CPU_SAM9XE256:
 313         case AT91_CPU_SAM9XE512:
 314         case AT91_CPU_SAM9260:
 315                 soc_info.type = AT91_T_SAM9260;
 316                 if (soc_info.family == AT91_FAMILY_SAM9XE)
 317                         soc_info.subtype = AT91_ST_SAM9XE;
 318                 break;
 319         case AT91_CPU_SAM9261:
 320                 soc_info.type = AT91_T_SAM9261;
 321                 break;
 322         case AT91_CPU_SAM9263:
 323                 soc_info.type = AT91_T_SAM9263;
 324                 break;
 325         case AT91_CPU_SAM9G10:
 326                 soc_info.type = AT91_T_SAM9G10;
 327                 break;
 328         case AT91_CPU_SAM9G20:
 329                 soc_info.type = AT91_T_SAM9G20;
 330                 break;
 331         case AT91_CPU_SAM9G45:
 332                 soc_info.type = AT91_T_SAM9G45;
 333                 break;
 334         case AT91_CPU_SAM9N12:
 335                 soc_info.type = AT91_T_SAM9N12;
 336                 break;
 337         case AT91_CPU_SAM9RL64:
 338                 soc_info.type = AT91_T_SAM9RL;
 339                 break;
 340         case AT91_CPU_SAM9X5:
 341                 soc_info.type = AT91_T_SAM9X5;
 342                 break;
 343         default:
 344                 return (0);
 345         }
 346
 347         switch (soc_info.type) {
 348         case AT91_T_SAM9G45:
 349                 switch (soc_info.exid) {
 350                 case AT91_EXID_SAM9G45:
 351                         soc_info.subtype = AT91_ST_SAM9G45;
 352                         break;
 353                 case AT91_EXID_SAM9G46:
 354                         soc_info.subtype = AT91_ST_SAM9G46;
 355                         break;
 356                 case AT91_EXID_SAM9M10:
 357                         soc_info.subtype = AT91_ST_SAM9M10;
 358                         break;
 359                 case AT91_EXID_SAM9M11:
 360                         soc_info.subtype = AT91_ST_SAM9M11;
 361                         break;
 362                 }
 363                 break;
 364         case AT91_T_SAM9X5:
 365                 switch (soc_info.exid) {
 366                 case AT91_EXID_SAM9G15:
 367                         soc_info.subtype = AT91_ST_SAM9G15;
 368                         break;
 369                 case AT91_EXID_SAM9G25:
 370                         soc_info.subtype = AT91_ST_SAM9G25;
 371                         break;
 372                 case AT91_EXID_SAM9G35:
 373                         soc_info.subtype = AT91_ST_SAM9G35;
 374                         break;
 375                 case AT91_EXID_SAM9X25:
 376                         soc_info.subtype = AT91_ST_SAM9X25;
 377                         break;
 378                 case AT91_EXID_SAM9X35:
 379                         soc_info.subtype = AT91_ST_SAM9X35;
 380                         break;
 381                 }
 382                 break;
 383         default:
 384                 break;
 385         }
 386         /*
 387          * Disable interrupts in the DBGU unit...
 388          */
 389         *(volatile uint32_t *)(AT91_BASE + dbgu_base + USART_IDR) = 0xffffffff;
 390
 391         /*
 392          * Save the name for later...
 393          */
 394         snprintf(soc_info.name, sizeof(soc_info.name), "%s%s%s",
 395             soc_type_name[soc_info.type],
 396             soc_info.subtype == AT91_ST_NONE ? "" : " subtype ",
 397             soc_info.subtype == AT91_ST_NONE ? "" :
 398             soc_subtype_name[soc_info.subtype]);
 399
 400         /*
 401          * try to get the matching CPU support.
 402          */
 403         soc_info.soc_data = at91_match_soc(soc_info.type, soc_info.subtype);
 404         soc_info.dbgu_base = AT91_BASE + dbgu_base;
 405
 406         return (1);
 407 }
 408
 409 void
 410 at91_soc_id(void)
 411 {
 412
 413         if (!at91_try_id(AT91_DBGU0))
 414                 at91_try_id(AT91_DBGU1);
 415 }
 416
 417 #ifdef ARM_MANY_BOARD
 418 /* likely belongs in arm/arm/machdep.c, but since board_init is still at91 only... */
 419 SET_DECLARE(arm_board_set, const struct arm_board);
 420
 421 /* Not yet fully functional, but enough to build ATMEL config */
 422 static long
 423 board_init(void)
 424 {
 425         return -1;
 426 }
 427 #endif
 428
 429 #ifndef FDT
 430 /* Physical and virtual addresses for some global pages */
 431
 432 struct pv_addr msgbufpv;
 433 struct pv_addr kernelstack;
 434 struct pv_addr systempage;
 435 struct pv_addr irqstack;
 436 struct pv_addr abtstack;
 437 struct pv_addr undstack;
 438
 439 void *
 440 initarm(struct arm_boot_params *abp)
 441 {
 442         struct pv_addr  kernel_l1pt;
 443         struct pv_addr  dpcpu;
 444         int i;
 445         u_int l1pagetable;
 446         vm_offset_t freemempos;
 447         vm_offset_t afterkern;
 448         uint32_t memsize;
 449         vm_offset_t lastaddr;
 450
 451         lastaddr = parse_boot_param(abp);
 452         arm_physmem_kernaddr = abp->abp_physaddr;
 453         set_cpufuncs();
 454         pcpu0_init();
 455
 456         /* Do basic tuning, hz etc */
 457         init_param1();
 458
 459         freemempos = (lastaddr + PAGE_MASK) & ~PAGE_MASK;
 460         /* Define a macro to simplify memory allocation */
 461 #define valloc_pages(var, np)                                           \
 462         alloc_pages((var).pv_va, (np));                                 \
 463         (var).pv_pa = (var).pv_va + (abp->abp_physaddr - KERNVIRTADDR);
 464
 465 #define alloc_pages(var, np)                                            \
 466         (var) = freemempos;                                             \
 467         freemempos += (np * PAGE_SIZE);                                 \
 468         memset((char *)(var), 0, ((np) * PAGE_SIZE));
 469
 470         while (((freemempos - L1_TABLE_SIZE) & (L1_TABLE_SIZE - 1)) != 0)
 471                 freemempos += PAGE_SIZE;
 472         valloc_pages(kernel_l1pt, L1_TABLE_SIZE / PAGE_SIZE);
 473         for (i = 0; i < NUM_KERNEL_PTS; ++i) {
 474                 if (!(i % (PAGE_SIZE / L2_TABLE_SIZE_REAL))) {
 475                         valloc_pages(kernel_pt_table[i],
 476                             L2_TABLE_SIZE / PAGE_SIZE);
 477                 } else {
 478                         kernel_pt_table[i].pv_va = freemempos -
 479                             (i % (PAGE_SIZE / L2_TABLE_SIZE_REAL)) *
 480                             L2_TABLE_SIZE_REAL;
 481                         kernel_pt_table[i].pv_pa =
 482                             kernel_pt_table[i].pv_va - KERNVIRTADDR +
 483                             abp->abp_physaddr;
 484                 }
 485         }
 486         /*
 487          * Allocate a page for the system page mapped to 0x00000000
 488          * or 0xffff0000. This page will just contain the system vectors
 489          * and can be shared by all processes.
 490          */
 491         valloc_pages(systempage, 1);
 492
 493         /* Allocate dynamic per-cpu area. */
 494         valloc_pages(dpcpu, DPCPU_SIZE / PAGE_SIZE);
 495         dpcpu_init((void *)dpcpu.pv_va, 0);
 496
 497         /* Allocate stacks for all modes */
 498         valloc_pages(irqstack, IRQ_STACK_SIZE * MAXCPU);
 499         valloc_pages(abtstack, ABT_STACK_SIZE * MAXCPU);
 500         valloc_pages(undstack, UND_STACK_SIZE * MAXCPU);
 501         valloc_pages(kernelstack, kstack_pages * MAXCPU);
 502         valloc_pages(msgbufpv, round_page(msgbufsize) / PAGE_SIZE);
 503
 504         /*
 505          * Now we start construction of the L1 page table
 506          * We start by mapping the L2 page tables into the L1.
 507          * This means that we can replace L1 mappings later on if necessary
 508          */
 509         l1pagetable = kernel_l1pt.pv_va;
 510
 511         /* Map the L2 pages tables in the L1 page table */
 512         pmap_link_l2pt(l1pagetable, ARM_VECTORS_HIGH,
 513             &kernel_pt_table[KERNEL_PT_SYS]);
 514         for (i = 0; i < KERNEL_PT_KERN_NUM; i++)
 515                 pmap_link_l2pt(l1pagetable, KERNBASE + i * L1_S_SIZE,
 516                     &kernel_pt_table[KERNEL_PT_KERN + i]);
 517         pmap_map_chunk(l1pagetable, KERNBASE, PHYSADDR,
 518            (((uint32_t)lastaddr - KERNBASE) + PAGE_SIZE) & ~(PAGE_SIZE - 1),
 519             VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 520         afterkern = round_page((lastaddr + L1_S_SIZE) & ~(L1_S_SIZE - 1));
 521         for (i = 0; i < KERNEL_PT_AFKERNEL_NUM; i++) {
 522                 pmap_link_l2pt(l1pagetable, afterkern + i * L1_S_SIZE,
 523                     &kernel_pt_table[KERNEL_PT_AFKERNEL + i]);
 524         }
 525
 526         /* Map the vector page. */
 527         pmap_map_entry(l1pagetable, ARM_VECTORS_HIGH, systempage.pv_pa,
 528             VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 529
 530         /* Map the DPCPU pages */
 531         pmap_map_chunk(l1pagetable, dpcpu.pv_va, dpcpu.pv_pa, DPCPU_SIZE,
 532             VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 533
 534         /* Map the stack pages */
 535         pmap_map_chunk(l1pagetable, irqstack.pv_va, irqstack.pv_pa,
 536             IRQ_STACK_SIZE * PAGE_SIZE, VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 537         pmap_map_chunk(l1pagetable, abtstack.pv_va, abtstack.pv_pa,
 538             ABT_STACK_SIZE * PAGE_SIZE, VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 539         pmap_map_chunk(l1pagetable, undstack.pv_va, undstack.pv_pa,
 540             UND_STACK_SIZE * PAGE_SIZE, VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 541         pmap_map_chunk(l1pagetable, kernelstack.pv_va, kernelstack.pv_pa,
 542             kstack_pages * PAGE_SIZE, VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 543
 544         pmap_map_chunk(l1pagetable, kernel_l1pt.pv_va, kernel_l1pt.pv_pa,
 545             L1_TABLE_SIZE, VM_PROT_READ|VM_PROT_WRITE, PTE_PAGETABLE);
 546         pmap_map_chunk(l1pagetable, msgbufpv.pv_va, msgbufpv.pv_pa,
 547             msgbufsize, VM_PROT_READ|VM_PROT_WRITE, PTE_CACHE);
 548
 549         for (i = 0; i < NUM_KERNEL_PTS; ++i) {
 550                 pmap_map_chunk(l1pagetable, kernel_pt_table[i].pv_va,
 551                     kernel_pt_table[i].pv_pa, L2_TABLE_SIZE,
 552                     VM_PROT_READ|VM_PROT_WRITE, PTE_PAGETABLE);
 553         }
 554
 555         arm_devmap_bootstrap(l1pagetable, at91_devmap);
 556         cpu_domains((DOMAIN_CLIENT << (PMAP_DOMAIN_KERNEL * 2)) | DOMAIN_CLIENT);
 557         cpu_setttb(kernel_l1pt.pv_pa);
 558         cpu_tlb_flushID();
 559         cpu_domains(DOMAIN_CLIENT << (PMAP_DOMAIN_KERNEL * 2));
 560
 561         at91_soc_id();
 562
 563         /*
 564          * Initialize all the clocks, so that the console can work.  We can only
 565          * do this if at91_soc_id() was able to fill in the support data.  Even
 566          * if we can't init the clocks, still try to do a console init so we can
 567          * try to print the error message about missing soc support.  There's a
 568          * chance the printf will work if the bootloader set up the DBGU.
 569          */
 570         if (soc_info.soc_data != NULL) {
 571                 soc_info.soc_data->soc_clock_init();
 572                 at91_pmc_init_clock();
 573         }
 574
 575         cninit();
 576
 577         if (soc_info.soc_data == NULL)
 578                 printf("Warning: No soc support for %s found.\n", soc_info.name);
 579
 580         memsize = board_init();
 581         if (memsize == -1) {
 582                 printf("board_init() failed, cannot determine ram size; "
 583                     "assuming 16MB\n");
 584                 memsize = 16 * 1024 * 1024;
 585         }
 586
 587         /*
 588          * Pages were allocated during the secondary bootstrap for the
 589          * stacks for different CPU modes.
 590          * We must now set the r13 registers in the different CPU modes to
 591          * point to these stacks.
 592          * Since the ARM stacks use STMFD etc. we must set r13 to the top end
 593          * of the stack memory.
 594          */
 595         cpu_control(CPU_CONTROL_MMU_ENABLE, CPU_CONTROL_MMU_ENABLE);
 596         cpu_setup();
 597
 598         set_stackptrs(0);
 599
 600         /*
 601          * We must now clean the cache again....
 602          * Cleaning may be done by reading new data to displace any
 603          * dirty data in the cache. This will have happened in cpu_setttb()
 604          * but since we are boot strapping the addresses used for the read
 605          * may have just been remapped and thus the cache could be out
 606          * of sync. A re-clean after the switch will cure this.
 607          * After booting there are no gross relocations of the kernel thus
 608          * this problem will not occur after initarm().
 609          */
 610         cpu_idcache_wbinv_all();
 611
 612         undefined_init();
 613
 614         init_proc0(kernelstack.pv_va);
 615
 616         arm_vector_init(ARM_VECTORS_HIGH, ARM_VEC_ALL);
 617
 618         pmap_curmaxkvaddr = afterkern + L1_S_SIZE * (KERNEL_PT_KERN_NUM - 1);
 619         /* Always use the 256MB of KVA we have available between the kernel and devices */
 620         vm_max_kernel_address = KERNVIRTADDR + (256 << 20);
 621         pmap_bootstrap(freemempos, &kernel_l1pt);
 622         msgbufp = (void*)msgbufpv.pv_va;
 623         msgbufinit(msgbufp, msgbufsize);
 624         mutex_init();
 625
 626         /*
 627          * Add the physical ram we have available.
 628          *
 629          * Exclude the kernel, and all the things we allocated which immediately
 630          * follow the kernel, from the VM allocation pool but not from crash
 631          * dumps.  virtual_avail is a global variable which tracks the kva we've
 632          * "allocated" while setting up pmaps.
 633          *
 634          * Prepare the list of physical memory available to the vm subsystem.
 635          */
 636         arm_physmem_hardware_region(PHYSADDR, memsize);
 637         arm_physmem_exclude_region(abp->abp_physaddr,
 638             virtual_avail - KERNVIRTADDR, EXFLAG_NOALLOC);
 639         arm_physmem_init_kernel_globals();
 640
 641         init_param2(physmem);
 642         kdb_init();
 643         return ((void *)(kernelstack.pv_va + USPACE_SVC_STACK_TOP -
 644             sizeof(struct pcb)));
 645 }
 646 #endif
 647
 648 /*
 649  * These functions are handled elsewhere, so make them nops here.
 650  */
 651 void
 652 cpu_startprofclock(void)
 653 {
 654
 655 }
 656
 657 void
 658 cpu_stopprofclock(void)
 659 {
 660
 661 }
 662
 663 void
 664 cpu_initclocks(void)
 665 {
 666
 667 }
 668
 669 void
 670 DELAY(int n)
 671 {
 672
 673         if (soc_info.soc_data)
 674                 soc_info.soc_data->soc_delay(n);
 675 }
 676
 677 void
 678 cpu_reset(void)
 679 {
 680
 681         if (soc_info.soc_data)
 682                 soc_info.soc_data->soc_reset();
 683         while (1)
 684                 continue;
 685 }