sys/arm/freescale/imx/imx_wdogreg.h

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 2012, 2013 The FreeBSD Foundation
   5  * All rights reserved.
   6  *
   7  * This software was developed by Oleksandr Rybalko under sponsorship
   8  * from the FreeBSD Foundation.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1.   Redistributions of source code must retain the above copyright
  14  *      notice, this list of conditions and the following disclaimer.
  15  * 2.   Redistributions in binary form must reproduce the above copyright
  16  *      notice, this list of conditions and the following disclaimer in the
  17  *      documentation and/or other materials provided with the distribution.
  18  *
  19  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  20  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  21  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  22  * ARE DISCLAIMED. IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  23  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  24  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  25  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  26  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  27  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  28  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  29  * SUCH DAMAGE.
  30  *
  31  * $FreeBSD$
  32  */
  33
  34 #define WDOG_CLK_FREQ   32768
  35
  36 #define WDOG_CR_REG     0x00    /* Control Register */
  37 #define   WDOG_CR_WT_MASK         0xff00    /* Count; 0.5 sec units */
  38 #define   WDOG_CR_WT_SHIFT        8
  39 #define   WDOG_CR_WDW             (1u << 7) /* Suspend when in WAIT mode */
  40 #define   WDOG_CR_WDA             (1u << 5) /* Don't assert ext reset */
  41 #define   WDOG_CR_SRS             (1u << 4) /* Don't assert soft reset */
  42 #define   WDOG_CR_WDT             (1u << 3) /* Assert ext reset on timeout */
  43 #define   WDOG_CR_WDE             (1u << 2) /* Watchdog Enable */
  44 #define   WDOG_CR_WDBG            (1u << 1) /* Suspend when DBG mode */
  45 #define   WDOG_CR_WDZST           (1u << 0) /* Suspend when LP mode */
  46
  47 #define WDOG_SR_REG     0x02    /* Service Register */
  48 #define   WDOG_SR_STEP1           0x5555
  49 #define   WDOG_SR_STEP2           0xaaaa
  50
  51 #define WDOG_RSR_REG    0x04    /* Reset Status Register */
  52 #define   WDOG_RSR_POR            (1u << 4) /* Due to Power-On Reset */
  53 #define   WDOG_RSR_TOUT           (1u << 1) /* Due WDog timeout reset */
  54 #define   WDOG_RSR_SFTW           (1u << 0) /* Due Soft reset */
  55
  56 #define WDOG_ICR_REG    0x06    /* Interrupt Control Register */
  57 #define   WDOG_ICR_WIE            (1u << 15) /* Enable Interrupt */
  58 #define   WDOG_ICR_WTIS           (1u << 14) /* Interrupt has occurred */
  59 #define   WDOG_ICR_WTCT_MASK      0x00ff     /* Interrupt lead time in 0.5s */
  60 #define   WDOG_ICR_WTCT_SHIFT     0          /* units before reset occurs */
  61
  62 #define WDOG_MCR_REG    0x08    /* Miscellaneous Control Register */
  63 #define   WDOG_MCR_PDE            (1u << 0)  /* Power-down enable */
  64