sys/arm/ti/aintc.c

   1 /*-
   2  * Copyright (c) 2012 Damjan Marion <dmarion@Freebsd.org>
   3  * All rights reserved.
   4  *
   5  * Based on OMAP3 INTC code by Ben Gray
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  */
  28
  29
  30 #include <sys/cdefs.h>
  31 __FBSDID("$FreeBSD$");
  32
  33 #include <sys/param.h>
  34 #include <sys/systm.h>
  35 #include <sys/bus.h>
  36 #include <sys/kernel.h>
  37 #include <sys/ktr.h>
  38 #include <sys/module.h>
  39 #include <sys/rman.h>
  40 #include <machine/bus.h>
  41 #include <machine/intr.h>
  42
  43 #include <dev/fdt/fdt_common.h>
  44 #include <dev/ofw/openfirm.h>
  45 #include <dev/ofw/ofw_bus.h>
  46 #include <dev/ofw/ofw_bus_subr.h>
  47
  48 #define INTC_REVISION           0x00
  49 #define INTC_SYSCONFIG          0x10
  50 #define INTC_SYSSTATUS          0x14
  51 #define INTC_SIR_IRQ            0x40
  52 #define INTC_CONTROL            0x48
  53 #define INTC_THRESHOLD          0x68
  54 #define INTC_MIR_CLEAR(x)       (0x88 + ((x) * 0x20))
  55 #define INTC_MIR_SET(x)         (0x8C + ((x) * 0x20))
  56 #define INTC_ISR_SET(x)         (0x90 + ((x) * 0x20))
  57 #define INTC_ISR_CLEAR(x)       (0x94 + ((x) * 0x20))
  58
  59 struct ti_aintc_softc {
  60         device_t                sc_dev;
  61         struct resource *       aintc_res[3];
  62         bus_space_tag_t         aintc_bst;
  63         bus_space_handle_t      aintc_bsh;
  64         uint8_t                 ver;
  65 };
  66
  67 static struct resource_spec ti_aintc_spec[] = {
  68         { SYS_RES_MEMORY,       0,      RF_ACTIVE },
  69         { -1, 0 }
  70 };
  71
  72 static struct ti_aintc_softc *ti_aintc_sc = NULL;
  73
  74 #define aintc_read_4(_sc, reg)          \
  75     bus_space_read_4((_sc)->aintc_bst, (_sc)->aintc_bsh, (reg))
  76 #define aintc_write_4(_sc, reg, val)            \
  77     bus_space_write_4((_sc)->aintc_bst, (_sc)->aintc_bsh, (reg), (val))
  78
  79 /* List of compatible strings for FDT tree */
  80 static struct ofw_compat_data compat_data[] = {
  81         {"ti,am33xx-intc",      1},
  82         {"ti,omap2-intc",       1},
  83         {NULL,                  0},
  84 };
  85
  86 static void
  87 aintc_post_filter(void *arg)
  88 {
  89
  90         arm_irq_memory_barrier(0);
  91         aintc_write_4(ti_aintc_sc, INTC_CONTROL, 1); /* EOI */
  92 }
  93
  94 static int
  95 ti_aintc_probe(device_t dev)
  96 {
  97         if (!ofw_bus_status_okay(dev))
  98                 return (ENXIO);
  99
 100         if (ofw_bus_search_compatible(dev, compat_data)->ocd_data == 0)
 101                 return (ENXIO);
 102
 103         device_set_desc(dev, "TI AINTC Interrupt Controller");
 104         return (BUS_PROBE_DEFAULT);
 105 }
 106
 107 static int
 108 ti_aintc_attach(device_t dev)
 109 {
 110         struct          ti_aintc_softc *sc = device_get_softc(dev);
 111         uint32_t x;
 112
 113         sc->sc_dev = dev;
 114
 115         if (ti_aintc_sc)
 116                 return (ENXIO);
 117
 118         if (bus_alloc_resources(dev, ti_aintc_spec, sc->aintc_res)) {
 119                 device_printf(dev, "could not allocate resources\n");
 120                 return (ENXIO);
 121         }
 122
 123         sc->aintc_bst = rman_get_bustag(sc->aintc_res[0]);
 124         sc->aintc_bsh = rman_get_bushandle(sc->aintc_res[0]);
 125
 126         ti_aintc_sc = sc;
 127
 128         x = aintc_read_4(sc, INTC_REVISION);
 129         device_printf(dev, "Revision %u.%u\n",(x >> 4) & 0xF, x & 0xF);
 130
 131         /* SoftReset */
 132         aintc_write_4(sc, INTC_SYSCONFIG, 2);
 133
 134         /* Wait for reset to complete */
 135         while(!(aintc_read_4(sc, INTC_SYSSTATUS) & 1));
 136
 137         /*Set Priority Threshold */
 138         aintc_write_4(sc, INTC_THRESHOLD, 0xFF);
 139
 140         arm_post_filter = aintc_post_filter;
 141
 142         return (0);
 143 }
 144
 145 static device_method_t ti_aintc_methods[] = {
 146         DEVMETHOD(device_probe,         ti_aintc_probe),
 147         DEVMETHOD(device_attach,        ti_aintc_attach),
 148         { 0, 0 }
 149 };
 150
 151 static driver_t ti_aintc_driver = {
 152         "aintc",
 153         ti_aintc_methods,
 154         sizeof(struct ti_aintc_softc),
 155 };
 156
 157 static devclass_t ti_aintc_devclass;
 158
 159 EARLY_DRIVER_MODULE(aintc, simplebus, ti_aintc_driver, ti_aintc_devclass,
 160     0, 0, BUS_PASS_INTERRUPT + BUS_PASS_ORDER_MIDDLE);
 161
 162 int
 163 arm_get_next_irq(int last_irq)
 164 {
 165         struct ti_aintc_softc *sc = ti_aintc_sc;
 166         uint32_t active_irq;
 167
 168         /* Get the next active interrupt */
 169         active_irq = aintc_read_4(sc, INTC_SIR_IRQ);
 170
 171         /* Check for spurious interrupt */
 172         if ((active_irq & 0xffffff80)) {
 173                 device_printf(sc->sc_dev,
 174                     "Spurious interrupt detected (0x%08x)\n", active_irq);
 175                 aintc_write_4(sc, INTC_SIR_IRQ, 0);
 176                 return -1;
 177         }
 178
 179         if (active_irq != last_irq)
 180                 return active_irq;
 181         else
 182                 return -1;
 183 }
 184
 185 void
 186 arm_mask_irq(uintptr_t nb)
 187 {
 188         struct ti_aintc_softc *sc = ti_aintc_sc;
 189
 190         aintc_write_4(sc, INTC_MIR_SET(nb >> 5), (1UL << (nb & 0x1F)));
 191         aintc_write_4(sc, INTC_CONTROL, 1); /* EOI */
 192 }
 193
 194 void
 195 arm_unmask_irq(uintptr_t nb)
 196 {
 197         struct ti_aintc_softc *sc = ti_aintc_sc;
 198
 199         arm_irq_memory_barrier(nb);
 200         aintc_write_4(sc, INTC_MIR_CLEAR(nb >> 5), (1UL << (nb & 0x1F)));
 201 }