sys/arm64/arm64/mp_machdep.c

   1 /*-
   2  * Copyright (c) 2015-2016 The FreeBSD Foundation
   3  *
   4  * This software was developed by Andrew Turner under
   5  * sponsorship from the FreeBSD Foundation.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  *
  28  */
  29
  30 #include "opt_acpi.h"
  31 #include "opt_ddb.h"
  32 #include "opt_kstack_pages.h"
  33 #include "opt_platform.h"
  34
  35 #include <sys/cdefs.h>
  36 __FBSDID("$FreeBSD$");
  37
  38 #include <sys/param.h>
  39 #include <sys/systm.h>
  40 #include <sys/bus.h>
  41 #include <sys/cpu.h>
  42 #include <sys/csan.h>
  43 #include <sys/domainset.h>
  44 #include <sys/kernel.h>
  45 #include <sys/ktr.h>
  46 #include <sys/malloc.h>
  47 #include <sys/module.h>
  48 #include <sys/mutex.h>
  49 #include <sys/pcpu.h>
  50 #include <sys/proc.h>
  51 #include <sys/sched.h>
  52 #include <sys/smp.h>
  53
  54 #include <vm/vm.h>
  55 #include <vm/pmap.h>
  56 #include <vm/vm_extern.h>
  57 #include <vm/vm_kern.h>
  58 #include <vm/vm_map.h>
  59
  60 #include <machine/machdep.h>
  61 #include <machine/cpu.h>
  62 #include <machine/debug_monitor.h>
  63 #include <machine/intr.h>
  64 #include <machine/smp.h>
  65 #ifdef VFP
  66 #include <machine/vfp.h>
  67 #endif
  68
  69 #ifdef DEV_ACPI
  70 #include <contrib/dev/acpica/include/acpi.h>
  71 #include <dev/acpica/acpivar.h>
  72 #endif
  73
  74 #ifdef FDT
  75 #include <dev/ofw/openfirm.h>
  76 #include <dev/ofw/ofw_bus.h>
  77 #include <dev/ofw/ofw_bus_subr.h>
  78 #include <dev/ofw/ofw_cpu.h>
  79 #endif
  80
  81 #include <dev/psci/psci.h>
  82
  83 #include "pic_if.h"
  84
  85 #define MP_BOOTSTACK_SIZE       (kstack_pages * PAGE_SIZE)
  86
  87 #define MP_QUIRK_CPULIST        0x01    /* The list of cpus may be wrong, */
  88                                         /* don't panic if one fails to start */
  89 static uint32_t mp_quirks;
  90
  91 #ifdef FDT
  92 static struct {
  93         const char *compat;
  94         uint32_t quirks;
  95 } fdt_quirks[] = {
  96         { "arm,foundation-aarch64",     MP_QUIRK_CPULIST },
  97         { "arm,fvp-base",               MP_QUIRK_CPULIST },
  98         /* This is incorrect in some DTS files */
  99         { "arm,vfp-base",               MP_QUIRK_CPULIST },
 100         { NULL, 0 },
 101 };
 102 #endif
 103
 104 typedef void intr_ipi_send_t(void *, cpuset_t, u_int);
 105 typedef void intr_ipi_handler_t(void *);
 106
 107 #define INTR_IPI_NAMELEN        (MAXCOMLEN + 1)
 108 struct intr_ipi {
 109         intr_ipi_handler_t *    ii_handler;
 110         void *                  ii_handler_arg;
 111         intr_ipi_send_t *       ii_send;
 112         void *                  ii_send_arg;
 113         char                    ii_name[INTR_IPI_NAMELEN];
 114         u_long *                ii_count;
 115 };
 116
 117 static struct intr_ipi ipi_sources[INTR_IPI_COUNT];
 118
 119 static struct intr_ipi *intr_ipi_lookup(u_int);
 120 static void intr_pic_ipi_setup(u_int, const char *, intr_ipi_handler_t *,
 121     void *);
 122
 123 static void ipi_ast(void *);
 124 static void ipi_hardclock(void *);
 125 static void ipi_preempt(void *);
 126 static void ipi_rendezvous(void *);
 127 static void ipi_stop(void *);
 128
 129 #ifdef FDT
 130 static u_int fdt_cpuid;
 131 #endif
 132
 133 void mpentry(unsigned long cpuid);
 134 void init_secondary(uint64_t);
 135
 136 /* Synchronize AP startup. */
 137 static struct mtx ap_boot_mtx;
 138
 139 /* Stacks for AP initialization, discarded once idle threads are started. */
 140 void *bootstack;
 141 static void *bootstacks[MAXCPU];
 142
 143 /* Count of started APs, used to synchronize access to bootstack. */
 144 static volatile int aps_started;
 145
 146 /* Set to 1 once we're ready to let the APs out of the pen. */
 147 static volatile int aps_ready;
 148
 149 /* Temporary variables for init_secondary()  */
 150 void *dpcpu[MAXCPU - 1];
 151
 152 static bool
 153 is_boot_cpu(uint64_t target_cpu)
 154 {
 155
 156         return (PCPU_GET_MPIDR(cpuid_to_pcpu[0]) == (target_cpu & CPU_AFF_MASK));
 157 }
 158
 159 static void
 160 release_aps(void *dummy __unused)
 161 {
 162         int i, started;
 163
 164         /* Only release CPUs if they exist */
 165         if (mp_ncpus == 1)
 166                 return;
 167
 168         intr_pic_ipi_setup(IPI_AST, "ast", ipi_ast, NULL);
 169         intr_pic_ipi_setup(IPI_PREEMPT, "preempt", ipi_preempt, NULL);
 170         intr_pic_ipi_setup(IPI_RENDEZVOUS, "rendezvous", ipi_rendezvous, NULL);
 171         intr_pic_ipi_setup(IPI_STOP, "stop", ipi_stop, NULL);
 172         intr_pic_ipi_setup(IPI_STOP_HARD, "stop hard", ipi_stop, NULL);
 173         intr_pic_ipi_setup(IPI_HARDCLOCK, "hardclock", ipi_hardclock, NULL);
 174
 175         atomic_store_rel_int(&aps_ready, 1);
 176         /* Wake up the other CPUs */
 177         __asm __volatile(
 178             "dsb ishst  \n"
 179             "sev        \n"
 180             ::: "memory");
 181
 182         printf("Release APs...");
 183
 184         started = 0;
 185         for (i = 0; i < 2000; i++) {
 186                 if (atomic_load_acq_int(&smp_started) != 0) {
 187                         printf("done\n");
 188                         return;
 189                 }
 190                 /*
 191                  * Don't time out while we are making progress. Some large
 192                  * systems can take a while to start all CPUs.
 193                  */
 194                 if (smp_cpus > started) {
 195                         i = 0;
 196                         started = smp_cpus;
 197                 }
 198                 DELAY(1000);
 199         }
 200
 201         printf("APs not started\n");
 202 }
 203 SYSINIT(start_aps, SI_SUB_SMP, SI_ORDER_FIRST, release_aps, NULL);
 204
 205 void
 206 init_secondary(uint64_t cpu)
 207 {
 208         struct pcpu *pcpup;
 209         pmap_t pmap0;
 210         uint64_t mpidr;
 211
 212         ptrauth_mp_start(cpu);
 213
 214         /*
 215          * Verify that the value passed in 'cpu' argument (aka context_id) is
 216          * valid. Some older U-Boot based PSCI implementations are buggy,
 217          * they can pass random value in it.
 218          */
 219         mpidr = READ_SPECIALREG(mpidr_el1) & CPU_AFF_MASK;
 220         if (cpu >= MAXCPU || cpuid_to_pcpu[cpu] == NULL ||
 221             PCPU_GET_MPIDR(cpuid_to_pcpu[cpu]) != mpidr) {
 222                 for (cpu = 0; cpu < mp_maxid; cpu++)
 223                         if (cpuid_to_pcpu[cpu] != NULL &&
 224                             PCPU_GET_MPIDR(cpuid_to_pcpu[cpu]) == mpidr)
 225                                 break;
 226                 if ( cpu >= MAXCPU)
 227                         panic("MPIDR for this CPU is not in pcpu table");
 228         }
 229
 230         pcpup = cpuid_to_pcpu[cpu];
 231         /*
 232          * Set the pcpu pointer with a backup in tpidr_el1 to be
 233          * loaded when entering the kernel from userland.
 234          */
 235         __asm __volatile(
 236             "mov x18, %0 \n"
 237             "msr tpidr_el1, %0" :: "r"(pcpup));
 238
 239         /*
 240          * Identify current CPU. This is necessary to setup
 241          * affinity registers and to provide support for
 242          * runtime chip identification.
 243          *
 244          * We need this before signalling the CPU is ready to
 245          * let the boot CPU use the results.
 246          */
 247         pcpup->pc_midr = get_midr();
 248         identify_cpu(cpu);
 249
 250         /* Ensure the stores in identify_cpu have completed */
 251         atomic_thread_fence_acq_rel();
 252
 253         /* Signal the BSP and spin until it has released all APs. */
 254         atomic_add_int(&aps_started, 1);
 255         while (!atomic_load_int(&aps_ready))
 256                 __asm __volatile("wfe");
 257
 258         /* Initialize curthread */
 259         KASSERT(PCPU_GET(idlethread) != NULL, ("no idle thread"));
 260         pcpup->pc_curthread = pcpup->pc_idlethread;
 261         schedinit_ap();
 262
 263         /* Initialize curpmap to match TTBR0's current setting. */
 264         pmap0 = vmspace_pmap(&vmspace0);
 265         KASSERT(pmap_to_ttbr0(pmap0) == READ_SPECIALREG(ttbr0_el1),
 266             ("pmap0 doesn't match cpu %ld's ttbr0", cpu));
 267         pcpup->pc_curpmap = pmap0;
 268
 269         install_cpu_errata();
 270
 271         intr_pic_init_secondary();
 272
 273         /* Start per-CPU event timers. */
 274         cpu_initclocks_ap();
 275
 276 #ifdef VFP
 277         vfp_init_secondary();
 278 #endif
 279
 280         dbg_init();
 281         pan_enable();
 282
 283         mtx_lock_spin(&ap_boot_mtx);
 284         atomic_add_rel_32(&smp_cpus, 1);
 285         if (smp_cpus == mp_ncpus) {
 286                 /* enable IPI's, tlb shootdown, freezes etc */
 287                 atomic_store_rel_int(&smp_started, 1);
 288         }
 289         mtx_unlock_spin(&ap_boot_mtx);
 290
 291         kcsan_cpu_init(cpu);
 292
 293         /* Enter the scheduler */
 294         sched_ap_entry();
 295
 296         panic("scheduler returned us to init_secondary");
 297         /* NOTREACHED */
 298 }
 299
 300 static void
 301 smp_after_idle_runnable(void *arg __unused)
 302 {
 303         int cpu;
 304
 305         if (mp_ncpus == 1)
 306                 return;
 307
 308         KASSERT(smp_started != 0, ("%s: SMP not started yet", __func__));
 309
 310         /*
 311          * Wait for all APs to handle an interrupt.  After that, we know that
 312          * the APs have entered the scheduler at least once, so the boot stacks
 313          * are safe to free.
 314          */
 315         smp_rendezvous(smp_no_rendezvous_barrier, NULL,
 316             smp_no_rendezvous_barrier, NULL);
 317
 318         for (cpu = 1; cpu < mp_ncpus; cpu++) {
 319                 if (bootstacks[cpu] != NULL)
 320                         kmem_free(bootstacks[cpu], MP_BOOTSTACK_SIZE);
 321         }
 322 }
 323 SYSINIT(smp_after_idle_runnable, SI_SUB_SMP, SI_ORDER_ANY,
 324     smp_after_idle_runnable, NULL);
 325
 326 /*
 327  *  Send IPI thru interrupt controller.
 328  */
 329 static void
 330 pic_ipi_send(void *arg, cpuset_t cpus, u_int ipi)
 331 {
 332
 333         KASSERT(intr_irq_root_dev != NULL, ("%s: no root attached", __func__));
 334
 335         /*
 336          * Ensure that this CPU's stores will be visible to IPI
 337          * recipients before starting to send the interrupts.
 338          */
 339         dsb(ishst);
 340
 341         PIC_IPI_SEND(intr_irq_root_dev, arg, cpus, ipi);
 342 }
 343
 344 /*
 345  *  Setup IPI handler on interrupt controller.
 346  *
 347  *  Not SMP coherent.
 348  */
 349 static void
 350 intr_pic_ipi_setup(u_int ipi, const char *name, intr_ipi_handler_t *hand,
 351     void *arg)
 352 {
 353         struct intr_irqsrc *isrc;
 354         struct intr_ipi *ii;
 355         int error;
 356
 357         KASSERT(intr_irq_root_dev != NULL, ("%s: no root attached", __func__));
 358         KASSERT(hand != NULL, ("%s: ipi %u no handler", __func__, ipi));
 359
 360         error = PIC_IPI_SETUP(intr_irq_root_dev, ipi, &isrc);
 361         if (error != 0)
 362                 return;
 363
 364         isrc->isrc_handlers++;
 365
 366         ii = intr_ipi_lookup(ipi);
 367         KASSERT(ii->ii_count == NULL, ("%s: ipi %u reused", __func__, ipi));
 368
 369         ii->ii_handler = hand;
 370         ii->ii_handler_arg = arg;
 371         ii->ii_send = pic_ipi_send;
 372         ii->ii_send_arg = isrc;
 373         strlcpy(ii->ii_name, name, INTR_IPI_NAMELEN);
 374         ii->ii_count = intr_ipi_setup_counters(name);
 375
 376         PIC_ENABLE_INTR(intr_irq_root_dev, isrc);
 377 }
 378
 379 static void
 380 intr_ipi_send(cpuset_t cpus, u_int ipi)
 381 {
 382         struct intr_ipi *ii;
 383
 384         ii = intr_ipi_lookup(ipi);
 385         if (ii->ii_count == NULL)
 386                 panic("%s: not setup IPI %u", __func__, ipi);
 387
 388         ii->ii_send(ii->ii_send_arg, cpus, ipi);
 389 }
 390
 391 static void
 392 ipi_ast(void *dummy __unused)
 393 {
 394
 395         CTR0(KTR_SMP, "IPI_AST");
 396 }
 397
 398 static void
 399 ipi_hardclock(void *dummy __unused)
 400 {
 401
 402         CTR1(KTR_SMP, "%s: IPI_HARDCLOCK", __func__);
 403         hardclockintr();
 404 }
 405
 406 static void
 407 ipi_preempt(void *dummy __unused)
 408 {
 409         CTR1(KTR_SMP, "%s: IPI_PREEMPT", __func__);
 410         sched_preempt(curthread);
 411 }
 412
 413 static void
 414 ipi_rendezvous(void *dummy __unused)
 415 {
 416
 417         CTR0(KTR_SMP, "IPI_RENDEZVOUS");
 418         smp_rendezvous_action();
 419 }
 420
 421 static void
 422 ipi_stop(void *dummy __unused)
 423 {
 424         u_int cpu;
 425
 426         CTR0(KTR_SMP, "IPI_STOP");
 427
 428         cpu = PCPU_GET(cpuid);
 429         savectx(&stoppcbs[cpu]);
 430
 431         /* Indicate we are stopped */
 432         CPU_SET_ATOMIC(cpu, &stopped_cpus);
 433
 434         /* Wait for restart */
 435         while (!CPU_ISSET(cpu, &started_cpus))
 436                 cpu_spinwait();
 437
 438 #ifdef DDB
 439         dbg_register_sync(NULL);
 440 #endif
 441
 442         CPU_CLR_ATOMIC(cpu, &started_cpus);
 443         CPU_CLR_ATOMIC(cpu, &stopped_cpus);
 444         CTR0(KTR_SMP, "IPI_STOP (restart)");
 445 }
 446
 447 struct cpu_group *
 448 cpu_topo(void)
 449 {
 450         struct cpu_group *dom, *root;
 451         int i;
 452
 453         root = smp_topo_alloc(1);
 454         dom = smp_topo_alloc(vm_ndomains);
 455
 456         root->cg_parent = NULL;
 457         root->cg_child = dom;
 458         CPU_COPY(&all_cpus, &root->cg_mask);
 459         root->cg_count = mp_ncpus;
 460         root->cg_children = vm_ndomains;
 461         root->cg_level = CG_SHARE_NONE;
 462         root->cg_flags = 0;
 463
 464         /*
 465          * Redundant layers will be collapsed by the caller so we don't need a
 466          * special case for a single domain.
 467          */
 468         for (i = 0; i < vm_ndomains; i++, dom++) {
 469                 dom->cg_parent = root;
 470                 dom->cg_child = NULL;
 471                 CPU_COPY(&cpuset_domain[i], &dom->cg_mask);
 472                 dom->cg_count = CPU_COUNT(&dom->cg_mask);
 473                 dom->cg_children = 0;
 474                 dom->cg_level = CG_SHARE_L3;
 475                 dom->cg_flags = 0;
 476         }
 477
 478         return (root);
 479 }
 480
 481 /* Determine if we running MP machine */
 482 int
 483 cpu_mp_probe(void)
 484 {
 485
 486         /* ARM64TODO: Read the u bit of mpidr_el1 to determine this */
 487         return (1);
 488 }
 489
 490 static int
 491 enable_cpu_psci(uint64_t target_cpu, vm_paddr_t entry, u_int cpuid)
 492 {
 493         int err;
 494
 495         err = psci_cpu_on(target_cpu, entry, cpuid);
 496         if (err != PSCI_RETVAL_SUCCESS) {
 497                 /*
 498                  * Panic here if INVARIANTS are enabled and PSCI failed to
 499                  * start the requested CPU.  psci_cpu_on() returns PSCI_MISSING
 500                  * to indicate we are unable to use it to start the given CPU.
 501                  */
 502                 KASSERT(err == PSCI_MISSING ||
 503                     (mp_quirks & MP_QUIRK_CPULIST) == MP_QUIRK_CPULIST,
 504                     ("Failed to start CPU %u (%lx), error %d\n",
 505                     cpuid, target_cpu, err));
 506                 return (EINVAL);
 507         }
 508
 509         return (0);
 510 }
 511
 512 static int
 513 enable_cpu_spin(uint64_t cpu, vm_paddr_t entry, vm_paddr_t release_paddr)
 514 {
 515         vm_paddr_t *release_addr;
 516
 517         release_addr = pmap_mapdev(release_paddr, sizeof(*release_addr));
 518         if (release_addr == NULL)
 519                 return (ENOMEM);
 520
 521         *release_addr = entry;
 522         pmap_unmapdev(release_addr, sizeof(*release_addr));
 523
 524         __asm __volatile(
 525             "dsb sy     \n"
 526             "sev        \n"
 527             ::: "memory");
 528
 529         return (0);
 530 }
 531
 532 /*
 533  * Starts a given CPU. If the CPU is already running, i.e. it is the boot CPU,
 534  * do nothing. Returns true if the CPU is present and running.
 535  */
 536 static bool
 537 start_cpu(u_int cpuid, uint64_t target_cpu, int domain, vm_paddr_t release_addr)
 538 {
 539         struct pcpu *pcpup;
 540         vm_size_t size;
 541         vm_paddr_t pa;
 542         int err, naps;
 543
 544         /* Check we are able to start this cpu */
 545         if (cpuid > mp_maxid)
 546                 return (false);
 547
 548         /* Skip boot CPU */
 549         if (is_boot_cpu(target_cpu))
 550                 return (true);
 551
 552         KASSERT(cpuid < MAXCPU, ("Too many CPUs"));
 553
 554         size = round_page(sizeof(*pcpup) + DPCPU_SIZE);
 555         pcpup = kmem_malloc_domainset(DOMAINSET_PREF(domain), size,
 556             M_WAITOK | M_ZERO);
 557         pmap_disable_promotion((vm_offset_t)pcpup, size);
 558         pcpu_init(pcpup, cpuid, sizeof(struct pcpu));
 559         pcpup->pc_mpidr = target_cpu & CPU_AFF_MASK;
 560
 561         dpcpu[cpuid - 1] = (void *)(pcpup + 1);
 562         dpcpu_init(dpcpu[cpuid - 1], cpuid);
 563
 564         bootstacks[cpuid] = kmem_malloc_domainset(DOMAINSET_PREF(domain),
 565             MP_BOOTSTACK_SIZE, M_WAITOK | M_ZERO);
 566
 567         naps = atomic_load_int(&aps_started);
 568         bootstack = (char *)bootstacks[cpuid] + MP_BOOTSTACK_SIZE;
 569
 570         printf("Starting CPU %u (%lx)\n", cpuid, target_cpu);
 571         pa = pmap_extract(kernel_pmap, (vm_offset_t)mpentry);
 572
 573         /*
 574          * A limited set of hardware we support can only do spintables and
 575          * remain useful, due to lack of EL3.  Thus, we'll usually fall into the
 576          * PSCI branch here.
 577          */
 578         MPASS(release_addr == 0 || !psci_present);
 579         if (release_addr != 0)
 580                 err = enable_cpu_spin(target_cpu, pa, release_addr);
 581         else
 582                 err = enable_cpu_psci(target_cpu, pa, cpuid);
 583
 584         if (err != 0) {
 585                 pcpu_destroy(pcpup);
 586                 dpcpu[cpuid - 1] = NULL;
 587                 kmem_free(bootstacks[cpuid], MP_BOOTSTACK_SIZE);
 588                 kmem_free(pcpup, size);
 589                 bootstacks[cpuid] = NULL;
 590                 mp_ncpus--;
 591                 return (false);
 592         }
 593
 594         /* Wait for the AP to switch to its boot stack. */
 595         while (atomic_load_int(&aps_started) < naps + 1)
 596                 cpu_spinwait();
 597         CPU_SET(cpuid, &all_cpus);
 598
 599         return (true);
 600 }
 601
 602 #ifdef DEV_ACPI
 603 static void
 604 madt_handler(ACPI_SUBTABLE_HEADER *entry, void *arg)
 605 {
 606         ACPI_MADT_GENERIC_INTERRUPT *intr;
 607         u_int *cpuid;
 608         u_int id;
 609         int domain;
 610
 611         switch(entry->Type) {
 612         case ACPI_MADT_TYPE_GENERIC_INTERRUPT:
 613                 intr = (ACPI_MADT_GENERIC_INTERRUPT *)entry;
 614                 cpuid = arg;
 615
 616                 if (is_boot_cpu(intr->ArmMpidr))
 617                         id = 0;
 618                 else
 619                         id = *cpuid;
 620
 621                 domain = 0;
 622 #ifdef NUMA
 623                 if (vm_ndomains > 1)
 624                         domain = acpi_pxm_get_cpu_locality(intr->Uid);
 625 #endif
 626                 if (start_cpu(id, intr->ArmMpidr, domain, 0)) {
 627                         MPASS(cpuid_to_pcpu[id] != NULL);
 628                         cpuid_to_pcpu[id]->pc_acpi_id = intr->Uid;
 629                         /*
 630                          * Don't increment for the boot CPU, its CPU ID is
 631                          * reserved.
 632                          */
 633                         if (!is_boot_cpu(intr->ArmMpidr))
 634                                 (*cpuid)++;
 635                 }
 636
 637                 break;
 638         default:
 639                 break;
 640         }
 641 }
 642
 643 static void
 644 cpu_init_acpi(void)
 645 {
 646         ACPI_TABLE_MADT *madt;
 647         vm_paddr_t physaddr;
 648         u_int cpuid;
 649
 650         physaddr = acpi_find_table(ACPI_SIG_MADT);
 651         if (physaddr == 0)
 652                 return;
 653
 654         madt = acpi_map_table(physaddr, ACPI_SIG_MADT);
 655         if (madt == NULL) {
 656                 printf("Unable to map the MADT, not starting APs\n");
 657                 return;
 658         }
 659         /* Boot CPU is always 0 */
 660         cpuid = 1;
 661         acpi_walk_subtables(madt + 1, (char *)madt + madt->Header.Length,
 662             madt_handler, &cpuid);
 663
 664         acpi_unmap_table(madt);
 665
 666 #if MAXMEMDOM > 1
 667         acpi_pxm_set_cpu_locality();
 668 #endif
 669 }
 670 #endif
 671
 672 #ifdef FDT
 673 /*
 674  * Failure is indicated by failing to populate *release_addr.
 675  */
 676 static void
 677 populate_release_addr(phandle_t node, vm_paddr_t *release_addr)
 678 {
 679         pcell_t buf[2];
 680
 681         if (OF_getencprop(node, "cpu-release-addr", buf, sizeof(buf)) !=
 682             sizeof(buf))
 683                 return;
 684
 685         *release_addr = (((uintptr_t)buf[0] << 32) | buf[1]);
 686 }
 687
 688 static bool
 689 start_cpu_fdt(u_int id, phandle_t node, u_int addr_size, pcell_t *reg)
 690 {
 691         uint64_t target_cpu;
 692         vm_paddr_t release_addr;
 693         char *enable_method;
 694         int domain;
 695         int cpuid;
 696
 697         target_cpu = reg[0];
 698         if (addr_size == 2) {
 699                 target_cpu <<= 32;
 700                 target_cpu |= reg[1];
 701         }
 702
 703         if (is_boot_cpu(target_cpu))
 704                 cpuid = 0;
 705         else
 706                 cpuid = fdt_cpuid;
 707
 708         /*
 709          * If PSCI is present, we'll always use that -- the cpu_on method is
 710          * mandated in both v0.1 and v0.2.  We'll check the enable-method if
 711          * we don't have PSCI and use spin table if it's provided.
 712          */
 713         release_addr = 0;
 714         if (!psci_present && cpuid != 0) {
 715                 if (OF_getprop_alloc(node, "enable-method",
 716                     (void **)&enable_method) <= 0)
 717                         return (false);
 718
 719                 if (strcmp(enable_method, "spin-table") != 0) {
 720                         OF_prop_free(enable_method);
 721                         return (false);
 722                 }
 723
 724                 OF_prop_free(enable_method);
 725                 populate_release_addr(node, &release_addr);
 726                 if (release_addr == 0) {
 727                         printf("Failed to fetch release address for CPU %u",
 728                             cpuid);
 729                         return (false);
 730                 }
 731         }
 732
 733         if (!start_cpu(cpuid, target_cpu, 0, release_addr))
 734                 return (false);
 735
 736         /*
 737          * Don't increment for the boot CPU, its CPU ID is reserved.
 738          */
 739         if (!is_boot_cpu(target_cpu))
 740                 fdt_cpuid++;
 741
 742         /* Try to read the numa node of this cpu */
 743         if (vm_ndomains == 1 ||
 744             OF_getencprop(node, "numa-node-id", &domain, sizeof(domain)) <= 0)
 745                 domain = 0;
 746         cpuid_to_pcpu[cpuid]->pc_domain = domain;
 747         if (domain < MAXMEMDOM)
 748                 CPU_SET(cpuid, &cpuset_domain[domain]);
 749         return (true);
 750 }
 751 static void
 752 cpu_init_fdt(void)
 753 {
 754         phandle_t node;
 755         int i;
 756
 757         node = OF_peer(0);
 758         for (i = 0; fdt_quirks[i].compat != NULL; i++) {
 759                 if (ofw_bus_node_is_compatible(node,
 760                     fdt_quirks[i].compat) != 0) {
 761                         mp_quirks = fdt_quirks[i].quirks;
 762                 }
 763         }
 764         fdt_cpuid = 1;
 765         ofw_cpu_early_foreach(start_cpu_fdt, true);
 766 }
 767 #endif
 768
 769 /* Initialize and fire up non-boot processors */
 770 void
 771 cpu_mp_start(void)
 772 {
 773         uint64_t mpidr;
 774
 775         mtx_init(&ap_boot_mtx, "ap boot", NULL, MTX_SPIN);
 776
 777         /* CPU 0 is always boot CPU. */
 778         CPU_SET(0, &all_cpus);
 779         mpidr = READ_SPECIALREG(mpidr_el1) & CPU_AFF_MASK;
 780         cpuid_to_pcpu[0]->pc_mpidr = mpidr;
 781
 782         cpu_desc_init();
 783
 784         switch(arm64_bus_method) {
 785 #ifdef DEV_ACPI
 786         case ARM64_BUS_ACPI:
 787                 mp_quirks = MP_QUIRK_CPULIST;
 788                 cpu_init_acpi();
 789                 break;
 790 #endif
 791 #ifdef FDT
 792         case ARM64_BUS_FDT:
 793                 cpu_init_fdt();
 794                 break;
 795 #endif
 796         default:
 797                 break;
 798         }
 799 }
 800
 801 /* Introduce rest of cores to the world */
 802 void
 803 cpu_mp_announce(void)
 804 {
 805 }
 806
 807 #ifdef DEV_ACPI
 808 static void
 809 cpu_count_acpi_handler(ACPI_SUBTABLE_HEADER *entry, void *arg)
 810 {
 811         u_int *cores = arg;
 812
 813         switch(entry->Type) {
 814         case ACPI_MADT_TYPE_GENERIC_INTERRUPT:
 815                 (*cores)++;
 816                 break;
 817         default:
 818                 break;
 819         }
 820 }
 821
 822 static u_int
 823 cpu_count_acpi(void)
 824 {
 825         ACPI_TABLE_MADT *madt;
 826         vm_paddr_t physaddr;
 827         u_int cores;
 828
 829         physaddr = acpi_find_table(ACPI_SIG_MADT);
 830         if (physaddr == 0)
 831                 return (0);
 832
 833         madt = acpi_map_table(physaddr, ACPI_SIG_MADT);
 834         if (madt == NULL) {
 835                 printf("Unable to map the MADT, not starting APs\n");
 836                 return (0);
 837         }
 838
 839         cores = 0;
 840         acpi_walk_subtables(madt + 1, (char *)madt + madt->Header.Length,
 841             cpu_count_acpi_handler, &cores);
 842
 843         acpi_unmap_table(madt);
 844
 845         return (cores);
 846 }
 847 #endif
 848
 849 void
 850 cpu_mp_setmaxid(void)
 851 {
 852         int cores;
 853
 854         mp_ncpus = 1;
 855         mp_maxid = 0;
 856
 857         switch(arm64_bus_method) {
 858 #ifdef DEV_ACPI
 859         case ARM64_BUS_ACPI:
 860                 cores = cpu_count_acpi();
 861                 if (cores > 0) {
 862                         cores = MIN(cores, MAXCPU);
 863                         if (bootverbose)
 864                                 printf("Found %d CPUs in the ACPI tables\n",
 865                                     cores);
 866                         mp_ncpus = cores;
 867                         mp_maxid = cores - 1;
 868                 }
 869                 break;
 870 #endif
 871 #ifdef FDT
 872         case ARM64_BUS_FDT:
 873                 cores = ofw_cpu_early_foreach(NULL, false);
 874                 if (cores > 0) {
 875                         cores = MIN(cores, MAXCPU);
 876                         if (bootverbose)
 877                                 printf("Found %d CPUs in the device tree\n",
 878                                     cores);
 879                         mp_ncpus = cores;
 880                         mp_maxid = cores - 1;
 881                 }
 882                 break;
 883 #endif
 884         default:
 885                 if (bootverbose)
 886                         printf("No CPU data, limiting to 1 core\n");
 887                 break;
 888         }
 889
 890         if (TUNABLE_INT_FETCH("hw.ncpu", &cores)) {
 891                 if (cores > 0 && cores < mp_ncpus) {
 892                         mp_ncpus = cores;
 893                         mp_maxid = cores - 1;
 894                 }
 895         }
 896 }
 897
 898 /*
 899  *  Lookup IPI source.
 900  */
 901 static struct intr_ipi *
 902 intr_ipi_lookup(u_int ipi)
 903 {
 904
 905         if (ipi >= INTR_IPI_COUNT)
 906                 panic("%s: no such IPI %u", __func__, ipi);
 907
 908         return (&ipi_sources[ipi]);
 909 }
 910
 911 /*
 912  *  interrupt controller dispatch function for IPIs. It should
 913  *  be called straight from the interrupt controller, when associated
 914  *  interrupt source is learned. Or from anybody who has an interrupt
 915  *  source mapped.
 916  */
 917 void
 918 intr_ipi_dispatch(u_int ipi)
 919 {
 920         struct intr_ipi *ii;
 921
 922         ii = intr_ipi_lookup(ipi);
 923         if (ii->ii_count == NULL)
 924                 panic("%s: not setup IPI %u", __func__, ipi);
 925
 926         intr_ipi_increment_count(ii->ii_count, PCPU_GET(cpuid));
 927
 928         ii->ii_handler(ii->ii_handler_arg);
 929 }
 930
 931 #ifdef notyet
 932 /*
 933  *  Map IPI into interrupt controller.
 934  *
 935  *  Not SMP coherent.
 936  */
 937 static int
 938 ipi_map(struct intr_irqsrc *isrc, u_int ipi)
 939 {
 940         boolean_t is_percpu;
 941         int error;
 942
 943         if (ipi >= INTR_IPI_COUNT)
 944                 panic("%s: no such IPI %u", __func__, ipi);
 945
 946         KASSERT(intr_irq_root_dev != NULL, ("%s: no root attached", __func__));
 947
 948         isrc->isrc_type = INTR_ISRCT_NAMESPACE;
 949         isrc->isrc_nspc_type = INTR_IRQ_NSPC_IPI;
 950         isrc->isrc_nspc_num = ipi_next_num;
 951
 952         error = PIC_REGISTER(intr_irq_root_dev, isrc, &is_percpu);
 953         if (error == 0) {
 954                 isrc->isrc_dev = intr_irq_root_dev;
 955                 ipi_next_num++;
 956         }
 957         return (error);
 958 }
 959
 960 /*
 961  *  Setup IPI handler to interrupt source.
 962  *
 963  *  Note that there could be more ways how to send and receive IPIs
 964  *  on a platform like fast interrupts for example. In that case,
 965  *  one can call this function with ASIF_NOALLOC flag set and then
 966  *  call intr_ipi_dispatch() when appropriate.
 967  *
 968  *  Not SMP coherent.
 969  */
 970 int
 971 intr_ipi_set_handler(u_int ipi, const char *name, intr_ipi_filter_t *filter,
 972     void *arg, u_int flags)
 973 {
 974         struct intr_irqsrc *isrc;
 975         int error;
 976
 977         if (filter == NULL)
 978                 return(EINVAL);
 979
 980         isrc = intr_ipi_lookup(ipi);
 981         if (isrc->isrc_ipifilter != NULL)
 982                 return (EEXIST);
 983
 984         if ((flags & AISHF_NOALLOC) == 0) {
 985                 error = ipi_map(isrc, ipi);
 986                 if (error != 0)
 987                         return (error);
 988         }
 989
 990         isrc->isrc_ipifilter = filter;
 991         isrc->isrc_arg = arg;
 992         isrc->isrc_handlers = 1;
 993         isrc->isrc_count = intr_ipi_setup_counters(name);
 994         isrc->isrc_index = 0; /* it should not be used in IPI case */
 995
 996         if (isrc->isrc_dev != NULL) {
 997                 PIC_ENABLE_INTR(isrc->isrc_dev, isrc);
 998                 PIC_ENABLE_SOURCE(isrc->isrc_dev, isrc);
 999         }
1000         return (0);
1001 }
1002 #endif
1003
1004 /* Sending IPI */
1005 void
1006 ipi_all_but_self(u_int ipi)
1007 {
1008         cpuset_t cpus;
1009
1010         cpus = all_cpus;
1011         CPU_CLR(PCPU_GET(cpuid), &cpus);
1012         CTR2(KTR_SMP, "%s: ipi: %x", __func__, ipi);
1013         intr_ipi_send(cpus, ipi);
1014 }
1015
1016 void
1017 ipi_cpu(int cpu, u_int ipi)
1018 {
1019         cpuset_t cpus;
1020
1021         CPU_ZERO(&cpus);
1022         CPU_SET(cpu, &cpus);
1023
1024         CTR3(KTR_SMP, "%s: cpu: %d, ipi: %x", __func__, cpu, ipi);
1025         intr_ipi_send(cpus, ipi);
1026 }
1027
1028 void
1029 ipi_selected(cpuset_t cpus, u_int ipi)
1030 {
1031
1032         CTR2(KTR_SMP, "%s: ipi: %x", __func__, ipi);
1033         intr_ipi_send(cpus, ipi);
1034 }