sys/arm64/rockchip/clk/rk_clk_pll.h

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright 2018 Emmanuel Vadot <manu@FreeBSD.org>
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  *
  28  * $FreeBSD$
  29  */
  30
  31 #ifndef _RK_CLK_PLL_H_
  32 #define _RK_CLK_PLL_H_
  33
  34 #include <dev/extres/clk/clk.h>
  35
  36 struct rk_clk_pll_rate {
  37         uint32_t        freq;
  38         uint32_t        refdiv;
  39         uint32_t        fbdiv;
  40         uint32_t        postdiv1;
  41         uint32_t        postdiv2;
  42         uint32_t        dsmpd;
  43         uint32_t        frac;
  44 };
  45
  46 struct rk_clk_pll_def {
  47         struct clknode_init_def clkdef;
  48         uint32_t                base_offset;
  49
  50         uint32_t                gate_offset;
  51         uint32_t                gate_shift;
  52
  53         uint32_t                mode_reg;
  54         uint32_t                mode_shift;
  55
  56         uint32_t                flags;
  57
  58         struct rk_clk_pll_rate  *rates;
  59         struct rk_clk_pll_rate  *frac_rates;
  60 };
  61
  62 #define RK_CLK_PLL_HAVE_GATE    0x1
  63
  64 int rk3328_clk_pll_register(struct clkdom *clkdom, struct rk_clk_pll_def *clkdef);
  65 int rk3399_clk_pll_register(struct clkdom *clkdom, struct rk_clk_pll_def *clkdef);
  66
  67 #endif /* _RK_CLK_PLL_H_ */