]> CyberLeo.Net >> Repos - FreeBSD/FreeBSD.git/blob - sys/compat/freebsd32/freebsd32_ioctl.h
Update ena-com HAL to v1.1.4.3 and update driver accordingly
[FreeBSD/FreeBSD.git] / sys / compat / freebsd32 / freebsd32_ioctl.h
1 /*-
2  * Copyright (c) 2008 David E. O'Brien
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  * 3. Neither the name of the author nor the names of its contributors
14  *    may be used to endorse or promote products derived from this software
15  *    without specific prior written permission.
16  *
17  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
18  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
19  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
20  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
21  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
22  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
23  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
24  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
25  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
26  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
27  * SUCH DAMAGE.
28  *
29  * $FreeBSD$
30  */
31
32 #ifndef _COMPAT_FREEBSD32_IOCTL_H_
33 #define _COMPAT_FREEBSD32_IOCTL_H_
34
35 #include <cam/scsi/scsi_sg.h>
36
37 typedef __uint32_t caddr_t32;
38
39 struct ioc_read_toc_entry32 {
40         u_char  address_format;
41         u_char  starting_track;
42         u_short data_len;
43         uint32_t data;          /* struct cd_toc_entry* */
44 };
45
46 #define MDNPAD32        MDNPAD
47 struct md_ioctl32 {
48         unsigned        md_version;     /* Structure layout version */
49         unsigned        md_unit;        /* unit number */
50         enum md_types   md_type;        /* type of disk */
51         caddr_t32       md_file;        /* pathname of file to mount */
52         off_t           md_mediasize;   /* size of disk in bytes */
53         unsigned        md_sectorsize;  /* sectorsize */
54         unsigned        md_options;     /* options */
55         u_int64_t       md_base;        /* base address */
56         int             md_fwheads;     /* firmware heads */
57         int             md_fwsectors;   /* firmware sectors */
58         caddr_t32       md_label;       /* label of the device */
59         int             md_pad[MDNPAD32]; /* padding for future ideas */
60 } __attribute__((__packed__));
61
62 struct fiodgname_arg32 {
63         int             len;
64         caddr_t32       buf;
65 };
66
67 struct mem_range_op32
68 {
69         caddr_t32       mo_desc;
70         int             mo_arg[2];
71 };
72
73 struct pci_conf32 {
74         struct pcisel   pc_sel;         /* domain+bus+slot+function */
75         u_int8_t        pc_hdr;         /* PCI header type */
76         u_int16_t       pc_subvendor;   /* card vendor ID */
77         u_int16_t       pc_subdevice;   /* card device ID, assigned by
78                                            card vendor */
79         u_int16_t       pc_vendor;      /* chip vendor ID */
80         u_int16_t       pc_device;      /* chip device ID, assigned by
81                                            chip vendor */
82         u_int8_t        pc_class;       /* chip PCI class */
83         u_int8_t        pc_subclass;    /* chip PCI subclass */
84         u_int8_t        pc_progif;      /* chip PCI programming interface */
85         u_int8_t        pc_revid;       /* chip revision ID */
86         char            pd_name[PCI_MAXNAMELEN + 1];  /* device name */
87         u_int32_t       pd_unit;        /* device unit number */
88 };
89
90 struct pci_match_conf32 {
91         struct pcisel           pc_sel;         /* domain+bus+slot+function */
92         char                    pd_name[PCI_MAXNAMELEN + 1];  /* device name */
93         u_int32_t               pd_unit;        /* Unit number */
94         u_int16_t               pc_vendor;      /* PCI Vendor ID */
95         u_int16_t               pc_device;      /* PCI Device ID */
96         u_int8_t                pc_class;       /* PCI class */
97         u_int32_t               flags;          /* Matching expression */
98 };
99
100 struct pci_conf_io32 {
101         u_int32_t               pat_buf_len;    /* pattern buffer length */
102         u_int32_t               num_patterns;   /* number of patterns */
103         caddr_t32               patterns;       /* struct pci_match_conf ptr */
104         u_int32_t               match_buf_len;  /* match buffer length */
105         u_int32_t               num_matches;    /* number of matches returned */
106         caddr_t32               matches;        /* struct pci_conf ptr */
107         u_int32_t               offset;         /* offset into device list */
108         u_int32_t               generation;     /* device list generation */
109         u_int32_t               status;         /* request status */
110 };
111
112 #define CDIOREADTOCENTRYS_32 _IOWR('c', 5, struct ioc_read_toc_entry32)
113 #define MDIOCATTACH_32  _IOC(IOC_INOUT, 'm', 0, sizeof(struct md_ioctl32))
114 #define MDIOCDETACH_32  _IOC(IOC_INOUT, 'm', 1, sizeof(struct md_ioctl32))
115 #define MDIOCQUERY_32   _IOC(IOC_INOUT, 'm', 2, sizeof(struct md_ioctl32))
116 #define MDIOCLIST_32    _IOC(IOC_INOUT, 'm', 3, sizeof(struct md_ioctl32))
117 #define FIODGNAME_32    _IOW('f', 120, struct fiodgname_arg32)
118 #define MEMRANGE_GET32  _IOWR('m', 50, struct mem_range_op32)
119 #define MEMRANGE_SET32  _IOW('m', 51, struct mem_range_op32)
120 #define PCIOCGETCONF_32 _IOWR('p', 5, struct pci_conf_io32)
121 #define SG_IO_32        _IOWR(SGIOC, 0x85, struct sg_io_hdr32)
122
123 #endif  /* _COMPAT_FREEBSD32_IOCTL_H_ */