sys/compat/linuxkpi/common/include/linux/pci.h

   1 /*-
   2  * Copyright (c) 2010 Isilon Systems, Inc.
   3  * Copyright (c) 2010 iX Systems, Inc.
   4  * Copyright (c) 2010 Panasas, Inc.
   5  * Copyright (c) 2013-2016 Mellanox Technologies, Ltd.
   6  * All rights reserved.
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions
  10  * are met:
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice unmodified, this list of conditions, and the following
  13  *    disclaimer.
  14  * 2. Redistributions in binary form must reproduce the above copyright
  15  *    notice, this list of conditions and the following disclaimer in the
  16  *    documentation and/or other materials provided with the distribution.
  17  *
  18  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
  19  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  20  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  21  * IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
  22  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  23  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  24  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  25  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  26  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  27  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  28  *
  29  * $FreeBSD$
  30  */
  31 #ifndef _LINUX_PCI_H_
  32 #define _LINUX_PCI_H_
  33
  34 #define CONFIG_PCI_MSI
  35
  36 #include <linux/types.h>
  37
  38 #include <sys/param.h>
  39 #include <sys/bus.h>
  40 #include <sys/pciio.h>
  41 #include <sys/rman.h>
  42 #include <dev/pci/pcivar.h>
  43 #include <dev/pci/pcireg.h>
  44 #include <dev/pci/pci_private.h>
  45
  46 #include <machine/resource.h>
  47
  48 #include <linux/list.h>
  49 #include <linux/dmapool.h>
  50 #include <linux/dma-mapping.h>
  51 #include <linux/compiler.h>
  52 #include <linux/errno.h>
  53 #include <asm/atomic.h>
  54 #include <linux/device.h>
  55
  56 struct pci_device_id {
  57         uint32_t        vendor;
  58         uint32_t        device;
  59         uint32_t        subvendor;
  60         uint32_t        subdevice;
  61         uint32_t        class_mask;
  62         uintptr_t       driver_data;
  63 };
  64
  65 #define MODULE_DEVICE_TABLE(bus, table)
  66 #define PCI_ANY_ID              (-1)
  67 #define PCI_VENDOR_ID_APPLE             0x106b
  68 #define PCI_VENDOR_ID_ASUSTEK           0x1043
  69 #define PCI_VENDOR_ID_ATI               0x1002
  70 #define PCI_VENDOR_ID_DELL              0x1028
  71 #define PCI_VENDOR_ID_HP                0x103c
  72 #define PCI_VENDOR_ID_IBM               0x1014
  73 #define PCI_VENDOR_ID_INTEL             0x8086
  74 #define PCI_VENDOR_ID_MELLANOX                  0x15b3
  75 #define PCI_VENDOR_ID_REDHAT_QUMRANET   0x1af4
  76 #define PCI_VENDOR_ID_SERVERWORKS       0x1166
  77 #define PCI_VENDOR_ID_SONY              0x104d
  78 #define PCI_VENDOR_ID_TOPSPIN                   0x1867
  79 #define PCI_VENDOR_ID_VIA               0x1106
  80 #define PCI_SUBVENDOR_ID_REDHAT_QUMRANET        0x1af4
  81 #define PCI_DEVICE_ID_ATI_RADEON_QY     0x5159
  82 #define PCI_DEVICE_ID_MELLANOX_TAVOR            0x5a44
  83 #define PCI_DEVICE_ID_MELLANOX_TAVOR_BRIDGE     0x5a46
  84 #define PCI_DEVICE_ID_MELLANOX_ARBEL_COMPAT     0x6278
  85 #define PCI_DEVICE_ID_MELLANOX_ARBEL            0x6282
  86 #define PCI_DEVICE_ID_MELLANOX_SINAI_OLD        0x5e8c
  87 #define PCI_DEVICE_ID_MELLANOX_SINAI            0x6274
  88 #define PCI_SUBDEVICE_ID_QEMU           0x1100
  89
  90 #define PCI_DEVFN(slot, func)   ((((slot) & 0x1f) << 3) | ((func) & 0x07))
  91 #define PCI_SLOT(devfn)         (((devfn) >> 3) & 0x1f)
  92 #define PCI_FUNC(devfn)         ((devfn) & 0x07)
  93
  94 #define PCI_VDEVICE(_vendor, _device)                                   \
  95             .vendor = PCI_VENDOR_ID_##_vendor, .device = (_device),     \
  96             .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
  97 #define PCI_DEVICE(_vendor, _device)                                    \
  98             .vendor = (_vendor), .device = (_device),                   \
  99             .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 100
 101 #define to_pci_dev(n)   container_of(n, struct pci_dev, dev)
 102
 103 #define PCI_VENDOR_ID           PCIR_DEVVENDOR
 104 #define PCI_COMMAND             PCIR_COMMAND
 105 #define PCI_EXP_DEVCTL          PCIER_DEVICE_CTL                /* Device Control */
 106 #define PCI_EXP_LNKCTL          PCIER_LINK_CTL                  /* Link Control */
 107 #define PCI_EXP_FLAGS_TYPE      PCIEM_FLAGS_TYPE                /* Device/Port type */
 108 #define PCI_EXP_DEVCAP          PCIER_DEVICE_CAP                /* Device capabilities */
 109 #define PCI_EXP_DEVSTA          PCIER_DEVICE_STA                /* Device Status */
 110 #define PCI_EXP_LNKCAP          PCIER_LINK_CAP                  /* Link Capabilities */
 111 #define PCI_EXP_LNKSTA          PCIER_LINK_STA                  /* Link Status */
 112 #define PCI_EXP_SLTCAP          PCIER_SLOT_CAP                  /* Slot Capabilities */
 113 #define PCI_EXP_SLTCTL          PCIER_SLOT_CTL                  /* Slot Control */
 114 #define PCI_EXP_SLTSTA          PCIER_SLOT_STA                  /* Slot Status */
 115 #define PCI_EXP_RTCTL           PCIER_ROOT_CTL                  /* Root Control */
 116 #define PCI_EXP_RTCAP           PCIER_ROOT_CAP                  /* Root Capabilities */
 117 #define PCI_EXP_RTSTA           PCIER_ROOT_STA                  /* Root Status */
 118 #define PCI_EXP_DEVCAP2         PCIER_DEVICE_CAP2               /* Device Capabilities 2 */
 119 #define PCI_EXP_DEVCTL2         PCIER_DEVICE_CTL2               /* Device Control 2 */
 120 #define PCI_EXP_LNKCAP2         PCIER_LINK_CAP2                 /* Link Capabilities 2 */
 121 #define PCI_EXP_LNKCTL2         PCIER_LINK_CTL2                 /* Link Control 2 */
 122 #define PCI_EXP_LNKSTA2         PCIER_LINK_STA2                 /* Link Status 2 */
 123 #define PCI_EXP_FLAGS           PCIER_FLAGS                     /* Capabilities register */
 124 #define PCI_EXP_FLAGS_VERS      PCIEM_FLAGS_VERSION             /* Capability version */
 125 #define PCI_EXP_TYPE_ROOT_PORT  PCIEM_TYPE_ROOT_PORT            /* Root Port */
 126 #define PCI_EXP_TYPE_ENDPOINT   PCIEM_TYPE_ENDPOINT             /* Express Endpoint */
 127 #define PCI_EXP_TYPE_LEG_END    PCIEM_TYPE_LEGACY_ENDPOINT      /* Legacy Endpoint */
 128 #define PCI_EXP_TYPE_DOWNSTREAM PCIEM_TYPE_DOWNSTREAM_PORT      /* Downstream Port */
 129 #define PCI_EXP_FLAGS_SLOT      PCIEM_FLAGS_SLOT                /* Slot implemented */
 130 #define PCI_EXP_TYPE_RC_EC      PCIEM_TYPE_ROOT_EC              /* Root Complex Event Collector */
 131 #define PCI_EXP_LNKCAP_SLS_2_5GB 0x01   /* Supported Link Speed 2.5GT/s */
 132 #define PCI_EXP_LNKCAP_SLS_5_0GB 0x02   /* Supported Link Speed 5.0GT/s */
 133 #define PCI_EXP_LNKCAP_MLW      0x03f0  /* Maximum Link Width */
 134 #define PCI_EXP_LNKCAP2_SLS_2_5GB 0x02  /* Supported Link Speed 2.5GT/s */
 135 #define PCI_EXP_LNKCAP2_SLS_5_0GB 0x04  /* Supported Link Speed 5.0GT/s */
 136 #define PCI_EXP_LNKCAP2_SLS_8_0GB 0x08  /* Supported Link Speed 8.0GT/s */
 137
 138 #define PCI_EXP_LNKCTL_HAWD     PCIEM_LINK_CTL_HAWD
 139 #define PCI_EXP_LNKCAP_CLKPM    0x00040000
 140 #define PCI_EXP_DEVSTA_TRPND    0x0020
 141
 142 #define IORESOURCE_MEM  (1 << SYS_RES_MEMORY)
 143 #define IORESOURCE_IO   (1 << SYS_RES_IOPORT)
 144 #define IORESOURCE_IRQ  (1 << SYS_RES_IRQ)
 145
 146 enum pci_bus_speed {
 147         PCI_SPEED_UNKNOWN = -1,
 148         PCIE_SPEED_2_5GT,
 149         PCIE_SPEED_5_0GT,
 150         PCIE_SPEED_8_0GT,
 151 };
 152
 153 enum pcie_link_width {
 154         PCIE_LNK_WIDTH_UNKNOWN = 0xFF,
 155 };
 156
 157 typedef int pci_power_t;
 158
 159 #define PCI_D0  PCI_POWERSTATE_D0
 160 #define PCI_D1  PCI_POWERSTATE_D1
 161 #define PCI_D2  PCI_POWERSTATE_D2
 162 #define PCI_D3hot       PCI_POWERSTATE_D3
 163 #define PCI_D3cold      4
 164
 165 #define PCI_POWER_ERROR PCI_POWERSTATE_UNKNOWN
 166
 167 struct pci_dev;
 168
 169 struct pci_driver {
 170         struct list_head                links;
 171         char                            *name;
 172         const struct pci_device_id              *id_table;
 173         int  (*probe)(struct pci_dev *dev, const struct pci_device_id *id);
 174         void (*remove)(struct pci_dev *dev);
 175         int  (*suspend) (struct pci_dev *dev, pm_message_t state);      /* Device suspended */
 176         int  (*resume) (struct pci_dev *dev);           /* Device woken up */
 177         void (*shutdown) (struct pci_dev *dev);         /* Device shutdown */
 178         driver_t                        driver;
 179         devclass_t                      bsdclass;
 180         const struct pci_error_handlers       *err_handler;
 181 };
 182
 183 extern struct list_head pci_drivers;
 184 extern struct list_head pci_devices;
 185 extern spinlock_t pci_lock;
 186
 187 #define __devexit_p(x)  x
 188
 189 struct pci_dev {
 190         struct device           dev;
 191         struct list_head        links;
 192         struct pci_driver       *pdrv;
 193         uint64_t                dma_mask;
 194         uint16_t                device;
 195         uint16_t                vendor;
 196         unsigned int            irq;
 197         unsigned int            devfn;
 198         u8                      revision;
 199 };
 200
 201 static inline struct resource_list_entry *
 202 linux_pci_get_rle(struct pci_dev *pdev, int type, int rid)
 203 {
 204         struct pci_devinfo *dinfo;
 205         struct resource_list *rl;
 206
 207         dinfo = device_get_ivars(pdev->dev.bsddev);
 208         rl = &dinfo->resources;
 209         return resource_list_find(rl, type, rid);
 210 }
 211
 212 static inline struct resource_list_entry *
 213 linux_pci_get_bar(struct pci_dev *pdev, int bar)
 214 {
 215         struct resource_list_entry *rle;
 216
 217         bar = PCIR_BAR(bar);
 218         if ((rle = linux_pci_get_rle(pdev, SYS_RES_MEMORY, bar)) == NULL)
 219                 rle = linux_pci_get_rle(pdev, SYS_RES_IOPORT, bar);
 220         return (rle);
 221 }
 222
 223 static inline struct device *
 224 linux_pci_find_irq_dev(unsigned int irq)
 225 {
 226         struct pci_dev *pdev;
 227         struct device *found;
 228
 229         found = NULL;
 230         spin_lock(&pci_lock);
 231         list_for_each_entry(pdev, &pci_devices, links) {
 232                 if (irq == pdev->dev.irq ||
 233                     (irq >= pdev->dev.msix && irq < pdev->dev.msix_max)) {
 234                         found = &pdev->dev;
 235                         break;
 236                 }
 237         }
 238         spin_unlock(&pci_lock);
 239         return (found);
 240 }
 241
 242 static inline unsigned long
 243 pci_resource_start(struct pci_dev *pdev, int bar)
 244 {
 245         struct resource_list_entry *rle;
 246
 247         if ((rle = linux_pci_get_bar(pdev, bar)) == NULL)
 248                 return (0);
 249         return rle->start;
 250 }
 251
 252 static inline unsigned long
 253 pci_resource_len(struct pci_dev *pdev, int bar)
 254 {
 255         struct resource_list_entry *rle;
 256
 257         if ((rle = linux_pci_get_bar(pdev, bar)) == NULL)
 258                 return (0);
 259         return rle->count;
 260 }
 261
 262 static inline int
 263 pci_resource_type(struct pci_dev *pdev, int bar)
 264 {
 265         struct pci_map *pm;
 266
 267         pm = pci_find_bar(pdev->dev.bsddev, PCIR_BAR(bar));
 268         if (!pm)
 269                 return (-1);
 270
 271         if (PCI_BAR_IO(pm->pm_value))
 272                 return (SYS_RES_IOPORT);
 273         else
 274                 return (SYS_RES_MEMORY);
 275 }
 276
 277 /*
 278  * All drivers just seem to want to inspect the type not flags.
 279  */
 280 static inline int
 281 pci_resource_flags(struct pci_dev *pdev, int bar)
 282 {
 283         int type;
 284
 285         type = pci_resource_type(pdev, bar);
 286         if (type < 0)
 287                 return (0);
 288         return (1 << type);
 289 }
 290
 291 static inline const char *
 292 pci_name(struct pci_dev *d)
 293 {
 294
 295         return device_get_desc(d->dev.bsddev);
 296 }
 297
 298 static inline void *
 299 pci_get_drvdata(struct pci_dev *pdev)
 300 {
 301
 302         return dev_get_drvdata(&pdev->dev);
 303 }
 304
 305 static inline void
 306 pci_set_drvdata(struct pci_dev *pdev, void *data)
 307 {
 308
 309         dev_set_drvdata(&pdev->dev, data);
 310 }
 311
 312 static inline int
 313 pci_enable_device(struct pci_dev *pdev)
 314 {
 315
 316         pci_enable_io(pdev->dev.bsddev, SYS_RES_IOPORT);
 317         pci_enable_io(pdev->dev.bsddev, SYS_RES_MEMORY);
 318         return (0);
 319 }
 320
 321 static inline void
 322 pci_disable_device(struct pci_dev *pdev)
 323 {
 324 }
 325
 326 static inline int
 327 pci_set_master(struct pci_dev *pdev)
 328 {
 329
 330         pci_enable_busmaster(pdev->dev.bsddev);
 331         return (0);
 332 }
 333
 334 static inline int
 335 pci_set_power_state(struct pci_dev *pdev, int state)
 336 {
 337
 338         pci_set_powerstate(pdev->dev.bsddev, state);
 339         return (0);
 340 }
 341
 342 static inline int
 343 pci_clear_master(struct pci_dev *pdev)
 344 {
 345
 346         pci_disable_busmaster(pdev->dev.bsddev);
 347         return (0);
 348 }
 349
 350 static inline int
 351 pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
 352 {
 353         int rid;
 354         int type;
 355
 356         type = pci_resource_type(pdev, bar);
 357         if (type < 0)
 358                 return (-ENODEV);
 359         rid = PCIR_BAR(bar);
 360         if (bus_alloc_resource_any(pdev->dev.bsddev, type, &rid,
 361             RF_ACTIVE) == NULL)
 362                 return (-EINVAL);
 363         return (0);
 364 }
 365
 366 static inline void
 367 pci_release_region(struct pci_dev *pdev, int bar)
 368 {
 369         struct resource_list_entry *rle;
 370
 371         if ((rle = linux_pci_get_bar(pdev, bar)) == NULL)
 372                 return;
 373         bus_release_resource(pdev->dev.bsddev, rle->type, rle->rid, rle->res);
 374 }
 375
 376 static inline void
 377 pci_release_regions(struct pci_dev *pdev)
 378 {
 379         int i;
 380
 381         for (i = 0; i <= PCIR_MAX_BAR_0; i++)
 382                 pci_release_region(pdev, i);
 383 }
 384
 385 static inline int
 386 pci_request_regions(struct pci_dev *pdev, const char *res_name)
 387 {
 388         int error;
 389         int i;
 390
 391         for (i = 0; i <= PCIR_MAX_BAR_0; i++) {
 392                 error = pci_request_region(pdev, i, res_name);
 393                 if (error && error != -ENODEV) {
 394                         pci_release_regions(pdev);
 395                         return (error);
 396                 }
 397         }
 398         return (0);
 399 }
 400
 401 static inline void
 402 pci_disable_msix(struct pci_dev *pdev)
 403 {
 404
 405         pci_release_msi(pdev->dev.bsddev);
 406 }
 407
 408 static inline bus_addr_t
 409 pci_bus_address(struct pci_dev *pdev, int bar)
 410 {
 411
 412         return (pci_resource_start(pdev, bar));
 413 }
 414
 415 #define PCI_CAP_ID_EXP  PCIY_EXPRESS
 416 #define PCI_CAP_ID_PCIX PCIY_PCIX
 417 #define PCI_CAP_ID_AGP  PCIY_AGP
 418 #define PCI_CAP_ID_PM   PCIY_PMG
 419
 420 #define PCI_EXP_DEVCTL          PCIER_DEVICE_CTL
 421 #define PCI_EXP_DEVCTL_PAYLOAD  PCIEM_CTL_MAX_PAYLOAD
 422 #define PCI_EXP_DEVCTL_READRQ   PCIEM_CTL_MAX_READ_REQUEST
 423 #define PCI_EXP_LNKCTL          PCIER_LINK_CTL
 424 #define PCI_EXP_LNKSTA          PCIER_LINK_STA
 425
 426 static inline int
 427 pci_find_capability(struct pci_dev *pdev, int capid)
 428 {
 429         int reg;
 430
 431         if (pci_find_cap(pdev->dev.bsddev, capid, &reg))
 432                 return (0);
 433         return (reg);
 434 }
 435
 436 static inline int pci_pcie_cap(struct pci_dev *dev)
 437 {
 438         return pci_find_capability(dev, PCI_CAP_ID_EXP);
 439 }
 440
 441
 442 static inline int
 443 pci_read_config_byte(struct pci_dev *pdev, int where, u8 *val)
 444 {
 445
 446         *val = (u8)pci_read_config(pdev->dev.bsddev, where, 1);
 447         return (0);
 448 }
 449
 450 static inline int
 451 pci_read_config_word(struct pci_dev *pdev, int where, u16 *val)
 452 {
 453
 454         *val = (u16)pci_read_config(pdev->dev.bsddev, where, 2);
 455         return (0);
 456 }
 457
 458 static inline int
 459 pci_read_config_dword(struct pci_dev *pdev, int where, u32 *val)
 460 {
 461
 462         *val = (u32)pci_read_config(pdev->dev.bsddev, where, 4);
 463         return (0);
 464 }
 465
 466 static inline int
 467 pci_write_config_byte(struct pci_dev *pdev, int where, u8 val)
 468 {
 469
 470         pci_write_config(pdev->dev.bsddev, where, val, 1);
 471         return (0);
 472 }
 473
 474 static inline int
 475 pci_write_config_word(struct pci_dev *pdev, int where, u16 val)
 476 {
 477
 478         pci_write_config(pdev->dev.bsddev, where, val, 2);
 479         return (0);
 480 }
 481
 482 static inline int
 483 pci_write_config_dword(struct pci_dev *pdev, int where, u32 val)
 484 {
 485
 486         pci_write_config(pdev->dev.bsddev, where, val, 4);
 487         return (0);
 488 }
 489
 490 extern int pci_register_driver(struct pci_driver *pdrv);
 491 extern void pci_unregister_driver(struct pci_driver *pdrv);
 492
 493 struct msix_entry {
 494         int entry;
 495         int vector;
 496 };
 497
 498 /*
 499  * Enable msix, positive errors indicate actual number of available
 500  * vectors.  Negative errors are failures.
 501  *
 502  * NB: define added to prevent this definition of pci_enable_msix from
 503  * clashing with the native FreeBSD version.
 504  */
 505 #define pci_enable_msix         linux_pci_enable_msix
 506 static inline int
 507 pci_enable_msix(struct pci_dev *pdev, struct msix_entry *entries, int nreq)
 508 {
 509         struct resource_list_entry *rle;
 510         int error;
 511         int avail;
 512         int i;
 513
 514         avail = pci_msix_count(pdev->dev.bsddev);
 515         if (avail < nreq) {
 516                 if (avail == 0)
 517                         return -EINVAL;
 518                 return avail;
 519         }
 520         avail = nreq;
 521         if ((error = -pci_alloc_msix(pdev->dev.bsddev, &avail)) != 0)
 522                 return error;
 523         /*
 524          * Handle case where "pci_alloc_msix()" may allocate less
 525          * interrupts than available and return with no error:
 526          */
 527         if (avail < nreq) {
 528                 pci_release_msi(pdev->dev.bsddev);
 529                 return avail;
 530         }
 531         rle = linux_pci_get_rle(pdev, SYS_RES_IRQ, 1);
 532         pdev->dev.msix = rle->start;
 533         pdev->dev.msix_max = rle->start + avail;
 534         for (i = 0; i < nreq; i++)
 535                 entries[i].vector = pdev->dev.msix + i;
 536         return (0);
 537 }
 538
 539 #define pci_enable_msix_range   linux_pci_enable_msix_range
 540 static inline int
 541 pci_enable_msix_range(struct pci_dev *dev, struct msix_entry *entries,
 542     int minvec, int maxvec)
 543 {
 544         int nvec = maxvec;
 545         int rc;
 546
 547         if (maxvec < minvec)
 548                 return (-ERANGE);
 549
 550         do {
 551                 rc = pci_enable_msix(dev, entries, nvec);
 552                 if (rc < 0) {
 553                         return (rc);
 554                 } else if (rc > 0) {
 555                         if (rc < minvec)
 556                                 return (-ENOSPC);
 557                         nvec = rc;
 558                 }
 559         } while (rc);
 560         return (nvec);
 561 }
 562
 563 static inline int pci_channel_offline(struct pci_dev *pdev)
 564 {
 565         return false;
 566 }
 567
 568 static inline int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn)
 569 {
 570         return -ENODEV;
 571 }
 572 static inline void pci_disable_sriov(struct pci_dev *dev)
 573 {
 574 }
 575
 576 #define DEFINE_PCI_DEVICE_TABLE(_table) \
 577         const struct pci_device_id _table[] __devinitdata
 578
 579
 580 /* XXX This should not be necessary. */
 581 #define pcix_set_mmrbc(d, v)    0
 582 #define pcix_get_max_mmrbc(d)   0
 583 #define pcie_set_readrq(d, v)   0
 584
 585 #define PCI_DMA_BIDIRECTIONAL   0
 586 #define PCI_DMA_TODEVICE        1
 587 #define PCI_DMA_FROMDEVICE      2
 588 #define PCI_DMA_NONE            3
 589
 590 #define pci_pool                dma_pool
 591 #define pci_pool_destroy(...)   dma_pool_destroy(__VA_ARGS__)
 592 #define pci_pool_alloc(...)     dma_pool_alloc(__VA_ARGS__)
 593 #define pci_pool_free(...)      dma_pool_free(__VA_ARGS__)
 594 #define pci_pool_create(_name, _pdev, _size, _align, _alloc)            \
 595             dma_pool_create(_name, &(_pdev)->dev, _size, _align, _alloc)
 596 #define pci_free_consistent(_hwdev, _size, _vaddr, _dma_handle)         \
 597             dma_free_coherent((_hwdev) == NULL ? NULL : &(_hwdev)->dev, \
 598                 _size, _vaddr, _dma_handle)
 599 #define pci_map_sg(_hwdev, _sg, _nents, _dir)                           \
 600             dma_map_sg((_hwdev) == NULL ? NULL : &(_hwdev->dev),        \
 601                 _sg, _nents, (enum dma_data_direction)_dir)
 602 #define pci_map_single(_hwdev, _ptr, _size, _dir)                       \
 603             dma_map_single((_hwdev) == NULL ? NULL : &(_hwdev->dev),    \
 604                 (_ptr), (_size), (enum dma_data_direction)_dir)
 605 #define pci_unmap_single(_hwdev, _addr, _size, _dir)                    \
 606             dma_unmap_single((_hwdev) == NULL ? NULL : &(_hwdev)->dev,  \
 607                 _addr, _size, (enum dma_data_direction)_dir)
 608 #define pci_unmap_sg(_hwdev, _sg, _nents, _dir)                         \
 609             dma_unmap_sg((_hwdev) == NULL ? NULL : &(_hwdev)->dev,      \
 610                 _sg, _nents, (enum dma_data_direction)_dir)
 611 #define pci_map_page(_hwdev, _page, _offset, _size, _dir)               \
 612             dma_map_page((_hwdev) == NULL ? NULL : &(_hwdev)->dev, _page,\
 613                 _offset, _size, (enum dma_data_direction)_dir)
 614 #define pci_unmap_page(_hwdev, _dma_address, _size, _dir)               \
 615             dma_unmap_page((_hwdev) == NULL ? NULL : &(_hwdev)->dev,    \
 616                 _dma_address, _size, (enum dma_data_direction)_dir)
 617 #define pci_set_dma_mask(_pdev, mask)   dma_set_mask(&(_pdev)->dev, (mask))
 618 #define pci_dma_mapping_error(_pdev, _dma_addr)                         \
 619             dma_mapping_error(&(_pdev)->dev, _dma_addr)
 620 #define pci_set_consistent_dma_mask(_pdev, _mask)                       \
 621             dma_set_coherent_mask(&(_pdev)->dev, (_mask))
 622 #define DECLARE_PCI_UNMAP_ADDR(x)       DEFINE_DMA_UNMAP_ADDR(x);
 623 #define DECLARE_PCI_UNMAP_LEN(x)        DEFINE_DMA_UNMAP_LEN(x);
 624 #define pci_unmap_addr          dma_unmap_addr
 625 #define pci_unmap_addr_set      dma_unmap_addr_set
 626 #define pci_unmap_len           dma_unmap_len
 627 #define pci_unmap_len_set       dma_unmap_len_set
 628
 629 typedef unsigned int __bitwise pci_channel_state_t;
 630 typedef unsigned int __bitwise pci_ers_result_t;
 631
 632 enum pci_channel_state {
 633         pci_channel_io_normal = 1,
 634         pci_channel_io_frozen = 2,
 635         pci_channel_io_perm_failure = 3,
 636 };
 637
 638 enum pci_ers_result {
 639         PCI_ERS_RESULT_NONE = 1,
 640         PCI_ERS_RESULT_CAN_RECOVER = 2,
 641         PCI_ERS_RESULT_NEED_RESET = 3,
 642         PCI_ERS_RESULT_DISCONNECT = 4,
 643         PCI_ERS_RESULT_RECOVERED = 5,
 644 };
 645
 646
 647 /* PCI bus error event callbacks */
 648 struct pci_error_handlers {
 649         pci_ers_result_t (*error_detected)(struct pci_dev *dev,
 650                         enum pci_channel_state error);
 651         pci_ers_result_t (*mmio_enabled)(struct pci_dev *dev);
 652         pci_ers_result_t (*link_reset)(struct pci_dev *dev);
 653         pci_ers_result_t (*slot_reset)(struct pci_dev *dev);
 654         void (*resume)(struct pci_dev *dev);
 655 };
 656
 657 /* FreeBSD does not support SRIOV - yet */
 658 static inline struct pci_dev *pci_physfn(struct pci_dev *dev)
 659 {
 660         return dev;
 661 }
 662
 663 static inline bool pci_is_pcie(struct pci_dev *dev)
 664 {
 665         return !!pci_pcie_cap(dev);
 666 }
 667
 668 static inline u16 pcie_flags_reg(struct pci_dev *dev)
 669 {
 670         int pos;
 671         u16 reg16;
 672
 673         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 674         if (!pos)
 675                 return 0;
 676
 677         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &reg16);
 678
 679         return reg16;
 680 }
 681
 682
 683 static inline int pci_pcie_type(struct pci_dev *dev)
 684 {
 685         return (pcie_flags_reg(dev) & PCI_EXP_FLAGS_TYPE) >> 4;
 686 }
 687
 688 static inline int pcie_cap_version(struct pci_dev *dev)
 689 {
 690         return pcie_flags_reg(dev) & PCI_EXP_FLAGS_VERS;
 691 }
 692
 693 static inline bool pcie_cap_has_lnkctl(struct pci_dev *dev)
 694 {
 695         int type = pci_pcie_type(dev);
 696
 697         return pcie_cap_version(dev) > 1 ||
 698                type == PCI_EXP_TYPE_ROOT_PORT ||
 699                type == PCI_EXP_TYPE_ENDPOINT ||
 700                type == PCI_EXP_TYPE_LEG_END;
 701 }
 702
 703 static inline bool pcie_cap_has_devctl(const struct pci_dev *dev)
 704 {
 705                 return true;
 706 }
 707
 708 static inline bool pcie_cap_has_sltctl(struct pci_dev *dev)
 709 {
 710         int type = pci_pcie_type(dev);
 711
 712         return pcie_cap_version(dev) > 1 ||
 713                type == PCI_EXP_TYPE_ROOT_PORT ||
 714                (type == PCI_EXP_TYPE_DOWNSTREAM &&
 715                 pcie_flags_reg(dev) & PCI_EXP_FLAGS_SLOT);
 716 }
 717
 718 static inline bool pcie_cap_has_rtctl(struct pci_dev *dev)
 719 {
 720         int type = pci_pcie_type(dev);
 721
 722         return pcie_cap_version(dev) > 1 ||
 723                type == PCI_EXP_TYPE_ROOT_PORT ||
 724                type == PCI_EXP_TYPE_RC_EC;
 725 }
 726
 727 static bool pcie_capability_reg_implemented(struct pci_dev *dev, int pos)
 728 {
 729         if (!pci_is_pcie(dev))
 730                 return false;
 731
 732         switch (pos) {
 733         case PCI_EXP_FLAGS_TYPE:
 734                 return true;
 735         case PCI_EXP_DEVCAP:
 736         case PCI_EXP_DEVCTL:
 737         case PCI_EXP_DEVSTA:
 738                 return pcie_cap_has_devctl(dev);
 739         case PCI_EXP_LNKCAP:
 740         case PCI_EXP_LNKCTL:
 741         case PCI_EXP_LNKSTA:
 742                 return pcie_cap_has_lnkctl(dev);
 743         case PCI_EXP_SLTCAP:
 744         case PCI_EXP_SLTCTL:
 745         case PCI_EXP_SLTSTA:
 746                 return pcie_cap_has_sltctl(dev);
 747         case PCI_EXP_RTCTL:
 748         case PCI_EXP_RTCAP:
 749         case PCI_EXP_RTSTA:
 750                 return pcie_cap_has_rtctl(dev);
 751         case PCI_EXP_DEVCAP2:
 752         case PCI_EXP_DEVCTL2:
 753         case PCI_EXP_LNKCAP2:
 754         case PCI_EXP_LNKCTL2:
 755         case PCI_EXP_LNKSTA2:
 756                 return pcie_cap_version(dev) > 1;
 757         default:
 758                 return false;
 759         }
 760 }
 761
 762 static inline int
 763 pcie_capability_read_dword(struct pci_dev *dev, int pos, u32 *dst)
 764 {
 765         if (pos & 3)
 766                 return -EINVAL;
 767
 768         if (!pcie_capability_reg_implemented(dev, pos))
 769                 return -EINVAL;
 770
 771         return pci_read_config_dword(dev, pci_pcie_cap(dev) + pos, dst);
 772 }
 773
 774 static inline int
 775 pcie_capability_read_word(struct pci_dev *dev, int pos, u16 *dst)
 776 {
 777         if (pos & 3)
 778                 return -EINVAL;
 779
 780         if (!pcie_capability_reg_implemented(dev, pos))
 781                 return -EINVAL;
 782
 783         return pci_read_config_word(dev, pci_pcie_cap(dev) + pos, dst);
 784 }
 785
 786 static inline int
 787 pcie_capability_write_word(struct pci_dev *dev, int pos, u16 val)
 788 {
 789         if (pos & 1)
 790                 return -EINVAL;
 791
 792         if (!pcie_capability_reg_implemented(dev, pos))
 793                 return 0;
 794
 795         return pci_write_config_word(dev, pci_pcie_cap(dev) + pos, val);
 796 }
 797
 798 static inline int pcie_get_minimum_link(struct pci_dev *dev,
 799     enum pci_bus_speed *speed, enum pcie_link_width *width)
 800 {
 801         *speed = PCI_SPEED_UNKNOWN;
 802         *width = PCIE_LNK_WIDTH_UNKNOWN;
 803         return (0);
 804 }
 805
 806 static inline int
 807 pci_num_vf(struct pci_dev *dev)
 808 {
 809         return (0);
 810 }
 811
 812 #endif  /* _LINUX_PCI_H_ */