sys/dev/ahci/ahci.c

   1 /*-
   2  * Copyright (c) 2009-2012 Alexander Motin <mav@FreeBSD.org>
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer,
  10  *    without modification, immediately at the beginning of the file.
  11  * 2. Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the distribution.
  14  *
  15  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
  16  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  17  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  18  * IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
  19  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  20  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  21  * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  22  * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  23  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  24  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  */
  26
  27 #include <sys/cdefs.h>
  28 __FBSDID("$FreeBSD$");
  29
  30 #include <sys/param.h>
  31 #include <sys/module.h>
  32 #include <sys/systm.h>
  33 #include <sys/kernel.h>
  34 #include <sys/bus.h>
  35 #include <sys/conf.h>
  36 #include <sys/endian.h>
  37 #include <sys/malloc.h>
  38 #include <sys/lock.h>
  39 #include <sys/mutex.h>
  40 #include <machine/stdarg.h>
  41 #include <machine/resource.h>
  42 #include <machine/bus.h>
  43 #include <sys/rman.h>
  44 #include "ahci.h"
  45
  46 #include <cam/cam.h>
  47 #include <cam/cam_ccb.h>
  48 #include <cam/cam_sim.h>
  49 #include <cam/cam_xpt_sim.h>
  50 #include <cam/cam_debug.h>
  51
  52 /* local prototypes */
  53 static void ahci_intr(void *data);
  54 static void ahci_intr_one(void *data);
  55 static void ahci_intr_one_edge(void *data);
  56 static int ahci_ch_init(device_t dev);
  57 static int ahci_ch_deinit(device_t dev);
  58 static int ahci_ch_suspend(device_t dev);
  59 static int ahci_ch_resume(device_t dev);
  60 static void ahci_ch_pm(void *arg);
  61 static void ahci_ch_intr(void *arg);
  62 static void ahci_ch_intr_direct(void *arg);
  63 static void ahci_ch_intr_main(struct ahci_channel *ch, uint32_t istatus);
  64 static void ahci_begin_transaction(struct ahci_channel *ch, union ccb *ccb);
  65 static void ahci_dmasetprd(void *arg, bus_dma_segment_t *segs, int nsegs, int error);
  66 static void ahci_execute_transaction(struct ahci_slot *slot);
  67 static void ahci_timeout(struct ahci_slot *slot);
  68 static void ahci_end_transaction(struct ahci_slot *slot, enum ahci_err_type et);
  69 static int ahci_setup_fis(struct ahci_channel *ch, struct ahci_cmd_tab *ctp, union ccb *ccb, int tag);
  70 static void ahci_dmainit(device_t dev);
  71 static void ahci_dmasetupc_cb(void *xsc, bus_dma_segment_t *segs, int nsegs, int error);
  72 static void ahci_dmafini(device_t dev);
  73 static void ahci_slotsalloc(device_t dev);
  74 static void ahci_slotsfree(device_t dev);
  75 static void ahci_reset(struct ahci_channel *ch);
  76 static void ahci_start(struct ahci_channel *ch, int fbs);
  77 static void ahci_stop(struct ahci_channel *ch);
  78 static void ahci_clo(struct ahci_channel *ch);
  79 static void ahci_start_fr(struct ahci_channel *ch);
  80 static void ahci_stop_fr(struct ahci_channel *ch);
  81
  82 static int ahci_sata_connect(struct ahci_channel *ch);
  83 static int ahci_sata_phy_reset(struct ahci_channel *ch);
  84 static int ahci_wait_ready(struct ahci_channel *ch, int t, int t0);
  85
  86 static void ahci_issue_recovery(struct ahci_channel *ch);
  87 static void ahci_process_read_log(struct ahci_channel *ch, union ccb *ccb);
  88 static void ahci_process_request_sense(struct ahci_channel *ch, union ccb *ccb);
  89
  90 static void ahciaction(struct cam_sim *sim, union ccb *ccb);
  91 static void ahcipoll(struct cam_sim *sim);
  92
  93 static MALLOC_DEFINE(M_AHCI, "AHCI driver", "AHCI driver data buffers");
  94
  95 #define recovery_type           spriv_field0
  96 #define RECOVERY_NONE           0
  97 #define RECOVERY_READ_LOG       1
  98 #define RECOVERY_REQUEST_SENSE  2
  99 #define recovery_slot           spriv_field1
 100
 101 int
 102 ahci_ctlr_setup(device_t dev)
 103 {
 104         struct ahci_controller *ctlr = device_get_softc(dev);
 105         /* Clear interrupts */
 106         ATA_OUTL(ctlr->r_mem, AHCI_IS, ATA_INL(ctlr->r_mem, AHCI_IS));
 107         /* Configure CCC */
 108         if (ctlr->ccc) {
 109                 ATA_OUTL(ctlr->r_mem, AHCI_CCCP, ATA_INL(ctlr->r_mem, AHCI_PI));
 110                 ATA_OUTL(ctlr->r_mem, AHCI_CCCC,
 111                     (ctlr->ccc << AHCI_CCCC_TV_SHIFT) |
 112                     (4 << AHCI_CCCC_CC_SHIFT) |
 113                     AHCI_CCCC_EN);
 114                 ctlr->cccv = (ATA_INL(ctlr->r_mem, AHCI_CCCC) &
 115                     AHCI_CCCC_INT_MASK) >> AHCI_CCCC_INT_SHIFT;
 116                 if (bootverbose) {
 117                         device_printf(dev,
 118                             "CCC with %dms/4cmd enabled on vector %d\n",
 119                             ctlr->ccc, ctlr->cccv);
 120                 }
 121         }
 122         /* Enable AHCI interrupts */
 123         ATA_OUTL(ctlr->r_mem, AHCI_GHC,
 124             ATA_INL(ctlr->r_mem, AHCI_GHC) | AHCI_GHC_IE);
 125         return (0);
 126 }
 127
 128 int
 129 ahci_ctlr_reset(device_t dev)
 130 {
 131         struct ahci_controller *ctlr = device_get_softc(dev);
 132         int timeout;
 133
 134         /* Enable AHCI mode */
 135         ATA_OUTL(ctlr->r_mem, AHCI_GHC, AHCI_GHC_AE);
 136         /* Reset AHCI controller */
 137         ATA_OUTL(ctlr->r_mem, AHCI_GHC, AHCI_GHC_AE|AHCI_GHC_HR);
 138         for (timeout = 1000; timeout > 0; timeout--) {
 139                 DELAY(1000);
 140                 if ((ATA_INL(ctlr->r_mem, AHCI_GHC) & AHCI_GHC_HR) == 0)
 141                         break;
 142         }
 143         if (timeout == 0) {
 144                 device_printf(dev, "AHCI controller reset failure\n");
 145                 return (ENXIO);
 146         }
 147         /* Reenable AHCI mode */
 148         ATA_OUTL(ctlr->r_mem, AHCI_GHC, AHCI_GHC_AE);
 149
 150         if (ctlr->quirks & AHCI_Q_RESTORE_CAP) {
 151                 /*
 152                  * Restore capability field.
 153                  * This is write to a read-only register to restore its state.
 154                  * On fully standard-compliant hardware this is not needed and
 155                  * this operation shall not take place. See ahci_pci.c for
 156                  * platforms using this quirk.
 157                  */
 158                 ATA_OUTL(ctlr->r_mem, AHCI_CAP, ctlr->caps);
 159         }
 160
 161         return (0);
 162 }
 163
 164
 165 int
 166 ahci_attach(device_t dev)
 167 {
 168         struct ahci_controller *ctlr = device_get_softc(dev);
 169         int error, i, speed, unit;
 170         uint32_t u, version;
 171         device_t child;
 172
 173         ctlr->dev = dev;
 174         ctlr->ccc = 0;
 175         resource_int_value(device_get_name(dev),
 176             device_get_unit(dev), "ccc", &ctlr->ccc);
 177
 178         /* Setup our own memory management for channels. */
 179         ctlr->sc_iomem.rm_start = rman_get_start(ctlr->r_mem);
 180         ctlr->sc_iomem.rm_end = rman_get_end(ctlr->r_mem);
 181         ctlr->sc_iomem.rm_type = RMAN_ARRAY;
 182         ctlr->sc_iomem.rm_descr = "I/O memory addresses";
 183         if ((error = rman_init(&ctlr->sc_iomem)) != 0) {
 184                 ahci_free_mem(dev);
 185                 return (error);
 186         }
 187         if ((error = rman_manage_region(&ctlr->sc_iomem,
 188             rman_get_start(ctlr->r_mem), rman_get_end(ctlr->r_mem))) != 0) {
 189                 ahci_free_mem(dev);
 190                 rman_fini(&ctlr->sc_iomem);
 191                 return (error);
 192         }
 193         /* Get the HW capabilities */
 194         version = ATA_INL(ctlr->r_mem, AHCI_VS);
 195         ctlr->caps = ATA_INL(ctlr->r_mem, AHCI_CAP);
 196         if (version >= 0x00010200)
 197                 ctlr->caps2 = ATA_INL(ctlr->r_mem, AHCI_CAP2);
 198         if (ctlr->caps & AHCI_CAP_EMS)
 199                 ctlr->capsem = ATA_INL(ctlr->r_mem, AHCI_EM_CTL);
 200
 201         if (ctlr->quirks & AHCI_Q_FORCE_PI) {
 202                 /*
 203                  * Enable ports.
 204                  * The spec says that BIOS sets up bits corresponding to
 205                  * available ports. On platforms where this information
 206                  * is missing, the driver can define available ports on its own.
 207                  */
 208                 int nports = (ctlr->caps & AHCI_CAP_NPMASK) + 1;
 209                 int nmask = (1 << nports) - 1;
 210
 211                 ATA_OUTL(ctlr->r_mem, AHCI_PI, nmask);
 212                 device_printf(dev, "Forcing PI to %d ports (mask = %x)\n",
 213                     nports, nmask);
 214         }
 215
 216         ctlr->ichannels = ATA_INL(ctlr->r_mem, AHCI_PI);
 217
 218         /* Identify and set separate quirks for HBA and RAID f/w Marvells. */
 219         if ((ctlr->quirks & AHCI_Q_ALTSIG) &&
 220             (ctlr->caps & AHCI_CAP_SPM) == 0)
 221                 ctlr->quirks |= AHCI_Q_NOBSYRES;
 222
 223         if (ctlr->quirks & AHCI_Q_1CH) {
 224                 ctlr->caps &= ~AHCI_CAP_NPMASK;
 225                 ctlr->ichannels &= 0x01;
 226         }
 227         if (ctlr->quirks & AHCI_Q_2CH) {
 228                 ctlr->caps &= ~AHCI_CAP_NPMASK;
 229                 ctlr->caps |= 1;
 230                 ctlr->ichannels &= 0x03;
 231         }
 232         if (ctlr->quirks & AHCI_Q_4CH) {
 233                 ctlr->caps &= ~AHCI_CAP_NPMASK;
 234                 ctlr->caps |= 3;
 235                 ctlr->ichannels &= 0x0f;
 236         }
 237         ctlr->channels = MAX(flsl(ctlr->ichannels),
 238             (ctlr->caps & AHCI_CAP_NPMASK) + 1);
 239         if (ctlr->quirks & AHCI_Q_NOPMP)
 240                 ctlr->caps &= ~AHCI_CAP_SPM;
 241         if (ctlr->quirks & AHCI_Q_NONCQ)
 242                 ctlr->caps &= ~AHCI_CAP_SNCQ;
 243         if ((ctlr->caps & AHCI_CAP_CCCS) == 0)
 244                 ctlr->ccc = 0;
 245         ctlr->emloc = ATA_INL(ctlr->r_mem, AHCI_EM_LOC);
 246
 247         /* Create controller-wide DMA tag. */
 248         if (bus_dma_tag_create(bus_get_dma_tag(dev), 1, 0,
 249             (ctlr->caps & AHCI_CAP_64BIT) ? BUS_SPACE_MAXADDR :
 250             BUS_SPACE_MAXADDR_32BIT, BUS_SPACE_MAXADDR, NULL, NULL,
 251             BUS_SPACE_MAXSIZE, BUS_SPACE_UNRESTRICTED, BUS_SPACE_MAXSIZE,
 252             0, NULL, NULL, &ctlr->dma_tag)) {
 253                 ahci_free_mem(dev);
 254                 rman_fini(&ctlr->sc_iomem);
 255                 return (ENXIO);
 256         }
 257
 258         ahci_ctlr_setup(dev);
 259
 260         /* Setup interrupts. */
 261         if ((error = ahci_setup_interrupt(dev)) != 0) {
 262                 bus_dma_tag_destroy(ctlr->dma_tag);
 263                 ahci_free_mem(dev);
 264                 rman_fini(&ctlr->sc_iomem);
 265                 return (error);
 266         }
 267
 268         i = 0;
 269         for (u = ctlr->ichannels; u != 0; u >>= 1)
 270                 i += (u & 1);
 271         ctlr->direct = (ctlr->msi && (ctlr->numirqs > 1 || i <= 3));
 272         resource_int_value(device_get_name(dev), device_get_unit(dev),
 273             "direct", &ctlr->direct);
 274         /* Announce HW capabilities. */
 275         speed = (ctlr->caps & AHCI_CAP_ISS) >> AHCI_CAP_ISS_SHIFT;
 276         device_printf(dev,
 277                     "AHCI v%x.%02x with %d %sGbps ports, Port Multiplier %s%s\n",
 278                     ((version >> 20) & 0xf0) + ((version >> 16) & 0x0f),
 279                     ((version >> 4) & 0xf0) + (version & 0x0f),
 280                     (ctlr->caps & AHCI_CAP_NPMASK) + 1,
 281                     ((speed == 1) ? "1.5":((speed == 2) ? "3":
 282                     ((speed == 3) ? "6":"?"))),
 283                     (ctlr->caps & AHCI_CAP_SPM) ?
 284                     "supported" : "not supported",
 285                     (ctlr->caps & AHCI_CAP_FBSS) ?
 286                     " with FBS" : "");
 287         if (ctlr->quirks != 0) {
 288                 device_printf(dev, "quirks=0x%b\n", ctlr->quirks,
 289                     AHCI_Q_BIT_STRING);
 290         }
 291         if (bootverbose) {
 292                 device_printf(dev, "Caps:%s%s%s%s%s%s%s%s %sGbps",
 293                     (ctlr->caps & AHCI_CAP_64BIT) ? " 64bit":"",
 294                     (ctlr->caps & AHCI_CAP_SNCQ) ? " NCQ":"",
 295                     (ctlr->caps & AHCI_CAP_SSNTF) ? " SNTF":"",
 296                     (ctlr->caps & AHCI_CAP_SMPS) ? " MPS":"",
 297                     (ctlr->caps & AHCI_CAP_SSS) ? " SS":"",
 298                     (ctlr->caps & AHCI_CAP_SALP) ? " ALP":"",
 299                     (ctlr->caps & AHCI_CAP_SAL) ? " AL":"",
 300                     (ctlr->caps & AHCI_CAP_SCLO) ? " CLO":"",
 301                     ((speed == 1) ? "1.5":((speed == 2) ? "3":
 302                     ((speed == 3) ? "6":"?"))));
 303                 printf("%s%s%s%s%s%s %dcmd%s%s%s %dports\n",
 304                     (ctlr->caps & AHCI_CAP_SAM) ? " AM":"",
 305                     (ctlr->caps & AHCI_CAP_SPM) ? " PM":"",
 306                     (ctlr->caps & AHCI_CAP_FBSS) ? " FBS":"",
 307                     (ctlr->caps & AHCI_CAP_PMD) ? " PMD":"",
 308                     (ctlr->caps & AHCI_CAP_SSC) ? " SSC":"",
 309                     (ctlr->caps & AHCI_CAP_PSC) ? " PSC":"",
 310                     ((ctlr->caps & AHCI_CAP_NCS) >> AHCI_CAP_NCS_SHIFT) + 1,
 311                     (ctlr->caps & AHCI_CAP_CCCS) ? " CCC":"",
 312                     (ctlr->caps & AHCI_CAP_EMS) ? " EM":"",
 313                     (ctlr->caps & AHCI_CAP_SXS) ? " eSATA":"",
 314                     (ctlr->caps & AHCI_CAP_NPMASK) + 1);
 315         }
 316         if (bootverbose && version >= 0x00010200) {
 317                 device_printf(dev, "Caps2:%s%s%s%s%s%s\n",
 318                     (ctlr->caps2 & AHCI_CAP2_DESO) ? " DESO":"",
 319                     (ctlr->caps2 & AHCI_CAP2_SADM) ? " SADM":"",
 320                     (ctlr->caps2 & AHCI_CAP2_SDS) ? " SDS":"",
 321                     (ctlr->caps2 & AHCI_CAP2_APST) ? " APST":"",
 322                     (ctlr->caps2 & AHCI_CAP2_NVMP) ? " NVMP":"",
 323                     (ctlr->caps2 & AHCI_CAP2_BOH) ? " BOH":"");
 324         }
 325         /* Attach all channels on this controller */
 326         for (unit = 0; unit < ctlr->channels; unit++) {
 327                 child = device_add_child(dev, "ahcich", -1);
 328                 if (child == NULL) {
 329                         device_printf(dev, "failed to add channel device\n");
 330                         continue;
 331                 }
 332                 device_set_ivars(child, (void *)(intptr_t)unit);
 333                 if ((ctlr->ichannels & (1 << unit)) == 0)
 334                         device_disable(child);
 335         }
 336         if (ctlr->caps & AHCI_CAP_EMS) {
 337                 child = device_add_child(dev, "ahciem", -1);
 338                 if (child == NULL)
 339                         device_printf(dev, "failed to add enclosure device\n");
 340                 else
 341                         device_set_ivars(child, (void *)(intptr_t)-1);
 342         }
 343         bus_generic_attach(dev);
 344         return (0);
 345 }
 346
 347 int
 348 ahci_detach(device_t dev)
 349 {
 350         struct ahci_controller *ctlr = device_get_softc(dev);
 351         int i;
 352
 353         /* Detach & delete all children */
 354         device_delete_children(dev);
 355
 356         /* Free interrupts. */
 357         for (i = 0; i < ctlr->numirqs; i++) {
 358                 if (ctlr->irqs[i].r_irq) {
 359                         bus_teardown_intr(dev, ctlr->irqs[i].r_irq,
 360                             ctlr->irqs[i].handle);
 361                         bus_release_resource(dev, SYS_RES_IRQ,
 362                             ctlr->irqs[i].r_irq_rid, ctlr->irqs[i].r_irq);
 363                 }
 364         }
 365         bus_dma_tag_destroy(ctlr->dma_tag);
 366         /* Free memory. */
 367         rman_fini(&ctlr->sc_iomem);
 368         ahci_free_mem(dev);
 369         return (0);
 370 }
 371
 372 void
 373 ahci_free_mem(device_t dev)
 374 {
 375         struct ahci_controller *ctlr = device_get_softc(dev);
 376
 377         /* Release memory resources */
 378         if (ctlr->r_mem)
 379                 bus_release_resource(dev, SYS_RES_MEMORY, ctlr->r_rid, ctlr->r_mem);
 380         if (ctlr->r_msix_table)
 381                 bus_release_resource(dev, SYS_RES_MEMORY,
 382                     ctlr->r_msix_tab_rid, ctlr->r_msix_table);
 383         if (ctlr->r_msix_pba)
 384                 bus_release_resource(dev, SYS_RES_MEMORY,
 385                     ctlr->r_msix_pba_rid, ctlr->r_msix_pba);
 386
 387         ctlr->r_msix_pba = ctlr->r_mem = ctlr->r_msix_table = NULL;
 388 }
 389
 390 int
 391 ahci_setup_interrupt(device_t dev)
 392 {
 393         struct ahci_controller *ctlr = device_get_softc(dev);
 394         int i;
 395
 396         /* Check for single MSI vector fallback. */
 397         if (ctlr->numirqs > 1 &&
 398             (ATA_INL(ctlr->r_mem, AHCI_GHC) & AHCI_GHC_MRSM) != 0) {
 399                 device_printf(dev, "Falling back to one MSI\n");
 400                 ctlr->numirqs = 1;
 401         }
 402
 403         /* Ensure we don't overrun irqs. */
 404         if (ctlr->numirqs > AHCI_MAX_IRQS) {
 405                 device_printf(dev, "Too many irqs %d > %d (clamping)\n",
 406                     ctlr->numirqs, AHCI_MAX_IRQS);
 407                 ctlr->numirqs = AHCI_MAX_IRQS;
 408         }
 409
 410         /* Allocate all IRQs. */
 411         for (i = 0; i < ctlr->numirqs; i++) {
 412                 ctlr->irqs[i].ctlr = ctlr;
 413                 ctlr->irqs[i].r_irq_rid = i + (ctlr->msi ? 1 : 0);
 414                 if (ctlr->channels == 1 && !ctlr->ccc && ctlr->msi)
 415                         ctlr->irqs[i].mode = AHCI_IRQ_MODE_ONE;
 416                 else if (ctlr->numirqs == 1 || i >= ctlr->channels ||
 417                     (ctlr->ccc && i == ctlr->cccv))
 418                         ctlr->irqs[i].mode = AHCI_IRQ_MODE_ALL;
 419                 else if (ctlr->channels > ctlr->numirqs &&
 420                     i == ctlr->numirqs - 1)
 421                         ctlr->irqs[i].mode = AHCI_IRQ_MODE_AFTER;
 422                 else
 423                         ctlr->irqs[i].mode = AHCI_IRQ_MODE_ONE;
 424                 if (!(ctlr->irqs[i].r_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ,
 425                     &ctlr->irqs[i].r_irq_rid, RF_SHAREABLE | RF_ACTIVE))) {
 426                         device_printf(dev, "unable to map interrupt\n");
 427                         return (ENXIO);
 428                 }
 429                 if ((bus_setup_intr(dev, ctlr->irqs[i].r_irq, ATA_INTR_FLAGS, NULL,
 430                     (ctlr->irqs[i].mode != AHCI_IRQ_MODE_ONE) ? ahci_intr :
 431                      ((ctlr->quirks & AHCI_Q_EDGEIS) ? ahci_intr_one_edge :
 432                       ahci_intr_one),
 433                     &ctlr->irqs[i], &ctlr->irqs[i].handle))) {
 434                         /* SOS XXX release r_irq */
 435                         device_printf(dev, "unable to setup interrupt\n");
 436                         return (ENXIO);
 437                 }
 438                 if (ctlr->numirqs > 1) {
 439                         bus_describe_intr(dev, ctlr->irqs[i].r_irq,
 440                             ctlr->irqs[i].handle,
 441                             ctlr->irqs[i].mode == AHCI_IRQ_MODE_ONE ?
 442                             "ch%d" : "%d", i);
 443                 }
 444         }
 445         return (0);
 446 }
 447
 448 /*
 449  * Common case interrupt handler.
 450  */
 451 static void
 452 ahci_intr(void *data)
 453 {
 454         struct ahci_controller_irq *irq = data;
 455         struct ahci_controller *ctlr = irq->ctlr;
 456         u_int32_t is, ise = 0;
 457         void *arg;
 458         int unit;
 459
 460         if (irq->mode == AHCI_IRQ_MODE_ALL) {
 461                 unit = 0;
 462                 if (ctlr->ccc)
 463                         is = ctlr->ichannels;
 464                 else
 465                         is = ATA_INL(ctlr->r_mem, AHCI_IS);
 466         } else {        /* AHCI_IRQ_MODE_AFTER */
 467                 unit = irq->r_irq_rid - 1;
 468                 is = ATA_INL(ctlr->r_mem, AHCI_IS);
 469                 is &= (0xffffffff << unit);
 470         }
 471         /* CCC interrupt is edge triggered. */
 472         if (ctlr->ccc)
 473                 ise = 1 << ctlr->cccv;
 474         /* Some controllers have edge triggered IS. */
 475         if (ctlr->quirks & AHCI_Q_EDGEIS)
 476                 ise |= is;
 477         if (ise != 0)
 478                 ATA_OUTL(ctlr->r_mem, AHCI_IS, ise);
 479         for (; unit < ctlr->channels; unit++) {
 480                 if ((is & (1 << unit)) != 0 &&
 481                     (arg = ctlr->interrupt[unit].argument)) {
 482                                 ctlr->interrupt[unit].function(arg);
 483                 }
 484         }
 485         /* AHCI declares level triggered IS. */
 486         if (!(ctlr->quirks & AHCI_Q_EDGEIS))
 487                 ATA_OUTL(ctlr->r_mem, AHCI_IS, is);
 488         ATA_RBL(ctlr->r_mem, AHCI_IS);
 489 }
 490
 491 /*
 492  * Simplified interrupt handler for multivector MSI mode.
 493  */
 494 static void
 495 ahci_intr_one(void *data)
 496 {
 497         struct ahci_controller_irq *irq = data;
 498         struct ahci_controller *ctlr = irq->ctlr;
 499         void *arg;
 500         int unit;
 501
 502         unit = irq->r_irq_rid - 1;
 503         if ((arg = ctlr->interrupt[unit].argument))
 504             ctlr->interrupt[unit].function(arg);
 505         /* AHCI declares level triggered IS. */
 506         ATA_OUTL(ctlr->r_mem, AHCI_IS, 1 << unit);
 507         ATA_RBL(ctlr->r_mem, AHCI_IS);
 508 }
 509
 510 static void
 511 ahci_intr_one_edge(void *data)
 512 {
 513         struct ahci_controller_irq *irq = data;
 514         struct ahci_controller *ctlr = irq->ctlr;
 515         void *arg;
 516         int unit;
 517
 518         unit = irq->r_irq_rid - 1;
 519         /* Some controllers have edge triggered IS. */
 520         ATA_OUTL(ctlr->r_mem, AHCI_IS, 1 << unit);
 521         if ((arg = ctlr->interrupt[unit].argument))
 522                 ctlr->interrupt[unit].function(arg);
 523         ATA_RBL(ctlr->r_mem, AHCI_IS);
 524 }
 525
 526 struct resource *
 527 ahci_alloc_resource(device_t dev, device_t child, int type, int *rid,
 528     rman_res_t start, rman_res_t end, rman_res_t count, u_int flags)
 529 {
 530         struct ahci_controller *ctlr = device_get_softc(dev);
 531         struct resource *res;
 532         rman_res_t st;
 533         int offset, size, unit;
 534
 535         unit = (intptr_t)device_get_ivars(child);
 536         res = NULL;
 537         switch (type) {
 538         case SYS_RES_MEMORY:
 539                 if (unit >= 0) {
 540                         offset = AHCI_OFFSET + (unit << 7);
 541                         size = 128;
 542                 } else if (*rid == 0) {
 543                         offset = AHCI_EM_CTL;
 544                         size = 4;
 545                 } else {
 546                         offset = (ctlr->emloc & 0xffff0000) >> 14;
 547                         size = (ctlr->emloc & 0x0000ffff) << 2;
 548                         if (*rid != 1) {
 549                                 if (*rid == 2 && (ctlr->capsem &
 550                                     (AHCI_EM_XMT | AHCI_EM_SMB)) == 0)
 551                                         offset += size;
 552                                 else
 553                                         break;
 554                         }
 555                 }
 556                 st = rman_get_start(ctlr->r_mem);
 557                 res = rman_reserve_resource(&ctlr->sc_iomem, st + offset,
 558                     st + offset + size - 1, size, RF_ACTIVE, child);
 559                 if (res) {
 560                         bus_space_handle_t bsh;
 561                         bus_space_tag_t bst;
 562                         bsh = rman_get_bushandle(ctlr->r_mem);
 563                         bst = rman_get_bustag(ctlr->r_mem);
 564                         bus_space_subregion(bst, bsh, offset, 128, &bsh);
 565                         rman_set_bushandle(res, bsh);
 566                         rman_set_bustag(res, bst);
 567                 }
 568                 break;
 569         case SYS_RES_IRQ:
 570                 if (*rid == ATA_IRQ_RID)
 571                         res = ctlr->irqs[0].r_irq;
 572                 break;
 573         }
 574         return (res);
 575 }
 576
 577 int
 578 ahci_release_resource(device_t dev, device_t child, int type, int rid,
 579     struct resource *r)
 580 {
 581
 582         switch (type) {
 583         case SYS_RES_MEMORY:
 584                 rman_release_resource(r);
 585                 return (0);
 586         case SYS_RES_IRQ:
 587                 if (rid != ATA_IRQ_RID)
 588                         return (ENOENT);
 589                 return (0);
 590         }
 591         return (EINVAL);
 592 }
 593
 594 int
 595 ahci_setup_intr(device_t dev, device_t child, struct resource *irq,
 596     int flags, driver_filter_t *filter, driver_intr_t *function,
 597     void *argument, void **cookiep)
 598 {
 599         struct ahci_controller *ctlr = device_get_softc(dev);
 600         int unit = (intptr_t)device_get_ivars(child);
 601
 602         if (filter != NULL) {
 603                 printf("ahci.c: we cannot use a filter here\n");
 604                 return (EINVAL);
 605         }
 606         ctlr->interrupt[unit].function = function;
 607         ctlr->interrupt[unit].argument = argument;
 608         return (0);
 609 }
 610
 611 int
 612 ahci_teardown_intr(device_t dev, device_t child, struct resource *irq,
 613     void *cookie)
 614 {
 615         struct ahci_controller *ctlr = device_get_softc(dev);
 616         int unit = (intptr_t)device_get_ivars(child);
 617
 618         ctlr->interrupt[unit].function = NULL;
 619         ctlr->interrupt[unit].argument = NULL;
 620         return (0);
 621 }
 622
 623 int
 624 ahci_print_child(device_t dev, device_t child)
 625 {
 626         int retval, channel;
 627
 628         retval = bus_print_child_header(dev, child);
 629         channel = (int)(intptr_t)device_get_ivars(child);
 630         if (channel >= 0)
 631                 retval += printf(" at channel %d", channel);
 632         retval += bus_print_child_footer(dev, child);
 633         return (retval);
 634 }
 635
 636 int
 637 ahci_child_location_str(device_t dev, device_t child, char *buf,
 638     size_t buflen)
 639 {
 640         int channel;
 641
 642         channel = (int)(intptr_t)device_get_ivars(child);
 643         if (channel >= 0)
 644                 snprintf(buf, buflen, "channel=%d", channel);
 645         return (0);
 646 }
 647
 648 bus_dma_tag_t
 649 ahci_get_dma_tag(device_t dev, device_t child)
 650 {
 651         struct ahci_controller *ctlr = device_get_softc(dev);
 652
 653         return (ctlr->dma_tag);
 654 }
 655
 656 static int
 657 ahci_ch_probe(device_t dev)
 658 {
 659
 660         device_set_desc_copy(dev, "AHCI channel");
 661         return (BUS_PROBE_DEFAULT);
 662 }
 663
 664 static int
 665 ahci_ch_attach(device_t dev)
 666 {
 667         struct ahci_controller *ctlr = device_get_softc(device_get_parent(dev));
 668         struct ahci_channel *ch = device_get_softc(dev);
 669         struct cam_devq *devq;
 670         int rid, error, i, sata_rev = 0;
 671         u_int32_t version;
 672
 673         ch->dev = dev;
 674         ch->unit = (intptr_t)device_get_ivars(dev);
 675         ch->caps = ctlr->caps;
 676         ch->caps2 = ctlr->caps2;
 677         ch->start = ctlr->ch_start;
 678         ch->quirks = ctlr->quirks;
 679         ch->vendorid = ctlr->vendorid;
 680         ch->deviceid = ctlr->deviceid;
 681         ch->subvendorid = ctlr->subvendorid;
 682         ch->subdeviceid = ctlr->subdeviceid;
 683         ch->numslots = ((ch->caps & AHCI_CAP_NCS) >> AHCI_CAP_NCS_SHIFT) + 1;
 684         mtx_init(&ch->mtx, "AHCI channel lock", NULL, MTX_DEF);
 685         ch->pm_level = 0;
 686         resource_int_value(device_get_name(dev),
 687             device_get_unit(dev), "pm_level", &ch->pm_level);
 688         STAILQ_INIT(&ch->doneq);
 689         if (ch->pm_level > 3)
 690                 callout_init_mtx(&ch->pm_timer, &ch->mtx, 0);
 691         callout_init_mtx(&ch->reset_timer, &ch->mtx, 0);
 692         /* JMicron external ports (0) sometimes limited */
 693         if ((ctlr->quirks & AHCI_Q_SATA1_UNIT0) && ch->unit == 0)
 694                 sata_rev = 1;
 695         if (ch->quirks & AHCI_Q_SATA2)
 696                 sata_rev = 2;
 697         resource_int_value(device_get_name(dev),
 698             device_get_unit(dev), "sata_rev", &sata_rev);
 699         for (i = 0; i < 16; i++) {
 700                 ch->user[i].revision = sata_rev;
 701                 ch->user[i].mode = 0;
 702                 ch->user[i].bytecount = 8192;
 703                 ch->user[i].tags = ch->numslots;
 704                 ch->user[i].caps = 0;
 705                 ch->curr[i] = ch->user[i];
 706                 if (ch->pm_level) {
 707                         ch->user[i].caps = CTS_SATA_CAPS_H_PMREQ |
 708                             CTS_SATA_CAPS_H_APST |
 709                             CTS_SATA_CAPS_D_PMREQ | CTS_SATA_CAPS_D_APST;
 710                 }
 711                 ch->user[i].caps |= CTS_SATA_CAPS_H_DMAAA |
 712                     CTS_SATA_CAPS_H_AN;
 713         }
 714         rid = 0;
 715         if (!(ch->r_mem = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 716             &rid, RF_ACTIVE)))
 717                 return (ENXIO);
 718         ch->chcaps = ATA_INL(ch->r_mem, AHCI_P_CMD);
 719         version = ATA_INL(ctlr->r_mem, AHCI_VS);
 720         if (version < 0x00010200 && (ctlr->caps & AHCI_CAP_FBSS))
 721                 ch->chcaps |= AHCI_P_CMD_FBSCP;
 722         if (ch->caps2 & AHCI_CAP2_SDS)
 723                 ch->chscaps = ATA_INL(ch->r_mem, AHCI_P_DEVSLP);
 724         if (bootverbose) {
 725                 device_printf(dev, "Caps:%s%s%s%s%s%s\n",
 726                     (ch->chcaps & AHCI_P_CMD_HPCP) ? " HPCP":"",
 727                     (ch->chcaps & AHCI_P_CMD_MPSP) ? " MPSP":"",
 728                     (ch->chcaps & AHCI_P_CMD_CPD) ? " CPD":"",
 729                     (ch->chcaps & AHCI_P_CMD_ESP) ? " ESP":"",
 730                     (ch->chcaps & AHCI_P_CMD_FBSCP) ? " FBSCP":"",
 731                     (ch->chscaps & AHCI_P_DEVSLP_DSP) ? " DSP":"");
 732         }
 733         ahci_dmainit(dev);
 734         ahci_slotsalloc(dev);
 735         mtx_lock(&ch->mtx);
 736         ahci_ch_init(dev);
 737         rid = ATA_IRQ_RID;
 738         if (!(ch->r_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ,
 739             &rid, RF_SHAREABLE | RF_ACTIVE))) {
 740                 device_printf(dev, "Unable to map interrupt\n");
 741                 error = ENXIO;
 742                 goto err0;
 743         }
 744         if ((bus_setup_intr(dev, ch->r_irq, ATA_INTR_FLAGS, NULL,
 745             ctlr->direct ? ahci_ch_intr_direct : ahci_ch_intr,
 746             ch, &ch->ih))) {
 747                 device_printf(dev, "Unable to setup interrupt\n");
 748                 error = ENXIO;
 749                 goto err1;
 750         }
 751         /* Create the device queue for our SIM. */
 752         devq = cam_simq_alloc(ch->numslots);
 753         if (devq == NULL) {
 754                 device_printf(dev, "Unable to allocate simq\n");
 755                 error = ENOMEM;
 756                 goto err1;
 757         }
 758         /* Construct SIM entry */
 759         ch->sim = cam_sim_alloc(ahciaction, ahcipoll, "ahcich", ch,
 760             device_get_unit(dev), (struct mtx *)&ch->mtx,
 761             min(2, ch->numslots),
 762             (ch->caps & AHCI_CAP_SNCQ) ? ch->numslots : 0,
 763             devq);
 764         if (ch->sim == NULL) {
 765                 cam_simq_free(devq);
 766                 device_printf(dev, "unable to allocate sim\n");
 767                 error = ENOMEM;
 768                 goto err1;
 769         }
 770         if (xpt_bus_register(ch->sim, dev, 0) != CAM_SUCCESS) {
 771                 device_printf(dev, "unable to register xpt bus\n");
 772                 error = ENXIO;
 773                 goto err2;
 774         }
 775         if (xpt_create_path(&ch->path, /*periph*/NULL, cam_sim_path(ch->sim),
 776             CAM_TARGET_WILDCARD, CAM_LUN_WILDCARD) != CAM_REQ_CMP) {
 777                 device_printf(dev, "unable to create path\n");
 778                 error = ENXIO;
 779                 goto err3;
 780         }
 781         if (ch->pm_level > 3) {
 782                 callout_reset(&ch->pm_timer,
 783                     (ch->pm_level == 4) ? hz / 1000 : hz / 8,
 784                     ahci_ch_pm, ch);
 785         }
 786         mtx_unlock(&ch->mtx);
 787         return (0);
 788
 789 err3:
 790         xpt_bus_deregister(cam_sim_path(ch->sim));
 791 err2:
 792         cam_sim_free(ch->sim, /*free_devq*/TRUE);
 793 err1:
 794         bus_release_resource(dev, SYS_RES_IRQ, ATA_IRQ_RID, ch->r_irq);
 795 err0:
 796         bus_release_resource(dev, SYS_RES_MEMORY, ch->unit, ch->r_mem);
 797         mtx_unlock(&ch->mtx);
 798         mtx_destroy(&ch->mtx);
 799         return (error);
 800 }
 801
 802 static int
 803 ahci_ch_detach(device_t dev)
 804 {
 805         struct ahci_channel *ch = device_get_softc(dev);
 806
 807         mtx_lock(&ch->mtx);
 808         xpt_async(AC_LOST_DEVICE, ch->path, NULL);
 809         /* Forget about reset. */
 810         if (ch->resetting) {
 811                 ch->resetting = 0;
 812                 xpt_release_simq(ch->sim, TRUE);
 813         }
 814         xpt_free_path(ch->path);
 815         xpt_bus_deregister(cam_sim_path(ch->sim));
 816         cam_sim_free(ch->sim, /*free_devq*/TRUE);
 817         mtx_unlock(&ch->mtx);
 818
 819         if (ch->pm_level > 3)
 820                 callout_drain(&ch->pm_timer);
 821         callout_drain(&ch->reset_timer);
 822         bus_teardown_intr(dev, ch->r_irq, ch->ih);
 823         bus_release_resource(dev, SYS_RES_IRQ, ATA_IRQ_RID, ch->r_irq);
 824
 825         ahci_ch_deinit(dev);
 826         ahci_slotsfree(dev);
 827         ahci_dmafini(dev);
 828
 829         bus_release_resource(dev, SYS_RES_MEMORY, ch->unit, ch->r_mem);
 830         mtx_destroy(&ch->mtx);
 831         return (0);
 832 }
 833
 834 static int
 835 ahci_ch_init(device_t dev)
 836 {
 837         struct ahci_channel *ch = device_get_softc(dev);
 838         uint64_t work;
 839
 840         /* Disable port interrupts */
 841         ATA_OUTL(ch->r_mem, AHCI_P_IE, 0);
 842         /* Setup work areas */
 843         work = ch->dma.work_bus + AHCI_CL_OFFSET;
 844         ATA_OUTL(ch->r_mem, AHCI_P_CLB, work & 0xffffffff);
 845         ATA_OUTL(ch->r_mem, AHCI_P_CLBU, work >> 32);
 846         work = ch->dma.rfis_bus;
 847         ATA_OUTL(ch->r_mem, AHCI_P_FB, work & 0xffffffff);
 848         ATA_OUTL(ch->r_mem, AHCI_P_FBU, work >> 32);
 849         /* Activate the channel and power/spin up device */
 850         ATA_OUTL(ch->r_mem, AHCI_P_CMD,
 851              (AHCI_P_CMD_ACTIVE | AHCI_P_CMD_POD | AHCI_P_CMD_SUD |
 852              ((ch->pm_level == 2 || ch->pm_level == 3) ? AHCI_P_CMD_ALPE : 0) |
 853              ((ch->pm_level > 2) ? AHCI_P_CMD_ASP : 0 )));
 854         ahci_start_fr(ch);
 855         ahci_start(ch, 1);
 856         return (0);
 857 }
 858
 859 static int
 860 ahci_ch_deinit(device_t dev)
 861 {
 862         struct ahci_channel *ch = device_get_softc(dev);
 863
 864         /* Disable port interrupts. */
 865         ATA_OUTL(ch->r_mem, AHCI_P_IE, 0);
 866         /* Reset command register. */
 867         ahci_stop(ch);
 868         ahci_stop_fr(ch);
 869         ATA_OUTL(ch->r_mem, AHCI_P_CMD, 0);
 870         /* Allow everything, including partial and slumber modes. */
 871         ATA_OUTL(ch->r_mem, AHCI_P_SCTL, 0);
 872         /* Request slumber mode transition and give some time to get there. */
 873         ATA_OUTL(ch->r_mem, AHCI_P_CMD, AHCI_P_CMD_SLUMBER);
 874         DELAY(100);
 875         /* Disable PHY. */
 876         ATA_OUTL(ch->r_mem, AHCI_P_SCTL, ATA_SC_DET_DISABLE);
 877         return (0);
 878 }
 879
 880 static int
 881 ahci_ch_suspend(device_t dev)
 882 {
 883         struct ahci_channel *ch = device_get_softc(dev);
 884
 885         mtx_lock(&ch->mtx);
 886         xpt_freeze_simq(ch->sim, 1);
 887         /* Forget about reset. */
 888         if (ch->resetting) {
 889                 ch->resetting = 0;
 890                 callout_stop(&ch->reset_timer);
 891                 xpt_release_simq(ch->sim, TRUE);
 892         }
 893         while (ch->oslots)
 894                 msleep(ch, &ch->mtx, PRIBIO, "ahcisusp", hz/100);
 895         ahci_ch_deinit(dev);
 896         mtx_unlock(&ch->mtx);
 897         return (0);
 898 }
 899
 900 static int
 901 ahci_ch_resume(device_t dev)
 902 {
 903         struct ahci_channel *ch = device_get_softc(dev);
 904
 905         mtx_lock(&ch->mtx);
 906         ahci_ch_init(dev);
 907         ahci_reset(ch);
 908         xpt_release_simq(ch->sim, TRUE);
 909         mtx_unlock(&ch->mtx);
 910         return (0);
 911 }
 912
 913 devclass_t ahcich_devclass;
 914 static device_method_t ahcich_methods[] = {
 915         DEVMETHOD(device_probe,     ahci_ch_probe),
 916         DEVMETHOD(device_attach,    ahci_ch_attach),
 917         DEVMETHOD(device_detach,    ahci_ch_detach),
 918         DEVMETHOD(device_suspend,   ahci_ch_suspend),
 919         DEVMETHOD(device_resume,    ahci_ch_resume),
 920         DEVMETHOD_END
 921 };
 922 static driver_t ahcich_driver = {
 923         "ahcich",
 924         ahcich_methods,
 925         sizeof(struct ahci_channel)
 926 };
 927 DRIVER_MODULE(ahcich, ahci, ahcich_driver, ahcich_devclass, NULL, NULL);
 928
 929 struct ahci_dc_cb_args {
 930         bus_addr_t maddr;
 931         int error;
 932 };
 933
 934 static void
 935 ahci_dmainit(device_t dev)
 936 {
 937         struct ahci_channel *ch = device_get_softc(dev);
 938         struct ahci_dc_cb_args dcba;
 939         size_t rfsize;
 940
 941         /* Command area. */
 942         if (bus_dma_tag_create(bus_get_dma_tag(dev), 1024, 0,
 943             BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
 944             NULL, NULL, AHCI_WORK_SIZE, 1, AHCI_WORK_SIZE,
 945             0, NULL, NULL, &ch->dma.work_tag))
 946                 goto error;
 947         if (bus_dmamem_alloc(ch->dma.work_tag, (void **)&ch->dma.work,
 948             BUS_DMA_ZERO, &ch->dma.work_map))
 949                 goto error;
 950         if (bus_dmamap_load(ch->dma.work_tag, ch->dma.work_map, ch->dma.work,
 951             AHCI_WORK_SIZE, ahci_dmasetupc_cb, &dcba, 0) || dcba.error) {
 952                 bus_dmamem_free(ch->dma.work_tag, ch->dma.work, ch->dma.work_map);
 953                 goto error;
 954         }
 955         ch->dma.work_bus = dcba.maddr;
 956         /* FIS receive area. */
 957         if (ch->chcaps & AHCI_P_CMD_FBSCP)
 958             rfsize = 4096;
 959         else
 960             rfsize = 256;
 961         if (bus_dma_tag_create(bus_get_dma_tag(dev), rfsize, 0,
 962             BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
 963             NULL, NULL, rfsize, 1, rfsize,
 964             0, NULL, NULL, &ch->dma.rfis_tag))
 965                 goto error;
 966         if (bus_dmamem_alloc(ch->dma.rfis_tag, (void **)&ch->dma.rfis, 0,
 967             &ch->dma.rfis_map))
 968                 goto error;
 969         if (bus_dmamap_load(ch->dma.rfis_tag, ch->dma.rfis_map, ch->dma.rfis,
 970             rfsize, ahci_dmasetupc_cb, &dcba, 0) || dcba.error) {
 971                 bus_dmamem_free(ch->dma.rfis_tag, ch->dma.rfis, ch->dma.rfis_map);
 972                 goto error;
 973         }
 974         ch->dma.rfis_bus = dcba.maddr;
 975         /* Data area. */
 976         if (bus_dma_tag_create(bus_get_dma_tag(dev), 2, 0,
 977             BUS_SPACE_MAXADDR, BUS_SPACE_MAXADDR,
 978             NULL, NULL,
 979             AHCI_SG_ENTRIES * PAGE_SIZE * ch->numslots,
 980             AHCI_SG_ENTRIES, AHCI_PRD_MAX,
 981             0, busdma_lock_mutex, &ch->mtx, &ch->dma.data_tag)) {
 982                 goto error;
 983         }
 984         return;
 985
 986 error:
 987         device_printf(dev, "WARNING - DMA initialization failed\n");
 988         ahci_dmafini(dev);
 989 }
 990
 991 static void
 992 ahci_dmasetupc_cb(void *xsc, bus_dma_segment_t *segs, int nsegs, int error)
 993 {
 994         struct ahci_dc_cb_args *dcba = (struct ahci_dc_cb_args *)xsc;
 995
 996         if (!(dcba->error = error))
 997                 dcba->maddr = segs[0].ds_addr;
 998 }
 999
1000 static void
1001 ahci_dmafini(device_t dev)
1002 {
1003         struct ahci_channel *ch = device_get_softc(dev);
1004
1005         if (ch->dma.data_tag) {
1006                 bus_dma_tag_destroy(ch->dma.data_tag);
1007                 ch->dma.data_tag = NULL;
1008         }
1009         if (ch->dma.rfis_bus) {
1010                 bus_dmamap_unload(ch->dma.rfis_tag, ch->dma.rfis_map);
1011                 bus_dmamem_free(ch->dma.rfis_tag, ch->dma.rfis, ch->dma.rfis_map);
1012                 ch->dma.rfis_bus = 0;
1013                 ch->dma.rfis = NULL;
1014         }
1015         if (ch->dma.work_bus) {
1016                 bus_dmamap_unload(ch->dma.work_tag, ch->dma.work_map);
1017                 bus_dmamem_free(ch->dma.work_tag, ch->dma.work, ch->dma.work_map);
1018                 ch->dma.work_bus = 0;
1019                 ch->dma.work = NULL;
1020         }
1021         if (ch->dma.work_tag) {
1022                 bus_dma_tag_destroy(ch->dma.work_tag);
1023                 ch->dma.work_tag = NULL;
1024         }
1025 }
1026
1027 static void
1028 ahci_slotsalloc(device_t dev)
1029 {
1030         struct ahci_channel *ch = device_get_softc(dev);
1031         int i;
1032
1033         /* Alloc and setup command/dma slots */
1034         bzero(ch->slot, sizeof(ch->slot));
1035         for (i = 0; i < ch->numslots; i++) {
1036                 struct ahci_slot *slot = &ch->slot[i];
1037
1038                 slot->ch = ch;
1039                 slot->slot = i;
1040                 slot->state = AHCI_SLOT_EMPTY;
1041                 slot->ccb = NULL;
1042                 callout_init_mtx(&slot->timeout, &ch->mtx, 0);
1043
1044                 if (bus_dmamap_create(ch->dma.data_tag, 0, &slot->dma.data_map))
1045                         device_printf(ch->dev, "FAILURE - create data_map\n");
1046         }
1047 }
1048
1049 static void
1050 ahci_slotsfree(device_t dev)
1051 {
1052         struct ahci_channel *ch = device_get_softc(dev);
1053         int i;
1054
1055         /* Free all dma slots */
1056         for (i = 0; i < ch->numslots; i++) {
1057                 struct ahci_slot *slot = &ch->slot[i];
1058
1059                 callout_drain(&slot->timeout);
1060                 if (slot->dma.data_map) {
1061                         bus_dmamap_destroy(ch->dma.data_tag, slot->dma.data_map);
1062                         slot->dma.data_map = NULL;
1063                 }
1064         }
1065 }
1066
1067 static int
1068 ahci_phy_check_events(struct ahci_channel *ch, u_int32_t serr)
1069 {
1070
1071         if (((ch->pm_level == 0) && (serr & ATA_SE_PHY_CHANGED)) ||
1072             ((ch->pm_level != 0 || ch->listening) && (serr & ATA_SE_EXCHANGED))) {
1073                 u_int32_t status = ATA_INL(ch->r_mem, AHCI_P_SSTS);
1074                 union ccb *ccb;
1075
1076                 if (bootverbose) {
1077                         if ((status & ATA_SS_DET_MASK) != ATA_SS_DET_NO_DEVICE)
1078                                 device_printf(ch->dev, "CONNECT requested\n");
1079                         else
1080                                 device_printf(ch->dev, "DISCONNECT requested\n");
1081                 }
1082                 ahci_reset(ch);
1083                 if ((ccb = xpt_alloc_ccb_nowait()) == NULL)
1084                         return (0);
1085                 if (xpt_create_path(&ccb->ccb_h.path, NULL,
1086                     cam_sim_path(ch->sim),
1087                     CAM_TARGET_WILDCARD, CAM_LUN_WILDCARD) != CAM_REQ_CMP) {
1088                         xpt_free_ccb(ccb);
1089                         return (0);
1090                 }
1091                 xpt_rescan(ccb);
1092                 return (1);
1093         }
1094         return (0);
1095 }
1096
1097 static void
1098 ahci_cpd_check_events(struct ahci_channel *ch)
1099 {
1100         u_int32_t status;
1101         union ccb *ccb;
1102         device_t dev;
1103
1104         if (ch->pm_level == 0)
1105                 return;
1106
1107         status = ATA_INL(ch->r_mem, AHCI_P_CMD);
1108         if ((status & AHCI_P_CMD_CPD) == 0)
1109                 return;
1110
1111         if (bootverbose) {
1112                 dev = ch->dev;
1113                 if (status & AHCI_P_CMD_CPS) {
1114                         device_printf(dev, "COLD CONNECT requested\n");
1115                 } else
1116                         device_printf(dev, "COLD DISCONNECT requested\n");
1117         }
1118         ahci_reset(ch);
1119         if ((ccb = xpt_alloc_ccb_nowait()) == NULL)
1120                 return;
1121         if (xpt_create_path(&ccb->ccb_h.path, NULL, cam_sim_path(ch->sim),
1122             CAM_TARGET_WILDCARD, CAM_LUN_WILDCARD) != CAM_REQ_CMP) {
1123                 xpt_free_ccb(ccb);
1124                 return;
1125         }
1126         xpt_rescan(ccb);
1127 }
1128
1129 static void
1130 ahci_notify_events(struct ahci_channel *ch, u_int32_t status)
1131 {
1132         struct cam_path *dpath;
1133         int i;
1134
1135         if (ch->caps & AHCI_CAP_SSNTF)
1136                 ATA_OUTL(ch->r_mem, AHCI_P_SNTF, status);
1137         if (bootverbose)
1138                 device_printf(ch->dev, "SNTF 0x%04x\n", status);
1139         for (i = 0; i < 16; i++) {
1140                 if ((status & (1 << i)) == 0)
1141                         continue;
1142                 if (xpt_create_path(&dpath, NULL,
1143                     xpt_path_path_id(ch->path), i, 0) == CAM_REQ_CMP) {
1144                         xpt_async(AC_SCSI_AEN, dpath, NULL);
1145                         xpt_free_path(dpath);
1146                 }
1147         }
1148 }
1149
1150 static void
1151 ahci_done(struct ahci_channel *ch, union ccb *ccb)
1152 {
1153
1154         mtx_assert(&ch->mtx, MA_OWNED);
1155         if ((ccb->ccb_h.func_code & XPT_FC_QUEUED) == 0 ||
1156             ch->batch == 0) {
1157                 xpt_done(ccb);
1158                 return;
1159         }
1160
1161         STAILQ_INSERT_TAIL(&ch->doneq, &ccb->ccb_h, sim_links.stqe);
1162 }
1163
1164 static void
1165 ahci_ch_intr(void *arg)
1166 {
1167         struct ahci_channel *ch = (struct ahci_channel *)arg;
1168         uint32_t istatus;
1169
1170         /* Read interrupt statuses. */
1171         istatus = ATA_INL(ch->r_mem, AHCI_P_IS);
1172
1173         mtx_lock(&ch->mtx);
1174         ahci_ch_intr_main(ch, istatus);
1175         mtx_unlock(&ch->mtx);
1176 }
1177
1178 static void
1179 ahci_ch_intr_direct(void *arg)
1180 {
1181         struct ahci_channel *ch = (struct ahci_channel *)arg;
1182         struct ccb_hdr *ccb_h;
1183         uint32_t istatus;
1184         STAILQ_HEAD(, ccb_hdr) tmp_doneq = STAILQ_HEAD_INITIALIZER(tmp_doneq);
1185
1186         /* Read interrupt statuses. */
1187         istatus = ATA_INL(ch->r_mem, AHCI_P_IS);
1188
1189         mtx_lock(&ch->mtx);
1190         ch->batch = 1;
1191         ahci_ch_intr_main(ch, istatus);
1192         ch->batch = 0;
1193         /*
1194          * Prevent the possibility of issues caused by processing the queue
1195          * while unlocked below by moving the contents to a local queue.
1196          */
1197         STAILQ_CONCAT(&tmp_doneq, &ch->doneq);
1198         mtx_unlock(&ch->mtx);
1199         while ((ccb_h = STAILQ_FIRST(&tmp_doneq)) != NULL) {
1200                 STAILQ_REMOVE_HEAD(&tmp_doneq, sim_links.stqe);
1201                 xpt_done_direct((union ccb *)ccb_h);
1202         }
1203 }
1204
1205 static void
1206 ahci_ch_pm(void *arg)
1207 {
1208         struct ahci_channel *ch = (struct ahci_channel *)arg;
1209         uint32_t work;
1210
1211         if (ch->numrslots != 0)
1212                 return;
1213         work = ATA_INL(ch->r_mem, AHCI_P_CMD);
1214         if (ch->pm_level == 4)
1215                 work |= AHCI_P_CMD_PARTIAL;
1216         else
1217                 work |= AHCI_P_CMD_SLUMBER;
1218         ATA_OUTL(ch->r_mem, AHCI_P_CMD, work);
1219 }
1220
1221 static void
1222 ahci_ch_intr_main(struct ahci_channel *ch, uint32_t istatus)
1223 {
1224         uint32_t cstatus, serr = 0, sntf = 0, ok, err;
1225         enum ahci_err_type et;
1226         int i, ccs, port, reset = 0;
1227
1228         /* Clear interrupt statuses. */
1229         ATA_OUTL(ch->r_mem, AHCI_P_IS, istatus);
1230         /* Read command statuses. */
1231         if (ch->numtslots != 0)
1232                 cstatus = ATA_INL(ch->r_mem, AHCI_P_SACT);
1233         else
1234                 cstatus = 0;
1235         if (ch->numrslots != ch->numtslots)
1236                 cstatus |= ATA_INL(ch->r_mem, AHCI_P_CI);
1237         /* Read SNTF in one of possible ways. */
1238         if ((istatus & AHCI_P_IX_SDB) &&
1239             (ch->pm_present || ch->curr[0].atapi != 0)) {
1240                 if (ch->caps & AHCI_CAP_SSNTF)
1241                         sntf = ATA_INL(ch->r_mem, AHCI_P_SNTF);
1242                 else if (ch->fbs_enabled) {
1243                         u_int8_t *fis = ch->dma.rfis + 0x58;
1244
1245                         for (i = 0; i < 16; i++) {
1246                                 if (fis[1] & 0x80) {
1247                                         fis[1] &= 0x7f;
1248                                         sntf |= 1 << i;
1249                                 }
1250                                 fis += 256;
1251                         }
1252                 } else {
1253                         u_int8_t *fis = ch->dma.rfis + 0x58;
1254
1255                         if (fis[1] & 0x80)
1256                                 sntf = (1 << (fis[1] & 0x0f));
1257                 }
1258         }
1259         /* Process PHY events */
1260         if (istatus & (AHCI_P_IX_PC | AHCI_P_IX_PRC | AHCI_P_IX_OF |
1261             AHCI_P_IX_IF | AHCI_P_IX_HBD | AHCI_P_IX_HBF | AHCI_P_IX_TFE)) {
1262                 serr = ATA_INL(ch->r_mem, AHCI_P_SERR);
1263                 if (serr) {
1264                         ATA_OUTL(ch->r_mem, AHCI_P_SERR, serr);
1265                         reset = ahci_phy_check_events(ch, serr);
1266                 }
1267         }
1268         /* Process cold presence detection events */
1269         if ((istatus & AHCI_P_IX_CPD) && !reset)
1270                 ahci_cpd_check_events(ch);
1271         /* Process command errors */
1272         if (istatus & (AHCI_P_IX_OF | AHCI_P_IX_IF |
1273             AHCI_P_IX_HBD | AHCI_P_IX_HBF | AHCI_P_IX_TFE)) {
1274                 ccs = (ATA_INL(ch->r_mem, AHCI_P_CMD) & AHCI_P_CMD_CCS_MASK)
1275                     >> AHCI_P_CMD_CCS_SHIFT;
1276 //device_printf(dev, "%s ERROR is %08x cs %08x ss %08x rs %08x tfd %02x serr %08x fbs %08x ccs %d\n",
1277 //    __func__, istatus, cstatus, sstatus, ch->rslots, ATA_INL(ch->r_mem, AHCI_P_TFD),
1278 //    serr, ATA_INL(ch->r_mem, AHCI_P_FBS), ccs);
1279                 port = -1;
1280                 if (ch->fbs_enabled) {
1281                         uint32_t fbs = ATA_INL(ch->r_mem, AHCI_P_FBS);
1282                         if (fbs & AHCI_P_FBS_SDE) {
1283                                 port = (fbs & AHCI_P_FBS_DWE)
1284                                     >> AHCI_P_FBS_DWE_SHIFT;
1285                         } else {
1286                                 for (i = 0; i < 16; i++) {
1287                                         if (ch->numrslotspd[i] == 0)
1288                                                 continue;
1289                                         if (port == -1)
1290                                                 port = i;
1291                                         else if (port != i) {
1292                                                 port = -2;
1293                                                 break;
1294                                         }
1295                                 }
1296                         }
1297                 }
1298                 err = ch->rslots & cstatus;
1299         } else {
1300                 ccs = 0;
1301                 err = 0;
1302                 port = -1;
1303         }
1304         /* Complete all successful commands. */
1305         ok = ch->rslots & ~cstatus;
1306         for (i = 0; i < ch->numslots; i++) {
1307                 if ((ok >> i) & 1)
1308                         ahci_end_transaction(&ch->slot[i], AHCI_ERR_NONE);
1309         }
1310         /* On error, complete the rest of commands with error statuses. */
1311         if (err) {
1312                 if (ch->frozen) {
1313                         union ccb *fccb = ch->frozen;
1314                         ch->frozen = NULL;
1315                         fccb->ccb_h.status = CAM_REQUEUE_REQ | CAM_RELEASE_SIMQ;
1316                         if (!(fccb->ccb_h.status & CAM_DEV_QFRZN)) {
1317                                 xpt_freeze_devq(fccb->ccb_h.path, 1);
1318                                 fccb->ccb_h.status |= CAM_DEV_QFRZN;
1319                         }
1320                         ahci_done(ch, fccb);
1321                 }
1322                 for (i = 0; i < ch->numslots; i++) {
1323                         /* XXX: reqests in loading state. */
1324                         if (((err >> i) & 1) == 0)
1325                                 continue;
1326                         if (port >= 0 &&
1327                             ch->slot[i].ccb->ccb_h.target_id != port)
1328                                 continue;
1329                         if (istatus & AHCI_P_IX_TFE) {
1330                             if (port != -2) {
1331                                 /* Task File Error */
1332                                 if (ch->numtslotspd[
1333                                     ch->slot[i].ccb->ccb_h.target_id] == 0) {
1334                                         /* Untagged operation. */
1335                                         if (i == ccs)
1336                                                 et = AHCI_ERR_TFE;
1337                                         else
1338                                                 et = AHCI_ERR_INNOCENT;
1339                                 } else {
1340                                         /* Tagged operation. */
1341                                         et = AHCI_ERR_NCQ;
1342                                 }
1343                             } else {
1344                                 et = AHCI_ERR_TFE;
1345                                 ch->fatalerr = 1;
1346                             }
1347                         } else if (istatus & AHCI_P_IX_IF) {
1348                                 if (ch->numtslots == 0 && i != ccs && port != -2)
1349                                         et = AHCI_ERR_INNOCENT;
1350                                 else
1351                                         et = AHCI_ERR_SATA;
1352                         } else
1353                                 et = AHCI_ERR_INVALID;
1354                         ahci_end_transaction(&ch->slot[i], et);
1355                 }
1356                 /*
1357                  * We can't reinit port if there are some other
1358                  * commands active, use resume to complete them.
1359                  */
1360                 if (ch->rslots != 0 && !ch->recoverycmd)
1361                         ATA_OUTL(ch->r_mem, AHCI_P_FBS, AHCI_P_FBS_EN | AHCI_P_FBS_DEC);
1362         }
1363         /* Process NOTIFY events */
1364         if (sntf)
1365                 ahci_notify_events(ch, sntf);
1366 }
1367
1368 /* Must be called with channel locked. */
1369 static int
1370 ahci_check_collision(struct ahci_channel *ch, union ccb *ccb)
1371 {
1372         int t = ccb->ccb_h.target_id;
1373
1374         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1375             (ccb->ataio.cmd.flags & CAM_ATAIO_FPDMA)) {
1376                 /* Tagged command while we have no supported tag free. */
1377                 if (((~ch->oslots) & (0xffffffff >> (32 -
1378                     ch->curr[t].tags))) == 0)
1379                         return (1);
1380                 /* If we have FBS */
1381                 if (ch->fbs_enabled) {
1382                         /* Tagged command while untagged are active. */
1383                         if (ch->numrslotspd[t] != 0 && ch->numtslotspd[t] == 0)
1384                                 return (1);
1385                 } else {
1386                         /* Tagged command while untagged are active. */
1387                         if (ch->numrslots != 0 && ch->numtslots == 0)
1388                                 return (1);
1389                         /* Tagged command while tagged to other target is active. */
1390                         if (ch->numtslots != 0 &&
1391                             ch->taggedtarget != ccb->ccb_h.target_id)
1392                                 return (1);
1393                 }
1394         } else {
1395                 /* If we have FBS */
1396                 if (ch->fbs_enabled) {
1397                         /* Untagged command while tagged are active. */
1398                         if (ch->numrslotspd[t] != 0 && ch->numtslotspd[t] != 0)
1399                                 return (1);
1400                 } else {
1401                         /* Untagged command while tagged are active. */
1402                         if (ch->numrslots != 0 && ch->numtslots != 0)
1403                                 return (1);
1404                 }
1405         }
1406         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1407             (ccb->ataio.cmd.flags & (CAM_ATAIO_CONTROL | CAM_ATAIO_NEEDRESULT))) {
1408                 /* Atomic command while anything active. */
1409                 if (ch->numrslots != 0)
1410                         return (1);
1411         }
1412        /* We have some atomic command running. */
1413        if (ch->aslots != 0)
1414                return (1);
1415         return (0);
1416 }
1417
1418 /* Must be called with channel locked. */
1419 static void
1420 ahci_begin_transaction(struct ahci_channel *ch, union ccb *ccb)
1421 {
1422         struct ahci_slot *slot;
1423         int tag, tags;
1424
1425         /* Choose empty slot. */
1426         tags = ch->numslots;
1427         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1428             (ccb->ataio.cmd.flags & CAM_ATAIO_FPDMA))
1429                 tags = ch->curr[ccb->ccb_h.target_id].tags;
1430         if (ch->lastslot + 1 < tags)
1431                 tag = ffs(~(ch->oslots >> (ch->lastslot + 1)));
1432         else
1433                 tag = 0;
1434         if (tag == 0 || tag + ch->lastslot >= tags)
1435                 tag = ffs(~ch->oslots) - 1;
1436         else
1437                 tag += ch->lastslot;
1438         ch->lastslot = tag;
1439         /* Occupy chosen slot. */
1440         slot = &ch->slot[tag];
1441         slot->ccb = ccb;
1442         /* Stop PM timer. */
1443         if (ch->numrslots == 0 && ch->pm_level > 3)
1444                 callout_stop(&ch->pm_timer);
1445         /* Update channel stats. */
1446         ch->oslots |= (1 << tag);
1447         ch->numrslots++;
1448         ch->numrslotspd[ccb->ccb_h.target_id]++;
1449         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1450             (ccb->ataio.cmd.flags & CAM_ATAIO_FPDMA)) {
1451                 ch->numtslots++;
1452                 ch->numtslotspd[ccb->ccb_h.target_id]++;
1453                 ch->taggedtarget = ccb->ccb_h.target_id;
1454         }
1455         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1456             (ccb->ataio.cmd.flags & (CAM_ATAIO_CONTROL | CAM_ATAIO_NEEDRESULT)))
1457                 ch->aslots |= (1 << tag);
1458         if ((ccb->ccb_h.flags & CAM_DIR_MASK) != CAM_DIR_NONE) {
1459                 slot->state = AHCI_SLOT_LOADING;
1460                 bus_dmamap_load_ccb(ch->dma.data_tag, slot->dma.data_map, ccb,
1461                     ahci_dmasetprd, slot, 0);
1462         } else {
1463                 slot->dma.nsegs = 0;
1464                 ahci_execute_transaction(slot);
1465         }
1466 }
1467
1468 /* Locked by busdma engine. */
1469 static void
1470 ahci_dmasetprd(void *arg, bus_dma_segment_t *segs, int nsegs, int error)
1471 {
1472         struct ahci_slot *slot = arg;
1473         struct ahci_channel *ch = slot->ch;
1474         struct ahci_cmd_tab *ctp;
1475         struct ahci_dma_prd *prd;
1476         int i;
1477
1478         if (error) {
1479                 device_printf(ch->dev, "DMA load error\n");
1480                 ahci_end_transaction(slot, AHCI_ERR_INVALID);
1481                 return;
1482         }
1483         KASSERT(nsegs <= AHCI_SG_ENTRIES, ("too many DMA segment entries\n"));
1484         /* Get a piece of the workspace for this request */
1485         ctp = (struct ahci_cmd_tab *)
1486                 (ch->dma.work + AHCI_CT_OFFSET + (AHCI_CT_SIZE * slot->slot));
1487         /* Fill S/G table */
1488         prd = &ctp->prd_tab[0];
1489         for (i = 0; i < nsegs; i++) {
1490                 prd[i].dba = htole64(segs[i].ds_addr);
1491                 prd[i].dbc = htole32((segs[i].ds_len - 1) & AHCI_PRD_MASK);
1492         }
1493         slot->dma.nsegs = nsegs;
1494         bus_dmamap_sync(ch->dma.data_tag, slot->dma.data_map,
1495             ((slot->ccb->ccb_h.flags & CAM_DIR_IN) ?
1496             BUS_DMASYNC_PREREAD : BUS_DMASYNC_PREWRITE));
1497         ahci_execute_transaction(slot);
1498 }
1499
1500 /* Must be called with channel locked. */
1501 static void
1502 ahci_execute_transaction(struct ahci_slot *slot)
1503 {
1504         struct ahci_channel *ch = slot->ch;
1505         struct ahci_cmd_tab *ctp;
1506         struct ahci_cmd_list *clp;
1507         union ccb *ccb = slot->ccb;
1508         int port = ccb->ccb_h.target_id & 0x0f;
1509         int fis_size, i, softreset;
1510         uint8_t *fis = ch->dma.rfis + 0x40;
1511         uint8_t val;
1512
1513         /* Get a piece of the workspace for this request */
1514         ctp = (struct ahci_cmd_tab *)
1515                 (ch->dma.work + AHCI_CT_OFFSET + (AHCI_CT_SIZE * slot->slot));
1516         /* Setup the FIS for this request */
1517         if (!(fis_size = ahci_setup_fis(ch, ctp, ccb, slot->slot))) {
1518                 device_printf(ch->dev, "Setting up SATA FIS failed\n");
1519                 ahci_end_transaction(slot, AHCI_ERR_INVALID);
1520                 return;
1521         }
1522         /* Setup the command list entry */
1523         clp = (struct ahci_cmd_list *)
1524             (ch->dma.work + AHCI_CL_OFFSET + (AHCI_CL_SIZE * slot->slot));
1525         clp->cmd_flags = htole16(
1526                     (ccb->ccb_h.flags & CAM_DIR_OUT ? AHCI_CMD_WRITE : 0) |
1527                     (ccb->ccb_h.func_code == XPT_SCSI_IO ?
1528                      (AHCI_CMD_ATAPI | AHCI_CMD_PREFETCH) : 0) |
1529                     (fis_size / sizeof(u_int32_t)) |
1530                     (port << 12));
1531         clp->prd_length = htole16(slot->dma.nsegs);
1532         /* Special handling for Soft Reset command. */
1533         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1534             (ccb->ataio.cmd.flags & CAM_ATAIO_CONTROL)) {
1535                 if (ccb->ataio.cmd.control & ATA_A_RESET) {
1536                         softreset = 1;
1537                         /* Kick controller into sane state */
1538                         ahci_stop(ch);
1539                         ahci_clo(ch);
1540                         ahci_start(ch, 0);
1541                         clp->cmd_flags |= AHCI_CMD_RESET | AHCI_CMD_CLR_BUSY;
1542                 } else {
1543                         softreset = 2;
1544                         /* Prepare FIS receive area for check. */
1545                         for (i = 0; i < 20; i++)
1546                                 fis[i] = 0xff;
1547                 }
1548         } else
1549                 softreset = 0;
1550         clp->bytecount = 0;
1551         clp->cmd_table_phys = htole64(ch->dma.work_bus + AHCI_CT_OFFSET +
1552                                   (AHCI_CT_SIZE * slot->slot));
1553         bus_dmamap_sync(ch->dma.work_tag, ch->dma.work_map,
1554             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
1555         bus_dmamap_sync(ch->dma.rfis_tag, ch->dma.rfis_map,
1556             BUS_DMASYNC_PREREAD);
1557         /* Set ACTIVE bit for NCQ commands. */
1558         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1559             (ccb->ataio.cmd.flags & CAM_ATAIO_FPDMA)) {
1560                 ATA_OUTL(ch->r_mem, AHCI_P_SACT, 1 << slot->slot);
1561         }
1562         /* If FBS is enabled, set PMP port. */
1563         if (ch->fbs_enabled) {
1564                 ATA_OUTL(ch->r_mem, AHCI_P_FBS, AHCI_P_FBS_EN |
1565                     (port << AHCI_P_FBS_DEV_SHIFT));
1566         }
1567         /* Issue command to the controller. */
1568         slot->state = AHCI_SLOT_RUNNING;
1569         ch->rslots |= (1 << slot->slot);
1570         ATA_OUTL(ch->r_mem, AHCI_P_CI, (1 << slot->slot));
1571         /* Device reset commands doesn't interrupt. Poll them. */
1572         if (ccb->ccb_h.func_code == XPT_ATA_IO &&
1573             (ccb->ataio.cmd.command == ATA_DEVICE_RESET || softreset)) {
1574                 int count, timeout = ccb->ccb_h.timeout * 100;
1575                 enum ahci_err_type et = AHCI_ERR_NONE;
1576
1577                 for (count = 0; count < timeout; count++) {
1578                         DELAY(10);
1579                         if (!(ATA_INL(ch->r_mem, AHCI_P_CI) & (1 << slot->slot)))
1580                                 break;
1581                         if ((ATA_INL(ch->r_mem, AHCI_P_TFD) & ATA_S_ERROR) &&
1582                             softreset != 1) {
1583 #if 0
1584                                 device_printf(ch->dev,
1585                                     "Poll error on slot %d, TFD: %04x\n",
1586                                     slot->slot, ATA_INL(ch->r_mem, AHCI_P_TFD));
1587 #endif
1588                                 et = AHCI_ERR_TFE;
1589                                 break;
1590                         }
1591                         /* Workaround for ATI SB600/SB700 chipsets. */
1592                         if (ccb->ccb_h.target_id == 15 &&
1593                             (ch->quirks & AHCI_Q_ATI_PMP_BUG) &&
1594                             (ATA_INL(ch->r_mem, AHCI_P_IS) & AHCI_P_IX_IPM)) {
1595                                 et = AHCI_ERR_TIMEOUT;
1596                                 break;
1597                         }
1598                 }
1599
1600                 /*
1601                  * Marvell HBAs with non-RAID firmware do not wait for
1602                  * readiness after soft reset, so we have to wait here.
1603                  * Marvell RAIDs do not have this problem, but instead
1604                  * sometimes forget to update FIS receive area, breaking
1605                  * this wait.
1606                  */
1607                 if ((ch->quirks & AHCI_Q_NOBSYRES) == 0 &&
1608                     (ch->quirks & AHCI_Q_ATI_PMP_BUG) == 0 &&
1609                     softreset == 2 && et == AHCI_ERR_NONE) {
1610                         for ( ; count < timeout; count++) {
1611                                 bus_dmamap_sync(ch->dma.rfis_tag,
1612                                     ch->dma.rfis_map, BUS_DMASYNC_POSTREAD);
1613                                 val = fis[2];
1614                                 bus_dmamap_sync(ch->dma.rfis_tag,
1615                                     ch->dma.rfis_map, BUS_DMASYNC_PREREAD);
1616                                 if ((val & ATA_S_BUSY) == 0)
1617                                         break;
1618                                 DELAY(10);
1619                         }
1620                 }
1621
1622                 if (timeout && (count >= timeout)) {
1623                         device_printf(ch->dev, "Poll timeout on slot %d port %d\n",
1624                             slot->slot, port);
1625                         device_printf(ch->dev, "is %08x cs %08x ss %08x "
1626                             "rs %08x tfd %02x serr %08x cmd %08x\n",
1627                             ATA_INL(ch->r_mem, AHCI_P_IS),
1628                             ATA_INL(ch->r_mem, AHCI_P_CI),
1629                             ATA_INL(ch->r_mem, AHCI_P_SACT), ch->rslots,
1630                             ATA_INL(ch->r_mem, AHCI_P_TFD),
1631                             ATA_INL(ch->r_mem, AHCI_P_SERR),
1632                             ATA_INL(ch->r_mem, AHCI_P_CMD));
1633                         et = AHCI_ERR_TIMEOUT;
1634                 }
1635
1636                 /* Kick controller into sane state and enable FBS. */
1637                 if (softreset == 2)
1638                         ch->eslots |= (1 << slot->slot);
1639                 ahci_end_transaction(slot, et);
1640                 return;
1641         }
1642         /* Start command execution timeout */
1643         callout_reset_sbt(&slot->timeout, SBT_1MS * ccb->ccb_h.timeout / 2,
1644             0, (timeout_t*)ahci_timeout, slot, 0);
1645         return;
1646 }
1647
1648 /* Must be called with channel locked. */
1649 static void
1650 ahci_process_timeout(struct ahci_channel *ch)
1651 {
1652         int i;
1653
1654         mtx_assert(&ch->mtx, MA_OWNED);
1655         /* Handle the rest of commands. */
1656         for (i = 0; i < ch->numslots; i++) {
1657                 /* Do we have a running request on slot? */
1658                 if (ch->slot[i].state < AHCI_SLOT_RUNNING)
1659                         continue;
1660                 ahci_end_transaction(&ch->slot[i], AHCI_ERR_TIMEOUT);
1661         }
1662 }
1663
1664 /* Must be called with channel locked. */
1665 static void
1666 ahci_rearm_timeout(struct ahci_channel *ch)
1667 {
1668         int i;
1669
1670         mtx_assert(&ch->mtx, MA_OWNED);
1671         for (i = 0; i < ch->numslots; i++) {
1672                 struct ahci_slot *slot = &ch->slot[i];
1673
1674                 /* Do we have a running request on slot? */
1675                 if (slot->state < AHCI_SLOT_RUNNING)
1676                         continue;
1677                 if ((ch->toslots & (1 << i)) == 0)
1678                         continue;
1679                 callout_reset_sbt(&slot->timeout,
1680                     SBT_1MS * slot->ccb->ccb_h.timeout / 2, 0,
1681                     (timeout_t*)ahci_timeout, slot, 0);
1682         }
1683 }
1684
1685 /* Locked by callout mechanism. */
1686 static void
1687 ahci_timeout(struct ahci_slot *slot)
1688 {
1689         struct ahci_channel *ch = slot->ch;
1690         device_t dev = ch->dev;
1691         uint32_t sstatus;
1692         int ccs;
1693         int i;
1694
1695         /* Check for stale timeout. */
1696         if (slot->state < AHCI_SLOT_RUNNING)
1697                 return;
1698
1699         /* Check if slot was not being executed last time we checked. */
1700         if (slot->state < AHCI_SLOT_EXECUTING) {
1701                 /* Check if slot started executing. */
1702                 sstatus = ATA_INL(ch->r_mem, AHCI_P_SACT);
1703                 ccs = (ATA_INL(ch->r_mem, AHCI_P_CMD) & AHCI_P_CMD_CCS_MASK)
1704                     >> AHCI_P_CMD_CCS_SHIFT;
1705                 if ((sstatus & (1 << slot->slot)) != 0 || ccs == slot->slot ||
1706                     ch->fbs_enabled || ch->wrongccs)
1707                         slot->state = AHCI_SLOT_EXECUTING;
1708                 else if ((ch->rslots & (1 << ccs)) == 0) {
1709                         ch->wrongccs = 1;
1710                         slot->state = AHCI_SLOT_EXECUTING;
1711                 }
1712
1713                 callout_reset_sbt(&slot->timeout,
1714                     SBT_1MS * slot->ccb->ccb_h.timeout / 2, 0,
1715                     (timeout_t*)ahci_timeout, slot, 0);
1716                 return;
1717         }
1718
1719         device_printf(dev, "Timeout on slot %d port %d\n",
1720             slot->slot, slot->ccb->ccb_h.target_id & 0x0f);
1721         device_printf(dev, "is %08x cs %08x ss %08x rs %08x tfd %02x "
1722             "serr %08x cmd %08x\n",
1723             ATA_INL(ch->r_mem, AHCI_P_IS), ATA_INL(ch->r_mem, AHCI_P_CI),
1724             ATA_INL(ch->r_mem, AHCI_P_SACT), ch->rslots,
1725             ATA_INL(ch->r_mem, AHCI_P_TFD), ATA_INL(ch->r_mem, AHCI_P_SERR),
1726             ATA_INL(ch->r_mem, AHCI_P_CMD));
1727
1728         /* Handle frozen command. */
1729         if (ch->frozen) {
1730                 union ccb *fccb = ch->frozen;
1731                 ch->frozen = NULL;
1732                 fccb->ccb_h.status = CAM_REQUEUE_REQ | CAM_RELEASE_SIMQ;
1733                 if (!(fccb->ccb_h.status & CAM_DEV_QFRZN)) {
1734                         xpt_freeze_devq(fccb->ccb_h.path, 1);
1735                         fccb->ccb_h.status |= CAM_DEV_QFRZN;
1736                 }
1737                 ahci_done(ch, fccb);
1738         }
1739         if (!ch->fbs_enabled && !ch->wrongccs) {
1740                 /* Without FBS we know real timeout source. */
1741                 ch->fatalerr = 1;
1742                 /* Handle command with timeout. */
1743                 ahci_end_transaction(&ch->slot[slot->slot], AHCI_ERR_TIMEOUT);
1744                 /* Handle the rest of commands. */
1745                 for (i = 0; i < ch->numslots; i++) {
1746                         /* Do we have a running request on slot? */
1747                         if (ch->slot[i].state < AHCI_SLOT_RUNNING)
1748                                 continue;
1749                         ahci_end_transaction(&ch->slot[i], AHCI_ERR_INNOCENT);
1750                 }
1751         } else {
1752                 /* With FBS we wait for other commands timeout and pray. */
1753                 if (ch->toslots == 0)
1754                         xpt_freeze_simq(ch->sim, 1);
1755                 ch->toslots |= (1 << slot->slot);
1756                 if ((ch->rslots & ~ch->toslots) == 0)
1757                         ahci_process_timeout(ch);
1758                 else
1759                         device_printf(dev, " ... waiting for slots %08x\n",
1760                             ch->rslots & ~ch->toslots);
1761         }
1762 }
1763
1764 /* Must be called with channel locked. */
1765 static void
1766 ahci_end_transaction(struct ahci_slot *slot, enum ahci_err_type et)
1767 {
1768         struct ahci_channel *ch = slot->ch;
1769         union ccb *ccb = slot->ccb;
1770         struct ahci_cmd_list *clp;
1771         int lastto;
1772         uint32_t sig;
1773
1774         bus_dmamap_sync(ch->dma.work_tag, ch->dma.work_map,
1775             BUS_DMASYNC_POSTREAD | BUS_DMASYNC_POSTWRITE);
1776         clp = (struct ahci_cmd_list *)
1777             (ch->dma.work + AHCI_CL_OFFSET + (AHCI_CL_SIZE * slot->slot));
1778         /* Read result registers to the result struct
1779          * May be incorrect if several commands finished same time,
1780          * so read only when sure or have to.
1781          */
1782         if (ccb->ccb_h.func_code == XPT_ATA_IO) {
1783                 struct ata_res *res = &ccb->ataio.res;
1784
1785                 if ((et == AHCI_ERR_TFE) ||
1786                     (ccb->ataio.cmd.flags & CAM_ATAIO_NEEDRESULT)) {
1787                         u_int8_t *fis = ch->dma.rfis + 0x40;
1788
1789                         bus_dmamap_sync(ch->dma.rfis_tag, ch->dma.rfis_map,
1790                             BUS_DMASYNC_POSTREAD);
1791                         if (ch->fbs_enabled) {
1792                                 fis += ccb->ccb_h.target_id * 256;
1793                                 res->status = fis[2];
1794                                 res->error = fis[3];
1795                         } else {
1796                                 uint16_t tfd = ATA_INL(ch->r_mem, AHCI_P_TFD);
1797
1798                                 res->status = tfd;
1799                                 res->error = tfd >> 8;
1800                         }
1801                         res->lba_low = fis[4];
1802                         res->lba_mid = fis[5];
1803                         res->lba_high = fis[6];
1804                         res->device = fis[7];
1805                         res->lba_low_exp = fis[8];
1806                         res->lba_mid_exp = fis[9];
1807                         res->lba_high_exp = fis[10];
1808                         res->sector_count = fis[12];
1809                         res->sector_count_exp = fis[13];
1810
1811                         /*
1812                          * Some weird controllers do not return signature in
1813                          * FIS receive area. Read it from PxSIG register.
1814                          */
1815                         if ((ch->quirks & AHCI_Q_ALTSIG) &&
1816                             (ccb->ataio.cmd.flags & CAM_ATAIO_CONTROL) &&
1817                             (ccb->ataio.cmd.control & ATA_A_RESET) == 0) {
1818                                 sig = ATA_INL(ch->r_mem,  AHCI_P_SIG);
1819                                 res->lba_high = sig >> 24;
1820                                 res->lba_mid = sig >> 16;
1821                                 res->lba_low = sig >> 8;
1822                                 res->sector_count = sig;
1823                         }
1824                 } else
1825                         bzero(res, sizeof(*res));
1826                 if ((ccb->ataio.cmd.flags & CAM_ATAIO_FPDMA) == 0 &&
1827                     (ccb->ccb_h.flags & CAM_DIR_MASK) != CAM_DIR_NONE &&
1828                     (ch->quirks & AHCI_Q_NOCOUNT) == 0) {
1829                         ccb->ataio.resid =
1830                             ccb->ataio.dxfer_len - le32toh(clp->bytecount);
1831                 }
1832         } else {
1833                 if ((ccb->ccb_h.flags & CAM_DIR_MASK) != CAM_DIR_NONE &&
1834                     (ch->quirks & AHCI_Q_NOCOUNT) == 0) {
1835                         ccb->csio.resid =
1836                             ccb->csio.dxfer_len - le32toh(clp->bytecount);
1837                 }
1838         }
1839         if ((ccb->ccb_h.flags & CAM_DIR_MASK) != CAM_DIR_NONE) {
1840                 bus_dmamap_sync(ch->dma.data_tag, slot->dma.data_map,
1841                     (ccb->ccb_h.flags & CAM_DIR_IN) ?
1842                     BUS_DMASYNC_POSTREAD : BUS_DMASYNC_POSTWRITE);
1843                 bus_dmamap_unload(ch->dma.data_tag, slot->dma.data_map);
1844         }
1845         if (et != AHCI_ERR_NONE)
1846                 ch->eslots |= (1 << slot->slot);
1847         /* In case of error, freeze device for proper recovery. */
1848         if ((et != AHCI_ERR_NONE) && (!ch->recoverycmd) &&
1849             !(ccb->ccb_h.status & CAM_DEV_QFRZN)) {
1850                 xpt_freeze_devq(ccb->ccb_h.path, 1);
1851                 ccb->ccb_h.status |= CAM_DEV_QFRZN;
1852         }
1853         /* Set proper result status. */
1854         ccb->ccb_h.status &= ~CAM_STATUS_MASK;
1855         switch (et) {
1856         case AHCI_ERR_NONE:
1857                 ccb->ccb_h.status |= CAM_REQ_CMP;
1858                 if (ccb->ccb_h.func_code == XPT_SCSI_IO)
1859                         ccb->csio.scsi_status = SCSI_STATUS_OK;
1860                 break;
1861         case AHCI_ERR_INVALID:
1862                 ch->fatalerr = 1;
1863                 ccb->ccb_h.status |= CAM_REQ_INVALID;
1864                 break;
1865         case AHCI_ERR_INNOCENT:
1866                 ccb->ccb_h.status |= CAM_REQUEUE_REQ;
1867                 break;
1868         case AHCI_ERR_TFE:
1869         case AHCI_ERR_NCQ:
1870                 if (ccb->ccb_h.func_code == XPT_SCSI_IO) {
1871                         ccb->ccb_h.status |= CAM_SCSI_STATUS_ERROR;
1872                         ccb->csio.scsi_status = SCSI_STATUS_CHECK_COND;
1873                 } else {
1874                         ccb->ccb_h.status |= CAM_ATA_STATUS_ERROR;
1875                 }
1876                 break;
1877         case AHCI_ERR_SATA:
1878                 ch->fatalerr = 1;
1879                 if (!ch->recoverycmd) {
1880                         xpt_freeze_simq(ch->sim, 1);
1881                         ccb->ccb_h.status &= ~CAM_STATUS_MASK;
1882                         ccb->ccb_h.status |= CAM_RELEASE_SIMQ;
1883                 }
1884                 ccb->ccb_h.status |= CAM_UNCOR_PARITY;
1885                 break;
1886         case AHCI_ERR_TIMEOUT:
1887                 if (!ch->recoverycmd) {
1888                         xpt_freeze_simq(ch->sim, 1);
1889                         ccb->ccb_h.status &= ~CAM_STATUS_MASK;
1890                         ccb->ccb_h.status |= CAM_RELEASE_SIMQ;
1891                 }
1892                 ccb->ccb_h.status |= CAM_CMD_TIMEOUT;
1893                 break;
1894         default:
1895                 ch->fatalerr = 1;
1896                 ccb->ccb_h.status |= CAM_REQ_CMP_ERR;
1897         }
1898         /* Free slot. */
1899         ch->oslots &= ~(1 << slot->slot);
1900         ch->rslots &= ~(1 << slot->slot);
1901         ch->aslots &= ~(1 << slot->slot);
1902         slot->state = AHCI_SLOT_EMPTY;
1903         slot->ccb = NULL;
1904         /* Update channel stats. */
1905         ch->numrslots--;
1906         ch->numrslotspd[ccb->ccb_h.target_id]--;
1907         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1908             (ccb->ataio.cmd.flags & CAM_ATAIO_FPDMA)) {
1909                 ch->numtslots--;
1910                 ch->numtslotspd[ccb->ccb_h.target_id]--;
1911         }
1912         /* Cancel timeout state if request completed normally. */
1913         if (et != AHCI_ERR_TIMEOUT) {
1914                 lastto = (ch->toslots == (1 << slot->slot));
1915                 ch->toslots &= ~(1 << slot->slot);
1916                 if (lastto)
1917                         xpt_release_simq(ch->sim, TRUE);
1918         }
1919         /* If it was first request of reset sequence and there is no error,
1920          * proceed to second request. */
1921         if ((ccb->ccb_h.func_code == XPT_ATA_IO) &&
1922             (ccb->ataio.cmd.flags & CAM_ATAIO_CONTROL) &&
1923             (ccb->ataio.cmd.control & ATA_A_RESET) &&
1924             et == AHCI_ERR_NONE) {
1925                 ccb->ataio.cmd.control &= ~ATA_A_RESET;
1926                 ahci_begin_transaction(ch, ccb);
1927                 return;
1928         }
1929         /* If it was our READ LOG command - process it. */
1930         if (ccb->ccb_h.recovery_type == RECOVERY_READ_LOG) {
1931                 ahci_process_read_log(ch, ccb);
1932         /* If it was our REQUEST SENSE command - process it. */
1933         } else if (ccb->ccb_h.recovery_type == RECOVERY_REQUEST_SENSE) {
1934                 ahci_process_request_sense(ch, ccb);
1935         /* If it was NCQ or ATAPI command error, put result on hold. */
1936         } else if (et == AHCI_ERR_NCQ ||
1937             ((ccb->ccb_h.status & CAM_STATUS_MASK) == CAM_SCSI_STATUS_ERROR &&
1938              (ccb->ccb_h.flags & CAM_DIS_AUTOSENSE) == 0)) {
1939                 ch->hold[slot->slot] = ccb;
1940                 ch->numhslots++;
1941         } else
1942                 ahci_done(ch, ccb);
1943         /* If we have no other active commands, ... */
1944         if (ch->rslots == 0) {
1945                 /* if there was fatal error - reset port. */
1946                 if (ch->toslots != 0 || ch->fatalerr) {
1947                         ahci_reset(ch);
1948                 } else {
1949                         /* if we have slots in error, we can reinit port. */
1950                         if (ch->eslots != 0) {
1951                                 ahci_stop(ch);
1952                                 ahci_clo(ch);
1953                                 ahci_start(ch, 1);
1954                         }
1955                         /* if there commands on hold, we can do READ LOG. */
1956                         if (!ch->recoverycmd && ch->numhslots)
1957                                 ahci_issue_recovery(ch);
1958                 }
1959         /* If all the rest of commands are in timeout - give them chance. */
1960         } else if ((ch->rslots & ~ch->toslots) == 0 &&
1961             et != AHCI_ERR_TIMEOUT)
1962                 ahci_rearm_timeout(ch);
1963         /* Unfreeze frozen command. */
1964         if (ch->frozen && !ahci_check_collision(ch, ch->frozen)) {
1965                 union ccb *fccb = ch->frozen;
1966                 ch->frozen = NULL;
1967                 ahci_begin_transaction(ch, fccb);
1968                 xpt_release_simq(ch->sim, TRUE);
1969         }
1970         /* Start PM timer. */
1971         if (ch->numrslots == 0 && ch->pm_level > 3 &&
1972             (ch->curr[ch->pm_present ? 15 : 0].caps & CTS_SATA_CAPS_D_PMREQ)) {
1973                 callout_schedule(&ch->pm_timer,
1974                     (ch->pm_level == 4) ? hz / 1000 : hz / 8);
1975         }
1976 }
1977
1978 static void
1979 ahci_issue_recovery(struct ahci_channel *ch)
1980 {
1981         union ccb *ccb;
1982         struct ccb_ataio *ataio;
1983         struct ccb_scsiio *csio;
1984         int i;
1985
1986         /* Find some held command. */
1987         for (i = 0; i < ch->numslots; i++) {
1988                 if (ch->hold[i])
1989                         break;
1990         }
1991         ccb = xpt_alloc_ccb_nowait();
1992         if (ccb == NULL) {
1993                 device_printf(ch->dev, "Unable to allocate recovery command\n");
1994 completeall:
1995                 /* We can't do anything -- complete held commands. */
1996                 for (i = 0; i < ch->numslots; i++) {
1997                         if (ch->hold[i] == NULL)
1998                                 continue;
1999                         ch->hold[i]->ccb_h.status &= ~CAM_STATUS_MASK;
2000                         ch->hold[i]->ccb_h.status |= CAM_RESRC_UNAVAIL;
2001                         ahci_done(ch, ch->hold[i]);
2002                         ch->hold[i] = NULL;
2003                         ch->numhslots--;
2004                 }
2005                 ahci_reset(ch);
2006                 return;
2007         }
2008         ccb->ccb_h = ch->hold[i]->ccb_h;        /* Reuse old header. */
2009         if (ccb->ccb_h.func_code == XPT_ATA_IO) {
2010                 /* READ LOG */
2011                 ccb->ccb_h.recovery_type = RECOVERY_READ_LOG;
2012                 ccb->ccb_h.func_code = XPT_ATA_IO;
2013                 ccb->ccb_h.flags = CAM_DIR_IN;
2014                 ccb->ccb_h.timeout = 1000;      /* 1s should be enough. */
2015                 ataio = &ccb->ataio;
2016                 ataio->data_ptr = malloc(512, M_AHCI, M_NOWAIT);
2017                 if (ataio->data_ptr == NULL) {
2018                         xpt_free_ccb(ccb);
2019                         device_printf(ch->dev,
2020                             "Unable to allocate memory for READ LOG command\n");
2021                         goto completeall;
2022                 }
2023                 ataio->dxfer_len = 512;
2024                 bzero(&ataio->cmd, sizeof(ataio->cmd));
2025                 ataio->cmd.flags = CAM_ATAIO_48BIT;
2026                 ataio->cmd.command = 0x2F;      /* READ LOG EXT */
2027                 ataio->cmd.sector_count = 1;
2028                 ataio->cmd.sector_count_exp = 0;
2029                 ataio->cmd.lba_low = 0x10;
2030                 ataio->cmd.lba_mid = 0;
2031                 ataio->cmd.lba_mid_exp = 0;
2032         } else {
2033                 /* REQUEST SENSE */
2034                 ccb->ccb_h.recovery_type = RECOVERY_REQUEST_SENSE;
2035                 ccb->ccb_h.recovery_slot = i;
2036                 ccb->ccb_h.func_code = XPT_SCSI_IO;
2037                 ccb->ccb_h.flags = CAM_DIR_IN;
2038                 ccb->ccb_h.status = 0;
2039                 ccb->ccb_h.timeout = 1000;      /* 1s should be enough. */
2040                 csio = &ccb->csio;
2041                 csio->data_ptr = (void *)&ch->hold[i]->csio.sense_data;
2042                 csio->dxfer_len = ch->hold[i]->csio.sense_len;
2043                 csio->cdb_len = 6;
2044                 bzero(&csio->cdb_io, sizeof(csio->cdb_io));
2045                 csio->cdb_io.cdb_bytes[0] = 0x03;
2046                 csio->cdb_io.cdb_bytes[4] = csio->dxfer_len;
2047         }
2048         /* Freeze SIM while doing recovery. */
2049         ch->recoverycmd = 1;
2050         xpt_freeze_simq(ch->sim, 1);
2051         ahci_begin_transaction(ch, ccb);
2052 }
2053
2054 static void
2055 ahci_process_read_log(struct ahci_channel *ch, union ccb *ccb)
2056 {
2057         uint8_t *data;
2058         struct ata_res *res;
2059         int i;
2060
2061         ch->recoverycmd = 0;
2062
2063         data = ccb->ataio.data_ptr;
2064         if ((ccb->ccb_h.status & CAM_STATUS_MASK) == CAM_REQ_CMP &&
2065             (data[0] & 0x80) == 0) {
2066                 for (i = 0; i < ch->numslots; i++) {
2067                         if (!ch->hold[i])
2068                                 continue;
2069                         if (ch->hold[i]->ccb_h.func_code != XPT_ATA_IO)
2070                                 continue;
2071                         if ((data[0] & 0x1F) == i) {
2072                                 res = &ch->hold[i]->ataio.res;
2073                                 res->status = data[2];
2074                                 res->error = data[3];
2075                                 res->lba_low = data[4];
2076                                 res->lba_mid = data[5];
2077                                 res->lba_high = data[6];
2078                                 res->device = data[7];
2079                                 res->lba_low_exp = data[8];
2080                                 res->lba_mid_exp = data[9];
2081                                 res->lba_high_exp = data[10];
2082                                 res->sector_count = data[12];
2083                                 res->sector_count_exp = data[13];
2084                         } else {
2085                                 ch->hold[i]->ccb_h.status &= ~CAM_STATUS_MASK;
2086                                 ch->hold[i]->ccb_h.status |= CAM_REQUEUE_REQ;
2087                         }
2088                         ahci_done(ch, ch->hold[i]);
2089                         ch->hold[i] = NULL;
2090                         ch->numhslots--;
2091                 }
2092         } else {
2093                 if ((ccb->ccb_h.status & CAM_STATUS_MASK) != CAM_REQ_CMP)
2094                         device_printf(ch->dev, "Error while READ LOG EXT\n");
2095                 else if ((data[0] & 0x80) == 0) {
2096                         device_printf(ch->dev, "Non-queued command error in READ LOG EXT\n");
2097                 }
2098                 for (i = 0; i < ch->numslots; i++) {
2099                         if (!ch->hold[i])
2100                                 continue;
2101                         if (ch->hold[i]->ccb_h.func_code != XPT_ATA_IO)
2102                                 continue;
2103                         ahci_done(ch, ch->hold[i]);
2104                         ch->hold[i] = NULL;
2105                         ch->numhslots--;
2106                 }
2107         }
2108         free(ccb->ataio.data_ptr, M_AHCI);
2109         xpt_free_ccb(ccb);
2110         xpt_release_simq(ch->sim, TRUE);
2111 }
2112
2113 static void
2114 ahci_process_request_sense(struct ahci_channel *ch, union ccb *ccb)
2115 {
2116         int i;
2117
2118         ch->recoverycmd = 0;
2119
2120         i = ccb->ccb_h.recovery_slot;
2121         if ((ccb->ccb_h.status & CAM_STATUS_MASK) == CAM_REQ_CMP) {
2122                 ch->hold[i]->ccb_h.status |= CAM_AUTOSNS_VALID;
2123         } else {
2124                 ch->hold[i]->ccb_h.status &= ~CAM_STATUS_MASK;
2125                 ch->hold[i]->ccb_h.status |= CAM_AUTOSENSE_FAIL;
2126         }
2127         ahci_done(ch, ch->hold[i]);
2128         ch->hold[i] = NULL;
2129         ch->numhslots--;
2130         xpt_free_ccb(ccb);
2131         xpt_release_simq(ch->sim, TRUE);
2132 }
2133
2134 static void
2135 ahci_start(struct ahci_channel *ch, int fbs)
2136 {
2137         u_int32_t cmd;
2138
2139         /* Run the channel start callback, if any. */
2140         if (ch->start)
2141                 ch->start(ch);
2142
2143         /* Clear SATA error register */
2144         ATA_OUTL(ch->r_mem, AHCI_P_SERR, 0xFFFFFFFF);
2145         /* Clear any interrupts pending on this channel */
2146         ATA_OUTL(ch->r_mem, AHCI_P_IS, 0xFFFFFFFF);
2147         /* Configure FIS-based switching if supported. */
2148         if (ch->chcaps & AHCI_P_CMD_FBSCP) {
2149                 ch->fbs_enabled = (fbs && ch->pm_present) ? 1 : 0;
2150                 ATA_OUTL(ch->r_mem, AHCI_P_FBS,
2151                     ch->fbs_enabled ? AHCI_P_FBS_EN : 0);
2152         }
2153         /* Start operations on this channel */
2154         cmd = ATA_INL(ch->r_mem, AHCI_P_CMD);
2155         cmd &= ~AHCI_P_CMD_PMA;
2156         ATA_OUTL(ch->r_mem, AHCI_P_CMD, cmd | AHCI_P_CMD_ST |
2157             (ch->pm_present ? AHCI_P_CMD_PMA : 0));
2158 }
2159
2160 static void
2161 ahci_stop(struct ahci_channel *ch)
2162 {
2163         u_int32_t cmd;
2164         int timeout;
2165
2166         /* Kill all activity on this channel */
2167         cmd = ATA_INL(ch->r_mem, AHCI_P_CMD);
2168         ATA_OUTL(ch->r_mem, AHCI_P_CMD, cmd & ~AHCI_P_CMD_ST);
2169         /* Wait for activity stop. */
2170         timeout = 0;
2171         do {
2172                 DELAY(10);
2173                 if (timeout++ > 50000) {
2174                         device_printf(ch->dev, "stopping AHCI engine failed\n");
2175                         break;
2176                 }
2177         } while (ATA_INL(ch->r_mem, AHCI_P_CMD) & AHCI_P_CMD_CR);
2178         ch->eslots = 0;
2179 }
2180
2181 static void
2182 ahci_clo(struct ahci_channel *ch)
2183 {
2184         u_int32_t cmd;
2185         int timeout;
2186
2187         /* Issue Command List Override if supported */
2188         if (ch->caps & AHCI_CAP_SCLO) {
2189                 cmd = ATA_INL(ch->r_mem, AHCI_P_CMD);
2190                 cmd |= AHCI_P_CMD_CLO;
2191                 ATA_OUTL(ch->r_mem, AHCI_P_CMD, cmd);
2192                 timeout = 0;
2193                 do {
2194                         DELAY(10);
2195                         if (timeout++ > 50000) {
2196                             device_printf(ch->dev, "executing CLO failed\n");
2197                             break;
2198                         }
2199                 } while (ATA_INL(ch->r_mem, AHCI_P_CMD) & AHCI_P_CMD_CLO);
2200         }
2201 }
2202
2203 static void
2204 ahci_stop_fr(struct ahci_channel *ch)
2205 {
2206         u_int32_t cmd;
2207         int timeout;
2208
2209         /* Kill all FIS reception on this channel */
2210         cmd = ATA_INL(ch->r_mem, AHCI_P_CMD);
2211         ATA_OUTL(ch->r_mem, AHCI_P_CMD, cmd & ~AHCI_P_CMD_FRE);
2212         /* Wait for FIS reception stop. */
2213         timeout = 0;
2214         do {
2215                 DELAY(10);
2216                 if (timeout++ > 50000) {
2217                         device_printf(ch->dev, "stopping AHCI FR engine failed\n");
2218                         break;
2219                 }
2220         } while (ATA_INL(ch->r_mem, AHCI_P_CMD) & AHCI_P_CMD_FR);
2221 }
2222
2223 static void
2224 ahci_start_fr(struct ahci_channel *ch)
2225 {
2226         u_int32_t cmd;
2227
2228         /* Start FIS reception on this channel */
2229         cmd = ATA_INL(ch->r_mem, AHCI_P_CMD);
2230         ATA_OUTL(ch->r_mem, AHCI_P_CMD, cmd | AHCI_P_CMD_FRE);
2231 }
2232
2233 static int
2234 ahci_wait_ready(struct ahci_channel *ch, int t, int t0)
2235 {
2236         int timeout = 0;
2237         uint32_t val;
2238
2239         while ((val = ATA_INL(ch->r_mem, AHCI_P_TFD)) &
2240             (ATA_S_BUSY | ATA_S_DRQ)) {
2241                 if (timeout > t) {
2242                         if (t != 0) {
2243                                 device_printf(ch->dev,
2244                                     "AHCI reset: device not ready after %dms "
2245                                     "(tfd = %08x)\n",
2246                                     MAX(t, 0) + t0, val);
2247                         }
2248                         return (EBUSY);
2249                 }
2250                 DELAY(1000);
2251                 timeout++;
2252         }
2253         if (bootverbose)
2254                 device_printf(ch->dev, "AHCI reset: device ready after %dms\n",
2255                     timeout + t0);
2256         return (0);
2257 }
2258
2259 static void
2260 ahci_reset_to(void *arg)
2261 {
2262         struct ahci_channel *ch = arg;
2263
2264         if (ch->resetting == 0)
2265                 return;
2266         ch->resetting--;
2267         if (ahci_wait_ready(ch, ch->resetting == 0 ? -1 : 0,
2268             (310 - ch->resetting) * 100) == 0) {
2269                 ch->resetting = 0;
2270                 ahci_start(ch, 1);
2271                 xpt_release_simq(ch->sim, TRUE);
2272                 return;
2273         }
2274         if (ch->resetting == 0) {
2275                 ahci_clo(ch);
2276                 ahci_start(ch, 1);
2277                 xpt_release_simq(ch->sim, TRUE);
2278                 return;
2279         }
2280         callout_schedule(&ch->reset_timer, hz / 10);
2281 }
2282
2283 static void
2284 ahci_reset(struct ahci_channel *ch)
2285 {
2286         struct ahci_controller *ctlr = device_get_softc(device_get_parent(ch->dev));
2287         int i;
2288
2289         xpt_freeze_simq(ch->sim, 1);
2290         if (bootverbose)
2291                 device_printf(ch->dev, "AHCI reset...\n");
2292         /* Forget about previous reset. */
2293         if (ch->resetting) {
2294                 ch->resetting = 0;
2295                 callout_stop(&ch->reset_timer);
2296                 xpt_release_simq(ch->sim, TRUE);
2297         }
2298         /* Requeue freezed command. */
2299         if (ch->frozen) {
2300                 union ccb *fccb = ch->frozen;
2301                 ch->frozen = NULL;
2302                 fccb->ccb_h.status = CAM_REQUEUE_REQ | CAM_RELEASE_SIMQ;
2303                 if (!(fccb->ccb_h.status & CAM_DEV_QFRZN)) {
2304                         xpt_freeze_devq(fccb->ccb_h.path, 1);
2305                         fccb->ccb_h.status |= CAM_DEV_QFRZN;
2306                 }
2307                 ahci_done(ch, fccb);
2308         }
2309         /* Kill the engine and requeue all running commands. */
2310         ahci_stop(ch);
2311         for (i = 0; i < ch->numslots; i++) {
2312                 /* Do we have a running request on slot? */
2313                 if (ch->slot[i].state < AHCI_SLOT_RUNNING)
2314                         continue;
2315                 /* XXX; Commands in loading state. */
2316                 ahci_end_transaction(&ch->slot[i], AHCI_ERR_INNOCENT);
2317         }
2318         for (i = 0; i < ch->numslots; i++) {
2319                 if (!ch->hold[i])
2320                         continue;
2321                 ahci_done(ch, ch->hold[i]);
2322                 ch->hold[i] = NULL;
2323                 ch->numhslots--;
2324         }
2325         if (ch->toslots != 0)
2326                 xpt_release_simq(ch->sim, TRUE);
2327         ch->eslots = 0;
2328         ch->toslots = 0;
2329         ch->wrongccs = 0;
2330         ch->fatalerr = 0;
2331         /* Tell the XPT about the event */
2332         xpt_async(AC_BUS_RESET, ch->path, NULL);
2333         /* Disable port interrupts */
2334         ATA_OUTL(ch->r_mem, AHCI_P_IE, 0);
2335         /* Reset and reconnect PHY, */
2336         if (!ahci_sata_phy_reset(ch)) {
2337                 if (bootverbose)
2338                         device_printf(ch->dev,
2339                             "AHCI reset: device not found\n");
2340                 ch->devices = 0;
2341                 /* Enable wanted port interrupts */
2342                 ATA_OUTL(ch->r_mem, AHCI_P_IE,
2343                     (((ch->pm_level != 0) ? AHCI_P_IX_CPD | AHCI_P_IX_MP : 0) |
2344                      AHCI_P_IX_PRC | AHCI_P_IX_PC));
2345                 xpt_release_simq(ch->sim, TRUE);
2346                 return;
2347         }
2348         if (bootverbose)
2349                 device_printf(ch->dev, "AHCI reset: device found\n");
2350         /* Wait for clearing busy status. */
2351         if (ahci_wait_ready(ch, dumping ? 31000 : 0, 0)) {
2352                 if (dumping)
2353                         ahci_clo(ch);
2354                 else
2355                         ch->resetting = 310;
2356         }
2357         ch->devices = 1;
2358         /* Enable wanted port interrupts */
2359         ATA_OUTL(ch->r_mem, AHCI_P_IE,
2360              (((ch->pm_level != 0) ? AHCI_P_IX_CPD | AHCI_P_IX_MP : 0) |
2361               AHCI_P_IX_TFE | AHCI_P_IX_HBF |
2362               AHCI_P_IX_HBD | AHCI_P_IX_IF | AHCI_P_IX_OF |
2363               ((ch->pm_level == 0) ? AHCI_P_IX_PRC : 0) | AHCI_P_IX_PC |
2364               AHCI_P_IX_DP | AHCI_P_IX_UF | (ctlr->ccc ? 0 : AHCI_P_IX_SDB) |
2365               AHCI_P_IX_DS | AHCI_P_IX_PS | (ctlr->ccc ? 0 : AHCI_P_IX_DHR)));
2366         if (ch->resetting)
2367                 callout_reset(&ch->reset_timer, hz / 10, ahci_reset_to, ch);
2368         else {
2369                 ahci_start(ch, 1);
2370                 xpt_release_simq(ch->sim, TRUE);
2371         }
2372 }
2373
2374 static int
2375 ahci_setup_fis(struct ahci_channel *ch, struct ahci_cmd_tab *ctp, union ccb *ccb, int tag)
2376 {
2377         u_int8_t *fis = &ctp->cfis[0];
2378
2379         bzero(fis, 20);
2380         fis[0] = 0x27;                  /* host to device */
2381         fis[1] = (ccb->ccb_h.target_id & 0x0f);
2382         if (ccb->ccb_h.func_code == XPT_SCSI_IO) {
2383                 fis[1] |= 0x80;
2384                 fis[2] = ATA_PACKET_CMD;
2385                 if ((ccb->ccb_h.flags & CAM_DIR_MASK) != CAM_DIR_NONE &&
2386                     ch->curr[ccb->ccb_h.target_id].mode >= ATA_DMA)
2387                         fis[3] = ATA_F_DMA;
2388                 else {
2389                         fis[5] = ccb->csio.dxfer_len;
2390                         fis[6] = ccb->csio.dxfer_len >> 8;
2391                 }
2392                 fis[7] = ATA_D_LBA;
2393                 fis[15] = ATA_A_4BIT;
2394                 bcopy((ccb->ccb_h.flags & CAM_CDB_POINTER) ?
2395                     ccb->csio.cdb_io.cdb_ptr : ccb->csio.cdb_io.cdb_bytes,
2396                     ctp->acmd, ccb->csio.cdb_len);
2397                 bzero(ctp->acmd + ccb->csio.cdb_len, 32 - ccb->csio.cdb_len);
2398         } else if ((ccb->ataio.cmd.flags & CAM_ATAIO_CONTROL) == 0) {
2399                 fis[1] |= 0x80;
2400                 fis[2] = ccb->ataio.cmd.command;
2401                 fis[3] = ccb->ataio.cmd.features;
2402                 fis[4] = ccb->ataio.cmd.lba_low;
2403                 fis[5] = ccb->ataio.cmd.lba_mid;
2404                 fis[6] = ccb->ataio.cmd.lba_high;
2405                 fis[7] = ccb->ataio.cmd.device;
2406                 fis[8] = ccb->ataio.cmd.lba_low_exp;
2407                 fis[9] = ccb->ataio.cmd.lba_mid_exp;
2408                 fis[10] = ccb->ataio.cmd.lba_high_exp;
2409                 fis[11] = ccb->ataio.cmd.features_exp;
2410                 if (ccb->ataio.cmd.flags & CAM_ATAIO_FPDMA) {
2411                         fis[12] = tag << 3;
2412                 } else {
2413                         fis[12] = ccb->ataio.cmd.sector_count;
2414                 }
2415                 fis[13] = ccb->ataio.cmd.sector_count_exp;
2416                 fis[15] = ATA_A_4BIT;
2417         } else {
2418                 fis[15] = ccb->ataio.cmd.control;
2419         }
2420         if (ccb->ataio.ata_flags & ATA_FLAG_AUX) {
2421                 fis[16] =  ccb->ataio.aux        & 0xff;
2422                 fis[17] = (ccb->ataio.aux >>  8) & 0xff;
2423                 fis[18] = (ccb->ataio.aux >> 16) & 0xff;
2424                 fis[19] = (ccb->ataio.aux >> 24) & 0xff;
2425         }
2426         return (20);
2427 }
2428
2429 static int
2430 ahci_sata_connect(struct ahci_channel *ch)
2431 {
2432         u_int32_t status;
2433         int timeout, found = 0;
2434
2435         /* Wait up to 100ms for "connect well" */
2436         for (timeout = 0; timeout < 1000 ; timeout++) {
2437                 status = ATA_INL(ch->r_mem, AHCI_P_SSTS);
2438                 if ((status & ATA_SS_DET_MASK) != ATA_SS_DET_NO_DEVICE)
2439                         found = 1;
2440                 if (((status & ATA_SS_DET_MASK) == ATA_SS_DET_PHY_ONLINE) &&
2441                     ((status & ATA_SS_SPD_MASK) != ATA_SS_SPD_NO_SPEED) &&
2442                     ((status & ATA_SS_IPM_MASK) == ATA_SS_IPM_ACTIVE))
2443                         break;
2444                 if ((status & ATA_SS_DET_MASK) == ATA_SS_DET_PHY_OFFLINE) {
2445                         if (bootverbose) {
2446                                 device_printf(ch->dev, "SATA offline status=%08x\n",
2447                                     status);
2448                         }
2449                         return (0);
2450                 }
2451                 if (found == 0 && timeout >= 100)
2452                         break;
2453                 DELAY(100);
2454         }
2455         if (timeout >= 1000 || !found) {
2456                 if (bootverbose) {
2457                         device_printf(ch->dev,
2458                             "SATA connect timeout time=%dus status=%08x\n",
2459                             timeout * 100, status);
2460                 }
2461                 return (0);
2462         }
2463         if (bootverbose) {
2464                 device_printf(ch->dev, "SATA connect time=%dus status=%08x\n",
2465                     timeout * 100, status);
2466         }
2467         /* Clear SATA error register */
2468         ATA_OUTL(ch->r_mem, AHCI_P_SERR, 0xffffffff);
2469         return (1);
2470 }
2471
2472 static int
2473 ahci_sata_phy_reset(struct ahci_channel *ch)
2474 {
2475         int sata_rev;
2476         uint32_t val;
2477
2478         if (ch->listening) {
2479                 val = ATA_INL(ch->r_mem, AHCI_P_CMD);
2480                 val |= AHCI_P_CMD_SUD;
2481                 ATA_OUTL(ch->r_mem, AHCI_P_CMD, val);
2482                 ch->listening = 0;
2483         }
2484         sata_rev = ch->user[ch->pm_present ? 15 : 0].revision;
2485         if (sata_rev == 1)
2486                 val = ATA_SC_SPD_SPEED_GEN1;
2487         else if (sata_rev == 2)
2488                 val = ATA_SC_SPD_SPEED_GEN2;
2489         else if (sata_rev == 3)
2490                 val = ATA_SC_SPD_SPEED_GEN3;
2491         else
2492                 val = 0;
2493         ATA_OUTL(ch->r_mem, AHCI_P_SCTL,
2494             ATA_SC_DET_RESET | val |
2495             ATA_SC_IPM_DIS_PARTIAL | ATA_SC_IPM_DIS_SLUMBER);
2496         DELAY(1000);
2497         ATA_OUTL(ch->r_mem, AHCI_P_SCTL,
2498             ATA_SC_DET_IDLE | val | ((ch->pm_level > 0) ? 0 :
2499             (ATA_SC_IPM_DIS_PARTIAL | ATA_SC_IPM_DIS_SLUMBER)));
2500         if (!ahci_sata_connect(ch)) {
2501                 if (ch->caps & AHCI_CAP_SSS) {
2502                         val = ATA_INL(ch->r_mem, AHCI_P_CMD);
2503                         val &= ~AHCI_P_CMD_SUD;
2504                         ATA_OUTL(ch->r_mem, AHCI_P_CMD, val);
2505                         ch->listening = 1;
2506                 } else if (ch->pm_level > 0)
2507                         ATA_OUTL(ch->r_mem, AHCI_P_SCTL, ATA_SC_DET_DISABLE);
2508                 return (0);
2509         }
2510         return (1);
2511 }
2512
2513 static int
2514 ahci_check_ids(struct ahci_channel *ch, union ccb *ccb)
2515 {
2516
2517         if (ccb->ccb_h.target_id > ((ch->caps & AHCI_CAP_SPM) ? 15 : 0)) {
2518                 ccb->ccb_h.status = CAM_TID_INVALID;
2519                 ahci_done(ch, ccb);
2520                 return (-1);
2521         }
2522         if (ccb->ccb_h.target_lun != 0) {
2523                 ccb->ccb_h.status = CAM_LUN_INVALID;
2524                 ahci_done(ch, ccb);
2525                 return (-1);
2526         }
2527         return (0);
2528 }
2529
2530 static void
2531 ahciaction(struct cam_sim *sim, union ccb *ccb)
2532 {
2533         struct ahci_channel *ch;
2534
2535         CAM_DEBUG(ccb->ccb_h.path, CAM_DEBUG_TRACE, ("ahciaction func_code=%x\n",
2536             ccb->ccb_h.func_code));
2537
2538         ch = (struct ahci_channel *)cam_sim_softc(sim);
2539         switch (ccb->ccb_h.func_code) {
2540         /* Common cases first */
2541         case XPT_ATA_IO:        /* Execute the requested I/O operation */
2542         case XPT_SCSI_IO:
2543                 if (ahci_check_ids(ch, ccb))
2544                         return;
2545                 if (ch->devices == 0 ||
2546                     (ch->pm_present == 0 &&
2547                      ccb->ccb_h.target_id > 0 && ccb->ccb_h.target_id < 15)) {
2548                         ccb->ccb_h.status = CAM_SEL_TIMEOUT;
2549                         break;
2550                 }
2551                 ccb->ccb_h.recovery_type = RECOVERY_NONE;
2552                 /* Check for command collision. */
2553                 if (ahci_check_collision(ch, ccb)) {
2554                         /* Freeze command. */
2555                         ch->frozen = ccb;
2556                         /* We have only one frozen slot, so freeze simq also. */
2557                         xpt_freeze_simq(ch->sim, 1);
2558                         return;
2559                 }
2560                 ahci_begin_transaction(ch, ccb);
2561                 return;
2562         case XPT_EN_LUN:                /* Enable LUN as a target */
2563         case XPT_TARGET_IO:             /* Execute target I/O request */
2564         case XPT_ACCEPT_TARGET_IO:      /* Accept Host Target Mode CDB */
2565         case XPT_CONT_TARGET_IO:        /* Continue Host Target I/O Connection*/
2566         case XPT_ABORT:                 /* Abort the specified CCB */
2567                 /* XXX Implement */
2568                 ccb->ccb_h.status = CAM_REQ_INVALID;
2569                 break;
2570         case XPT_SET_TRAN_SETTINGS:
2571         {
2572                 struct  ccb_trans_settings *cts = &ccb->cts;
2573                 struct  ahci_device *d;
2574
2575                 if (ahci_check_ids(ch, ccb))
2576                         return;
2577                 if (cts->type == CTS_TYPE_CURRENT_SETTINGS)
2578                         d = &ch->curr[ccb->ccb_h.target_id];
2579                 else
2580                         d = &ch->user[ccb->ccb_h.target_id];
2581                 if (cts->xport_specific.sata.valid & CTS_SATA_VALID_REVISION)
2582                         d->revision = cts->xport_specific.sata.revision;
2583                 if (cts->xport_specific.sata.valid & CTS_SATA_VALID_MODE)
2584                         d->mode = cts->xport_specific.sata.mode;
2585                 if (cts->xport_specific.sata.valid & CTS_SATA_VALID_BYTECOUNT)
2586                         d->bytecount = min(8192, cts->xport_specific.sata.bytecount);
2587                 if (cts->xport_specific.sata.valid & CTS_SATA_VALID_TAGS)
2588                         d->tags = min(ch->numslots, cts->xport_specific.sata.tags);
2589                 if (cts->xport_specific.sata.valid & CTS_SATA_VALID_PM)
2590                         ch->pm_present = cts->xport_specific.sata.pm_present;
2591                 if (cts->xport_specific.sata.valid & CTS_SATA_VALID_ATAPI)
2592                         d->atapi = cts->xport_specific.sata.atapi;
2593                 if (cts->xport_specific.sata.valid & CTS_SATA_VALID_CAPS)
2594                         d->caps = cts->xport_specific.sata.caps;
2595                 ccb->ccb_h.status = CAM_REQ_CMP;
2596                 break;
2597         }
2598         case XPT_GET_TRAN_SETTINGS:
2599         /* Get default/user set transfer settings for the target */
2600         {
2601                 struct  ccb_trans_settings *cts = &ccb->cts;
2602                 struct  ahci_device *d;
2603                 uint32_t status;
2604
2605                 if (ahci_check_ids(ch, ccb))
2606                         return;
2607                 if (cts->type == CTS_TYPE_CURRENT_SETTINGS)
2608                         d = &ch->curr[ccb->ccb_h.target_id];
2609                 else
2610                         d = &ch->user[ccb->ccb_h.target_id];
2611                 cts->protocol = PROTO_UNSPECIFIED;
2612                 cts->protocol_version = PROTO_VERSION_UNSPECIFIED;
2613                 cts->transport = XPORT_SATA;
2614                 cts->transport_version = XPORT_VERSION_UNSPECIFIED;
2615                 cts->proto_specific.valid = 0;
2616                 cts->xport_specific.sata.valid = 0;
2617                 if (cts->type == CTS_TYPE_CURRENT_SETTINGS &&
2618                     (ccb->ccb_h.target_id == 15 ||
2619                     (ccb->ccb_h.target_id == 0 && !ch->pm_present))) {
2620                         status = ATA_INL(ch->r_mem, AHCI_P_SSTS) & ATA_SS_SPD_MASK;
2621                         if (status & 0x0f0) {
2622                                 cts->xport_specific.sata.revision =
2623                                     (status & 0x0f0) >> 4;
2624                                 cts->xport_specific.sata.valid |=
2625                                     CTS_SATA_VALID_REVISION;
2626                         }
2627                         cts->xport_specific.sata.caps = d->caps & CTS_SATA_CAPS_D;
2628                         if (ch->pm_level) {
2629                                 if (ch->caps & (AHCI_CAP_PSC | AHCI_CAP_SSC))
2630                                         cts->xport_specific.sata.caps |= CTS_SATA_CAPS_H_PMREQ;
2631                                 if (ch->caps2 & AHCI_CAP2_APST)
2632                                         cts->xport_specific.sata.caps |= CTS_SATA_CAPS_H_APST;
2633                         }
2634                         if ((ch->caps & AHCI_CAP_SNCQ) &&
2635                             (ch->quirks & AHCI_Q_NOAA) == 0)
2636                                 cts->xport_specific.sata.caps |= CTS_SATA_CAPS_H_DMAAA;
2637                         cts->xport_specific.sata.caps |= CTS_SATA_CAPS_H_AN;
2638                         cts->xport_specific.sata.caps &=
2639                             ch->user[ccb->ccb_h.target_id].caps;
2640                         cts->xport_specific.sata.valid |= CTS_SATA_VALID_CAPS;
2641                 } else {
2642                         cts->xport_specific.sata.revision = d->revision;
2643                         cts->xport_specific.sata.valid |= CTS_SATA_VALID_REVISION;
2644                         cts->xport_specific.sata.caps = d->caps;
2645                         cts->xport_specific.sata.valid |= CTS_SATA_VALID_CAPS;
2646                 }
2647                 cts->xport_specific.sata.mode = d->mode;
2648                 cts->xport_specific.sata.valid |= CTS_SATA_VALID_MODE;
2649                 cts->xport_specific.sata.bytecount = d->bytecount;
2650                 cts->xport_specific.sata.valid |= CTS_SATA_VALID_BYTECOUNT;
2651                 cts->xport_specific.sata.pm_present = ch->pm_present;
2652                 cts->xport_specific.sata.valid |= CTS_SATA_VALID_PM;
2653                 cts->xport_specific.sata.tags = d->tags;
2654                 cts->xport_specific.sata.valid |= CTS_SATA_VALID_TAGS;
2655                 cts->xport_specific.sata.atapi = d->atapi;
2656                 cts->xport_specific.sata.valid |= CTS_SATA_VALID_ATAPI;
2657                 ccb->ccb_h.status = CAM_REQ_CMP;
2658                 break;
2659         }
2660         case XPT_RESET_BUS:             /* Reset the specified SCSI bus */
2661         case XPT_RESET_DEV:     /* Bus Device Reset the specified SCSI device */
2662                 ahci_reset(ch);
2663                 ccb->ccb_h.status = CAM_REQ_CMP;
2664                 break;
2665         case XPT_TERM_IO:               /* Terminate the I/O process */
2666                 /* XXX Implement */
2667                 ccb->ccb_h.status = CAM_REQ_INVALID;
2668                 break;
2669         case XPT_PATH_INQ:              /* Path routing inquiry */
2670         {
2671                 struct ccb_pathinq *cpi = &ccb->cpi;
2672
2673                 cpi->version_num = 1; /* XXX??? */
2674                 cpi->hba_inquiry = PI_SDTR_ABLE;
2675                 if (ch->caps & AHCI_CAP_SNCQ)
2676                         cpi->hba_inquiry |= PI_TAG_ABLE;
2677                 if (ch->caps & AHCI_CAP_SPM)
2678                         cpi->hba_inquiry |= PI_SATAPM;
2679                 cpi->target_sprt = 0;
2680                 cpi->hba_misc = PIM_SEQSCAN | PIM_UNMAPPED | PIM_ATA_EXT;
2681                 cpi->hba_eng_cnt = 0;
2682                 if (ch->caps & AHCI_CAP_SPM)
2683                         cpi->max_target = 15;
2684                 else
2685                         cpi->max_target = 0;
2686                 cpi->max_lun = 0;
2687                 cpi->initiator_id = 0;
2688                 cpi->bus_id = cam_sim_bus(sim);
2689                 cpi->base_transfer_speed = 150000;
2690                 strncpy(cpi->sim_vid, "FreeBSD", SIM_IDLEN);
2691                 strncpy(cpi->hba_vid, "AHCI", HBA_IDLEN);
2692                 strncpy(cpi->dev_name, cam_sim_name(sim), DEV_IDLEN);
2693                 cpi->unit_number = cam_sim_unit(sim);
2694                 cpi->transport = XPORT_SATA;
2695                 cpi->transport_version = XPORT_VERSION_UNSPECIFIED;
2696                 cpi->protocol = PROTO_ATA;
2697                 cpi->protocol_version = PROTO_VERSION_UNSPECIFIED;
2698                 cpi->maxio = MAXPHYS;
2699                 /* ATI SB600 can't handle 256 sectors with FPDMA (NCQ). */
2700                 if (ch->quirks & AHCI_Q_MAXIO_64K)
2701                         cpi->maxio = min(cpi->maxio, 128 * 512);
2702                 cpi->hba_vendor = ch->vendorid;
2703                 cpi->hba_device = ch->deviceid;
2704                 cpi->hba_subvendor = ch->subvendorid;
2705                 cpi->hba_subdevice = ch->subdeviceid;
2706                 cpi->ccb_h.status = CAM_REQ_CMP;
2707                 break;
2708         }
2709         default:
2710                 ccb->ccb_h.status = CAM_REQ_INVALID;
2711                 break;
2712         }
2713         ahci_done(ch, ccb);
2714 }
2715
2716 static void
2717 ahcipoll(struct cam_sim *sim)
2718 {
2719         struct ahci_channel *ch = (struct ahci_channel *)cam_sim_softc(sim);
2720         uint32_t istatus;
2721
2722         /* Read interrupt statuses and process if any. */
2723         istatus = ATA_INL(ch->r_mem, AHCI_P_IS);
2724         if (istatus != 0)
2725                 ahci_ch_intr_main(ch, istatus);
2726         if (ch->resetting != 0 &&
2727             (--ch->resetpolldiv <= 0 || !callout_pending(&ch->reset_timer))) {
2728                 ch->resetpolldiv = 1000;
2729                 ahci_reset_to(ch);
2730         }
2731 }
2732 MODULE_VERSION(ahci, 1);
2733 MODULE_DEPEND(ahci, cam, 1, 1, 1);