sys/dev/ath/ath_hal/ar5416/ar5416_attach.c

   1 /*-
   2  * SPDX-License-Identifier: ISC
   3  *
   4  * Copyright (c) 2002-2008 Sam Leffler, Errno Consulting
   5  * Copyright (c) 2002-2008 Atheros Communications, Inc.
   6  *
   7  * Permission to use, copy, modify, and/or distribute this software for any
   8  * purpose with or without fee is hereby granted, provided that the above
   9  * copyright notice and this permission notice appear in all copies.
  10  *
  11  * THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES
  12  * WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF
  13  * MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR
  14  * ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES
  15  * WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN
  16  * ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF
  17  * OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE.
  18  *
  19  * $FreeBSD$
  20  */
  21 #include "opt_ah.h"
  22
  23 #include "ah.h"
  24 #include "ah_internal.h"
  25 #include "ah_devid.h"
  26
  27 #include "ah_eeprom_v14.h"
  28
  29 #include "ar5416/ar5416.h"
  30 #include "ar5416/ar5416reg.h"
  31 #include "ar5416/ar5416phy.h"
  32
  33 #include "ar5416/ar5416.ini"
  34
  35 static void ar5416ConfigPCIE(struct ath_hal *ah, HAL_BOOL restore,
  36                 HAL_BOOL power_off);
  37 static void ar5416DisablePCIE(struct ath_hal *ah);
  38 static void ar5416WriteIni(struct ath_hal *ah,
  39             const struct ieee80211_channel *chan);
  40 static void ar5416SpurMitigate(struct ath_hal *ah,
  41             const struct ieee80211_channel *chan);
  42
  43 static void
  44 ar5416AniSetup(struct ath_hal *ah)
  45 {
  46         static const struct ar5212AniParams aniparams = {
  47                 .maxNoiseImmunityLevel  = 4,    /* levels 0..4 */
  48                 .totalSizeDesired       = { -55, -55, -55, -55, -62 },
  49                 .coarseHigh             = { -14, -14, -14, -14, -12 },
  50                 .coarseLow              = { -64, -64, -64, -64, -70 },
  51                 .firpwr                 = { -78, -78, -78, -78, -80 },
  52                 .maxSpurImmunityLevel   = 7,
  53                 .cycPwrThr1             = { 2, 4, 6, 8, 10, 12, 14, 16 },
  54                 .maxFirstepLevel        = 2,    /* levels 0..2 */
  55                 .firstep                = { 0, 4, 8 },
  56                 .ofdmTrigHigh           = 500,
  57                 .ofdmTrigLow            = 200,
  58                 .cckTrigHigh            = 200,
  59                 .cckTrigLow             = 100,
  60                 .rssiThrHigh            = 40,
  61                 .rssiThrLow             = 7,
  62                 .period                 = 100,
  63         };
  64         /* NB: disable ANI noise immmunity for reliable RIFS rx */
  65         AH5416(ah)->ah_ani_function &= ~(1 << HAL_ANI_NOISE_IMMUNITY_LEVEL);
  66         ar5416AniAttach(ah, &aniparams, &aniparams, AH_TRUE);
  67 }
  68
  69 /*
  70  * AR5416 doesn't do OLC or temperature compensation.
  71  */
  72 static void
  73 ar5416olcInit(struct ath_hal *ah)
  74 {
  75 }
  76
  77 static void
  78 ar5416olcTempCompensation(struct ath_hal *ah)
  79 {
  80 }
  81
  82 /*
  83  * Attach for an AR5416 part.
  84  */
  85 void
  86 ar5416InitState(struct ath_hal_5416 *ahp5416, uint16_t devid, HAL_SOFTC sc,
  87         HAL_BUS_TAG st, HAL_BUS_HANDLE sh, HAL_STATUS *status)
  88 {
  89         struct ath_hal_5212 *ahp;
  90         struct ath_hal *ah;
  91
  92         ahp = &ahp5416->ah_5212;
  93         ar5212InitState(ahp, devid, sc, st, sh, status);
  94         ah = &ahp->ah_priv.h;
  95
  96         /* override 5212 methods for our needs */
  97         ah->ah_magic                    = AR5416_MAGIC;
  98         ah->ah_getRateTable             = ar5416GetRateTable;
  99         ah->ah_detach                   = ar5416Detach;
 100
 101         /* Reset functions */
 102         ah->ah_reset                    = ar5416Reset;
 103         ah->ah_phyDisable               = ar5416PhyDisable;
 104         ah->ah_disable                  = ar5416Disable;
 105         ah->ah_configPCIE               = ar5416ConfigPCIE;
 106         ah->ah_disablePCIE              = ar5416DisablePCIE;
 107         ah->ah_perCalibration           = ar5416PerCalibration;
 108         ah->ah_perCalibrationN          = ar5416PerCalibrationN;
 109         ah->ah_resetCalValid            = ar5416ResetCalValid;
 110         ah->ah_setTxPowerLimit          = ar5416SetTxPowerLimit;
 111         ah->ah_setTxPower               = ar5416SetTransmitPower;
 112         ah->ah_setBoardValues           = ar5416SetBoardValues;
 113
 114         /* Transmit functions */
 115         ah->ah_stopTxDma                = ar5416StopTxDma;
 116         ah->ah_setupTxDesc              = ar5416SetupTxDesc;
 117         ah->ah_setupXTxDesc             = ar5416SetupXTxDesc;
 118         ah->ah_fillTxDesc               = ar5416FillTxDesc;
 119         ah->ah_procTxDesc               = ar5416ProcTxDesc;
 120         ah->ah_getTxCompletionRates     = ar5416GetTxCompletionRates;
 121         ah->ah_setupTxQueue             = ar5416SetupTxQueue;
 122         ah->ah_resetTxQueue             = ar5416ResetTxQueue;
 123
 124         /* Receive Functions */
 125         ah->ah_getRxFilter              = ar5416GetRxFilter;
 126         ah->ah_setRxFilter              = ar5416SetRxFilter;
 127         ah->ah_stopDmaReceive           = ar5416StopDmaReceive;
 128         ah->ah_startPcuReceive          = ar5416StartPcuReceive;
 129         ah->ah_stopPcuReceive           = ar5416StopPcuReceive;
 130         ah->ah_setupRxDesc              = ar5416SetupRxDesc;
 131         ah->ah_procRxDesc               = ar5416ProcRxDesc;
 132         ah->ah_rxMonitor                = ar5416RxMonitor;
 133         ah->ah_aniPoll                  = ar5416AniPoll;
 134         ah->ah_procMibEvent             = ar5416ProcessMibIntr;
 135
 136         /* Misc Functions */
 137         ah->ah_getCapability            = ar5416GetCapability;
 138         ah->ah_setCapability            = ar5416SetCapability;
 139         ah->ah_getDiagState             = ar5416GetDiagState;
 140         ah->ah_setLedState              = ar5416SetLedState;
 141         ah->ah_gpioCfgOutput            = ar5416GpioCfgOutput;
 142         ah->ah_gpioCfgInput             = ar5416GpioCfgInput;
 143         ah->ah_gpioGet                  = ar5416GpioGet;
 144         ah->ah_gpioSet                  = ar5416GpioSet;
 145         ah->ah_gpioSetIntr              = ar5416GpioSetIntr;
 146         ah->ah_getTsf64                 = ar5416GetTsf64;
 147         ah->ah_setTsf64                 = ar5416SetTsf64;
 148         ah->ah_resetTsf                 = ar5416ResetTsf;
 149         ah->ah_getRfGain                = ar5416GetRfgain;
 150         ah->ah_setAntennaSwitch         = ar5416SetAntennaSwitch;
 151         ah->ah_setDecompMask            = ar5416SetDecompMask;
 152         ah->ah_setCoverageClass         = ar5416SetCoverageClass;
 153         ah->ah_setQuiet                 = ar5416SetQuiet;
 154         ah->ah_getMibCycleCounts        = ar5416GetMibCycleCounts;
 155         ah->ah_setChainMasks            = ar5416SetChainMasks;
 156
 157         ah->ah_resetKeyCacheEntry       = ar5416ResetKeyCacheEntry;
 158         ah->ah_setKeyCacheEntry         = ar5416SetKeyCacheEntry;
 159
 160         /* DFS Functions */
 161         ah->ah_enableDfs                = ar5416EnableDfs;
 162         ah->ah_getDfsThresh             = ar5416GetDfsThresh;
 163         ah->ah_getDfsDefaultThresh      = ar5416GetDfsDefaultThresh;
 164         ah->ah_procRadarEvent           = ar5416ProcessRadarEvent;
 165         ah->ah_isFastClockEnabled       = ar5416IsFastClockEnabled;
 166
 167         /* Spectral Scan Functions */
 168         ah->ah_spectralConfigure        = ar5416ConfigureSpectralScan;
 169         ah->ah_spectralGetConfig        = ar5416GetSpectralParams;
 170         ah->ah_spectralStart            = ar5416StartSpectralScan;
 171         ah->ah_spectralStop             = ar5416StopSpectralScan;
 172         ah->ah_spectralIsEnabled        = ar5416IsSpectralEnabled;
 173         ah->ah_spectralIsActive         = ar5416IsSpectralActive;
 174
 175         /* Power Management Functions */
 176         ah->ah_setPowerMode             = ar5416SetPowerMode;
 177
 178         /* Beacon Management Functions */
 179         ah->ah_setBeaconTimers          = ar5416SetBeaconTimers;
 180         ah->ah_beaconInit               = ar5416BeaconInit;
 181         ah->ah_setStationBeaconTimers   = ar5416SetStaBeaconTimers;
 182         ah->ah_resetStationBeaconTimers = ar5416ResetStaBeaconTimers;
 183         ah->ah_getNextTBTT              = ar5416GetNextTBTT;
 184
 185         /* 802.11n Functions */
 186         ah->ah_chainTxDesc              = ar5416ChainTxDesc;
 187         ah->ah_setupFirstTxDesc         = ar5416SetupFirstTxDesc;
 188         ah->ah_setupLastTxDesc          = ar5416SetupLastTxDesc;
 189         ah->ah_set11nRateScenario       = ar5416Set11nRateScenario;
 190         ah->ah_set11nAggrFirst          = ar5416Set11nAggrFirst;
 191         ah->ah_set11nAggrMiddle         = ar5416Set11nAggrMiddle;
 192         ah->ah_set11nAggrLast           = ar5416Set11nAggrLast;
 193         ah->ah_clr11nAggr               = ar5416Clr11nAggr;
 194         ah->ah_set11nBurstDuration      = ar5416Set11nBurstDuration;
 195         ah->ah_get11nExtBusy            = ar5416Get11nExtBusy;
 196         ah->ah_set11nMac2040            = ar5416Set11nMac2040;
 197         ah->ah_get11nRxClear            = ar5416Get11nRxClear;
 198         ah->ah_set11nRxClear            = ar5416Set11nRxClear;
 199         ah->ah_set11nVirtMoreFrag       = ar5416Set11nVirtualMoreFrag;
 200
 201         /* Interrupt functions */
 202         ah->ah_isInterruptPending       = ar5416IsInterruptPending;
 203         ah->ah_getPendingInterrupts     = ar5416GetPendingInterrupts;
 204         ah->ah_setInterrupts            = ar5416SetInterrupts;
 205
 206         /* Bluetooth Coexistence functions */
 207         ah->ah_btCoexSetInfo            = ar5416SetBTCoexInfo;
 208         ah->ah_btCoexSetConfig          = ar5416BTCoexConfig;
 209         ah->ah_btCoexSetQcuThresh       = ar5416BTCoexSetQcuThresh;
 210         ah->ah_btCoexSetWeights         = ar5416BTCoexSetWeights;
 211         ah->ah_btCoexSetBmissThresh     = ar5416BTCoexSetupBmissThresh;
 212         ah->ah_btCoexSetParameter       = ar5416BTCoexSetParameter;
 213         ah->ah_btCoexDisable            = ar5416BTCoexDisable;
 214         ah->ah_btCoexEnable             = ar5416BTCoexEnable;
 215         AH5416(ah)->ah_btCoexSetDiversity = ar5416BTCoexAntennaDiversity;
 216
 217         ahp->ah_priv.ah_getWirelessModes= ar5416GetWirelessModes;
 218         ahp->ah_priv.ah_eepromRead      = ar5416EepromRead;
 219 #ifdef AH_SUPPORT_WRITE_EEPROM
 220         ahp->ah_priv.ah_eepromWrite     = ar5416EepromWrite;
 221 #endif
 222         ahp->ah_priv.ah_getChipPowerLimits = ar5416GetChipPowerLimits;
 223
 224         /* Internal ops */
 225         AH5416(ah)->ah_writeIni         = ar5416WriteIni;
 226         AH5416(ah)->ah_spurMitigate     = ar5416SpurMitigate;
 227
 228         /* Internal baseband ops */
 229         AH5416(ah)->ah_initPLL          = ar5416InitPLL;
 230
 231         /* Internal calibration ops */
 232         AH5416(ah)->ah_cal_initcal      = ar5416InitCalHardware;
 233
 234         /* Internal TX power control related operations */
 235         AH5416(ah)->ah_olcInit = ar5416olcInit;
 236         AH5416(ah)->ah_olcTempCompensation      = ar5416olcTempCompensation;
 237         AH5416(ah)->ah_setPowerCalTable = ar5416SetPowerCalTable;
 238
 239         /*
 240          * Start by setting all Owl devices to 2x2
 241          */
 242         AH5416(ah)->ah_rx_chainmask = AR5416_DEFAULT_RXCHAINMASK;
 243         AH5416(ah)->ah_tx_chainmask = AR5416_DEFAULT_TXCHAINMASK;
 244
 245         /* Enable all ANI functions to begin with */
 246         AH5416(ah)->ah_ani_function = 0xffffffff;
 247
 248         /* Set overridable ANI methods */
 249         AH5212(ah)->ah_aniControl = ar5416AniControl;
 250
 251         /*
 252          * Default FIFO Trigger levels
 253          *
 254          * These define how filled the TX FIFO needs to be before
 255          * the baseband begins to be given some data.
 256          *
 257          * To be paranoid, we ensure that the TX trigger level always
 258          * has at least enough space for two TX DMA to occur.
 259          * The TX DMA size is currently hard-coded to AR_TXCFG_DMASZ_128B.
 260          * That means we need to leave at least 256 bytes available in
 261          * the TX DMA FIFO.
 262          */
 263 #define AR_FTRIG_512B   0x00000080 // 5 bits total
 264         /*
 265          * AR9285/AR9271 have half the size TX FIFO compared to
 266          * other devices
 267          */
 268         if (AR_SREV_KITE(ah) || AR_SREV_9271(ah)) {
 269                 AH5212(ah)->ah_txTrigLev = (AR_FTRIG_256B >> AR_FTRIG_S);
 270                 AH5212(ah)->ah_maxTxTrigLev = ((2048 / 64) - 1);
 271         } else {
 272                 AH5212(ah)->ah_txTrigLev = (AR_FTRIG_512B >> AR_FTRIG_S);
 273                 AH5212(ah)->ah_maxTxTrigLev = ((4096 / 64) - 1);
 274         }
 275 #undef  AR_FTRIG_512B
 276
 277         /* And now leave some headspace - 256 bytes */
 278         AH5212(ah)->ah_maxTxTrigLev -= 4;
 279 }
 280
 281 uint32_t
 282 ar5416GetRadioRev(struct ath_hal *ah)
 283 {
 284         uint32_t val;
 285         int i;
 286
 287         /* Read Radio Chip Rev Extract */
 288         OS_REG_WRITE(ah, AR_PHY(0x36), 0x00007058);
 289         for (i = 0; i < 8; i++)
 290                 OS_REG_WRITE(ah, AR_PHY(0x20), 0x00010000);
 291         val = (OS_REG_READ(ah, AR_PHY(256)) >> 24) & 0xff;
 292         val = ((val & 0xf0) >> 4) | ((val & 0x0f) << 4);
 293         return ath_hal_reverseBits(val, 8);
 294 }
 295
 296 /*
 297  * Attach for an AR5416 part.
 298  */
 299 static struct ath_hal *
 300 ar5416Attach(uint16_t devid, HAL_SOFTC sc,
 301         HAL_BUS_TAG st, HAL_BUS_HANDLE sh, uint16_t *eepromdata,
 302         HAL_OPS_CONFIG *ah_config, HAL_STATUS *status)
 303 {
 304         struct ath_hal_5416 *ahp5416;
 305         struct ath_hal_5212 *ahp;
 306         struct ath_hal *ah;
 307         uint32_t val;
 308         HAL_STATUS ecode;
 309         HAL_BOOL rfStatus;
 310
 311         HALDEBUG(AH_NULL, HAL_DEBUG_ATTACH, "%s: sc %p st %p sh %p\n",
 312             __func__, sc, (void*) st, (void*) sh);
 313
 314         /* NB: memory is returned zero'd */
 315         ahp5416 = ath_hal_malloc(sizeof (struct ath_hal_5416) +
 316                 /* extra space for Owl 2.1/2.2 WAR */
 317                 sizeof(ar5416Addac)
 318         );
 319         if (ahp5416 == AH_NULL) {
 320                 HALDEBUG(AH_NULL, HAL_DEBUG_ANY,
 321                     "%s: cannot allocate memory for state block\n", __func__);
 322                 *status = HAL_ENOMEM;
 323                 return AH_NULL;
 324         }
 325         ar5416InitState(ahp5416, devid, sc, st, sh, status);
 326         ahp = &ahp5416->ah_5212;
 327         ah = &ahp->ah_priv.h;
 328
 329         if (!ar5416SetResetReg(ah, HAL_RESET_POWER_ON)) {
 330                 /* reset chip */
 331                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: couldn't reset chip\n", __func__);
 332                 ecode = HAL_EIO;
 333                 goto bad;
 334         }
 335
 336         if (!ar5416SetPowerMode(ah, HAL_PM_AWAKE, AH_TRUE)) {
 337                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: couldn't wakeup chip\n", __func__);
 338                 ecode = HAL_EIO;
 339                 goto bad;
 340         }
 341         /* Read Revisions from Chips before taking out of reset */
 342         val = OS_REG_READ(ah, AR_SREV) & AR_SREV_ID;
 343         AH_PRIVATE(ah)->ah_macVersion = val >> AR_SREV_ID_S;
 344         AH_PRIVATE(ah)->ah_macRev = val & AR_SREV_REVISION;
 345         AH_PRIVATE(ah)->ah_ispcie = (devid == AR5416_DEVID_PCIE);
 346
 347         /* setup common ini data; rf backends handle remainder */
 348         HAL_INI_INIT(&ahp->ah_ini_modes, ar5416Modes, 6);
 349         HAL_INI_INIT(&ahp->ah_ini_common, ar5416Common, 2);
 350
 351         HAL_INI_INIT(&AH5416(ah)->ah_ini_bb_rfgain, ar5416BB_RfGain, 3);
 352         HAL_INI_INIT(&AH5416(ah)->ah_ini_bank0, ar5416Bank0, 2);
 353         HAL_INI_INIT(&AH5416(ah)->ah_ini_bank1, ar5416Bank1, 2);
 354         HAL_INI_INIT(&AH5416(ah)->ah_ini_bank2, ar5416Bank2, 2);
 355         HAL_INI_INIT(&AH5416(ah)->ah_ini_bank3, ar5416Bank3, 3);
 356         HAL_INI_INIT(&AH5416(ah)->ah_ini_bank6, ar5416Bank6, 3);
 357         HAL_INI_INIT(&AH5416(ah)->ah_ini_bank7, ar5416Bank7, 2);
 358         HAL_INI_INIT(&AH5416(ah)->ah_ini_addac, ar5416Addac, 2);
 359
 360         if (! IS_5416V2_2(ah)) {                /* Owl 2.1/2.0 */
 361                 ath_hal_printf(ah, "[ath] Enabling CLKDRV workaround for AR5416 < v2.2\n");
 362                 struct ini {
 363                         uint32_t        *data;          /* NB: !const */
 364                         int             rows, cols;
 365                 };
 366                 /* override CLKDRV value */
 367                 OS_MEMCPY(&AH5416(ah)[1], ar5416Addac, sizeof(ar5416Addac));
 368                 AH5416(ah)->ah_ini_addac.data = (uint32_t *) &AH5416(ah)[1];
 369                 HAL_INI_VAL((struct ini *)&AH5416(ah)->ah_ini_addac, 31, 1) = 0;
 370         }
 371
 372         HAL_INI_INIT(&AH5416(ah)->ah_ini_pcieserdes, ar5416PciePhy, 2);
 373         ar5416AttachPCIE(ah);
 374
 375         ecode = ath_hal_v14EepromAttach(ah);
 376         if (ecode != HAL_OK)
 377                 goto bad;
 378
 379         if (!ar5416ChipReset(ah, AH_NULL, HAL_RESET_NORMAL)) {  /* reset chip */
 380                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: chip reset failed\n",
 381                     __func__);
 382                 ecode = HAL_EIO;
 383                 goto bad;
 384         }
 385
 386         AH_PRIVATE(ah)->ah_phyRev = OS_REG_READ(ah, AR_PHY_CHIP_ID);
 387
 388         if (!ar5212ChipTest(ah)) {
 389                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: hardware self-test failed\n",
 390                     __func__);
 391                 ecode = HAL_ESELFTEST;
 392                 goto bad;
 393         }
 394
 395         /*
 396          * Set correct Baseband to analog shift
 397          * setting to access analog chips.
 398          */
 399         OS_REG_WRITE(ah, AR_PHY(0), 0x00000007);
 400
 401         /* Read Radio Chip Rev Extract */
 402         AH_PRIVATE(ah)->ah_analog5GhzRev = ar5416GetRadioRev(ah);
 403         switch (AH_PRIVATE(ah)->ah_analog5GhzRev & AR_RADIO_SREV_MAJOR) {
 404         case AR_RAD5122_SREV_MAJOR:     /* Fowl: 5G/2x2 */
 405         case AR_RAD2122_SREV_MAJOR:     /* Fowl: 2+5G/2x2 */
 406         case AR_RAD2133_SREV_MAJOR:     /* Fowl: 2G/3x3 */
 407         case AR_RAD5133_SREV_MAJOR:     /* Fowl: 2+5G/3x3 */
 408                 break;
 409         default:
 410                 if (AH_PRIVATE(ah)->ah_analog5GhzRev == 0) {
 411                         /*
 412                          * When RF_Silen is used the analog chip is reset.
 413                          * So when the system boots with radio switch off
 414                          * the RF chip rev reads back as zero and we need
 415                          * to use the mac+phy revs to set the radio rev.
 416                          */
 417                         AH_PRIVATE(ah)->ah_analog5GhzRev =
 418                                 AR_RAD5133_SREV_MAJOR;
 419                         break;
 420                 }
 421                 /* NB: silently accept anything in release code per Atheros */
 422 #ifdef AH_DEBUG
 423                 HALDEBUG(ah, HAL_DEBUG_ANY,
 424                     "%s: 5G Radio Chip Rev 0x%02X is not supported by "
 425                     "this driver\n", __func__,
 426                     AH_PRIVATE(ah)->ah_analog5GhzRev);
 427                 ecode = HAL_ENOTSUPP;
 428                 goto bad;
 429 #endif
 430         }
 431
 432         /*
 433          * Got everything we need now to setup the capabilities.
 434          */
 435         if (!ar5416FillCapabilityInfo(ah)) {
 436                 ecode = HAL_EEREAD;
 437                 goto bad;
 438         }
 439
 440         ecode = ath_hal_eepromGet(ah, AR_EEP_MACADDR, ahp->ah_macaddr);
 441         if (ecode != HAL_OK) {
 442                 HALDEBUG(ah, HAL_DEBUG_ANY,
 443                     "%s: error getting mac address from EEPROM\n", __func__);
 444                 goto bad;
 445         }
 446         /* XXX How about the serial number ? */
 447         /* Read Reg Domain */
 448         AH_PRIVATE(ah)->ah_currentRD =
 449             ath_hal_eepromGet(ah, AR_EEP_REGDMN_0, AH_NULL);
 450         AH_PRIVATE(ah)->ah_currentRDext =
 451             ath_hal_eepromGet(ah, AR_EEP_REGDMN_1, AH_NULL);
 452
 453         /*
 454          * ah_miscMode is populated by ar5416FillCapabilityInfo()
 455          * starting from griffin. Set here to make sure that
 456          * AR_MISC_MODE_MIC_NEW_LOC_ENABLE is set before a GTK is
 457          * placed into hardware.
 458          */
 459         if (ahp->ah_miscMode != 0)
 460                 OS_REG_WRITE(ah, AR_MISC_MODE, OS_REG_READ(ah, AR_MISC_MODE) | ahp->ah_miscMode);
 461
 462         rfStatus = ar2133RfAttach(ah, &ecode);
 463         if (!rfStatus) {
 464                 HALDEBUG(ah, HAL_DEBUG_ANY, "%s: RF setup failed, status %u\n",
 465                     __func__, ecode);
 466                 goto bad;
 467         }
 468
 469         ar5416AniSetup(ah);                     /* Anti Noise Immunity */
 470
 471         AH5416(ah)->nf_2g.max = AR_PHY_CCA_MAX_GOOD_VAL_5416_2GHZ;
 472         AH5416(ah)->nf_2g.min = AR_PHY_CCA_MIN_GOOD_VAL_5416_2GHZ;
 473         AH5416(ah)->nf_2g.nominal = AR_PHY_CCA_NOM_VAL_5416_2GHZ;
 474         AH5416(ah)->nf_5g.max = AR_PHY_CCA_MAX_GOOD_VAL_5416_5GHZ;
 475         AH5416(ah)->nf_5g.min = AR_PHY_CCA_MIN_GOOD_VAL_5416_5GHZ;
 476         AH5416(ah)->nf_5g.nominal = AR_PHY_CCA_NOM_VAL_5416_5GHZ;
 477
 478         ar5416InitNfHistBuff(AH5416(ah)->ah_cal.nfCalHist);
 479
 480         HALDEBUG(ah, HAL_DEBUG_ATTACH, "%s: return\n", __func__);
 481
 482         return ah;
 483 bad:
 484         if (ahp)
 485                 ar5416Detach((struct ath_hal *) ahp);
 486         if (status)
 487                 *status = ecode;
 488         return AH_NULL;
 489 }
 490
 491 void
 492 ar5416Detach(struct ath_hal *ah)
 493 {
 494         HALDEBUG(ah, HAL_DEBUG_ATTACH, "%s:\n", __func__);
 495
 496         HALASSERT(ah != AH_NULL);
 497         HALASSERT(ah->ah_magic == AR5416_MAGIC);
 498
 499         /* Make sure that chip is awake before writing to it */
 500         if (! ar5416SetPowerMode(ah, HAL_PM_AWAKE, AH_TRUE))
 501                 HALDEBUG(ah, HAL_DEBUG_UNMASKABLE,
 502                     "%s: failed to wake up chip\n",
 503                     __func__);
 504
 505         ar5416AniDetach(ah);
 506         ar5212RfDetach(ah);
 507         ah->ah_disable(ah);
 508         ar5416SetPowerMode(ah, HAL_PM_FULL_SLEEP, AH_TRUE);
 509         ath_hal_eepromDetach(ah);
 510         ath_hal_free(ah);
 511 }
 512
 513 void
 514 ar5416AttachPCIE(struct ath_hal *ah)
 515 {
 516         if (AH_PRIVATE(ah)->ah_ispcie)
 517                 ath_hal_configPCIE(ah, AH_FALSE, AH_FALSE);
 518         else
 519                 ath_hal_disablePCIE(ah);
 520 }
 521
 522 static void
 523 ar5416ConfigPCIE(struct ath_hal *ah, HAL_BOOL restore, HAL_BOOL power_off)
 524 {
 525
 526         /* This is only applicable for AR5418 (AR5416 PCIe) */
 527         if (! AH_PRIVATE(ah)->ah_ispcie)
 528                 return;
 529
 530         if (! restore) {
 531                 ath_hal_ini_write(ah, &AH5416(ah)->ah_ini_pcieserdes, 1, 0);
 532                 OS_DELAY(1000);
 533         }
 534
 535         if (power_off) {                /* Power-off */
 536                 /* clear bit 19 to disable L1 */
 537                 OS_REG_CLR_BIT(ah, AR_PCIE_PM_CTRL, AR_PCIE_PM_CTRL_ENA);
 538         } else {                        /* Power-on */
 539                 /* Set default WAR values for Owl */
 540                 OS_REG_WRITE(ah, AR_WA, AR_WA_DEFAULT);
 541
 542                 /* set bit 19 to allow forcing of pcie core into L1 state */
 543                 OS_REG_SET_BIT(ah, AR_PCIE_PM_CTRL, AR_PCIE_PM_CTRL_ENA);
 544         }
 545 }
 546
 547 /*
 548  * Disable PCIe PHY if PCIe isn't used.
 549  */
 550 static void
 551 ar5416DisablePCIE(struct ath_hal *ah)
 552 {
 553
 554         /* PCIe? Don't */
 555         if (AH_PRIVATE(ah)->ah_ispcie)
 556                 return;
 557
 558         /* .. Only applicable for AR5416v2 or later */
 559         if (! (AR_SREV_OWL(ah) && AR_SREV_OWL_20_OR_LATER(ah)))
 560                 return;
 561
 562         OS_REG_WRITE_BUFFER_ENABLE(ah);
 563
 564         /*
 565          * Disable the PCIe PHY.
 566          */
 567         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x9248fc00);
 568         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x24924924);
 569         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x28000029);
 570         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x57160824);
 571         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x25980579);
 572         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x00000000);
 573         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x1aaabe40);
 574         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0xbe105554);
 575         OS_REG_WRITE(ah, AR_PCIE_SERDES, 0x000e1007);
 576
 577         /* Load the new settings */
 578         OS_REG_WRITE(ah, AR_PCIE_SERDES2, 0x00000000);
 579
 580         OS_REG_WRITE_BUFFER_FLUSH(ah);
 581         OS_REG_WRITE_BUFFER_DISABLE(ah);
 582 }
 583
 584 static void
 585 ar5416WriteIni(struct ath_hal *ah, const struct ieee80211_channel *chan)
 586 {
 587         u_int modesIndex, freqIndex;
 588         int regWrites = 0;
 589
 590         /* Setup the indices for the next set of register array writes */
 591         /* XXX Ignore 11n dynamic mode on the AR5416 for the moment */
 592         if (IEEE80211_IS_CHAN_2GHZ(chan)) {
 593                 freqIndex = 2;
 594                 if (IEEE80211_IS_CHAN_HT40(chan))
 595                         modesIndex = 3;
 596                 else if (IEEE80211_IS_CHAN_108G(chan))
 597                         modesIndex = 5;
 598                 else
 599                         modesIndex = 4;
 600         } else {
 601                 freqIndex = 1;
 602                 if (IEEE80211_IS_CHAN_HT40(chan) ||
 603                     IEEE80211_IS_CHAN_TURBO(chan))
 604                         modesIndex = 2;
 605                 else
 606                         modesIndex = 1;
 607         }
 608
 609         /* Set correct Baseband to analog shift setting to access analog chips. */
 610         OS_REG_WRITE(ah, AR_PHY(0), 0x00000007);
 611
 612         /*
 613          * Write addac shifts
 614          */
 615         OS_REG_WRITE(ah, AR_PHY_ADC_SERIAL_CTL, AR_PHY_SEL_EXTERNAL_RADIO);
 616
 617         /* NB: only required for Sowl */
 618         if (AR_SREV_SOWL(ah))
 619                 ar5416EepromSetAddac(ah, chan);
 620
 621         regWrites = ath_hal_ini_write(ah, &AH5416(ah)->ah_ini_addac, 1,
 622             regWrites);
 623         OS_REG_WRITE(ah, AR_PHY_ADC_SERIAL_CTL, AR_PHY_SEL_INTERNAL_ADDAC);
 624
 625         regWrites = ath_hal_ini_write(ah, &AH5212(ah)->ah_ini_modes,
 626             modesIndex, regWrites);
 627         regWrites = ath_hal_ini_write(ah, &AH5212(ah)->ah_ini_common,
 628             1, regWrites);
 629
 630         /* XXX updated regWrites? */
 631         AH5212(ah)->ah_rfHal->writeRegs(ah, modesIndex, freqIndex, regWrites);
 632 }
 633
 634 /*
 635  * Convert to baseband spur frequency given input channel frequency
 636  * and compute register settings below.
 637  */
 638
 639 static void
 640 ar5416SpurMitigate(struct ath_hal *ah, const struct ieee80211_channel *chan)
 641 {
 642     uint16_t freq = ath_hal_gethwchannel(ah, chan);
 643     static const int pilot_mask_reg[4] = { AR_PHY_TIMING7, AR_PHY_TIMING8,
 644                 AR_PHY_PILOT_MASK_01_30, AR_PHY_PILOT_MASK_31_60 };
 645     static const int chan_mask_reg[4] = { AR_PHY_TIMING9, AR_PHY_TIMING10,
 646                 AR_PHY_CHANNEL_MASK_01_30, AR_PHY_CHANNEL_MASK_31_60 };
 647     static const int inc[4] = { 0, 100, 0, 0 };
 648
 649     int bb_spur = AR_NO_SPUR;
 650     int bin, cur_bin;
 651     int spur_freq_sd;
 652     int spur_delta_phase;
 653     int denominator;
 654     int upper, lower, cur_vit_mask;
 655     int tmp, new;
 656     int i;
 657
 658     int8_t mask_m[123];
 659     int8_t mask_p[123];
 660     int8_t mask_amt;
 661     int tmp_mask;
 662     int cur_bb_spur;
 663     HAL_BOOL is2GHz = IEEE80211_IS_CHAN_2GHZ(chan);
 664
 665     OS_MEMZERO(mask_m, sizeof(mask_m));
 666     OS_MEMZERO(mask_p, sizeof(mask_p));
 667
 668     /*
 669      * Need to verify range +/- 9.5 for static ht20, otherwise spur
 670      * is out-of-band and can be ignored.
 671      */
 672     /* XXX ath9k changes */
 673     for (i = 0; i < AR5416_EEPROM_MODAL_SPURS; i++) {
 674         cur_bb_spur = ath_hal_getSpurChan(ah, i, is2GHz);
 675         if (AR_NO_SPUR == cur_bb_spur)
 676             break;
 677         cur_bb_spur = cur_bb_spur - (freq * 10);
 678         if ((cur_bb_spur > -95) && (cur_bb_spur < 95)) {
 679             bb_spur = cur_bb_spur;
 680             break;
 681         }
 682     }
 683     if (AR_NO_SPUR == bb_spur)
 684         return;
 685
 686     bin = bb_spur * 32;
 687
 688     tmp = OS_REG_READ(ah, AR_PHY_TIMING_CTRL4_CHAIN(0));
 689     new = tmp | (AR_PHY_TIMING_CTRL4_ENABLE_SPUR_RSSI |
 690         AR_PHY_TIMING_CTRL4_ENABLE_SPUR_FILTER |
 691         AR_PHY_TIMING_CTRL4_ENABLE_CHAN_MASK |
 692         AR_PHY_TIMING_CTRL4_ENABLE_PILOT_MASK);
 693
 694     OS_REG_WRITE_BUFFER_ENABLE(ah);
 695
 696     OS_REG_WRITE(ah, AR_PHY_TIMING_CTRL4_CHAIN(0), new);
 697
 698     new = (AR_PHY_SPUR_REG_MASK_RATE_CNTL |
 699         AR_PHY_SPUR_REG_ENABLE_MASK_PPM |
 700         AR_PHY_SPUR_REG_MASK_RATE_SELECT |
 701         AR_PHY_SPUR_REG_ENABLE_VIT_SPUR_RSSI |
 702         SM(AR5416_SPUR_RSSI_THRESH, AR_PHY_SPUR_REG_SPUR_RSSI_THRESH));
 703     OS_REG_WRITE(ah, AR_PHY_SPUR_REG, new);
 704     /*
 705      * Should offset bb_spur by +/- 10 MHz for dynamic 2040 MHz
 706      * config, no offset for HT20.
 707      * spur_delta_phase = bb_spur/40 * 2**21 for static ht20,
 708      * /80 for dyn2040.
 709      */
 710     spur_delta_phase = ((bb_spur * 524288) / 100) &
 711         AR_PHY_TIMING11_SPUR_DELTA_PHASE;
 712     /*
 713      * in 11A mode the denominator of spur_freq_sd should be 40 and
 714      * it should be 44 in 11G
 715      */
 716     denominator = IEEE80211_IS_CHAN_2GHZ(chan) ? 440 : 400;
 717     spur_freq_sd = ((bb_spur * 2048) / denominator) & 0x3ff;
 718
 719     new = (AR_PHY_TIMING11_USE_SPUR_IN_AGC |
 720         SM(spur_freq_sd, AR_PHY_TIMING11_SPUR_FREQ_SD) |
 721         SM(spur_delta_phase, AR_PHY_TIMING11_SPUR_DELTA_PHASE));
 722     OS_REG_WRITE(ah, AR_PHY_TIMING11, new);
 723
 724
 725     /*
 726      * ============================================
 727      * pilot mask 1 [31:0] = +6..-26, no 0 bin
 728      * pilot mask 2 [19:0] = +26..+7
 729      *
 730      * channel mask 1 [31:0] = +6..-26, no 0 bin
 731      * channel mask 2 [19:0] = +26..+7
 732      */
 733     //cur_bin = -26;
 734     cur_bin = -6000;
 735     upper = bin + 100;
 736     lower = bin - 100;
 737
 738     for (i = 0; i < 4; i++) {
 739         int pilot_mask = 0;
 740         int chan_mask  = 0;
 741         int bp         = 0;
 742         for (bp = 0; bp < 30; bp++) {
 743             if ((cur_bin > lower) && (cur_bin < upper)) {
 744                 pilot_mask = pilot_mask | 0x1 << bp;
 745                 chan_mask  = chan_mask | 0x1 << bp;
 746             }
 747             cur_bin += 100;
 748         }
 749         cur_bin += inc[i];
 750         OS_REG_WRITE(ah, pilot_mask_reg[i], pilot_mask);
 751         OS_REG_WRITE(ah, chan_mask_reg[i], chan_mask);
 752     }
 753
 754     /* =================================================
 755      * viterbi mask 1 based on channel magnitude
 756      * four levels 0-3
 757      *  - mask (-27 to 27) (reg 64,0x9900 to 67,0x990c)
 758      *      [1 2 2 1] for -9.6 or [1 2 1] for +16
 759      *  - enable_mask_ppm, all bins move with freq
 760      *
 761      *  - mask_select,    8 bits for rates (reg 67,0x990c)
 762      *  - mask_rate_cntl, 8 bits for rates (reg 67,0x990c)
 763      *      choose which mask to use mask or mask2
 764      */
 765
 766     /*
 767      * viterbi mask 2  2nd set for per data rate puncturing
 768      * four levels 0-3
 769      *  - mask_select, 8 bits for rates (reg 67)
 770      *  - mask (-27 to 27) (reg 98,0x9988 to 101,0x9994)
 771      *      [1 2 2 1] for -9.6 or [1 2 1] for +16
 772      */
 773     cur_vit_mask = 6100;
 774     upper        = bin + 120;
 775     lower        = bin - 120;
 776
 777     for (i = 0; i < 123; i++) {
 778         if ((cur_vit_mask > lower) && (cur_vit_mask < upper)) {
 779             if ((abs(cur_vit_mask - bin)) < 75) {
 780                 mask_amt = 1;
 781             } else {
 782                 mask_amt = 0;
 783             }
 784             if (cur_vit_mask < 0) {
 785                 mask_m[abs(cur_vit_mask / 100)] = mask_amt;
 786             } else {
 787                 mask_p[cur_vit_mask / 100] = mask_amt;
 788             }
 789         }
 790         cur_vit_mask -= 100;
 791     }
 792
 793     tmp_mask = (mask_m[46] << 30) | (mask_m[47] << 28)
 794           | (mask_m[48] << 26) | (mask_m[49] << 24)
 795           | (mask_m[50] << 22) | (mask_m[51] << 20)
 796           | (mask_m[52] << 18) | (mask_m[53] << 16)
 797           | (mask_m[54] << 14) | (mask_m[55] << 12)
 798           | (mask_m[56] << 10) | (mask_m[57] <<  8)
 799           | (mask_m[58] <<  6) | (mask_m[59] <<  4)
 800           | (mask_m[60] <<  2) | (mask_m[61] <<  0);
 801     OS_REG_WRITE(ah, AR_PHY_BIN_MASK_1, tmp_mask);
 802     OS_REG_WRITE(ah, AR_PHY_VIT_MASK2_M_46_61, tmp_mask);
 803
 804     tmp_mask =             (mask_m[31] << 28)
 805           | (mask_m[32] << 26) | (mask_m[33] << 24)
 806           | (mask_m[34] << 22) | (mask_m[35] << 20)
 807           | (mask_m[36] << 18) | (mask_m[37] << 16)
 808           | (mask_m[48] << 14) | (mask_m[39] << 12)
 809           | (mask_m[40] << 10) | (mask_m[41] <<  8)
 810           | (mask_m[42] <<  6) | (mask_m[43] <<  4)
 811           | (mask_m[44] <<  2) | (mask_m[45] <<  0);
 812     OS_REG_WRITE(ah, AR_PHY_BIN_MASK_2, tmp_mask);
 813     OS_REG_WRITE(ah, AR_PHY_MASK2_M_31_45, tmp_mask);
 814
 815     tmp_mask = (mask_m[16] << 30) | (mask_m[16] << 28)
 816           | (mask_m[18] << 26) | (mask_m[18] << 24)
 817           | (mask_m[20] << 22) | (mask_m[20] << 20)
 818           | (mask_m[22] << 18) | (mask_m[22] << 16)
 819           | (mask_m[24] << 14) | (mask_m[24] << 12)
 820           | (mask_m[25] << 10) | (mask_m[26] <<  8)
 821           | (mask_m[27] <<  6) | (mask_m[28] <<  4)
 822           | (mask_m[29] <<  2) | (mask_m[30] <<  0);
 823     OS_REG_WRITE(ah, AR_PHY_BIN_MASK_3, tmp_mask);
 824     OS_REG_WRITE(ah, AR_PHY_MASK2_M_16_30, tmp_mask);
 825
 826     tmp_mask = (mask_m[ 0] << 30) | (mask_m[ 1] << 28)
 827           | (mask_m[ 2] << 26) | (mask_m[ 3] << 24)
 828           | (mask_m[ 4] << 22) | (mask_m[ 5] << 20)
 829           | (mask_m[ 6] << 18) | (mask_m[ 7] << 16)
 830           | (mask_m[ 8] << 14) | (mask_m[ 9] << 12)
 831           | (mask_m[10] << 10) | (mask_m[11] <<  8)
 832           | (mask_m[12] <<  6) | (mask_m[13] <<  4)
 833           | (mask_m[14] <<  2) | (mask_m[15] <<  0);
 834     OS_REG_WRITE(ah, AR_PHY_MASK_CTL, tmp_mask);
 835     OS_REG_WRITE(ah, AR_PHY_MASK2_M_00_15, tmp_mask);
 836
 837     tmp_mask =             (mask_p[15] << 28)
 838           | (mask_p[14] << 26) | (mask_p[13] << 24)
 839           | (mask_p[12] << 22) | (mask_p[11] << 20)
 840           | (mask_p[10] << 18) | (mask_p[ 9] << 16)
 841           | (mask_p[ 8] << 14) | (mask_p[ 7] << 12)
 842           | (mask_p[ 6] << 10) | (mask_p[ 5] <<  8)
 843           | (mask_p[ 4] <<  6) | (mask_p[ 3] <<  4)
 844           | (mask_p[ 2] <<  2) | (mask_p[ 1] <<  0);
 845     OS_REG_WRITE(ah, AR_PHY_BIN_MASK2_1, tmp_mask);
 846     OS_REG_WRITE(ah, AR_PHY_MASK2_P_15_01, tmp_mask);
 847
 848     tmp_mask =             (mask_p[30] << 28)
 849           | (mask_p[29] << 26) | (mask_p[28] << 24)
 850           | (mask_p[27] << 22) | (mask_p[26] << 20)
 851           | (mask_p[25] << 18) | (mask_p[24] << 16)
 852           | (mask_p[23] << 14) | (mask_p[22] << 12)
 853           | (mask_p[21] << 10) | (mask_p[20] <<  8)
 854           | (mask_p[19] <<  6) | (mask_p[18] <<  4)
 855           | (mask_p[17] <<  2) | (mask_p[16] <<  0);
 856     OS_REG_WRITE(ah, AR_PHY_BIN_MASK2_2, tmp_mask);
 857     OS_REG_WRITE(ah, AR_PHY_MASK2_P_30_16, tmp_mask);
 858
 859     tmp_mask =             (mask_p[45] << 28)
 860           | (mask_p[44] << 26) | (mask_p[43] << 24)
 861           | (mask_p[42] << 22) | (mask_p[41] << 20)
 862           | (mask_p[40] << 18) | (mask_p[39] << 16)
 863           | (mask_p[38] << 14) | (mask_p[37] << 12)
 864           | (mask_p[36] << 10) | (mask_p[35] <<  8)
 865           | (mask_p[34] <<  6) | (mask_p[33] <<  4)
 866           | (mask_p[32] <<  2) | (mask_p[31] <<  0);
 867     OS_REG_WRITE(ah, AR_PHY_BIN_MASK2_3, tmp_mask);
 868     OS_REG_WRITE(ah, AR_PHY_MASK2_P_45_31, tmp_mask);
 869
 870     tmp_mask = (mask_p[61] << 30) | (mask_p[60] << 28)
 871           | (mask_p[59] << 26) | (mask_p[58] << 24)
 872           | (mask_p[57] << 22) | (mask_p[56] << 20)
 873           | (mask_p[55] << 18) | (mask_p[54] << 16)
 874           | (mask_p[53] << 14) | (mask_p[52] << 12)
 875           | (mask_p[51] << 10) | (mask_p[50] <<  8)
 876           | (mask_p[49] <<  6) | (mask_p[48] <<  4)
 877           | (mask_p[47] <<  2) | (mask_p[46] <<  0);
 878     OS_REG_WRITE(ah, AR_PHY_BIN_MASK2_4, tmp_mask);
 879     OS_REG_WRITE(ah, AR_PHY_MASK2_P_61_45, tmp_mask);
 880
 881     OS_REG_WRITE_BUFFER_FLUSH(ah);
 882     OS_REG_WRITE_BUFFER_DISABLE(ah);
 883 }
 884
 885 /*
 886  * Fill all software cached or static hardware state information.
 887  * Return failure if capabilities are to come from EEPROM and
 888  * cannot be read.
 889  */
 890 HAL_BOOL
 891 ar5416FillCapabilityInfo(struct ath_hal *ah)
 892 {
 893         struct ath_hal_private *ahpriv = AH_PRIVATE(ah);
 894         HAL_CAPABILITIES *pCap = &ahpriv->ah_caps;
 895         uint16_t val;
 896
 897         /* Construct wireless mode from EEPROM */
 898         pCap->halWirelessModes = 0;
 899         if (ath_hal_eepromGetFlag(ah, AR_EEP_AMODE)) {
 900                 pCap->halWirelessModes |= HAL_MODE_11A
 901                                        |  HAL_MODE_11NA_HT20
 902                                        |  HAL_MODE_11NA_HT40PLUS
 903                                        |  HAL_MODE_11NA_HT40MINUS
 904                                        ;
 905         }
 906         if (ath_hal_eepromGetFlag(ah, AR_EEP_GMODE)) {
 907                 pCap->halWirelessModes |= HAL_MODE_11G
 908                                        |  HAL_MODE_11NG_HT20
 909                                        |  HAL_MODE_11NG_HT40PLUS
 910                                        |  HAL_MODE_11NG_HT40MINUS
 911                                        ;
 912                 pCap->halWirelessModes |= HAL_MODE_11A
 913                                        |  HAL_MODE_11NA_HT20
 914                                        |  HAL_MODE_11NA_HT40PLUS
 915                                        |  HAL_MODE_11NA_HT40MINUS
 916                                        ;
 917         }
 918
 919         pCap->halLow2GhzChan = 2312;
 920         pCap->halHigh2GhzChan = 2732;
 921
 922         pCap->halLow5GhzChan = 4915;
 923         pCap->halHigh5GhzChan = 6100;
 924
 925         pCap->halCipherCkipSupport = AH_FALSE;
 926         pCap->halCipherTkipSupport = AH_TRUE;
 927         pCap->halCipherAesCcmSupport = ath_hal_eepromGetFlag(ah, AR_EEP_AES);
 928
 929         pCap->halMicCkipSupport    = AH_FALSE;
 930         pCap->halMicTkipSupport    = AH_TRUE;
 931         pCap->halMicAesCcmSupport  = ath_hal_eepromGetFlag(ah, AR_EEP_AES);
 932         /*
 933          * Starting with Griffin TX+RX mic keys can be combined
 934          * in one key cache slot.
 935          */
 936         pCap->halTkipMicTxRxKeySupport = AH_TRUE;
 937         pCap->halChanSpreadSupport = AH_TRUE;
 938         pCap->halSleepAfterBeaconBroken = AH_TRUE;
 939
 940         pCap->halCompressSupport = AH_FALSE;
 941         pCap->halBurstSupport = AH_TRUE;
 942         pCap->halFastFramesSupport = AH_TRUE;
 943         pCap->halChapTuningSupport = AH_TRUE;
 944         pCap->halTurboPrimeSupport = AH_TRUE;
 945
 946         pCap->halTurboGSupport = pCap->halWirelessModes & HAL_MODE_108G;
 947
 948         pCap->halPSPollBroken = AH_TRUE;        /* XXX fixed in later revs? */
 949         pCap->halNumMRRetries = 4;              /* Hardware supports 4 MRR */
 950         pCap->halNumTxMaps = 1;                 /* Single TX ptr per descr */
 951         pCap->halVEOLSupport = AH_TRUE;
 952         pCap->halBssIdMaskSupport = AH_TRUE;
 953         pCap->halMcastKeySrchSupport = AH_TRUE; /* Works on AR5416 and later */
 954         pCap->halTsfAddSupport = AH_TRUE;
 955         pCap->hal4AddrAggrSupport = AH_FALSE;   /* Broken in Owl */
 956         pCap->halSpectralScanSupport = AH_FALSE;        /* AR9280 and later */
 957
 958         if (ath_hal_eepromGet(ah, AR_EEP_MAXQCU, &val) == HAL_OK)
 959                 pCap->halTotalQueues = val;
 960         else
 961                 pCap->halTotalQueues = HAL_NUM_TX_QUEUES;
 962
 963         if (ath_hal_eepromGet(ah, AR_EEP_KCENTRIES, &val) == HAL_OK)
 964                 pCap->halKeyCacheSize = val;
 965         else
 966                 pCap->halKeyCacheSize = AR5416_KEYTABLE_SIZE;
 967
 968         /* XXX Which chips? */
 969         pCap->halChanHalfRate = AH_TRUE;
 970         pCap->halChanQuarterRate = AH_TRUE;
 971
 972         pCap->halTxTstampPrecision = 32;
 973         pCap->halRxTstampPrecision = 32;
 974         pCap->halHwPhyCounterSupport = AH_TRUE;
 975         pCap->halIntrMask = HAL_INT_COMMON
 976                         | HAL_INT_RX
 977                         | HAL_INT_TX
 978                         | HAL_INT_FATAL
 979                         | HAL_INT_BNR
 980                         | HAL_INT_BMISC
 981                         | HAL_INT_DTIMSYNC
 982                         | HAL_INT_TSFOOR
 983                         | HAL_INT_CST
 984                         | HAL_INT_GTT
 985                         ;
 986
 987         pCap->halFastCCSupport = AH_TRUE;
 988         pCap->halNumGpioPins = 14;
 989         pCap->halWowSupport = AH_FALSE;
 990         pCap->halWowMatchPatternExact = AH_FALSE;
 991         pCap->halBtCoexSupport = AH_FALSE;      /* XXX need support */
 992         pCap->halAutoSleepSupport = AH_FALSE;
 993         pCap->hal4kbSplitTransSupport = AH_TRUE;
 994         /* Disable this so Block-ACK works correctly */
 995         pCap->halHasRxSelfLinkedTail = AH_FALSE;
 996 #if 0   /* XXX not yet */
 997         pCap->halNumAntCfg2GHz = ar5416GetNumAntConfig(ahp, HAL_FREQ_BAND_2GHZ);
 998         pCap->halNumAntCfg5GHz = ar5416GetNumAntConfig(ahp, HAL_FREQ_BAND_5GHZ);
 999 #endif
1000         pCap->halHTSupport = AH_TRUE;
1001         pCap->halTxChainMask = ath_hal_eepromGet(ah, AR_EEP_TXMASK, AH_NULL);
1002         /* XXX CB71 uses GPIO 0 to indicate 3 rx chains */
1003         pCap->halRxChainMask = ath_hal_eepromGet(ah, AR_EEP_RXMASK, AH_NULL);
1004         /* AR5416 may have 3 antennas but is a 2x2 stream device */
1005         pCap->halTxStreams = 2;
1006         pCap->halRxStreams = 2;
1007
1008         /*
1009          * If the TX or RX chainmask has less than 2 chains active,
1010          * mark it as a 1-stream device for the relevant stream.
1011          */
1012         if (owl_get_ntxchains(pCap->halTxChainMask) == 1)
1013                 pCap->halTxStreams = 1;
1014         /* XXX Eww */
1015         if (owl_get_ntxchains(pCap->halRxChainMask) == 1)
1016                 pCap->halRxStreams = 1;
1017         pCap->halRtsAggrLimit = 8*1024;         /* Owl 2.0 limit */
1018         pCap->halMbssidAggrSupport = AH_FALSE;  /* Broken on Owl */
1019         pCap->halForcePpmSupport = AH_TRUE;
1020         pCap->halEnhancedPmSupport = AH_TRUE;
1021         pCap->halBssidMatchSupport = AH_TRUE;
1022         pCap->halGTTSupport = AH_TRUE;
1023         pCap->halCSTSupport = AH_TRUE;
1024         pCap->halEnhancedDfsSupport = AH_FALSE;
1025         /*
1026          * BB Read WAR: this is only for AR5008/AR9001 NICs
1027          * It is also set individually in the AR91xx attach functions.
1028          */
1029         if (AR_SREV_OWL(ah))
1030                 pCap->halHasBBReadWar = AH_TRUE;
1031
1032         if (ath_hal_eepromGetFlag(ah, AR_EEP_RFKILL) &&
1033             ath_hal_eepromGet(ah, AR_EEP_RFSILENT, &ahpriv->ah_rfsilent) == HAL_OK) {
1034                 /* NB: enabled by default */
1035                 ahpriv->ah_rfkillEnabled = AH_TRUE;
1036                 pCap->halRfSilentSupport = AH_TRUE;
1037         }
1038
1039         /*
1040          * The MAC will mark frames as RXed if there's a descriptor
1041          * to write them to. So if it hits a self-linked final descriptor,
1042          * it'll keep ACKing frames even though they're being silently
1043          * dropped. Thus, this particular feature of the driver can't
1044          * be used for 802.11n devices.
1045          */
1046         ahpriv->ah_rxornIsFatal = AH_FALSE;
1047
1048         /*
1049          * If it's a PCI NIC, ask the HAL OS layer to serialise
1050          * register access, or SMP machines may cause the hardware
1051          * to hang. This is applicable to AR5416 and AR9220; I'm not
1052          * sure about AR9160 or AR9227.
1053          */
1054         if (! AH_PRIVATE(ah)->ah_ispcie)
1055                 pCap->halSerialiseRegWar = 1;
1056
1057         /*
1058          * AR5416 and later NICs support MYBEACON filtering.
1059          */
1060         pCap->halRxDoMyBeacon = AH_TRUE;
1061
1062         return AH_TRUE;
1063 }
1064
1065 static const char*
1066 ar5416Probe(uint16_t vendorid, uint16_t devid)
1067 {
1068         if (vendorid == ATHEROS_VENDOR_ID) {
1069                 if (devid == AR5416_DEVID_PCI)
1070                         return "Atheros 5416";
1071                 if (devid == AR5416_DEVID_PCIE)
1072                         return "Atheros 5418";
1073         }
1074         return AH_NULL;
1075 }
1076 AH_CHIP(AR5416, ar5416Probe, ar5416Attach);