sys/dev/ath/if_athvar.h

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer,
  10  *    without modification.
  11  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  12  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  13  *    redistribution must be conditioned upon including a substantially
  14  *    similar Disclaimer requirement for further binary redistribution.
  15  * 3. Neither the names of the above-listed copyright holders nor the names
  16  *    of any contributors may be used to endorse or promote products derived
  17  *    from this software without specific prior written permission.
  18  *
  19  * Alternatively, this software may be distributed under the terms of the
  20  * GNU General Public License ("GPL") version 2 as published by the Free
  21  * Software Foundation.
  22  *
  23  * NO WARRANTY
  24  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  25  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  26  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  27  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  28  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  29  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  30  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  31  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  32  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  33  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  34  * THE POSSIBILITY OF SUCH DAMAGES.
  35  *
  36  * $FreeBSD$
  37  */
  38
  39 /*
  40  * Defintions for the Atheros Wireless LAN controller driver.
  41  */
  42 #ifndef _DEV_ATH_ATHVAR_H
  43 #define _DEV_ATH_ATHVAR_H
  44
  45 #include <sys/taskqueue.h>
  46
  47 #include <contrib/dev/ath/ah.h>
  48 #include <net80211/ieee80211_radiotap.h>
  49 #include <dev/ath/if_athioctl.h>
  50 #include <dev/ath/if_athrate.h>
  51
  52 #define ATH_TIMEOUT             1000
  53
  54 #define ATH_RXBUF       40              /* number of RX buffers */
  55 #define ATH_TXBUF       100             /* number of TX buffers */
  56 #define ATH_TXDESC      10              /* number of descriptors per buffer */
  57 #define ATH_TXMAXTRY    11              /* max number of transmit attempts */
  58 #define ATH_TXINTR_PERIOD 5             /* max number of batched tx descriptors */
  59
  60 #define ATH_BEACON_AIFS_DEFAULT  0      /* default aifs for ap beacon q */
  61 #define ATH_BEACON_CWMIN_DEFAULT 0      /* default cwmin for ap beacon q */
  62 #define ATH_BEACON_CWMAX_DEFAULT 0      /* default cwmax for ap beacon q */
  63
  64 /*
  65  * The key cache is used for h/w cipher state and also for
  66  * tracking station state such as the current tx antenna.
  67  * We also setup a mapping table between key cache slot indices
  68  * and station state to short-circuit node lookups on rx.
  69  * Different parts have different size key caches.  We handle
  70  * up to ATH_KEYMAX entries (could dynamically allocate state).
  71  */
  72 #define ATH_KEYMAX      128             /* max key cache size we handle */
  73 #define ATH_KEYBYTES    (ATH_KEYMAX/NBBY)       /* storage space in bytes */
  74
  75 /* driver-specific node state */
  76 struct ath_node {
  77         struct ieee80211_node an_node;  /* base class */
  78         u_int8_t        an_tx_mgtrate;  /* h/w rate for management/ctl frames */
  79         u_int8_t        an_tx_mgtratesp;/* short preamble h/w rate for " " */
  80         u_int32_t       an_avgrssi;     /* average rssi over all rx frames */
  81         HAL_NODE_STATS  an_halstats;    /* rssi statistics used by hal */
  82         /* variable-length rate control state follows */
  83 };
  84 #define ATH_NODE(ni)    ((struct ath_node *)(ni))
  85 #define ATH_NODE_CONST(ni)      ((const struct ath_node *)(ni))
  86
  87 #define ATH_RSSI_LPF_LEN        10
  88 #define ATH_RSSI_DUMMY_MARKER   0x127
  89 #define ATH_EP_MUL(x, mul)      ((x) * (mul))
  90 #define ATH_RSSI_IN(x)          (ATH_EP_MUL((x), HAL_RSSI_EP_MULTIPLIER))
  91 #define ATH_LPF_RSSI(x, y, len) \
  92     ((x != ATH_RSSI_DUMMY_MARKER) ? (((x) * ((len) - 1) + (y)) / (len)) : (y))
  93 #define ATH_RSSI_LPF(x, y) do {                                         \
  94     if ((y) >= -20)                                                     \
  95         x = ATH_LPF_RSSI((x), ATH_RSSI_IN((y)), ATH_RSSI_LPF_LEN);      \
  96 } while (0)
  97
  98 struct ath_buf {
  99         STAILQ_ENTRY(ath_buf)   bf_list;
 100         int                     bf_nseg;
 101         int                     bf_flags;       /* tx descriptor flags */
 102         struct ath_desc         *bf_desc;       /* virtual addr of desc */
 103         bus_addr_t              bf_daddr;       /* physical addr of desc */
 104         bus_dmamap_t            bf_dmamap;      /* DMA map for mbuf chain */
 105         struct mbuf             *bf_m;          /* mbuf for buf */
 106         struct ieee80211_node   *bf_node;       /* pointer to the node */
 107         bus_size_t              bf_mapsize;
 108 #define ATH_MAX_SCATTER         ATH_TXDESC      /* max(tx,rx,beacon) desc's */
 109         bus_dma_segment_t       bf_segs[ATH_MAX_SCATTER];
 110 };
 111 typedef STAILQ_HEAD(, ath_buf) ath_bufhead;
 112
 113 /*
 114  * DMA state for tx/rx descriptors.
 115  */
 116 struct ath_descdma {
 117         const char*             dd_name;
 118         struct ath_desc         *dd_desc;       /* descriptors */
 119         bus_addr_t              dd_desc_paddr;  /* physical addr of dd_desc */
 120         bus_addr_t              dd_desc_len;    /* size of dd_desc */
 121         bus_dma_segment_t       dd_dseg;
 122         bus_dma_tag_t           dd_dmat;        /* bus DMA tag */
 123         bus_dmamap_t            dd_dmamap;      /* DMA map for descriptors */
 124         struct ath_buf          *dd_bufptr;     /* associated buffers */
 125 };
 126
 127 /*
 128  * Data transmit queue state.  One of these exists for each
 129  * hardware transmit queue.  Packets sent to us from above
 130  * are assigned to queues based on their priority.  Not all
 131  * devices support a complete set of hardware transmit queues.
 132  * For those devices the array sc_ac2q will map multiple
 133  * priorities to fewer hardware queues (typically all to one
 134  * hardware queue).
 135  */
 136 struct ath_txq {
 137         u_int                   axq_qnum;       /* hardware q number */
 138         u_int                   axq_depth;      /* queue depth (stat only) */
 139         u_int                   axq_intrcnt;    /* interrupt count */
 140         u_int32_t               *axq_link;      /* link ptr in last TX desc */
 141         STAILQ_HEAD(, ath_buf)  axq_q;          /* transmit queue */
 142         struct mtx              axq_lock;       /* lock on q and link */
 143         /*
 144          * State for patching up CTS when bursting.
 145          */
 146         struct  ath_buf         *axq_linkbuf;   /* va of last buffer */
 147         struct  ath_desc        *axq_lastdsWithCTS;
 148                                                 /* first desc of last descriptor
 149                                                  * that contains CTS
 150                                                  */
 151         struct  ath_desc        *axq_gatingds;  /* final desc of the gating desc
 152                                                  * that determines whether
 153                                                  * lastdsWithCTS has been DMA'ed
 154                                                  * or not
 155                                                  */
 156 };
 157
 158 #define ATH_TXQ_LOCK_INIT(_sc, _tq) \
 159         mtx_init(&(_tq)->axq_lock, \
 160                 device_get_nameunit((_sc)->sc_dev), "xmit q", MTX_DEF)
 161 #define ATH_TXQ_LOCK_DESTROY(_tq)       mtx_destroy(&(_tq)->axq_lock)
 162 #define ATH_TXQ_LOCK(_tq)               mtx_lock(&(_tq)->axq_lock)
 163 #define ATH_TXQ_UNLOCK(_tq)             mtx_unlock(&(_tq)->axq_lock)
 164 #define ATH_TXQ_LOCK_ASSERT(_tq)        mtx_assert(&(_tq)->axq_lock, MA_OWNED)
 165
 166 #define ATH_TXQ_INSERT_TAIL(_tq, _elm, _field) do { \
 167         STAILQ_INSERT_TAIL(&(_tq)->axq_q, (_elm), _field); \
 168         (_tq)->axq_depth++; \
 169 } while (0)
 170 #define ATH_TXQ_REMOVE_HEAD(_tq, _field) do { \
 171         STAILQ_REMOVE_HEAD(&(_tq)->axq_q, _field); \
 172         (_tq)->axq_depth--; \
 173 } while (0)
 174
 175 struct ath_softc {
 176         struct ifnet            *sc_ifp;        /* interface common */
 177         struct ath_stats        sc_stats;       /* interface statistics */
 178         struct ieee80211com     sc_ic;          /* IEEE 802.11 common */
 179         int                     sc_regdomain;
 180         int                     sc_countrycode;
 181         int                     sc_debug;
 182         void                    (*sc_recv_mgmt)(struct ieee80211com *,
 183                                         struct mbuf *,
 184                                         struct ieee80211_node *,
 185                                         int, int, u_int32_t);
 186         int                     (*sc_newstate)(struct ieee80211com *,
 187                                         enum ieee80211_state, int);
 188         void                    (*sc_node_free)(struct ieee80211_node *);
 189         device_t                sc_dev;
 190         bus_space_tag_t         sc_st;          /* bus space tag */
 191         bus_space_handle_t      sc_sh;          /* bus space handle */
 192         bus_dma_tag_t           sc_dmat;        /* bus DMA tag */
 193         struct mtx              sc_mtx;         /* master lock (recursive) */
 194         struct ath_hal          *sc_ah;         /* Atheros HAL */
 195         struct ath_ratectrl     *sc_rc;         /* tx rate control support */
 196         void                    (*sc_setdefantenna)(struct ath_softc *, u_int);
 197         unsigned int            sc_invalid : 1, /* disable hardware accesses */
 198                                 sc_mrretry : 1, /* multi-rate retry support */
 199                                 sc_softled : 1, /* enable LED gpio status */
 200                                 sc_splitmic: 1, /* split TKIP MIC keys */
 201                                 sc_needmib : 1, /* enable MIB stats intr */
 202                                 sc_diversity : 1,/* enable rx diversity */
 203                                 sc_hasveol : 1, /* tx VEOL support */
 204                                 sc_ledstate: 1, /* LED on/off state */
 205                                 sc_blinking: 1, /* LED blink operation active */
 206                                 sc_mcastkey: 1, /* mcast key cache search */
 207                                 sc_hasclrkey:1; /* CLR key supported */
 208                                                 /* rate tables */
 209         const HAL_RATE_TABLE    *sc_rates[IEEE80211_MODE_MAX];
 210         const HAL_RATE_TABLE    *sc_currates;   /* current rate table */
 211         enum ieee80211_phymode  sc_curmode;     /* current phy mode */
 212         u_int16_t               sc_curtxpow;    /* current tx power limit */
 213         HAL_CHANNEL             sc_curchan;     /* current h/w channel */
 214         u_int8_t                sc_rixmap[256]; /* IEEE to h/w rate table ix */
 215         struct {
 216                 u_int8_t        ieeerate;       /* IEEE rate */
 217                 u_int8_t        rxflags;        /* radiotap rx flags */
 218                 u_int8_t        txflags;        /* radiotap tx flags */
 219                 u_int16_t       ledon;          /* softled on time */
 220                 u_int16_t       ledoff;         /* softled off time */
 221         } sc_hwmap[32];                         /* h/w rate ix mappings */
 222         u_int8_t                sc_protrix;     /* protection rate index */
 223         u_int                   sc_txantenna;   /* tx antenna (fixed or auto) */
 224         HAL_INT                 sc_imask;       /* interrupt mask copy */
 225         u_int                   sc_keymax;      /* size of key cache */
 226         u_int8_t                sc_keymap[ATH_KEYBYTES];/* key use bit map */
 227
 228         u_int                   sc_ledpin;      /* GPIO pin for driving LED */
 229         u_int                   sc_ledon;       /* pin setting for LED on */
 230         u_int                   sc_ledidle;     /* idle polling interval */
 231         int                     sc_ledevent;    /* time of last LED event */
 232         u_int8_t                sc_rxrate;      /* current rx rate for LED */
 233         u_int8_t                sc_txrate;      /* current tx rate for LED */
 234         u_int16_t               sc_ledoff;      /* off time for current blink */
 235         struct callout          sc_ledtimer;    /* led off timer */
 236
 237         struct bpf_if           *sc_drvbpf;
 238         union {
 239                 struct ath_tx_radiotap_header th;
 240                 u_int8_t        pad[64];
 241         } u_tx_rt;
 242         int                     sc_tx_th_len;
 243         union {
 244                 struct ath_rx_radiotap_header th;
 245                 u_int8_t        pad[64];
 246         } u_rx_rt;
 247         int                     sc_rx_th_len;
 248
 249         struct task             sc_fataltask;   /* fatal int processing */
 250
 251         struct ath_descdma      sc_rxdma;       /* RX descriptos */
 252         ath_bufhead             sc_rxbuf;       /* receive buffer */
 253         u_int32_t               *sc_rxlink;     /* link ptr in last RX desc */
 254         struct task             sc_rxtask;      /* rx int processing */
 255         struct task             sc_rxorntask;   /* rxorn int processing */
 256         u_int8_t                sc_defant;      /* current default antenna */
 257         u_int8_t                sc_rxotherant;  /* rx's on non-default antenna*/
 258
 259         struct ath_descdma      sc_txdma;       /* TX descriptors */
 260         ath_bufhead             sc_txbuf;       /* transmit buffer */
 261         struct mtx              sc_txbuflock;   /* txbuf lock */
 262         int                     sc_tx_timer;    /* transmit timeout */
 263         u_int                   sc_txqsetup;    /* h/w queues setup */
 264         u_int                   sc_txintrperiod;/* tx interrupt batching */
 265         struct ath_txq          sc_txq[HAL_NUM_TX_QUEUES];
 266         struct ath_txq          *sc_ac2q[5];    /* WME AC -> h/w q map */
 267         struct task             sc_txtask;      /* tx int processing */
 268
 269         struct ath_descdma      sc_bdma;        /* beacon descriptors */
 270         ath_bufhead             sc_bbuf;        /* beacon buffers */
 271         u_int                   sc_bhalq;       /* HAL q for outgoing beacons */
 272         u_int                   sc_bmisscount;  /* missed beacon transmits */
 273         u_int32_t               sc_ant_tx[8];   /* recent tx frames/antenna */
 274         struct ath_txq          *sc_cabq;       /* tx q for cab frames */
 275         struct ieee80211_beacon_offsets sc_boff;/* dynamic update state */
 276         struct task             sc_bmisstask;   /* bmiss int processing */
 277         struct task             sc_bstucktask;  /* stuck beacon processing */
 278         enum {
 279                 OK,                             /* no change needed */
 280                 UPDATE,                         /* update pending */
 281                 COMMIT                          /* beacon sent, commit change */
 282         } sc_updateslot;                        /* slot time update fsm */
 283
 284         struct callout          sc_cal_ch;      /* callout handle for cals */
 285         struct callout          sc_scan_ch;     /* callout handle for scan */
 286 };
 287 #define sc_tx_th                u_tx_rt.th
 288 #define sc_rx_th                u_rx_rt.th
 289
 290 #define ATH_LOCK_INIT(_sc) \
 291         mtx_init(&(_sc)->sc_mtx, device_get_nameunit((_sc)->sc_dev), \
 292                  MTX_NETWORK_LOCK, MTX_DEF | MTX_RECURSE)
 293 #define ATH_LOCK_DESTROY(_sc)   mtx_destroy(&(_sc)->sc_mtx)
 294 #define ATH_LOCK(_sc)           mtx_lock(&(_sc)->sc_mtx)
 295 #define ATH_UNLOCK(_sc)         mtx_unlock(&(_sc)->sc_mtx)
 296 #define ATH_LOCK_ASSERT(_sc)    mtx_assert(&(_sc)->sc_mtx, MA_OWNED)
 297
 298 #define ATH_TXQ_SETUP(sc, i)    ((sc)->sc_txqsetup & (1<<i))
 299
 300 #define ATH_TXBUF_LOCK_INIT(_sc) \
 301         mtx_init(&(_sc)->sc_txbuflock, \
 302                 device_get_nameunit((_sc)->sc_dev), "xmit buf q", MTX_DEF)
 303 #define ATH_TXBUF_LOCK_DESTROY(_sc)     mtx_destroy(&(_sc)->sc_txbuflock)
 304 #define ATH_TXBUF_LOCK(_sc)             mtx_lock(&(_sc)->sc_txbuflock)
 305 #define ATH_TXBUF_UNLOCK(_sc)           mtx_unlock(&(_sc)->sc_txbuflock)
 306 #define ATH_TXBUF_LOCK_ASSERT(_sc) \
 307         mtx_assert(&(_sc)->sc_txbuflock, MA_OWNED)
 308
 309 int     ath_attach(u_int16_t, struct ath_softc *);
 310 int     ath_detach(struct ath_softc *);
 311 void    ath_resume(struct ath_softc *);
 312 void    ath_suspend(struct ath_softc *);
 313 void    ath_shutdown(struct ath_softc *);
 314 void    ath_intr(void *);
 315
 316 /*
 317  * HAL definitions to comply with local coding convention.
 318  */
 319 #define ath_hal_detach(_ah) \
 320         ((*(_ah)->ah_detach)((_ah)))
 321 #define ath_hal_reset(_ah, _opmode, _chan, _outdoor, _pstatus) \
 322         ((*(_ah)->ah_reset)((_ah), (_opmode), (_chan), (_outdoor), (_pstatus)))
 323 #define ath_hal_getratetable(_ah, _mode) \
 324         ((*(_ah)->ah_getRateTable)((_ah), (_mode)))
 325 #define ath_hal_getmac(_ah, _mac) \
 326         ((*(_ah)->ah_getMacAddress)((_ah), (_mac)))
 327 #define ath_hal_setmac(_ah, _mac) \
 328         ((*(_ah)->ah_setMacAddress)((_ah), (_mac)))
 329 #define ath_hal_intrset(_ah, _mask) \
 330         ((*(_ah)->ah_setInterrupts)((_ah), (_mask)))
 331 #define ath_hal_intrget(_ah) \
 332         ((*(_ah)->ah_getInterrupts)((_ah)))
 333 #define ath_hal_intrpend(_ah) \
 334         ((*(_ah)->ah_isInterruptPending)((_ah)))
 335 #define ath_hal_getisr(_ah, _pmask) \
 336         ((*(_ah)->ah_getPendingInterrupts)((_ah), (_pmask)))
 337 #define ath_hal_updatetxtriglevel(_ah, _inc) \
 338         ((*(_ah)->ah_updateTxTrigLevel)((_ah), (_inc)))
 339 #define ath_hal_setpower(_ah, _mode, _sleepduration) \
 340         ((*(_ah)->ah_setPowerMode)((_ah), (_mode), AH_TRUE, (_sleepduration)))
 341 #define ath_hal_keycachesize(_ah) \
 342         ((*(_ah)->ah_getKeyCacheSize)((_ah)))
 343 #define ath_hal_keyreset(_ah, _ix) \
 344         ((*(_ah)->ah_resetKeyCacheEntry)((_ah), (_ix)))
 345 #define ath_hal_keyset(_ah, _ix, _pk, _mac) \
 346         ((*(_ah)->ah_setKeyCacheEntry)((_ah), (_ix), (_pk), (_mac), AH_FALSE))
 347 #define ath_hal_keyisvalid(_ah, _ix) \
 348         (((*(_ah)->ah_isKeyCacheEntryValid)((_ah), (_ix))))
 349 #define ath_hal_keysetmac(_ah, _ix, _mac) \
 350         ((*(_ah)->ah_setKeyCacheEntryMac)((_ah), (_ix), (_mac)))
 351 #define ath_hal_getrxfilter(_ah) \
 352         ((*(_ah)->ah_getRxFilter)((_ah)))
 353 #define ath_hal_setrxfilter(_ah, _filter) \
 354         ((*(_ah)->ah_setRxFilter)((_ah), (_filter)))
 355 #define ath_hal_setmcastfilter(_ah, _mfilt0, _mfilt1) \
 356         ((*(_ah)->ah_setMulticastFilter)((_ah), (_mfilt0), (_mfilt1)))
 357 #define ath_hal_waitforbeacon(_ah, _bf) \
 358         ((*(_ah)->ah_waitForBeaconDone)((_ah), (_bf)->bf_daddr))
 359 #define ath_hal_putrxbuf(_ah, _bufaddr) \
 360         ((*(_ah)->ah_setRxDP)((_ah), (_bufaddr)))
 361 #define ath_hal_gettsf32(_ah) \
 362         ((*(_ah)->ah_getTsf32)((_ah)))
 363 #define ath_hal_gettsf64(_ah) \
 364         ((*(_ah)->ah_getTsf64)((_ah)))
 365 #define ath_hal_resettsf(_ah) \
 366         ((*(_ah)->ah_resetTsf)((_ah)))
 367 #define ath_hal_rxena(_ah) \
 368         ((*(_ah)->ah_enableReceive)((_ah)))
 369 #define ath_hal_puttxbuf(_ah, _q, _bufaddr) \
 370         ((*(_ah)->ah_setTxDP)((_ah), (_q), (_bufaddr)))
 371 #define ath_hal_gettxbuf(_ah, _q) \
 372         ((*(_ah)->ah_getTxDP)((_ah), (_q)))
 373 #define ath_hal_numtxpending(_ah, _q) \
 374         ((*(_ah)->ah_numTxPending)((_ah), (_q)))
 375 #define ath_hal_getrxbuf(_ah) \
 376         ((*(_ah)->ah_getRxDP)((_ah)))
 377 #define ath_hal_txstart(_ah, _q) \
 378         ((*(_ah)->ah_startTxDma)((_ah), (_q)))
 379 #define ath_hal_setchannel(_ah, _chan) \
 380         ((*(_ah)->ah_setChannel)((_ah), (_chan)))
 381 #define ath_hal_calibrate(_ah, _chan) \
 382         ((*(_ah)->ah_perCalibration)((_ah), (_chan)))
 383 #define ath_hal_setledstate(_ah, _state) \
 384         ((*(_ah)->ah_setLedState)((_ah), (_state)))
 385 #define ath_hal_beaconinit(_ah, _nextb, _bperiod) \
 386         ((*(_ah)->ah_beaconInit)((_ah), (_nextb), (_bperiod)))
 387 #define ath_hal_beaconreset(_ah) \
 388         ((*(_ah)->ah_resetStationBeaconTimers)((_ah)))
 389 #define ath_hal_beacontimers(_ah, _bs) \
 390         ((*(_ah)->ah_setStationBeaconTimers)((_ah), (_bs)))
 391 #define ath_hal_setassocid(_ah, _bss, _associd) \
 392         ((*(_ah)->ah_writeAssocid)((_ah), (_bss), (_associd)))
 393 #define ath_hal_phydisable(_ah) \
 394         ((*(_ah)->ah_phyDisable)((_ah)))
 395 #define ath_hal_setopmode(_ah) \
 396         ((*(_ah)->ah_setPCUConfig)((_ah)))
 397 #define ath_hal_stoptxdma(_ah, _qnum) \
 398         ((*(_ah)->ah_stopTxDma)((_ah), (_qnum)))
 399 #define ath_hal_stoppcurecv(_ah) \
 400         ((*(_ah)->ah_stopPcuReceive)((_ah)))
 401 #define ath_hal_startpcurecv(_ah) \
 402         ((*(_ah)->ah_startPcuReceive)((_ah)))
 403 #define ath_hal_stopdmarecv(_ah) \
 404         ((*(_ah)->ah_stopDmaReceive)((_ah)))
 405 #define ath_hal_getdiagstate(_ah, _id, _indata, _insize, _outdata, _outsize) \
 406         ((*(_ah)->ah_getDiagState)((_ah), (_id), \
 407                 (_indata), (_insize), (_outdata), (_outsize)))
 408 #define ath_hal_setuptxqueue(_ah, _type, _irq) \
 409         ((*(_ah)->ah_setupTxQueue)((_ah), (_type), (_irq)))
 410 #define ath_hal_resettxqueue(_ah, _q) \
 411         ((*(_ah)->ah_resetTxQueue)((_ah), (_q)))
 412 #define ath_hal_releasetxqueue(_ah, _q) \
 413         ((*(_ah)->ah_releaseTxQueue)((_ah), (_q)))
 414 #define ath_hal_gettxqueueprops(_ah, _q, _qi) \
 415         ((*(_ah)->ah_getTxQueueProps)((_ah), (_q), (_qi)))
 416 #define ath_hal_settxqueueprops(_ah, _q, _qi) \
 417         ((*(_ah)->ah_setTxQueueProps)((_ah), (_q), (_qi)))
 418 #define ath_hal_getrfgain(_ah) \
 419         ((*(_ah)->ah_getRfGain)((_ah)))
 420 #define ath_hal_getdefantenna(_ah) \
 421         ((*(_ah)->ah_getDefAntenna)((_ah)))
 422 #define ath_hal_setdefantenna(_ah, _ant) \
 423         ((*(_ah)->ah_setDefAntenna)((_ah), (_ant)))
 424 #define ath_hal_rxmonitor(_ah, _arg) \
 425         ((*(_ah)->ah_rxMonitor)((_ah), (_arg)))
 426 #define ath_hal_mibevent(_ah, _stats) \
 427         ((*(_ah)->ah_procMibEvent)((_ah), (_stats)))
 428 #define ath_hal_setslottime(_ah, _us) \
 429         ((*(_ah)->ah_setSlotTime)((_ah), (_us)))
 430 #define ath_hal_getslottime(_ah) \
 431         ((*(_ah)->ah_getSlotTime)((_ah)))
 432 #define ath_hal_setacktimeout(_ah, _us) \
 433         ((*(_ah)->ah_setAckTimeout)((_ah), (_us)))
 434 #define ath_hal_getacktimeout(_ah) \
 435         ((*(_ah)->ah_getAckTimeout)((_ah)))
 436 #define ath_hal_setctstimeout(_ah, _us) \
 437         ((*(_ah)->ah_setCTSTimeout)((_ah), (_us)))
 438 #define ath_hal_getctstimeout(_ah) \
 439         ((*(_ah)->ah_getCTSTimeout)((_ah)))
 440 #define ath_hal_getcapability(_ah, _cap, _param, _result) \
 441         ((*(_ah)->ah_getCapability)((_ah), (_cap), (_param), (_result)))
 442 #define ath_hal_setcapability(_ah, _cap, _param, _v, _status) \
 443         ((*(_ah)->ah_setCapability)((_ah), (_cap), (_param), (_v), (_status)))
 444 #define ath_hal_ciphersupported(_ah, _cipher) \
 445         (ath_hal_getcapability(_ah, HAL_CAP_CIPHER, _cipher, NULL) == HAL_OK)
 446 #define ath_hal_getregdomain(_ah, _prd) \
 447         ath_hal_getcapability(_ah, HAL_CAP_REG_DMN, 0, (_prd))
 448 #define ath_hal_getcountrycode(_ah, _pcc) \
 449         (*(_pcc) = (_ah)->ah_countryCode)
 450 #define ath_hal_tkipsplit(_ah) \
 451         (ath_hal_getcapability(_ah, HAL_CAP_TKIP_SPLIT, 0, NULL) == HAL_OK)
 452 #define ath_hal_hwphycounters(_ah) \
 453         (ath_hal_getcapability(_ah, HAL_CAP_PHYCOUNTERS, 0, NULL) == HAL_OK)
 454 #define ath_hal_hasdiversity(_ah) \
 455         (ath_hal_getcapability(_ah, HAL_CAP_DIVERSITY, 0, NULL) == HAL_OK)
 456 #define ath_hal_getdiversity(_ah) \
 457         (ath_hal_getcapability(_ah, HAL_CAP_DIVERSITY, 1, NULL) == HAL_OK)
 458 #define ath_hal_setdiversity(_ah, _v) \
 459         ath_hal_setcapability(_ah, HAL_CAP_DIVERSITY, 1, _v, NULL)
 460 #define ath_hal_getdiag(_ah, _pv) \
 461         (ath_hal_getcapability(_ah, HAL_CAP_DIAG, 0, _pv) == HAL_OK)
 462 #define ath_hal_setdiag(_ah, _v) \
 463         ath_hal_setcapability(_ah, HAL_CAP_DIAG, 0, _v, NULL)
 464 #define ath_hal_getnumtxqueues(_ah, _pv) \
 465         (ath_hal_getcapability(_ah, HAL_CAP_NUM_TXQUEUES, 0, _pv) == HAL_OK)
 466 #define ath_hal_hasveol(_ah) \
 467         (ath_hal_getcapability(_ah, HAL_CAP_VEOL, 0, NULL) == HAL_OK)
 468 #define ath_hal_hastxpowlimit(_ah) \
 469         (ath_hal_getcapability(_ah, HAL_CAP_TXPOW, 0, NULL) == HAL_OK)
 470 #define ath_hal_settxpowlimit(_ah, _pow) \
 471         ((*(_ah)->ah_setTxPowerLimit)((_ah), (_pow)))
 472 #define ath_hal_gettxpowlimit(_ah, _ppow) \
 473         (ath_hal_getcapability(_ah, HAL_CAP_TXPOW, 1, _ppow) == HAL_OK)
 474 #define ath_hal_getmaxtxpow(_ah, _ppow) \
 475         (ath_hal_getcapability(_ah, HAL_CAP_TXPOW, 2, _ppow) == HAL_OK)
 476 #define ath_hal_gettpscale(_ah, _scale) \
 477         (ath_hal_getcapability(_ah, HAL_CAP_TXPOW, 3, _scale) == HAL_OK)
 478 #define ath_hal_settpscale(_ah, _v) \
 479         ath_hal_setcapability(_ah, HAL_CAP_TXPOW, 3, _v, NULL)
 480 #define ath_hal_hastpc(_ah) \
 481         (ath_hal_getcapability(_ah, HAL_CAP_TPC, 0, NULL) == HAL_OK)
 482 #define ath_hal_gettpc(_ah) \
 483         (ath_hal_getcapability(_ah, HAL_CAP_TPC, 1, NULL) == HAL_OK)
 484 #define ath_hal_settpc(_ah, _v) \
 485         ath_hal_setcapability(_ah, HAL_CAP_TPC, 1, _v, NULL)
 486 #define ath_hal_hasbursting(_ah) \
 487         (ath_hal_getcapability(_ah, HAL_CAP_BURST, 0, NULL) == HAL_OK)
 488 #ifdef notyet
 489 #define ath_hal_hasmcastkeysearch(_ah) \
 490         (ath_hal_getcapability(_ah, HAL_CAP_MCAST_KEYSRCH, 0, NULL) == HAL_OK)
 491 #define ath_hal_getmcastkeysearch(_ah) \
 492         (ath_hal_getcapability(_ah, HAL_CAP_MCAST_KEYSRCH, 1, NULL) == HAL_OK)
 493 #else
 494 #define ath_hal_getmcastkeysearch(_ah)  0
 495 #endif
 496
 497 #define ath_hal_setuprxdesc(_ah, _ds, _size, _intreq) \
 498         ((*(_ah)->ah_setupRxDesc)((_ah), (_ds), (_size), (_intreq)))
 499 #define ath_hal_rxprocdesc(_ah, _ds, _dspa, _dsnext) \
 500         ((*(_ah)->ah_procRxDesc)((_ah), (_ds), (_dspa), (_dsnext)))
 501 #define ath_hal_setuptxdesc(_ah, _ds, _plen, _hlen, _atype, _txpow, \
 502                 _txr0, _txtr0, _keyix, _ant, _flags, \
 503                 _rtsrate, _rtsdura) \
 504         ((*(_ah)->ah_setupTxDesc)((_ah), (_ds), (_plen), (_hlen), (_atype), \
 505                 (_txpow), (_txr0), (_txtr0), (_keyix), (_ant), \
 506                 (_flags), (_rtsrate), (_rtsdura)))
 507 #define ath_hal_setupxtxdesc(_ah, _ds, \
 508                 _txr1, _txtr1, _txr2, _txtr2, _txr3, _txtr3) \
 509         ((*(_ah)->ah_setupXTxDesc)((_ah), (_ds), \
 510                 (_txr1), (_txtr1), (_txr2), (_txtr2), (_txr3), (_txtr3)))
 511 #define ath_hal_filltxdesc(_ah, _ds, _l, _first, _last, _ds0) \
 512         ((*(_ah)->ah_fillTxDesc)((_ah), (_ds), (_l), (_first), (_last), (_ds0)))
 513 #define ath_hal_txprocdesc(_ah, _ds) \
 514         ((*(_ah)->ah_procTxDesc)((_ah), (_ds)))
 515 #define ath_hal_updateCTSForBursting(_ah, _ds, _prevds, _prevdsWithCTS, \
 516                 _gatingds,  _txOpLimit, _ctsDuration) \
 517         ((*(_ah)->ah_updateCTSForBursting)((_ah), (_ds), (_prevds), \
 518                 (_prevdsWithCTS), (_gatingds), (_txOpLimit), (_ctsDuration)))
 519
 520 #define ath_hal_gpioCfgOutput(_ah, _gpio) \
 521         ((*(_ah)->ah_gpioCfgOutput)((_ah), (_gpio)))
 522 #define ath_hal_gpioset(_ah, _gpio, _b) \
 523         ((*(_ah)->ah_gpioSet)((_ah), (_gpio), (_b)))
 524
 525 #endif /* _DEV_ATH_ATHVAR_H */