sys/dev/bfe/if_bfe.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 2003 Stuart Walsh<stu@ipng.org.uk>
   5  * and Duncan Barclay<dmlb@dmlb.org>
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS 'AS IS' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  */
  28
  29
  30 #include <sys/cdefs.h>
  31 __FBSDID("$FreeBSD$");
  32
  33 #include <sys/param.h>
  34 #include <sys/systm.h>
  35 #include <sys/bus.h>
  36 #include <sys/endian.h>
  37 #include <sys/kernel.h>
  38 #include <sys/malloc.h>
  39 #include <sys/mbuf.h>
  40 #include <sys/module.h>
  41 #include <sys/rman.h>
  42 #include <sys/socket.h>
  43 #include <sys/sockio.h>
  44 #include <sys/sysctl.h>
  45
  46 #include <net/bpf.h>
  47 #include <net/if.h>
  48 #include <net/if_var.h>
  49 #include <net/ethernet.h>
  50 #include <net/if_dl.h>
  51 #include <net/if_media.h>
  52 #include <net/if_types.h>
  53 #include <net/if_vlan_var.h>
  54
  55 #include <dev/mii/mii.h>
  56 #include <dev/mii/miivar.h>
  57
  58 #include <dev/pci/pcireg.h>
  59 #include <dev/pci/pcivar.h>
  60
  61 #include <machine/bus.h>
  62
  63 #include <dev/bfe/if_bfereg.h>
  64
  65 MODULE_DEPEND(bfe, pci, 1, 1, 1);
  66 MODULE_DEPEND(bfe, ether, 1, 1, 1);
  67 MODULE_DEPEND(bfe, miibus, 1, 1, 1);
  68
  69 /* "device miibus" required.  See GENERIC if you get errors here. */
  70 #include "miibus_if.h"
  71
  72 #define BFE_DEVDESC_MAX         64      /* Maximum device description length */
  73
  74 static struct bfe_type bfe_devs[] = {
  75         { BCOM_VENDORID, BCOM_DEVICEID_BCM4401,
  76                 "Broadcom BCM4401 Fast Ethernet" },
  77         { BCOM_VENDORID, BCOM_DEVICEID_BCM4401B0,
  78                 "Broadcom BCM4401-B0 Fast Ethernet" },
  79                 { 0, 0, NULL }
  80 };
  81
  82 static int  bfe_probe                           (device_t);
  83 static int  bfe_attach                          (device_t);
  84 static int  bfe_detach                          (device_t);
  85 static int  bfe_suspend                         (device_t);
  86 static int  bfe_resume                          (device_t);
  87 static void bfe_release_resources       (struct bfe_softc *);
  88 static void bfe_intr                            (void *);
  89 static int  bfe_encap                           (struct bfe_softc *, struct mbuf **);
  90 static void bfe_start                           (struct ifnet *);
  91 static void bfe_start_locked                    (struct ifnet *);
  92 static int  bfe_ioctl                           (struct ifnet *, u_long, caddr_t);
  93 static void bfe_init                            (void *);
  94 static void bfe_init_locked                     (void *);
  95 static void bfe_stop                            (struct bfe_softc *);
  96 static void bfe_watchdog                        (struct bfe_softc *);
  97 static int  bfe_shutdown                        (device_t);
  98 static void bfe_tick                            (void *);
  99 static void bfe_txeof                           (struct bfe_softc *);
 100 static void bfe_rxeof                           (struct bfe_softc *);
 101 static void bfe_set_rx_mode                     (struct bfe_softc *);
 102 static int  bfe_list_rx_init            (struct bfe_softc *);
 103 static void bfe_list_tx_init            (struct bfe_softc *);
 104 static void bfe_discard_buf             (struct bfe_softc *, int);
 105 static int  bfe_list_newbuf                     (struct bfe_softc *, int);
 106 static void bfe_rx_ring_free            (struct bfe_softc *);
 107
 108 static void bfe_pci_setup                       (struct bfe_softc *, u_int32_t);
 109 static int  bfe_ifmedia_upd                     (struct ifnet *);
 110 static void bfe_ifmedia_sts                     (struct ifnet *, struct ifmediareq *);
 111 static int  bfe_miibus_readreg          (device_t, int, int);
 112 static int  bfe_miibus_writereg         (device_t, int, int, int);
 113 static void bfe_miibus_statchg          (device_t);
 114 static int  bfe_wait_bit                        (struct bfe_softc *, u_int32_t, u_int32_t,
 115                 u_long, const int);
 116 static void bfe_get_config                      (struct bfe_softc *sc);
 117 static void bfe_read_eeprom                     (struct bfe_softc *, u_int8_t *);
 118 static void bfe_stats_update            (struct bfe_softc *);
 119 static void bfe_clear_stats                     (struct bfe_softc *);
 120 static int  bfe_readphy                         (struct bfe_softc *, u_int32_t, u_int32_t*);
 121 static int  bfe_writephy                        (struct bfe_softc *, u_int32_t, u_int32_t);
 122 static int  bfe_resetphy                        (struct bfe_softc *);
 123 static int  bfe_setupphy                        (struct bfe_softc *);
 124 static void bfe_chip_reset                      (struct bfe_softc *);
 125 static void bfe_chip_halt                       (struct bfe_softc *);
 126 static void bfe_core_reset                      (struct bfe_softc *);
 127 static void bfe_core_disable            (struct bfe_softc *);
 128 static int  bfe_dma_alloc                       (struct bfe_softc *);
 129 static void bfe_dma_free                (struct bfe_softc *sc);
 130 static void bfe_dma_map                         (void *, bus_dma_segment_t *, int, int);
 131 static void bfe_cam_write                       (struct bfe_softc *, u_char *, int);
 132 static int  sysctl_bfe_stats            (SYSCTL_HANDLER_ARGS);
 133
 134 static device_method_t bfe_methods[] = {
 135         /* Device interface */
 136         DEVMETHOD(device_probe,         bfe_probe),
 137         DEVMETHOD(device_attach,        bfe_attach),
 138         DEVMETHOD(device_detach,        bfe_detach),
 139         DEVMETHOD(device_shutdown,      bfe_shutdown),
 140         DEVMETHOD(device_suspend,       bfe_suspend),
 141         DEVMETHOD(device_resume,        bfe_resume),
 142
 143         /* MII interface */
 144         DEVMETHOD(miibus_readreg,       bfe_miibus_readreg),
 145         DEVMETHOD(miibus_writereg,      bfe_miibus_writereg),
 146         DEVMETHOD(miibus_statchg,       bfe_miibus_statchg),
 147
 148         DEVMETHOD_END
 149 };
 150
 151 static driver_t bfe_driver = {
 152         "bfe",
 153         bfe_methods,
 154         sizeof(struct bfe_softc)
 155 };
 156
 157 static devclass_t bfe_devclass;
 158
 159 DRIVER_MODULE(bfe, pci, bfe_driver, bfe_devclass, 0, 0);
 160 MODULE_PNP_INFO("U16:vendor;U16:device;D:#", pci, bfe, bfe_devs,
 161     nitems(bfe_devs) - 1);
 162 DRIVER_MODULE(miibus, bfe, miibus_driver, miibus_devclass, 0, 0);
 163
 164 /*
 165  * Probe for a Broadcom 4401 chip.
 166  */
 167 static int
 168 bfe_probe(device_t dev)
 169 {
 170         struct bfe_type *t;
 171
 172         t = bfe_devs;
 173
 174         while (t->bfe_name != NULL) {
 175                 if (pci_get_vendor(dev) == t->bfe_vid &&
 176                     pci_get_device(dev) == t->bfe_did) {
 177                         device_set_desc(dev, t->bfe_name);
 178                         return (BUS_PROBE_DEFAULT);
 179                 }
 180                 t++;
 181         }
 182
 183         return (ENXIO);
 184 }
 185
 186 struct bfe_dmamap_arg {
 187         bus_addr_t      bfe_busaddr;
 188 };
 189
 190 static int
 191 bfe_dma_alloc(struct bfe_softc *sc)
 192 {
 193         struct bfe_dmamap_arg ctx;
 194         struct bfe_rx_data *rd;
 195         struct bfe_tx_data *td;
 196         int error, i;
 197
 198         /*
 199          * parent tag.  Apparently the chip cannot handle any DMA address
 200          * greater than 1GB.
 201          */
 202         error = bus_dma_tag_create(bus_get_dma_tag(sc->bfe_dev), /* parent */
 203             1, 0,                       /* alignment, boundary */
 204             BFE_DMA_MAXADDR,            /* lowaddr */
 205             BUS_SPACE_MAXADDR,          /* highaddr */
 206             NULL, NULL,                 /* filter, filterarg */
 207             BUS_SPACE_MAXSIZE_32BIT,    /* maxsize */
 208             0,                          /* nsegments */
 209             BUS_SPACE_MAXSIZE_32BIT,    /* maxsegsize */
 210             0,                          /* flags */
 211             NULL, NULL,                 /* lockfunc, lockarg */
 212             &sc->bfe_parent_tag);
 213         if (error != 0) {
 214                 device_printf(sc->bfe_dev, "cannot create parent DMA tag.\n");
 215                 goto fail;
 216         }
 217
 218         /* Create tag for Tx ring. */
 219         error = bus_dma_tag_create(sc->bfe_parent_tag, /* parent */
 220             BFE_TX_RING_ALIGN, 0,       /* alignment, boundary */
 221             BUS_SPACE_MAXADDR,          /* lowaddr */
 222             BUS_SPACE_MAXADDR,          /* highaddr */
 223             NULL, NULL,                 /* filter, filterarg */
 224             BFE_TX_LIST_SIZE,           /* maxsize */
 225             1,                          /* nsegments */
 226             BFE_TX_LIST_SIZE,           /* maxsegsize */
 227             0,                          /* flags */
 228             NULL, NULL,                 /* lockfunc, lockarg */
 229             &sc->bfe_tx_tag);
 230         if (error != 0) {
 231                 device_printf(sc->bfe_dev, "cannot create Tx ring DMA tag.\n");
 232                 goto fail;
 233         }
 234
 235         /* Create tag for Rx ring. */
 236         error = bus_dma_tag_create(sc->bfe_parent_tag, /* parent */
 237             BFE_RX_RING_ALIGN, 0,       /* alignment, boundary */
 238             BUS_SPACE_MAXADDR,          /* lowaddr */
 239             BUS_SPACE_MAXADDR,          /* highaddr */
 240             NULL, NULL,                 /* filter, filterarg */
 241             BFE_RX_LIST_SIZE,           /* maxsize */
 242             1,                          /* nsegments */
 243             BFE_RX_LIST_SIZE,           /* maxsegsize */
 244             0,                          /* flags */
 245             NULL, NULL,                 /* lockfunc, lockarg */
 246             &sc->bfe_rx_tag);
 247         if (error != 0) {
 248                 device_printf(sc->bfe_dev, "cannot create Rx ring DMA tag.\n");
 249                 goto fail;
 250         }
 251
 252         /* Create tag for Tx buffers. */
 253         error = bus_dma_tag_create(sc->bfe_parent_tag, /* parent */
 254             1, 0,                       /* alignment, boundary */
 255             BUS_SPACE_MAXADDR,          /* lowaddr */
 256             BUS_SPACE_MAXADDR,          /* highaddr */
 257             NULL, NULL,                 /* filter, filterarg */
 258             MCLBYTES * BFE_MAXTXSEGS,   /* maxsize */
 259             BFE_MAXTXSEGS,              /* nsegments */
 260             MCLBYTES,                   /* maxsegsize */
 261             0,                          /* flags */
 262             NULL, NULL,                 /* lockfunc, lockarg */
 263             &sc->bfe_txmbuf_tag);
 264         if (error != 0) {
 265                 device_printf(sc->bfe_dev,
 266                     "cannot create Tx buffer DMA tag.\n");
 267                 goto fail;
 268         }
 269
 270         /* Create tag for Rx buffers. */
 271         error = bus_dma_tag_create(sc->bfe_parent_tag, /* parent */
 272             1, 0,                       /* alignment, boundary */
 273             BUS_SPACE_MAXADDR,          /* lowaddr */
 274             BUS_SPACE_MAXADDR,          /* highaddr */
 275             NULL, NULL,                 /* filter, filterarg */
 276             MCLBYTES,                   /* maxsize */
 277             1,                          /* nsegments */
 278             MCLBYTES,                   /* maxsegsize */
 279             0,                          /* flags */
 280             NULL, NULL,                 /* lockfunc, lockarg */
 281             &sc->bfe_rxmbuf_tag);
 282         if (error != 0) {
 283                 device_printf(sc->bfe_dev,
 284                     "cannot create Rx buffer DMA tag.\n");
 285                 goto fail;
 286         }
 287
 288         /* Allocate DMA'able memory and load DMA map. */
 289         error = bus_dmamem_alloc(sc->bfe_tx_tag, (void *)&sc->bfe_tx_list,
 290           BUS_DMA_WAITOK | BUS_DMA_ZERO | BUS_DMA_COHERENT, &sc->bfe_tx_map);
 291         if (error != 0) {
 292                 device_printf(sc->bfe_dev,
 293                     "cannot allocate DMA'able memory for Tx ring.\n");
 294                 goto fail;
 295         }
 296         ctx.bfe_busaddr = 0;
 297         error = bus_dmamap_load(sc->bfe_tx_tag, sc->bfe_tx_map,
 298             sc->bfe_tx_list, BFE_TX_LIST_SIZE, bfe_dma_map, &ctx,
 299             BUS_DMA_NOWAIT);
 300         if (error != 0 || ctx.bfe_busaddr == 0) {
 301                 device_printf(sc->bfe_dev,
 302                     "cannot load DMA'able memory for Tx ring.\n");
 303                 goto fail;
 304         }
 305         sc->bfe_tx_dma = BFE_ADDR_LO(ctx.bfe_busaddr);
 306
 307         error = bus_dmamem_alloc(sc->bfe_rx_tag, (void *)&sc->bfe_rx_list,
 308           BUS_DMA_WAITOK | BUS_DMA_ZERO | BUS_DMA_COHERENT, &sc->bfe_rx_map);
 309         if (error != 0) {
 310                 device_printf(sc->bfe_dev,
 311                     "cannot allocate DMA'able memory for Rx ring.\n");
 312                 goto fail;
 313         }
 314         ctx.bfe_busaddr = 0;
 315         error = bus_dmamap_load(sc->bfe_rx_tag, sc->bfe_rx_map,
 316             sc->bfe_rx_list, BFE_RX_LIST_SIZE, bfe_dma_map, &ctx,
 317             BUS_DMA_NOWAIT);
 318         if (error != 0 || ctx.bfe_busaddr == 0) {
 319                 device_printf(sc->bfe_dev,
 320                     "cannot load DMA'able memory for Rx ring.\n");
 321                 goto fail;
 322         }
 323         sc->bfe_rx_dma = BFE_ADDR_LO(ctx.bfe_busaddr);
 324
 325         /* Create DMA maps for Tx buffers. */
 326         for (i = 0; i < BFE_TX_LIST_CNT; i++) {
 327                 td = &sc->bfe_tx_ring[i];
 328                 td->bfe_mbuf = NULL;
 329                 td->bfe_map = NULL;
 330                 error = bus_dmamap_create(sc->bfe_txmbuf_tag, 0, &td->bfe_map);
 331                 if (error != 0) {
 332                         device_printf(sc->bfe_dev,
 333                             "cannot create DMA map for Tx.\n");
 334                         goto fail;
 335                 }
 336         }
 337
 338         /* Create spare DMA map for Rx buffers. */
 339         error = bus_dmamap_create(sc->bfe_rxmbuf_tag, 0, &sc->bfe_rx_sparemap);
 340         if (error != 0) {
 341                 device_printf(sc->bfe_dev, "cannot create spare DMA map for Rx.\n");
 342                 goto fail;
 343         }
 344         /* Create DMA maps for Rx buffers. */
 345         for (i = 0; i < BFE_RX_LIST_CNT; i++) {
 346                 rd = &sc->bfe_rx_ring[i];
 347                 rd->bfe_mbuf = NULL;
 348                 rd->bfe_map = NULL;
 349                 rd->bfe_ctrl = 0;
 350                 error = bus_dmamap_create(sc->bfe_rxmbuf_tag, 0, &rd->bfe_map);
 351                 if (error != 0) {
 352                         device_printf(sc->bfe_dev,
 353                             "cannot create DMA map for Rx.\n");
 354                         goto fail;
 355                 }
 356         }
 357
 358 fail:
 359         return (error);
 360 }
 361
 362 static void
 363 bfe_dma_free(struct bfe_softc *sc)
 364 {
 365         struct bfe_tx_data *td;
 366         struct bfe_rx_data *rd;
 367         int i;
 368
 369         /* Tx ring. */
 370         if (sc->bfe_tx_tag != NULL) {
 371                 if (sc->bfe_tx_dma != 0)
 372                         bus_dmamap_unload(sc->bfe_tx_tag, sc->bfe_tx_map);
 373                 if (sc->bfe_tx_list != NULL)
 374                         bus_dmamem_free(sc->bfe_tx_tag, sc->bfe_tx_list,
 375                             sc->bfe_tx_map);
 376                 sc->bfe_tx_dma = 0;
 377                 sc->bfe_tx_list = NULL;
 378                 bus_dma_tag_destroy(sc->bfe_tx_tag);
 379                 sc->bfe_tx_tag = NULL;
 380         }
 381
 382         /* Rx ring. */
 383         if (sc->bfe_rx_tag != NULL) {
 384                 if (sc->bfe_rx_dma != 0)
 385                         bus_dmamap_unload(sc->bfe_rx_tag, sc->bfe_rx_map);
 386                 if (sc->bfe_rx_list != NULL)
 387                         bus_dmamem_free(sc->bfe_rx_tag, sc->bfe_rx_list,
 388                             sc->bfe_rx_map);
 389                 sc->bfe_rx_dma = 0;
 390                 sc->bfe_rx_list = NULL;
 391                 bus_dma_tag_destroy(sc->bfe_rx_tag);
 392                 sc->bfe_rx_tag = NULL;
 393         }
 394
 395         /* Tx buffers. */
 396         if (sc->bfe_txmbuf_tag != NULL) {
 397                 for (i = 0; i < BFE_TX_LIST_CNT; i++) {
 398                         td = &sc->bfe_tx_ring[i];
 399                         if (td->bfe_map != NULL) {
 400                                 bus_dmamap_destroy(sc->bfe_txmbuf_tag,
 401                                     td->bfe_map);
 402                                 td->bfe_map = NULL;
 403                         }
 404                 }
 405                 bus_dma_tag_destroy(sc->bfe_txmbuf_tag);
 406                 sc->bfe_txmbuf_tag = NULL;
 407         }
 408
 409         /* Rx buffers. */
 410         if (sc->bfe_rxmbuf_tag != NULL) {
 411                 for (i = 0; i < BFE_RX_LIST_CNT; i++) {
 412                         rd = &sc->bfe_rx_ring[i];
 413                         if (rd->bfe_map != NULL) {
 414                                 bus_dmamap_destroy(sc->bfe_rxmbuf_tag,
 415                                     rd->bfe_map);
 416                                 rd->bfe_map = NULL;
 417                         }
 418                 }
 419                 if (sc->bfe_rx_sparemap != NULL) {
 420                         bus_dmamap_destroy(sc->bfe_rxmbuf_tag,
 421                             sc->bfe_rx_sparemap);
 422                         sc->bfe_rx_sparemap = NULL;
 423                 }
 424                 bus_dma_tag_destroy(sc->bfe_rxmbuf_tag);
 425                 sc->bfe_rxmbuf_tag = NULL;
 426         }
 427
 428         if (sc->bfe_parent_tag != NULL) {
 429                 bus_dma_tag_destroy(sc->bfe_parent_tag);
 430                 sc->bfe_parent_tag = NULL;
 431         }
 432 }
 433
 434 static int
 435 bfe_attach(device_t dev)
 436 {
 437         struct ifnet *ifp = NULL;
 438         struct bfe_softc *sc;
 439         int error = 0, rid;
 440
 441         sc = device_get_softc(dev);
 442         mtx_init(&sc->bfe_mtx, device_get_nameunit(dev), MTX_NETWORK_LOCK,
 443                         MTX_DEF);
 444         callout_init_mtx(&sc->bfe_stat_co, &sc->bfe_mtx, 0);
 445
 446         sc->bfe_dev = dev;
 447
 448         /*
 449          * Map control/status registers.
 450          */
 451         pci_enable_busmaster(dev);
 452
 453         rid = PCIR_BAR(0);
 454         sc->bfe_res = bus_alloc_resource_any(dev, SYS_RES_MEMORY, &rid,
 455                         RF_ACTIVE);
 456         if (sc->bfe_res == NULL) {
 457                 device_printf(dev, "couldn't map memory\n");
 458                 error = ENXIO;
 459                 goto fail;
 460         }
 461
 462         /* Allocate interrupt */
 463         rid = 0;
 464
 465         sc->bfe_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
 466                         RF_SHAREABLE | RF_ACTIVE);
 467         if (sc->bfe_irq == NULL) {
 468                 device_printf(dev, "couldn't map interrupt\n");
 469                 error = ENXIO;
 470                 goto fail;
 471         }
 472
 473         if (bfe_dma_alloc(sc) != 0) {
 474                 device_printf(dev, "failed to allocate DMA resources\n");
 475                 error = ENXIO;
 476                 goto fail;
 477         }
 478
 479         SYSCTL_ADD_PROC(device_get_sysctl_ctx(dev),
 480             SYSCTL_CHILDREN(device_get_sysctl_tree(dev)), OID_AUTO,
 481             "stats", CTLTYPE_INT | CTLFLAG_RW | CTLFLAG_NEEDGIANT, sc, 0,
 482             sysctl_bfe_stats, "I", "Statistics");
 483
 484         /* Set up ifnet structure */
 485         ifp = sc->bfe_ifp = if_alloc(IFT_ETHER);
 486         if (ifp == NULL) {
 487                 device_printf(dev, "failed to if_alloc()\n");
 488                 error = ENOSPC;
 489                 goto fail;
 490         }
 491         ifp->if_softc = sc;
 492         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
 493         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 494         ifp->if_ioctl = bfe_ioctl;
 495         ifp->if_start = bfe_start;
 496         ifp->if_init = bfe_init;
 497         IFQ_SET_MAXLEN(&ifp->if_snd, BFE_TX_QLEN);
 498         ifp->if_snd.ifq_drv_maxlen = BFE_TX_QLEN;
 499         IFQ_SET_READY(&ifp->if_snd);
 500
 501         bfe_get_config(sc);
 502
 503         /* Reset the chip and turn on the PHY */
 504         BFE_LOCK(sc);
 505         bfe_chip_reset(sc);
 506         BFE_UNLOCK(sc);
 507
 508         error = mii_attach(dev, &sc->bfe_miibus, ifp, bfe_ifmedia_upd,
 509             bfe_ifmedia_sts, BMSR_DEFCAPMASK, sc->bfe_phyaddr, MII_OFFSET_ANY,
 510             0);
 511         if (error != 0) {
 512                 device_printf(dev, "attaching PHYs failed\n");
 513                 goto fail;
 514         }
 515
 516         ether_ifattach(ifp, sc->bfe_enaddr);
 517
 518         /*
 519          * Tell the upper layer(s) we support long frames.
 520          */
 521         ifp->if_hdrlen = sizeof(struct ether_vlan_header);
 522         ifp->if_capabilities |= IFCAP_VLAN_MTU;
 523         ifp->if_capenable |= IFCAP_VLAN_MTU;
 524
 525         /*
 526          * Hook interrupt last to avoid having to lock softc
 527          */
 528         error = bus_setup_intr(dev, sc->bfe_irq, INTR_TYPE_NET | INTR_MPSAFE,
 529                         NULL, bfe_intr, sc, &sc->bfe_intrhand);
 530
 531         if (error) {
 532                 device_printf(dev, "couldn't set up irq\n");
 533                 goto fail;
 534         }
 535 fail:
 536         if (error != 0)
 537                 bfe_detach(dev);
 538         return (error);
 539 }
 540
 541 static int
 542 bfe_detach(device_t dev)
 543 {
 544         struct bfe_softc *sc;
 545         struct ifnet *ifp;
 546
 547         sc = device_get_softc(dev);
 548
 549         ifp = sc->bfe_ifp;
 550
 551         if (device_is_attached(dev)) {
 552                 BFE_LOCK(sc);
 553                 sc->bfe_flags |= BFE_FLAG_DETACH;
 554                 bfe_stop(sc);
 555                 BFE_UNLOCK(sc);
 556                 callout_drain(&sc->bfe_stat_co);
 557                 if (ifp != NULL)
 558                         ether_ifdetach(ifp);
 559         }
 560
 561         BFE_LOCK(sc);
 562         bfe_chip_reset(sc);
 563         BFE_UNLOCK(sc);
 564
 565         bus_generic_detach(dev);
 566         if (sc->bfe_miibus != NULL)
 567                 device_delete_child(dev, sc->bfe_miibus);
 568
 569         bfe_release_resources(sc);
 570         bfe_dma_free(sc);
 571         mtx_destroy(&sc->bfe_mtx);
 572
 573         return (0);
 574 }
 575
 576 /*
 577  * Stop all chip I/O so that the kernel's probe routines don't
 578  * get confused by errant DMAs when rebooting.
 579  */
 580 static int
 581 bfe_shutdown(device_t dev)
 582 {
 583         struct bfe_softc *sc;
 584
 585         sc = device_get_softc(dev);
 586         BFE_LOCK(sc);
 587         bfe_stop(sc);
 588
 589         BFE_UNLOCK(sc);
 590
 591         return (0);
 592 }
 593
 594 static int
 595 bfe_suspend(device_t dev)
 596 {
 597         struct bfe_softc *sc;
 598
 599         sc = device_get_softc(dev);
 600         BFE_LOCK(sc);
 601         bfe_stop(sc);
 602         BFE_UNLOCK(sc);
 603
 604         return (0);
 605 }
 606
 607 static int
 608 bfe_resume(device_t dev)
 609 {
 610         struct bfe_softc *sc;
 611         struct ifnet *ifp;
 612
 613         sc = device_get_softc(dev);
 614         ifp = sc->bfe_ifp;
 615         BFE_LOCK(sc);
 616         bfe_chip_reset(sc);
 617         if (ifp->if_flags & IFF_UP) {
 618                 bfe_init_locked(sc);
 619                 if (ifp->if_drv_flags & IFF_DRV_RUNNING &&
 620                     !IFQ_DRV_IS_EMPTY(&ifp->if_snd))
 621                         bfe_start_locked(ifp);
 622         }
 623         BFE_UNLOCK(sc);
 624
 625         return (0);
 626 }
 627
 628 static int
 629 bfe_miibus_readreg(device_t dev, int phy, int reg)
 630 {
 631         struct bfe_softc *sc;
 632         u_int32_t ret;
 633
 634         sc = device_get_softc(dev);
 635         bfe_readphy(sc, reg, &ret);
 636
 637         return (ret);
 638 }
 639
 640 static int
 641 bfe_miibus_writereg(device_t dev, int phy, int reg, int val)
 642 {
 643         struct bfe_softc *sc;
 644
 645         sc = device_get_softc(dev);
 646         bfe_writephy(sc, reg, val);
 647
 648         return (0);
 649 }
 650
 651 static void
 652 bfe_miibus_statchg(device_t dev)
 653 {
 654         struct bfe_softc *sc;
 655         struct mii_data *mii;
 656         u_int32_t val, flow;
 657
 658         sc = device_get_softc(dev);
 659         mii = device_get_softc(sc->bfe_miibus);
 660
 661         sc->bfe_flags &= ~BFE_FLAG_LINK;
 662         if ((mii->mii_media_status & (IFM_ACTIVE | IFM_AVALID)) ==
 663             (IFM_ACTIVE | IFM_AVALID)) {
 664                 switch (IFM_SUBTYPE(mii->mii_media_active)) {
 665                 case IFM_10_T:
 666                 case IFM_100_TX:
 667                         sc->bfe_flags |= BFE_FLAG_LINK;
 668                         break;
 669                 default:
 670                         break;
 671                 }
 672         }
 673
 674         /* XXX Should stop Rx/Tx engine prior to touching MAC. */
 675         val = CSR_READ_4(sc, BFE_TX_CTRL);
 676         val &= ~BFE_TX_DUPLEX;
 677         if ((IFM_OPTIONS(mii->mii_media_active) & IFM_FDX) != 0) {
 678                 val |= BFE_TX_DUPLEX;
 679                 flow = 0;
 680 #ifdef notyet
 681                 flow = CSR_READ_4(sc, BFE_RXCONF);
 682                 flow &= ~BFE_RXCONF_FLOW;
 683                 if ((IFM_OPTIONS(sc->sc_mii->mii_media_active) &
 684                     IFM_ETH_RXPAUSE) != 0)
 685                         flow |= BFE_RXCONF_FLOW;
 686                 CSR_WRITE_4(sc, BFE_RXCONF, flow);
 687                 /*
 688                  * It seems that the hardware has Tx pause issues
 689                  * so enable only Rx pause.
 690                  */
 691                 flow = CSR_READ_4(sc, BFE_MAC_FLOW);
 692                 flow &= ~BFE_FLOW_PAUSE_ENAB;
 693                 CSR_WRITE_4(sc, BFE_MAC_FLOW, flow);
 694 #endif
 695         }
 696         CSR_WRITE_4(sc, BFE_TX_CTRL, val);
 697 }
 698
 699 static void
 700 bfe_tx_ring_free(struct bfe_softc *sc)
 701 {
 702         int i;
 703
 704         for(i = 0; i < BFE_TX_LIST_CNT; i++) {
 705                 if (sc->bfe_tx_ring[i].bfe_mbuf != NULL) {
 706                         bus_dmamap_sync(sc->bfe_txmbuf_tag,
 707                             sc->bfe_tx_ring[i].bfe_map, BUS_DMASYNC_POSTWRITE);
 708                         bus_dmamap_unload(sc->bfe_txmbuf_tag,
 709                             sc->bfe_tx_ring[i].bfe_map);
 710                         m_freem(sc->bfe_tx_ring[i].bfe_mbuf);
 711                         sc->bfe_tx_ring[i].bfe_mbuf = NULL;
 712                 }
 713         }
 714         bzero(sc->bfe_tx_list, BFE_TX_LIST_SIZE);
 715         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map,
 716             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
 717 }
 718
 719 static void
 720 bfe_rx_ring_free(struct bfe_softc *sc)
 721 {
 722         int i;
 723
 724         for (i = 0; i < BFE_RX_LIST_CNT; i++) {
 725                 if (sc->bfe_rx_ring[i].bfe_mbuf != NULL) {
 726                         bus_dmamap_sync(sc->bfe_rxmbuf_tag,
 727                             sc->bfe_rx_ring[i].bfe_map, BUS_DMASYNC_POSTREAD);
 728                         bus_dmamap_unload(sc->bfe_rxmbuf_tag,
 729                             sc->bfe_rx_ring[i].bfe_map);
 730                         m_freem(sc->bfe_rx_ring[i].bfe_mbuf);
 731                         sc->bfe_rx_ring[i].bfe_mbuf = NULL;
 732                 }
 733         }
 734         bzero(sc->bfe_rx_list, BFE_RX_LIST_SIZE);
 735         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map,
 736             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
 737 }
 738
 739 static int
 740 bfe_list_rx_init(struct bfe_softc *sc)
 741 {
 742         struct bfe_rx_data *rd;
 743         int i;
 744
 745         sc->bfe_rx_prod = sc->bfe_rx_cons = 0;
 746         bzero(sc->bfe_rx_list, BFE_RX_LIST_SIZE);
 747         for (i = 0; i < BFE_RX_LIST_CNT; i++) {
 748                 rd = &sc->bfe_rx_ring[i];
 749                 rd->bfe_mbuf = NULL;
 750                 rd->bfe_ctrl = 0;
 751                 if (bfe_list_newbuf(sc, i) != 0)
 752                         return (ENOBUFS);
 753         }
 754
 755         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map,
 756             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
 757         CSR_WRITE_4(sc, BFE_DMARX_PTR, (i * sizeof(struct bfe_desc)));
 758
 759         return (0);
 760 }
 761
 762 static void
 763 bfe_list_tx_init(struct bfe_softc *sc)
 764 {
 765         int i;
 766
 767         sc->bfe_tx_cnt = sc->bfe_tx_prod = sc->bfe_tx_cons = 0;
 768         bzero(sc->bfe_tx_list, BFE_TX_LIST_SIZE);
 769         for (i = 0; i < BFE_TX_LIST_CNT; i++)
 770                 sc->bfe_tx_ring[i].bfe_mbuf = NULL;
 771
 772         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map,
 773             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
 774 }
 775
 776 static void
 777 bfe_discard_buf(struct bfe_softc *sc, int c)
 778 {
 779         struct bfe_rx_data *r;
 780         struct bfe_desc *d;
 781
 782         r = &sc->bfe_rx_ring[c];
 783         d = &sc->bfe_rx_list[c];
 784         d->bfe_ctrl = htole32(r->bfe_ctrl);
 785 }
 786
 787 static int
 788 bfe_list_newbuf(struct bfe_softc *sc, int c)
 789 {
 790         struct bfe_rxheader *rx_header;
 791         struct bfe_desc *d;
 792         struct bfe_rx_data *r;
 793         struct mbuf *m;
 794         bus_dma_segment_t segs[1];
 795         bus_dmamap_t map;
 796         u_int32_t ctrl;
 797         int nsegs;
 798
 799         m = m_getcl(M_NOWAIT, MT_DATA, M_PKTHDR);
 800         if (m == NULL)
 801                 return (ENOBUFS);
 802         m->m_len = m->m_pkthdr.len = MCLBYTES;
 803
 804         if (bus_dmamap_load_mbuf_sg(sc->bfe_rxmbuf_tag, sc->bfe_rx_sparemap,
 805             m, segs, &nsegs, 0) != 0) {
 806                 m_freem(m);
 807                 return (ENOBUFS);
 808         }
 809
 810         KASSERT(nsegs == 1, ("%s: %d segments returned!", __func__, nsegs));
 811         r = &sc->bfe_rx_ring[c];
 812         if (r->bfe_mbuf != NULL) {
 813                 bus_dmamap_sync(sc->bfe_rxmbuf_tag, r->bfe_map,
 814                     BUS_DMASYNC_POSTREAD);
 815                 bus_dmamap_unload(sc->bfe_rxmbuf_tag, r->bfe_map);
 816         }
 817         map = r->bfe_map;
 818         r->bfe_map = sc->bfe_rx_sparemap;
 819         sc->bfe_rx_sparemap = map;
 820         r->bfe_mbuf = m;
 821
 822         rx_header = mtod(m, struct bfe_rxheader *);
 823         rx_header->len = 0;
 824         rx_header->flags = 0;
 825         bus_dmamap_sync(sc->bfe_rxmbuf_tag, r->bfe_map, BUS_DMASYNC_PREREAD);
 826
 827         ctrl = segs[0].ds_len & BFE_DESC_LEN;
 828         KASSERT(ctrl > ETHER_MAX_LEN + 32, ("%s: buffer size too small(%d)!",
 829             __func__, ctrl));
 830         if (c == BFE_RX_LIST_CNT - 1)
 831                 ctrl |= BFE_DESC_EOT;
 832         r->bfe_ctrl = ctrl;
 833
 834         d = &sc->bfe_rx_list[c];
 835         d->bfe_ctrl = htole32(ctrl);
 836         /* The chip needs all addresses to be added to BFE_PCI_DMA. */
 837         d->bfe_addr = htole32(BFE_ADDR_LO(segs[0].ds_addr) + BFE_PCI_DMA);
 838
 839         return (0);
 840 }
 841
 842 static void
 843 bfe_get_config(struct bfe_softc *sc)
 844 {
 845         u_int8_t eeprom[128];
 846
 847         bfe_read_eeprom(sc, eeprom);
 848
 849         sc->bfe_enaddr[0] = eeprom[79];
 850         sc->bfe_enaddr[1] = eeprom[78];
 851         sc->bfe_enaddr[2] = eeprom[81];
 852         sc->bfe_enaddr[3] = eeprom[80];
 853         sc->bfe_enaddr[4] = eeprom[83];
 854         sc->bfe_enaddr[5] = eeprom[82];
 855
 856         sc->bfe_phyaddr = eeprom[90] & 0x1f;
 857         sc->bfe_mdc_port = (eeprom[90] >> 14) & 0x1;
 858
 859         sc->bfe_core_unit = 0;
 860         sc->bfe_dma_offset = BFE_PCI_DMA;
 861 }
 862
 863 static void
 864 bfe_pci_setup(struct bfe_softc *sc, u_int32_t cores)
 865 {
 866         u_int32_t bar_orig, pci_rev, val;
 867
 868         bar_orig = pci_read_config(sc->bfe_dev, BFE_BAR0_WIN, 4);
 869         pci_write_config(sc->bfe_dev, BFE_BAR0_WIN, BFE_REG_PCI, 4);
 870         pci_rev = CSR_READ_4(sc, BFE_SBIDHIGH) & BFE_RC_MASK;
 871
 872         val = CSR_READ_4(sc, BFE_SBINTVEC);
 873         val |= cores;
 874         CSR_WRITE_4(sc, BFE_SBINTVEC, val);
 875
 876         val = CSR_READ_4(sc, BFE_SSB_PCI_TRANS_2);
 877         val |= BFE_SSB_PCI_PREF | BFE_SSB_PCI_BURST;
 878         CSR_WRITE_4(sc, BFE_SSB_PCI_TRANS_2, val);
 879
 880         pci_write_config(sc->bfe_dev, BFE_BAR0_WIN, bar_orig, 4);
 881 }
 882
 883 static void
 884 bfe_clear_stats(struct bfe_softc *sc)
 885 {
 886         uint32_t reg;
 887
 888         BFE_LOCK_ASSERT(sc);
 889
 890         CSR_WRITE_4(sc, BFE_MIB_CTRL, BFE_MIB_CLR_ON_READ);
 891         for (reg = BFE_TX_GOOD_O; reg <= BFE_TX_PAUSE; reg += 4)
 892                 CSR_READ_4(sc, reg);
 893         for (reg = BFE_RX_GOOD_O; reg <= BFE_RX_NPAUSE; reg += 4)
 894                 CSR_READ_4(sc, reg);
 895 }
 896
 897 static int
 898 bfe_resetphy(struct bfe_softc *sc)
 899 {
 900         u_int32_t val;
 901
 902         bfe_writephy(sc, 0, BMCR_RESET);
 903         DELAY(100);
 904         bfe_readphy(sc, 0, &val);
 905         if (val & BMCR_RESET) {
 906                 device_printf(sc->bfe_dev, "PHY Reset would not complete.\n");
 907                 return (ENXIO);
 908         }
 909         return (0);
 910 }
 911
 912 static void
 913 bfe_chip_halt(struct bfe_softc *sc)
 914 {
 915         BFE_LOCK_ASSERT(sc);
 916         /* disable interrupts - not that it actually does..*/
 917         CSR_WRITE_4(sc, BFE_IMASK, 0);
 918         CSR_READ_4(sc, BFE_IMASK);
 919
 920         CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE);
 921         bfe_wait_bit(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE, 200, 1);
 922
 923         CSR_WRITE_4(sc, BFE_DMARX_CTRL, 0);
 924         CSR_WRITE_4(sc, BFE_DMATX_CTRL, 0);
 925         DELAY(10);
 926 }
 927
 928 static void
 929 bfe_chip_reset(struct bfe_softc *sc)
 930 {
 931         u_int32_t val;
 932
 933         BFE_LOCK_ASSERT(sc);
 934
 935         /* Set the interrupt vector for the enet core */
 936         bfe_pci_setup(sc, BFE_INTVEC_ENET0);
 937
 938         /* is core up? */
 939         val = CSR_READ_4(sc, BFE_SBTMSLOW) &
 940             (BFE_RESET | BFE_REJECT | BFE_CLOCK);
 941         if (val == BFE_CLOCK) {
 942                 /* It is, so shut it down */
 943                 CSR_WRITE_4(sc, BFE_RCV_LAZY, 0);
 944                 CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE);
 945                 bfe_wait_bit(sc, BFE_ENET_CTRL, BFE_ENET_DISABLE, 100, 1);
 946                 CSR_WRITE_4(sc, BFE_DMATX_CTRL, 0);
 947                 if (CSR_READ_4(sc, BFE_DMARX_STAT) & BFE_STAT_EMASK)
 948                         bfe_wait_bit(sc, BFE_DMARX_STAT, BFE_STAT_SIDLE,
 949                             100, 0);
 950                 CSR_WRITE_4(sc, BFE_DMARX_CTRL, 0);
 951         }
 952
 953         bfe_core_reset(sc);
 954         bfe_clear_stats(sc);
 955
 956         /*
 957          * We want the phy registers to be accessible even when
 958          * the driver is "downed" so initialize MDC preamble, frequency,
 959          * and whether internal or external phy here.
 960          */
 961
 962         /* 4402 has 62.5Mhz SB clock and internal phy */
 963         CSR_WRITE_4(sc, BFE_MDIO_CTRL, 0x8d);
 964
 965         /* Internal or external PHY? */
 966         val = CSR_READ_4(sc, BFE_DEVCTRL);
 967         if (!(val & BFE_IPP))
 968                 CSR_WRITE_4(sc, BFE_ENET_CTRL, BFE_ENET_EPSEL);
 969         else if (CSR_READ_4(sc, BFE_DEVCTRL) & BFE_EPR) {
 970                 BFE_AND(sc, BFE_DEVCTRL, ~BFE_EPR);
 971                 DELAY(100);
 972         }
 973
 974         /* Enable CRC32 generation and set proper LED modes */
 975         BFE_OR(sc, BFE_MAC_CTRL, BFE_CTRL_CRC32_ENAB | BFE_CTRL_LED);
 976
 977         /* Reset or clear powerdown control bit  */
 978         BFE_AND(sc, BFE_MAC_CTRL, ~BFE_CTRL_PDOWN);
 979
 980         CSR_WRITE_4(sc, BFE_RCV_LAZY, ((1 << BFE_LAZY_FC_SHIFT) &
 981                                 BFE_LAZY_FC_MASK));
 982
 983         /*
 984          * We don't want lazy interrupts, so just send them at
 985          * the end of a frame, please
 986          */
 987         BFE_OR(sc, BFE_RCV_LAZY, 0);
 988
 989         /* Set max lengths, accounting for VLAN tags */
 990         CSR_WRITE_4(sc, BFE_RXMAXLEN, ETHER_MAX_LEN+32);
 991         CSR_WRITE_4(sc, BFE_TXMAXLEN, ETHER_MAX_LEN+32);
 992
 993         /* Set watermark XXX - magic */
 994         CSR_WRITE_4(sc, BFE_TX_WMARK, 56);
 995
 996         /*
 997          * Initialise DMA channels
 998          * - not forgetting dma addresses need to be added to BFE_PCI_DMA
 999          */
1000         CSR_WRITE_4(sc, BFE_DMATX_CTRL, BFE_TX_CTRL_ENABLE);
1001         CSR_WRITE_4(sc, BFE_DMATX_ADDR, sc->bfe_tx_dma + BFE_PCI_DMA);
1002
1003         CSR_WRITE_4(sc, BFE_DMARX_CTRL, (BFE_RX_OFFSET << BFE_RX_CTRL_ROSHIFT) |
1004                         BFE_RX_CTRL_ENABLE);
1005         CSR_WRITE_4(sc, BFE_DMARX_ADDR, sc->bfe_rx_dma + BFE_PCI_DMA);
1006
1007         bfe_resetphy(sc);
1008         bfe_setupphy(sc);
1009 }
1010
1011 static void
1012 bfe_core_disable(struct bfe_softc *sc)
1013 {
1014         if ((CSR_READ_4(sc, BFE_SBTMSLOW)) & BFE_RESET)
1015                 return;
1016
1017         /*
1018          * Set reject, wait for it set, then wait for the core to stop
1019          * being busy, then set reset and reject and enable the clocks.
1020          */
1021         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_REJECT | BFE_CLOCK));
1022         bfe_wait_bit(sc, BFE_SBTMSLOW, BFE_REJECT, 1000, 0);
1023         bfe_wait_bit(sc, BFE_SBTMSHIGH, BFE_BUSY, 1000, 1);
1024         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_FGC | BFE_CLOCK | BFE_REJECT |
1025                                 BFE_RESET));
1026         CSR_READ_4(sc, BFE_SBTMSLOW);
1027         DELAY(10);
1028         /* Leave reset and reject set */
1029         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_REJECT | BFE_RESET));
1030         DELAY(10);
1031 }
1032
1033 static void
1034 bfe_core_reset(struct bfe_softc *sc)
1035 {
1036         u_int32_t val;
1037
1038         /* Disable the core */
1039         bfe_core_disable(sc);
1040
1041         /* and bring it back up */
1042         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_RESET | BFE_CLOCK | BFE_FGC));
1043         CSR_READ_4(sc, BFE_SBTMSLOW);
1044         DELAY(10);
1045
1046         /* Chip bug, clear SERR, IB and TO if they are set. */
1047         if (CSR_READ_4(sc, BFE_SBTMSHIGH) & BFE_SERR)
1048                 CSR_WRITE_4(sc, BFE_SBTMSHIGH, 0);
1049         val = CSR_READ_4(sc, BFE_SBIMSTATE);
1050         if (val & (BFE_IBE | BFE_TO))
1051                 CSR_WRITE_4(sc, BFE_SBIMSTATE, val & ~(BFE_IBE | BFE_TO));
1052
1053         /* Clear reset and allow it to move through the core */
1054         CSR_WRITE_4(sc, BFE_SBTMSLOW, (BFE_CLOCK | BFE_FGC));
1055         CSR_READ_4(sc, BFE_SBTMSLOW);
1056         DELAY(10);
1057
1058         /* Leave the clock set */
1059         CSR_WRITE_4(sc, BFE_SBTMSLOW, BFE_CLOCK);
1060         CSR_READ_4(sc, BFE_SBTMSLOW);
1061         DELAY(10);
1062 }
1063
1064 static void
1065 bfe_cam_write(struct bfe_softc *sc, u_char *data, int index)
1066 {
1067         u_int32_t val;
1068
1069         val  = ((u_int32_t) data[2]) << 24;
1070         val |= ((u_int32_t) data[3]) << 16;
1071         val |= ((u_int32_t) data[4]) <<  8;
1072         val |= ((u_int32_t) data[5]);
1073         CSR_WRITE_4(sc, BFE_CAM_DATA_LO, val);
1074         val = (BFE_CAM_HI_VALID |
1075                         (((u_int32_t) data[0]) << 8) |
1076                         (((u_int32_t) data[1])));
1077         CSR_WRITE_4(sc, BFE_CAM_DATA_HI, val);
1078         CSR_WRITE_4(sc, BFE_CAM_CTRL, (BFE_CAM_WRITE |
1079                                 ((u_int32_t) index << BFE_CAM_INDEX_SHIFT)));
1080         bfe_wait_bit(sc, BFE_CAM_CTRL, BFE_CAM_BUSY, 10000, 1);
1081 }
1082
1083 static u_int
1084 bfe_write_maddr(void *arg, struct sockaddr_dl *sdl, u_int cnt)
1085 {
1086         struct bfe_softc *sc = arg;
1087
1088         bfe_cam_write(sc, LLADDR(sdl), cnt + 1);
1089
1090         return (1);
1091 }
1092
1093 static void
1094 bfe_set_rx_mode(struct bfe_softc *sc)
1095 {
1096         struct ifnet *ifp = sc->bfe_ifp;
1097         u_int32_t val;
1098
1099         BFE_LOCK_ASSERT(sc);
1100
1101         val = CSR_READ_4(sc, BFE_RXCONF);
1102
1103         if (ifp->if_flags & IFF_PROMISC)
1104                 val |= BFE_RXCONF_PROMISC;
1105         else
1106                 val &= ~BFE_RXCONF_PROMISC;
1107
1108         if (ifp->if_flags & IFF_BROADCAST)
1109                 val &= ~BFE_RXCONF_DBCAST;
1110         else
1111                 val |= BFE_RXCONF_DBCAST;
1112
1113
1114         CSR_WRITE_4(sc, BFE_CAM_CTRL, 0);
1115         bfe_cam_write(sc, IF_LLADDR(sc->bfe_ifp), 0);
1116
1117         if (ifp->if_flags & IFF_ALLMULTI)
1118                 val |= BFE_RXCONF_ALLMULTI;
1119         else {
1120                 val &= ~BFE_RXCONF_ALLMULTI;
1121                 if_foreach_llmaddr(ifp, bfe_write_maddr, sc);
1122         }
1123
1124         CSR_WRITE_4(sc, BFE_RXCONF, val);
1125         BFE_OR(sc, BFE_CAM_CTRL, BFE_CAM_ENABLE);
1126 }
1127
1128 static void
1129 bfe_dma_map(void *arg, bus_dma_segment_t *segs, int nseg, int error)
1130 {
1131         struct bfe_dmamap_arg *ctx;
1132
1133         if (error != 0)
1134                 return;
1135
1136         KASSERT(nseg == 1, ("%s : %d segments returned!", __func__, nseg));
1137
1138         ctx = (struct bfe_dmamap_arg *)arg;
1139         ctx->bfe_busaddr = segs[0].ds_addr;
1140 }
1141
1142 static void
1143 bfe_release_resources(struct bfe_softc *sc)
1144 {
1145
1146         if (sc->bfe_intrhand != NULL)
1147                 bus_teardown_intr(sc->bfe_dev, sc->bfe_irq, sc->bfe_intrhand);
1148
1149         if (sc->bfe_irq != NULL)
1150                 bus_release_resource(sc->bfe_dev, SYS_RES_IRQ, 0, sc->bfe_irq);
1151
1152         if (sc->bfe_res != NULL)
1153                 bus_release_resource(sc->bfe_dev, SYS_RES_MEMORY, PCIR_BAR(0),
1154                     sc->bfe_res);
1155
1156         if (sc->bfe_ifp != NULL)
1157                 if_free(sc->bfe_ifp);
1158 }
1159
1160 static void
1161 bfe_read_eeprom(struct bfe_softc *sc, u_int8_t *data)
1162 {
1163         long i;
1164         u_int16_t *ptr = (u_int16_t *)data;
1165
1166         for(i = 0; i < 128; i += 2)
1167                 ptr[i/2] = CSR_READ_4(sc, 4096 + i);
1168 }
1169
1170 static int
1171 bfe_wait_bit(struct bfe_softc *sc, u_int32_t reg, u_int32_t bit,
1172                 u_long timeout, const int clear)
1173 {
1174         u_long i;
1175
1176         for (i = 0; i < timeout; i++) {
1177                 u_int32_t val = CSR_READ_4(sc, reg);
1178
1179                 if (clear && !(val & bit))
1180                         break;
1181                 if (!clear && (val & bit))
1182                         break;
1183                 DELAY(10);
1184         }
1185         if (i == timeout) {
1186                 device_printf(sc->bfe_dev,
1187                     "BUG!  Timeout waiting for bit %08x of register "
1188                     "%x to %s.\n", bit, reg, (clear ? "clear" : "set"));
1189                 return (-1);
1190         }
1191         return (0);
1192 }
1193
1194 static int
1195 bfe_readphy(struct bfe_softc *sc, u_int32_t reg, u_int32_t *val)
1196 {
1197         int err;
1198
1199         /* Clear MII ISR */
1200         CSR_WRITE_4(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII);
1201         CSR_WRITE_4(sc, BFE_MDIO_DATA, (BFE_MDIO_SB_START |
1202                                 (BFE_MDIO_OP_READ << BFE_MDIO_OP_SHIFT) |
1203                                 (sc->bfe_phyaddr << BFE_MDIO_PMD_SHIFT) |
1204                                 (reg << BFE_MDIO_RA_SHIFT) |
1205                                 (BFE_MDIO_TA_VALID << BFE_MDIO_TA_SHIFT)));
1206         err = bfe_wait_bit(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII, 100, 0);
1207         *val = CSR_READ_4(sc, BFE_MDIO_DATA) & BFE_MDIO_DATA_DATA;
1208
1209         return (err);
1210 }
1211
1212 static int
1213 bfe_writephy(struct bfe_softc *sc, u_int32_t reg, u_int32_t val)
1214 {
1215         int status;
1216
1217         CSR_WRITE_4(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII);
1218         CSR_WRITE_4(sc, BFE_MDIO_DATA, (BFE_MDIO_SB_START |
1219                                 (BFE_MDIO_OP_WRITE << BFE_MDIO_OP_SHIFT) |
1220                                 (sc->bfe_phyaddr << BFE_MDIO_PMD_SHIFT) |
1221                                 (reg << BFE_MDIO_RA_SHIFT) |
1222                                 (BFE_MDIO_TA_VALID << BFE_MDIO_TA_SHIFT) |
1223                                 (val & BFE_MDIO_DATA_DATA)));
1224         status = bfe_wait_bit(sc, BFE_EMAC_ISTAT, BFE_EMAC_INT_MII, 100, 0);
1225
1226         return (status);
1227 }
1228
1229 /*
1230  * XXX - I think this is handled by the PHY driver, but it can't hurt to do it
1231  * twice
1232  */
1233 static int
1234 bfe_setupphy(struct bfe_softc *sc)
1235 {
1236         u_int32_t val;
1237
1238         /* Enable activity LED */
1239         bfe_readphy(sc, 26, &val);
1240         bfe_writephy(sc, 26, val & 0x7fff);
1241         bfe_readphy(sc, 26, &val);
1242
1243         /* Enable traffic meter LED mode */
1244         bfe_readphy(sc, 27, &val);
1245         bfe_writephy(sc, 27, val | (1 << 6));
1246
1247         return (0);
1248 }
1249
1250 static void
1251 bfe_stats_update(struct bfe_softc *sc)
1252 {
1253         struct bfe_hw_stats *stats;
1254         struct ifnet *ifp;
1255         uint32_t mib[BFE_MIB_CNT];
1256         uint32_t reg, *val;
1257
1258         BFE_LOCK_ASSERT(sc);
1259
1260         val = mib;
1261         CSR_WRITE_4(sc, BFE_MIB_CTRL, BFE_MIB_CLR_ON_READ);
1262         for (reg = BFE_TX_GOOD_O; reg <= BFE_TX_PAUSE; reg += 4)
1263                 *val++ = CSR_READ_4(sc, reg);
1264         for (reg = BFE_RX_GOOD_O; reg <= BFE_RX_NPAUSE; reg += 4)
1265                 *val++ = CSR_READ_4(sc, reg);
1266
1267         ifp = sc->bfe_ifp;
1268         stats = &sc->bfe_stats;
1269         /* Tx stat. */
1270         stats->tx_good_octets += mib[MIB_TX_GOOD_O];
1271         stats->tx_good_frames += mib[MIB_TX_GOOD_P];
1272         stats->tx_octets += mib[MIB_TX_O];
1273         stats->tx_frames += mib[MIB_TX_P];
1274         stats->tx_bcast_frames += mib[MIB_TX_BCAST];
1275         stats->tx_mcast_frames += mib[MIB_TX_MCAST];
1276         stats->tx_pkts_64 += mib[MIB_TX_64];
1277         stats->tx_pkts_65_127 += mib[MIB_TX_65_127];
1278         stats->tx_pkts_128_255 += mib[MIB_TX_128_255];
1279         stats->tx_pkts_256_511 += mib[MIB_TX_256_511];
1280         stats->tx_pkts_512_1023 += mib[MIB_TX_512_1023];
1281         stats->tx_pkts_1024_max += mib[MIB_TX_1024_MAX];
1282         stats->tx_jabbers += mib[MIB_TX_JABBER];
1283         stats->tx_oversize_frames += mib[MIB_TX_OSIZE];
1284         stats->tx_frag_frames += mib[MIB_TX_FRAG];
1285         stats->tx_underruns += mib[MIB_TX_URUNS];
1286         stats->tx_colls += mib[MIB_TX_TCOLS];
1287         stats->tx_single_colls += mib[MIB_TX_SCOLS];
1288         stats->tx_multi_colls += mib[MIB_TX_MCOLS];
1289         stats->tx_excess_colls += mib[MIB_TX_ECOLS];
1290         stats->tx_late_colls += mib[MIB_TX_LCOLS];
1291         stats->tx_deferrals += mib[MIB_TX_DEFERED];
1292         stats->tx_carrier_losts += mib[MIB_TX_CLOST];
1293         stats->tx_pause_frames += mib[MIB_TX_PAUSE];
1294         /* Rx stat. */
1295         stats->rx_good_octets += mib[MIB_RX_GOOD_O];
1296         stats->rx_good_frames += mib[MIB_RX_GOOD_P];
1297         stats->rx_octets += mib[MIB_RX_O];
1298         stats->rx_frames += mib[MIB_RX_P];
1299         stats->rx_bcast_frames += mib[MIB_RX_BCAST];
1300         stats->rx_mcast_frames += mib[MIB_RX_MCAST];
1301         stats->rx_pkts_64 += mib[MIB_RX_64];
1302         stats->rx_pkts_65_127 += mib[MIB_RX_65_127];
1303         stats->rx_pkts_128_255 += mib[MIB_RX_128_255];
1304         stats->rx_pkts_256_511 += mib[MIB_RX_256_511];
1305         stats->rx_pkts_512_1023 += mib[MIB_RX_512_1023];
1306         stats->rx_pkts_1024_max += mib[MIB_RX_1024_MAX];
1307         stats->rx_jabbers += mib[MIB_RX_JABBER];
1308         stats->rx_oversize_frames += mib[MIB_RX_OSIZE];
1309         stats->rx_frag_frames += mib[MIB_RX_FRAG];
1310         stats->rx_missed_frames += mib[MIB_RX_MISS];
1311         stats->rx_crc_align_errs += mib[MIB_RX_CRCA];
1312         stats->rx_runts += mib[MIB_RX_USIZE];
1313         stats->rx_crc_errs += mib[MIB_RX_CRC];
1314         stats->rx_align_errs += mib[MIB_RX_ALIGN];
1315         stats->rx_symbol_errs += mib[MIB_RX_SYM];
1316         stats->rx_pause_frames += mib[MIB_RX_PAUSE];
1317         stats->rx_control_frames += mib[MIB_RX_NPAUSE];
1318
1319         /* Update counters in ifnet. */
1320         if_inc_counter(ifp, IFCOUNTER_OPACKETS, (u_long)mib[MIB_TX_GOOD_P]);
1321         if_inc_counter(ifp, IFCOUNTER_COLLISIONS, (u_long)mib[MIB_TX_TCOLS]);
1322         if_inc_counter(ifp, IFCOUNTER_OERRORS, (u_long)mib[MIB_TX_URUNS] +
1323             (u_long)mib[MIB_TX_ECOLS] +
1324             (u_long)mib[MIB_TX_DEFERED] +
1325             (u_long)mib[MIB_TX_CLOST]);
1326
1327         if_inc_counter(ifp, IFCOUNTER_IPACKETS, (u_long)mib[MIB_RX_GOOD_P]);
1328
1329         if_inc_counter(ifp, IFCOUNTER_IERRORS, mib[MIB_RX_JABBER] +
1330             mib[MIB_RX_MISS] +
1331             mib[MIB_RX_CRCA] +
1332             mib[MIB_RX_USIZE] +
1333             mib[MIB_RX_CRC] +
1334             mib[MIB_RX_ALIGN] +
1335             mib[MIB_RX_SYM]);
1336 }
1337
1338 static void
1339 bfe_txeof(struct bfe_softc *sc)
1340 {
1341         struct bfe_tx_data *r;
1342         struct ifnet *ifp;
1343         int i, chipidx;
1344
1345         BFE_LOCK_ASSERT(sc);
1346
1347         ifp = sc->bfe_ifp;
1348
1349         chipidx = CSR_READ_4(sc, BFE_DMATX_STAT) & BFE_STAT_CDMASK;
1350         chipidx /= sizeof(struct bfe_desc);
1351
1352         i = sc->bfe_tx_cons;
1353         if (i == chipidx)
1354                 return;
1355         bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map,
1356             BUS_DMASYNC_POSTREAD | BUS_DMASYNC_POSTWRITE);
1357         /* Go through the mbufs and free those that have been transmitted */
1358         for (; i != chipidx; BFE_INC(i, BFE_TX_LIST_CNT)) {
1359                 r = &sc->bfe_tx_ring[i];
1360                 sc->bfe_tx_cnt--;
1361                 if (r->bfe_mbuf == NULL)
1362                         continue;
1363                 bus_dmamap_sync(sc->bfe_txmbuf_tag, r->bfe_map,
1364                     BUS_DMASYNC_POSTWRITE);
1365                 bus_dmamap_unload(sc->bfe_txmbuf_tag, r->bfe_map);
1366
1367                 m_freem(r->bfe_mbuf);
1368                 r->bfe_mbuf = NULL;
1369         }
1370
1371         if (i != sc->bfe_tx_cons) {
1372                 /* we freed up some mbufs */
1373                 sc->bfe_tx_cons = i;
1374                 ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
1375         }
1376
1377         if (sc->bfe_tx_cnt == 0)
1378                 sc->bfe_watchdog_timer = 0;
1379 }
1380
1381 /* Pass a received packet up the stack */
1382 static void
1383 bfe_rxeof(struct bfe_softc *sc)
1384 {
1385         struct mbuf *m;
1386         struct ifnet *ifp;
1387         struct bfe_rxheader *rxheader;
1388         struct bfe_rx_data *r;
1389         int cons, prog;
1390         u_int32_t status, current, len, flags;
1391
1392         BFE_LOCK_ASSERT(sc);
1393         cons = sc->bfe_rx_cons;
1394         status = CSR_READ_4(sc, BFE_DMARX_STAT);
1395         current = (status & BFE_STAT_CDMASK) / sizeof(struct bfe_desc);
1396
1397         ifp = sc->bfe_ifp;
1398
1399         bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map,
1400             BUS_DMASYNC_POSTREAD | BUS_DMASYNC_POSTWRITE);
1401
1402         for (prog = 0; current != cons; prog++,
1403             BFE_INC(cons, BFE_RX_LIST_CNT)) {
1404                 r = &sc->bfe_rx_ring[cons];
1405                 m = r->bfe_mbuf;
1406                 /*
1407                  * Rx status should be read from mbuf such that we can't
1408                  * delay bus_dmamap_sync(9). This hardware limiation
1409                  * results in inefficent mbuf usage as bfe(4) couldn't
1410                  * reuse mapped buffer from errored frame.
1411                  */
1412                 if (bfe_list_newbuf(sc, cons) != 0) {
1413                         if_inc_counter(ifp, IFCOUNTER_IQDROPS, 1);
1414                         bfe_discard_buf(sc, cons);
1415                         continue;
1416                 }
1417                 rxheader = mtod(m, struct bfe_rxheader*);
1418                 len = le16toh(rxheader->len);
1419                 flags = le16toh(rxheader->flags);
1420
1421                 /* Remove CRC bytes. */
1422                 len -= ETHER_CRC_LEN;
1423
1424                 /* flag an error and try again */
1425                 if ((len > ETHER_MAX_LEN+32) || (flags & BFE_RX_FLAG_ERRORS)) {
1426                         m_freem(m);
1427                         continue;
1428                 }
1429
1430                 /* Make sure to skip header bytes written by hardware. */
1431                 m_adj(m, BFE_RX_OFFSET);
1432                 m->m_len = m->m_pkthdr.len = len;
1433
1434                 m->m_pkthdr.rcvif = ifp;
1435                 BFE_UNLOCK(sc);
1436                 (*ifp->if_input)(ifp, m);
1437                 BFE_LOCK(sc);
1438         }
1439
1440         if (prog > 0) {
1441                 sc->bfe_rx_cons = cons;
1442                 bus_dmamap_sync(sc->bfe_rx_tag, sc->bfe_rx_map,
1443                     BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
1444         }
1445 }
1446
1447 static void
1448 bfe_intr(void *xsc)
1449 {
1450         struct bfe_softc *sc = xsc;
1451         struct ifnet *ifp;
1452         u_int32_t istat;
1453
1454         ifp = sc->bfe_ifp;
1455
1456         BFE_LOCK(sc);
1457
1458         istat = CSR_READ_4(sc, BFE_ISTAT);
1459
1460         /*
1461          * Defer unsolicited interrupts - This is necessary because setting the
1462          * chips interrupt mask register to 0 doesn't actually stop the
1463          * interrupts
1464          */
1465         istat &= BFE_IMASK_DEF;
1466         CSR_WRITE_4(sc, BFE_ISTAT, istat);
1467         CSR_READ_4(sc, BFE_ISTAT);
1468
1469         /* not expecting this interrupt, disregard it */
1470         if (istat == 0 || (ifp->if_drv_flags & IFF_DRV_RUNNING) == 0) {
1471                 BFE_UNLOCK(sc);
1472                 return;
1473         }
1474
1475         /* A packet was received */
1476         if (istat & BFE_ISTAT_RX)
1477                 bfe_rxeof(sc);
1478
1479         /* A packet was sent */
1480         if (istat & BFE_ISTAT_TX)
1481                 bfe_txeof(sc);
1482
1483         if (istat & BFE_ISTAT_ERRORS) {
1484
1485                 if (istat & BFE_ISTAT_DSCE) {
1486                         device_printf(sc->bfe_dev, "Descriptor Error\n");
1487                         bfe_stop(sc);
1488                         BFE_UNLOCK(sc);
1489                         return;
1490                 }
1491
1492                 if (istat & BFE_ISTAT_DPE) {
1493                         device_printf(sc->bfe_dev,
1494                             "Descriptor Protocol Error\n");
1495                         bfe_stop(sc);
1496                         BFE_UNLOCK(sc);
1497                         return;
1498                 }
1499                 ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
1500                 bfe_init_locked(sc);
1501         }
1502
1503         /* We have packets pending, fire them out */
1504         if (!IFQ_DRV_IS_EMPTY(&ifp->if_snd))
1505                 bfe_start_locked(ifp);
1506
1507         BFE_UNLOCK(sc);
1508 }
1509
1510 static int
1511 bfe_encap(struct bfe_softc *sc, struct mbuf **m_head)
1512 {
1513         struct bfe_desc *d;
1514         struct bfe_tx_data *r, *r1;
1515         struct mbuf *m;
1516         bus_dmamap_t map;
1517         bus_dma_segment_t txsegs[BFE_MAXTXSEGS];
1518         uint32_t cur, si;
1519         int error, i, nsegs;
1520
1521         BFE_LOCK_ASSERT(sc);
1522
1523         M_ASSERTPKTHDR((*m_head));
1524
1525         si = cur = sc->bfe_tx_prod;
1526         r = &sc->bfe_tx_ring[cur];
1527         error = bus_dmamap_load_mbuf_sg(sc->bfe_txmbuf_tag, r->bfe_map, *m_head,
1528             txsegs, &nsegs, 0);
1529         if (error == EFBIG) {
1530                 m = m_collapse(*m_head, M_NOWAIT, BFE_MAXTXSEGS);
1531                 if (m == NULL) {
1532                         m_freem(*m_head);
1533                         *m_head = NULL;
1534                         return (ENOMEM);
1535                 }
1536                 *m_head = m;
1537                 error = bus_dmamap_load_mbuf_sg(sc->bfe_txmbuf_tag, r->bfe_map,
1538                     *m_head, txsegs, &nsegs, 0);
1539                 if (error != 0) {
1540                         m_freem(*m_head);
1541                         *m_head = NULL;
1542                         return (error);
1543                 }
1544         } else if (error != 0)
1545                 return (error);
1546         if (nsegs == 0) {
1547                 m_freem(*m_head);
1548                 *m_head = NULL;
1549                 return (EIO);
1550         }
1551
1552         if (sc->bfe_tx_cnt + nsegs > BFE_TX_LIST_CNT - 1) {
1553                 bus_dmamap_unload(sc->bfe_txmbuf_tag, r->bfe_map);
1554                 return (ENOBUFS);
1555         }
1556
1557         for (i = 0; i < nsegs; i++) {
1558                 d = &sc->bfe_tx_list[cur];
1559                 d->bfe_ctrl = htole32(txsegs[i].ds_len & BFE_DESC_LEN);
1560                 d->bfe_ctrl |= htole32(BFE_DESC_IOC);
1561                 if (cur == BFE_TX_LIST_CNT - 1)
1562                         /*
1563                          * Tell the chip to wrap to the start of
1564                          * the descriptor list.
1565                          */
1566                         d->bfe_ctrl |= htole32(BFE_DESC_EOT);
1567                 /* The chip needs all addresses to be added to BFE_PCI_DMA. */
1568                 d->bfe_addr = htole32(BFE_ADDR_LO(txsegs[i].ds_addr) +
1569                     BFE_PCI_DMA);
1570                 BFE_INC(cur, BFE_TX_LIST_CNT);
1571         }
1572
1573         /* Update producer index. */
1574         sc->bfe_tx_prod = cur;
1575
1576         /* Set EOF on the last descriptor. */
1577         cur = (cur + BFE_TX_LIST_CNT - 1) % BFE_TX_LIST_CNT;
1578         d = &sc->bfe_tx_list[cur];
1579         d->bfe_ctrl |= htole32(BFE_DESC_EOF);
1580
1581         /* Lastly set SOF on the first descriptor to avoid races. */
1582         d = &sc->bfe_tx_list[si];
1583         d->bfe_ctrl |= htole32(BFE_DESC_SOF);
1584
1585         r1 = &sc->bfe_tx_ring[cur];
1586         map = r->bfe_map;
1587         r->bfe_map = r1->bfe_map;
1588         r1->bfe_map = map;
1589         r1->bfe_mbuf = *m_head;
1590         sc->bfe_tx_cnt += nsegs;
1591
1592         bus_dmamap_sync(sc->bfe_txmbuf_tag, map, BUS_DMASYNC_PREWRITE);
1593
1594         return (0);
1595 }
1596
1597 /*
1598  * Set up to transmit a packet.
1599  */
1600 static void
1601 bfe_start(struct ifnet *ifp)
1602 {
1603         BFE_LOCK((struct bfe_softc *)ifp->if_softc);
1604         bfe_start_locked(ifp);
1605         BFE_UNLOCK((struct bfe_softc *)ifp->if_softc);
1606 }
1607
1608 /*
1609  * Set up to transmit a packet. The softc is already locked.
1610  */
1611 static void
1612 bfe_start_locked(struct ifnet *ifp)
1613 {
1614         struct bfe_softc *sc;
1615         struct mbuf *m_head;
1616         int queued;
1617
1618         sc = ifp->if_softc;
1619
1620         BFE_LOCK_ASSERT(sc);
1621
1622         /*
1623          * Not much point trying to send if the link is down
1624          * or we have nothing to send.
1625          */
1626         if ((ifp->if_drv_flags & (IFF_DRV_RUNNING | IFF_DRV_OACTIVE)) !=
1627             IFF_DRV_RUNNING || (sc->bfe_flags & BFE_FLAG_LINK) == 0)
1628                 return;
1629
1630         for (queued = 0; !IFQ_DRV_IS_EMPTY(&ifp->if_snd) &&
1631             sc->bfe_tx_cnt < BFE_TX_LIST_CNT - 1;) {
1632                 IFQ_DRV_DEQUEUE(&ifp->if_snd, m_head);
1633                 if (m_head == NULL)
1634                         break;
1635
1636                 /*
1637                  * Pack the data into the tx ring.  If we dont have
1638                  * enough room, let the chip drain the ring.
1639                  */
1640                 if (bfe_encap(sc, &m_head)) {
1641                         if (m_head == NULL)
1642                                 break;
1643                         IFQ_DRV_PREPEND(&ifp->if_snd, m_head);
1644                         ifp->if_drv_flags |= IFF_DRV_OACTIVE;
1645                         break;
1646                 }
1647
1648                 queued++;
1649
1650                 /*
1651                  * If there's a BPF listener, bounce a copy of this frame
1652                  * to him.
1653                  */
1654                 BPF_MTAP(ifp, m_head);
1655         }
1656
1657         if (queued) {
1658                 bus_dmamap_sync(sc->bfe_tx_tag, sc->bfe_tx_map,
1659                     BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
1660                 /* Transmit - twice due to apparent hardware bug */
1661                 CSR_WRITE_4(sc, BFE_DMATX_PTR,
1662                     sc->bfe_tx_prod * sizeof(struct bfe_desc));
1663                 /*
1664                  * XXX It seems the following write is not necessary
1665                  * to kick Tx command. What might be required would be
1666                  * a way flushing PCI posted write. Reading the register
1667                  * back ensures the flush operation. In addition,
1668                  * hardware will execute PCI posted write in the long
1669                  * run and watchdog timer for the kick command was set
1670                  * to 5 seconds. Therefore I think the second write
1671                  * access is not necessary or could be replaced with
1672                  * read operation.
1673                  */
1674                 CSR_WRITE_4(sc, BFE_DMATX_PTR,
1675                     sc->bfe_tx_prod * sizeof(struct bfe_desc));
1676
1677                 /*
1678                  * Set a timeout in case the chip goes out to lunch.
1679                  */
1680                 sc->bfe_watchdog_timer = 5;
1681         }
1682 }
1683
1684 static void
1685 bfe_init(void *xsc)
1686 {
1687         BFE_LOCK((struct bfe_softc *)xsc);
1688         bfe_init_locked(xsc);
1689         BFE_UNLOCK((struct bfe_softc *)xsc);
1690 }
1691
1692 static void
1693 bfe_init_locked(void *xsc)
1694 {
1695         struct bfe_softc *sc = (struct bfe_softc*)xsc;
1696         struct ifnet *ifp = sc->bfe_ifp;
1697         struct mii_data *mii;
1698
1699         BFE_LOCK_ASSERT(sc);
1700
1701         mii = device_get_softc(sc->bfe_miibus);
1702
1703         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1704                 return;
1705
1706         bfe_stop(sc);
1707         bfe_chip_reset(sc);
1708
1709         if (bfe_list_rx_init(sc) == ENOBUFS) {
1710                 device_printf(sc->bfe_dev,
1711                     "%s: Not enough memory for list buffers\n", __func__);
1712                 bfe_stop(sc);
1713                 return;
1714         }
1715         bfe_list_tx_init(sc);
1716
1717         bfe_set_rx_mode(sc);
1718
1719         /* Enable the chip and core */
1720         BFE_OR(sc, BFE_ENET_CTRL, BFE_ENET_ENABLE);
1721         /* Enable interrupts */
1722         CSR_WRITE_4(sc, BFE_IMASK, BFE_IMASK_DEF);
1723
1724         /* Clear link state and change media. */
1725         sc->bfe_flags &= ~BFE_FLAG_LINK;
1726         mii_mediachg(mii);
1727
1728         ifp->if_drv_flags |= IFF_DRV_RUNNING;
1729         ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
1730
1731         callout_reset(&sc->bfe_stat_co, hz, bfe_tick, sc);
1732 }
1733
1734 /*
1735  * Set media options.
1736  */
1737 static int
1738 bfe_ifmedia_upd(struct ifnet *ifp)
1739 {
1740         struct bfe_softc *sc;
1741         struct mii_data *mii;
1742         struct mii_softc *miisc;
1743         int error;
1744
1745         sc = ifp->if_softc;
1746         BFE_LOCK(sc);
1747
1748         mii = device_get_softc(sc->bfe_miibus);
1749         LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
1750                 PHY_RESET(miisc);
1751         error = mii_mediachg(mii);
1752         BFE_UNLOCK(sc);
1753
1754         return (error);
1755 }
1756
1757 /*
1758  * Report current media status.
1759  */
1760 static void
1761 bfe_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
1762 {
1763         struct bfe_softc *sc = ifp->if_softc;
1764         struct mii_data *mii;
1765
1766         BFE_LOCK(sc);
1767         mii = device_get_softc(sc->bfe_miibus);
1768         mii_pollstat(mii);
1769         ifmr->ifm_active = mii->mii_media_active;
1770         ifmr->ifm_status = mii->mii_media_status;
1771         BFE_UNLOCK(sc);
1772 }
1773
1774 static int
1775 bfe_ioctl(struct ifnet *ifp, u_long command, caddr_t data)
1776 {
1777         struct bfe_softc *sc = ifp->if_softc;
1778         struct ifreq *ifr = (struct ifreq *) data;
1779         struct mii_data *mii;
1780         int error = 0;
1781
1782         switch (command) {
1783         case SIOCSIFFLAGS:
1784                 BFE_LOCK(sc);
1785                 if (ifp->if_flags & IFF_UP) {
1786                         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1787                                 bfe_set_rx_mode(sc);
1788                         else if ((sc->bfe_flags & BFE_FLAG_DETACH) == 0)
1789                                 bfe_init_locked(sc);
1790                 } else if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1791                         bfe_stop(sc);
1792                 BFE_UNLOCK(sc);
1793                 break;
1794         case SIOCADDMULTI:
1795         case SIOCDELMULTI:
1796                 BFE_LOCK(sc);
1797                 if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1798                         bfe_set_rx_mode(sc);
1799                 BFE_UNLOCK(sc);
1800                 break;
1801         case SIOCGIFMEDIA:
1802         case SIOCSIFMEDIA:
1803                 mii = device_get_softc(sc->bfe_miibus);
1804                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
1805                 break;
1806         default:
1807                 error = ether_ioctl(ifp, command, data);
1808                 break;
1809         }
1810
1811         return (error);
1812 }
1813
1814 static void
1815 bfe_watchdog(struct bfe_softc *sc)
1816 {
1817         struct ifnet *ifp;
1818
1819         BFE_LOCK_ASSERT(sc);
1820
1821         if (sc->bfe_watchdog_timer == 0 || --sc->bfe_watchdog_timer)
1822                 return;
1823
1824         ifp = sc->bfe_ifp;
1825
1826         device_printf(sc->bfe_dev, "watchdog timeout -- resetting\n");
1827
1828         if_inc_counter(ifp, IFCOUNTER_OERRORS, 1);
1829         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
1830         bfe_init_locked(sc);
1831
1832         if (!IFQ_DRV_IS_EMPTY(&ifp->if_snd))
1833                 bfe_start_locked(ifp);
1834 }
1835
1836 static void
1837 bfe_tick(void *xsc)
1838 {
1839         struct bfe_softc *sc = xsc;
1840         struct mii_data *mii;
1841
1842         BFE_LOCK_ASSERT(sc);
1843
1844         mii = device_get_softc(sc->bfe_miibus);
1845         mii_tick(mii);
1846         bfe_stats_update(sc);
1847         bfe_watchdog(sc);
1848         callout_reset(&sc->bfe_stat_co, hz, bfe_tick, sc);
1849 }
1850
1851 /*
1852  * Stop the adapter and free any mbufs allocated to the
1853  * RX and TX lists.
1854  */
1855 static void
1856 bfe_stop(struct bfe_softc *sc)
1857 {
1858         struct ifnet *ifp;
1859
1860         BFE_LOCK_ASSERT(sc);
1861
1862         ifp = sc->bfe_ifp;
1863         ifp->if_drv_flags &= ~(IFF_DRV_RUNNING | IFF_DRV_OACTIVE);
1864         sc->bfe_flags &= ~BFE_FLAG_LINK;
1865         callout_stop(&sc->bfe_stat_co);
1866         sc->bfe_watchdog_timer = 0;
1867
1868         bfe_chip_halt(sc);
1869         bfe_tx_ring_free(sc);
1870         bfe_rx_ring_free(sc);
1871 }
1872
1873 static int
1874 sysctl_bfe_stats(SYSCTL_HANDLER_ARGS)
1875 {
1876         struct bfe_softc *sc;
1877         struct bfe_hw_stats *stats;
1878         int error, result;
1879
1880         result = -1;
1881         error = sysctl_handle_int(oidp, &result, 0, req);
1882
1883         if (error != 0 || req->newptr == NULL)
1884                 return (error);
1885
1886         if (result != 1)
1887                 return (error);
1888
1889         sc = (struct bfe_softc *)arg1;
1890         stats = &sc->bfe_stats;
1891
1892         printf("%s statistics:\n", device_get_nameunit(sc->bfe_dev));
1893         printf("Transmit good octets : %ju\n",
1894             (uintmax_t)stats->tx_good_octets);
1895         printf("Transmit good frames : %ju\n",
1896             (uintmax_t)stats->tx_good_frames);
1897         printf("Transmit octets : %ju\n",
1898             (uintmax_t)stats->tx_octets);
1899         printf("Transmit frames : %ju\n",
1900             (uintmax_t)stats->tx_frames);
1901         printf("Transmit broadcast frames : %ju\n",
1902             (uintmax_t)stats->tx_bcast_frames);
1903         printf("Transmit multicast frames : %ju\n",
1904             (uintmax_t)stats->tx_mcast_frames);
1905         printf("Transmit frames 64 bytes : %ju\n",
1906             (uint64_t)stats->tx_pkts_64);
1907         printf("Transmit frames 65 to 127 bytes : %ju\n",
1908             (uint64_t)stats->tx_pkts_65_127);
1909         printf("Transmit frames 128 to 255 bytes : %ju\n",
1910             (uint64_t)stats->tx_pkts_128_255);
1911         printf("Transmit frames 256 to 511 bytes : %ju\n",
1912             (uint64_t)stats->tx_pkts_256_511);
1913         printf("Transmit frames 512 to 1023 bytes : %ju\n",
1914             (uint64_t)stats->tx_pkts_512_1023);
1915         printf("Transmit frames 1024 to max bytes : %ju\n",
1916             (uint64_t)stats->tx_pkts_1024_max);
1917         printf("Transmit jabber errors : %u\n", stats->tx_jabbers);
1918         printf("Transmit oversized frames : %ju\n",
1919             (uint64_t)stats->tx_oversize_frames);
1920         printf("Transmit fragmented frames : %ju\n",
1921             (uint64_t)stats->tx_frag_frames);
1922         printf("Transmit underruns : %u\n", stats->tx_colls);
1923         printf("Transmit total collisions : %u\n", stats->tx_single_colls);
1924         printf("Transmit single collisions : %u\n", stats->tx_single_colls);
1925         printf("Transmit multiple collisions : %u\n", stats->tx_multi_colls);
1926         printf("Transmit excess collisions : %u\n", stats->tx_excess_colls);
1927         printf("Transmit late collisions : %u\n", stats->tx_late_colls);
1928         printf("Transmit deferrals : %u\n", stats->tx_deferrals);
1929         printf("Transmit carrier losts : %u\n", stats->tx_carrier_losts);
1930         printf("Transmit pause frames : %u\n", stats->tx_pause_frames);
1931
1932         printf("Receive good octets : %ju\n",
1933             (uintmax_t)stats->rx_good_octets);
1934         printf("Receive good frames : %ju\n",
1935             (uintmax_t)stats->rx_good_frames);
1936         printf("Receive octets : %ju\n",
1937             (uintmax_t)stats->rx_octets);
1938         printf("Receive frames : %ju\n",
1939             (uintmax_t)stats->rx_frames);
1940         printf("Receive broadcast frames : %ju\n",
1941             (uintmax_t)stats->rx_bcast_frames);
1942         printf("Receive multicast frames : %ju\n",
1943             (uintmax_t)stats->rx_mcast_frames);
1944         printf("Receive frames 64 bytes : %ju\n",
1945             (uint64_t)stats->rx_pkts_64);
1946         printf("Receive frames 65 to 127 bytes : %ju\n",
1947             (uint64_t)stats->rx_pkts_65_127);
1948         printf("Receive frames 128 to 255 bytes : %ju\n",
1949             (uint64_t)stats->rx_pkts_128_255);
1950         printf("Receive frames 256 to 511 bytes : %ju\n",
1951             (uint64_t)stats->rx_pkts_256_511);
1952         printf("Receive frames 512 to 1023 bytes : %ju\n",
1953             (uint64_t)stats->rx_pkts_512_1023);
1954         printf("Receive frames 1024 to max bytes : %ju\n",
1955             (uint64_t)stats->rx_pkts_1024_max);
1956         printf("Receive jabber errors : %u\n", stats->rx_jabbers);
1957         printf("Receive oversized frames : %ju\n",
1958             (uint64_t)stats->rx_oversize_frames);
1959         printf("Receive fragmented frames : %ju\n",
1960             (uint64_t)stats->rx_frag_frames);
1961         printf("Receive missed frames : %u\n", stats->rx_missed_frames);
1962         printf("Receive CRC align errors : %u\n", stats->rx_crc_align_errs);
1963         printf("Receive undersized frames : %u\n", stats->rx_runts);
1964         printf("Receive CRC errors : %u\n", stats->rx_crc_errs);
1965         printf("Receive align errors : %u\n", stats->rx_align_errs);
1966         printf("Receive symbol errors : %u\n", stats->rx_symbol_errs);
1967         printf("Receive pause frames : %u\n", stats->rx_pause_frames);
1968         printf("Receive control frames : %u\n", stats->rx_control_frames);
1969
1970         return (error);
1971 }