sys/dev/cxgbe/t4_main.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 2011 Chelsio Communications, Inc.
   5  * All rights reserved.
   6  * Written by: Navdeep Parhar <np@FreeBSD.org>
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions
  10  * are met:
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the distribution.
  16  *
  17  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  18  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  19  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  20  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  21  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  22  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  23  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  24  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  25  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  26  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  27  * SUCH DAMAGE.
  28  */
  29
  30 #include <sys/cdefs.h>
  31 __FBSDID("$FreeBSD$");
  32
  33 #include "opt_ddb.h"
  34 #include "opt_inet.h"
  35 #include "opt_inet6.h"
  36 #include "opt_ratelimit.h"
  37 #include "opt_rss.h"
  38
  39 #include <sys/param.h>
  40 #include <sys/conf.h>
  41 #include <sys/priv.h>
  42 #include <sys/kernel.h>
  43 #include <sys/bus.h>
  44 #include <sys/module.h>
  45 #include <sys/malloc.h>
  46 #include <sys/queue.h>
  47 #include <sys/taskqueue.h>
  48 #include <sys/pciio.h>
  49 #include <dev/pci/pcireg.h>
  50 #include <dev/pci/pcivar.h>
  51 #include <dev/pci/pci_private.h>
  52 #include <sys/firmware.h>
  53 #include <sys/sbuf.h>
  54 #include <sys/smp.h>
  55 #include <sys/socket.h>
  56 #include <sys/sockio.h>
  57 #include <sys/sysctl.h>
  58 #include <net/ethernet.h>
  59 #include <net/if.h>
  60 #include <net/if_types.h>
  61 #include <net/if_dl.h>
  62 #include <net/if_vlan_var.h>
  63 #ifdef RSS
  64 #include <net/rss_config.h>
  65 #endif
  66 #include <netinet/in.h>
  67 #include <netinet/ip.h>
  68 #if defined(__i386__) || defined(__amd64__)
  69 #include <machine/md_var.h>
  70 #include <machine/cputypes.h>
  71 #include <vm/vm.h>
  72 #include <vm/pmap.h>
  73 #endif
  74 #ifdef DDB
  75 #include <ddb/ddb.h>
  76 #include <ddb/db_lex.h>
  77 #endif
  78
  79 #include "common/common.h"
  80 #include "common/t4_msg.h"
  81 #include "common/t4_regs.h"
  82 #include "common/t4_regs_values.h"
  83 #include "cudbg/cudbg.h"
  84 #include "t4_clip.h"
  85 #include "t4_ioctl.h"
  86 #include "t4_l2t.h"
  87 #include "t4_mp_ring.h"
  88 #include "t4_if.h"
  89 #include "t4_smt.h"
  90
  91 /* T4 bus driver interface */
  92 static int t4_probe(device_t);
  93 static int t4_attach(device_t);
  94 static int t4_detach(device_t);
  95 static int t4_child_location_str(device_t, device_t, char *, size_t);
  96 static int t4_ready(device_t);
  97 static int t4_read_port_device(device_t, int, device_t *);
  98 static device_method_t t4_methods[] = {
  99         DEVMETHOD(device_probe,         t4_probe),
 100         DEVMETHOD(device_attach,        t4_attach),
 101         DEVMETHOD(device_detach,        t4_detach),
 102
 103         DEVMETHOD(bus_child_location_str, t4_child_location_str),
 104
 105         DEVMETHOD(t4_is_main_ready,     t4_ready),
 106         DEVMETHOD(t4_read_port_device,  t4_read_port_device),
 107
 108         DEVMETHOD_END
 109 };
 110 static driver_t t4_driver = {
 111         "t4nex",
 112         t4_methods,
 113         sizeof(struct adapter)
 114 };
 115
 116
 117 /* T4 port (cxgbe) interface */
 118 static int cxgbe_probe(device_t);
 119 static int cxgbe_attach(device_t);
 120 static int cxgbe_detach(device_t);
 121 device_method_t cxgbe_methods[] = {
 122         DEVMETHOD(device_probe,         cxgbe_probe),
 123         DEVMETHOD(device_attach,        cxgbe_attach),
 124         DEVMETHOD(device_detach,        cxgbe_detach),
 125         { 0, 0 }
 126 };
 127 static driver_t cxgbe_driver = {
 128         "cxgbe",
 129         cxgbe_methods,
 130         sizeof(struct port_info)
 131 };
 132
 133 /* T4 VI (vcxgbe) interface */
 134 static int vcxgbe_probe(device_t);
 135 static int vcxgbe_attach(device_t);
 136 static int vcxgbe_detach(device_t);
 137 static device_method_t vcxgbe_methods[] = {
 138         DEVMETHOD(device_probe,         vcxgbe_probe),
 139         DEVMETHOD(device_attach,        vcxgbe_attach),
 140         DEVMETHOD(device_detach,        vcxgbe_detach),
 141         { 0, 0 }
 142 };
 143 static driver_t vcxgbe_driver = {
 144         "vcxgbe",
 145         vcxgbe_methods,
 146         sizeof(struct vi_info)
 147 };
 148
 149 static d_ioctl_t t4_ioctl;
 150
 151 static struct cdevsw t4_cdevsw = {
 152        .d_version = D_VERSION,
 153        .d_ioctl = t4_ioctl,
 154        .d_name = "t4nex",
 155 };
 156
 157 /* T5 bus driver interface */
 158 static int t5_probe(device_t);
 159 static device_method_t t5_methods[] = {
 160         DEVMETHOD(device_probe,         t5_probe),
 161         DEVMETHOD(device_attach,        t4_attach),
 162         DEVMETHOD(device_detach,        t4_detach),
 163
 164         DEVMETHOD(bus_child_location_str, t4_child_location_str),
 165
 166         DEVMETHOD(t4_is_main_ready,     t4_ready),
 167         DEVMETHOD(t4_read_port_device,  t4_read_port_device),
 168
 169         DEVMETHOD_END
 170 };
 171 static driver_t t5_driver = {
 172         "t5nex",
 173         t5_methods,
 174         sizeof(struct adapter)
 175 };
 176
 177
 178 /* T5 port (cxl) interface */
 179 static driver_t cxl_driver = {
 180         "cxl",
 181         cxgbe_methods,
 182         sizeof(struct port_info)
 183 };
 184
 185 /* T5 VI (vcxl) interface */
 186 static driver_t vcxl_driver = {
 187         "vcxl",
 188         vcxgbe_methods,
 189         sizeof(struct vi_info)
 190 };
 191
 192 /* T6 bus driver interface */
 193 static int t6_probe(device_t);
 194 static device_method_t t6_methods[] = {
 195         DEVMETHOD(device_probe,         t6_probe),
 196         DEVMETHOD(device_attach,        t4_attach),
 197         DEVMETHOD(device_detach,        t4_detach),
 198
 199         DEVMETHOD(bus_child_location_str, t4_child_location_str),
 200
 201         DEVMETHOD(t4_is_main_ready,     t4_ready),
 202         DEVMETHOD(t4_read_port_device,  t4_read_port_device),
 203
 204         DEVMETHOD_END
 205 };
 206 static driver_t t6_driver = {
 207         "t6nex",
 208         t6_methods,
 209         sizeof(struct adapter)
 210 };
 211
 212
 213 /* T6 port (cc) interface */
 214 static driver_t cc_driver = {
 215         "cc",
 216         cxgbe_methods,
 217         sizeof(struct port_info)
 218 };
 219
 220 /* T6 VI (vcc) interface */
 221 static driver_t vcc_driver = {
 222         "vcc",
 223         vcxgbe_methods,
 224         sizeof(struct vi_info)
 225 };
 226
 227 /* ifnet interface */
 228 static void cxgbe_init(void *);
 229 static int cxgbe_ioctl(struct ifnet *, unsigned long, caddr_t);
 230 static int cxgbe_transmit(struct ifnet *, struct mbuf *);
 231 static void cxgbe_qflush(struct ifnet *);
 232 #ifdef RATELIMIT
 233 static int cxgbe_snd_tag_alloc(struct ifnet *, union if_snd_tag_alloc_params *,
 234     struct m_snd_tag **);
 235 static int cxgbe_snd_tag_modify(struct m_snd_tag *,
 236     union if_snd_tag_modify_params *);
 237 static int cxgbe_snd_tag_query(struct m_snd_tag *,
 238     union if_snd_tag_query_params *);
 239 static void cxgbe_snd_tag_free(struct m_snd_tag *);
 240 #endif
 241
 242 MALLOC_DEFINE(M_CXGBE, "cxgbe", "Chelsio T4/T5 Ethernet driver and services");
 243
 244 /*
 245  * Correct lock order when you need to acquire multiple locks is t4_list_lock,
 246  * then ADAPTER_LOCK, then t4_uld_list_lock.
 247  */
 248 static struct sx t4_list_lock;
 249 SLIST_HEAD(, adapter) t4_list;
 250 #ifdef TCP_OFFLOAD
 251 static struct sx t4_uld_list_lock;
 252 SLIST_HEAD(, uld_info) t4_uld_list;
 253 #endif
 254
 255 /*
 256  * Tunables.  See tweak_tunables() too.
 257  *
 258  * Each tunable is set to a default value here if it's known at compile-time.
 259  * Otherwise it is set to -n as an indication to tweak_tunables() that it should
 260  * provide a reasonable default (upto n) when the driver is loaded.
 261  *
 262  * Tunables applicable to both T4 and T5 are under hw.cxgbe.  Those specific to
 263  * T5 are under hw.cxl.
 264  */
 265 SYSCTL_NODE(_hw, OID_AUTO, cxgbe, CTLFLAG_RD, 0, "cxgbe(4) parameters");
 266 SYSCTL_NODE(_hw, OID_AUTO, cxl, CTLFLAG_RD, 0, "cxgbe(4) T5+ parameters");
 267 SYSCTL_NODE(_hw_cxgbe, OID_AUTO, toe, CTLFLAG_RD, 0, "cxgbe(4) TOE parameters");
 268
 269 /*
 270  * Number of queues for tx and rx, NIC and offload.
 271  */
 272 #define NTXQ 16
 273 int t4_ntxq = -NTXQ;
 274 SYSCTL_INT(_hw_cxgbe, OID_AUTO, ntxq, CTLFLAG_RDTUN, &t4_ntxq, 0,
 275     "Number of TX queues per port");
 276 TUNABLE_INT("hw.cxgbe.ntxq10g", &t4_ntxq);      /* Old name, undocumented */
 277
 278 #define NRXQ 8
 279 int t4_nrxq = -NRXQ;
 280 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nrxq, CTLFLAG_RDTUN, &t4_nrxq, 0,
 281     "Number of RX queues per port");
 282 TUNABLE_INT("hw.cxgbe.nrxq10g", &t4_nrxq);      /* Old name, undocumented */
 283
 284 #define NTXQ_VI 1
 285 static int t4_ntxq_vi = -NTXQ_VI;
 286 SYSCTL_INT(_hw_cxgbe, OID_AUTO, ntxq_vi, CTLFLAG_RDTUN, &t4_ntxq_vi, 0,
 287     "Number of TX queues per VI");
 288
 289 #define NRXQ_VI 1
 290 static int t4_nrxq_vi = -NRXQ_VI;
 291 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nrxq_vi, CTLFLAG_RDTUN, &t4_nrxq_vi, 0,
 292     "Number of RX queues per VI");
 293
 294 static int t4_rsrv_noflowq = 0;
 295 SYSCTL_INT(_hw_cxgbe, OID_AUTO, rsrv_noflowq, CTLFLAG_RDTUN, &t4_rsrv_noflowq,
 296     0, "Reserve TX queue 0 of each VI for non-flowid packets");
 297
 298 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
 299 #define NOFLDTXQ 8
 300 static int t4_nofldtxq = -NOFLDTXQ;
 301 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nofldtxq, CTLFLAG_RDTUN, &t4_nofldtxq, 0,
 302     "Number of offload TX queues per port");
 303
 304 #define NOFLDRXQ 2
 305 static int t4_nofldrxq = -NOFLDRXQ;
 306 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nofldrxq, CTLFLAG_RDTUN, &t4_nofldrxq, 0,
 307     "Number of offload RX queues per port");
 308
 309 #define NOFLDTXQ_VI 1
 310 static int t4_nofldtxq_vi = -NOFLDTXQ_VI;
 311 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nofldtxq_vi, CTLFLAG_RDTUN, &t4_nofldtxq_vi, 0,
 312     "Number of offload TX queues per VI");
 313
 314 #define NOFLDRXQ_VI 1
 315 static int t4_nofldrxq_vi = -NOFLDRXQ_VI;
 316 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nofldrxq_vi, CTLFLAG_RDTUN, &t4_nofldrxq_vi, 0,
 317     "Number of offload RX queues per VI");
 318
 319 #define TMR_IDX_OFLD 1
 320 int t4_tmr_idx_ofld = TMR_IDX_OFLD;
 321 SYSCTL_INT(_hw_cxgbe, OID_AUTO, holdoff_timer_idx_ofld, CTLFLAG_RDTUN,
 322     &t4_tmr_idx_ofld, 0, "Holdoff timer index for offload queues");
 323
 324 #define PKTC_IDX_OFLD (-1)
 325 int t4_pktc_idx_ofld = PKTC_IDX_OFLD;
 326 SYSCTL_INT(_hw_cxgbe, OID_AUTO, holdoff_pktc_idx_ofld, CTLFLAG_RDTUN,
 327     &t4_pktc_idx_ofld, 0, "holdoff packet counter index for offload queues");
 328
 329 /* 0 means chip/fw default, non-zero number is value in microseconds */
 330 static u_long t4_toe_keepalive_idle = 0;
 331 SYSCTL_ULONG(_hw_cxgbe_toe, OID_AUTO, keepalive_idle, CTLFLAG_RDTUN,
 332     &t4_toe_keepalive_idle, 0, "TOE keepalive idle timer (us)");
 333
 334 /* 0 means chip/fw default, non-zero number is value in microseconds */
 335 static u_long t4_toe_keepalive_interval = 0;
 336 SYSCTL_ULONG(_hw_cxgbe_toe, OID_AUTO, keepalive_interval, CTLFLAG_RDTUN,
 337     &t4_toe_keepalive_interval, 0, "TOE keepalive interval timer (us)");
 338
 339 /* 0 means chip/fw default, non-zero number is # of keepalives before abort */
 340 static int t4_toe_keepalive_count = 0;
 341 SYSCTL_INT(_hw_cxgbe_toe, OID_AUTO, keepalive_count, CTLFLAG_RDTUN,
 342     &t4_toe_keepalive_count, 0, "Number of TOE keepalive probes before abort");
 343
 344 /* 0 means chip/fw default, non-zero number is value in microseconds */
 345 static u_long t4_toe_rexmt_min = 0;
 346 SYSCTL_ULONG(_hw_cxgbe_toe, OID_AUTO, rexmt_min, CTLFLAG_RDTUN,
 347     &t4_toe_rexmt_min, 0, "Minimum TOE retransmit interval (us)");
 348
 349 /* 0 means chip/fw default, non-zero number is value in microseconds */
 350 static u_long t4_toe_rexmt_max = 0;
 351 SYSCTL_ULONG(_hw_cxgbe_toe, OID_AUTO, rexmt_max, CTLFLAG_RDTUN,
 352     &t4_toe_rexmt_max, 0, "Maximum TOE retransmit interval (us)");
 353
 354 /* 0 means chip/fw default, non-zero number is # of rexmt before abort */
 355 static int t4_toe_rexmt_count = 0;
 356 SYSCTL_INT(_hw_cxgbe_toe, OID_AUTO, rexmt_count, CTLFLAG_RDTUN,
 357     &t4_toe_rexmt_count, 0, "Number of TOE retransmissions before abort");
 358
 359 /* -1 means chip/fw default, other values are raw backoff values to use */
 360 static int t4_toe_rexmt_backoff[16] = {
 361         -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1
 362 };
 363 SYSCTL_NODE(_hw_cxgbe_toe, OID_AUTO, rexmt_backoff, CTLFLAG_RD, 0,
 364     "cxgbe(4) TOE retransmit backoff values");
 365 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 0, CTLFLAG_RDTUN,
 366     &t4_toe_rexmt_backoff[0], 0, "");
 367 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 1, CTLFLAG_RDTUN,
 368     &t4_toe_rexmt_backoff[1], 0, "");
 369 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 2, CTLFLAG_RDTUN,
 370     &t4_toe_rexmt_backoff[2], 0, "");
 371 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 3, CTLFLAG_RDTUN,
 372     &t4_toe_rexmt_backoff[3], 0, "");
 373 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 4, CTLFLAG_RDTUN,
 374     &t4_toe_rexmt_backoff[4], 0, "");
 375 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 5, CTLFLAG_RDTUN,
 376     &t4_toe_rexmt_backoff[5], 0, "");
 377 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 6, CTLFLAG_RDTUN,
 378     &t4_toe_rexmt_backoff[6], 0, "");
 379 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 7, CTLFLAG_RDTUN,
 380     &t4_toe_rexmt_backoff[7], 0, "");
 381 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 8, CTLFLAG_RDTUN,
 382     &t4_toe_rexmt_backoff[8], 0, "");
 383 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 9, CTLFLAG_RDTUN,
 384     &t4_toe_rexmt_backoff[9], 0, "");
 385 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 10, CTLFLAG_RDTUN,
 386     &t4_toe_rexmt_backoff[10], 0, "");
 387 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 11, CTLFLAG_RDTUN,
 388     &t4_toe_rexmt_backoff[11], 0, "");
 389 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 12, CTLFLAG_RDTUN,
 390     &t4_toe_rexmt_backoff[12], 0, "");
 391 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 13, CTLFLAG_RDTUN,
 392     &t4_toe_rexmt_backoff[13], 0, "");
 393 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 14, CTLFLAG_RDTUN,
 394     &t4_toe_rexmt_backoff[14], 0, "");
 395 SYSCTL_INT(_hw_cxgbe_toe_rexmt_backoff, OID_AUTO, 15, CTLFLAG_RDTUN,
 396     &t4_toe_rexmt_backoff[15], 0, "");
 397 #endif
 398
 399 #ifdef DEV_NETMAP
 400 #define NNMTXQ_VI 2
 401 static int t4_nnmtxq_vi = -NNMTXQ_VI;
 402 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nnmtxq_vi, CTLFLAG_RDTUN, &t4_nnmtxq_vi, 0,
 403     "Number of netmap TX queues per VI");
 404
 405 #define NNMRXQ_VI 2
 406 static int t4_nnmrxq_vi = -NNMRXQ_VI;
 407 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nnmrxq_vi, CTLFLAG_RDTUN, &t4_nnmrxq_vi, 0,
 408     "Number of netmap RX queues per VI");
 409 #endif
 410
 411 /*
 412  * Holdoff parameters for ports.
 413  */
 414 #define TMR_IDX 1
 415 int t4_tmr_idx = TMR_IDX;
 416 SYSCTL_INT(_hw_cxgbe, OID_AUTO, holdoff_timer_idx, CTLFLAG_RDTUN, &t4_tmr_idx,
 417     0, "Holdoff timer index");
 418 TUNABLE_INT("hw.cxgbe.holdoff_timer_idx_10G", &t4_tmr_idx);     /* Old name */
 419
 420 #define PKTC_IDX (-1)
 421 int t4_pktc_idx = PKTC_IDX;
 422 SYSCTL_INT(_hw_cxgbe, OID_AUTO, holdoff_pktc_idx, CTLFLAG_RDTUN, &t4_pktc_idx,
 423     0, "Holdoff packet counter index");
 424 TUNABLE_INT("hw.cxgbe.holdoff_pktc_idx_10G", &t4_pktc_idx);     /* Old name */
 425
 426 /*
 427  * Size (# of entries) of each tx and rx queue.
 428  */
 429 unsigned int t4_qsize_txq = TX_EQ_QSIZE;
 430 SYSCTL_INT(_hw_cxgbe, OID_AUTO, qsize_txq, CTLFLAG_RDTUN, &t4_qsize_txq, 0,
 431     "Number of descriptors in each TX queue");
 432
 433 unsigned int t4_qsize_rxq = RX_IQ_QSIZE;
 434 SYSCTL_INT(_hw_cxgbe, OID_AUTO, qsize_rxq, CTLFLAG_RDTUN, &t4_qsize_rxq, 0,
 435     "Number of descriptors in each RX queue");
 436
 437 /*
 438  * Interrupt types allowed (bits 0, 1, 2 = INTx, MSI, MSI-X respectively).
 439  */
 440 int t4_intr_types = INTR_MSIX | INTR_MSI | INTR_INTX;
 441 SYSCTL_INT(_hw_cxgbe, OID_AUTO, interrupt_types, CTLFLAG_RDTUN, &t4_intr_types,
 442     0, "Interrupt types allowed (bit 0 = INTx, 1 = MSI, 2 = MSI-X)");
 443
 444 /*
 445  * Configuration file.  All the _CF names here are special.
 446  */
 447 #define DEFAULT_CF      "default"
 448 #define BUILTIN_CF      "built-in"
 449 #define FLASH_CF        "flash"
 450 #define UWIRE_CF        "uwire"
 451 #define FPGA_CF         "fpga"
 452 static char t4_cfg_file[32] = DEFAULT_CF;
 453 SYSCTL_STRING(_hw_cxgbe, OID_AUTO, config_file, CTLFLAG_RDTUN, t4_cfg_file,
 454     sizeof(t4_cfg_file), "Firmware configuration file");
 455
 456 /*
 457  * PAUSE settings (bit 0, 1, 2 = rx_pause, tx_pause, pause_autoneg respectively).
 458  * rx_pause = 1 to heed incoming PAUSE frames, 0 to ignore them.
 459  * tx_pause = 1 to emit PAUSE frames when the rx FIFO reaches its high water
 460  *            mark or when signalled to do so, 0 to never emit PAUSE.
 461  * pause_autoneg = 1 means PAUSE will be negotiated if possible and the
 462  *                 negotiated settings will override rx_pause/tx_pause.
 463  *                 Otherwise rx_pause/tx_pause are applied forcibly.
 464  */
 465 static int t4_pause_settings = PAUSE_RX | PAUSE_TX | PAUSE_AUTONEG;
 466 SYSCTL_INT(_hw_cxgbe, OID_AUTO, pause_settings, CTLFLAG_RDTUN,
 467     &t4_pause_settings, 0,
 468     "PAUSE settings (bit 0 = rx_pause, 1 = tx_pause, 2 = pause_autoneg)");
 469
 470 /*
 471  * Forward Error Correction settings (bit 0, 1 = RS, BASER respectively).
 472  * -1 to run with the firmware default.  Same as FEC_AUTO (bit 5)
 473  *  0 to disable FEC.
 474  */
 475 static int t4_fec = -1;
 476 SYSCTL_INT(_hw_cxgbe, OID_AUTO, fec, CTLFLAG_RDTUN, &t4_fec, 0,
 477     "Forward Error Correction (bit 0 = RS, bit 1 = BASER_RS)");
 478
 479 /*
 480  * Link autonegotiation.
 481  * -1 to run with the firmware default.
 482  *  0 to disable.
 483  *  1 to enable.
 484  */
 485 static int t4_autoneg = -1;
 486 SYSCTL_INT(_hw_cxgbe, OID_AUTO, autoneg, CTLFLAG_RDTUN, &t4_autoneg, 0,
 487     "Link autonegotiation");
 488
 489 /*
 490  * Firmware auto-install by driver during attach (0, 1, 2 = prohibited, allowed,
 491  * encouraged respectively).  '-n' is the same as 'n' except the firmware
 492  * version used in the checks is read from the firmware bundled with the driver.
 493  */
 494 static int t4_fw_install = 1;
 495 SYSCTL_INT(_hw_cxgbe, OID_AUTO, fw_install, CTLFLAG_RDTUN, &t4_fw_install, 0,
 496     "Firmware auto-install (0 = prohibited, 1 = allowed, 2 = encouraged)");
 497
 498 /*
 499  * ASIC features that will be used.  Disable the ones you don't want so that the
 500  * chip resources aren't wasted on features that will not be used.
 501  */
 502 static int t4_nbmcaps_allowed = 0;
 503 SYSCTL_INT(_hw_cxgbe, OID_AUTO, nbmcaps_allowed, CTLFLAG_RDTUN,
 504     &t4_nbmcaps_allowed, 0, "Default NBM capabilities");
 505
 506 static int t4_linkcaps_allowed = 0;     /* No DCBX, PPP, etc. by default */
 507 SYSCTL_INT(_hw_cxgbe, OID_AUTO, linkcaps_allowed, CTLFLAG_RDTUN,
 508     &t4_linkcaps_allowed, 0, "Default link capabilities");
 509
 510 static int t4_switchcaps_allowed = FW_CAPS_CONFIG_SWITCH_INGRESS |
 511     FW_CAPS_CONFIG_SWITCH_EGRESS;
 512 SYSCTL_INT(_hw_cxgbe, OID_AUTO, switchcaps_allowed, CTLFLAG_RDTUN,
 513     &t4_switchcaps_allowed, 0, "Default switch capabilities");
 514
 515 #ifdef RATELIMIT
 516 static int t4_niccaps_allowed = FW_CAPS_CONFIG_NIC |
 517         FW_CAPS_CONFIG_NIC_HASHFILTER | FW_CAPS_CONFIG_NIC_ETHOFLD;
 518 #else
 519 static int t4_niccaps_allowed = FW_CAPS_CONFIG_NIC |
 520         FW_CAPS_CONFIG_NIC_HASHFILTER;
 521 #endif
 522 SYSCTL_INT(_hw_cxgbe, OID_AUTO, niccaps_allowed, CTLFLAG_RDTUN,
 523     &t4_niccaps_allowed, 0, "Default NIC capabilities");
 524
 525 static int t4_toecaps_allowed = -1;
 526 SYSCTL_INT(_hw_cxgbe, OID_AUTO, toecaps_allowed, CTLFLAG_RDTUN,
 527     &t4_toecaps_allowed, 0, "Default TCP offload capabilities");
 528
 529 static int t4_rdmacaps_allowed = -1;
 530 SYSCTL_INT(_hw_cxgbe, OID_AUTO, rdmacaps_allowed, CTLFLAG_RDTUN,
 531     &t4_rdmacaps_allowed, 0, "Default RDMA capabilities");
 532
 533 static int t4_cryptocaps_allowed = -1;
 534 SYSCTL_INT(_hw_cxgbe, OID_AUTO, cryptocaps_allowed, CTLFLAG_RDTUN,
 535     &t4_cryptocaps_allowed, 0, "Default crypto capabilities");
 536
 537 static int t4_iscsicaps_allowed = -1;
 538 SYSCTL_INT(_hw_cxgbe, OID_AUTO, iscsicaps_allowed, CTLFLAG_RDTUN,
 539     &t4_iscsicaps_allowed, 0, "Default iSCSI capabilities");
 540
 541 static int t4_fcoecaps_allowed = 0;
 542 SYSCTL_INT(_hw_cxgbe, OID_AUTO, fcoecaps_allowed, CTLFLAG_RDTUN,
 543     &t4_fcoecaps_allowed, 0, "Default FCoE capabilities");
 544
 545 static int t5_write_combine = 0;
 546 SYSCTL_INT(_hw_cxl, OID_AUTO, write_combine, CTLFLAG_RDTUN, &t5_write_combine,
 547     0, "Use WC instead of UC for BAR2");
 548
 549 static int t4_num_vis = 1;
 550 SYSCTL_INT(_hw_cxgbe, OID_AUTO, num_vis, CTLFLAG_RDTUN, &t4_num_vis, 0,
 551     "Number of VIs per port");
 552
 553 /*
 554  * PCIe Relaxed Ordering.
 555  * -1: driver should figure out a good value.
 556  * 0: disable RO.
 557  * 1: enable RO.
 558  * 2: leave RO alone.
 559  */
 560 static int pcie_relaxed_ordering = -1;
 561 SYSCTL_INT(_hw_cxgbe, OID_AUTO, pcie_relaxed_ordering, CTLFLAG_RDTUN,
 562     &pcie_relaxed_ordering, 0,
 563     "PCIe Relaxed Ordering: 0 = disable, 1 = enable, 2 = leave alone");
 564
 565 static int t4_panic_on_fatal_err = 0;
 566 SYSCTL_INT(_hw_cxgbe, OID_AUTO, panic_on_fatal_err, CTLFLAG_RDTUN,
 567     &t4_panic_on_fatal_err, 0, "panic on fatal errors");
 568
 569 #ifdef TCP_OFFLOAD
 570 /*
 571  * TOE tunables.
 572  */
 573 static int t4_cop_managed_offloading = 0;
 574 SYSCTL_INT(_hw_cxgbe, OID_AUTO, cop_managed_offloading, CTLFLAG_RDTUN,
 575     &t4_cop_managed_offloading, 0,
 576     "COP (Connection Offload Policy) controls all TOE offload");
 577 #endif
 578
 579 /* Functions used by VIs to obtain unique MAC addresses for each VI. */
 580 static int vi_mac_funcs[] = {
 581         FW_VI_FUNC_ETH,
 582         FW_VI_FUNC_OFLD,
 583         FW_VI_FUNC_IWARP,
 584         FW_VI_FUNC_OPENISCSI,
 585         FW_VI_FUNC_OPENFCOE,
 586         FW_VI_FUNC_FOISCSI,
 587         FW_VI_FUNC_FOFCOE,
 588 };
 589
 590 struct intrs_and_queues {
 591         uint16_t intr_type;     /* INTx, MSI, or MSI-X */
 592         uint16_t num_vis;       /* number of VIs for each port */
 593         uint16_t nirq;          /* Total # of vectors */
 594         uint16_t ntxq;          /* # of NIC txq's for each port */
 595         uint16_t nrxq;          /* # of NIC rxq's for each port */
 596         uint16_t nofldtxq;      /* # of TOE/ETHOFLD txq's for each port */
 597         uint16_t nofldrxq;      /* # of TOE rxq's for each port */
 598
 599         /* The vcxgbe/vcxl interfaces use these and not the ones above. */
 600         uint16_t ntxq_vi;       /* # of NIC txq's */
 601         uint16_t nrxq_vi;       /* # of NIC rxq's */
 602         uint16_t nofldtxq_vi;   /* # of TOE txq's */
 603         uint16_t nofldrxq_vi;   /* # of TOE rxq's */
 604         uint16_t nnmtxq_vi;     /* # of netmap txq's */
 605         uint16_t nnmrxq_vi;     /* # of netmap rxq's */
 606 };
 607
 608 static void setup_memwin(struct adapter *);
 609 static void position_memwin(struct adapter *, int, uint32_t);
 610 static int validate_mem_range(struct adapter *, uint32_t, uint32_t);
 611 static int fwmtype_to_hwmtype(int);
 612 static int validate_mt_off_len(struct adapter *, int, uint32_t, uint32_t,
 613     uint32_t *);
 614 static int fixup_devlog_params(struct adapter *);
 615 static int cfg_itype_and_nqueues(struct adapter *, struct intrs_and_queues *);
 616 static int contact_firmware(struct adapter *);
 617 static int partition_resources(struct adapter *);
 618 static int get_params__pre_init(struct adapter *);
 619 static int set_params__pre_init(struct adapter *);
 620 static int get_params__post_init(struct adapter *);
 621 static int set_params__post_init(struct adapter *);
 622 static void t4_set_desc(struct adapter *);
 623 static bool fixed_ifmedia(struct port_info *);
 624 static void build_medialist(struct port_info *);
 625 static void init_link_config(struct port_info *);
 626 static int fixup_link_config(struct port_info *);
 627 static int apply_link_config(struct port_info *);
 628 static int cxgbe_init_synchronized(struct vi_info *);
 629 static int cxgbe_uninit_synchronized(struct vi_info *);
 630 static void quiesce_txq(struct adapter *, struct sge_txq *);
 631 static void quiesce_wrq(struct adapter *, struct sge_wrq *);
 632 static void quiesce_iq(struct adapter *, struct sge_iq *);
 633 static void quiesce_fl(struct adapter *, struct sge_fl *);
 634 static int t4_alloc_irq(struct adapter *, struct irq *, int rid,
 635     driver_intr_t *, void *, char *);
 636 static int t4_free_irq(struct adapter *, struct irq *);
 637 static void t4_init_atid_table(struct adapter *);
 638 static void t4_free_atid_table(struct adapter *);
 639 static void get_regs(struct adapter *, struct t4_regdump *, uint8_t *);
 640 static void vi_refresh_stats(struct adapter *, struct vi_info *);
 641 static void cxgbe_refresh_stats(struct adapter *, struct port_info *);
 642 static void cxgbe_tick(void *);
 643 static void cxgbe_sysctls(struct port_info *);
 644 static int sysctl_int_array(SYSCTL_HANDLER_ARGS);
 645 static int sysctl_bitfield_8b(SYSCTL_HANDLER_ARGS);
 646 static int sysctl_bitfield_16b(SYSCTL_HANDLER_ARGS);
 647 static int sysctl_btphy(SYSCTL_HANDLER_ARGS);
 648 static int sysctl_noflowq(SYSCTL_HANDLER_ARGS);
 649 static int sysctl_holdoff_tmr_idx(SYSCTL_HANDLER_ARGS);
 650 static int sysctl_holdoff_pktc_idx(SYSCTL_HANDLER_ARGS);
 651 static int sysctl_qsize_rxq(SYSCTL_HANDLER_ARGS);
 652 static int sysctl_qsize_txq(SYSCTL_HANDLER_ARGS);
 653 static int sysctl_pause_settings(SYSCTL_HANDLER_ARGS);
 654 static int sysctl_fec(SYSCTL_HANDLER_ARGS);
 655 static int sysctl_autoneg(SYSCTL_HANDLER_ARGS);
 656 static int sysctl_handle_t4_reg64(SYSCTL_HANDLER_ARGS);
 657 static int sysctl_temperature(SYSCTL_HANDLER_ARGS);
 658 static int sysctl_vdd(SYSCTL_HANDLER_ARGS);
 659 static int sysctl_loadavg(SYSCTL_HANDLER_ARGS);
 660 static int sysctl_cctrl(SYSCTL_HANDLER_ARGS);
 661 static int sysctl_cim_ibq_obq(SYSCTL_HANDLER_ARGS);
 662 static int sysctl_cim_la(SYSCTL_HANDLER_ARGS);
 663 static int sysctl_cim_ma_la(SYSCTL_HANDLER_ARGS);
 664 static int sysctl_cim_pif_la(SYSCTL_HANDLER_ARGS);
 665 static int sysctl_cim_qcfg(SYSCTL_HANDLER_ARGS);
 666 static int sysctl_cpl_stats(SYSCTL_HANDLER_ARGS);
 667 static int sysctl_ddp_stats(SYSCTL_HANDLER_ARGS);
 668 static int sysctl_devlog(SYSCTL_HANDLER_ARGS);
 669 static int sysctl_fcoe_stats(SYSCTL_HANDLER_ARGS);
 670 static int sysctl_hw_sched(SYSCTL_HANDLER_ARGS);
 671 static int sysctl_lb_stats(SYSCTL_HANDLER_ARGS);
 672 static int sysctl_linkdnrc(SYSCTL_HANDLER_ARGS);
 673 static int sysctl_meminfo(SYSCTL_HANDLER_ARGS);
 674 static int sysctl_mps_tcam(SYSCTL_HANDLER_ARGS);
 675 static int sysctl_mps_tcam_t6(SYSCTL_HANDLER_ARGS);
 676 static int sysctl_path_mtus(SYSCTL_HANDLER_ARGS);
 677 static int sysctl_pm_stats(SYSCTL_HANDLER_ARGS);
 678 static int sysctl_rdma_stats(SYSCTL_HANDLER_ARGS);
 679 static int sysctl_tcp_stats(SYSCTL_HANDLER_ARGS);
 680 static int sysctl_tids(SYSCTL_HANDLER_ARGS);
 681 static int sysctl_tp_err_stats(SYSCTL_HANDLER_ARGS);
 682 static int sysctl_tp_la_mask(SYSCTL_HANDLER_ARGS);
 683 static int sysctl_tp_la(SYSCTL_HANDLER_ARGS);
 684 static int sysctl_tx_rate(SYSCTL_HANDLER_ARGS);
 685 static int sysctl_ulprx_la(SYSCTL_HANDLER_ARGS);
 686 static int sysctl_wcwr_stats(SYSCTL_HANDLER_ARGS);
 687 static int sysctl_cpus(SYSCTL_HANDLER_ARGS);
 688 #ifdef TCP_OFFLOAD
 689 static int sysctl_tls_rx_ports(SYSCTL_HANDLER_ARGS);
 690 static int sysctl_tp_tick(SYSCTL_HANDLER_ARGS);
 691 static int sysctl_tp_dack_timer(SYSCTL_HANDLER_ARGS);
 692 static int sysctl_tp_timer(SYSCTL_HANDLER_ARGS);
 693 static int sysctl_tp_shift_cnt(SYSCTL_HANDLER_ARGS);
 694 static int sysctl_tp_backoff(SYSCTL_HANDLER_ARGS);
 695 static int sysctl_holdoff_tmr_idx_ofld(SYSCTL_HANDLER_ARGS);
 696 static int sysctl_holdoff_pktc_idx_ofld(SYSCTL_HANDLER_ARGS);
 697 #endif
 698 static int get_sge_context(struct adapter *, struct t4_sge_context *);
 699 static int load_fw(struct adapter *, struct t4_data *);
 700 static int load_cfg(struct adapter *, struct t4_data *);
 701 static int load_boot(struct adapter *, struct t4_bootrom *);
 702 static int load_bootcfg(struct adapter *, struct t4_data *);
 703 static int cudbg_dump(struct adapter *, struct t4_cudbg_dump *);
 704 static void free_offload_policy(struct t4_offload_policy *);
 705 static int set_offload_policy(struct adapter *, struct t4_offload_policy *);
 706 static int read_card_mem(struct adapter *, int, struct t4_mem_range *);
 707 static int read_i2c(struct adapter *, struct t4_i2c_data *);
 708 static int clear_stats(struct adapter *, u_int);
 709 #ifdef TCP_OFFLOAD
 710 static int toe_capability(struct vi_info *, int);
 711 #endif
 712 static int mod_event(module_t, int, void *);
 713 static int notify_siblings(device_t, int);
 714
 715 struct {
 716         uint16_t device;
 717         char *desc;
 718 } t4_pciids[] = {
 719         {0xa000, "Chelsio Terminator 4 FPGA"},
 720         {0x4400, "Chelsio T440-dbg"},
 721         {0x4401, "Chelsio T420-CR"},
 722         {0x4402, "Chelsio T422-CR"},
 723         {0x4403, "Chelsio T440-CR"},
 724         {0x4404, "Chelsio T420-BCH"},
 725         {0x4405, "Chelsio T440-BCH"},
 726         {0x4406, "Chelsio T440-CH"},
 727         {0x4407, "Chelsio T420-SO"},
 728         {0x4408, "Chelsio T420-CX"},
 729         {0x4409, "Chelsio T420-BT"},
 730         {0x440a, "Chelsio T404-BT"},
 731         {0x440e, "Chelsio T440-LP-CR"},
 732 }, t5_pciids[] = {
 733         {0xb000, "Chelsio Terminator 5 FPGA"},
 734         {0x5400, "Chelsio T580-dbg"},
 735         {0x5401,  "Chelsio T520-CR"},           /* 2 x 10G */
 736         {0x5402,  "Chelsio T522-CR"},           /* 2 x 10G, 2 X 1G */
 737         {0x5403,  "Chelsio T540-CR"},           /* 4 x 10G */
 738         {0x5407,  "Chelsio T520-SO"},           /* 2 x 10G, nomem */
 739         {0x5409,  "Chelsio T520-BT"},           /* 2 x 10GBaseT */
 740         {0x540a,  "Chelsio T504-BT"},           /* 4 x 1G */
 741         {0x540d,  "Chelsio T580-CR"},           /* 2 x 40G */
 742         {0x540e,  "Chelsio T540-LP-CR"},        /* 4 x 10G */
 743         {0x5410,  "Chelsio T580-LP-CR"},        /* 2 x 40G */
 744         {0x5411,  "Chelsio T520-LL-CR"},        /* 2 x 10G */
 745         {0x5412,  "Chelsio T560-CR"},           /* 1 x 40G, 2 x 10G */
 746         {0x5414,  "Chelsio T580-LP-SO-CR"},     /* 2 x 40G, nomem */
 747         {0x5415,  "Chelsio T502-BT"},           /* 2 x 1G */
 748         {0x5418,  "Chelsio T540-BT"},           /* 4 x 10GBaseT */
 749         {0x5419,  "Chelsio T540-LP-BT"},        /* 4 x 10GBaseT */
 750         {0x541a,  "Chelsio T540-SO-BT"},        /* 4 x 10GBaseT, nomem */
 751         {0x541b,  "Chelsio T540-SO-CR"},        /* 4 x 10G, nomem */
 752
 753         /* Custom */
 754         {0x5483, "Custom T540-CR"},
 755         {0x5484, "Custom T540-BT"},
 756 }, t6_pciids[] = {
 757         {0xc006, "Chelsio Terminator 6 FPGA"},  /* T6 PE10K6 FPGA (PF0) */
 758         {0x6400, "Chelsio T6-DBG-25"},          /* 2 x 10/25G, debug */
 759         {0x6401, "Chelsio T6225-CR"},           /* 2 x 10/25G */
 760         {0x6402, "Chelsio T6225-SO-CR"},        /* 2 x 10/25G, nomem */
 761         {0x6403, "Chelsio T6425-CR"},           /* 4 x 10/25G */
 762         {0x6404, "Chelsio T6425-SO-CR"},        /* 4 x 10/25G, nomem */
 763         {0x6405, "Chelsio T6225-OCP-SO"},       /* 2 x 10/25G, nomem */
 764         {0x6406, "Chelsio T62100-OCP-SO"},      /* 2 x 40/50/100G, nomem */
 765         {0x6407, "Chelsio T62100-LP-CR"},       /* 2 x 40/50/100G */
 766         {0x6408, "Chelsio T62100-SO-CR"},       /* 2 x 40/50/100G, nomem */
 767         {0x6409, "Chelsio T6210-BT"},           /* 2 x 10GBASE-T */
 768         {0x640d, "Chelsio T62100-CR"},          /* 2 x 40/50/100G */
 769         {0x6410, "Chelsio T6-DBG-100"},         /* 2 x 40/50/100G, debug */
 770         {0x6411, "Chelsio T6225-LL-CR"},        /* 2 x 10/25G */
 771         {0x6414, "Chelsio T61100-OCP-SO"},      /* 1 x 40/50/100G, nomem */
 772         {0x6415, "Chelsio T6201-BT"},           /* 2 x 1000BASE-T */
 773
 774         /* Custom */
 775         {0x6480, "Custom T6225-CR"},
 776         {0x6481, "Custom T62100-CR"},
 777         {0x6482, "Custom T6225-CR"},
 778         {0x6483, "Custom T62100-CR"},
 779         {0x6484, "Custom T64100-CR"},
 780         {0x6485, "Custom T6240-SO"},
 781         {0x6486, "Custom T6225-SO-CR"},
 782         {0x6487, "Custom T6225-CR"},
 783 };
 784
 785 #ifdef TCP_OFFLOAD
 786 /*
 787  * service_iq_fl() has an iq and needs the fl.  Offset of fl from the iq should
 788  * be exactly the same for both rxq and ofld_rxq.
 789  */
 790 CTASSERT(offsetof(struct sge_ofld_rxq, iq) == offsetof(struct sge_rxq, iq));
 791 CTASSERT(offsetof(struct sge_ofld_rxq, fl) == offsetof(struct sge_rxq, fl));
 792 #endif
 793 CTASSERT(sizeof(struct cluster_metadata) <= CL_METADATA_SIZE);
 794
 795 static int
 796 t4_probe(device_t dev)
 797 {
 798         int i;
 799         uint16_t v = pci_get_vendor(dev);
 800         uint16_t d = pci_get_device(dev);
 801         uint8_t f = pci_get_function(dev);
 802
 803         if (v != PCI_VENDOR_ID_CHELSIO)
 804                 return (ENXIO);
 805
 806         /* Attach only to PF0 of the FPGA */
 807         if (d == 0xa000 && f != 0)
 808                 return (ENXIO);
 809
 810         for (i = 0; i < nitems(t4_pciids); i++) {
 811                 if (d == t4_pciids[i].device) {
 812                         device_set_desc(dev, t4_pciids[i].desc);
 813                         return (BUS_PROBE_DEFAULT);
 814                 }
 815         }
 816
 817         return (ENXIO);
 818 }
 819
 820 static int
 821 t5_probe(device_t dev)
 822 {
 823         int i;
 824         uint16_t v = pci_get_vendor(dev);
 825         uint16_t d = pci_get_device(dev);
 826         uint8_t f = pci_get_function(dev);
 827
 828         if (v != PCI_VENDOR_ID_CHELSIO)
 829                 return (ENXIO);
 830
 831         /* Attach only to PF0 of the FPGA */
 832         if (d == 0xb000 && f != 0)
 833                 return (ENXIO);
 834
 835         for (i = 0; i < nitems(t5_pciids); i++) {
 836                 if (d == t5_pciids[i].device) {
 837                         device_set_desc(dev, t5_pciids[i].desc);
 838                         return (BUS_PROBE_DEFAULT);
 839                 }
 840         }
 841
 842         return (ENXIO);
 843 }
 844
 845 static int
 846 t6_probe(device_t dev)
 847 {
 848         int i;
 849         uint16_t v = pci_get_vendor(dev);
 850         uint16_t d = pci_get_device(dev);
 851
 852         if (v != PCI_VENDOR_ID_CHELSIO)
 853                 return (ENXIO);
 854
 855         for (i = 0; i < nitems(t6_pciids); i++) {
 856                 if (d == t6_pciids[i].device) {
 857                         device_set_desc(dev, t6_pciids[i].desc);
 858                         return (BUS_PROBE_DEFAULT);
 859                 }
 860         }
 861
 862         return (ENXIO);
 863 }
 864
 865 static void
 866 t5_attribute_workaround(device_t dev)
 867 {
 868         device_t root_port;
 869         uint32_t v;
 870
 871         /*
 872          * The T5 chips do not properly echo the No Snoop and Relaxed
 873          * Ordering attributes when replying to a TLP from a Root
 874          * Port.  As a workaround, find the parent Root Port and
 875          * disable No Snoop and Relaxed Ordering.  Note that this
 876          * affects all devices under this root port.
 877          */
 878         root_port = pci_find_pcie_root_port(dev);
 879         if (root_port == NULL) {
 880                 device_printf(dev, "Unable to find parent root port\n");
 881                 return;
 882         }
 883
 884         v = pcie_adjust_config(root_port, PCIER_DEVICE_CTL,
 885             PCIEM_CTL_RELAXED_ORD_ENABLE | PCIEM_CTL_NOSNOOP_ENABLE, 0, 2);
 886         if ((v & (PCIEM_CTL_RELAXED_ORD_ENABLE | PCIEM_CTL_NOSNOOP_ENABLE)) !=
 887             0)
 888                 device_printf(dev, "Disabled No Snoop/Relaxed Ordering on %s\n",
 889                     device_get_nameunit(root_port));
 890 }
 891
 892 static const struct devnames devnames[] = {
 893         {
 894                 .nexus_name = "t4nex",
 895                 .ifnet_name = "cxgbe",
 896                 .vi_ifnet_name = "vcxgbe",
 897                 .pf03_drv_name = "t4iov",
 898                 .vf_nexus_name = "t4vf",
 899                 .vf_ifnet_name = "cxgbev"
 900         }, {
 901                 .nexus_name = "t5nex",
 902                 .ifnet_name = "cxl",
 903                 .vi_ifnet_name = "vcxl",
 904                 .pf03_drv_name = "t5iov",
 905                 .vf_nexus_name = "t5vf",
 906                 .vf_ifnet_name = "cxlv"
 907         }, {
 908                 .nexus_name = "t6nex",
 909                 .ifnet_name = "cc",
 910                 .vi_ifnet_name = "vcc",
 911                 .pf03_drv_name = "t6iov",
 912                 .vf_nexus_name = "t6vf",
 913                 .vf_ifnet_name = "ccv"
 914         }
 915 };
 916
 917 void
 918 t4_init_devnames(struct adapter *sc)
 919 {
 920         int id;
 921
 922         id = chip_id(sc);
 923         if (id >= CHELSIO_T4 && id - CHELSIO_T4 < nitems(devnames))
 924                 sc->names = &devnames[id - CHELSIO_T4];
 925         else {
 926                 device_printf(sc->dev, "chip id %d is not supported.\n", id);
 927                 sc->names = NULL;
 928         }
 929 }
 930
 931 static int
 932 t4_ifnet_unit(struct adapter *sc, struct port_info *pi)
 933 {
 934         const char *parent, *name;
 935         long value;
 936         int line, unit;
 937
 938         line = 0;
 939         parent = device_get_nameunit(sc->dev);
 940         name = sc->names->ifnet_name;
 941         while (resource_find_dev(&line, name, &unit, "at", parent) == 0) {
 942                 if (resource_long_value(name, unit, "port", &value) == 0 &&
 943                     value == pi->port_id)
 944                         return (unit);
 945         }
 946         return (-1);
 947 }
 948
 949 static int
 950 t4_attach(device_t dev)
 951 {
 952         struct adapter *sc;
 953         int rc = 0, i, j, rqidx, tqidx, nports;
 954         struct make_dev_args mda;
 955         struct intrs_and_queues iaq;
 956         struct sge *s;
 957         uint32_t *buf;
 958 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
 959         int ofld_tqidx;
 960 #endif
 961 #ifdef TCP_OFFLOAD
 962         int ofld_rqidx;
 963 #endif
 964 #ifdef DEV_NETMAP
 965         int nm_rqidx, nm_tqidx;
 966 #endif
 967         int num_vis;
 968
 969         sc = device_get_softc(dev);
 970         sc->dev = dev;
 971         TUNABLE_INT_FETCH("hw.cxgbe.dflags", &sc->debug_flags);
 972
 973         if ((pci_get_device(dev) & 0xff00) == 0x5400)
 974                 t5_attribute_workaround(dev);
 975         pci_enable_busmaster(dev);
 976         if (pci_find_cap(dev, PCIY_EXPRESS, &i) == 0) {
 977                 uint32_t v;
 978
 979                 pci_set_max_read_req(dev, 4096);
 980                 v = pci_read_config(dev, i + PCIER_DEVICE_CTL, 2);
 981                 sc->params.pci.mps = 128 << ((v & PCIEM_CTL_MAX_PAYLOAD) >> 5);
 982                 if (pcie_relaxed_ordering == 0 &&
 983                     (v & PCIEM_CTL_RELAXED_ORD_ENABLE) != 0) {
 984                         v &= ~PCIEM_CTL_RELAXED_ORD_ENABLE;
 985                         pci_write_config(dev, i + PCIER_DEVICE_CTL, v, 2);
 986                 } else if (pcie_relaxed_ordering == 1 &&
 987                     (v & PCIEM_CTL_RELAXED_ORD_ENABLE) == 0) {
 988                         v |= PCIEM_CTL_RELAXED_ORD_ENABLE;
 989                         pci_write_config(dev, i + PCIER_DEVICE_CTL, v, 2);
 990                 }
 991         }
 992
 993         sc->sge_gts_reg = MYPF_REG(A_SGE_PF_GTS);
 994         sc->sge_kdoorbell_reg = MYPF_REG(A_SGE_PF_KDOORBELL);
 995         sc->traceq = -1;
 996         mtx_init(&sc->ifp_lock, sc->ifp_lockname, 0, MTX_DEF);
 997         snprintf(sc->ifp_lockname, sizeof(sc->ifp_lockname), "%s tracer",
 998             device_get_nameunit(dev));
 999
1000         snprintf(sc->lockname, sizeof(sc->lockname), "%s",
1001             device_get_nameunit(dev));
1002         mtx_init(&sc->sc_lock, sc->lockname, 0, MTX_DEF);
1003         t4_add_adapter(sc);
1004
1005         mtx_init(&sc->sfl_lock, "starving freelists", 0, MTX_DEF);
1006         TAILQ_INIT(&sc->sfl);
1007         callout_init_mtx(&sc->sfl_callout, &sc->sfl_lock, 0);
1008
1009         mtx_init(&sc->reg_lock, "indirect register access", 0, MTX_DEF);
1010
1011         sc->policy = NULL;
1012         rw_init(&sc->policy_lock, "connection offload policy");
1013
1014         rc = t4_map_bars_0_and_4(sc);
1015         if (rc != 0)
1016                 goto done; /* error message displayed already */
1017
1018         memset(sc->chan_map, 0xff, sizeof(sc->chan_map));
1019
1020         /* Prepare the adapter for operation. */
1021         buf = malloc(PAGE_SIZE, M_CXGBE, M_ZERO | M_WAITOK);
1022         rc = -t4_prep_adapter(sc, buf);
1023         free(buf, M_CXGBE);
1024         if (rc != 0) {
1025                 device_printf(dev, "failed to prepare adapter: %d.\n", rc);
1026                 goto done;
1027         }
1028
1029         /*
1030          * This is the real PF# to which we're attaching.  Works from within PCI
1031          * passthrough environments too, where pci_get_function() could return a
1032          * different PF# depending on the passthrough configuration.  We need to
1033          * use the real PF# in all our communication with the firmware.
1034          */
1035         j = t4_read_reg(sc, A_PL_WHOAMI);
1036         sc->pf = chip_id(sc) <= CHELSIO_T5 ? G_SOURCEPF(j) : G_T6_SOURCEPF(j);
1037         sc->mbox = sc->pf;
1038
1039         t4_init_devnames(sc);
1040         if (sc->names == NULL) {
1041                 rc = ENOTSUP;
1042                 goto done; /* error message displayed already */
1043         }
1044
1045         /*
1046          * Do this really early, with the memory windows set up even before the
1047          * character device.  The userland tool's register i/o and mem read
1048          * will work even in "recovery mode".
1049          */
1050         setup_memwin(sc);
1051         if (t4_init_devlog_params(sc, 0) == 0)
1052                 fixup_devlog_params(sc);
1053         make_dev_args_init(&mda);
1054         mda.mda_devsw = &t4_cdevsw;
1055         mda.mda_uid = UID_ROOT;
1056         mda.mda_gid = GID_WHEEL;
1057         mda.mda_mode = 0600;
1058         mda.mda_si_drv1 = sc;
1059         rc = make_dev_s(&mda, &sc->cdev, "%s", device_get_nameunit(dev));
1060         if (rc != 0)
1061                 device_printf(dev, "failed to create nexus char device: %d.\n",
1062                     rc);
1063
1064         /* Go no further if recovery mode has been requested. */
1065         if (TUNABLE_INT_FETCH("hw.cxgbe.sos", &i) && i != 0) {
1066                 device_printf(dev, "recovery mode.\n");
1067                 goto done;
1068         }
1069
1070 #if defined(__i386__)
1071         if ((cpu_feature & CPUID_CX8) == 0) {
1072                 device_printf(dev, "64 bit atomics not available.\n");
1073                 rc = ENOTSUP;
1074                 goto done;
1075         }
1076 #endif
1077
1078         /* Contact the firmware and try to become the master driver. */
1079         rc = contact_firmware(sc);
1080         if (rc != 0)
1081                 goto done; /* error message displayed already */
1082         MPASS(sc->flags & FW_OK);
1083
1084         rc = get_params__pre_init(sc);
1085         if (rc != 0)
1086                 goto done; /* error message displayed already */
1087
1088         if (sc->flags & MASTER_PF) {
1089                 rc = partition_resources(sc);
1090                 if (rc != 0)
1091                         goto done; /* error message displayed already */
1092                 t4_intr_clear(sc);
1093         }
1094
1095         rc = get_params__post_init(sc);
1096         if (rc != 0)
1097                 goto done; /* error message displayed already */
1098
1099         rc = set_params__post_init(sc);
1100         if (rc != 0)
1101                 goto done; /* error message displayed already */
1102
1103         rc = t4_map_bar_2(sc);
1104         if (rc != 0)
1105                 goto done; /* error message displayed already */
1106
1107         rc = t4_create_dma_tag(sc);
1108         if (rc != 0)
1109                 goto done; /* error message displayed already */
1110
1111         /*
1112          * First pass over all the ports - allocate VIs and initialize some
1113          * basic parameters like mac address, port type, etc.
1114          */
1115         for_each_port(sc, i) {
1116                 struct port_info *pi;
1117
1118                 pi = malloc(sizeof(*pi), M_CXGBE, M_ZERO | M_WAITOK);
1119                 sc->port[i] = pi;
1120
1121                 /* These must be set before t4_port_init */
1122                 pi->adapter = sc;
1123                 pi->port_id = i;
1124                 /*
1125                  * XXX: vi[0] is special so we can't delay this allocation until
1126                  * pi->nvi's final value is known.
1127                  */
1128                 pi->vi = malloc(sizeof(struct vi_info) * t4_num_vis, M_CXGBE,
1129                     M_ZERO | M_WAITOK);
1130
1131                 /*
1132                  * Allocate the "main" VI and initialize parameters
1133                  * like mac addr.
1134                  */
1135                 rc = -t4_port_init(sc, sc->mbox, sc->pf, 0, i);
1136                 if (rc != 0) {
1137                         device_printf(dev, "unable to initialize port %d: %d\n",
1138                             i, rc);
1139                         free(pi->vi, M_CXGBE);
1140                         free(pi, M_CXGBE);
1141                         sc->port[i] = NULL;
1142                         goto done;
1143                 }
1144
1145                 snprintf(pi->lockname, sizeof(pi->lockname), "%sp%d",
1146                     device_get_nameunit(dev), i);
1147                 mtx_init(&pi->pi_lock, pi->lockname, 0, MTX_DEF);
1148                 sc->chan_map[pi->tx_chan] = i;
1149
1150                 /* All VIs on this port share this media. */
1151                 ifmedia_init(&pi->media, IFM_IMASK, cxgbe_media_change,
1152                     cxgbe_media_status);
1153
1154                 PORT_LOCK(pi);
1155                 init_link_config(pi);
1156                 fixup_link_config(pi);
1157                 build_medialist(pi);
1158                 if (fixed_ifmedia(pi))
1159                         pi->flags |= FIXED_IFMEDIA;
1160                 PORT_UNLOCK(pi);
1161
1162                 pi->dev = device_add_child(dev, sc->names->ifnet_name,
1163                     t4_ifnet_unit(sc, pi));
1164                 if (pi->dev == NULL) {
1165                         device_printf(dev,
1166                             "failed to add device for port %d.\n", i);
1167                         rc = ENXIO;
1168                         goto done;
1169                 }
1170                 pi->vi[0].dev = pi->dev;
1171                 device_set_softc(pi->dev, pi);
1172         }
1173
1174         /*
1175          * Interrupt type, # of interrupts, # of rx/tx queues, etc.
1176          */
1177         nports = sc->params.nports;
1178         rc = cfg_itype_and_nqueues(sc, &iaq);
1179         if (rc != 0)
1180                 goto done; /* error message displayed already */
1181
1182         num_vis = iaq.num_vis;
1183         sc->intr_type = iaq.intr_type;
1184         sc->intr_count = iaq.nirq;
1185
1186         s = &sc->sge;
1187         s->nrxq = nports * iaq.nrxq;
1188         s->ntxq = nports * iaq.ntxq;
1189         if (num_vis > 1) {
1190                 s->nrxq += nports * (num_vis - 1) * iaq.nrxq_vi;
1191                 s->ntxq += nports * (num_vis - 1) * iaq.ntxq_vi;
1192         }
1193         s->neq = s->ntxq + s->nrxq;     /* the free list in an rxq is an eq */
1194         s->neq += nports;               /* ctrl queues: 1 per port */
1195         s->niq = s->nrxq + 1;           /* 1 extra for firmware event queue */
1196 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
1197         if (is_offload(sc) || is_ethoffload(sc)) {
1198                 s->nofldtxq = nports * iaq.nofldtxq;
1199                 if (num_vis > 1)
1200                         s->nofldtxq += nports * (num_vis - 1) * iaq.nofldtxq_vi;
1201                 s->neq += s->nofldtxq;
1202
1203                 s->ofld_txq = malloc(s->nofldtxq * sizeof(struct sge_wrq),
1204                     M_CXGBE, M_ZERO | M_WAITOK);
1205         }
1206 #endif
1207 #ifdef TCP_OFFLOAD
1208         if (is_offload(sc)) {
1209                 s->nofldrxq = nports * iaq.nofldrxq;
1210                 if (num_vis > 1)
1211                         s->nofldrxq += nports * (num_vis - 1) * iaq.nofldrxq_vi;
1212                 s->neq += s->nofldrxq;  /* free list */
1213                 s->niq += s->nofldrxq;
1214
1215                 s->ofld_rxq = malloc(s->nofldrxq * sizeof(struct sge_ofld_rxq),
1216                     M_CXGBE, M_ZERO | M_WAITOK);
1217         }
1218 #endif
1219 #ifdef DEV_NETMAP
1220         if (num_vis > 1) {
1221                 s->nnmrxq = nports * (num_vis - 1) * iaq.nnmrxq_vi;
1222                 s->nnmtxq = nports * (num_vis - 1) * iaq.nnmtxq_vi;
1223         }
1224         s->neq += s->nnmtxq + s->nnmrxq;
1225         s->niq += s->nnmrxq;
1226
1227         s->nm_rxq = malloc(s->nnmrxq * sizeof(struct sge_nm_rxq),
1228             M_CXGBE, M_ZERO | M_WAITOK);
1229         s->nm_txq = malloc(s->nnmtxq * sizeof(struct sge_nm_txq),
1230             M_CXGBE, M_ZERO | M_WAITOK);
1231 #endif
1232
1233         s->ctrlq = malloc(nports * sizeof(struct sge_wrq), M_CXGBE,
1234             M_ZERO | M_WAITOK);
1235         s->rxq = malloc(s->nrxq * sizeof(struct sge_rxq), M_CXGBE,
1236             M_ZERO | M_WAITOK);
1237         s->txq = malloc(s->ntxq * sizeof(struct sge_txq), M_CXGBE,
1238             M_ZERO | M_WAITOK);
1239         s->iqmap = malloc(s->niq * sizeof(struct sge_iq *), M_CXGBE,
1240             M_ZERO | M_WAITOK);
1241         s->eqmap = malloc(s->neq * sizeof(struct sge_eq *), M_CXGBE,
1242             M_ZERO | M_WAITOK);
1243
1244         sc->irq = malloc(sc->intr_count * sizeof(struct irq), M_CXGBE,
1245             M_ZERO | M_WAITOK);
1246
1247         t4_init_l2t(sc, M_WAITOK);
1248         t4_init_smt(sc, M_WAITOK);
1249         t4_init_tx_sched(sc);
1250         t4_init_atid_table(sc);
1251 #ifdef RATELIMIT
1252         t4_init_etid_table(sc);
1253 #endif
1254 #ifdef INET6
1255         t4_init_clip_table(sc);
1256 #endif
1257         if (sc->vres.key.size != 0)
1258                 sc->key_map = vmem_create("T4TLS key map", sc->vres.key.start,
1259                     sc->vres.key.size, 32, 0, M_FIRSTFIT | M_WAITOK);
1260
1261         /*
1262          * Second pass over the ports.  This time we know the number of rx and
1263          * tx queues that each port should get.
1264          */
1265         rqidx = tqidx = 0;
1266 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
1267         ofld_tqidx = 0;
1268 #endif
1269 #ifdef TCP_OFFLOAD
1270         ofld_rqidx = 0;
1271 #endif
1272 #ifdef DEV_NETMAP
1273         nm_rqidx = nm_tqidx = 0;
1274 #endif
1275         for_each_port(sc, i) {
1276                 struct port_info *pi = sc->port[i];
1277                 struct vi_info *vi;
1278
1279                 if (pi == NULL)
1280                         continue;
1281
1282                 pi->nvi = num_vis;
1283                 for_each_vi(pi, j, vi) {
1284                         vi->pi = pi;
1285                         vi->qsize_rxq = t4_qsize_rxq;
1286                         vi->qsize_txq = t4_qsize_txq;
1287
1288                         vi->first_rxq = rqidx;
1289                         vi->first_txq = tqidx;
1290                         vi->tmr_idx = t4_tmr_idx;
1291                         vi->pktc_idx = t4_pktc_idx;
1292                         vi->nrxq = j == 0 ? iaq.nrxq : iaq.nrxq_vi;
1293                         vi->ntxq = j == 0 ? iaq.ntxq : iaq.ntxq_vi;
1294
1295                         rqidx += vi->nrxq;
1296                         tqidx += vi->ntxq;
1297
1298                         if (j == 0 && vi->ntxq > 1)
1299                                 vi->rsrv_noflowq = t4_rsrv_noflowq ? 1 : 0;
1300                         else
1301                                 vi->rsrv_noflowq = 0;
1302
1303 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
1304                         vi->first_ofld_txq = ofld_tqidx;
1305                         vi->nofldtxq = j == 0 ? iaq.nofldtxq : iaq.nofldtxq_vi;
1306                         ofld_tqidx += vi->nofldtxq;
1307 #endif
1308 #ifdef TCP_OFFLOAD
1309                         vi->ofld_tmr_idx = t4_tmr_idx_ofld;
1310                         vi->ofld_pktc_idx = t4_pktc_idx_ofld;
1311                         vi->first_ofld_rxq = ofld_rqidx;
1312                         vi->nofldrxq = j == 0 ? iaq.nofldrxq : iaq.nofldrxq_vi;
1313
1314                         ofld_rqidx += vi->nofldrxq;
1315 #endif
1316 #ifdef DEV_NETMAP
1317                         if (j > 0) {
1318                                 vi->first_nm_rxq = nm_rqidx;
1319                                 vi->first_nm_txq = nm_tqidx;
1320                                 vi->nnmrxq = iaq.nnmrxq_vi;
1321                                 vi->nnmtxq = iaq.nnmtxq_vi;
1322                                 nm_rqidx += vi->nnmrxq;
1323                                 nm_tqidx += vi->nnmtxq;
1324                         }
1325 #endif
1326                 }
1327         }
1328
1329         rc = t4_setup_intr_handlers(sc);
1330         if (rc != 0) {
1331                 device_printf(dev,
1332                     "failed to setup interrupt handlers: %d\n", rc);
1333                 goto done;
1334         }
1335
1336         rc = bus_generic_probe(dev);
1337         if (rc != 0) {
1338                 device_printf(dev, "failed to probe child drivers: %d\n", rc);
1339                 goto done;
1340         }
1341
1342         /*
1343          * Ensure thread-safe mailbox access (in debug builds).
1344          *
1345          * So far this was the only thread accessing the mailbox but various
1346          * ifnets and sysctls are about to be created and their handlers/ioctls
1347          * will access the mailbox from different threads.
1348          */
1349         sc->flags |= CHK_MBOX_ACCESS;
1350
1351         rc = bus_generic_attach(dev);
1352         if (rc != 0) {
1353                 device_printf(dev,
1354                     "failed to attach all child ports: %d\n", rc);
1355                 goto done;
1356         }
1357
1358         device_printf(dev,
1359             "PCIe gen%d x%d, %d ports, %d %s interrupt%s, %d eq, %d iq\n",
1360             sc->params.pci.speed, sc->params.pci.width, sc->params.nports,
1361             sc->intr_count, sc->intr_type == INTR_MSIX ? "MSI-X" :
1362             (sc->intr_type == INTR_MSI ? "MSI" : "INTx"),
1363             sc->intr_count > 1 ? "s" : "", sc->sge.neq, sc->sge.niq);
1364
1365         t4_set_desc(sc);
1366
1367         notify_siblings(dev, 0);
1368
1369 done:
1370         if (rc != 0 && sc->cdev) {
1371                 /* cdev was created and so cxgbetool works; recover that way. */
1372                 device_printf(dev,
1373                     "error during attach, adapter is now in recovery mode.\n");
1374                 rc = 0;
1375         }
1376
1377         if (rc != 0)
1378                 t4_detach_common(dev);
1379         else
1380                 t4_sysctls(sc);
1381
1382         return (rc);
1383 }
1384
1385 static int
1386 t4_child_location_str(device_t bus, device_t dev, char *buf, size_t buflen)
1387 {
1388         struct adapter *sc;
1389         struct port_info *pi;
1390         int i;
1391
1392         sc = device_get_softc(bus);
1393         buf[0] = '\0';
1394         for_each_port(sc, i) {
1395                 pi = sc->port[i];
1396                 if (pi != NULL && pi->dev == dev) {
1397                         snprintf(buf, buflen, "port=%d", pi->port_id);
1398                         break;
1399                 }
1400         }
1401         return (0);
1402 }
1403
1404 static int
1405 t4_ready(device_t dev)
1406 {
1407         struct adapter *sc;
1408
1409         sc = device_get_softc(dev);
1410         if (sc->flags & FW_OK)
1411                 return (0);
1412         return (ENXIO);
1413 }
1414
1415 static int
1416 t4_read_port_device(device_t dev, int port, device_t *child)
1417 {
1418         struct adapter *sc;
1419         struct port_info *pi;
1420
1421         sc = device_get_softc(dev);
1422         if (port < 0 || port >= MAX_NPORTS)
1423                 return (EINVAL);
1424         pi = sc->port[port];
1425         if (pi == NULL || pi->dev == NULL)
1426                 return (ENXIO);
1427         *child = pi->dev;
1428         return (0);
1429 }
1430
1431 static int
1432 notify_siblings(device_t dev, int detaching)
1433 {
1434         device_t sibling;
1435         int error, i;
1436
1437         error = 0;
1438         for (i = 0; i < PCI_FUNCMAX; i++) {
1439                 if (i == pci_get_function(dev))
1440                         continue;
1441                 sibling = pci_find_dbsf(pci_get_domain(dev), pci_get_bus(dev),
1442                     pci_get_slot(dev), i);
1443                 if (sibling == NULL || !device_is_attached(sibling))
1444                         continue;
1445                 if (detaching)
1446                         error = T4_DETACH_CHILD(sibling);
1447                 else
1448                         (void)T4_ATTACH_CHILD(sibling);
1449                 if (error)
1450                         break;
1451         }
1452         return (error);
1453 }
1454
1455 /*
1456  * Idempotent
1457  */
1458 static int
1459 t4_detach(device_t dev)
1460 {
1461         struct adapter *sc;
1462         int rc;
1463
1464         sc = device_get_softc(dev);
1465
1466         rc = notify_siblings(dev, 1);
1467         if (rc) {
1468                 device_printf(dev,
1469                     "failed to detach sibling devices: %d\n", rc);
1470                 return (rc);
1471         }
1472
1473         return (t4_detach_common(dev));
1474 }
1475
1476 int
1477 t4_detach_common(device_t dev)
1478 {
1479         struct adapter *sc;
1480         struct port_info *pi;
1481         int i, rc;
1482
1483         sc = device_get_softc(dev);
1484
1485         if (sc->cdev) {
1486                 destroy_dev(sc->cdev);
1487                 sc->cdev = NULL;
1488         }
1489
1490         sx_xlock(&t4_list_lock);
1491         SLIST_REMOVE(&t4_list, sc, adapter, link);
1492         sx_xunlock(&t4_list_lock);
1493
1494         sc->flags &= ~CHK_MBOX_ACCESS;
1495         if (sc->flags & FULL_INIT_DONE) {
1496                 if (!(sc->flags & IS_VF))
1497                         t4_intr_disable(sc);
1498         }
1499
1500         if (device_is_attached(dev)) {
1501                 rc = bus_generic_detach(dev);
1502                 if (rc) {
1503                         device_printf(dev,
1504                             "failed to detach child devices: %d\n", rc);
1505                         return (rc);
1506                 }
1507         }
1508
1509         for (i = 0; i < sc->intr_count; i++)
1510                 t4_free_irq(sc, &sc->irq[i]);
1511
1512         if ((sc->flags & (IS_VF | FW_OK)) == FW_OK)
1513                 t4_free_tx_sched(sc);
1514
1515         for (i = 0; i < MAX_NPORTS; i++) {
1516                 pi = sc->port[i];
1517                 if (pi) {
1518                         t4_free_vi(sc, sc->mbox, sc->pf, 0, pi->vi[0].viid);
1519                         if (pi->dev)
1520                                 device_delete_child(dev, pi->dev);
1521
1522                         mtx_destroy(&pi->pi_lock);
1523                         free(pi->vi, M_CXGBE);
1524                         free(pi, M_CXGBE);
1525                 }
1526         }
1527
1528         device_delete_children(dev);
1529
1530         if (sc->flags & FULL_INIT_DONE)
1531                 adapter_full_uninit(sc);
1532
1533         if ((sc->flags & (IS_VF | FW_OK)) == FW_OK)
1534                 t4_fw_bye(sc, sc->mbox);
1535
1536         if (sc->intr_type == INTR_MSI || sc->intr_type == INTR_MSIX)
1537                 pci_release_msi(dev);
1538
1539         if (sc->regs_res)
1540                 bus_release_resource(dev, SYS_RES_MEMORY, sc->regs_rid,
1541                     sc->regs_res);
1542
1543         if (sc->udbs_res)
1544                 bus_release_resource(dev, SYS_RES_MEMORY, sc->udbs_rid,
1545                     sc->udbs_res);
1546
1547         if (sc->msix_res)
1548                 bus_release_resource(dev, SYS_RES_MEMORY, sc->msix_rid,
1549                     sc->msix_res);
1550
1551         if (sc->l2t)
1552                 t4_free_l2t(sc->l2t);
1553         if (sc->smt)
1554                 t4_free_smt(sc->smt);
1555         t4_free_atid_table(sc);
1556 #ifdef RATELIMIT
1557         t4_free_etid_table(sc);
1558 #endif
1559         if (sc->key_map)
1560                 vmem_destroy(sc->key_map);
1561 #ifdef INET6
1562         t4_destroy_clip_table(sc);
1563 #endif
1564
1565 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
1566         free(sc->sge.ofld_txq, M_CXGBE);
1567 #endif
1568 #ifdef TCP_OFFLOAD
1569         free(sc->sge.ofld_rxq, M_CXGBE);
1570 #endif
1571 #ifdef DEV_NETMAP
1572         free(sc->sge.nm_rxq, M_CXGBE);
1573         free(sc->sge.nm_txq, M_CXGBE);
1574 #endif
1575         free(sc->irq, M_CXGBE);
1576         free(sc->sge.rxq, M_CXGBE);
1577         free(sc->sge.txq, M_CXGBE);
1578         free(sc->sge.ctrlq, M_CXGBE);
1579         free(sc->sge.iqmap, M_CXGBE);
1580         free(sc->sge.eqmap, M_CXGBE);
1581         free(sc->tids.ftid_tab, M_CXGBE);
1582         free(sc->tids.hpftid_tab, M_CXGBE);
1583         free_hftid_hash(&sc->tids);
1584         free(sc->tids.tid_tab, M_CXGBE);
1585         free(sc->tt.tls_rx_ports, M_CXGBE);
1586         t4_destroy_dma_tag(sc);
1587
1588         callout_drain(&sc->sfl_callout);
1589         if (mtx_initialized(&sc->tids.ftid_lock)) {
1590                 mtx_destroy(&sc->tids.ftid_lock);
1591                 cv_destroy(&sc->tids.ftid_cv);
1592         }
1593         if (mtx_initialized(&sc->tids.atid_lock))
1594                 mtx_destroy(&sc->tids.atid_lock);
1595         if (mtx_initialized(&sc->ifp_lock))
1596                 mtx_destroy(&sc->ifp_lock);
1597
1598         if (rw_initialized(&sc->policy_lock)) {
1599                 rw_destroy(&sc->policy_lock);
1600 #ifdef TCP_OFFLOAD
1601                 if (sc->policy != NULL)
1602                         free_offload_policy(sc->policy);
1603 #endif
1604         }
1605
1606         for (i = 0; i < NUM_MEMWIN; i++) {
1607                 struct memwin *mw = &sc->memwin[i];
1608
1609                 if (rw_initialized(&mw->mw_lock))
1610                         rw_destroy(&mw->mw_lock);
1611         }
1612
1613         mtx_destroy(&sc->sfl_lock);
1614         mtx_destroy(&sc->reg_lock);
1615         mtx_destroy(&sc->sc_lock);
1616
1617         bzero(sc, sizeof(*sc));
1618
1619         return (0);
1620 }
1621
1622 static int
1623 cxgbe_probe(device_t dev)
1624 {
1625         char buf[128];
1626         struct port_info *pi = device_get_softc(dev);
1627
1628         snprintf(buf, sizeof(buf), "port %d", pi->port_id);
1629         device_set_desc_copy(dev, buf);
1630
1631         return (BUS_PROBE_DEFAULT);
1632 }
1633
1634 #define T4_CAP (IFCAP_VLAN_HWTAGGING | IFCAP_VLAN_MTU | IFCAP_HWCSUM | \
1635     IFCAP_VLAN_HWCSUM | IFCAP_TSO | IFCAP_JUMBO_MTU | IFCAP_LRO | \
1636     IFCAP_VLAN_HWTSO | IFCAP_LINKSTATE | IFCAP_HWCSUM_IPV6 | IFCAP_HWSTATS | \
1637     IFCAP_HWRXTSTMP | IFCAP_NOMAP)
1638 #define T4_CAP_ENABLE (T4_CAP)
1639
1640 static int
1641 cxgbe_vi_attach(device_t dev, struct vi_info *vi)
1642 {
1643         struct ifnet *ifp;
1644         struct sbuf *sb;
1645
1646         vi->xact_addr_filt = -1;
1647         callout_init(&vi->tick, 1);
1648
1649         /* Allocate an ifnet and set it up */
1650         ifp = if_alloc_dev(IFT_ETHER, dev);
1651         if (ifp == NULL) {
1652                 device_printf(dev, "Cannot allocate ifnet\n");
1653                 return (ENOMEM);
1654         }
1655         vi->ifp = ifp;
1656         ifp->if_softc = vi;
1657
1658         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1659         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1660
1661         ifp->if_init = cxgbe_init;
1662         ifp->if_ioctl = cxgbe_ioctl;
1663         ifp->if_transmit = cxgbe_transmit;
1664         ifp->if_qflush = cxgbe_qflush;
1665         ifp->if_get_counter = cxgbe_get_counter;
1666 #ifdef RATELIMIT
1667         ifp->if_snd_tag_alloc = cxgbe_snd_tag_alloc;
1668         ifp->if_snd_tag_modify = cxgbe_snd_tag_modify;
1669         ifp->if_snd_tag_query = cxgbe_snd_tag_query;
1670         ifp->if_snd_tag_free = cxgbe_snd_tag_free;
1671         ifp->if_ratelimit_query = cxgbe_ratelimit_query;
1672 #endif
1673
1674         ifp->if_capabilities = T4_CAP;
1675         ifp->if_capenable = T4_CAP_ENABLE;
1676 #ifdef TCP_OFFLOAD
1677         if (vi->nofldrxq != 0)
1678                 ifp->if_capabilities |= IFCAP_TOE;
1679 #endif
1680 #ifdef RATELIMIT
1681         if (is_ethoffload(vi->pi->adapter) && vi->nofldtxq != 0) {
1682                 ifp->if_capabilities |= IFCAP_TXRTLMT;
1683                 ifp->if_capenable |= IFCAP_TXRTLMT;
1684         }
1685 #endif
1686         ifp->if_hwassist = CSUM_TCP | CSUM_UDP | CSUM_IP | CSUM_TSO |
1687             CSUM_UDP_IPV6 | CSUM_TCP_IPV6;
1688
1689         ifp->if_hw_tsomax = IP_MAXPACKET;
1690         ifp->if_hw_tsomaxsegcount = TX_SGL_SEGS_TSO;
1691 #ifdef RATELIMIT
1692         if (is_ethoffload(vi->pi->adapter) && vi->nofldtxq != 0)
1693                 ifp->if_hw_tsomaxsegcount = TX_SGL_SEGS_EO_TSO;
1694 #endif
1695         ifp->if_hw_tsomaxsegsize = 65536;
1696
1697         ether_ifattach(ifp, vi->hw_addr);
1698 #ifdef DEV_NETMAP
1699         if (vi->nnmrxq != 0)
1700                 cxgbe_nm_attach(vi);
1701 #endif
1702         sb = sbuf_new_auto();
1703         sbuf_printf(sb, "%d txq, %d rxq (NIC)", vi->ntxq, vi->nrxq);
1704 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
1705         switch (ifp->if_capabilities & (IFCAP_TOE | IFCAP_TXRTLMT)) {
1706         case IFCAP_TOE:
1707                 sbuf_printf(sb, "; %d txq (TOE)", vi->nofldtxq);
1708                 break;
1709         case IFCAP_TOE | IFCAP_TXRTLMT:
1710                 sbuf_printf(sb, "; %d txq (TOE/ETHOFLD)", vi->nofldtxq);
1711                 break;
1712         case IFCAP_TXRTLMT:
1713                 sbuf_printf(sb, "; %d txq (ETHOFLD)", vi->nofldtxq);
1714                 break;
1715         }
1716 #endif
1717 #ifdef TCP_OFFLOAD
1718         if (ifp->if_capabilities & IFCAP_TOE)
1719                 sbuf_printf(sb, ", %d rxq (TOE)", vi->nofldrxq);
1720 #endif
1721 #ifdef DEV_NETMAP
1722         if (ifp->if_capabilities & IFCAP_NETMAP)
1723                 sbuf_printf(sb, "; %d txq, %d rxq (netmap)",
1724                     vi->nnmtxq, vi->nnmrxq);
1725 #endif
1726         sbuf_finish(sb);
1727         device_printf(dev, "%s\n", sbuf_data(sb));
1728         sbuf_delete(sb);
1729
1730         vi_sysctls(vi);
1731
1732         return (0);
1733 }
1734
1735 static int
1736 cxgbe_attach(device_t dev)
1737 {
1738         struct port_info *pi = device_get_softc(dev);
1739         struct adapter *sc = pi->adapter;
1740         struct vi_info *vi;
1741         int i, rc;
1742
1743         callout_init_mtx(&pi->tick, &pi->pi_lock, 0);
1744
1745         rc = cxgbe_vi_attach(dev, &pi->vi[0]);
1746         if (rc)
1747                 return (rc);
1748
1749         for_each_vi(pi, i, vi) {
1750                 if (i == 0)
1751                         continue;
1752                 vi->dev = device_add_child(dev, sc->names->vi_ifnet_name, -1);
1753                 if (vi->dev == NULL) {
1754                         device_printf(dev, "failed to add VI %d\n", i);
1755                         continue;
1756                 }
1757                 device_set_softc(vi->dev, vi);
1758         }
1759
1760         cxgbe_sysctls(pi);
1761
1762         bus_generic_attach(dev);
1763
1764         return (0);
1765 }
1766
1767 static void
1768 cxgbe_vi_detach(struct vi_info *vi)
1769 {
1770         struct ifnet *ifp = vi->ifp;
1771
1772         ether_ifdetach(ifp);
1773
1774         /* Let detach proceed even if these fail. */
1775 #ifdef DEV_NETMAP
1776         if (ifp->if_capabilities & IFCAP_NETMAP)
1777                 cxgbe_nm_detach(vi);
1778 #endif
1779         cxgbe_uninit_synchronized(vi);
1780         callout_drain(&vi->tick);
1781         vi_full_uninit(vi);
1782
1783         if_free(vi->ifp);
1784         vi->ifp = NULL;
1785 }
1786
1787 static int
1788 cxgbe_detach(device_t dev)
1789 {
1790         struct port_info *pi = device_get_softc(dev);
1791         struct adapter *sc = pi->adapter;
1792         int rc;
1793
1794         /* Detach the extra VIs first. */
1795         rc = bus_generic_detach(dev);
1796         if (rc)
1797                 return (rc);
1798         device_delete_children(dev);
1799
1800         doom_vi(sc, &pi->vi[0]);
1801
1802         if (pi->flags & HAS_TRACEQ) {
1803                 sc->traceq = -1;        /* cloner should not create ifnet */
1804                 t4_tracer_port_detach(sc);
1805         }
1806
1807         cxgbe_vi_detach(&pi->vi[0]);
1808         callout_drain(&pi->tick);
1809         ifmedia_removeall(&pi->media);
1810
1811         end_synchronized_op(sc, 0);
1812
1813         return (0);
1814 }
1815
1816 static void
1817 cxgbe_init(void *arg)
1818 {
1819         struct vi_info *vi = arg;
1820         struct adapter *sc = vi->pi->adapter;
1821
1822         if (begin_synchronized_op(sc, vi, SLEEP_OK | INTR_OK, "t4init") != 0)
1823                 return;
1824         cxgbe_init_synchronized(vi);
1825         end_synchronized_op(sc, 0);
1826 }
1827
1828 static int
1829 cxgbe_ioctl(struct ifnet *ifp, unsigned long cmd, caddr_t data)
1830 {
1831         int rc = 0, mtu, flags;
1832         struct vi_info *vi = ifp->if_softc;
1833         struct port_info *pi = vi->pi;
1834         struct adapter *sc = pi->adapter;
1835         struct ifreq *ifr = (struct ifreq *)data;
1836         uint32_t mask;
1837
1838         switch (cmd) {
1839         case SIOCSIFMTU:
1840                 mtu = ifr->ifr_mtu;
1841                 if (mtu < ETHERMIN || mtu > MAX_MTU)
1842                         return (EINVAL);
1843
1844                 rc = begin_synchronized_op(sc, vi, SLEEP_OK | INTR_OK, "t4mtu");
1845                 if (rc)
1846                         return (rc);
1847                 ifp->if_mtu = mtu;
1848                 if (vi->flags & VI_INIT_DONE) {
1849                         t4_update_fl_bufsize(ifp);
1850                         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1851                                 rc = update_mac_settings(ifp, XGMAC_MTU);
1852                 }
1853                 end_synchronized_op(sc, 0);
1854                 break;
1855
1856         case SIOCSIFFLAGS:
1857                 rc = begin_synchronized_op(sc, vi, SLEEP_OK | INTR_OK, "t4flg");
1858                 if (rc)
1859                         return (rc);
1860
1861                 if (ifp->if_flags & IFF_UP) {
1862                         if (ifp->if_drv_flags & IFF_DRV_RUNNING) {
1863                                 flags = vi->if_flags;
1864                                 if ((ifp->if_flags ^ flags) &
1865                                     (IFF_PROMISC | IFF_ALLMULTI)) {
1866                                         rc = update_mac_settings(ifp,
1867                                             XGMAC_PROMISC | XGMAC_ALLMULTI);
1868                                 }
1869                         } else {
1870                                 rc = cxgbe_init_synchronized(vi);
1871                         }
1872                         vi->if_flags = ifp->if_flags;
1873                 } else if (ifp->if_drv_flags & IFF_DRV_RUNNING) {
1874                         rc = cxgbe_uninit_synchronized(vi);
1875                 }
1876                 end_synchronized_op(sc, 0);
1877                 break;
1878
1879         case SIOCADDMULTI:
1880         case SIOCDELMULTI:
1881                 rc = begin_synchronized_op(sc, vi, SLEEP_OK | INTR_OK, "t4multi");
1882                 if (rc)
1883                         return (rc);
1884                 if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1885                         rc = update_mac_settings(ifp, XGMAC_MCADDRS);
1886                 end_synchronized_op(sc, 0);
1887                 break;
1888
1889         case SIOCSIFCAP:
1890                 rc = begin_synchronized_op(sc, vi, SLEEP_OK | INTR_OK, "t4cap");
1891                 if (rc)
1892                         return (rc);
1893
1894                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
1895                 if (mask & IFCAP_TXCSUM) {
1896                         ifp->if_capenable ^= IFCAP_TXCSUM;
1897                         ifp->if_hwassist ^= (CSUM_TCP | CSUM_UDP | CSUM_IP);
1898
1899                         if (IFCAP_TSO4 & ifp->if_capenable &&
1900                             !(IFCAP_TXCSUM & ifp->if_capenable)) {
1901                                 ifp->if_capenable &= ~IFCAP_TSO4;
1902                                 if_printf(ifp,
1903                                     "tso4 disabled due to -txcsum.\n");
1904                         }
1905                 }
1906                 if (mask & IFCAP_TXCSUM_IPV6) {
1907                         ifp->if_capenable ^= IFCAP_TXCSUM_IPV6;
1908                         ifp->if_hwassist ^= (CSUM_UDP_IPV6 | CSUM_TCP_IPV6);
1909
1910                         if (IFCAP_TSO6 & ifp->if_capenable &&
1911                             !(IFCAP_TXCSUM_IPV6 & ifp->if_capenable)) {
1912                                 ifp->if_capenable &= ~IFCAP_TSO6;
1913                                 if_printf(ifp,
1914                                     "tso6 disabled due to -txcsum6.\n");
1915                         }
1916                 }
1917                 if (mask & IFCAP_RXCSUM)
1918                         ifp->if_capenable ^= IFCAP_RXCSUM;
1919                 if (mask & IFCAP_RXCSUM_IPV6)
1920                         ifp->if_capenable ^= IFCAP_RXCSUM_IPV6;
1921
1922                 /*
1923                  * Note that we leave CSUM_TSO alone (it is always set).  The
1924                  * kernel takes both IFCAP_TSOx and CSUM_TSO into account before
1925                  * sending a TSO request our way, so it's sufficient to toggle
1926                  * IFCAP_TSOx only.
1927                  */
1928                 if (mask & IFCAP_TSO4) {
1929                         if (!(IFCAP_TSO4 & ifp->if_capenable) &&
1930                             !(IFCAP_TXCSUM & ifp->if_capenable)) {
1931                                 if_printf(ifp, "enable txcsum first.\n");
1932                                 rc = EAGAIN;
1933                                 goto fail;
1934                         }
1935                         ifp->if_capenable ^= IFCAP_TSO4;
1936                 }
1937                 if (mask & IFCAP_TSO6) {
1938                         if (!(IFCAP_TSO6 & ifp->if_capenable) &&
1939                             !(IFCAP_TXCSUM_IPV6 & ifp->if_capenable)) {
1940                                 if_printf(ifp, "enable txcsum6 first.\n");
1941                                 rc = EAGAIN;
1942                                 goto fail;
1943                         }
1944                         ifp->if_capenable ^= IFCAP_TSO6;
1945                 }
1946                 if (mask & IFCAP_LRO) {
1947 #if defined(INET) || defined(INET6)
1948                         int i;
1949                         struct sge_rxq *rxq;
1950
1951                         ifp->if_capenable ^= IFCAP_LRO;
1952                         for_each_rxq(vi, i, rxq) {
1953                                 if (ifp->if_capenable & IFCAP_LRO)
1954                                         rxq->iq.flags |= IQ_LRO_ENABLED;
1955                                 else
1956                                         rxq->iq.flags &= ~IQ_LRO_ENABLED;
1957                         }
1958 #endif
1959                 }
1960 #ifdef TCP_OFFLOAD
1961                 if (mask & IFCAP_TOE) {
1962                         int enable = (ifp->if_capenable ^ mask) & IFCAP_TOE;
1963
1964                         rc = toe_capability(vi, enable);
1965                         if (rc != 0)
1966                                 goto fail;
1967
1968                         ifp->if_capenable ^= mask;
1969                 }
1970 #endif
1971                 if (mask & IFCAP_VLAN_HWTAGGING) {
1972                         ifp->if_capenable ^= IFCAP_VLAN_HWTAGGING;
1973                         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1974                                 rc = update_mac_settings(ifp, XGMAC_VLANEX);
1975                 }
1976                 if (mask & IFCAP_VLAN_MTU) {
1977                         ifp->if_capenable ^= IFCAP_VLAN_MTU;
1978
1979                         /* Need to find out how to disable auto-mtu-inflation */
1980                 }
1981                 if (mask & IFCAP_VLAN_HWTSO)
1982                         ifp->if_capenable ^= IFCAP_VLAN_HWTSO;
1983                 if (mask & IFCAP_VLAN_HWCSUM)
1984                         ifp->if_capenable ^= IFCAP_VLAN_HWCSUM;
1985 #ifdef RATELIMIT
1986                 if (mask & IFCAP_TXRTLMT)
1987                         ifp->if_capenable ^= IFCAP_TXRTLMT;
1988 #endif
1989                 if (mask & IFCAP_HWRXTSTMP) {
1990                         int i;
1991                         struct sge_rxq *rxq;
1992
1993                         ifp->if_capenable ^= IFCAP_HWRXTSTMP;
1994                         for_each_rxq(vi, i, rxq) {
1995                                 if (ifp->if_capenable & IFCAP_HWRXTSTMP)
1996                                         rxq->iq.flags |= IQ_RX_TIMESTAMP;
1997                                 else
1998                                         rxq->iq.flags &= ~IQ_RX_TIMESTAMP;
1999                         }
2000                 }
2001                 if (mask & IFCAP_NOMAP)
2002                         ifp->if_capenable ^= IFCAP_NOMAP;
2003
2004 #ifdef VLAN_CAPABILITIES
2005                 VLAN_CAPABILITIES(ifp);
2006 #endif
2007 fail:
2008                 end_synchronized_op(sc, 0);
2009                 break;
2010
2011         case SIOCSIFMEDIA:
2012         case SIOCGIFMEDIA:
2013         case SIOCGIFXMEDIA:
2014                 ifmedia_ioctl(ifp, ifr, &pi->media, cmd);
2015                 break;
2016
2017         case SIOCGI2C: {
2018                 struct ifi2creq i2c;
2019
2020                 rc = copyin(ifr_data_get_ptr(ifr), &i2c, sizeof(i2c));
2021                 if (rc != 0)
2022                         break;
2023                 if (i2c.dev_addr != 0xA0 && i2c.dev_addr != 0xA2) {
2024                         rc = EPERM;
2025                         break;
2026                 }
2027                 if (i2c.len > sizeof(i2c.data)) {
2028                         rc = EINVAL;
2029                         break;
2030                 }
2031                 rc = begin_synchronized_op(sc, vi, SLEEP_OK | INTR_OK, "t4i2c");
2032                 if (rc)
2033                         return (rc);
2034                 rc = -t4_i2c_rd(sc, sc->mbox, pi->port_id, i2c.dev_addr,
2035                     i2c.offset, i2c.len, &i2c.data[0]);
2036                 end_synchronized_op(sc, 0);
2037                 if (rc == 0)
2038                         rc = copyout(&i2c, ifr_data_get_ptr(ifr), sizeof(i2c));
2039                 break;
2040         }
2041
2042         default:
2043                 rc = ether_ioctl(ifp, cmd, data);
2044         }
2045
2046         return (rc);
2047 }
2048
2049 static int
2050 cxgbe_transmit(struct ifnet *ifp, struct mbuf *m)
2051 {
2052         struct vi_info *vi = ifp->if_softc;
2053         struct port_info *pi = vi->pi;
2054         struct adapter *sc = pi->adapter;
2055         struct sge_txq *txq;
2056 #ifdef RATELIMIT
2057         struct cxgbe_snd_tag *cst;
2058 #endif
2059         void *items[1];
2060         int rc;
2061
2062         M_ASSERTPKTHDR(m);
2063         MPASS(m->m_nextpkt == NULL);    /* not quite ready for this yet */
2064 #ifdef RATELIMIT
2065         if (m->m_pkthdr.csum_flags & CSUM_SND_TAG)
2066                 MPASS(m->m_pkthdr.snd_tag->ifp == ifp);
2067 #endif
2068
2069         if (__predict_false(pi->link_cfg.link_ok == false)) {
2070                 m_freem(m);
2071                 return (ENETDOWN);
2072         }
2073
2074         rc = parse_pkt(sc, &m);
2075         if (__predict_false(rc != 0)) {
2076                 MPASS(m == NULL);                       /* was freed already */
2077                 atomic_add_int(&pi->tx_parse_error, 1); /* rare, atomic is ok */
2078                 return (rc);
2079         }
2080 #ifdef RATELIMIT
2081         if (m->m_pkthdr.csum_flags & CSUM_SND_TAG) {
2082                 cst = mst_to_cst(m->m_pkthdr.snd_tag);
2083                 if (cst->type == IF_SND_TAG_TYPE_RATE_LIMIT)
2084                         return (ethofld_transmit(ifp, m));
2085         }
2086 #endif
2087
2088         /* Select a txq. */
2089         txq = &sc->sge.txq[vi->first_txq];
2090         if (M_HASHTYPE_GET(m) != M_HASHTYPE_NONE)
2091                 txq += ((m->m_pkthdr.flowid % (vi->ntxq - vi->rsrv_noflowq)) +
2092                     vi->rsrv_noflowq);
2093
2094         items[0] = m;
2095         rc = mp_ring_enqueue(txq->r, items, 1, 4096);
2096         if (__predict_false(rc != 0))
2097                 m_freem(m);
2098
2099         return (rc);
2100 }
2101
2102 static void
2103 cxgbe_qflush(struct ifnet *ifp)
2104 {
2105         struct vi_info *vi = ifp->if_softc;
2106         struct sge_txq *txq;
2107         int i;
2108
2109         /* queues do not exist if !VI_INIT_DONE. */
2110         if (vi->flags & VI_INIT_DONE) {
2111                 for_each_txq(vi, i, txq) {
2112                         TXQ_LOCK(txq);
2113                         txq->eq.flags |= EQ_QFLUSH;
2114                         TXQ_UNLOCK(txq);
2115                         while (!mp_ring_is_idle(txq->r)) {
2116                                 mp_ring_check_drainage(txq->r, 0);
2117                                 pause("qflush", 1);
2118                         }
2119                         TXQ_LOCK(txq);
2120                         txq->eq.flags &= ~EQ_QFLUSH;
2121                         TXQ_UNLOCK(txq);
2122                 }
2123         }
2124         if_qflush(ifp);
2125 }
2126
2127 static uint64_t
2128 vi_get_counter(struct ifnet *ifp, ift_counter c)
2129 {
2130         struct vi_info *vi = ifp->if_softc;
2131         struct fw_vi_stats_vf *s = &vi->stats;
2132
2133         vi_refresh_stats(vi->pi->adapter, vi);
2134
2135         switch (c) {
2136         case IFCOUNTER_IPACKETS:
2137                 return (s->rx_bcast_frames + s->rx_mcast_frames +
2138                     s->rx_ucast_frames);
2139         case IFCOUNTER_IERRORS:
2140                 return (s->rx_err_frames);
2141         case IFCOUNTER_OPACKETS:
2142                 return (s->tx_bcast_frames + s->tx_mcast_frames +
2143                     s->tx_ucast_frames + s->tx_offload_frames);
2144         case IFCOUNTER_OERRORS:
2145                 return (s->tx_drop_frames);
2146         case IFCOUNTER_IBYTES:
2147                 return (s->rx_bcast_bytes + s->rx_mcast_bytes +
2148                     s->rx_ucast_bytes);
2149         case IFCOUNTER_OBYTES:
2150                 return (s->tx_bcast_bytes + s->tx_mcast_bytes +
2151                     s->tx_ucast_bytes + s->tx_offload_bytes);
2152         case IFCOUNTER_IMCASTS:
2153                 return (s->rx_mcast_frames);
2154         case IFCOUNTER_OMCASTS:
2155                 return (s->tx_mcast_frames);
2156         case IFCOUNTER_OQDROPS: {
2157                 uint64_t drops;
2158
2159                 drops = 0;
2160                 if (vi->flags & VI_INIT_DONE) {
2161                         int i;
2162                         struct sge_txq *txq;
2163
2164                         for_each_txq(vi, i, txq)
2165                                 drops += counter_u64_fetch(txq->r->drops);
2166                 }
2167
2168                 return (drops);
2169
2170         }
2171
2172         default:
2173                 return (if_get_counter_default(ifp, c));
2174         }
2175 }
2176
2177 uint64_t
2178 cxgbe_get_counter(struct ifnet *ifp, ift_counter c)
2179 {
2180         struct vi_info *vi = ifp->if_softc;
2181         struct port_info *pi = vi->pi;
2182         struct adapter *sc = pi->adapter;
2183         struct port_stats *s = &pi->stats;
2184
2185         if (pi->nvi > 1 || sc->flags & IS_VF)
2186                 return (vi_get_counter(ifp, c));
2187
2188         cxgbe_refresh_stats(sc, pi);
2189
2190         switch (c) {
2191         case IFCOUNTER_IPACKETS:
2192                 return (s->rx_frames);
2193
2194         case IFCOUNTER_IERRORS:
2195                 return (s->rx_jabber + s->rx_runt + s->rx_too_long +
2196                     s->rx_fcs_err + s->rx_len_err);
2197
2198         case IFCOUNTER_OPACKETS:
2199                 return (s->tx_frames);
2200
2201         case IFCOUNTER_OERRORS:
2202                 return (s->tx_error_frames);
2203
2204         case IFCOUNTER_IBYTES:
2205                 return (s->rx_octets);
2206
2207         case IFCOUNTER_OBYTES:
2208                 return (s->tx_octets);
2209
2210         case IFCOUNTER_IMCASTS:
2211                 return (s->rx_mcast_frames);
2212
2213         case IFCOUNTER_OMCASTS:
2214                 return (s->tx_mcast_frames);
2215
2216         case IFCOUNTER_IQDROPS:
2217                 return (s->rx_ovflow0 + s->rx_ovflow1 + s->rx_ovflow2 +
2218                     s->rx_ovflow3 + s->rx_trunc0 + s->rx_trunc1 + s->rx_trunc2 +
2219                     s->rx_trunc3 + pi->tnl_cong_drops);
2220
2221         case IFCOUNTER_OQDROPS: {
2222                 uint64_t drops;
2223
2224                 drops = s->tx_drop;
2225                 if (vi->flags & VI_INIT_DONE) {
2226                         int i;
2227                         struct sge_txq *txq;
2228
2229                         for_each_txq(vi, i, txq)
2230                                 drops += counter_u64_fetch(txq->r->drops);
2231                 }
2232
2233                 return (drops);
2234
2235         }
2236
2237         default:
2238                 return (if_get_counter_default(ifp, c));
2239         }
2240 }
2241
2242 #ifdef RATELIMIT
2243 void
2244 cxgbe_snd_tag_init(struct cxgbe_snd_tag *cst, struct ifnet *ifp, int type)
2245 {
2246
2247         m_snd_tag_init(&cst->com, ifp);
2248         cst->type = type;
2249 }
2250
2251 static int
2252 cxgbe_snd_tag_alloc(struct ifnet *ifp, union if_snd_tag_alloc_params *params,
2253     struct m_snd_tag **pt)
2254 {
2255         int error;
2256
2257         switch (params->hdr.type) {
2258 #ifdef RATELIMIT
2259         case IF_SND_TAG_TYPE_RATE_LIMIT:
2260                 error = cxgbe_rate_tag_alloc(ifp, params, pt);
2261                 break;
2262 #endif
2263         default:
2264                 error = EOPNOTSUPP;
2265         }
2266         if (error == 0)
2267                 MPASS(mst_to_cst(*pt)->type == params->hdr.type);
2268         return (error);
2269 }
2270
2271 static int
2272 cxgbe_snd_tag_modify(struct m_snd_tag *mst,
2273     union if_snd_tag_modify_params *params)
2274 {
2275         struct cxgbe_snd_tag *cst;
2276
2277         cst = mst_to_cst(mst);
2278         switch (cst->type) {
2279 #ifdef RATELIMIT
2280         case IF_SND_TAG_TYPE_RATE_LIMIT:
2281                 return (cxgbe_rate_tag_modify(mst, params));
2282 #endif
2283         default:
2284                 return (EOPNOTSUPP);
2285         }
2286 }
2287
2288 static int
2289 cxgbe_snd_tag_query(struct m_snd_tag *mst,
2290     union if_snd_tag_query_params *params)
2291 {
2292         struct cxgbe_snd_tag *cst;
2293
2294         cst = mst_to_cst(mst);
2295         switch (cst->type) {
2296 #ifdef RATELIMIT
2297         case IF_SND_TAG_TYPE_RATE_LIMIT:
2298                 return (cxgbe_rate_tag_query(mst, params));
2299 #endif
2300         default:
2301                 return (EOPNOTSUPP);
2302         }
2303 }
2304
2305 static void
2306 cxgbe_snd_tag_free(struct m_snd_tag *mst)
2307 {
2308         struct cxgbe_snd_tag *cst;
2309
2310         cst = mst_to_cst(mst);
2311         switch (cst->type) {
2312 #ifdef RATELIMIT
2313         case IF_SND_TAG_TYPE_RATE_LIMIT:
2314                 cxgbe_rate_tag_free(mst);
2315                 return;
2316 #endif
2317         default:
2318                 panic("shouldn't get here");
2319         }
2320 }
2321 #endif
2322
2323 /*
2324  * The kernel picks a media from the list we had provided but we still validate
2325  * the requeste.
2326  */
2327 int
2328 cxgbe_media_change(struct ifnet *ifp)
2329 {
2330         struct vi_info *vi = ifp->if_softc;
2331         struct port_info *pi = vi->pi;
2332         struct ifmedia *ifm = &pi->media;
2333         struct link_config *lc = &pi->link_cfg;
2334         struct adapter *sc = pi->adapter;
2335         int rc;
2336
2337         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4mec");
2338         if (rc != 0)
2339                 return (rc);
2340         PORT_LOCK(pi);
2341         if (IFM_SUBTYPE(ifm->ifm_media) == IFM_AUTO) {
2342                 /* ifconfig .. media autoselect */
2343                 if (!(lc->supported & FW_PORT_CAP32_ANEG)) {
2344                         rc = ENOTSUP; /* AN not supported by transceiver */
2345                         goto done;
2346                 }
2347                 lc->requested_aneg = AUTONEG_ENABLE;
2348                 lc->requested_speed = 0;
2349                 lc->requested_fc |= PAUSE_AUTONEG;
2350         } else {
2351                 lc->requested_aneg = AUTONEG_DISABLE;
2352                 lc->requested_speed =
2353                     ifmedia_baudrate(ifm->ifm_media) / 1000000;
2354                 lc->requested_fc = 0;
2355                 if (IFM_OPTIONS(ifm->ifm_media) & IFM_ETH_RXPAUSE)
2356                         lc->requested_fc |= PAUSE_RX;
2357                 if (IFM_OPTIONS(ifm->ifm_media) & IFM_ETH_TXPAUSE)
2358                         lc->requested_fc |= PAUSE_TX;
2359         }
2360         if (pi->up_vis > 0) {
2361                 fixup_link_config(pi);
2362                 rc = apply_link_config(pi);
2363         }
2364 done:
2365         PORT_UNLOCK(pi);
2366         end_synchronized_op(sc, 0);
2367         return (rc);
2368 }
2369
2370 /*
2371  * Base media word (without ETHER, pause, link active, etc.) for the port at the
2372  * given speed.
2373  */
2374 static int
2375 port_mword(struct port_info *pi, uint32_t speed)
2376 {
2377
2378         MPASS(speed & M_FW_PORT_CAP32_SPEED);
2379         MPASS(powerof2(speed));
2380
2381         switch(pi->port_type) {
2382         case FW_PORT_TYPE_BT_SGMII:
2383         case FW_PORT_TYPE_BT_XFI:
2384         case FW_PORT_TYPE_BT_XAUI:
2385                 /* BaseT */
2386                 switch (speed) {
2387                 case FW_PORT_CAP32_SPEED_100M:
2388                         return (IFM_100_T);
2389                 case FW_PORT_CAP32_SPEED_1G:
2390                         return (IFM_1000_T);
2391                 case FW_PORT_CAP32_SPEED_10G:
2392                         return (IFM_10G_T);
2393                 }
2394                 break;
2395         case FW_PORT_TYPE_KX4:
2396                 if (speed == FW_PORT_CAP32_SPEED_10G)
2397                         return (IFM_10G_KX4);
2398                 break;
2399         case FW_PORT_TYPE_CX4:
2400                 if (speed == FW_PORT_CAP32_SPEED_10G)
2401                         return (IFM_10G_CX4);
2402                 break;
2403         case FW_PORT_TYPE_KX:
2404                 if (speed == FW_PORT_CAP32_SPEED_1G)
2405                         return (IFM_1000_KX);
2406                 break;
2407         case FW_PORT_TYPE_KR:
2408         case FW_PORT_TYPE_BP_AP:
2409         case FW_PORT_TYPE_BP4_AP:
2410         case FW_PORT_TYPE_BP40_BA:
2411         case FW_PORT_TYPE_KR4_100G:
2412         case FW_PORT_TYPE_KR_SFP28:
2413         case FW_PORT_TYPE_KR_XLAUI:
2414                 switch (speed) {
2415                 case FW_PORT_CAP32_SPEED_1G:
2416                         return (IFM_1000_KX);
2417                 case FW_PORT_CAP32_SPEED_10G:
2418                         return (IFM_10G_KR);
2419                 case FW_PORT_CAP32_SPEED_25G:
2420                         return (IFM_25G_KR);
2421                 case FW_PORT_CAP32_SPEED_40G:
2422                         return (IFM_40G_KR4);
2423                 case FW_PORT_CAP32_SPEED_50G:
2424                         return (IFM_50G_KR2);
2425                 case FW_PORT_CAP32_SPEED_100G:
2426                         return (IFM_100G_KR4);
2427                 }
2428                 break;
2429         case FW_PORT_TYPE_FIBER_XFI:
2430         case FW_PORT_TYPE_FIBER_XAUI:
2431         case FW_PORT_TYPE_SFP:
2432         case FW_PORT_TYPE_QSFP_10G:
2433         case FW_PORT_TYPE_QSA:
2434         case FW_PORT_TYPE_QSFP:
2435         case FW_PORT_TYPE_CR4_QSFP:
2436         case FW_PORT_TYPE_CR_QSFP:
2437         case FW_PORT_TYPE_CR2_QSFP:
2438         case FW_PORT_TYPE_SFP28:
2439                 /* Pluggable transceiver */
2440                 switch (pi->mod_type) {
2441                 case FW_PORT_MOD_TYPE_LR:
2442                         switch (speed) {
2443                         case FW_PORT_CAP32_SPEED_1G:
2444                                 return (IFM_1000_LX);
2445                         case FW_PORT_CAP32_SPEED_10G:
2446                                 return (IFM_10G_LR);
2447                         case FW_PORT_CAP32_SPEED_25G:
2448                                 return (IFM_25G_LR);
2449                         case FW_PORT_CAP32_SPEED_40G:
2450                                 return (IFM_40G_LR4);
2451                         case FW_PORT_CAP32_SPEED_50G:
2452                                 return (IFM_50G_LR2);
2453                         case FW_PORT_CAP32_SPEED_100G:
2454                                 return (IFM_100G_LR4);
2455                         }
2456                         break;
2457                 case FW_PORT_MOD_TYPE_SR:
2458                         switch (speed) {
2459                         case FW_PORT_CAP32_SPEED_1G:
2460                                 return (IFM_1000_SX);
2461                         case FW_PORT_CAP32_SPEED_10G:
2462                                 return (IFM_10G_SR);
2463                         case FW_PORT_CAP32_SPEED_25G:
2464                                 return (IFM_25G_SR);
2465                         case FW_PORT_CAP32_SPEED_40G:
2466                                 return (IFM_40G_SR4);
2467                         case FW_PORT_CAP32_SPEED_50G:
2468                                 return (IFM_50G_SR2);
2469                         case FW_PORT_CAP32_SPEED_100G:
2470                                 return (IFM_100G_SR4);
2471                         }
2472                         break;
2473                 case FW_PORT_MOD_TYPE_ER:
2474                         if (speed == FW_PORT_CAP32_SPEED_10G)
2475                                 return (IFM_10G_ER);
2476                         break;
2477                 case FW_PORT_MOD_TYPE_TWINAX_PASSIVE:
2478                 case FW_PORT_MOD_TYPE_TWINAX_ACTIVE:
2479                         switch (speed) {
2480                         case FW_PORT_CAP32_SPEED_1G:
2481                                 return (IFM_1000_CX);
2482                         case FW_PORT_CAP32_SPEED_10G:
2483                                 return (IFM_10G_TWINAX);
2484                         case FW_PORT_CAP32_SPEED_25G:
2485                                 return (IFM_25G_CR);
2486                         case FW_PORT_CAP32_SPEED_40G:
2487                                 return (IFM_40G_CR4);
2488                         case FW_PORT_CAP32_SPEED_50G:
2489                                 return (IFM_50G_CR2);
2490                         case FW_PORT_CAP32_SPEED_100G:
2491                                 return (IFM_100G_CR4);
2492                         }
2493                         break;
2494                 case FW_PORT_MOD_TYPE_LRM:
2495                         if (speed == FW_PORT_CAP32_SPEED_10G)
2496                                 return (IFM_10G_LRM);
2497                         break;
2498                 case FW_PORT_MOD_TYPE_NA:
2499                         MPASS(0);       /* Not pluggable? */
2500                         /* fall throough */
2501                 case FW_PORT_MOD_TYPE_ERROR:
2502                 case FW_PORT_MOD_TYPE_UNKNOWN:
2503                 case FW_PORT_MOD_TYPE_NOTSUPPORTED:
2504                         break;
2505                 case FW_PORT_MOD_TYPE_NONE:
2506                         return (IFM_NONE);
2507                 }
2508                 break;
2509         case FW_PORT_TYPE_NONE:
2510                 return (IFM_NONE);
2511         }
2512
2513         return (IFM_UNKNOWN);
2514 }
2515
2516 void
2517 cxgbe_media_status(struct ifnet *ifp, struct ifmediareq *ifmr)
2518 {
2519         struct vi_info *vi = ifp->if_softc;
2520         struct port_info *pi = vi->pi;
2521         struct adapter *sc = pi->adapter;
2522         struct link_config *lc = &pi->link_cfg;
2523
2524         if (begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4med") != 0)
2525                 return;
2526         PORT_LOCK(pi);
2527
2528         if (pi->up_vis == 0) {
2529                 /*
2530                  * If all the interfaces are administratively down the firmware
2531                  * does not report transceiver changes.  Refresh port info here
2532                  * so that ifconfig displays accurate ifmedia at all times.
2533                  * This is the only reason we have a synchronized op in this
2534                  * function.  Just PORT_LOCK would have been enough otherwise.
2535                  */
2536                 t4_update_port_info(pi);
2537                 build_medialist(pi);
2538         }
2539
2540         /* ifm_status */
2541         ifmr->ifm_status = IFM_AVALID;
2542         if (lc->link_ok == false)
2543                 goto done;
2544         ifmr->ifm_status |= IFM_ACTIVE;
2545
2546         /* ifm_active */
2547         ifmr->ifm_active = IFM_ETHER | IFM_FDX;
2548         ifmr->ifm_active &= ~(IFM_ETH_TXPAUSE | IFM_ETH_RXPAUSE);
2549         if (lc->fc & PAUSE_RX)
2550                 ifmr->ifm_active |= IFM_ETH_RXPAUSE;
2551         if (lc->fc & PAUSE_TX)
2552                 ifmr->ifm_active |= IFM_ETH_TXPAUSE;
2553         ifmr->ifm_active |= port_mword(pi, speed_to_fwcap(lc->speed));
2554 done:
2555         PORT_UNLOCK(pi);
2556         end_synchronized_op(sc, 0);
2557 }
2558
2559 static int
2560 vcxgbe_probe(device_t dev)
2561 {
2562         char buf[128];
2563         struct vi_info *vi = device_get_softc(dev);
2564
2565         snprintf(buf, sizeof(buf), "port %d vi %td", vi->pi->port_id,
2566             vi - vi->pi->vi);
2567         device_set_desc_copy(dev, buf);
2568
2569         return (BUS_PROBE_DEFAULT);
2570 }
2571
2572 static int
2573 alloc_extra_vi(struct adapter *sc, struct port_info *pi, struct vi_info *vi)
2574 {
2575         int func, index, rc;
2576         uint32_t param, val;
2577
2578         ASSERT_SYNCHRONIZED_OP(sc);
2579
2580         index = vi - pi->vi;
2581         MPASS(index > 0);       /* This function deals with _extra_ VIs only */
2582         KASSERT(index < nitems(vi_mac_funcs),
2583             ("%s: VI %s doesn't have a MAC func", __func__,
2584             device_get_nameunit(vi->dev)));
2585         func = vi_mac_funcs[index];
2586         rc = t4_alloc_vi_func(sc, sc->mbox, pi->tx_chan, sc->pf, 0, 1,
2587             vi->hw_addr, &vi->rss_size, &vi->vfvld, &vi->vin, func, 0);
2588         if (rc < 0) {
2589                 device_printf(vi->dev, "failed to allocate virtual interface %d"
2590                     "for port %d: %d\n", index, pi->port_id, -rc);
2591                 return (-rc);
2592         }
2593         vi->viid = rc;
2594
2595         if (vi->rss_size == 1) {
2596                 /*
2597                  * This VI didn't get a slice of the RSS table.  Reduce the
2598                  * number of VIs being created (hw.cxgbe.num_vis) or modify the
2599                  * configuration file (nvi, rssnvi for this PF) if this is a
2600                  * problem.
2601                  */
2602                 device_printf(vi->dev, "RSS table not available.\n");
2603                 vi->rss_base = 0xffff;
2604
2605                 return (0);
2606         }
2607
2608         param = V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) |
2609             V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_RSSINFO) |
2610             V_FW_PARAMS_PARAM_YZ(vi->viid);
2611         rc = t4_query_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
2612         if (rc)
2613                 vi->rss_base = 0xffff;
2614         else {
2615                 MPASS((val >> 16) == vi->rss_size);
2616                 vi->rss_base = val & 0xffff;
2617         }
2618
2619         return (0);
2620 }
2621
2622 static int
2623 vcxgbe_attach(device_t dev)
2624 {
2625         struct vi_info *vi;
2626         struct port_info *pi;
2627         struct adapter *sc;
2628         int rc;
2629
2630         vi = device_get_softc(dev);
2631         pi = vi->pi;
2632         sc = pi->adapter;
2633
2634         rc = begin_synchronized_op(sc, vi, SLEEP_OK | INTR_OK, "t4via");
2635         if (rc)
2636                 return (rc);
2637         rc = alloc_extra_vi(sc, pi, vi);
2638         end_synchronized_op(sc, 0);
2639         if (rc)
2640                 return (rc);
2641
2642         rc = cxgbe_vi_attach(dev, vi);
2643         if (rc) {
2644                 t4_free_vi(sc, sc->mbox, sc->pf, 0, vi->viid);
2645                 return (rc);
2646         }
2647         return (0);
2648 }
2649
2650 static int
2651 vcxgbe_detach(device_t dev)
2652 {
2653         struct vi_info *vi;
2654         struct adapter *sc;
2655
2656         vi = device_get_softc(dev);
2657         sc = vi->pi->adapter;
2658
2659         doom_vi(sc, vi);
2660
2661         cxgbe_vi_detach(vi);
2662         t4_free_vi(sc, sc->mbox, sc->pf, 0, vi->viid);
2663
2664         end_synchronized_op(sc, 0);
2665
2666         return (0);
2667 }
2668
2669 static struct callout fatal_callout;
2670
2671 static void
2672 delayed_panic(void *arg)
2673 {
2674         struct adapter *sc = arg;
2675
2676         panic("%s: panic on fatal error", device_get_nameunit(sc->dev));
2677 }
2678
2679 void
2680 t4_fatal_err(struct adapter *sc, bool fw_error)
2681 {
2682
2683         t4_shutdown_adapter(sc);
2684         log(LOG_ALERT, "%s: encountered fatal error, adapter stopped.\n",
2685             device_get_nameunit(sc->dev));
2686         if (fw_error) {
2687                 ASSERT_SYNCHRONIZED_OP(sc);
2688                 sc->flags |= ADAP_ERR;
2689         } else {
2690                 ADAPTER_LOCK(sc);
2691                 sc->flags |= ADAP_ERR;
2692                 ADAPTER_UNLOCK(sc);
2693         }
2694
2695         if (t4_panic_on_fatal_err) {
2696                 log(LOG_ALERT, "%s: panic on fatal error after 30s",
2697                     device_get_nameunit(sc->dev));
2698                 callout_reset(&fatal_callout, hz * 30, delayed_panic, sc);
2699         }
2700 }
2701
2702 void
2703 t4_add_adapter(struct adapter *sc)
2704 {
2705         sx_xlock(&t4_list_lock);
2706         SLIST_INSERT_HEAD(&t4_list, sc, link);
2707         sx_xunlock(&t4_list_lock);
2708 }
2709
2710 int
2711 t4_map_bars_0_and_4(struct adapter *sc)
2712 {
2713         sc->regs_rid = PCIR_BAR(0);
2714         sc->regs_res = bus_alloc_resource_any(sc->dev, SYS_RES_MEMORY,
2715             &sc->regs_rid, RF_ACTIVE);
2716         if (sc->regs_res == NULL) {
2717                 device_printf(sc->dev, "cannot map registers.\n");
2718                 return (ENXIO);
2719         }
2720         sc->bt = rman_get_bustag(sc->regs_res);
2721         sc->bh = rman_get_bushandle(sc->regs_res);
2722         sc->mmio_len = rman_get_size(sc->regs_res);
2723         setbit(&sc->doorbells, DOORBELL_KDB);
2724
2725         sc->msix_rid = PCIR_BAR(4);
2726         sc->msix_res = bus_alloc_resource_any(sc->dev, SYS_RES_MEMORY,
2727             &sc->msix_rid, RF_ACTIVE);
2728         if (sc->msix_res == NULL) {
2729                 device_printf(sc->dev, "cannot map MSI-X BAR.\n");
2730                 return (ENXIO);
2731         }
2732
2733         return (0);
2734 }
2735
2736 int
2737 t4_map_bar_2(struct adapter *sc)
2738 {
2739
2740         /*
2741          * T4: only iWARP driver uses the userspace doorbells.  There is no need
2742          * to map it if RDMA is disabled.
2743          */
2744         if (is_t4(sc) && sc->rdmacaps == 0)
2745                 return (0);
2746
2747         sc->udbs_rid = PCIR_BAR(2);
2748         sc->udbs_res = bus_alloc_resource_any(sc->dev, SYS_RES_MEMORY,
2749             &sc->udbs_rid, RF_ACTIVE);
2750         if (sc->udbs_res == NULL) {
2751                 device_printf(sc->dev, "cannot map doorbell BAR.\n");
2752                 return (ENXIO);
2753         }
2754         sc->udbs_base = rman_get_virtual(sc->udbs_res);
2755
2756         if (chip_id(sc) >= CHELSIO_T5) {
2757                 setbit(&sc->doorbells, DOORBELL_UDB);
2758 #if defined(__i386__) || defined(__amd64__)
2759                 if (t5_write_combine) {
2760                         int rc, mode;
2761
2762                         /*
2763                          * Enable write combining on BAR2.  This is the
2764                          * userspace doorbell BAR and is split into 128B
2765                          * (UDBS_SEG_SIZE) doorbell regions, each associated
2766                          * with an egress queue.  The first 64B has the doorbell
2767                          * and the second 64B can be used to submit a tx work
2768                          * request with an implicit doorbell.
2769                          */
2770
2771                         rc = pmap_change_attr((vm_offset_t)sc->udbs_base,
2772                             rman_get_size(sc->udbs_res), PAT_WRITE_COMBINING);
2773                         if (rc == 0) {
2774                                 clrbit(&sc->doorbells, DOORBELL_UDB);
2775                                 setbit(&sc->doorbells, DOORBELL_WCWR);
2776                                 setbit(&sc->doorbells, DOORBELL_UDBWC);
2777                         } else {
2778                                 device_printf(sc->dev,
2779                                     "couldn't enable write combining: %d\n",
2780                                     rc);
2781                         }
2782
2783                         mode = is_t5(sc) ? V_STATMODE(0) : V_T6_STATMODE(0);
2784                         t4_write_reg(sc, A_SGE_STAT_CFG,
2785                             V_STATSOURCE_T5(7) | mode);
2786                 }
2787 #endif
2788         }
2789         sc->iwt.wc_en = isset(&sc->doorbells, DOORBELL_UDBWC) ? 1 : 0;
2790
2791         return (0);
2792 }
2793
2794 struct memwin_init {
2795         uint32_t base;
2796         uint32_t aperture;
2797 };
2798
2799 static const struct memwin_init t4_memwin[NUM_MEMWIN] = {
2800         { MEMWIN0_BASE, MEMWIN0_APERTURE },
2801         { MEMWIN1_BASE, MEMWIN1_APERTURE },
2802         { MEMWIN2_BASE_T4, MEMWIN2_APERTURE_T4 }
2803 };
2804
2805 static const struct memwin_init t5_memwin[NUM_MEMWIN] = {
2806         { MEMWIN0_BASE, MEMWIN0_APERTURE },
2807         { MEMWIN1_BASE, MEMWIN1_APERTURE },
2808         { MEMWIN2_BASE_T5, MEMWIN2_APERTURE_T5 },
2809 };
2810
2811 static void
2812 setup_memwin(struct adapter *sc)
2813 {
2814         const struct memwin_init *mw_init;
2815         struct memwin *mw;
2816         int i;
2817         uint32_t bar0;
2818
2819         if (is_t4(sc)) {
2820                 /*
2821                  * Read low 32b of bar0 indirectly via the hardware backdoor
2822                  * mechanism.  Works from within PCI passthrough environments
2823                  * too, where rman_get_start() can return a different value.  We
2824                  * need to program the T4 memory window decoders with the actual
2825                  * addresses that will be coming across the PCIe link.
2826                  */
2827                 bar0 = t4_hw_pci_read_cfg4(sc, PCIR_BAR(0));
2828                 bar0 &= (uint32_t) PCIM_BAR_MEM_BASE;
2829
2830                 mw_init = &t4_memwin[0];
2831         } else {
2832                 /* T5+ use the relative offset inside the PCIe BAR */
2833                 bar0 = 0;
2834
2835                 mw_init = &t5_memwin[0];
2836         }
2837
2838         for (i = 0, mw = &sc->memwin[0]; i < NUM_MEMWIN; i++, mw_init++, mw++) {
2839                 rw_init(&mw->mw_lock, "memory window access");
2840                 mw->mw_base = mw_init->base;
2841                 mw->mw_aperture = mw_init->aperture;
2842                 mw->mw_curpos = 0;
2843                 t4_write_reg(sc,
2844                     PCIE_MEM_ACCESS_REG(A_PCIE_MEM_ACCESS_BASE_WIN, i),
2845                     (mw->mw_base + bar0) | V_BIR(0) |
2846                     V_WINDOW(ilog2(mw->mw_aperture) - 10));
2847                 rw_wlock(&mw->mw_lock);
2848                 position_memwin(sc, i, 0);
2849                 rw_wunlock(&mw->mw_lock);
2850         }
2851
2852         /* flush */
2853         t4_read_reg(sc, PCIE_MEM_ACCESS_REG(A_PCIE_MEM_ACCESS_BASE_WIN, 2));
2854 }
2855
2856 /*
2857  * Positions the memory window at the given address in the card's address space.
2858  * There are some alignment requirements and the actual position may be at an
2859  * address prior to the requested address.  mw->mw_curpos always has the actual
2860  * position of the window.
2861  */
2862 static void
2863 position_memwin(struct adapter *sc, int idx, uint32_t addr)
2864 {
2865         struct memwin *mw;
2866         uint32_t pf;
2867         uint32_t reg;
2868
2869         MPASS(idx >= 0 && idx < NUM_MEMWIN);
2870         mw = &sc->memwin[idx];
2871         rw_assert(&mw->mw_lock, RA_WLOCKED);
2872
2873         if (is_t4(sc)) {
2874                 pf = 0;
2875                 mw->mw_curpos = addr & ~0xf;    /* start must be 16B aligned */
2876         } else {
2877                 pf = V_PFNUM(sc->pf);
2878                 mw->mw_curpos = addr & ~0x7f;   /* start must be 128B aligned */
2879         }
2880         reg = PCIE_MEM_ACCESS_REG(A_PCIE_MEM_ACCESS_OFFSET, idx);
2881         t4_write_reg(sc, reg, mw->mw_curpos | pf);
2882         t4_read_reg(sc, reg);   /* flush */
2883 }
2884
2885 int
2886 rw_via_memwin(struct adapter *sc, int idx, uint32_t addr, uint32_t *val,
2887     int len, int rw)
2888 {
2889         struct memwin *mw;
2890         uint32_t mw_end, v;
2891
2892         MPASS(idx >= 0 && idx < NUM_MEMWIN);
2893
2894         /* Memory can only be accessed in naturally aligned 4 byte units */
2895         if (addr & 3 || len & 3 || len <= 0)
2896                 return (EINVAL);
2897
2898         mw = &sc->memwin[idx];
2899         while (len > 0) {
2900                 rw_rlock(&mw->mw_lock);
2901                 mw_end = mw->mw_curpos + mw->mw_aperture;
2902                 if (addr >= mw_end || addr < mw->mw_curpos) {
2903                         /* Will need to reposition the window */
2904                         if (!rw_try_upgrade(&mw->mw_lock)) {
2905                                 rw_runlock(&mw->mw_lock);
2906                                 rw_wlock(&mw->mw_lock);
2907                         }
2908                         rw_assert(&mw->mw_lock, RA_WLOCKED);
2909                         position_memwin(sc, idx, addr);
2910                         rw_downgrade(&mw->mw_lock);
2911                         mw_end = mw->mw_curpos + mw->mw_aperture;
2912                 }
2913                 rw_assert(&mw->mw_lock, RA_RLOCKED);
2914                 while (addr < mw_end && len > 0) {
2915                         if (rw == 0) {
2916                                 v = t4_read_reg(sc, mw->mw_base + addr -
2917                                     mw->mw_curpos);
2918                                 *val++ = le32toh(v);
2919                         } else {
2920                                 v = *val++;
2921                                 t4_write_reg(sc, mw->mw_base + addr -
2922                                     mw->mw_curpos, htole32(v));
2923                         }
2924                         addr += 4;
2925                         len -= 4;
2926                 }
2927                 rw_runlock(&mw->mw_lock);
2928         }
2929
2930         return (0);
2931 }
2932
2933 static void
2934 t4_init_atid_table(struct adapter *sc)
2935 {
2936         struct tid_info *t;
2937         int i;
2938
2939         t = &sc->tids;
2940         if (t->natids == 0)
2941                 return;
2942
2943         MPASS(t->atid_tab == NULL);
2944
2945         t->atid_tab = malloc(t->natids * sizeof(*t->atid_tab), M_CXGBE,
2946             M_ZERO | M_WAITOK);
2947         mtx_init(&t->atid_lock, "atid lock", NULL, MTX_DEF);
2948         t->afree = t->atid_tab;
2949         t->atids_in_use = 0;
2950         for (i = 1; i < t->natids; i++)
2951                 t->atid_tab[i - 1].next = &t->atid_tab[i];
2952         t->atid_tab[t->natids - 1].next = NULL;
2953 }
2954
2955 static void
2956 t4_free_atid_table(struct adapter *sc)
2957 {
2958         struct tid_info *t;
2959
2960         t = &sc->tids;
2961
2962         KASSERT(t->atids_in_use == 0,
2963             ("%s: %d atids still in use.", __func__, t->atids_in_use));
2964
2965         if (mtx_initialized(&t->atid_lock))
2966                 mtx_destroy(&t->atid_lock);
2967         free(t->atid_tab, M_CXGBE);
2968         t->atid_tab = NULL;
2969 }
2970
2971 int
2972 alloc_atid(struct adapter *sc, void *ctx)
2973 {
2974         struct tid_info *t = &sc->tids;
2975         int atid = -1;
2976
2977         mtx_lock(&t->atid_lock);
2978         if (t->afree) {
2979                 union aopen_entry *p = t->afree;
2980
2981                 atid = p - t->atid_tab;
2982                 MPASS(atid <= M_TID_TID);
2983                 t->afree = p->next;
2984                 p->data = ctx;
2985                 t->atids_in_use++;
2986         }
2987         mtx_unlock(&t->atid_lock);
2988         return (atid);
2989 }
2990
2991 void *
2992 lookup_atid(struct adapter *sc, int atid)
2993 {
2994         struct tid_info *t = &sc->tids;
2995
2996         return (t->atid_tab[atid].data);
2997 }
2998
2999 void
3000 free_atid(struct adapter *sc, int atid)
3001 {
3002         struct tid_info *t = &sc->tids;
3003         union aopen_entry *p = &t->atid_tab[atid];
3004
3005         mtx_lock(&t->atid_lock);
3006         p->next = t->afree;
3007         t->afree = p;
3008         t->atids_in_use--;
3009         mtx_unlock(&t->atid_lock);
3010 }
3011
3012 static void
3013 queue_tid_release(struct adapter *sc, int tid)
3014 {
3015
3016         CXGBE_UNIMPLEMENTED("deferred tid release");
3017 }
3018
3019 void
3020 release_tid(struct adapter *sc, int tid, struct sge_wrq *ctrlq)
3021 {
3022         struct wrqe *wr;
3023         struct cpl_tid_release *req;
3024
3025         wr = alloc_wrqe(sizeof(*req), ctrlq);
3026         if (wr == NULL) {
3027                 queue_tid_release(sc, tid);     /* defer */
3028                 return;
3029         }
3030         req = wrtod(wr);
3031
3032         INIT_TP_WR_MIT_CPL(req, CPL_TID_RELEASE, tid);
3033
3034         t4_wrq_tx(sc, wr);
3035 }
3036
3037 static int
3038 t4_range_cmp(const void *a, const void *b)
3039 {
3040         return ((const struct t4_range *)a)->start -
3041                ((const struct t4_range *)b)->start;
3042 }
3043
3044 /*
3045  * Verify that the memory range specified by the addr/len pair is valid within
3046  * the card's address space.
3047  */
3048 static int
3049 validate_mem_range(struct adapter *sc, uint32_t addr, uint32_t len)
3050 {
3051         struct t4_range mem_ranges[4], *r, *next;
3052         uint32_t em, addr_len;
3053         int i, n, remaining;
3054
3055         /* Memory can only be accessed in naturally aligned 4 byte units */
3056         if (addr & 3 || len & 3 || len == 0)
3057                 return (EINVAL);
3058
3059         /* Enabled memories */
3060         em = t4_read_reg(sc, A_MA_TARGET_MEM_ENABLE);
3061
3062         r = &mem_ranges[0];
3063         n = 0;
3064         bzero(r, sizeof(mem_ranges));
3065         if (em & F_EDRAM0_ENABLE) {
3066                 addr_len = t4_read_reg(sc, A_MA_EDRAM0_BAR);
3067                 r->size = G_EDRAM0_SIZE(addr_len) << 20;
3068                 if (r->size > 0) {
3069                         r->start = G_EDRAM0_BASE(addr_len) << 20;
3070                         if (addr >= r->start &&
3071                             addr + len <= r->start + r->size)
3072                                 return (0);
3073                         r++;
3074                         n++;
3075                 }
3076         }
3077         if (em & F_EDRAM1_ENABLE) {
3078                 addr_len = t4_read_reg(sc, A_MA_EDRAM1_BAR);
3079                 r->size = G_EDRAM1_SIZE(addr_len) << 20;
3080                 if (r->size > 0) {
3081                         r->start = G_EDRAM1_BASE(addr_len) << 20;
3082                         if (addr >= r->start &&
3083                             addr + len <= r->start + r->size)
3084                                 return (0);
3085                         r++;
3086                         n++;
3087                 }
3088         }
3089         if (em & F_EXT_MEM_ENABLE) {
3090                 addr_len = t4_read_reg(sc, A_MA_EXT_MEMORY_BAR);
3091                 r->size = G_EXT_MEM_SIZE(addr_len) << 20;
3092                 if (r->size > 0) {
3093                         r->start = G_EXT_MEM_BASE(addr_len) << 20;
3094                         if (addr >= r->start &&
3095                             addr + len <= r->start + r->size)
3096                                 return (0);
3097                         r++;
3098                         n++;
3099                 }
3100         }
3101         if (is_t5(sc) && em & F_EXT_MEM1_ENABLE) {
3102                 addr_len = t4_read_reg(sc, A_MA_EXT_MEMORY1_BAR);
3103                 r->size = G_EXT_MEM1_SIZE(addr_len) << 20;
3104                 if (r->size > 0) {
3105                         r->start = G_EXT_MEM1_BASE(addr_len) << 20;
3106                         if (addr >= r->start &&
3107                             addr + len <= r->start + r->size)
3108                                 return (0);
3109                         r++;
3110                         n++;
3111                 }
3112         }
3113         MPASS(n <= nitems(mem_ranges));
3114
3115         if (n > 1) {
3116                 /* Sort and merge the ranges. */
3117                 qsort(mem_ranges, n, sizeof(struct t4_range), t4_range_cmp);
3118
3119                 /* Start from index 0 and examine the next n - 1 entries. */
3120                 r = &mem_ranges[0];
3121                 for (remaining = n - 1; remaining > 0; remaining--, r++) {
3122
3123                         MPASS(r->size > 0);     /* r is a valid entry. */
3124                         next = r + 1;
3125                         MPASS(next->size > 0);  /* and so is the next one. */
3126
3127                         while (r->start + r->size >= next->start) {
3128                                 /* Merge the next one into the current entry. */
3129                                 r->size = max(r->start + r->size,
3130                                     next->start + next->size) - r->start;
3131                                 n--;    /* One fewer entry in total. */
3132                                 if (--remaining == 0)
3133                                         goto done;      /* short circuit */
3134                                 next++;
3135                         }
3136                         if (next != r + 1) {
3137                                 /*
3138                                  * Some entries were merged into r and next
3139                                  * points to the first valid entry that couldn't
3140                                  * be merged.
3141                                  */
3142                                 MPASS(next->size > 0);  /* must be valid */
3143                                 memcpy(r + 1, next, remaining * sizeof(*r));
3144 #ifdef INVARIANTS
3145                                 /*
3146                                  * This so that the foo->size assertion in the
3147                                  * next iteration of the loop do the right
3148                                  * thing for entries that were pulled up and are
3149                                  * no longer valid.
3150                                  */
3151                                 MPASS(n < nitems(mem_ranges));
3152                                 bzero(&mem_ranges[n], (nitems(mem_ranges) - n) *
3153                                     sizeof(struct t4_range));
3154 #endif
3155                         }
3156                 }
3157 done:
3158                 /* Done merging the ranges. */
3159                 MPASS(n > 0);
3160                 r = &mem_ranges[0];
3161                 for (i = 0; i < n; i++, r++) {
3162                         if (addr >= r->start &&
3163                             addr + len <= r->start + r->size)
3164                                 return (0);
3165                 }
3166         }
3167
3168         return (EFAULT);
3169 }
3170
3171 static int
3172 fwmtype_to_hwmtype(int mtype)
3173 {
3174
3175         switch (mtype) {
3176         case FW_MEMTYPE_EDC0:
3177                 return (MEM_EDC0);
3178         case FW_MEMTYPE_EDC1:
3179                 return (MEM_EDC1);
3180         case FW_MEMTYPE_EXTMEM:
3181                 return (MEM_MC0);
3182         case FW_MEMTYPE_EXTMEM1:
3183                 return (MEM_MC1);
3184         default:
3185                 panic("%s: cannot translate fw mtype %d.", __func__, mtype);
3186         }
3187 }
3188
3189 /*
3190  * Verify that the memory range specified by the memtype/offset/len pair is
3191  * valid and lies entirely within the memtype specified.  The global address of
3192  * the start of the range is returned in addr.
3193  */
3194 static int
3195 validate_mt_off_len(struct adapter *sc, int mtype, uint32_t off, uint32_t len,
3196     uint32_t *addr)
3197 {
3198         uint32_t em, addr_len, maddr;
3199
3200         /* Memory can only be accessed in naturally aligned 4 byte units */
3201         if (off & 3 || len & 3 || len == 0)
3202                 return (EINVAL);
3203
3204         em = t4_read_reg(sc, A_MA_TARGET_MEM_ENABLE);
3205         switch (fwmtype_to_hwmtype(mtype)) {
3206         case MEM_EDC0:
3207                 if (!(em & F_EDRAM0_ENABLE))
3208                         return (EINVAL);
3209                 addr_len = t4_read_reg(sc, A_MA_EDRAM0_BAR);
3210                 maddr = G_EDRAM0_BASE(addr_len) << 20;
3211                 break;
3212         case MEM_EDC1:
3213                 if (!(em & F_EDRAM1_ENABLE))
3214                         return (EINVAL);
3215                 addr_len = t4_read_reg(sc, A_MA_EDRAM1_BAR);
3216                 maddr = G_EDRAM1_BASE(addr_len) << 20;
3217                 break;
3218         case MEM_MC:
3219                 if (!(em & F_EXT_MEM_ENABLE))
3220                         return (EINVAL);
3221                 addr_len = t4_read_reg(sc, A_MA_EXT_MEMORY_BAR);
3222                 maddr = G_EXT_MEM_BASE(addr_len) << 20;
3223                 break;
3224         case MEM_MC1:
3225                 if (!is_t5(sc) || !(em & F_EXT_MEM1_ENABLE))
3226                         return (EINVAL);
3227                 addr_len = t4_read_reg(sc, A_MA_EXT_MEMORY1_BAR);
3228                 maddr = G_EXT_MEM1_BASE(addr_len) << 20;
3229                 break;
3230         default:
3231                 return (EINVAL);
3232         }
3233
3234         *addr = maddr + off;    /* global address */
3235         return (validate_mem_range(sc, *addr, len));
3236 }
3237
3238 static int
3239 fixup_devlog_params(struct adapter *sc)
3240 {
3241         struct devlog_params *dparams = &sc->params.devlog;
3242         int rc;
3243
3244         rc = validate_mt_off_len(sc, dparams->memtype, dparams->start,
3245             dparams->size, &dparams->addr);
3246
3247         return (rc);
3248 }
3249
3250 static void
3251 update_nirq(struct intrs_and_queues *iaq, int nports)
3252 {
3253         int extra = T4_EXTRA_INTR;
3254
3255         iaq->nirq = extra;
3256         iaq->nirq += nports * (iaq->nrxq + iaq->nofldrxq);
3257         iaq->nirq += nports * (iaq->num_vis - 1) *
3258             max(iaq->nrxq_vi, iaq->nnmrxq_vi);
3259         iaq->nirq += nports * (iaq->num_vis - 1) * iaq->nofldrxq_vi;
3260 }
3261
3262 /*
3263  * Adjust requirements to fit the number of interrupts available.
3264  */
3265 static void
3266 calculate_iaq(struct adapter *sc, struct intrs_and_queues *iaq, int itype,
3267     int navail)
3268 {
3269         int old_nirq;
3270         const int nports = sc->params.nports;
3271
3272         MPASS(nports > 0);
3273         MPASS(navail > 0);
3274
3275         bzero(iaq, sizeof(*iaq));
3276         iaq->intr_type = itype;
3277         iaq->num_vis = t4_num_vis;
3278         iaq->ntxq = t4_ntxq;
3279         iaq->ntxq_vi = t4_ntxq_vi;
3280         iaq->nrxq = t4_nrxq;
3281         iaq->nrxq_vi = t4_nrxq_vi;
3282 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
3283         if (is_offload(sc) || is_ethoffload(sc)) {
3284                 iaq->nofldtxq = t4_nofldtxq;
3285                 iaq->nofldtxq_vi = t4_nofldtxq_vi;
3286         }
3287 #endif
3288 #ifdef TCP_OFFLOAD
3289         if (is_offload(sc)) {
3290                 iaq->nofldrxq = t4_nofldrxq;
3291                 iaq->nofldrxq_vi = t4_nofldrxq_vi;
3292         }
3293 #endif
3294 #ifdef DEV_NETMAP
3295         iaq->nnmtxq_vi = t4_nnmtxq_vi;
3296         iaq->nnmrxq_vi = t4_nnmrxq_vi;
3297 #endif
3298
3299         update_nirq(iaq, nports);
3300         if (iaq->nirq <= navail &&
3301             (itype != INTR_MSI || powerof2(iaq->nirq))) {
3302                 /*
3303                  * This is the normal case -- there are enough interrupts for
3304                  * everything.
3305                  */
3306                 goto done;
3307         }
3308
3309         /*
3310          * If extra VIs have been configured try reducing their count and see if
3311          * that works.
3312          */
3313         while (iaq->num_vis > 1) {
3314                 iaq->num_vis--;
3315                 update_nirq(iaq, nports);
3316                 if (iaq->nirq <= navail &&
3317                     (itype != INTR_MSI || powerof2(iaq->nirq))) {
3318                         device_printf(sc->dev, "virtual interfaces per port "
3319                             "reduced to %d from %d.  nrxq=%u, nofldrxq=%u, "
3320                             "nrxq_vi=%u nofldrxq_vi=%u, nnmrxq_vi=%u.  "
3321                             "itype %d, navail %u, nirq %d.\n",
3322                             iaq->num_vis, t4_num_vis, iaq->nrxq, iaq->nofldrxq,
3323                             iaq->nrxq_vi, iaq->nofldrxq_vi, iaq->nnmrxq_vi,
3324                             itype, navail, iaq->nirq);
3325                         goto done;
3326                 }
3327         }
3328
3329         /*
3330          * Extra VIs will not be created.  Log a message if they were requested.
3331          */
3332         MPASS(iaq->num_vis == 1);
3333         iaq->ntxq_vi = iaq->nrxq_vi = 0;
3334         iaq->nofldtxq_vi = iaq->nofldrxq_vi = 0;
3335         iaq->nnmtxq_vi = iaq->nnmrxq_vi = 0;
3336         if (iaq->num_vis != t4_num_vis) {
3337                 device_printf(sc->dev, "extra virtual interfaces disabled.  "
3338                     "nrxq=%u, nofldrxq=%u, nrxq_vi=%u nofldrxq_vi=%u, "
3339                     "nnmrxq_vi=%u.  itype %d, navail %u, nirq %d.\n",
3340                     iaq->nrxq, iaq->nofldrxq, iaq->nrxq_vi, iaq->nofldrxq_vi,
3341                     iaq->nnmrxq_vi, itype, navail, iaq->nirq);
3342         }
3343
3344         /*
3345          * Keep reducing the number of NIC rx queues to the next lower power of
3346          * 2 (for even RSS distribution) and halving the TOE rx queues and see
3347          * if that works.
3348          */
3349         do {
3350                 if (iaq->nrxq > 1) {
3351                         do {
3352                                 iaq->nrxq--;
3353                         } while (!powerof2(iaq->nrxq));
3354                 }
3355                 if (iaq->nofldrxq > 1)
3356                         iaq->nofldrxq >>= 1;
3357
3358                 old_nirq = iaq->nirq;
3359                 update_nirq(iaq, nports);
3360                 if (iaq->nirq <= navail &&
3361                     (itype != INTR_MSI || powerof2(iaq->nirq))) {
3362                         device_printf(sc->dev, "running with reduced number of "
3363                             "rx queues because of shortage of interrupts.  "
3364                             "nrxq=%u, nofldrxq=%u.  "
3365                             "itype %d, navail %u, nirq %d.\n", iaq->nrxq,
3366                             iaq->nofldrxq, itype, navail, iaq->nirq);
3367                         goto done;
3368                 }
3369         } while (old_nirq != iaq->nirq);
3370
3371         /* One interrupt for everything.  Ugh. */
3372         device_printf(sc->dev, "running with minimal number of queues.  "
3373             "itype %d, navail %u.\n", itype, navail);
3374         iaq->nirq = 1;
3375         MPASS(iaq->nrxq == 1);
3376         iaq->ntxq = 1;
3377         if (iaq->nofldrxq > 1)
3378                 iaq->nofldtxq = 1;
3379 done:
3380         MPASS(iaq->num_vis > 0);
3381         if (iaq->num_vis > 1) {
3382                 MPASS(iaq->nrxq_vi > 0);
3383                 MPASS(iaq->ntxq_vi > 0);
3384         }
3385         MPASS(iaq->nirq > 0);
3386         MPASS(iaq->nrxq > 0);
3387         MPASS(iaq->ntxq > 0);
3388         if (itype == INTR_MSI) {
3389                 MPASS(powerof2(iaq->nirq));
3390         }
3391 }
3392
3393 static int
3394 cfg_itype_and_nqueues(struct adapter *sc, struct intrs_and_queues *iaq)
3395 {
3396         int rc, itype, navail, nalloc;
3397
3398         for (itype = INTR_MSIX; itype; itype >>= 1) {
3399
3400                 if ((itype & t4_intr_types) == 0)
3401                         continue;       /* not allowed */
3402
3403                 if (itype == INTR_MSIX)
3404                         navail = pci_msix_count(sc->dev);
3405                 else if (itype == INTR_MSI)
3406                         navail = pci_msi_count(sc->dev);
3407                 else
3408                         navail = 1;
3409 restart:
3410                 if (navail == 0)
3411                         continue;
3412
3413                 calculate_iaq(sc, iaq, itype, navail);
3414                 nalloc = iaq->nirq;
3415                 rc = 0;
3416                 if (itype == INTR_MSIX)
3417                         rc = pci_alloc_msix(sc->dev, &nalloc);
3418                 else if (itype == INTR_MSI)
3419                         rc = pci_alloc_msi(sc->dev, &nalloc);
3420
3421                 if (rc == 0 && nalloc > 0) {
3422                         if (nalloc == iaq->nirq)
3423                                 return (0);
3424
3425                         /*
3426                          * Didn't get the number requested.  Use whatever number
3427                          * the kernel is willing to allocate.
3428                          */
3429                         device_printf(sc->dev, "fewer vectors than requested, "
3430                             "type=%d, req=%d, rcvd=%d; will downshift req.\n",
3431                             itype, iaq->nirq, nalloc);
3432                         pci_release_msi(sc->dev);
3433                         navail = nalloc;
3434                         goto restart;
3435                 }
3436
3437                 device_printf(sc->dev,
3438                     "failed to allocate vectors:%d, type=%d, req=%d, rcvd=%d\n",
3439                     itype, rc, iaq->nirq, nalloc);
3440         }
3441
3442         device_printf(sc->dev,
3443             "failed to find a usable interrupt type.  "
3444             "allowed=%d, msi-x=%d, msi=%d, intx=1", t4_intr_types,
3445             pci_msix_count(sc->dev), pci_msi_count(sc->dev));
3446
3447         return (ENXIO);
3448 }
3449
3450 #define FW_VERSION(chip) ( \
3451     V_FW_HDR_FW_VER_MAJOR(chip##FW_VERSION_MAJOR) | \
3452     V_FW_HDR_FW_VER_MINOR(chip##FW_VERSION_MINOR) | \
3453     V_FW_HDR_FW_VER_MICRO(chip##FW_VERSION_MICRO) | \
3454     V_FW_HDR_FW_VER_BUILD(chip##FW_VERSION_BUILD))
3455 #define FW_INTFVER(chip, intf) (chip##FW_HDR_INTFVER_##intf)
3456
3457 /* Just enough of fw_hdr to cover all version info. */
3458 struct fw_h {
3459         __u8    ver;
3460         __u8    chip;
3461         __be16  len512;
3462         __be32  fw_ver;
3463         __be32  tp_microcode_ver;
3464         __u8    intfver_nic;
3465         __u8    intfver_vnic;
3466         __u8    intfver_ofld;
3467         __u8    intfver_ri;
3468         __u8    intfver_iscsipdu;
3469         __u8    intfver_iscsi;
3470         __u8    intfver_fcoepdu;
3471         __u8    intfver_fcoe;
3472 };
3473 /* Spot check a couple of fields. */
3474 CTASSERT(offsetof(struct fw_h, fw_ver) == offsetof(struct fw_hdr, fw_ver));
3475 CTASSERT(offsetof(struct fw_h, intfver_nic) == offsetof(struct fw_hdr, intfver_nic));
3476 CTASSERT(offsetof(struct fw_h, intfver_fcoe) == offsetof(struct fw_hdr, intfver_fcoe));
3477
3478 struct fw_info {
3479         uint8_t chip;
3480         char *kld_name;
3481         char *fw_mod_name;
3482         struct fw_h fw_h;
3483 } fw_info[] = {
3484         {
3485                 .chip = CHELSIO_T4,
3486                 .kld_name = "t4fw_cfg",
3487                 .fw_mod_name = "t4fw",
3488                 .fw_h = {
3489                         .chip = FW_HDR_CHIP_T4,
3490                         .fw_ver = htobe32(FW_VERSION(T4)),
3491                         .intfver_nic = FW_INTFVER(T4, NIC),
3492                         .intfver_vnic = FW_INTFVER(T4, VNIC),
3493                         .intfver_ofld = FW_INTFVER(T4, OFLD),
3494                         .intfver_ri = FW_INTFVER(T4, RI),
3495                         .intfver_iscsipdu = FW_INTFVER(T4, ISCSIPDU),
3496                         .intfver_iscsi = FW_INTFVER(T4, ISCSI),
3497                         .intfver_fcoepdu = FW_INTFVER(T4, FCOEPDU),
3498                         .intfver_fcoe = FW_INTFVER(T4, FCOE),
3499                 },
3500         }, {
3501                 .chip = CHELSIO_T5,
3502                 .kld_name = "t5fw_cfg",
3503                 .fw_mod_name = "t5fw",
3504                 .fw_h = {
3505                         .chip = FW_HDR_CHIP_T5,
3506                         .fw_ver = htobe32(FW_VERSION(T5)),
3507                         .intfver_nic = FW_INTFVER(T5, NIC),
3508                         .intfver_vnic = FW_INTFVER(T5, VNIC),
3509                         .intfver_ofld = FW_INTFVER(T5, OFLD),
3510                         .intfver_ri = FW_INTFVER(T5, RI),
3511                         .intfver_iscsipdu = FW_INTFVER(T5, ISCSIPDU),
3512                         .intfver_iscsi = FW_INTFVER(T5, ISCSI),
3513                         .intfver_fcoepdu = FW_INTFVER(T5, FCOEPDU),
3514                         .intfver_fcoe = FW_INTFVER(T5, FCOE),
3515                 },
3516         }, {
3517                 .chip = CHELSIO_T6,
3518                 .kld_name = "t6fw_cfg",
3519                 .fw_mod_name = "t6fw",
3520                 .fw_h = {
3521                         .chip = FW_HDR_CHIP_T6,
3522                         .fw_ver = htobe32(FW_VERSION(T6)),
3523                         .intfver_nic = FW_INTFVER(T6, NIC),
3524                         .intfver_vnic = FW_INTFVER(T6, VNIC),
3525                         .intfver_ofld = FW_INTFVER(T6, OFLD),
3526                         .intfver_ri = FW_INTFVER(T6, RI),
3527                         .intfver_iscsipdu = FW_INTFVER(T6, ISCSIPDU),
3528                         .intfver_iscsi = FW_INTFVER(T6, ISCSI),
3529                         .intfver_fcoepdu = FW_INTFVER(T6, FCOEPDU),
3530                         .intfver_fcoe = FW_INTFVER(T6, FCOE),
3531                 },
3532         }
3533 };
3534
3535 static struct fw_info *
3536 find_fw_info(int chip)
3537 {
3538         int i;
3539
3540         for (i = 0; i < nitems(fw_info); i++) {
3541                 if (fw_info[i].chip == chip)
3542                         return (&fw_info[i]);
3543         }
3544         return (NULL);
3545 }
3546
3547 /*
3548  * Is the given firmware API compatible with the one the driver was compiled
3549  * with?
3550  */
3551 static int
3552 fw_compatible(const struct fw_h *hdr1, const struct fw_h *hdr2)
3553 {
3554
3555         /* short circuit if it's the exact same firmware version */
3556         if (hdr1->chip == hdr2->chip && hdr1->fw_ver == hdr2->fw_ver)
3557                 return (1);
3558
3559         /*
3560          * XXX: Is this too conservative?  Perhaps I should limit this to the
3561          * features that are supported in the driver.
3562          */
3563 #define SAME_INTF(x) (hdr1->intfver_##x == hdr2->intfver_##x)
3564         if (hdr1->chip == hdr2->chip && SAME_INTF(nic) && SAME_INTF(vnic) &&
3565             SAME_INTF(ofld) && SAME_INTF(ri) && SAME_INTF(iscsipdu) &&
3566             SAME_INTF(iscsi) && SAME_INTF(fcoepdu) && SAME_INTF(fcoe))
3567                 return (1);
3568 #undef SAME_INTF
3569
3570         return (0);
3571 }
3572
3573 static int
3574 load_fw_module(struct adapter *sc, const struct firmware **dcfg,
3575     const struct firmware **fw)
3576 {
3577         struct fw_info *fw_info;
3578
3579         *dcfg = NULL;
3580         if (fw != NULL)
3581                 *fw = NULL;
3582
3583         fw_info = find_fw_info(chip_id(sc));
3584         if (fw_info == NULL) {
3585                 device_printf(sc->dev,
3586                     "unable to look up firmware information for chip %d.\n",
3587                     chip_id(sc));
3588                 return (EINVAL);
3589         }
3590
3591         *dcfg = firmware_get(fw_info->kld_name);
3592         if (*dcfg != NULL) {
3593                 if (fw != NULL)
3594                         *fw = firmware_get(fw_info->fw_mod_name);
3595                 return (0);
3596         }
3597
3598         return (ENOENT);
3599 }
3600
3601 static void
3602 unload_fw_module(struct adapter *sc, const struct firmware *dcfg,
3603     const struct firmware *fw)
3604 {
3605
3606         if (fw != NULL)
3607                 firmware_put(fw, FIRMWARE_UNLOAD);
3608         if (dcfg != NULL)
3609                 firmware_put(dcfg, FIRMWARE_UNLOAD);
3610 }
3611
3612 /*
3613  * Return values:
3614  * 0 means no firmware install attempted.
3615  * ERESTART means a firmware install was attempted and was successful.
3616  * +ve errno means a firmware install was attempted but failed.
3617  */
3618 static int
3619 install_kld_firmware(struct adapter *sc, struct fw_h *card_fw,
3620     const struct fw_h *drv_fw, const char *reason, int *already)
3621 {
3622         const struct firmware *cfg, *fw;
3623         const uint32_t c = be32toh(card_fw->fw_ver);
3624         uint32_t d, k;
3625         int rc, fw_install;
3626         struct fw_h bundled_fw;
3627         bool load_attempted;
3628
3629         cfg = fw = NULL;
3630         load_attempted = false;
3631         fw_install = t4_fw_install < 0 ? -t4_fw_install : t4_fw_install;
3632
3633         memcpy(&bundled_fw, drv_fw, sizeof(bundled_fw));
3634         if (t4_fw_install < 0) {
3635                 rc = load_fw_module(sc, &cfg, &fw);
3636                 if (rc != 0 || fw == NULL) {
3637                         device_printf(sc->dev,
3638                             "failed to load firmware module: %d. cfg %p, fw %p;"
3639                             " will use compiled-in firmware version for"
3640                             "hw.cxgbe.fw_install checks.\n",
3641                             rc, cfg, fw);
3642                 } else {
3643                         memcpy(&bundled_fw, fw->data, sizeof(bundled_fw));
3644                 }
3645                 load_attempted = true;
3646         }
3647         d = be32toh(bundled_fw.fw_ver);
3648
3649         if (reason != NULL)
3650                 goto install;
3651
3652         if ((sc->flags & FW_OK) == 0) {
3653
3654                 if (c == 0xffffffff) {
3655                         reason = "missing";
3656                         goto install;
3657                 }
3658
3659                 rc = 0;
3660                 goto done;
3661         }
3662
3663         if (!fw_compatible(card_fw, &bundled_fw)) {
3664                 reason = "incompatible or unusable";
3665                 goto install;
3666         }
3667
3668         if (d > c) {
3669                 reason = "older than the version bundled with this driver";
3670                 goto install;
3671         }
3672
3673         if (fw_install == 2 && d != c) {
3674                 reason = "different than the version bundled with this driver";
3675                 goto install;
3676         }
3677
3678         /* No reason to do anything to the firmware already on the card. */
3679         rc = 0;
3680         goto done;
3681
3682 install:
3683         rc = 0;
3684         if ((*already)++)
3685                 goto done;
3686
3687         if (fw_install == 0) {
3688                 device_printf(sc->dev, "firmware on card (%u.%u.%u.%u) is %s, "
3689                     "but the driver is prohibited from installing a firmware "
3690                     "on the card.\n",
3691                     G_FW_HDR_FW_VER_MAJOR(c), G_FW_HDR_FW_VER_MINOR(c),
3692                     G_FW_HDR_FW_VER_MICRO(c), G_FW_HDR_FW_VER_BUILD(c), reason);
3693
3694                 goto done;
3695         }
3696
3697         /*
3698          * We'll attempt to install a firmware.  Load the module first (if it
3699          * hasn't been loaded already).
3700          */
3701         if (!load_attempted) {
3702                 rc = load_fw_module(sc, &cfg, &fw);
3703                 if (rc != 0 || fw == NULL) {
3704                         device_printf(sc->dev,
3705                             "failed to load firmware module: %d. cfg %p, fw %p\n",
3706                             rc, cfg, fw);
3707                         /* carry on */
3708                 }
3709         }
3710         if (fw == NULL) {
3711                 device_printf(sc->dev, "firmware on card (%u.%u.%u.%u) is %s, "
3712                     "but the driver cannot take corrective action because it "
3713                     "is unable to load the firmware module.\n",
3714                     G_FW_HDR_FW_VER_MAJOR(c), G_FW_HDR_FW_VER_MINOR(c),
3715                     G_FW_HDR_FW_VER_MICRO(c), G_FW_HDR_FW_VER_BUILD(c), reason);
3716                 rc = sc->flags & FW_OK ? 0 : ENOENT;
3717                 goto done;
3718         }
3719         k = be32toh(((const struct fw_hdr *)fw->data)->fw_ver);
3720         if (k != d) {
3721                 MPASS(t4_fw_install > 0);
3722                 device_printf(sc->dev,
3723                     "firmware in KLD (%u.%u.%u.%u) is not what the driver was "
3724                     "expecting (%u.%u.%u.%u) and will not be used.\n",
3725                     G_FW_HDR_FW_VER_MAJOR(k), G_FW_HDR_FW_VER_MINOR(k),
3726                     G_FW_HDR_FW_VER_MICRO(k), G_FW_HDR_FW_VER_BUILD(k),
3727                     G_FW_HDR_FW_VER_MAJOR(d), G_FW_HDR_FW_VER_MINOR(d),
3728                     G_FW_HDR_FW_VER_MICRO(d), G_FW_HDR_FW_VER_BUILD(d));
3729                 rc = sc->flags & FW_OK ? 0 : EINVAL;
3730                 goto done;
3731         }
3732
3733         device_printf(sc->dev, "firmware on card (%u.%u.%u.%u) is %s, "
3734             "installing firmware %u.%u.%u.%u on card.\n",
3735             G_FW_HDR_FW_VER_MAJOR(c), G_FW_HDR_FW_VER_MINOR(c),
3736             G_FW_HDR_FW_VER_MICRO(c), G_FW_HDR_FW_VER_BUILD(c), reason,
3737             G_FW_HDR_FW_VER_MAJOR(d), G_FW_HDR_FW_VER_MINOR(d),
3738             G_FW_HDR_FW_VER_MICRO(d), G_FW_HDR_FW_VER_BUILD(d));
3739
3740         rc = -t4_fw_upgrade(sc, sc->mbox, fw->data, fw->datasize, 0);
3741         if (rc != 0) {
3742                 device_printf(sc->dev, "failed to install firmware: %d\n", rc);
3743         } else {
3744                 /* Installed successfully, update the cached header too. */
3745                 rc = ERESTART;
3746                 memcpy(card_fw, fw->data, sizeof(*card_fw));
3747         }
3748 done:
3749         unload_fw_module(sc, cfg, fw);
3750
3751         return (rc);
3752 }
3753
3754 /*
3755  * Establish contact with the firmware and attempt to become the master driver.
3756  *
3757  * A firmware will be installed to the card if needed (if the driver is allowed
3758  * to do so).
3759  */
3760 static int
3761 contact_firmware(struct adapter *sc)
3762 {
3763         int rc, already = 0;
3764         enum dev_state state;
3765         struct fw_info *fw_info;
3766         struct fw_hdr *card_fw;         /* fw on the card */
3767         const struct fw_h *drv_fw;
3768
3769         fw_info = find_fw_info(chip_id(sc));
3770         if (fw_info == NULL) {
3771                 device_printf(sc->dev,
3772                     "unable to look up firmware information for chip %d.\n",
3773                     chip_id(sc));
3774                 return (EINVAL);
3775         }
3776         drv_fw = &fw_info->fw_h;
3777
3778         /* Read the header of the firmware on the card */
3779         card_fw = malloc(sizeof(*card_fw), M_CXGBE, M_ZERO | M_WAITOK);
3780 restart:
3781         rc = -t4_get_fw_hdr(sc, card_fw);
3782         if (rc != 0) {
3783                 device_printf(sc->dev,
3784                     "unable to read firmware header from card's flash: %d\n",
3785                     rc);
3786                 goto done;
3787         }
3788
3789         rc = install_kld_firmware(sc, (struct fw_h *)card_fw, drv_fw, NULL,
3790             &already);
3791         if (rc == ERESTART)
3792                 goto restart;
3793         if (rc != 0)
3794                 goto done;
3795
3796         rc = t4_fw_hello(sc, sc->mbox, sc->mbox, MASTER_MAY, &state);
3797         if (rc < 0 || state == DEV_STATE_ERR) {
3798                 rc = -rc;
3799                 device_printf(sc->dev,
3800                     "failed to connect to the firmware: %d, %d.  "
3801                     "PCIE_FW 0x%08x\n", rc, state, t4_read_reg(sc, A_PCIE_FW));
3802 #if 0
3803                 if (install_kld_firmware(sc, (struct fw_h *)card_fw, drv_fw,
3804                     "not responding properly to HELLO", &already) == ERESTART)
3805                         goto restart;
3806 #endif
3807                 goto done;
3808         }
3809         MPASS(be32toh(card_fw->flags) & FW_HDR_FLAGS_RESET_HALT);
3810         sc->flags |= FW_OK;     /* The firmware responded to the FW_HELLO. */
3811
3812         if (rc == sc->pf) {
3813                 sc->flags |= MASTER_PF;
3814                 rc = install_kld_firmware(sc, (struct fw_h *)card_fw, drv_fw,
3815                     NULL, &already);
3816                 if (rc == ERESTART)
3817                         rc = 0;
3818                 else if (rc != 0)
3819                         goto done;
3820         } else if (state == DEV_STATE_UNINIT) {
3821                 /*
3822                  * We didn't get to be the master so we definitely won't be
3823                  * configuring the chip.  It's a bug if someone else hasn't
3824                  * configured it already.
3825                  */
3826                 device_printf(sc->dev, "couldn't be master(%d), "
3827                     "device not already initialized either(%d).  "
3828                     "PCIE_FW 0x%08x\n", rc, state, t4_read_reg(sc, A_PCIE_FW));
3829                 rc = EPROTO;
3830                 goto done;
3831         } else {
3832                 /*
3833                  * Some other PF is the master and has configured the chip.
3834                  * This is allowed but untested.
3835                  */
3836                 device_printf(sc->dev, "PF%d is master, device state %d.  "
3837                     "PCIE_FW 0x%08x\n", rc, state, t4_read_reg(sc, A_PCIE_FW));
3838                 snprintf(sc->cfg_file, sizeof(sc->cfg_file), "pf%d", rc);
3839                 sc->cfcsum = 0;
3840                 rc = 0;
3841         }
3842 done:
3843         if (rc != 0 && sc->flags & FW_OK) {
3844                 t4_fw_bye(sc, sc->mbox);
3845                 sc->flags &= ~FW_OK;
3846         }
3847         free(card_fw, M_CXGBE);
3848         return (rc);
3849 }
3850
3851 static int
3852 copy_cfg_file_to_card(struct adapter *sc, char *cfg_file,
3853     uint32_t mtype, uint32_t moff)
3854 {
3855         struct fw_info *fw_info;
3856         const struct firmware *dcfg, *rcfg = NULL;
3857         const uint32_t *cfdata;
3858         uint32_t cflen, addr;
3859         int rc;
3860
3861         load_fw_module(sc, &dcfg, NULL);
3862
3863         /* Card specific interpretation of "default". */
3864         if (strncmp(cfg_file, DEFAULT_CF, sizeof(t4_cfg_file)) == 0) {
3865                 if (pci_get_device(sc->dev) == 0x440a)
3866                         snprintf(cfg_file, sizeof(t4_cfg_file), UWIRE_CF);
3867                 if (is_fpga(sc))
3868                         snprintf(cfg_file, sizeof(t4_cfg_file), FPGA_CF);
3869         }
3870
3871         if (strncmp(cfg_file, DEFAULT_CF, sizeof(t4_cfg_file)) == 0) {
3872                 if (dcfg == NULL) {
3873                         device_printf(sc->dev,
3874                             "KLD with default config is not available.\n");
3875                         rc = ENOENT;
3876                         goto done;
3877                 }
3878                 cfdata = dcfg->data;
3879                 cflen = dcfg->datasize & ~3;
3880         } else {
3881                 char s[32];
3882
3883                 fw_info = find_fw_info(chip_id(sc));
3884                 if (fw_info == NULL) {
3885                         device_printf(sc->dev,
3886                             "unable to look up firmware information for chip %d.\n",
3887                             chip_id(sc));
3888                         rc = EINVAL;
3889                         goto done;
3890                 }
3891                 snprintf(s, sizeof(s), "%s_%s", fw_info->kld_name, cfg_file);
3892
3893                 rcfg = firmware_get(s);
3894                 if (rcfg == NULL) {
3895                         device_printf(sc->dev,
3896                             "unable to load module \"%s\" for configuration "
3897                             "profile \"%s\".\n", s, cfg_file);
3898                         rc = ENOENT;
3899                         goto done;
3900                 }
3901                 cfdata = rcfg->data;
3902                 cflen = rcfg->datasize & ~3;
3903         }
3904
3905         if (cflen > FLASH_CFG_MAX_SIZE) {
3906                 device_printf(sc->dev,
3907                     "config file too long (%d, max allowed is %d).\n",
3908                     cflen, FLASH_CFG_MAX_SIZE);
3909                 rc = EINVAL;
3910                 goto done;
3911         }
3912
3913         rc = validate_mt_off_len(sc, mtype, moff, cflen, &addr);
3914         if (rc != 0) {
3915                 device_printf(sc->dev,
3916                     "%s: addr (%d/0x%x) or len %d is not valid: %d.\n",
3917                     __func__, mtype, moff, cflen, rc);
3918                 rc = EINVAL;
3919                 goto done;
3920         }
3921         write_via_memwin(sc, 2, addr, cfdata, cflen);
3922 done:
3923         if (rcfg != NULL)
3924                 firmware_put(rcfg, FIRMWARE_UNLOAD);
3925         unload_fw_module(sc, dcfg, NULL);
3926         return (rc);
3927 }
3928
3929 struct caps_allowed {
3930         uint16_t nbmcaps;
3931         uint16_t linkcaps;
3932         uint16_t switchcaps;
3933         uint16_t niccaps;
3934         uint16_t toecaps;
3935         uint16_t rdmacaps;
3936         uint16_t cryptocaps;
3937         uint16_t iscsicaps;
3938         uint16_t fcoecaps;
3939 };
3940
3941 #define FW_PARAM_DEV(param) \
3942         (V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) | \
3943          V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_##param))
3944 #define FW_PARAM_PFVF(param) \
3945         (V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_PFVF) | \
3946          V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_PFVF_##param))
3947
3948 /*
3949  * Provide a configuration profile to the firmware and have it initialize the
3950  * chip accordingly.  This may involve uploading a configuration file to the
3951  * card.
3952  */
3953 static int
3954 apply_cfg_and_initialize(struct adapter *sc, char *cfg_file,
3955     const struct caps_allowed *caps_allowed)
3956 {
3957         int rc;
3958         struct fw_caps_config_cmd caps;
3959         uint32_t mtype, moff, finicsum, cfcsum, param, val;
3960
3961         rc = -t4_fw_reset(sc, sc->mbox, F_PIORSTMODE | F_PIORST);
3962         if (rc != 0) {
3963                 device_printf(sc->dev, "firmware reset failed: %d.\n", rc);
3964                 return (rc);
3965         }
3966
3967         bzero(&caps, sizeof(caps));
3968         caps.op_to_write = htobe32(V_FW_CMD_OP(FW_CAPS_CONFIG_CMD) |
3969             F_FW_CMD_REQUEST | F_FW_CMD_READ);
3970         if (strncmp(cfg_file, BUILTIN_CF, sizeof(t4_cfg_file)) == 0) {
3971                 mtype = 0;
3972                 moff = 0;
3973                 caps.cfvalid_to_len16 = htobe32(FW_LEN16(caps));
3974         } else if (strncmp(cfg_file, FLASH_CF, sizeof(t4_cfg_file)) == 0) {
3975                 mtype = FW_MEMTYPE_FLASH;
3976                 moff = t4_flash_cfg_addr(sc);
3977                 caps.cfvalid_to_len16 = htobe32(F_FW_CAPS_CONFIG_CMD_CFVALID |
3978                     V_FW_CAPS_CONFIG_CMD_MEMTYPE_CF(mtype) |
3979                     V_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF(moff >> 16) |
3980                     FW_LEN16(caps));
3981         } else {
3982                 /*
3983                  * Ask the firmware where it wants us to upload the config file.
3984                  */
3985                 param = FW_PARAM_DEV(CF);
3986                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
3987                 if (rc != 0) {
3988                         /* No support for config file?  Shouldn't happen. */
3989                         device_printf(sc->dev,
3990                             "failed to query config file location: %d.\n", rc);
3991                         goto done;
3992                 }
3993                 mtype = G_FW_PARAMS_PARAM_Y(val);
3994                 moff = G_FW_PARAMS_PARAM_Z(val) << 16;
3995                 caps.cfvalid_to_len16 = htobe32(F_FW_CAPS_CONFIG_CMD_CFVALID |
3996                     V_FW_CAPS_CONFIG_CMD_MEMTYPE_CF(mtype) |
3997                     V_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF(moff >> 16) |
3998                     FW_LEN16(caps));
3999
4000                 rc = copy_cfg_file_to_card(sc, cfg_file, mtype, moff);
4001                 if (rc != 0) {
4002                         device_printf(sc->dev,
4003                             "failed to upload config file to card: %d.\n", rc);
4004                         goto done;
4005                 }
4006         }
4007         rc = -t4_wr_mbox(sc, sc->mbox, &caps, sizeof(caps), &caps);
4008         if (rc != 0) {
4009                 device_printf(sc->dev, "failed to pre-process config file: %d "
4010                     "(mtype %d, moff 0x%x).\n", rc, mtype, moff);
4011                 goto done;
4012         }
4013
4014         finicsum = be32toh(caps.finicsum);
4015         cfcsum = be32toh(caps.cfcsum);  /* actual */
4016         if (finicsum != cfcsum) {
4017                 device_printf(sc->dev,
4018                     "WARNING: config file checksum mismatch: %08x %08x\n",
4019                     finicsum, cfcsum);
4020         }
4021         sc->cfcsum = cfcsum;
4022         snprintf(sc->cfg_file, sizeof(sc->cfg_file), "%s", cfg_file);
4023
4024         /*
4025          * Let the firmware know what features will (not) be used so it can tune
4026          * things accordingly.
4027          */
4028 #define LIMIT_CAPS(x) do { \
4029         caps.x##caps &= htobe16(caps_allowed->x##caps); \
4030 } while (0)
4031         LIMIT_CAPS(nbm);
4032         LIMIT_CAPS(link);
4033         LIMIT_CAPS(switch);
4034         LIMIT_CAPS(nic);
4035         LIMIT_CAPS(toe);
4036         LIMIT_CAPS(rdma);
4037         LIMIT_CAPS(crypto);
4038         LIMIT_CAPS(iscsi);
4039         LIMIT_CAPS(fcoe);
4040 #undef LIMIT_CAPS
4041         if (caps.niccaps & htobe16(FW_CAPS_CONFIG_NIC_HASHFILTER)) {
4042                 /*
4043                  * TOE and hashfilters are mutually exclusive.  It is a config
4044                  * file or firmware bug if both are reported as available.  Try
4045                  * to cope with the situation in non-debug builds by disabling
4046                  * TOE.
4047                  */
4048                 MPASS(caps.toecaps == 0);
4049
4050                 caps.toecaps = 0;
4051                 caps.rdmacaps = 0;
4052                 caps.iscsicaps = 0;
4053         }
4054
4055         caps.op_to_write = htobe32(V_FW_CMD_OP(FW_CAPS_CONFIG_CMD) |
4056             F_FW_CMD_REQUEST | F_FW_CMD_WRITE);
4057         caps.cfvalid_to_len16 = htobe32(FW_LEN16(caps));
4058         rc = -t4_wr_mbox(sc, sc->mbox, &caps, sizeof(caps), NULL);
4059         if (rc != 0) {
4060                 device_printf(sc->dev,
4061                     "failed to process config file: %d.\n", rc);
4062                 goto done;
4063         }
4064
4065         t4_tweak_chip_settings(sc);
4066         set_params__pre_init(sc);
4067
4068         /* get basic stuff going */
4069         rc = -t4_fw_initialize(sc, sc->mbox);
4070         if (rc != 0) {
4071                 device_printf(sc->dev, "fw_initialize failed: %d.\n", rc);
4072                 goto done;
4073         }
4074 done:
4075         return (rc);
4076 }
4077
4078 /*
4079  * Partition chip resources for use between various PFs, VFs, etc.
4080  */
4081 static int
4082 partition_resources(struct adapter *sc)
4083 {
4084         char cfg_file[sizeof(t4_cfg_file)];
4085         struct caps_allowed caps_allowed;
4086         int rc;
4087         bool fallback;
4088
4089         /* Only the master driver gets to configure the chip resources. */
4090         MPASS(sc->flags & MASTER_PF);
4091
4092 #define COPY_CAPS(x) do { \
4093         caps_allowed.x##caps = t4_##x##caps_allowed; \
4094 } while (0)
4095         bzero(&caps_allowed, sizeof(caps_allowed));
4096         COPY_CAPS(nbm);
4097         COPY_CAPS(link);
4098         COPY_CAPS(switch);
4099         COPY_CAPS(nic);
4100         COPY_CAPS(toe);
4101         COPY_CAPS(rdma);
4102         COPY_CAPS(crypto);
4103         COPY_CAPS(iscsi);
4104         COPY_CAPS(fcoe);
4105         fallback = sc->debug_flags & DF_DISABLE_CFG_RETRY ? false : true;
4106         snprintf(cfg_file, sizeof(cfg_file), "%s", t4_cfg_file);
4107 retry:
4108         rc = apply_cfg_and_initialize(sc, cfg_file, &caps_allowed);
4109         if (rc != 0 && fallback) {
4110                 device_printf(sc->dev,
4111                     "failed (%d) to configure card with \"%s\" profile, "
4112                     "will fall back to a basic configuration and retry.\n",
4113                     rc, cfg_file);
4114                 snprintf(cfg_file, sizeof(cfg_file), "%s", BUILTIN_CF);
4115                 bzero(&caps_allowed, sizeof(caps_allowed));
4116                 COPY_CAPS(switch);
4117                 caps_allowed.niccaps = FW_CAPS_CONFIG_NIC;
4118                 fallback = false;
4119                 goto retry;
4120         }
4121 #undef COPY_CAPS
4122         return (rc);
4123 }
4124
4125 /*
4126  * Retrieve parameters that are needed (or nice to have) very early.
4127  */
4128 static int
4129 get_params__pre_init(struct adapter *sc)
4130 {
4131         int rc;
4132         uint32_t param[2], val[2];
4133
4134         t4_get_version_info(sc);
4135
4136         snprintf(sc->fw_version, sizeof(sc->fw_version), "%u.%u.%u.%u",
4137             G_FW_HDR_FW_VER_MAJOR(sc->params.fw_vers),
4138             G_FW_HDR_FW_VER_MINOR(sc->params.fw_vers),
4139             G_FW_HDR_FW_VER_MICRO(sc->params.fw_vers),
4140             G_FW_HDR_FW_VER_BUILD(sc->params.fw_vers));
4141
4142         snprintf(sc->bs_version, sizeof(sc->bs_version), "%u.%u.%u.%u",
4143             G_FW_HDR_FW_VER_MAJOR(sc->params.bs_vers),
4144             G_FW_HDR_FW_VER_MINOR(sc->params.bs_vers),
4145             G_FW_HDR_FW_VER_MICRO(sc->params.bs_vers),
4146             G_FW_HDR_FW_VER_BUILD(sc->params.bs_vers));
4147
4148         snprintf(sc->tp_version, sizeof(sc->tp_version), "%u.%u.%u.%u",
4149             G_FW_HDR_FW_VER_MAJOR(sc->params.tp_vers),
4150             G_FW_HDR_FW_VER_MINOR(sc->params.tp_vers),
4151             G_FW_HDR_FW_VER_MICRO(sc->params.tp_vers),
4152             G_FW_HDR_FW_VER_BUILD(sc->params.tp_vers));
4153
4154         snprintf(sc->er_version, sizeof(sc->er_version), "%u.%u.%u.%u",
4155             G_FW_HDR_FW_VER_MAJOR(sc->params.er_vers),
4156             G_FW_HDR_FW_VER_MINOR(sc->params.er_vers),
4157             G_FW_HDR_FW_VER_MICRO(sc->params.er_vers),
4158             G_FW_HDR_FW_VER_BUILD(sc->params.er_vers));
4159
4160         param[0] = FW_PARAM_DEV(PORTVEC);
4161         param[1] = FW_PARAM_DEV(CCLK);
4162         rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 2, param, val);
4163         if (rc != 0) {
4164                 device_printf(sc->dev,
4165                     "failed to query parameters (pre_init): %d.\n", rc);
4166                 return (rc);
4167         }
4168
4169         sc->params.portvec = val[0];
4170         sc->params.nports = bitcount32(val[0]);
4171         sc->params.vpd.cclk = val[1];
4172
4173         /* Read device log parameters. */
4174         rc = -t4_init_devlog_params(sc, 1);
4175         if (rc == 0)
4176                 fixup_devlog_params(sc);
4177         else {
4178                 device_printf(sc->dev,
4179                     "failed to get devlog parameters: %d.\n", rc);
4180                 rc = 0; /* devlog isn't critical for device operation */
4181         }
4182
4183         return (rc);
4184 }
4185
4186 /*
4187  * Any params that need to be set before FW_INITIALIZE.
4188  */
4189 static int
4190 set_params__pre_init(struct adapter *sc)
4191 {
4192         int rc = 0;
4193         uint32_t param, val;
4194
4195         if (chip_id(sc) >= CHELSIO_T6) {
4196                 param = FW_PARAM_DEV(HPFILTER_REGION_SUPPORT);
4197                 val = 1;
4198                 rc = -t4_set_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
4199                 /* firmwares < 1.20.1.0 do not have this param. */
4200                 if (rc == FW_EINVAL && sc->params.fw_vers <
4201                     (V_FW_HDR_FW_VER_MAJOR(1) | V_FW_HDR_FW_VER_MINOR(20) |
4202                     V_FW_HDR_FW_VER_MICRO(1) | V_FW_HDR_FW_VER_BUILD(0))) {
4203                         rc = 0;
4204                 }
4205                 if (rc != 0) {
4206                         device_printf(sc->dev,
4207                             "failed to enable high priority filters :%d.\n",
4208                             rc);
4209                 }
4210         }
4211
4212         /* Enable opaque VIIDs with firmwares that support it. */
4213         param = FW_PARAM_DEV(OPAQUE_VIID_SMT_EXTN);
4214         val = 1;
4215         rc = -t4_set_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
4216         if (rc == 0 && val == 1)
4217                 sc->params.viid_smt_extn_support = true;
4218         else
4219                 sc->params.viid_smt_extn_support = false;
4220
4221         return (rc);
4222 }
4223
4224 /*
4225  * Retrieve various parameters that are of interest to the driver.  The device
4226  * has been initialized by the firmware at this point.
4227  */
4228 static int
4229 get_params__post_init(struct adapter *sc)
4230 {
4231         int rc;
4232         uint32_t param[7], val[7];
4233         struct fw_caps_config_cmd caps;
4234
4235         param[0] = FW_PARAM_PFVF(IQFLINT_START);
4236         param[1] = FW_PARAM_PFVF(EQ_START);
4237         param[2] = FW_PARAM_PFVF(FILTER_START);
4238         param[3] = FW_PARAM_PFVF(FILTER_END);
4239         param[4] = FW_PARAM_PFVF(L2T_START);
4240         param[5] = FW_PARAM_PFVF(L2T_END);
4241         param[6] = V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) |
4242             V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_DIAG) |
4243             V_FW_PARAMS_PARAM_Y(FW_PARAM_DEV_DIAG_VDD);
4244         rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 7, param, val);
4245         if (rc != 0) {
4246                 device_printf(sc->dev,
4247                     "failed to query parameters (post_init): %d.\n", rc);
4248                 return (rc);
4249         }
4250
4251         sc->sge.iq_start = val[0];
4252         sc->sge.eq_start = val[1];
4253         if ((int)val[3] > (int)val[2]) {
4254                 sc->tids.ftid_base = val[2];
4255                 sc->tids.ftid_end = val[3];
4256                 sc->tids.nftids = val[3] - val[2] + 1;
4257         }
4258         sc->vres.l2t.start = val[4];
4259         sc->vres.l2t.size = val[5] - val[4] + 1;
4260         KASSERT(sc->vres.l2t.size <= L2T_SIZE,
4261             ("%s: L2 table size (%u) larger than expected (%u)",
4262             __func__, sc->vres.l2t.size, L2T_SIZE));
4263         sc->params.core_vdd = val[6];
4264
4265         if (chip_id(sc) >= CHELSIO_T6) {
4266
4267                 sc->tids.tid_base = t4_read_reg(sc,
4268                     A_LE_DB_ACTIVE_TABLE_START_INDEX);
4269
4270                 param[0] = FW_PARAM_PFVF(HPFILTER_START);
4271                 param[1] = FW_PARAM_PFVF(HPFILTER_END);
4272                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 2, param, val);
4273                 if (rc != 0) {
4274                         device_printf(sc->dev,
4275                            "failed to query hpfilter parameters: %d.\n", rc);
4276                         return (rc);
4277                 }
4278                 if ((int)val[1] > (int)val[0]) {
4279                         sc->tids.hpftid_base = val[0];
4280                         sc->tids.hpftid_end = val[1];
4281                         sc->tids.nhpftids = val[1] - val[0] + 1;
4282
4283                         /*
4284                          * These should go off if the layout changes and the
4285                          * driver needs to catch up.
4286                          */
4287                         MPASS(sc->tids.hpftid_base == 0);
4288                         MPASS(sc->tids.tid_base == sc->tids.nhpftids);
4289                 }
4290         }
4291
4292         /*
4293          * MPSBGMAP is queried separately because only recent firmwares support
4294          * it as a parameter and we don't want the compound query above to fail
4295          * on older firmwares.
4296          */
4297         param[0] = FW_PARAM_DEV(MPSBGMAP);
4298         val[0] = 0;
4299         rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, param, val);
4300         if (rc == 0)
4301                 sc->params.mps_bg_map = val[0];
4302         else
4303                 sc->params.mps_bg_map = 0;
4304
4305         /*
4306          * Determine whether the firmware supports the filter2 work request.
4307          * This is queried separately for the same reason as MPSBGMAP above.
4308          */
4309         param[0] = FW_PARAM_DEV(FILTER2_WR);
4310         val[0] = 0;
4311         rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, param, val);
4312         if (rc == 0)
4313                 sc->params.filter2_wr_support = val[0] != 0;
4314         else
4315                 sc->params.filter2_wr_support = 0;
4316
4317         /*
4318          * Find out whether we're allowed to use the ULPTX MEMWRITE DSGL.
4319          * This is queried separately for the same reason as other params above.
4320          */
4321         param[0] = FW_PARAM_DEV(ULPTX_MEMWRITE_DSGL);
4322         val[0] = 0;
4323         rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, param, val);
4324         if (rc == 0)
4325                 sc->params.ulptx_memwrite_dsgl = val[0] != 0;
4326         else
4327                 sc->params.ulptx_memwrite_dsgl = false;
4328
4329         /* get capabilites */
4330         bzero(&caps, sizeof(caps));
4331         caps.op_to_write = htobe32(V_FW_CMD_OP(FW_CAPS_CONFIG_CMD) |
4332             F_FW_CMD_REQUEST | F_FW_CMD_READ);
4333         caps.cfvalid_to_len16 = htobe32(FW_LEN16(caps));
4334         rc = -t4_wr_mbox(sc, sc->mbox, &caps, sizeof(caps), &caps);
4335         if (rc != 0) {
4336                 device_printf(sc->dev,
4337                     "failed to get card capabilities: %d.\n", rc);
4338                 return (rc);
4339         }
4340
4341 #define READ_CAPS(x) do { \
4342         sc->x = htobe16(caps.x); \
4343 } while (0)
4344         READ_CAPS(nbmcaps);
4345         READ_CAPS(linkcaps);
4346         READ_CAPS(switchcaps);
4347         READ_CAPS(niccaps);
4348         READ_CAPS(toecaps);
4349         READ_CAPS(rdmacaps);
4350         READ_CAPS(cryptocaps);
4351         READ_CAPS(iscsicaps);
4352         READ_CAPS(fcoecaps);
4353
4354         if (sc->niccaps & FW_CAPS_CONFIG_NIC_HASHFILTER) {
4355                 MPASS(chip_id(sc) > CHELSIO_T4);
4356                 MPASS(sc->toecaps == 0);
4357                 sc->toecaps = 0;
4358
4359                 param[0] = FW_PARAM_DEV(NTID);
4360                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, param, val);
4361                 if (rc != 0) {
4362                         device_printf(sc->dev,
4363                             "failed to query HASHFILTER parameters: %d.\n", rc);
4364                         return (rc);
4365                 }
4366                 sc->tids.ntids = val[0];
4367                 if (sc->params.fw_vers <
4368                     (V_FW_HDR_FW_VER_MAJOR(1) | V_FW_HDR_FW_VER_MINOR(20) |
4369                     V_FW_HDR_FW_VER_MICRO(5) | V_FW_HDR_FW_VER_BUILD(0))) {
4370                         MPASS(sc->tids.ntids >= sc->tids.nhpftids);
4371                         sc->tids.ntids -= sc->tids.nhpftids;
4372                 }
4373                 sc->tids.natids = min(sc->tids.ntids / 2, MAX_ATIDS);
4374                 sc->params.hash_filter = 1;
4375         }
4376         if (sc->niccaps & FW_CAPS_CONFIG_NIC_ETHOFLD) {
4377                 param[0] = FW_PARAM_PFVF(ETHOFLD_START);
4378                 param[1] = FW_PARAM_PFVF(ETHOFLD_END);
4379                 param[2] = FW_PARAM_DEV(FLOWC_BUFFIFO_SZ);
4380                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 3, param, val);
4381                 if (rc != 0) {
4382                         device_printf(sc->dev,
4383                             "failed to query NIC parameters: %d.\n", rc);
4384                         return (rc);
4385                 }
4386                 if ((int)val[1] > (int)val[0]) {
4387                         sc->tids.etid_base = val[0];
4388                         sc->tids.etid_end = val[1];
4389                         sc->tids.netids = val[1] - val[0] + 1;
4390                         sc->params.eo_wr_cred = val[2];
4391                         sc->params.ethoffload = 1;
4392                 }
4393         }
4394         if (sc->toecaps) {
4395                 /* query offload-related parameters */
4396                 param[0] = FW_PARAM_DEV(NTID);
4397                 param[1] = FW_PARAM_PFVF(SERVER_START);
4398                 param[2] = FW_PARAM_PFVF(SERVER_END);
4399                 param[3] = FW_PARAM_PFVF(TDDP_START);
4400                 param[4] = FW_PARAM_PFVF(TDDP_END);
4401                 param[5] = FW_PARAM_DEV(FLOWC_BUFFIFO_SZ);
4402                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 6, param, val);
4403                 if (rc != 0) {
4404                         device_printf(sc->dev,
4405                             "failed to query TOE parameters: %d.\n", rc);
4406                         return (rc);
4407                 }
4408                 sc->tids.ntids = val[0];
4409                 if (sc->params.fw_vers <
4410                     (V_FW_HDR_FW_VER_MAJOR(1) | V_FW_HDR_FW_VER_MINOR(20) |
4411                     V_FW_HDR_FW_VER_MICRO(5) | V_FW_HDR_FW_VER_BUILD(0))) {
4412                         MPASS(sc->tids.ntids >= sc->tids.nhpftids);
4413                         sc->tids.ntids -= sc->tids.nhpftids;
4414                 }
4415                 sc->tids.natids = min(sc->tids.ntids / 2, MAX_ATIDS);
4416                 if ((int)val[2] > (int)val[1]) {
4417                         sc->tids.stid_base = val[1];
4418                         sc->tids.nstids = val[2] - val[1] + 1;
4419                 }
4420                 sc->vres.ddp.start = val[3];
4421                 sc->vres.ddp.size = val[4] - val[3] + 1;
4422                 sc->params.ofldq_wr_cred = val[5];
4423                 sc->params.offload = 1;
4424         } else {
4425                 /*
4426                  * The firmware attempts memfree TOE configuration for -SO cards
4427                  * and will report toecaps=0 if it runs out of resources (this
4428                  * depends on the config file).  It may not report 0 for other
4429                  * capabilities dependent on the TOE in this case.  Set them to
4430                  * 0 here so that the driver doesn't bother tracking resources
4431                  * that will never be used.
4432                  */
4433                 sc->iscsicaps = 0;
4434                 sc->rdmacaps = 0;
4435         }
4436         if (sc->rdmacaps) {
4437                 param[0] = FW_PARAM_PFVF(STAG_START);
4438                 param[1] = FW_PARAM_PFVF(STAG_END);
4439                 param[2] = FW_PARAM_PFVF(RQ_START);
4440                 param[3] = FW_PARAM_PFVF(RQ_END);
4441                 param[4] = FW_PARAM_PFVF(PBL_START);
4442                 param[5] = FW_PARAM_PFVF(PBL_END);
4443                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 6, param, val);
4444                 if (rc != 0) {
4445                         device_printf(sc->dev,
4446                             "failed to query RDMA parameters(1): %d.\n", rc);
4447                         return (rc);
4448                 }
4449                 sc->vres.stag.start = val[0];
4450                 sc->vres.stag.size = val[1] - val[0] + 1;
4451                 sc->vres.rq.start = val[2];
4452                 sc->vres.rq.size = val[3] - val[2] + 1;
4453                 sc->vres.pbl.start = val[4];
4454                 sc->vres.pbl.size = val[5] - val[4] + 1;
4455
4456                 param[0] = FW_PARAM_PFVF(SQRQ_START);
4457                 param[1] = FW_PARAM_PFVF(SQRQ_END);
4458                 param[2] = FW_PARAM_PFVF(CQ_START);
4459                 param[3] = FW_PARAM_PFVF(CQ_END);
4460                 param[4] = FW_PARAM_PFVF(OCQ_START);
4461                 param[5] = FW_PARAM_PFVF(OCQ_END);
4462                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 6, param, val);
4463                 if (rc != 0) {
4464                         device_printf(sc->dev,
4465                             "failed to query RDMA parameters(2): %d.\n", rc);
4466                         return (rc);
4467                 }
4468                 sc->vres.qp.start = val[0];
4469                 sc->vres.qp.size = val[1] - val[0] + 1;
4470                 sc->vres.cq.start = val[2];
4471                 sc->vres.cq.size = val[3] - val[2] + 1;
4472                 sc->vres.ocq.start = val[4];
4473                 sc->vres.ocq.size = val[5] - val[4] + 1;
4474
4475                 param[0] = FW_PARAM_PFVF(SRQ_START);
4476                 param[1] = FW_PARAM_PFVF(SRQ_END);
4477                 param[2] = FW_PARAM_DEV(MAXORDIRD_QP);
4478                 param[3] = FW_PARAM_DEV(MAXIRD_ADAPTER);
4479                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 4, param, val);
4480                 if (rc != 0) {
4481                         device_printf(sc->dev,
4482                             "failed to query RDMA parameters(3): %d.\n", rc);
4483                         return (rc);
4484                 }
4485                 sc->vres.srq.start = val[0];
4486                 sc->vres.srq.size = val[1] - val[0] + 1;
4487                 sc->params.max_ordird_qp = val[2];
4488                 sc->params.max_ird_adapter = val[3];
4489         }
4490         if (sc->iscsicaps) {
4491                 param[0] = FW_PARAM_PFVF(ISCSI_START);
4492                 param[1] = FW_PARAM_PFVF(ISCSI_END);
4493                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 2, param, val);
4494                 if (rc != 0) {
4495                         device_printf(sc->dev,
4496                             "failed to query iSCSI parameters: %d.\n", rc);
4497                         return (rc);
4498                 }
4499                 sc->vres.iscsi.start = val[0];
4500                 sc->vres.iscsi.size = val[1] - val[0] + 1;
4501         }
4502         if (sc->cryptocaps & FW_CAPS_CONFIG_TLSKEYS) {
4503                 param[0] = FW_PARAM_PFVF(TLS_START);
4504                 param[1] = FW_PARAM_PFVF(TLS_END);
4505                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 2, param, val);
4506                 if (rc != 0) {
4507                         device_printf(sc->dev,
4508                             "failed to query TLS parameters: %d.\n", rc);
4509                         return (rc);
4510                 }
4511                 sc->vres.key.start = val[0];
4512                 sc->vres.key.size = val[1] - val[0] + 1;
4513         }
4514
4515         t4_init_sge_params(sc);
4516
4517         /*
4518          * We've got the params we wanted to query via the firmware.  Now grab
4519          * some others directly from the chip.
4520          */
4521         rc = t4_read_chip_settings(sc);
4522
4523         return (rc);
4524 }
4525
4526 static int
4527 set_params__post_init(struct adapter *sc)
4528 {
4529         uint32_t param, val;
4530 #ifdef TCP_OFFLOAD
4531         int i, v, shift;
4532 #endif
4533
4534         /* ask for encapsulated CPLs */
4535         param = FW_PARAM_PFVF(CPLFW4MSG_ENCAP);
4536         val = 1;
4537         (void)t4_set_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
4538
4539         /* Enable 32b port caps if the firmware supports it. */
4540         param = FW_PARAM_PFVF(PORT_CAPS32);
4541         val = 1;
4542         if (t4_set_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val) == 0)
4543                 sc->params.port_caps32 = 1;
4544
4545         /* Let filter + maskhash steer to a part of the VI's RSS region. */
4546         val = 1 << (G_MASKSIZE(t4_read_reg(sc, A_TP_RSS_CONFIG_TNL)) - 1);
4547         t4_set_reg_field(sc, A_TP_RSS_CONFIG_TNL, V_MASKFILTER(M_MASKFILTER),
4548             V_MASKFILTER(val - 1));
4549
4550 #ifdef TCP_OFFLOAD
4551         /*
4552          * Override the TOE timers with user provided tunables.  This is not the
4553          * recommended way to change the timers (the firmware config file is) so
4554          * these tunables are not documented.
4555          *
4556          * All the timer tunables are in microseconds.
4557          */
4558         if (t4_toe_keepalive_idle != 0) {
4559                 v = us_to_tcp_ticks(sc, t4_toe_keepalive_idle);
4560                 v &= M_KEEPALIVEIDLE;
4561                 t4_set_reg_field(sc, A_TP_KEEP_IDLE,
4562                     V_KEEPALIVEIDLE(M_KEEPALIVEIDLE), V_KEEPALIVEIDLE(v));
4563         }
4564         if (t4_toe_keepalive_interval != 0) {
4565                 v = us_to_tcp_ticks(sc, t4_toe_keepalive_interval);
4566                 v &= M_KEEPALIVEINTVL;
4567                 t4_set_reg_field(sc, A_TP_KEEP_INTVL,
4568                     V_KEEPALIVEINTVL(M_KEEPALIVEINTVL), V_KEEPALIVEINTVL(v));
4569         }
4570         if (t4_toe_keepalive_count != 0) {
4571                 v = t4_toe_keepalive_count & M_KEEPALIVEMAXR2;
4572                 t4_set_reg_field(sc, A_TP_SHIFT_CNT,
4573                     V_KEEPALIVEMAXR1(M_KEEPALIVEMAXR1) |
4574                     V_KEEPALIVEMAXR2(M_KEEPALIVEMAXR2),
4575                     V_KEEPALIVEMAXR1(1) | V_KEEPALIVEMAXR2(v));
4576         }
4577         if (t4_toe_rexmt_min != 0) {
4578                 v = us_to_tcp_ticks(sc, t4_toe_rexmt_min);
4579                 v &= M_RXTMIN;
4580                 t4_set_reg_field(sc, A_TP_RXT_MIN,
4581                     V_RXTMIN(M_RXTMIN), V_RXTMIN(v));
4582         }
4583         if (t4_toe_rexmt_max != 0) {
4584                 v = us_to_tcp_ticks(sc, t4_toe_rexmt_max);
4585                 v &= M_RXTMAX;
4586                 t4_set_reg_field(sc, A_TP_RXT_MAX,
4587                     V_RXTMAX(M_RXTMAX), V_RXTMAX(v));
4588         }
4589         if (t4_toe_rexmt_count != 0) {
4590                 v = t4_toe_rexmt_count & M_RXTSHIFTMAXR2;
4591                 t4_set_reg_field(sc, A_TP_SHIFT_CNT,
4592                     V_RXTSHIFTMAXR1(M_RXTSHIFTMAXR1) |
4593                     V_RXTSHIFTMAXR2(M_RXTSHIFTMAXR2),
4594                     V_RXTSHIFTMAXR1(1) | V_RXTSHIFTMAXR2(v));
4595         }
4596         for (i = 0; i < nitems(t4_toe_rexmt_backoff); i++) {
4597                 if (t4_toe_rexmt_backoff[i] != -1) {
4598                         v = t4_toe_rexmt_backoff[i] & M_TIMERBACKOFFINDEX0;
4599                         shift = (i & 3) << 3;
4600                         t4_set_reg_field(sc, A_TP_TCP_BACKOFF_REG0 + (i & ~3),
4601                             M_TIMERBACKOFFINDEX0 << shift, v << shift);
4602                 }
4603         }
4604 #endif
4605         return (0);
4606 }
4607
4608 #undef FW_PARAM_PFVF
4609 #undef FW_PARAM_DEV
4610
4611 static void
4612 t4_set_desc(struct adapter *sc)
4613 {
4614         char buf[128];
4615         struct adapter_params *p = &sc->params;
4616
4617         snprintf(buf, sizeof(buf), "Chelsio %s", p->vpd.id);
4618
4619         device_set_desc_copy(sc->dev, buf);
4620 }
4621
4622 static inline void
4623 ifmedia_add4(struct ifmedia *ifm, int m)
4624 {
4625
4626         ifmedia_add(ifm, m, 0, NULL);
4627         ifmedia_add(ifm, m | IFM_ETH_TXPAUSE, 0, NULL);
4628         ifmedia_add(ifm, m | IFM_ETH_RXPAUSE, 0, NULL);
4629         ifmedia_add(ifm, m | IFM_ETH_TXPAUSE | IFM_ETH_RXPAUSE, 0, NULL);
4630 }
4631
4632 /*
4633  * This is the selected media, which is not quite the same as the active media.
4634  * The media line in ifconfig is "media: Ethernet selected (active)" if selected
4635  * and active are not the same, and "media: Ethernet selected" otherwise.
4636  */
4637 static void
4638 set_current_media(struct port_info *pi)
4639 {
4640         struct link_config *lc;
4641         struct ifmedia *ifm;
4642         int mword;
4643         u_int speed;
4644
4645         PORT_LOCK_ASSERT_OWNED(pi);
4646
4647         /* Leave current media alone if it's already set to IFM_NONE. */
4648         ifm = &pi->media;
4649         if (ifm->ifm_cur != NULL &&
4650             IFM_SUBTYPE(ifm->ifm_cur->ifm_media) == IFM_NONE)
4651                 return;
4652
4653         lc = &pi->link_cfg;
4654         if (lc->requested_aneg != AUTONEG_DISABLE &&
4655             lc->supported & FW_PORT_CAP32_ANEG) {
4656                 ifmedia_set(ifm, IFM_ETHER | IFM_AUTO);
4657                 return;
4658         }
4659         mword = IFM_ETHER | IFM_FDX;
4660         if (lc->requested_fc & PAUSE_TX)
4661                 mword |= IFM_ETH_TXPAUSE;
4662         if (lc->requested_fc & PAUSE_RX)
4663                 mword |= IFM_ETH_RXPAUSE;
4664         if (lc->requested_speed == 0)
4665                 speed = port_top_speed(pi) * 1000;      /* Gbps -> Mbps */
4666         else
4667                 speed = lc->requested_speed;
4668         mword |= port_mword(pi, speed_to_fwcap(speed));
4669         ifmedia_set(ifm, mword);
4670 }
4671
4672 /*
4673  * Returns true if the ifmedia list for the port cannot change.
4674  */
4675 static bool
4676 fixed_ifmedia(struct port_info *pi)
4677 {
4678
4679         return (pi->port_type == FW_PORT_TYPE_BT_SGMII ||
4680             pi->port_type == FW_PORT_TYPE_BT_XFI ||
4681             pi->port_type == FW_PORT_TYPE_BT_XAUI ||
4682             pi->port_type == FW_PORT_TYPE_KX4 ||
4683             pi->port_type == FW_PORT_TYPE_KX ||
4684             pi->port_type == FW_PORT_TYPE_KR ||
4685             pi->port_type == FW_PORT_TYPE_BP_AP ||
4686             pi->port_type == FW_PORT_TYPE_BP4_AP ||
4687             pi->port_type == FW_PORT_TYPE_BP40_BA ||
4688             pi->port_type == FW_PORT_TYPE_KR4_100G ||
4689             pi->port_type == FW_PORT_TYPE_KR_SFP28 ||
4690             pi->port_type == FW_PORT_TYPE_KR_XLAUI);
4691 }
4692
4693 static void
4694 build_medialist(struct port_info *pi)
4695 {
4696         uint32_t ss, speed;
4697         int unknown, mword, bit;
4698         struct link_config *lc;
4699         struct ifmedia *ifm;
4700
4701         PORT_LOCK_ASSERT_OWNED(pi);
4702
4703         if (pi->flags & FIXED_IFMEDIA)
4704                 return;
4705
4706         /*
4707          * Rebuild the ifmedia list.
4708          */
4709         ifm = &pi->media;
4710         ifmedia_removeall(ifm);
4711         lc = &pi->link_cfg;
4712         ss = G_FW_PORT_CAP32_SPEED(lc->supported); /* Supported Speeds */
4713         if (__predict_false(ss == 0)) { /* not supposed to happen. */
4714                 MPASS(ss != 0);
4715 no_media:
4716                 MPASS(LIST_EMPTY(&ifm->ifm_list));
4717                 ifmedia_add(ifm, IFM_ETHER | IFM_NONE, 0, NULL);
4718                 ifmedia_set(ifm, IFM_ETHER | IFM_NONE);
4719                 return;
4720         }
4721
4722         unknown = 0;
4723         for (bit = S_FW_PORT_CAP32_SPEED; bit < fls(ss); bit++) {
4724                 speed = 1 << bit;
4725                 MPASS(speed & M_FW_PORT_CAP32_SPEED);
4726                 if (ss & speed) {
4727                         mword = port_mword(pi, speed);
4728                         if (mword == IFM_NONE) {
4729                                 goto no_media;
4730                         } else if (mword == IFM_UNKNOWN)
4731                                 unknown++;
4732                         else
4733                                 ifmedia_add4(ifm, IFM_ETHER | IFM_FDX | mword);
4734                 }
4735         }
4736         if (unknown > 0) /* Add one unknown for all unknown media types. */
4737                 ifmedia_add4(ifm, IFM_ETHER | IFM_FDX | IFM_UNKNOWN);
4738         if (lc->supported & FW_PORT_CAP32_ANEG)
4739                 ifmedia_add(ifm, IFM_ETHER | IFM_AUTO, 0, NULL);
4740
4741         set_current_media(pi);
4742 }
4743
4744 /*
4745  * Initialize the requested fields in the link config based on driver tunables.
4746  */
4747 static void
4748 init_link_config(struct port_info *pi)
4749 {
4750         struct link_config *lc = &pi->link_cfg;
4751
4752         PORT_LOCK_ASSERT_OWNED(pi);
4753
4754         lc->requested_speed = 0;
4755
4756         if (t4_autoneg == 0)
4757                 lc->requested_aneg = AUTONEG_DISABLE;
4758         else if (t4_autoneg == 1)
4759                 lc->requested_aneg = AUTONEG_ENABLE;
4760         else
4761                 lc->requested_aneg = AUTONEG_AUTO;
4762
4763         lc->requested_fc = t4_pause_settings & (PAUSE_TX | PAUSE_RX |
4764             PAUSE_AUTONEG);
4765
4766         if (t4_fec == -1 || t4_fec & FEC_AUTO)
4767                 lc->requested_fec = FEC_AUTO;
4768         else {
4769                 lc->requested_fec = FEC_NONE;
4770                 if (t4_fec & FEC_RS)
4771                         lc->requested_fec |= FEC_RS;
4772                 if (t4_fec & FEC_BASER_RS)
4773                         lc->requested_fec |= FEC_BASER_RS;
4774         }
4775 }
4776
4777 /*
4778  * Makes sure that all requested settings comply with what's supported by the
4779  * port.  Returns the number of settings that were invalid and had to be fixed.
4780  */
4781 static int
4782 fixup_link_config(struct port_info *pi)
4783 {
4784         int n = 0;
4785         struct link_config *lc = &pi->link_cfg;
4786         uint32_t fwspeed;
4787
4788         PORT_LOCK_ASSERT_OWNED(pi);
4789
4790         /* Speed (when not autonegotiating) */
4791         if (lc->requested_speed != 0) {
4792                 fwspeed = speed_to_fwcap(lc->requested_speed);
4793                 if ((fwspeed & lc->supported) == 0) {
4794                         n++;
4795                         lc->requested_speed = 0;
4796                 }
4797         }
4798
4799         /* Link autonegotiation */
4800         MPASS(lc->requested_aneg == AUTONEG_ENABLE ||
4801             lc->requested_aneg == AUTONEG_DISABLE ||
4802             lc->requested_aneg == AUTONEG_AUTO);
4803         if (lc->requested_aneg == AUTONEG_ENABLE &&
4804             !(lc->supported & FW_PORT_CAP32_ANEG)) {
4805                 n++;
4806                 lc->requested_aneg = AUTONEG_AUTO;
4807         }
4808
4809         /* Flow control */
4810         MPASS((lc->requested_fc & ~(PAUSE_TX | PAUSE_RX | PAUSE_AUTONEG)) == 0);
4811         if (lc->requested_fc & PAUSE_TX &&
4812             !(lc->supported & FW_PORT_CAP32_FC_TX)) {
4813                 n++;
4814                 lc->requested_fc &= ~PAUSE_TX;
4815         }
4816         if (lc->requested_fc & PAUSE_RX &&
4817             !(lc->supported & FW_PORT_CAP32_FC_RX)) {
4818                 n++;
4819                 lc->requested_fc &= ~PAUSE_RX;
4820         }
4821         if (!(lc->requested_fc & PAUSE_AUTONEG) &&
4822             !(lc->supported & FW_PORT_CAP32_FORCE_PAUSE)) {
4823                 n++;
4824                 lc->requested_fc |= PAUSE_AUTONEG;
4825         }
4826
4827         /* FEC */
4828         if ((lc->requested_fec & FEC_RS &&
4829             !(lc->supported & FW_PORT_CAP32_FEC_RS)) ||
4830             (lc->requested_fec & FEC_BASER_RS &&
4831             !(lc->supported & FW_PORT_CAP32_FEC_BASER_RS))) {
4832                 n++;
4833                 lc->requested_fec = FEC_AUTO;
4834         }
4835
4836         return (n);
4837 }
4838
4839 /*
4840  * Apply the requested L1 settings, which are expected to be valid, to the
4841  * hardware.
4842  */
4843 static int
4844 apply_link_config(struct port_info *pi)
4845 {
4846         struct adapter *sc = pi->adapter;
4847         struct link_config *lc = &pi->link_cfg;
4848         int rc;
4849
4850 #ifdef INVARIANTS
4851         ASSERT_SYNCHRONIZED_OP(sc);
4852         PORT_LOCK_ASSERT_OWNED(pi);
4853
4854         if (lc->requested_aneg == AUTONEG_ENABLE)
4855                 MPASS(lc->supported & FW_PORT_CAP32_ANEG);
4856         if (!(lc->requested_fc & PAUSE_AUTONEG))
4857                 MPASS(lc->supported & FW_PORT_CAP32_FORCE_PAUSE);
4858         if (lc->requested_fc & PAUSE_TX)
4859                 MPASS(lc->supported & FW_PORT_CAP32_FC_TX);
4860         if (lc->requested_fc & PAUSE_RX)
4861                 MPASS(lc->supported & FW_PORT_CAP32_FC_RX);
4862         if (lc->requested_fec & FEC_RS)
4863                 MPASS(lc->supported & FW_PORT_CAP32_FEC_RS);
4864         if (lc->requested_fec & FEC_BASER_RS)
4865                 MPASS(lc->supported & FW_PORT_CAP32_FEC_BASER_RS);
4866 #endif
4867         rc = -t4_link_l1cfg(sc, sc->mbox, pi->tx_chan, lc);
4868         if (rc != 0) {
4869                 /* Don't complain if the VF driver gets back an EPERM. */
4870                 if (!(sc->flags & IS_VF) || rc != FW_EPERM)
4871                         device_printf(pi->dev, "l1cfg failed: %d\n", rc);
4872         } else {
4873                 /*
4874                  * An L1_CFG will almost always result in a link-change event if
4875                  * the link is up, and the driver will refresh the actual
4876                  * fec/fc/etc. when the notification is processed.  If the link
4877                  * is down then the actual settings are meaningless.
4878                  *
4879                  * This takes care of the case where a change in the L1 settings
4880                  * may not result in a notification.
4881                  */
4882                 if (lc->link_ok && !(lc->requested_fc & PAUSE_AUTONEG))
4883                         lc->fc = lc->requested_fc & (PAUSE_TX | PAUSE_RX);
4884         }
4885         return (rc);
4886 }
4887
4888 #define FW_MAC_EXACT_CHUNK      7
4889 struct mcaddr_ctx {
4890         struct ifnet *ifp;
4891         const uint8_t *mcaddr[FW_MAC_EXACT_CHUNK];
4892         uint64_t hash;
4893         int i;
4894         int del;
4895         int rc;
4896 };
4897
4898 static u_int
4899 add_maddr(void *arg, struct sockaddr_dl *sdl, u_int cnt)
4900 {
4901         struct mcaddr_ctx *ctx = arg;
4902         struct vi_info *vi = ctx->ifp->if_softc;
4903         struct port_info *pi = vi->pi;
4904         struct adapter *sc = pi->adapter;
4905
4906         if (ctx->rc < 0)
4907                 return (0);
4908
4909         ctx->mcaddr[ctx->i] = LLADDR(sdl);
4910         MPASS(ETHER_IS_MULTICAST(ctx->mcaddr[ctx->i]));
4911         ctx->i++;
4912
4913         if (ctx->i == FW_MAC_EXACT_CHUNK) {
4914                 ctx->rc = t4_alloc_mac_filt(sc, sc->mbox, vi->viid, ctx->del,
4915                     ctx->i, ctx->mcaddr, NULL, &ctx->hash, 0);
4916                 if (ctx->rc < 0) {
4917                         int j;
4918
4919                         for (j = 0; j < ctx->i; j++) {
4920                                 if_printf(ctx->ifp,
4921                                     "failed to add mc address"
4922                                     " %02x:%02x:%02x:"
4923                                     "%02x:%02x:%02x rc=%d\n",
4924                                     ctx->mcaddr[j][0], ctx->mcaddr[j][1],
4925                                     ctx->mcaddr[j][2], ctx->mcaddr[j][3],
4926                                     ctx->mcaddr[j][4], ctx->mcaddr[j][5],
4927                                     -ctx->rc);
4928                         }
4929                         return (0);
4930                 }
4931                 ctx->del = 0;
4932                 ctx->i = 0;
4933         }
4934
4935         return (1);
4936 }
4937
4938 /*
4939  * Program the port's XGMAC based on parameters in ifnet.  The caller also
4940  * indicates which parameters should be programmed (the rest are left alone).
4941  */
4942 int
4943 update_mac_settings(struct ifnet *ifp, int flags)
4944 {
4945         int rc = 0;
4946         struct vi_info *vi = ifp->if_softc;
4947         struct port_info *pi = vi->pi;
4948         struct adapter *sc = pi->adapter;
4949         int mtu = -1, promisc = -1, allmulti = -1, vlanex = -1;
4950
4951         ASSERT_SYNCHRONIZED_OP(sc);
4952         KASSERT(flags, ("%s: not told what to update.", __func__));
4953
4954         if (flags & XGMAC_MTU)
4955                 mtu = ifp->if_mtu;
4956
4957         if (flags & XGMAC_PROMISC)
4958                 promisc = ifp->if_flags & IFF_PROMISC ? 1 : 0;
4959
4960         if (flags & XGMAC_ALLMULTI)
4961                 allmulti = ifp->if_flags & IFF_ALLMULTI ? 1 : 0;
4962
4963         if (flags & XGMAC_VLANEX)
4964                 vlanex = ifp->if_capenable & IFCAP_VLAN_HWTAGGING ? 1 : 0;
4965
4966         if (flags & (XGMAC_MTU|XGMAC_PROMISC|XGMAC_ALLMULTI|XGMAC_VLANEX)) {
4967                 rc = -t4_set_rxmode(sc, sc->mbox, vi->viid, mtu, promisc,
4968                     allmulti, 1, vlanex, false);
4969                 if (rc) {
4970                         if_printf(ifp, "set_rxmode (%x) failed: %d\n", flags,
4971                             rc);
4972                         return (rc);
4973                 }
4974         }
4975
4976         if (flags & XGMAC_UCADDR) {
4977                 uint8_t ucaddr[ETHER_ADDR_LEN];
4978
4979                 bcopy(IF_LLADDR(ifp), ucaddr, sizeof(ucaddr));
4980                 rc = t4_change_mac(sc, sc->mbox, vi->viid, vi->xact_addr_filt,
4981                     ucaddr, true, &vi->smt_idx);
4982                 if (rc < 0) {
4983                         rc = -rc;
4984                         if_printf(ifp, "change_mac failed: %d\n", rc);
4985                         return (rc);
4986                 } else {
4987                         vi->xact_addr_filt = rc;
4988                         rc = 0;
4989                 }
4990         }
4991
4992         if (flags & XGMAC_MCADDRS) {
4993                 struct epoch_tracker et;
4994                 struct mcaddr_ctx ctx;
4995                 int j;
4996
4997                 ctx.ifp = ifp;
4998                 ctx.hash = 0;
4999                 ctx.i = 0;
5000                 ctx.del = 1;
5001                 ctx.rc = 0;
5002                 /*
5003                  * Unlike other drivers, we accumulate list of pointers into
5004                  * interface address lists and we need to keep it safe even
5005                  * after if_foreach_llmaddr() returns, thus we must enter the
5006                  * network epoch.
5007                  */
5008                 NET_EPOCH_ENTER(et);
5009                 if_foreach_llmaddr(ifp, add_maddr, &ctx);
5010                 if (ctx.rc < 0) {
5011                         NET_EPOCH_EXIT(et);
5012                         rc = -ctx.rc;
5013                         return (rc);
5014                 }
5015                 if (ctx.i > 0) {
5016                         rc = t4_alloc_mac_filt(sc, sc->mbox, vi->viid,
5017                             ctx.del, ctx.i, ctx.mcaddr, NULL, &ctx.hash, 0);
5018                         NET_EPOCH_EXIT(et);
5019                         if (rc < 0) {
5020                                 rc = -rc;
5021                                 for (j = 0; j < ctx.i; j++) {
5022                                         if_printf(ifp,
5023                                             "failed to add mc address"
5024                                             " %02x:%02x:%02x:"
5025                                             "%02x:%02x:%02x rc=%d\n",
5026                                             ctx.mcaddr[j][0], ctx.mcaddr[j][1],
5027                                             ctx.mcaddr[j][2], ctx.mcaddr[j][3],
5028                                             ctx.mcaddr[j][4], ctx.mcaddr[j][5],
5029                                             rc);
5030                                 }
5031                                 return (rc);
5032                         }
5033                 } else
5034                         NET_EPOCH_EXIT(et);
5035
5036                 rc = -t4_set_addr_hash(sc, sc->mbox, vi->viid, 0, ctx.hash, 0);
5037                 if (rc != 0)
5038                         if_printf(ifp, "failed to set mc address hash: %d", rc);
5039         }
5040
5041         return (rc);
5042 }
5043
5044 /*
5045  * {begin|end}_synchronized_op must be called from the same thread.
5046  */
5047 int
5048 begin_synchronized_op(struct adapter *sc, struct vi_info *vi, int flags,
5049     char *wmesg)
5050 {
5051         int rc, pri;
5052
5053 #ifdef WITNESS
5054         /* the caller thinks it's ok to sleep, but is it really? */
5055         if (flags & SLEEP_OK)
5056                 WITNESS_WARN(WARN_GIANTOK | WARN_SLEEPOK, NULL,
5057                     "begin_synchronized_op");
5058 #endif
5059
5060         if (INTR_OK)
5061                 pri = PCATCH;
5062         else
5063                 pri = 0;
5064
5065         ADAPTER_LOCK(sc);
5066         for (;;) {
5067
5068                 if (vi && IS_DOOMED(vi)) {
5069                         rc = ENXIO;
5070                         goto done;
5071                 }
5072
5073                 if (!IS_BUSY(sc)) {
5074                         rc = 0;
5075                         break;
5076                 }
5077
5078                 if (!(flags & SLEEP_OK)) {
5079                         rc = EBUSY;
5080                         goto done;
5081                 }
5082
5083                 if (mtx_sleep(&sc->flags, &sc->sc_lock, pri, wmesg, 0)) {
5084                         rc = EINTR;
5085                         goto done;
5086                 }
5087         }
5088
5089         KASSERT(!IS_BUSY(sc), ("%s: controller busy.", __func__));
5090         SET_BUSY(sc);
5091 #ifdef INVARIANTS
5092         sc->last_op = wmesg;
5093         sc->last_op_thr = curthread;
5094         sc->last_op_flags = flags;
5095 #endif
5096
5097 done:
5098         if (!(flags & HOLD_LOCK) || rc)
5099                 ADAPTER_UNLOCK(sc);
5100
5101         return (rc);
5102 }
5103
5104 /*
5105  * Tell if_ioctl and if_init that the VI is going away.  This is
5106  * special variant of begin_synchronized_op and must be paired with a
5107  * call to end_synchronized_op.
5108  */
5109 void
5110 doom_vi(struct adapter *sc, struct vi_info *vi)
5111 {
5112
5113         ADAPTER_LOCK(sc);
5114         SET_DOOMED(vi);
5115         wakeup(&sc->flags);
5116         while (IS_BUSY(sc))
5117                 mtx_sleep(&sc->flags, &sc->sc_lock, 0, "t4detach", 0);
5118         SET_BUSY(sc);
5119 #ifdef INVARIANTS
5120         sc->last_op = "t4detach";
5121         sc->last_op_thr = curthread;
5122         sc->last_op_flags = 0;
5123 #endif
5124         ADAPTER_UNLOCK(sc);
5125 }
5126
5127 /*
5128  * {begin|end}_synchronized_op must be called from the same thread.
5129  */
5130 void
5131 end_synchronized_op(struct adapter *sc, int flags)
5132 {
5133
5134         if (flags & LOCK_HELD)
5135                 ADAPTER_LOCK_ASSERT_OWNED(sc);
5136         else
5137                 ADAPTER_LOCK(sc);
5138
5139         KASSERT(IS_BUSY(sc), ("%s: controller not busy.", __func__));
5140         CLR_BUSY(sc);
5141         wakeup(&sc->flags);
5142         ADAPTER_UNLOCK(sc);
5143 }
5144
5145 static int
5146 cxgbe_init_synchronized(struct vi_info *vi)
5147 {
5148         struct port_info *pi = vi->pi;
5149         struct adapter *sc = pi->adapter;
5150         struct ifnet *ifp = vi->ifp;
5151         int rc = 0, i;
5152         struct sge_txq *txq;
5153
5154         ASSERT_SYNCHRONIZED_OP(sc);
5155
5156         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
5157                 return (0);     /* already running */
5158
5159         if (!(sc->flags & FULL_INIT_DONE) &&
5160             ((rc = adapter_full_init(sc)) != 0))
5161                 return (rc);    /* error message displayed already */
5162
5163         if (!(vi->flags & VI_INIT_DONE) &&
5164             ((rc = vi_full_init(vi)) != 0))
5165                 return (rc); /* error message displayed already */
5166
5167         rc = update_mac_settings(ifp, XGMAC_ALL);
5168         if (rc)
5169                 goto done;      /* error message displayed already */
5170
5171         PORT_LOCK(pi);
5172         if (pi->up_vis == 0) {
5173                 t4_update_port_info(pi);
5174                 fixup_link_config(pi);
5175                 build_medialist(pi);
5176                 apply_link_config(pi);
5177         }
5178
5179         rc = -t4_enable_vi(sc, sc->mbox, vi->viid, true, true);
5180         if (rc != 0) {
5181                 if_printf(ifp, "enable_vi failed: %d\n", rc);
5182                 PORT_UNLOCK(pi);
5183                 goto done;
5184         }
5185
5186         /*
5187          * Can't fail from this point onwards.  Review cxgbe_uninit_synchronized
5188          * if this changes.
5189          */
5190
5191         for_each_txq(vi, i, txq) {
5192                 TXQ_LOCK(txq);
5193                 txq->eq.flags |= EQ_ENABLED;
5194                 TXQ_UNLOCK(txq);
5195         }
5196
5197         /*
5198          * The first iq of the first port to come up is used for tracing.
5199          */
5200         if (sc->traceq < 0 && IS_MAIN_VI(vi)) {
5201                 sc->traceq = sc->sge.rxq[vi->first_rxq].iq.abs_id;
5202                 t4_write_reg(sc, is_t4(sc) ?  A_MPS_TRC_RSS_CONTROL :
5203                     A_MPS_T5_TRC_RSS_CONTROL, V_RSSCONTROL(pi->tx_chan) |
5204                     V_QUEUENUMBER(sc->traceq));
5205                 pi->flags |= HAS_TRACEQ;
5206         }
5207
5208         /* all ok */
5209         pi->up_vis++;
5210         ifp->if_drv_flags |= IFF_DRV_RUNNING;
5211
5212         if (pi->nvi > 1 || sc->flags & IS_VF)
5213                 callout_reset(&vi->tick, hz, vi_tick, vi);
5214         else
5215                 callout_reset(&pi->tick, hz, cxgbe_tick, pi);
5216         if (pi->link_cfg.link_ok)
5217                 t4_os_link_changed(pi);
5218         PORT_UNLOCK(pi);
5219 done:
5220         if (rc != 0)
5221                 cxgbe_uninit_synchronized(vi);
5222
5223         return (rc);
5224 }
5225
5226 /*
5227  * Idempotent.
5228  */
5229 static int
5230 cxgbe_uninit_synchronized(struct vi_info *vi)
5231 {
5232         struct port_info *pi = vi->pi;
5233         struct adapter *sc = pi->adapter;
5234         struct ifnet *ifp = vi->ifp;
5235         int rc, i;
5236         struct sge_txq *txq;
5237
5238         ASSERT_SYNCHRONIZED_OP(sc);
5239
5240         if (!(vi->flags & VI_INIT_DONE)) {
5241                 if (__predict_false(ifp->if_drv_flags & IFF_DRV_RUNNING)) {
5242                         KASSERT(0, ("uninited VI is running"));
5243                         if_printf(ifp, "uninited VI with running ifnet.  "
5244                             "vi->flags 0x%016lx, if_flags 0x%08x, "
5245                             "if_drv_flags 0x%08x\n", vi->flags, ifp->if_flags,
5246                             ifp->if_drv_flags);
5247                 }
5248                 return (0);
5249         }
5250
5251         /*
5252          * Disable the VI so that all its data in either direction is discarded
5253          * by the MPS.  Leave everything else (the queues, interrupts, and 1Hz
5254          * tick) intact as the TP can deliver negative advice or data that it's
5255          * holding in its RAM (for an offloaded connection) even after the VI is
5256          * disabled.
5257          */
5258         rc = -t4_enable_vi(sc, sc->mbox, vi->viid, false, false);
5259         if (rc) {
5260                 if_printf(ifp, "disable_vi failed: %d\n", rc);
5261                 return (rc);
5262         }
5263
5264         for_each_txq(vi, i, txq) {
5265                 TXQ_LOCK(txq);
5266                 txq->eq.flags &= ~EQ_ENABLED;
5267                 TXQ_UNLOCK(txq);
5268         }
5269
5270         PORT_LOCK(pi);
5271         if (pi->nvi > 1 || sc->flags & IS_VF)
5272                 callout_stop(&vi->tick);
5273         else
5274                 callout_stop(&pi->tick);
5275         if (!(ifp->if_drv_flags & IFF_DRV_RUNNING)) {
5276                 PORT_UNLOCK(pi);
5277                 return (0);
5278         }
5279         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
5280         pi->up_vis--;
5281         if (pi->up_vis > 0) {
5282                 PORT_UNLOCK(pi);
5283                 return (0);
5284         }
5285
5286         pi->link_cfg.link_ok = false;
5287         pi->link_cfg.speed = 0;
5288         pi->link_cfg.link_down_rc = 255;
5289         t4_os_link_changed(pi);
5290         PORT_UNLOCK(pi);
5291
5292         return (0);
5293 }
5294
5295 /*
5296  * It is ok for this function to fail midway and return right away.  t4_detach
5297  * will walk the entire sc->irq list and clean up whatever is valid.
5298  */
5299 int
5300 t4_setup_intr_handlers(struct adapter *sc)
5301 {
5302         int rc, rid, p, q, v;
5303         char s[8];
5304         struct irq *irq;
5305         struct port_info *pi;
5306         struct vi_info *vi;
5307         struct sge *sge = &sc->sge;
5308         struct sge_rxq *rxq;
5309 #ifdef TCP_OFFLOAD
5310         struct sge_ofld_rxq *ofld_rxq;
5311 #endif
5312 #ifdef DEV_NETMAP
5313         struct sge_nm_rxq *nm_rxq;
5314 #endif
5315 #ifdef RSS
5316         int nbuckets = rss_getnumbuckets();
5317 #endif
5318
5319         /*
5320          * Setup interrupts.
5321          */
5322         irq = &sc->irq[0];
5323         rid = sc->intr_type == INTR_INTX ? 0 : 1;
5324         if (forwarding_intr_to_fwq(sc))
5325                 return (t4_alloc_irq(sc, irq, rid, t4_intr_all, sc, "all"));
5326
5327         /* Multiple interrupts. */
5328         if (sc->flags & IS_VF)
5329                 KASSERT(sc->intr_count >= T4VF_EXTRA_INTR + sc->params.nports,
5330                     ("%s: too few intr.", __func__));
5331         else
5332                 KASSERT(sc->intr_count >= T4_EXTRA_INTR + sc->params.nports,
5333                     ("%s: too few intr.", __func__));
5334
5335         /* The first one is always error intr on PFs */
5336         if (!(sc->flags & IS_VF)) {
5337                 rc = t4_alloc_irq(sc, irq, rid, t4_intr_err, sc, "err");
5338                 if (rc != 0)
5339                         return (rc);
5340                 irq++;
5341                 rid++;
5342         }
5343
5344         /* The second one is always the firmware event queue (first on VFs) */
5345         rc = t4_alloc_irq(sc, irq, rid, t4_intr_evt, &sge->fwq, "evt");
5346         if (rc != 0)
5347                 return (rc);
5348         irq++;
5349         rid++;
5350
5351         for_each_port(sc, p) {
5352                 pi = sc->port[p];
5353                 for_each_vi(pi, v, vi) {
5354                         vi->first_intr = rid - 1;
5355
5356                         if (vi->nnmrxq > 0) {
5357                                 int n = max(vi->nrxq, vi->nnmrxq);
5358
5359                                 rxq = &sge->rxq[vi->first_rxq];
5360 #ifdef DEV_NETMAP
5361                                 nm_rxq = &sge->nm_rxq[vi->first_nm_rxq];
5362 #endif
5363                                 for (q = 0; q < n; q++) {
5364                                         snprintf(s, sizeof(s), "%x%c%x", p,
5365                                             'a' + v, q);
5366                                         if (q < vi->nrxq)
5367                                                 irq->rxq = rxq++;
5368 #ifdef DEV_NETMAP
5369                                         if (q < vi->nnmrxq)
5370                                                 irq->nm_rxq = nm_rxq++;
5371
5372                                         if (irq->nm_rxq != NULL &&
5373                                             irq->rxq == NULL) {
5374                                                 /* Netmap rx only */
5375                                                 rc = t4_alloc_irq(sc, irq, rid,
5376                                                     t4_nm_intr, irq->nm_rxq, s);
5377                                         }
5378                                         if (irq->nm_rxq != NULL &&
5379                                             irq->rxq != NULL) {
5380                                                 /* NIC and Netmap rx */
5381                                                 rc = t4_alloc_irq(sc, irq, rid,
5382                                                     t4_vi_intr, irq, s);
5383                                         }
5384 #endif
5385                                         if (irq->rxq != NULL &&
5386                                             irq->nm_rxq == NULL) {
5387                                                 /* NIC rx only */
5388                                                 rc = t4_alloc_irq(sc, irq, rid,
5389                                                     t4_intr, irq->rxq, s);
5390                                         }
5391                                         if (rc != 0)
5392                                                 return (rc);
5393 #ifdef RSS
5394                                         if (q < vi->nrxq) {
5395                                                 bus_bind_intr(sc->dev, irq->res,
5396                                                     rss_getcpu(q % nbuckets));
5397                                         }
5398 #endif
5399                                         irq++;
5400                                         rid++;
5401                                         vi->nintr++;
5402                                 }
5403                         } else {
5404                                 for_each_rxq(vi, q, rxq) {
5405                                         snprintf(s, sizeof(s), "%x%c%x", p,
5406                                             'a' + v, q);
5407                                         rc = t4_alloc_irq(sc, irq, rid,
5408                                             t4_intr, rxq, s);
5409                                         if (rc != 0)
5410                                                 return (rc);
5411 #ifdef RSS
5412                                         bus_bind_intr(sc->dev, irq->res,
5413                                             rss_getcpu(q % nbuckets));
5414 #endif
5415                                         irq++;
5416                                         rid++;
5417                                         vi->nintr++;
5418                                 }
5419                         }
5420 #ifdef TCP_OFFLOAD
5421                         for_each_ofld_rxq(vi, q, ofld_rxq) {
5422                                 snprintf(s, sizeof(s), "%x%c%x", p, 'A' + v, q);
5423                                 rc = t4_alloc_irq(sc, irq, rid, t4_intr,
5424                                     ofld_rxq, s);
5425                                 if (rc != 0)
5426                                         return (rc);
5427                                 irq++;
5428                                 rid++;
5429                                 vi->nintr++;
5430                         }
5431 #endif
5432                 }
5433         }
5434         MPASS(irq == &sc->irq[sc->intr_count]);
5435
5436         return (0);
5437 }
5438
5439 int
5440 adapter_full_init(struct adapter *sc)
5441 {
5442         int rc, i;
5443 #ifdef RSS
5444         uint32_t raw_rss_key[RSS_KEYSIZE / sizeof(uint32_t)];
5445         uint32_t rss_key[RSS_KEYSIZE / sizeof(uint32_t)];
5446 #endif
5447
5448         ASSERT_SYNCHRONIZED_OP(sc);
5449         ADAPTER_LOCK_ASSERT_NOTOWNED(sc);
5450         KASSERT((sc->flags & FULL_INIT_DONE) == 0,
5451             ("%s: FULL_INIT_DONE already", __func__));
5452
5453         /*
5454          * queues that belong to the adapter (not any particular port).
5455          */
5456         rc = t4_setup_adapter_queues(sc);
5457         if (rc != 0)
5458                 goto done;
5459
5460         for (i = 0; i < nitems(sc->tq); i++) {
5461                 sc->tq[i] = taskqueue_create("t4 taskq", M_NOWAIT,
5462                     taskqueue_thread_enqueue, &sc->tq[i]);
5463                 if (sc->tq[i] == NULL) {
5464                         device_printf(sc->dev,
5465                             "failed to allocate task queue %d\n", i);
5466                         rc = ENOMEM;
5467                         goto done;
5468                 }
5469                 taskqueue_start_threads(&sc->tq[i], 1, PI_NET, "%s tq%d",
5470                     device_get_nameunit(sc->dev), i);
5471         }
5472 #ifdef RSS
5473         MPASS(RSS_KEYSIZE == 40);
5474         rss_getkey((void *)&raw_rss_key[0]);
5475         for (i = 0; i < nitems(rss_key); i++) {
5476                 rss_key[i] = htobe32(raw_rss_key[nitems(rss_key) - 1 - i]);
5477         }
5478         t4_write_rss_key(sc, &rss_key[0], -1, 1);
5479 #endif
5480
5481         if (!(sc->flags & IS_VF))
5482                 t4_intr_enable(sc);
5483         sc->flags |= FULL_INIT_DONE;
5484 done:
5485         if (rc != 0)
5486                 adapter_full_uninit(sc);
5487
5488         return (rc);
5489 }
5490
5491 int
5492 adapter_full_uninit(struct adapter *sc)
5493 {
5494         int i;
5495
5496         ADAPTER_LOCK_ASSERT_NOTOWNED(sc);
5497
5498         t4_teardown_adapter_queues(sc);
5499
5500         for (i = 0; i < nitems(sc->tq) && sc->tq[i]; i++) {
5501                 taskqueue_free(sc->tq[i]);
5502                 sc->tq[i] = NULL;
5503         }
5504
5505         sc->flags &= ~FULL_INIT_DONE;
5506
5507         return (0);
5508 }
5509
5510 #ifdef RSS
5511 #define SUPPORTED_RSS_HASHTYPES (RSS_HASHTYPE_RSS_IPV4 | \
5512     RSS_HASHTYPE_RSS_TCP_IPV4 | RSS_HASHTYPE_RSS_IPV6 | \
5513     RSS_HASHTYPE_RSS_TCP_IPV6 | RSS_HASHTYPE_RSS_UDP_IPV4 | \
5514     RSS_HASHTYPE_RSS_UDP_IPV6)
5515
5516 /* Translates kernel hash types to hardware. */
5517 static int
5518 hashconfig_to_hashen(int hashconfig)
5519 {
5520         int hashen = 0;
5521
5522         if (hashconfig & RSS_HASHTYPE_RSS_IPV4)
5523                 hashen |= F_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN;
5524         if (hashconfig & RSS_HASHTYPE_RSS_IPV6)
5525                 hashen |= F_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN;
5526         if (hashconfig & RSS_HASHTYPE_RSS_UDP_IPV4) {
5527                 hashen |= F_FW_RSS_VI_CONFIG_CMD_UDPEN |
5528                     F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN;
5529         }
5530         if (hashconfig & RSS_HASHTYPE_RSS_UDP_IPV6) {
5531                 hashen |= F_FW_RSS_VI_CONFIG_CMD_UDPEN |
5532                     F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN;
5533         }
5534         if (hashconfig & RSS_HASHTYPE_RSS_TCP_IPV4)
5535                 hashen |= F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN;
5536         if (hashconfig & RSS_HASHTYPE_RSS_TCP_IPV6)
5537                 hashen |= F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN;
5538
5539         return (hashen);
5540 }
5541
5542 /* Translates hardware hash types to kernel. */
5543 static int
5544 hashen_to_hashconfig(int hashen)
5545 {
5546         int hashconfig = 0;
5547
5548         if (hashen & F_FW_RSS_VI_CONFIG_CMD_UDPEN) {
5549                 /*
5550                  * If UDP hashing was enabled it must have been enabled for
5551                  * either IPv4 or IPv6 (inclusive or).  Enabling UDP without
5552                  * enabling any 4-tuple hash is nonsense configuration.
5553                  */
5554                 MPASS(hashen & (F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN |
5555                     F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN));
5556
5557                 if (hashen & F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN)
5558                         hashconfig |= RSS_HASHTYPE_RSS_UDP_IPV4;
5559                 if (hashen & F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN)
5560                         hashconfig |= RSS_HASHTYPE_RSS_UDP_IPV6;
5561         }
5562         if (hashen & F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN)
5563                 hashconfig |= RSS_HASHTYPE_RSS_TCP_IPV4;
5564         if (hashen & F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN)
5565                 hashconfig |= RSS_HASHTYPE_RSS_TCP_IPV6;
5566         if (hashen & F_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN)
5567                 hashconfig |= RSS_HASHTYPE_RSS_IPV4;
5568         if (hashen & F_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN)
5569                 hashconfig |= RSS_HASHTYPE_RSS_IPV6;
5570
5571         return (hashconfig);
5572 }
5573 #endif
5574
5575 int
5576 vi_full_init(struct vi_info *vi)
5577 {
5578         struct adapter *sc = vi->pi->adapter;
5579         struct ifnet *ifp = vi->ifp;
5580         uint16_t *rss;
5581         struct sge_rxq *rxq;
5582         int rc, i, j;
5583 #ifdef RSS
5584         int nbuckets = rss_getnumbuckets();
5585         int hashconfig = rss_gethashconfig();
5586         int extra;
5587 #endif
5588
5589         ASSERT_SYNCHRONIZED_OP(sc);
5590         KASSERT((vi->flags & VI_INIT_DONE) == 0,
5591             ("%s: VI_INIT_DONE already", __func__));
5592
5593         sysctl_ctx_init(&vi->ctx);
5594         vi->flags |= VI_SYSCTL_CTX;
5595
5596         /*
5597          * Allocate tx/rx/fl queues for this VI.
5598          */
5599         rc = t4_setup_vi_queues(vi);
5600         if (rc != 0)
5601                 goto done;      /* error message displayed already */
5602
5603         /*
5604          * Setup RSS for this VI.  Save a copy of the RSS table for later use.
5605          */
5606         if (vi->nrxq > vi->rss_size) {
5607                 if_printf(ifp, "nrxq (%d) > hw RSS table size (%d); "
5608                     "some queues will never receive traffic.\n", vi->nrxq,
5609                     vi->rss_size);
5610         } else if (vi->rss_size % vi->nrxq) {
5611                 if_printf(ifp, "nrxq (%d), hw RSS table size (%d); "
5612                     "expect uneven traffic distribution.\n", vi->nrxq,
5613                     vi->rss_size);
5614         }
5615 #ifdef RSS
5616         if (vi->nrxq != nbuckets) {
5617                 if_printf(ifp, "nrxq (%d) != kernel RSS buckets (%d);"
5618                     "performance will be impacted.\n", vi->nrxq, nbuckets);
5619         }
5620 #endif
5621         rss = malloc(vi->rss_size * sizeof (*rss), M_CXGBE, M_ZERO | M_WAITOK);
5622         for (i = 0; i < vi->rss_size;) {
5623 #ifdef RSS
5624                 j = rss_get_indirection_to_bucket(i);
5625                 j %= vi->nrxq;
5626                 rxq = &sc->sge.rxq[vi->first_rxq + j];
5627                 rss[i++] = rxq->iq.abs_id;
5628 #else
5629                 for_each_rxq(vi, j, rxq) {
5630                         rss[i++] = rxq->iq.abs_id;
5631                         if (i == vi->rss_size)
5632                                 break;
5633                 }
5634 #endif
5635         }
5636
5637         rc = -t4_config_rss_range(sc, sc->mbox, vi->viid, 0, vi->rss_size, rss,
5638             vi->rss_size);
5639         if (rc != 0) {
5640                 free(rss, M_CXGBE);
5641                 if_printf(ifp, "rss_config failed: %d\n", rc);
5642                 goto done;
5643         }
5644
5645 #ifdef RSS
5646         vi->hashen = hashconfig_to_hashen(hashconfig);
5647
5648         /*
5649          * We may have had to enable some hashes even though the global config
5650          * wants them disabled.  This is a potential problem that must be
5651          * reported to the user.
5652          */
5653         extra = hashen_to_hashconfig(vi->hashen) ^ hashconfig;
5654
5655         /*
5656          * If we consider only the supported hash types, then the enabled hashes
5657          * are a superset of the requested hashes.  In other words, there cannot
5658          * be any supported hash that was requested but not enabled, but there
5659          * can be hashes that were not requested but had to be enabled.
5660          */
5661         extra &= SUPPORTED_RSS_HASHTYPES;
5662         MPASS((extra & hashconfig) == 0);
5663
5664         if (extra) {
5665                 if_printf(ifp,
5666                     "global RSS config (0x%x) cannot be accommodated.\n",
5667                     hashconfig);
5668         }
5669         if (extra & RSS_HASHTYPE_RSS_IPV4)
5670                 if_printf(ifp, "IPv4 2-tuple hashing forced on.\n");
5671         if (extra & RSS_HASHTYPE_RSS_TCP_IPV4)
5672                 if_printf(ifp, "TCP/IPv4 4-tuple hashing forced on.\n");
5673         if (extra & RSS_HASHTYPE_RSS_IPV6)
5674                 if_printf(ifp, "IPv6 2-tuple hashing forced on.\n");
5675         if (extra & RSS_HASHTYPE_RSS_TCP_IPV6)
5676                 if_printf(ifp, "TCP/IPv6 4-tuple hashing forced on.\n");
5677         if (extra & RSS_HASHTYPE_RSS_UDP_IPV4)
5678                 if_printf(ifp, "UDP/IPv4 4-tuple hashing forced on.\n");
5679         if (extra & RSS_HASHTYPE_RSS_UDP_IPV6)
5680                 if_printf(ifp, "UDP/IPv6 4-tuple hashing forced on.\n");
5681 #else
5682         vi->hashen = F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN |
5683             F_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN |
5684             F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN |
5685             F_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN | F_FW_RSS_VI_CONFIG_CMD_UDPEN;
5686 #endif
5687         rc = -t4_config_vi_rss(sc, sc->mbox, vi->viid, vi->hashen, rss[0], 0, 0);
5688         if (rc != 0) {
5689                 free(rss, M_CXGBE);
5690                 if_printf(ifp, "rss hash/defaultq config failed: %d\n", rc);
5691                 goto done;
5692         }
5693
5694         vi->rss = rss;
5695         vi->flags |= VI_INIT_DONE;
5696 done:
5697         if (rc != 0)
5698                 vi_full_uninit(vi);
5699
5700         return (rc);
5701 }
5702
5703 /*
5704  * Idempotent.
5705  */
5706 int
5707 vi_full_uninit(struct vi_info *vi)
5708 {
5709         struct port_info *pi = vi->pi;
5710         struct adapter *sc = pi->adapter;
5711         int i;
5712         struct sge_rxq *rxq;
5713         struct sge_txq *txq;
5714 #ifdef TCP_OFFLOAD
5715         struct sge_ofld_rxq *ofld_rxq;
5716 #endif
5717 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
5718         struct sge_wrq *ofld_txq;
5719 #endif
5720
5721         if (vi->flags & VI_INIT_DONE) {
5722
5723                 /* Need to quiesce queues.  */
5724
5725                 /* XXX: Only for the first VI? */
5726                 if (IS_MAIN_VI(vi) && !(sc->flags & IS_VF))
5727                         quiesce_wrq(sc, &sc->sge.ctrlq[pi->port_id]);
5728
5729                 for_each_txq(vi, i, txq) {
5730                         quiesce_txq(sc, txq);
5731                 }
5732
5733 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
5734                 for_each_ofld_txq(vi, i, ofld_txq) {
5735                         quiesce_wrq(sc, ofld_txq);
5736                 }
5737 #endif
5738
5739                 for_each_rxq(vi, i, rxq) {
5740                         quiesce_iq(sc, &rxq->iq);
5741                         quiesce_fl(sc, &rxq->fl);
5742                 }
5743
5744 #ifdef TCP_OFFLOAD
5745                 for_each_ofld_rxq(vi, i, ofld_rxq) {
5746                         quiesce_iq(sc, &ofld_rxq->iq);
5747                         quiesce_fl(sc, &ofld_rxq->fl);
5748                 }
5749 #endif
5750                 free(vi->rss, M_CXGBE);
5751                 free(vi->nm_rss, M_CXGBE);
5752         }
5753
5754         t4_teardown_vi_queues(vi);
5755         vi->flags &= ~VI_INIT_DONE;
5756
5757         return (0);
5758 }
5759
5760 static void
5761 quiesce_txq(struct adapter *sc, struct sge_txq *txq)
5762 {
5763         struct sge_eq *eq = &txq->eq;
5764         struct sge_qstat *spg = (void *)&eq->desc[eq->sidx];
5765
5766         (void) sc;      /* unused */
5767
5768 #ifdef INVARIANTS
5769         TXQ_LOCK(txq);
5770         MPASS((eq->flags & EQ_ENABLED) == 0);
5771         TXQ_UNLOCK(txq);
5772 #endif
5773
5774         /* Wait for the mp_ring to empty. */
5775         while (!mp_ring_is_idle(txq->r)) {
5776                 mp_ring_check_drainage(txq->r, 0);
5777                 pause("rquiesce", 1);
5778         }
5779
5780         /* Then wait for the hardware to finish. */
5781         while (spg->cidx != htobe16(eq->pidx))
5782                 pause("equiesce", 1);
5783
5784         /* Finally, wait for the driver to reclaim all descriptors. */
5785         while (eq->cidx != eq->pidx)
5786                 pause("dquiesce", 1);
5787 }
5788
5789 static void
5790 quiesce_wrq(struct adapter *sc, struct sge_wrq *wrq)
5791 {
5792
5793         /* XXXTX */
5794 }
5795
5796 static void
5797 quiesce_iq(struct adapter *sc, struct sge_iq *iq)
5798 {
5799         (void) sc;      /* unused */
5800
5801         /* Synchronize with the interrupt handler */
5802         while (!atomic_cmpset_int(&iq->state, IQS_IDLE, IQS_DISABLED))
5803                 pause("iqfree", 1);
5804 }
5805
5806 static void
5807 quiesce_fl(struct adapter *sc, struct sge_fl *fl)
5808 {
5809         mtx_lock(&sc->sfl_lock);
5810         FL_LOCK(fl);
5811         fl->flags |= FL_DOOMED;
5812         FL_UNLOCK(fl);
5813         callout_stop(&sc->sfl_callout);
5814         mtx_unlock(&sc->sfl_lock);
5815
5816         KASSERT((fl->flags & FL_STARVING) == 0,
5817             ("%s: still starving", __func__));
5818 }
5819
5820 static int
5821 t4_alloc_irq(struct adapter *sc, struct irq *irq, int rid,
5822     driver_intr_t *handler, void *arg, char *name)
5823 {
5824         int rc;
5825
5826         irq->rid = rid;
5827         irq->res = bus_alloc_resource_any(sc->dev, SYS_RES_IRQ, &irq->rid,
5828             RF_SHAREABLE | RF_ACTIVE);
5829         if (irq->res == NULL) {
5830                 device_printf(sc->dev,
5831                     "failed to allocate IRQ for rid %d, name %s.\n", rid, name);
5832                 return (ENOMEM);
5833         }
5834
5835         rc = bus_setup_intr(sc->dev, irq->res, INTR_MPSAFE | INTR_TYPE_NET,
5836             NULL, handler, arg, &irq->tag);
5837         if (rc != 0) {
5838                 device_printf(sc->dev,
5839                     "failed to setup interrupt for rid %d, name %s: %d\n",
5840                     rid, name, rc);
5841         } else if (name)
5842                 bus_describe_intr(sc->dev, irq->res, irq->tag, "%s", name);
5843
5844         return (rc);
5845 }
5846
5847 static int
5848 t4_free_irq(struct adapter *sc, struct irq *irq)
5849 {
5850         if (irq->tag)
5851                 bus_teardown_intr(sc->dev, irq->res, irq->tag);
5852         if (irq->res)
5853                 bus_release_resource(sc->dev, SYS_RES_IRQ, irq->rid, irq->res);
5854
5855         bzero(irq, sizeof(*irq));
5856
5857         return (0);
5858 }
5859
5860 static void
5861 get_regs(struct adapter *sc, struct t4_regdump *regs, uint8_t *buf)
5862 {
5863
5864         regs->version = chip_id(sc) | chip_rev(sc) << 10;
5865         t4_get_regs(sc, buf, regs->len);
5866 }
5867
5868 #define A_PL_INDIR_CMD  0x1f8
5869
5870 #define S_PL_AUTOINC    31
5871 #define M_PL_AUTOINC    0x1U
5872 #define V_PL_AUTOINC(x) ((x) << S_PL_AUTOINC)
5873 #define G_PL_AUTOINC(x) (((x) >> S_PL_AUTOINC) & M_PL_AUTOINC)
5874
5875 #define S_PL_VFID       20
5876 #define M_PL_VFID       0xffU
5877 #define V_PL_VFID(x)    ((x) << S_PL_VFID)
5878 #define G_PL_VFID(x)    (((x) >> S_PL_VFID) & M_PL_VFID)
5879
5880 #define S_PL_ADDR       0
5881 #define M_PL_ADDR       0xfffffU
5882 #define V_PL_ADDR(x)    ((x) << S_PL_ADDR)
5883 #define G_PL_ADDR(x)    (((x) >> S_PL_ADDR) & M_PL_ADDR)
5884
5885 #define A_PL_INDIR_DATA 0x1fc
5886
5887 static uint64_t
5888 read_vf_stat(struct adapter *sc, u_int vin, int reg)
5889 {
5890         u32 stats[2];
5891
5892         mtx_assert(&sc->reg_lock, MA_OWNED);
5893         if (sc->flags & IS_VF) {
5894                 stats[0] = t4_read_reg(sc, VF_MPS_REG(reg));
5895                 stats[1] = t4_read_reg(sc, VF_MPS_REG(reg + 4));
5896         } else {
5897                 t4_write_reg(sc, A_PL_INDIR_CMD, V_PL_AUTOINC(1) |
5898                     V_PL_VFID(vin) | V_PL_ADDR(VF_MPS_REG(reg)));
5899                 stats[0] = t4_read_reg(sc, A_PL_INDIR_DATA);
5900                 stats[1] = t4_read_reg(sc, A_PL_INDIR_DATA);
5901         }
5902         return (((uint64_t)stats[1]) << 32 | stats[0]);
5903 }
5904
5905 static void
5906 t4_get_vi_stats(struct adapter *sc, u_int vin, struct fw_vi_stats_vf *stats)
5907 {
5908
5909 #define GET_STAT(name) \
5910         read_vf_stat(sc, vin, A_MPS_VF_STAT_##name##_L)
5911
5912         stats->tx_bcast_bytes    = GET_STAT(TX_VF_BCAST_BYTES);
5913         stats->tx_bcast_frames   = GET_STAT(TX_VF_BCAST_FRAMES);
5914         stats->tx_mcast_bytes    = GET_STAT(TX_VF_MCAST_BYTES);
5915         stats->tx_mcast_frames   = GET_STAT(TX_VF_MCAST_FRAMES);
5916         stats->tx_ucast_bytes    = GET_STAT(TX_VF_UCAST_BYTES);
5917         stats->tx_ucast_frames   = GET_STAT(TX_VF_UCAST_FRAMES);
5918         stats->tx_drop_frames    = GET_STAT(TX_VF_DROP_FRAMES);
5919         stats->tx_offload_bytes  = GET_STAT(TX_VF_OFFLOAD_BYTES);
5920         stats->tx_offload_frames = GET_STAT(TX_VF_OFFLOAD_FRAMES);
5921         stats->rx_bcast_bytes    = GET_STAT(RX_VF_BCAST_BYTES);
5922         stats->rx_bcast_frames   = GET_STAT(RX_VF_BCAST_FRAMES);
5923         stats->rx_mcast_bytes    = GET_STAT(RX_VF_MCAST_BYTES);
5924         stats->rx_mcast_frames   = GET_STAT(RX_VF_MCAST_FRAMES);
5925         stats->rx_ucast_bytes    = GET_STAT(RX_VF_UCAST_BYTES);
5926         stats->rx_ucast_frames   = GET_STAT(RX_VF_UCAST_FRAMES);
5927         stats->rx_err_frames     = GET_STAT(RX_VF_ERR_FRAMES);
5928
5929 #undef GET_STAT
5930 }
5931
5932 static void
5933 t4_clr_vi_stats(struct adapter *sc, u_int vin)
5934 {
5935         int reg;
5936
5937         t4_write_reg(sc, A_PL_INDIR_CMD, V_PL_AUTOINC(1) | V_PL_VFID(vin) |
5938             V_PL_ADDR(VF_MPS_REG(A_MPS_VF_STAT_TX_VF_BCAST_BYTES_L)));
5939         for (reg = A_MPS_VF_STAT_TX_VF_BCAST_BYTES_L;
5940              reg <= A_MPS_VF_STAT_RX_VF_ERR_FRAMES_H; reg += 4)
5941                 t4_write_reg(sc, A_PL_INDIR_DATA, 0);
5942 }
5943
5944 static void
5945 vi_refresh_stats(struct adapter *sc, struct vi_info *vi)
5946 {
5947         struct timeval tv;
5948         const struct timeval interval = {0, 250000};    /* 250ms */
5949
5950         if (!(vi->flags & VI_INIT_DONE))
5951                 return;
5952
5953         getmicrotime(&tv);
5954         timevalsub(&tv, &interval);
5955         if (timevalcmp(&tv, &vi->last_refreshed, <))
5956                 return;
5957
5958         mtx_lock(&sc->reg_lock);
5959         t4_get_vi_stats(sc, vi->vin, &vi->stats);
5960         getmicrotime(&vi->last_refreshed);
5961         mtx_unlock(&sc->reg_lock);
5962 }
5963
5964 static void
5965 cxgbe_refresh_stats(struct adapter *sc, struct port_info *pi)
5966 {
5967         u_int i, v, tnl_cong_drops, bg_map;
5968         struct timeval tv;
5969         const struct timeval interval = {0, 250000};    /* 250ms */
5970
5971         getmicrotime(&tv);
5972         timevalsub(&tv, &interval);
5973         if (timevalcmp(&tv, &pi->last_refreshed, <))
5974                 return;
5975
5976         tnl_cong_drops = 0;
5977         t4_get_port_stats(sc, pi->tx_chan, &pi->stats);
5978         bg_map = pi->mps_bg_map;
5979         while (bg_map) {
5980                 i = ffs(bg_map) - 1;
5981                 mtx_lock(&sc->reg_lock);
5982                 t4_read_indirect(sc, A_TP_MIB_INDEX, A_TP_MIB_DATA, &v, 1,
5983                     A_TP_MIB_TNL_CNG_DROP_0 + i);
5984                 mtx_unlock(&sc->reg_lock);
5985                 tnl_cong_drops += v;
5986                 bg_map &= ~(1 << i);
5987         }
5988         pi->tnl_cong_drops = tnl_cong_drops;
5989         getmicrotime(&pi->last_refreshed);
5990 }
5991
5992 static void
5993 cxgbe_tick(void *arg)
5994 {
5995         struct port_info *pi = arg;
5996         struct adapter *sc = pi->adapter;
5997
5998         PORT_LOCK_ASSERT_OWNED(pi);
5999         cxgbe_refresh_stats(sc, pi);
6000
6001         callout_schedule(&pi->tick, hz);
6002 }
6003
6004 void
6005 vi_tick(void *arg)
6006 {
6007         struct vi_info *vi = arg;
6008         struct adapter *sc = vi->pi->adapter;
6009
6010         vi_refresh_stats(sc, vi);
6011
6012         callout_schedule(&vi->tick, hz);
6013 }
6014
6015 /*
6016  * Should match fw_caps_config_<foo> enums in t4fw_interface.h
6017  */
6018 static char *caps_decoder[] = {
6019         "\20\001IPMI\002NCSI",                          /* 0: NBM */
6020         "\20\001PPP\002QFC\003DCBX",                    /* 1: link */
6021         "\20\001INGRESS\002EGRESS",                     /* 2: switch */
6022         "\20\001NIC\002VM\003IDS\004UM\005UM_ISGL"      /* 3: NIC */
6023             "\006HASHFILTER\007ETHOFLD",
6024         "\20\001TOE",                                   /* 4: TOE */
6025         "\20\001RDDP\002RDMAC",                         /* 5: RDMA */
6026         "\20\001INITIATOR_PDU\002TARGET_PDU"            /* 6: iSCSI */
6027             "\003INITIATOR_CNXOFLD\004TARGET_CNXOFLD"
6028             "\005INITIATOR_SSNOFLD\006TARGET_SSNOFLD"
6029             "\007T10DIF"
6030             "\010INITIATOR_CMDOFLD\011TARGET_CMDOFLD",
6031         "\20\001LOOKASIDE\002TLSKEYS",                  /* 7: Crypto */
6032         "\20\001INITIATOR\002TARGET\003CTRL_OFLD"       /* 8: FCoE */
6033                     "\004PO_INITIATOR\005PO_TARGET",
6034 };
6035
6036 void
6037 t4_sysctls(struct adapter *sc)
6038 {
6039         struct sysctl_ctx_list *ctx;
6040         struct sysctl_oid *oid;
6041         struct sysctl_oid_list *children, *c0;
6042         static char *doorbells = {"\20\1UDB\2WCWR\3UDBWC\4KDB"};
6043
6044         ctx = device_get_sysctl_ctx(sc->dev);
6045
6046         /*
6047          * dev.t4nex.X.
6048          */
6049         oid = device_get_sysctl_tree(sc->dev);
6050         c0 = children = SYSCTL_CHILDREN(oid);
6051
6052         sc->sc_do_rxcopy = 1;
6053         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "do_rx_copy", CTLFLAG_RW,
6054             &sc->sc_do_rxcopy, 1, "Do RX copy of small frames");
6055
6056         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "nports", CTLFLAG_RD, NULL,
6057             sc->params.nports, "# of ports");
6058
6059         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "doorbells",
6060             CTLTYPE_STRING | CTLFLAG_RD, doorbells, (uintptr_t)&sc->doorbells,
6061             sysctl_bitfield_8b, "A", "available doorbells");
6062
6063         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "core_clock", CTLFLAG_RD, NULL,
6064             sc->params.vpd.cclk, "core clock frequency (in KHz)");
6065
6066         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "holdoff_timers",
6067             CTLTYPE_STRING | CTLFLAG_RD, sc->params.sge.timer_val,
6068             sizeof(sc->params.sge.timer_val), sysctl_int_array, "A",
6069             "interrupt holdoff timer values (us)");
6070
6071         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "holdoff_pkt_counts",
6072             CTLTYPE_STRING | CTLFLAG_RD, sc->params.sge.counter_val,
6073             sizeof(sc->params.sge.counter_val), sysctl_int_array, "A",
6074             "interrupt holdoff packet counter values");
6075
6076         t4_sge_sysctls(sc, ctx, children);
6077
6078         sc->lro_timeout = 100;
6079         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "lro_timeout", CTLFLAG_RW,
6080             &sc->lro_timeout, 0, "lro inactive-flush timeout (in us)");
6081
6082         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "dflags", CTLFLAG_RW,
6083             &sc->debug_flags, 0, "flags to enable runtime debugging");
6084
6085         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "tp_version",
6086             CTLFLAG_RD, sc->tp_version, 0, "TP microcode version");
6087
6088         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "firmware_version",
6089             CTLFLAG_RD, sc->fw_version, 0, "firmware version");
6090
6091         if (sc->flags & IS_VF)
6092                 return;
6093
6094         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "hw_revision", CTLFLAG_RD,
6095             NULL, chip_rev(sc), "chip hardware revision");
6096
6097         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "sn",
6098             CTLFLAG_RD, sc->params.vpd.sn, 0, "serial number");
6099
6100         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "pn",
6101             CTLFLAG_RD, sc->params.vpd.pn, 0, "part number");
6102
6103         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "ec",
6104             CTLFLAG_RD, sc->params.vpd.ec, 0, "engineering change");
6105
6106         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "md_version",
6107             CTLFLAG_RD, sc->params.vpd.md, 0, "manufacturing diags version");
6108
6109         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "na",
6110             CTLFLAG_RD, sc->params.vpd.na, 0, "network address");
6111
6112         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "er_version", CTLFLAG_RD,
6113             sc->er_version, 0, "expansion ROM version");
6114
6115         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "bs_version", CTLFLAG_RD,
6116             sc->bs_version, 0, "bootstrap firmware version");
6117
6118         SYSCTL_ADD_UINT(ctx, children, OID_AUTO, "scfg_version", CTLFLAG_RD,
6119             NULL, sc->params.scfg_vers, "serial config version");
6120
6121         SYSCTL_ADD_UINT(ctx, children, OID_AUTO, "vpd_version", CTLFLAG_RD,
6122             NULL, sc->params.vpd_vers, "VPD version");
6123
6124         SYSCTL_ADD_STRING(ctx, children, OID_AUTO, "cf",
6125             CTLFLAG_RD, sc->cfg_file, 0, "configuration file");
6126
6127         SYSCTL_ADD_UINT(ctx, children, OID_AUTO, "cfcsum", CTLFLAG_RD, NULL,
6128             sc->cfcsum, "config file checksum");
6129
6130 #define SYSCTL_CAP(name, n, text) \
6131         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, #name, \
6132             CTLTYPE_STRING | CTLFLAG_RD, caps_decoder[n], (uintptr_t)&sc->name, \
6133             sysctl_bitfield_16b, "A", "available " text " capabilities")
6134
6135         SYSCTL_CAP(nbmcaps, 0, "NBM");
6136         SYSCTL_CAP(linkcaps, 1, "link");
6137         SYSCTL_CAP(switchcaps, 2, "switch");
6138         SYSCTL_CAP(niccaps, 3, "NIC");
6139         SYSCTL_CAP(toecaps, 4, "TCP offload");
6140         SYSCTL_CAP(rdmacaps, 5, "RDMA");
6141         SYSCTL_CAP(iscsicaps, 6, "iSCSI");
6142         SYSCTL_CAP(cryptocaps, 7, "crypto");
6143         SYSCTL_CAP(fcoecaps, 8, "FCoE");
6144 #undef SYSCTL_CAP
6145
6146         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "nfilters", CTLFLAG_RD,
6147             NULL, sc->tids.nftids, "number of filters");
6148
6149         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "temperature", CTLTYPE_INT |
6150             CTLFLAG_RD, sc, 0, sysctl_temperature, "I",
6151             "chip temperature (in Celsius)");
6152
6153         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "loadavg", CTLTYPE_STRING |
6154             CTLFLAG_RD, sc, 0, sysctl_loadavg, "A",
6155             "microprocessor load averages (debug firmwares only)");
6156
6157         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "core_vdd", CTLTYPE_INT |
6158             CTLFLAG_RD, sc, 0, sysctl_vdd, "I", "core Vdd (in mV)");
6159
6160         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "local_cpus",
6161             CTLTYPE_STRING | CTLFLAG_RD, sc, LOCAL_CPUS,
6162             sysctl_cpus, "A", "local CPUs");
6163
6164         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "intr_cpus",
6165             CTLTYPE_STRING | CTLFLAG_RD, sc, INTR_CPUS,
6166             sysctl_cpus, "A", "preferred CPUs for interrupts");
6167
6168         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "swintr", CTLFLAG_RW,
6169             &sc->swintr, 0, "software triggered interrupts");
6170
6171         /*
6172          * dev.t4nex.X.misc.  Marked CTLFLAG_SKIP to avoid information overload.
6173          */
6174         oid = SYSCTL_ADD_NODE(ctx, c0, OID_AUTO, "misc",
6175             CTLFLAG_RD | CTLFLAG_SKIP, NULL,
6176             "logs and miscellaneous information");
6177         children = SYSCTL_CHILDREN(oid);
6178
6179         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cctrl",
6180             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6181             sysctl_cctrl, "A", "congestion control");
6182
6183         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_ibq_tp0",
6184             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6185             sysctl_cim_ibq_obq, "A", "CIM IBQ 0 (TP0)");
6186
6187         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_ibq_tp1",
6188             CTLTYPE_STRING | CTLFLAG_RD, sc, 1,
6189             sysctl_cim_ibq_obq, "A", "CIM IBQ 1 (TP1)");
6190
6191         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_ibq_ulp",
6192             CTLTYPE_STRING | CTLFLAG_RD, sc, 2,
6193             sysctl_cim_ibq_obq, "A", "CIM IBQ 2 (ULP)");
6194
6195         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_ibq_sge0",
6196             CTLTYPE_STRING | CTLFLAG_RD, sc, 3,
6197             sysctl_cim_ibq_obq, "A", "CIM IBQ 3 (SGE0)");
6198
6199         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_ibq_sge1",
6200             CTLTYPE_STRING | CTLFLAG_RD, sc, 4,
6201             sysctl_cim_ibq_obq, "A", "CIM IBQ 4 (SGE1)");
6202
6203         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_ibq_ncsi",
6204             CTLTYPE_STRING | CTLFLAG_RD, sc, 5,
6205             sysctl_cim_ibq_obq, "A", "CIM IBQ 5 (NCSI)");
6206
6207         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_la",
6208             CTLTYPE_STRING | CTLFLAG_RD, sc, 0, sysctl_cim_la,
6209             "A", "CIM logic analyzer");
6210
6211         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_ma_la",
6212             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6213             sysctl_cim_ma_la, "A", "CIM MA logic analyzer");
6214
6215         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_ulp0",
6216             CTLTYPE_STRING | CTLFLAG_RD, sc, 0 + CIM_NUM_IBQ,
6217             sysctl_cim_ibq_obq, "A", "CIM OBQ 0 (ULP0)");
6218
6219         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_ulp1",
6220             CTLTYPE_STRING | CTLFLAG_RD, sc, 1 + CIM_NUM_IBQ,
6221             sysctl_cim_ibq_obq, "A", "CIM OBQ 1 (ULP1)");
6222
6223         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_ulp2",
6224             CTLTYPE_STRING | CTLFLAG_RD, sc, 2 + CIM_NUM_IBQ,
6225             sysctl_cim_ibq_obq, "A", "CIM OBQ 2 (ULP2)");
6226
6227         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_ulp3",
6228             CTLTYPE_STRING | CTLFLAG_RD, sc, 3 + CIM_NUM_IBQ,
6229             sysctl_cim_ibq_obq, "A", "CIM OBQ 3 (ULP3)");
6230
6231         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_sge",
6232             CTLTYPE_STRING | CTLFLAG_RD, sc, 4 + CIM_NUM_IBQ,
6233             sysctl_cim_ibq_obq, "A", "CIM OBQ 4 (SGE)");
6234
6235         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_ncsi",
6236             CTLTYPE_STRING | CTLFLAG_RD, sc, 5 + CIM_NUM_IBQ,
6237             sysctl_cim_ibq_obq, "A", "CIM OBQ 5 (NCSI)");
6238
6239         if (chip_id(sc) > CHELSIO_T4) {
6240                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_sge0_rx",
6241                     CTLTYPE_STRING | CTLFLAG_RD, sc, 6 + CIM_NUM_IBQ,
6242                     sysctl_cim_ibq_obq, "A", "CIM OBQ 6 (SGE0-RX)");
6243
6244                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_obq_sge1_rx",
6245                     CTLTYPE_STRING | CTLFLAG_RD, sc, 7 + CIM_NUM_IBQ,
6246                     sysctl_cim_ibq_obq, "A", "CIM OBQ 7 (SGE1-RX)");
6247         }
6248
6249         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_pif_la",
6250             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6251             sysctl_cim_pif_la, "A", "CIM PIF logic analyzer");
6252
6253         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cim_qcfg",
6254             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6255             sysctl_cim_qcfg, "A", "CIM queue configuration");
6256
6257         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "cpl_stats",
6258             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6259             sysctl_cpl_stats, "A", "CPL statistics");
6260
6261         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "ddp_stats",
6262             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6263             sysctl_ddp_stats, "A", "non-TCP DDP statistics");
6264
6265         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "devlog",
6266             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6267             sysctl_devlog, "A", "firmware's device log");
6268
6269         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "fcoe_stats",
6270             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6271             sysctl_fcoe_stats, "A", "FCoE statistics");
6272
6273         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "hw_sched",
6274             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6275             sysctl_hw_sched, "A", "hardware scheduler ");
6276
6277         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "l2t",
6278             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6279             sysctl_l2t, "A", "hardware L2 table");
6280
6281         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "smt",
6282             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6283             sysctl_smt, "A", "hardware source MAC table");
6284
6285 #ifdef INET6
6286         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "clip",
6287             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6288             sysctl_clip, "A", "active CLIP table entries");
6289 #endif
6290
6291         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "lb_stats",
6292             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6293             sysctl_lb_stats, "A", "loopback statistics");
6294
6295         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "meminfo",
6296             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6297             sysctl_meminfo, "A", "memory regions");
6298
6299         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "mps_tcam",
6300             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6301             chip_id(sc) <= CHELSIO_T5 ? sysctl_mps_tcam : sysctl_mps_tcam_t6,
6302             "A", "MPS TCAM entries");
6303
6304         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "path_mtus",
6305             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6306             sysctl_path_mtus, "A", "path MTUs");
6307
6308         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "pm_stats",
6309             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6310             sysctl_pm_stats, "A", "PM statistics");
6311
6312         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "rdma_stats",
6313             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6314             sysctl_rdma_stats, "A", "RDMA statistics");
6315
6316         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "tcp_stats",
6317             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6318             sysctl_tcp_stats, "A", "TCP statistics");
6319
6320         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "tids",
6321             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6322             sysctl_tids, "A", "TID information");
6323
6324         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "tp_err_stats",
6325             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6326             sysctl_tp_err_stats, "A", "TP error statistics");
6327
6328         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "tp_la_mask",
6329             CTLTYPE_INT | CTLFLAG_RW, sc, 0, sysctl_tp_la_mask, "I",
6330             "TP logic analyzer event capture mask");
6331
6332         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "tp_la",
6333             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6334             sysctl_tp_la, "A", "TP logic analyzer");
6335
6336         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "tx_rate",
6337             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6338             sysctl_tx_rate, "A", "Tx rate");
6339
6340         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "ulprx_la",
6341             CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6342             sysctl_ulprx_la, "A", "ULPRX logic analyzer");
6343
6344         if (chip_id(sc) >= CHELSIO_T5) {
6345                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "wcwr_stats",
6346                     CTLTYPE_STRING | CTLFLAG_RD, sc, 0,
6347                     sysctl_wcwr_stats, "A", "write combined work requests");
6348         }
6349
6350 #ifdef TCP_OFFLOAD
6351         if (is_offload(sc)) {
6352                 int i;
6353                 char s[4];
6354
6355                 /*
6356                  * dev.t4nex.X.toe.
6357                  */
6358                 oid = SYSCTL_ADD_NODE(ctx, c0, OID_AUTO, "toe", CTLFLAG_RD,
6359                     NULL, "TOE parameters");
6360                 children = SYSCTL_CHILDREN(oid);
6361
6362                 sc->tt.cong_algorithm = -1;
6363                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "cong_algorithm",
6364                     CTLFLAG_RW, &sc->tt.cong_algorithm, 0, "congestion control "
6365                     "(-1 = default, 0 = reno, 1 = tahoe, 2 = newreno, "
6366                     "3 = highspeed)");
6367
6368                 sc->tt.sndbuf = -1;
6369                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "sndbuf", CTLFLAG_RW,
6370                     &sc->tt.sndbuf, 0, "hardware send buffer");
6371
6372                 sc->tt.ddp = 0;
6373                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "ddp",
6374                     CTLFLAG_RW | CTLFLAG_SKIP, &sc->tt.ddp, 0, "");
6375                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "rx_zcopy", CTLFLAG_RW,
6376                     &sc->tt.ddp, 0, "Enable zero-copy aio_read(2)");
6377
6378                 sc->tt.rx_coalesce = -1;
6379                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "rx_coalesce",
6380                     CTLFLAG_RW, &sc->tt.rx_coalesce, 0, "receive coalescing");
6381
6382                 sc->tt.tls = 0;
6383                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "tls", CTLFLAG_RW,
6384                     &sc->tt.tls, 0, "Inline TLS allowed");
6385
6386                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "tls_rx_ports",
6387                     CTLTYPE_INT | CTLFLAG_RW, sc, 0, sysctl_tls_rx_ports,
6388                     "I", "TCP ports that use inline TLS+TOE RX");
6389
6390                 sc->tt.tx_align = -1;
6391                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "tx_align",
6392                     CTLFLAG_RW, &sc->tt.tx_align, 0, "chop and align payload");
6393
6394                 sc->tt.tx_zcopy = 0;
6395                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "tx_zcopy",
6396                     CTLFLAG_RW, &sc->tt.tx_zcopy, 0,
6397                     "Enable zero-copy aio_write(2)");
6398
6399                 sc->tt.cop_managed_offloading = !!t4_cop_managed_offloading;
6400                 SYSCTL_ADD_INT(ctx, children, OID_AUTO,
6401                     "cop_managed_offloading", CTLFLAG_RW,
6402                     &sc->tt.cop_managed_offloading, 0,
6403                     "COP (Connection Offload Policy) controls all TOE offload");
6404
6405                 sc->tt.autorcvbuf_inc = 16 * 1024;
6406                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "autorcvbuf_inc",
6407                     CTLFLAG_RW, &sc->tt.autorcvbuf_inc, 0,
6408                     "autorcvbuf increment");
6409
6410                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "timer_tick",
6411                     CTLTYPE_STRING | CTLFLAG_RD, sc, 0, sysctl_tp_tick, "A",
6412                     "TP timer tick (us)");
6413
6414                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "timestamp_tick",
6415                     CTLTYPE_STRING | CTLFLAG_RD, sc, 1, sysctl_tp_tick, "A",
6416                     "TCP timestamp tick (us)");
6417
6418                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "dack_tick",
6419                     CTLTYPE_STRING | CTLFLAG_RD, sc, 2, sysctl_tp_tick, "A",
6420                     "DACK tick (us)");
6421
6422                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "dack_timer",
6423                     CTLTYPE_UINT | CTLFLAG_RD, sc, 0, sysctl_tp_dack_timer,
6424                     "IU", "DACK timer (us)");
6425
6426                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "rexmt_min",
6427                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_RXT_MIN,
6428                     sysctl_tp_timer, "LU", "Minimum retransmit interval (us)");
6429
6430                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "rexmt_max",
6431                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_RXT_MAX,
6432                     sysctl_tp_timer, "LU", "Maximum retransmit interval (us)");
6433
6434                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "persist_min",
6435                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_PERS_MIN,
6436                     sysctl_tp_timer, "LU", "Persist timer min (us)");
6437
6438                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "persist_max",
6439                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_PERS_MAX,
6440                     sysctl_tp_timer, "LU", "Persist timer max (us)");
6441
6442                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "keepalive_idle",
6443                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_KEEP_IDLE,
6444                     sysctl_tp_timer, "LU", "Keepalive idle timer (us)");
6445
6446                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "keepalive_interval",
6447                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_KEEP_INTVL,
6448                     sysctl_tp_timer, "LU", "Keepalive interval timer (us)");
6449
6450                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "initial_srtt",
6451                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_INIT_SRTT,
6452                     sysctl_tp_timer, "LU", "Initial SRTT (us)");
6453
6454                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "finwait2_timer",
6455                     CTLTYPE_ULONG | CTLFLAG_RD, sc, A_TP_FINWAIT2_TIMER,
6456                     sysctl_tp_timer, "LU", "FINWAIT2 timer (us)");
6457
6458                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "syn_rexmt_count",
6459                     CTLTYPE_UINT | CTLFLAG_RD, sc, S_SYNSHIFTMAX,
6460                     sysctl_tp_shift_cnt, "IU",
6461                     "Number of SYN retransmissions before abort");
6462
6463                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "rexmt_count",
6464                     CTLTYPE_UINT | CTLFLAG_RD, sc, S_RXTSHIFTMAXR2,
6465                     sysctl_tp_shift_cnt, "IU",
6466                     "Number of retransmissions before abort");
6467
6468                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "keepalive_count",
6469                     CTLTYPE_UINT | CTLFLAG_RD, sc, S_KEEPALIVEMAXR2,
6470                     sysctl_tp_shift_cnt, "IU",
6471                     "Number of keepalive probes before abort");
6472
6473                 oid = SYSCTL_ADD_NODE(ctx, children, OID_AUTO, "rexmt_backoff",
6474                     CTLFLAG_RD, NULL, "TOE retransmit backoffs");
6475                 children = SYSCTL_CHILDREN(oid);
6476                 for (i = 0; i < 16; i++) {
6477                         snprintf(s, sizeof(s), "%u", i);
6478                         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, s,
6479                             CTLTYPE_UINT | CTLFLAG_RD, sc, i, sysctl_tp_backoff,
6480                             "IU", "TOE retransmit backoff");
6481                 }
6482         }
6483 #endif
6484 }
6485
6486 void
6487 vi_sysctls(struct vi_info *vi)
6488 {
6489         struct sysctl_ctx_list *ctx;
6490         struct sysctl_oid *oid;
6491         struct sysctl_oid_list *children;
6492
6493         ctx = device_get_sysctl_ctx(vi->dev);
6494
6495         /*
6496          * dev.v?(cxgbe|cxl).X.
6497          */
6498         oid = device_get_sysctl_tree(vi->dev);
6499         children = SYSCTL_CHILDREN(oid);
6500
6501         SYSCTL_ADD_UINT(ctx, children, OID_AUTO, "viid", CTLFLAG_RD, NULL,
6502             vi->viid, "VI identifer");
6503         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "nrxq", CTLFLAG_RD,
6504             &vi->nrxq, 0, "# of rx queues");
6505         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "ntxq", CTLFLAG_RD,
6506             &vi->ntxq, 0, "# of tx queues");
6507         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "first_rxq", CTLFLAG_RD,
6508             &vi->first_rxq, 0, "index of first rx queue");
6509         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "first_txq", CTLFLAG_RD,
6510             &vi->first_txq, 0, "index of first tx queue");
6511         SYSCTL_ADD_UINT(ctx, children, OID_AUTO, "rss_base", CTLFLAG_RD, NULL,
6512             vi->rss_base, "start of RSS indirection table");
6513         SYSCTL_ADD_UINT(ctx, children, OID_AUTO, "rss_size", CTLFLAG_RD, NULL,
6514             vi->rss_size, "size of RSS indirection table");
6515
6516         if (IS_MAIN_VI(vi)) {
6517                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "rsrv_noflowq",
6518                     CTLTYPE_INT | CTLFLAG_RW, vi, 0, sysctl_noflowq, "IU",
6519                     "Reserve queue 0 for non-flowid packets");
6520         }
6521
6522 #ifdef TCP_OFFLOAD
6523         if (vi->nofldrxq != 0) {
6524                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "nofldrxq", CTLFLAG_RD,
6525                     &vi->nofldrxq, 0,
6526                     "# of rx queues for offloaded TCP connections");
6527                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "first_ofld_rxq",
6528                     CTLFLAG_RD, &vi->first_ofld_rxq, 0,
6529                     "index of first TOE rx queue");
6530                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "holdoff_tmr_idx_ofld",
6531                     CTLTYPE_INT | CTLFLAG_RW, vi, 0,
6532                     sysctl_holdoff_tmr_idx_ofld, "I",
6533                     "holdoff timer index for TOE queues");
6534                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "holdoff_pktc_idx_ofld",
6535                     CTLTYPE_INT | CTLFLAG_RW, vi, 0,
6536                     sysctl_holdoff_pktc_idx_ofld, "I",
6537                     "holdoff packet counter index for TOE queues");
6538         }
6539 #endif
6540 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
6541         if (vi->nofldtxq != 0) {
6542                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "nofldtxq", CTLFLAG_RD,
6543                     &vi->nofldtxq, 0,
6544                     "# of tx queues for TOE/ETHOFLD");
6545                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "first_ofld_txq",
6546                     CTLFLAG_RD, &vi->first_ofld_txq, 0,
6547                     "index of first TOE/ETHOFLD tx queue");
6548         }
6549 #endif
6550 #ifdef DEV_NETMAP
6551         if (vi->nnmrxq != 0) {
6552                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "nnmrxq", CTLFLAG_RD,
6553                     &vi->nnmrxq, 0, "# of netmap rx queues");
6554                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "nnmtxq", CTLFLAG_RD,
6555                     &vi->nnmtxq, 0, "# of netmap tx queues");
6556                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "first_nm_rxq",
6557                     CTLFLAG_RD, &vi->first_nm_rxq, 0,
6558                     "index of first netmap rx queue");
6559                 SYSCTL_ADD_INT(ctx, children, OID_AUTO, "first_nm_txq",
6560                     CTLFLAG_RD, &vi->first_nm_txq, 0,
6561                     "index of first netmap tx queue");
6562         }
6563 #endif
6564
6565         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "holdoff_tmr_idx",
6566             CTLTYPE_INT | CTLFLAG_RW, vi, 0, sysctl_holdoff_tmr_idx, "I",
6567             "holdoff timer index");
6568         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "holdoff_pktc_idx",
6569             CTLTYPE_INT | CTLFLAG_RW, vi, 0, sysctl_holdoff_pktc_idx, "I",
6570             "holdoff packet counter index");
6571
6572         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "qsize_rxq",
6573             CTLTYPE_INT | CTLFLAG_RW, vi, 0, sysctl_qsize_rxq, "I",
6574             "rx queue size");
6575         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "qsize_txq",
6576             CTLTYPE_INT | CTLFLAG_RW, vi, 0, sysctl_qsize_txq, "I",
6577             "tx queue size");
6578 }
6579
6580 static void
6581 cxgbe_sysctls(struct port_info *pi)
6582 {
6583         struct sysctl_ctx_list *ctx;
6584         struct sysctl_oid *oid;
6585         struct sysctl_oid_list *children, *children2;
6586         struct adapter *sc = pi->adapter;
6587         int i;
6588         char name[16];
6589         static char *tc_flags = {"\20\1USER\2SYNC\3ASYNC\4ERR"};
6590
6591         ctx = device_get_sysctl_ctx(pi->dev);
6592
6593         /*
6594          * dev.cxgbe.X.
6595          */
6596         oid = device_get_sysctl_tree(pi->dev);
6597         children = SYSCTL_CHILDREN(oid);
6598
6599         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "linkdnrc", CTLTYPE_STRING |
6600            CTLFLAG_RD, pi, 0, sysctl_linkdnrc, "A", "reason why link is down");
6601         if (pi->port_type == FW_PORT_TYPE_BT_XAUI) {
6602                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "temperature",
6603                     CTLTYPE_INT | CTLFLAG_RD, pi, 0, sysctl_btphy, "I",
6604                     "PHY temperature (in Celsius)");
6605                 SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "fw_version",
6606                     CTLTYPE_INT | CTLFLAG_RD, pi, 1, sysctl_btphy, "I",
6607                     "PHY firmware version");
6608         }
6609
6610         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "pause_settings",
6611             CTLTYPE_STRING | CTLFLAG_RW, pi, 0, sysctl_pause_settings, "A",
6612     "PAUSE settings (bit 0 = rx_pause, 1 = tx_pause, 2 = pause_autoneg)");
6613         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "fec",
6614             CTLTYPE_STRING | CTLFLAG_RW, pi, 0, sysctl_fec, "A",
6615             "Forward Error Correction (bit 0 = RS, bit 1 = BASER_RS)");
6616         SYSCTL_ADD_PROC(ctx, children, OID_AUTO, "autoneg",
6617             CTLTYPE_INT | CTLFLAG_RW, pi, 0, sysctl_autoneg, "I",
6618             "autonegotiation (-1 = not supported)");
6619
6620         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "max_speed", CTLFLAG_RD, NULL,
6621             port_top_speed(pi), "max speed (in Gbps)");
6622         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "mps_bg_map", CTLFLAG_RD, NULL,
6623             pi->mps_bg_map, "MPS buffer group map");
6624         SYSCTL_ADD_INT(ctx, children, OID_AUTO, "rx_e_chan_map", CTLFLAG_RD,
6625             NULL, pi->rx_e_chan_map, "TP rx e-channel map");
6626
6627         if (sc->flags & IS_VF)
6628                 return;
6629
6630         /*
6631          * dev.(cxgbe|cxl).X.tc.
6632          */
6633         oid = SYSCTL_ADD_NODE(ctx, children, OID_AUTO, "tc", CTLFLAG_RD, NULL,
6634             "Tx scheduler traffic classes (cl_rl)");
6635         children2 = SYSCTL_CHILDREN(oid);
6636         SYSCTL_ADD_UINT(ctx, children2, OID_AUTO, "pktsize",
6637             CTLFLAG_RW, &pi->sched_params->pktsize, 0,
6638             "pktsize for per-flow cl-rl (0 means up to the driver )");
6639         SYSCTL_ADD_UINT(ctx, children2, OID_AUTO, "burstsize",
6640             CTLFLAG_RW, &pi->sched_params->burstsize, 0,
6641             "burstsize for per-flow cl-rl (0 means up to the driver)");
6642         for (i = 0; i < sc->chip_params->nsched_cls; i++) {
6643                 struct tx_cl_rl_params *tc = &pi->sched_params->cl_rl[i];
6644
6645                 snprintf(name, sizeof(name), "%d", i);
6646                 children2 = SYSCTL_CHILDREN(SYSCTL_ADD_NODE(ctx,
6647                     SYSCTL_CHILDREN(oid), OID_AUTO, name, CTLFLAG_RD, NULL,
6648                     "traffic class"));
6649                 SYSCTL_ADD_PROC(ctx, children2, OID_AUTO, "flags",
6650                     CTLTYPE_STRING | CTLFLAG_RD, tc_flags, (uintptr_t)&tc->flags,
6651                     sysctl_bitfield_8b, "A", "flags");
6652                 SYSCTL_ADD_UINT(ctx, children2, OID_AUTO, "refcount",
6653                     CTLFLAG_RD, &tc->refcount, 0, "references to this class");
6654                 SYSCTL_ADD_PROC(ctx, children2, OID_AUTO, "params",
6655                     CTLTYPE_STRING | CTLFLAG_RD, sc, (pi->port_id << 16) | i,
6656                     sysctl_tc_params, "A", "traffic class parameters");
6657         }
6658
6659         /*
6660          * dev.cxgbe.X.stats.
6661          */
6662         oid = SYSCTL_ADD_NODE(ctx, children, OID_AUTO, "stats", CTLFLAG_RD,
6663             NULL, "port statistics");
6664         children = SYSCTL_CHILDREN(oid);
6665         SYSCTL_ADD_UINT(ctx, children, OID_AUTO, "tx_parse_error", CTLFLAG_RD,
6666             &pi->tx_parse_error, 0,
6667             "# of tx packets with invalid length or # of segments");
6668
6669 #define SYSCTL_ADD_T4_REG64(pi, name, desc, reg) \
6670         SYSCTL_ADD_OID(ctx, children, OID_AUTO, name, \
6671             CTLTYPE_U64 | CTLFLAG_RD, sc, reg, \
6672             sysctl_handle_t4_reg64, "QU", desc)
6673
6674         SYSCTL_ADD_T4_REG64(pi, "tx_octets", "# of octets in good frames",
6675             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_BYTES_L));
6676         SYSCTL_ADD_T4_REG64(pi, "tx_frames", "total # of good frames",
6677             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_FRAMES_L));
6678         SYSCTL_ADD_T4_REG64(pi, "tx_bcast_frames", "# of broadcast frames",
6679             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_BCAST_L));
6680         SYSCTL_ADD_T4_REG64(pi, "tx_mcast_frames", "# of multicast frames",
6681             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_MCAST_L));
6682         SYSCTL_ADD_T4_REG64(pi, "tx_ucast_frames", "# of unicast frames",
6683             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_UCAST_L));
6684         SYSCTL_ADD_T4_REG64(pi, "tx_error_frames", "# of error frames",
6685             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_ERROR_L));
6686         SYSCTL_ADD_T4_REG64(pi, "tx_frames_64",
6687             "# of tx frames in this range",
6688             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_64B_L));
6689         SYSCTL_ADD_T4_REG64(pi, "tx_frames_65_127",
6690             "# of tx frames in this range",
6691             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_65B_127B_L));
6692         SYSCTL_ADD_T4_REG64(pi, "tx_frames_128_255",
6693             "# of tx frames in this range",
6694             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_128B_255B_L));
6695         SYSCTL_ADD_T4_REG64(pi, "tx_frames_256_511",
6696             "# of tx frames in this range",
6697             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_256B_511B_L));
6698         SYSCTL_ADD_T4_REG64(pi, "tx_frames_512_1023",
6699             "# of tx frames in this range",
6700             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_512B_1023B_L));
6701         SYSCTL_ADD_T4_REG64(pi, "tx_frames_1024_1518",
6702             "# of tx frames in this range",
6703             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_1024B_1518B_L));
6704         SYSCTL_ADD_T4_REG64(pi, "tx_frames_1519_max",
6705             "# of tx frames in this range",
6706             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_1519B_MAX_L));
6707         SYSCTL_ADD_T4_REG64(pi, "tx_drop", "# of dropped tx frames",
6708             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_DROP_L));
6709         SYSCTL_ADD_T4_REG64(pi, "tx_pause", "# of pause frames transmitted",
6710             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PAUSE_L));
6711         SYSCTL_ADD_T4_REG64(pi, "tx_ppp0", "# of PPP prio 0 frames transmitted",
6712             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP0_L));
6713         SYSCTL_ADD_T4_REG64(pi, "tx_ppp1", "# of PPP prio 1 frames transmitted",
6714             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP1_L));
6715         SYSCTL_ADD_T4_REG64(pi, "tx_ppp2", "# of PPP prio 2 frames transmitted",
6716             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP2_L));
6717         SYSCTL_ADD_T4_REG64(pi, "tx_ppp3", "# of PPP prio 3 frames transmitted",
6718             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP3_L));
6719         SYSCTL_ADD_T4_REG64(pi, "tx_ppp4", "# of PPP prio 4 frames transmitted",
6720             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP4_L));
6721         SYSCTL_ADD_T4_REG64(pi, "tx_ppp5", "# of PPP prio 5 frames transmitted",
6722             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP5_L));
6723         SYSCTL_ADD_T4_REG64(pi, "tx_ppp6", "# of PPP prio 6 frames transmitted",
6724             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP6_L));
6725         SYSCTL_ADD_T4_REG64(pi, "tx_ppp7", "# of PPP prio 7 frames transmitted",
6726             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_TX_PORT_PPP7_L));
6727
6728         SYSCTL_ADD_T4_REG64(pi, "rx_octets", "# of octets in good frames",
6729             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_BYTES_L));
6730         SYSCTL_ADD_T4_REG64(pi, "rx_frames", "total # of good frames",
6731             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_FRAMES_L));
6732         SYSCTL_ADD_T4_REG64(pi, "rx_bcast_frames", "# of broadcast frames",
6733             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_BCAST_L));
6734         SYSCTL_ADD_T4_REG64(pi, "rx_mcast_frames", "# of multicast frames",
6735             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_MCAST_L));
6736         SYSCTL_ADD_T4_REG64(pi, "rx_ucast_frames", "# of unicast frames",
6737             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_UCAST_L));
6738         SYSCTL_ADD_T4_REG64(pi, "rx_too_long", "# of frames exceeding MTU",
6739             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_MTU_ERROR_L));
6740         SYSCTL_ADD_T4_REG64(pi, "rx_jabber", "# of jabber frames",
6741             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_MTU_CRC_ERROR_L));
6742         SYSCTL_ADD_T4_REG64(pi, "rx_fcs_err",
6743             "# of frames received with bad FCS",
6744             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_CRC_ERROR_L));
6745         SYSCTL_ADD_T4_REG64(pi, "rx_len_err",
6746             "# of frames received with length error",
6747             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_LEN_ERROR_L));
6748         SYSCTL_ADD_T4_REG64(pi, "rx_symbol_err", "symbol errors",
6749             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_SYM_ERROR_L));
6750         SYSCTL_ADD_T4_REG64(pi, "rx_runt", "# of short frames received",
6751             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_LESS_64B_L));
6752         SYSCTL_ADD_T4_REG64(pi, "rx_frames_64",
6753             "# of rx frames in this range",
6754             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_64B_L));
6755         SYSCTL_ADD_T4_REG64(pi, "rx_frames_65_127",
6756             "# of rx frames in this range",
6757             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_65B_127B_L));
6758         SYSCTL_ADD_T4_REG64(pi, "rx_frames_128_255",
6759             "# of rx frames in this range",
6760             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_128B_255B_L));
6761         SYSCTL_ADD_T4_REG64(pi, "rx_frames_256_511",
6762             "# of rx frames in this range",
6763             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_256B_511B_L));
6764         SYSCTL_ADD_T4_REG64(pi, "rx_frames_512_1023",
6765             "# of rx frames in this range",
6766             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_512B_1023B_L));
6767         SYSCTL_ADD_T4_REG64(pi, "rx_frames_1024_1518",
6768             "# of rx frames in this range",
6769             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_1024B_1518B_L));
6770         SYSCTL_ADD_T4_REG64(pi, "rx_frames_1519_max",
6771             "# of rx frames in this range",
6772             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_1519B_MAX_L));
6773         SYSCTL_ADD_T4_REG64(pi, "rx_pause", "# of pause frames received",
6774             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PAUSE_L));
6775         SYSCTL_ADD_T4_REG64(pi, "rx_ppp0", "# of PPP prio 0 frames received",
6776             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP0_L));
6777         SYSCTL_ADD_T4_REG64(pi, "rx_ppp1", "# of PPP prio 1 frames received",
6778             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP1_L));
6779         SYSCTL_ADD_T4_REG64(pi, "rx_ppp2", "# of PPP prio 2 frames received",
6780             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP2_L));
6781         SYSCTL_ADD_T4_REG64(pi, "rx_ppp3", "# of PPP prio 3 frames received",
6782             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP3_L));
6783         SYSCTL_ADD_T4_REG64(pi, "rx_ppp4", "# of PPP prio 4 frames received",
6784             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP4_L));
6785         SYSCTL_ADD_T4_REG64(pi, "rx_ppp5", "# of PPP prio 5 frames received",
6786             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP5_L));
6787         SYSCTL_ADD_T4_REG64(pi, "rx_ppp6", "# of PPP prio 6 frames received",
6788             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP6_L));
6789         SYSCTL_ADD_T4_REG64(pi, "rx_ppp7", "# of PPP prio 7 frames received",
6790             PORT_REG(pi->tx_chan, A_MPS_PORT_STAT_RX_PORT_PPP7_L));
6791
6792 #undef SYSCTL_ADD_T4_REG64
6793
6794 #define SYSCTL_ADD_T4_PORTSTAT(name, desc) \
6795         SYSCTL_ADD_UQUAD(ctx, children, OID_AUTO, #name, CTLFLAG_RD, \
6796             &pi->stats.name, desc)
6797
6798         /* We get these from port_stats and they may be stale by up to 1s */
6799         SYSCTL_ADD_T4_PORTSTAT(rx_ovflow0,
6800             "# drops due to buffer-group 0 overflows");
6801         SYSCTL_ADD_T4_PORTSTAT(rx_ovflow1,
6802             "# drops due to buffer-group 1 overflows");
6803         SYSCTL_ADD_T4_PORTSTAT(rx_ovflow2,
6804             "# drops due to buffer-group 2 overflows");
6805         SYSCTL_ADD_T4_PORTSTAT(rx_ovflow3,
6806             "# drops due to buffer-group 3 overflows");
6807         SYSCTL_ADD_T4_PORTSTAT(rx_trunc0,
6808             "# of buffer-group 0 truncated packets");
6809         SYSCTL_ADD_T4_PORTSTAT(rx_trunc1,
6810             "# of buffer-group 1 truncated packets");
6811         SYSCTL_ADD_T4_PORTSTAT(rx_trunc2,
6812             "# of buffer-group 2 truncated packets");
6813         SYSCTL_ADD_T4_PORTSTAT(rx_trunc3,
6814             "# of buffer-group 3 truncated packets");
6815
6816 #undef SYSCTL_ADD_T4_PORTSTAT
6817
6818         SYSCTL_ADD_ULONG(ctx, children, OID_AUTO, "tx_tls_records",
6819             CTLFLAG_RD, &pi->tx_tls_records,
6820             "# of TLS records transmitted");
6821         SYSCTL_ADD_ULONG(ctx, children, OID_AUTO, "tx_tls_octets",
6822             CTLFLAG_RD, &pi->tx_tls_octets,
6823             "# of payload octets in transmitted TLS records");
6824         SYSCTL_ADD_ULONG(ctx, children, OID_AUTO, "rx_tls_records",
6825             CTLFLAG_RD, &pi->rx_tls_records,
6826             "# of TLS records received");
6827         SYSCTL_ADD_ULONG(ctx, children, OID_AUTO, "rx_tls_octets",
6828             CTLFLAG_RD, &pi->rx_tls_octets,
6829             "# of payload octets in received TLS records");
6830 }
6831
6832 static int
6833 sysctl_int_array(SYSCTL_HANDLER_ARGS)
6834 {
6835         int rc, *i, space = 0;
6836         struct sbuf sb;
6837
6838         sbuf_new_for_sysctl(&sb, NULL, 64, req);
6839         for (i = arg1; arg2; arg2 -= sizeof(int), i++) {
6840                 if (space)
6841                         sbuf_printf(&sb, " ");
6842                 sbuf_printf(&sb, "%d", *i);
6843                 space = 1;
6844         }
6845         rc = sbuf_finish(&sb);
6846         sbuf_delete(&sb);
6847         return (rc);
6848 }
6849
6850 static int
6851 sysctl_bitfield_8b(SYSCTL_HANDLER_ARGS)
6852 {
6853         int rc;
6854         struct sbuf *sb;
6855
6856         rc = sysctl_wire_old_buffer(req, 0);
6857         if (rc != 0)
6858                 return(rc);
6859
6860         sb = sbuf_new_for_sysctl(NULL, NULL, 128, req);
6861         if (sb == NULL)
6862                 return (ENOMEM);
6863
6864         sbuf_printf(sb, "%b", *(uint8_t *)(uintptr_t)arg2, (char *)arg1);
6865         rc = sbuf_finish(sb);
6866         sbuf_delete(sb);
6867
6868         return (rc);
6869 }
6870
6871 static int
6872 sysctl_bitfield_16b(SYSCTL_HANDLER_ARGS)
6873 {
6874         int rc;
6875         struct sbuf *sb;
6876
6877         rc = sysctl_wire_old_buffer(req, 0);
6878         if (rc != 0)
6879                 return(rc);
6880
6881         sb = sbuf_new_for_sysctl(NULL, NULL, 128, req);
6882         if (sb == NULL)
6883                 return (ENOMEM);
6884
6885         sbuf_printf(sb, "%b", *(uint16_t *)(uintptr_t)arg2, (char *)arg1);
6886         rc = sbuf_finish(sb);
6887         sbuf_delete(sb);
6888
6889         return (rc);
6890 }
6891
6892 static int
6893 sysctl_btphy(SYSCTL_HANDLER_ARGS)
6894 {
6895         struct port_info *pi = arg1;
6896         int op = arg2;
6897         struct adapter *sc = pi->adapter;
6898         u_int v;
6899         int rc;
6900
6901         rc = begin_synchronized_op(sc, &pi->vi[0], SLEEP_OK | INTR_OK, "t4btt");
6902         if (rc)
6903                 return (rc);
6904         /* XXX: magic numbers */
6905         rc = -t4_mdio_rd(sc, sc->mbox, pi->mdio_addr, 0x1e, op ? 0x20 : 0xc820,
6906             &v);
6907         end_synchronized_op(sc, 0);
6908         if (rc)
6909                 return (rc);
6910         if (op == 0)
6911                 v /= 256;
6912
6913         rc = sysctl_handle_int(oidp, &v, 0, req);
6914         return (rc);
6915 }
6916
6917 static int
6918 sysctl_noflowq(SYSCTL_HANDLER_ARGS)
6919 {
6920         struct vi_info *vi = arg1;
6921         int rc, val;
6922
6923         val = vi->rsrv_noflowq;
6924         rc = sysctl_handle_int(oidp, &val, 0, req);
6925         if (rc != 0 || req->newptr == NULL)
6926                 return (rc);
6927
6928         if ((val >= 1) && (vi->ntxq > 1))
6929                 vi->rsrv_noflowq = 1;
6930         else
6931                 vi->rsrv_noflowq = 0;
6932
6933         return (rc);
6934 }
6935
6936 static int
6937 sysctl_holdoff_tmr_idx(SYSCTL_HANDLER_ARGS)
6938 {
6939         struct vi_info *vi = arg1;
6940         struct adapter *sc = vi->pi->adapter;
6941         int idx, rc, i;
6942         struct sge_rxq *rxq;
6943         uint8_t v;
6944
6945         idx = vi->tmr_idx;
6946
6947         rc = sysctl_handle_int(oidp, &idx, 0, req);
6948         if (rc != 0 || req->newptr == NULL)
6949                 return (rc);
6950
6951         if (idx < 0 || idx >= SGE_NTIMERS)
6952                 return (EINVAL);
6953
6954         rc = begin_synchronized_op(sc, vi, HOLD_LOCK | SLEEP_OK | INTR_OK,
6955             "t4tmr");
6956         if (rc)
6957                 return (rc);
6958
6959         v = V_QINTR_TIMER_IDX(idx) | V_QINTR_CNT_EN(vi->pktc_idx != -1);
6960         for_each_rxq(vi, i, rxq) {
6961 #ifdef atomic_store_rel_8
6962                 atomic_store_rel_8(&rxq->iq.intr_params, v);
6963 #else
6964                 rxq->iq.intr_params = v;
6965 #endif
6966         }
6967         vi->tmr_idx = idx;
6968
6969         end_synchronized_op(sc, LOCK_HELD);
6970         return (0);
6971 }
6972
6973 static int
6974 sysctl_holdoff_pktc_idx(SYSCTL_HANDLER_ARGS)
6975 {
6976         struct vi_info *vi = arg1;
6977         struct adapter *sc = vi->pi->adapter;
6978         int idx, rc;
6979
6980         idx = vi->pktc_idx;
6981
6982         rc = sysctl_handle_int(oidp, &idx, 0, req);
6983         if (rc != 0 || req->newptr == NULL)
6984                 return (rc);
6985
6986         if (idx < -1 || idx >= SGE_NCOUNTERS)
6987                 return (EINVAL);
6988
6989         rc = begin_synchronized_op(sc, vi, HOLD_LOCK | SLEEP_OK | INTR_OK,
6990             "t4pktc");
6991         if (rc)
6992                 return (rc);
6993
6994         if (vi->flags & VI_INIT_DONE)
6995                 rc = EBUSY; /* cannot be changed once the queues are created */
6996         else
6997                 vi->pktc_idx = idx;
6998
6999         end_synchronized_op(sc, LOCK_HELD);
7000         return (rc);
7001 }
7002
7003 static int
7004 sysctl_qsize_rxq(SYSCTL_HANDLER_ARGS)
7005 {
7006         struct vi_info *vi = arg1;
7007         struct adapter *sc = vi->pi->adapter;
7008         int qsize, rc;
7009
7010         qsize = vi->qsize_rxq;
7011
7012         rc = sysctl_handle_int(oidp, &qsize, 0, req);
7013         if (rc != 0 || req->newptr == NULL)
7014                 return (rc);
7015
7016         if (qsize < 128 || (qsize & 7))
7017                 return (EINVAL);
7018
7019         rc = begin_synchronized_op(sc, vi, HOLD_LOCK | SLEEP_OK | INTR_OK,
7020             "t4rxqs");
7021         if (rc)
7022                 return (rc);
7023
7024         if (vi->flags & VI_INIT_DONE)
7025                 rc = EBUSY; /* cannot be changed once the queues are created */
7026         else
7027                 vi->qsize_rxq = qsize;
7028
7029         end_synchronized_op(sc, LOCK_HELD);
7030         return (rc);
7031 }
7032
7033 static int
7034 sysctl_qsize_txq(SYSCTL_HANDLER_ARGS)
7035 {
7036         struct vi_info *vi = arg1;
7037         struct adapter *sc = vi->pi->adapter;
7038         int qsize, rc;
7039
7040         qsize = vi->qsize_txq;
7041
7042         rc = sysctl_handle_int(oidp, &qsize, 0, req);
7043         if (rc != 0 || req->newptr == NULL)
7044                 return (rc);
7045
7046         if (qsize < 128 || qsize > 65536)
7047                 return (EINVAL);
7048
7049         rc = begin_synchronized_op(sc, vi, HOLD_LOCK | SLEEP_OK | INTR_OK,
7050             "t4txqs");
7051         if (rc)
7052                 return (rc);
7053
7054         if (vi->flags & VI_INIT_DONE)
7055                 rc = EBUSY; /* cannot be changed once the queues are created */
7056         else
7057                 vi->qsize_txq = qsize;
7058
7059         end_synchronized_op(sc, LOCK_HELD);
7060         return (rc);
7061 }
7062
7063 static int
7064 sysctl_pause_settings(SYSCTL_HANDLER_ARGS)
7065 {
7066         struct port_info *pi = arg1;
7067         struct adapter *sc = pi->adapter;
7068         struct link_config *lc = &pi->link_cfg;
7069         int rc;
7070
7071         if (req->newptr == NULL) {
7072                 struct sbuf *sb;
7073                 static char *bits = "\20\1RX\2TX\3AUTO";
7074
7075                 rc = sysctl_wire_old_buffer(req, 0);
7076                 if (rc != 0)
7077                         return(rc);
7078
7079                 sb = sbuf_new_for_sysctl(NULL, NULL, 128, req);
7080                 if (sb == NULL)
7081                         return (ENOMEM);
7082
7083                 if (lc->link_ok) {
7084                         sbuf_printf(sb, "%b", (lc->fc & (PAUSE_TX | PAUSE_RX)) |
7085                             (lc->requested_fc & PAUSE_AUTONEG), bits);
7086                 } else {
7087                         sbuf_printf(sb, "%b", lc->requested_fc & (PAUSE_TX |
7088                             PAUSE_RX | PAUSE_AUTONEG), bits);
7089                 }
7090                 rc = sbuf_finish(sb);
7091                 sbuf_delete(sb);
7092         } else {
7093                 char s[2];
7094                 int n;
7095
7096                 s[0] = '0' + (lc->requested_fc & (PAUSE_TX | PAUSE_RX |
7097                     PAUSE_AUTONEG));
7098                 s[1] = 0;
7099
7100                 rc = sysctl_handle_string(oidp, s, sizeof(s), req);
7101                 if (rc != 0)
7102                         return(rc);
7103
7104                 if (s[1] != 0)
7105                         return (EINVAL);
7106                 if (s[0] < '0' || s[0] > '9')
7107                         return (EINVAL);        /* not a number */
7108                 n = s[0] - '0';
7109                 if (n & ~(PAUSE_TX | PAUSE_RX | PAUSE_AUTONEG))
7110                         return (EINVAL);        /* some other bit is set too */
7111
7112                 rc = begin_synchronized_op(sc, &pi->vi[0], SLEEP_OK | INTR_OK,
7113                     "t4PAUSE");
7114                 if (rc)
7115                         return (rc);
7116                 PORT_LOCK(pi);
7117                 lc->requested_fc = n;
7118                 fixup_link_config(pi);
7119                 if (pi->up_vis > 0)
7120                         rc = apply_link_config(pi);
7121                 set_current_media(pi);
7122                 PORT_UNLOCK(pi);
7123                 end_synchronized_op(sc, 0);
7124         }
7125
7126         return (rc);
7127 }
7128
7129 static int
7130 sysctl_fec(SYSCTL_HANDLER_ARGS)
7131 {
7132         struct port_info *pi = arg1;
7133         struct adapter *sc = pi->adapter;
7134         struct link_config *lc = &pi->link_cfg;
7135         int rc;
7136         int8_t old;
7137
7138         if (req->newptr == NULL) {
7139                 struct sbuf *sb;
7140                 static char *bits = "\20\1RS\2BASE-R\3RSVD1\4RSVD2\5RSVD3\6AUTO";
7141
7142                 rc = sysctl_wire_old_buffer(req, 0);
7143                 if (rc != 0)
7144                         return(rc);
7145
7146                 sb = sbuf_new_for_sysctl(NULL, NULL, 128, req);
7147                 if (sb == NULL)
7148                         return (ENOMEM);
7149
7150                 /*
7151                  * Display the requested_fec when the link is down -- the actual
7152                  * FEC makes sense only when the link is up.
7153                  */
7154                 if (lc->link_ok) {
7155                         sbuf_printf(sb, "%b", (lc->fec & M_FW_PORT_CAP32_FEC) |
7156                             (lc->requested_fec & FEC_AUTO), bits);
7157                 } else {
7158                         sbuf_printf(sb, "%b", lc->requested_fec, bits);
7159                 }
7160                 rc = sbuf_finish(sb);
7161                 sbuf_delete(sb);
7162         } else {
7163                 char s[3];
7164                 int n;
7165
7166                 snprintf(s, sizeof(s), "%d",
7167                     lc->requested_fec == FEC_AUTO ? -1 :
7168                     lc->requested_fec & M_FW_PORT_CAP32_FEC);
7169
7170                 rc = sysctl_handle_string(oidp, s, sizeof(s), req);
7171                 if (rc != 0)
7172                         return(rc);
7173
7174                 n = strtol(&s[0], NULL, 0);
7175                 if (n < 0 || n & FEC_AUTO)
7176                         n = FEC_AUTO;
7177                 else {
7178                         if (n & ~M_FW_PORT_CAP32_FEC)
7179                                 return (EINVAL);/* some other bit is set too */
7180                         if (!powerof2(n))
7181                                 return (EINVAL);/* one bit can be set at most */
7182                 }
7183
7184                 rc = begin_synchronized_op(sc, &pi->vi[0], SLEEP_OK | INTR_OK,
7185                     "t4fec");
7186                 if (rc)
7187                         return (rc);
7188                 PORT_LOCK(pi);
7189                 old = lc->requested_fec;
7190                 if (n == FEC_AUTO)
7191                         lc->requested_fec = FEC_AUTO;
7192                 else if (n == 0)
7193                         lc->requested_fec = FEC_NONE;
7194                 else {
7195                         if ((lc->supported | V_FW_PORT_CAP32_FEC(n)) !=
7196                             lc->supported) {
7197                                 rc = ENOTSUP;
7198                                 goto done;
7199                         }
7200                         lc->requested_fec = n;
7201                 }
7202                 fixup_link_config(pi);
7203                 if (pi->up_vis > 0) {
7204                         rc = apply_link_config(pi);
7205                         if (rc != 0) {
7206                                 lc->requested_fec = old;
7207                                 if (rc == FW_EPROTO)
7208                                         rc = ENOTSUP;
7209                         }
7210                 }
7211 done:
7212                 PORT_UNLOCK(pi);
7213                 end_synchronized_op(sc, 0);
7214         }
7215
7216         return (rc);
7217 }
7218
7219 static int
7220 sysctl_autoneg(SYSCTL_HANDLER_ARGS)
7221 {
7222         struct port_info *pi = arg1;
7223         struct adapter *sc = pi->adapter;
7224         struct link_config *lc = &pi->link_cfg;
7225         int rc, val;
7226
7227         if (lc->supported & FW_PORT_CAP32_ANEG)
7228                 val = lc->requested_aneg == AUTONEG_DISABLE ? 0 : 1;
7229         else
7230                 val = -1;
7231         rc = sysctl_handle_int(oidp, &val, 0, req);
7232         if (rc != 0 || req->newptr == NULL)
7233                 return (rc);
7234         if (val == 0)
7235                 val = AUTONEG_DISABLE;
7236         else if (val == 1)
7237                 val = AUTONEG_ENABLE;
7238         else
7239                 val = AUTONEG_AUTO;
7240
7241         rc = begin_synchronized_op(sc, &pi->vi[0], SLEEP_OK | INTR_OK,
7242             "t4aneg");
7243         if (rc)
7244                 return (rc);
7245         PORT_LOCK(pi);
7246         if (val == AUTONEG_ENABLE && !(lc->supported & FW_PORT_CAP32_ANEG)) {
7247                 rc = ENOTSUP;
7248                 goto done;
7249         }
7250         lc->requested_aneg = val;
7251         fixup_link_config(pi);
7252         if (pi->up_vis > 0)
7253                 rc = apply_link_config(pi);
7254         set_current_media(pi);
7255 done:
7256         PORT_UNLOCK(pi);
7257         end_synchronized_op(sc, 0);
7258         return (rc);
7259 }
7260
7261 static int
7262 sysctl_handle_t4_reg64(SYSCTL_HANDLER_ARGS)
7263 {
7264         struct adapter *sc = arg1;
7265         int reg = arg2;
7266         uint64_t val;
7267
7268         val = t4_read_reg64(sc, reg);
7269
7270         return (sysctl_handle_64(oidp, &val, 0, req));
7271 }
7272
7273 static int
7274 sysctl_temperature(SYSCTL_HANDLER_ARGS)
7275 {
7276         struct adapter *sc = arg1;
7277         int rc, t;
7278         uint32_t param, val;
7279
7280         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4temp");
7281         if (rc)
7282                 return (rc);
7283         param = V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) |
7284             V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_DIAG) |
7285             V_FW_PARAMS_PARAM_Y(FW_PARAM_DEV_DIAG_TMP);
7286         rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
7287         end_synchronized_op(sc, 0);
7288         if (rc)
7289                 return (rc);
7290
7291         /* unknown is returned as 0 but we display -1 in that case */
7292         t = val == 0 ? -1 : val;
7293
7294         rc = sysctl_handle_int(oidp, &t, 0, req);
7295         return (rc);
7296 }
7297
7298 static int
7299 sysctl_vdd(SYSCTL_HANDLER_ARGS)
7300 {
7301         struct adapter *sc = arg1;
7302         int rc;
7303         uint32_t param, val;
7304
7305         if (sc->params.core_vdd == 0) {
7306                 rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK,
7307                     "t4vdd");
7308                 if (rc)
7309                         return (rc);
7310                 param = V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) |
7311                     V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_DIAG) |
7312                     V_FW_PARAMS_PARAM_Y(FW_PARAM_DEV_DIAG_VDD);
7313                 rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
7314                 end_synchronized_op(sc, 0);
7315                 if (rc)
7316                         return (rc);
7317                 sc->params.core_vdd = val;
7318         }
7319
7320         return (sysctl_handle_int(oidp, &sc->params.core_vdd, 0, req));
7321 }
7322
7323 static int
7324 sysctl_loadavg(SYSCTL_HANDLER_ARGS)
7325 {
7326         struct adapter *sc = arg1;
7327         struct sbuf *sb;
7328         int rc;
7329         uint32_t param, val;
7330
7331         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4lavg");
7332         if (rc)
7333                 return (rc);
7334         param = V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) |
7335             V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_LOAD);
7336         rc = -t4_query_params(sc, sc->mbox, sc->pf, 0, 1, &param, &val);
7337         end_synchronized_op(sc, 0);
7338         if (rc)
7339                 return (rc);
7340
7341         rc = sysctl_wire_old_buffer(req, 0);
7342         if (rc != 0)
7343                 return (rc);
7344
7345         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
7346         if (sb == NULL)
7347                 return (ENOMEM);
7348
7349         if (val == 0xffffffff) {
7350                 /* Only debug and custom firmwares report load averages. */
7351                 sbuf_printf(sb, "not available");
7352         } else {
7353                 sbuf_printf(sb, "%d %d %d", val & 0xff, (val >> 8) & 0xff,
7354                     (val >> 16) & 0xff);
7355         }
7356         rc = sbuf_finish(sb);
7357         sbuf_delete(sb);
7358
7359         return (rc);
7360 }
7361
7362 static int
7363 sysctl_cctrl(SYSCTL_HANDLER_ARGS)
7364 {
7365         struct adapter *sc = arg1;
7366         struct sbuf *sb;
7367         int rc, i;
7368         uint16_t incr[NMTUS][NCCTRL_WIN];
7369         static const char *dec_fac[] = {
7370                 "0.5", "0.5625", "0.625", "0.6875", "0.75", "0.8125", "0.875",
7371                 "0.9375"
7372         };
7373
7374         rc = sysctl_wire_old_buffer(req, 0);
7375         if (rc != 0)
7376                 return (rc);
7377
7378         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
7379         if (sb == NULL)
7380                 return (ENOMEM);
7381
7382         t4_read_cong_tbl(sc, incr);
7383
7384         for (i = 0; i < NCCTRL_WIN; ++i) {
7385                 sbuf_printf(sb, "%2d: %4u %4u %4u %4u %4u %4u %4u %4u\n", i,
7386                     incr[0][i], incr[1][i], incr[2][i], incr[3][i], incr[4][i],
7387                     incr[5][i], incr[6][i], incr[7][i]);
7388                 sbuf_printf(sb, "%8u %4u %4u %4u %4u %4u %4u %4u %5u %s\n",
7389                     incr[8][i], incr[9][i], incr[10][i], incr[11][i],
7390                     incr[12][i], incr[13][i], incr[14][i], incr[15][i],
7391                     sc->params.a_wnd[i], dec_fac[sc->params.b_wnd[i]]);
7392         }
7393
7394         rc = sbuf_finish(sb);
7395         sbuf_delete(sb);
7396
7397         return (rc);
7398 }
7399
7400 static const char *qname[CIM_NUM_IBQ + CIM_NUM_OBQ_T5] = {
7401         "TP0", "TP1", "ULP", "SGE0", "SGE1", "NC-SI",   /* ibq's */
7402         "ULP0", "ULP1", "ULP2", "ULP3", "SGE", "NC-SI", /* obq's */
7403         "SGE0-RX", "SGE1-RX"    /* additional obq's (T5 onwards) */
7404 };
7405
7406 static int
7407 sysctl_cim_ibq_obq(SYSCTL_HANDLER_ARGS)
7408 {
7409         struct adapter *sc = arg1;
7410         struct sbuf *sb;
7411         int rc, i, n, qid = arg2;
7412         uint32_t *buf, *p;
7413         char *qtype;
7414         u_int cim_num_obq = sc->chip_params->cim_num_obq;
7415
7416         KASSERT(qid >= 0 && qid < CIM_NUM_IBQ + cim_num_obq,
7417             ("%s: bad qid %d\n", __func__, qid));
7418
7419         if (qid < CIM_NUM_IBQ) {
7420                 /* inbound queue */
7421                 qtype = "IBQ";
7422                 n = 4 * CIM_IBQ_SIZE;
7423                 buf = malloc(n * sizeof(uint32_t), M_CXGBE, M_ZERO | M_WAITOK);
7424                 rc = t4_read_cim_ibq(sc, qid, buf, n);
7425         } else {
7426                 /* outbound queue */
7427                 qtype = "OBQ";
7428                 qid -= CIM_NUM_IBQ;
7429                 n = 4 * cim_num_obq * CIM_OBQ_SIZE;
7430                 buf = malloc(n * sizeof(uint32_t), M_CXGBE, M_ZERO | M_WAITOK);
7431                 rc = t4_read_cim_obq(sc, qid, buf, n);
7432         }
7433
7434         if (rc < 0) {
7435                 rc = -rc;
7436                 goto done;
7437         }
7438         n = rc * sizeof(uint32_t);      /* rc has # of words actually read */
7439
7440         rc = sysctl_wire_old_buffer(req, 0);
7441         if (rc != 0)
7442                 goto done;
7443
7444         sb = sbuf_new_for_sysctl(NULL, NULL, PAGE_SIZE, req);
7445         if (sb == NULL) {
7446                 rc = ENOMEM;
7447                 goto done;
7448         }
7449
7450         sbuf_printf(sb, "%s%d %s", qtype , qid, qname[arg2]);
7451         for (i = 0, p = buf; i < n; i += 16, p += 4)
7452                 sbuf_printf(sb, "\n%#06x: %08x %08x %08x %08x", i, p[0], p[1],
7453                     p[2], p[3]);
7454
7455         rc = sbuf_finish(sb);
7456         sbuf_delete(sb);
7457 done:
7458         free(buf, M_CXGBE);
7459         return (rc);
7460 }
7461
7462 static void
7463 sbuf_cim_la4(struct adapter *sc, struct sbuf *sb, uint32_t *buf, uint32_t cfg)
7464 {
7465         uint32_t *p;
7466
7467         sbuf_printf(sb, "Status   Data      PC%s",
7468             cfg & F_UPDBGLACAPTPCONLY ? "" :
7469             "     LS0Stat  LS0Addr             LS0Data");
7470
7471         for (p = buf; p <= &buf[sc->params.cim_la_size - 8]; p += 8) {
7472                 if (cfg & F_UPDBGLACAPTPCONLY) {
7473                         sbuf_printf(sb, "\n  %02x   %08x %08x", p[5] & 0xff,
7474                             p[6], p[7]);
7475                         sbuf_printf(sb, "\n  %02x   %02x%06x %02x%06x",
7476                             (p[3] >> 8) & 0xff, p[3] & 0xff, p[4] >> 8,
7477                             p[4] & 0xff, p[5] >> 8);
7478                         sbuf_printf(sb, "\n  %02x   %x%07x %x%07x",
7479                             (p[0] >> 4) & 0xff, p[0] & 0xf, p[1] >> 4,
7480                             p[1] & 0xf, p[2] >> 4);
7481                 } else {
7482                         sbuf_printf(sb,
7483                             "\n  %02x   %x%07x %x%07x %08x %08x "
7484                             "%08x%08x%08x%08x",
7485                             (p[0] >> 4) & 0xff, p[0] & 0xf, p[1] >> 4,
7486                             p[1] & 0xf, p[2] >> 4, p[2] & 0xf, p[3], p[4], p[5],
7487                             p[6], p[7]);
7488                 }
7489         }
7490 }
7491
7492 static void
7493 sbuf_cim_la6(struct adapter *sc, struct sbuf *sb, uint32_t *buf, uint32_t cfg)
7494 {
7495         uint32_t *p;
7496
7497         sbuf_printf(sb, "Status   Inst    Data      PC%s",
7498             cfg & F_UPDBGLACAPTPCONLY ? "" :
7499             "     LS0Stat  LS0Addr  LS0Data  LS1Stat  LS1Addr  LS1Data");
7500
7501         for (p = buf; p <= &buf[sc->params.cim_la_size - 10]; p += 10) {
7502                 if (cfg & F_UPDBGLACAPTPCONLY) {
7503                         sbuf_printf(sb, "\n  %02x   %08x %08x %08x",
7504                             p[3] & 0xff, p[2], p[1], p[0]);
7505                         sbuf_printf(sb, "\n  %02x   %02x%06x %02x%06x %02x%06x",
7506                             (p[6] >> 8) & 0xff, p[6] & 0xff, p[5] >> 8,
7507                             p[5] & 0xff, p[4] >> 8, p[4] & 0xff, p[3] >> 8);
7508                         sbuf_printf(sb, "\n  %02x   %04x%04x %04x%04x %04x%04x",
7509                             (p[9] >> 16) & 0xff, p[9] & 0xffff, p[8] >> 16,
7510                             p[8] & 0xffff, p[7] >> 16, p[7] & 0xffff,
7511                             p[6] >> 16);
7512                 } else {
7513                         sbuf_printf(sb, "\n  %02x   %04x%04x %04x%04x %04x%04x "
7514                             "%08x %08x %08x %08x %08x %08x",
7515                             (p[9] >> 16) & 0xff,
7516                             p[9] & 0xffff, p[8] >> 16,
7517                             p[8] & 0xffff, p[7] >> 16,
7518                             p[7] & 0xffff, p[6] >> 16,
7519                             p[2], p[1], p[0], p[5], p[4], p[3]);
7520                 }
7521         }
7522 }
7523
7524 static int
7525 sbuf_cim_la(struct adapter *sc, struct sbuf *sb, int flags)
7526 {
7527         uint32_t cfg, *buf;
7528         int rc;
7529
7530         rc = -t4_cim_read(sc, A_UP_UP_DBG_LA_CFG, 1, &cfg);
7531         if (rc != 0)
7532                 return (rc);
7533
7534         MPASS(flags == M_WAITOK || flags == M_NOWAIT);
7535         buf = malloc(sc->params.cim_la_size * sizeof(uint32_t), M_CXGBE,
7536             M_ZERO | flags);
7537         if (buf == NULL)
7538                 return (ENOMEM);
7539
7540         rc = -t4_cim_read_la(sc, buf, NULL);
7541         if (rc != 0)
7542                 goto done;
7543         if (chip_id(sc) < CHELSIO_T6)
7544                 sbuf_cim_la4(sc, sb, buf, cfg);
7545         else
7546                 sbuf_cim_la6(sc, sb, buf, cfg);
7547
7548 done:
7549         free(buf, M_CXGBE);
7550         return (rc);
7551 }
7552
7553 static int
7554 sysctl_cim_la(SYSCTL_HANDLER_ARGS)
7555 {
7556         struct adapter *sc = arg1;
7557         struct sbuf *sb;
7558         int rc;
7559
7560         rc = sysctl_wire_old_buffer(req, 0);
7561         if (rc != 0)
7562                 return (rc);
7563         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
7564         if (sb == NULL)
7565                 return (ENOMEM);
7566
7567         rc = sbuf_cim_la(sc, sb, M_WAITOK);
7568         if (rc == 0)
7569                 rc = sbuf_finish(sb);
7570         sbuf_delete(sb);
7571         return (rc);
7572 }
7573
7574 bool
7575 t4_os_dump_cimla(struct adapter *sc, int arg, bool verbose)
7576 {
7577         struct sbuf sb;
7578         int rc;
7579
7580         if (sbuf_new(&sb, NULL, 4096, SBUF_AUTOEXTEND) != &sb)
7581                 return (false);
7582         rc = sbuf_cim_la(sc, &sb, M_NOWAIT);
7583         if (rc == 0) {
7584                 rc = sbuf_finish(&sb);
7585                 if (rc == 0) {
7586                         log(LOG_DEBUG, "%s: CIM LA dump follows.\n%s",
7587                                 device_get_nameunit(sc->dev), sbuf_data(&sb));
7588                 }
7589         }
7590         sbuf_delete(&sb);
7591         return (false);
7592 }
7593
7594 static int
7595 sysctl_cim_ma_la(SYSCTL_HANDLER_ARGS)
7596 {
7597         struct adapter *sc = arg1;
7598         u_int i;
7599         struct sbuf *sb;
7600         uint32_t *buf, *p;
7601         int rc;
7602
7603         rc = sysctl_wire_old_buffer(req, 0);
7604         if (rc != 0)
7605                 return (rc);
7606
7607         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
7608         if (sb == NULL)
7609                 return (ENOMEM);
7610
7611         buf = malloc(2 * CIM_MALA_SIZE * 5 * sizeof(uint32_t), M_CXGBE,
7612             M_ZERO | M_WAITOK);
7613
7614         t4_cim_read_ma_la(sc, buf, buf + 5 * CIM_MALA_SIZE);
7615         p = buf;
7616
7617         for (i = 0; i < CIM_MALA_SIZE; i++, p += 5) {
7618                 sbuf_printf(sb, "\n%02x%08x%08x%08x%08x", p[4], p[3], p[2],
7619                     p[1], p[0]);
7620         }
7621
7622         sbuf_printf(sb, "\n\nCnt ID Tag UE       Data       RDY VLD");
7623         for (i = 0; i < CIM_MALA_SIZE; i++, p += 5) {
7624                 sbuf_printf(sb, "\n%3u %2u  %x   %u %08x%08x  %u   %u",
7625                     (p[2] >> 10) & 0xff, (p[2] >> 7) & 7,
7626                     (p[2] >> 3) & 0xf, (p[2] >> 2) & 1,
7627                     (p[1] >> 2) | ((p[2] & 3) << 30),
7628                     (p[0] >> 2) | ((p[1] & 3) << 30), (p[0] >> 1) & 1,
7629                     p[0] & 1);
7630         }
7631
7632         rc = sbuf_finish(sb);
7633         sbuf_delete(sb);
7634         free(buf, M_CXGBE);
7635         return (rc);
7636 }
7637
7638 static int
7639 sysctl_cim_pif_la(SYSCTL_HANDLER_ARGS)
7640 {
7641         struct adapter *sc = arg1;
7642         u_int i;
7643         struct sbuf *sb;
7644         uint32_t *buf, *p;
7645         int rc;
7646
7647         rc = sysctl_wire_old_buffer(req, 0);
7648         if (rc != 0)
7649                 return (rc);
7650
7651         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
7652         if (sb == NULL)
7653                 return (ENOMEM);
7654
7655         buf = malloc(2 * CIM_PIFLA_SIZE * 6 * sizeof(uint32_t), M_CXGBE,
7656             M_ZERO | M_WAITOK);
7657
7658         t4_cim_read_pif_la(sc, buf, buf + 6 * CIM_PIFLA_SIZE, NULL, NULL);
7659         p = buf;
7660
7661         sbuf_printf(sb, "Cntl ID DataBE   Addr                 Data");
7662         for (i = 0; i < CIM_PIFLA_SIZE; i++, p += 6) {
7663                 sbuf_printf(sb, "\n %02x  %02x  %04x  %08x %08x%08x%08x%08x",
7664                     (p[5] >> 22) & 0xff, (p[5] >> 16) & 0x3f, p[5] & 0xffff,
7665                     p[4], p[3], p[2], p[1], p[0]);
7666         }
7667
7668         sbuf_printf(sb, "\n\nCntl ID               Data");
7669         for (i = 0; i < CIM_PIFLA_SIZE; i++, p += 6) {
7670                 sbuf_printf(sb, "\n %02x  %02x %08x%08x%08x%08x",
7671                     (p[4] >> 6) & 0xff, p[4] & 0x3f, p[3], p[2], p[1], p[0]);
7672         }
7673
7674         rc = sbuf_finish(sb);
7675         sbuf_delete(sb);
7676         free(buf, M_CXGBE);
7677         return (rc);
7678 }
7679
7680 static int
7681 sysctl_cim_qcfg(SYSCTL_HANDLER_ARGS)
7682 {
7683         struct adapter *sc = arg1;
7684         struct sbuf *sb;
7685         int rc, i;
7686         uint16_t base[CIM_NUM_IBQ + CIM_NUM_OBQ_T5];
7687         uint16_t size[CIM_NUM_IBQ + CIM_NUM_OBQ_T5];
7688         uint16_t thres[CIM_NUM_IBQ];
7689         uint32_t obq_wr[2 * CIM_NUM_OBQ_T5], *wr = obq_wr;
7690         uint32_t stat[4 * (CIM_NUM_IBQ + CIM_NUM_OBQ_T5)], *p = stat;
7691         u_int cim_num_obq, ibq_rdaddr, obq_rdaddr, nq;
7692
7693         cim_num_obq = sc->chip_params->cim_num_obq;
7694         if (is_t4(sc)) {
7695                 ibq_rdaddr = A_UP_IBQ_0_RDADDR;
7696                 obq_rdaddr = A_UP_OBQ_0_REALADDR;
7697         } else {
7698                 ibq_rdaddr = A_UP_IBQ_0_SHADOW_RDADDR;
7699                 obq_rdaddr = A_UP_OBQ_0_SHADOW_REALADDR;
7700         }
7701         nq = CIM_NUM_IBQ + cim_num_obq;
7702
7703         rc = -t4_cim_read(sc, ibq_rdaddr, 4 * nq, stat);
7704         if (rc == 0)
7705                 rc = -t4_cim_read(sc, obq_rdaddr, 2 * cim_num_obq, obq_wr);
7706         if (rc != 0)
7707                 return (rc);
7708
7709         t4_read_cimq_cfg(sc, base, size, thres);
7710
7711         rc = sysctl_wire_old_buffer(req, 0);
7712         if (rc != 0)
7713                 return (rc);
7714
7715         sb = sbuf_new_for_sysctl(NULL, NULL, PAGE_SIZE, req);
7716         if (sb == NULL)
7717                 return (ENOMEM);
7718
7719         sbuf_printf(sb,
7720             "  Queue  Base  Size Thres  RdPtr WrPtr  SOP  EOP Avail");
7721
7722         for (i = 0; i < CIM_NUM_IBQ; i++, p += 4)
7723                 sbuf_printf(sb, "\n%7s %5x %5u %5u %6x  %4x %4u %4u %5u",
7724                     qname[i], base[i], size[i], thres[i], G_IBQRDADDR(p[0]),
7725                     G_IBQWRADDR(p[1]), G_QUESOPCNT(p[3]), G_QUEEOPCNT(p[3]),
7726                     G_QUEREMFLITS(p[2]) * 16);
7727         for ( ; i < nq; i++, p += 4, wr += 2)
7728                 sbuf_printf(sb, "\n%7s %5x %5u %12x  %4x %4u %4u %5u", qname[i],
7729                     base[i], size[i], G_QUERDADDR(p[0]) & 0x3fff,
7730                     wr[0] - base[i], G_QUESOPCNT(p[3]), G_QUEEOPCNT(p[3]),
7731                     G_QUEREMFLITS(p[2]) * 16);
7732
7733         rc = sbuf_finish(sb);
7734         sbuf_delete(sb);
7735
7736         return (rc);
7737 }
7738
7739 static int
7740 sysctl_cpl_stats(SYSCTL_HANDLER_ARGS)
7741 {
7742         struct adapter *sc = arg1;
7743         struct sbuf *sb;
7744         int rc;
7745         struct tp_cpl_stats stats;
7746
7747         rc = sysctl_wire_old_buffer(req, 0);
7748         if (rc != 0)
7749                 return (rc);
7750
7751         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
7752         if (sb == NULL)
7753                 return (ENOMEM);
7754
7755         mtx_lock(&sc->reg_lock);
7756         t4_tp_get_cpl_stats(sc, &stats, 0);
7757         mtx_unlock(&sc->reg_lock);
7758
7759         if (sc->chip_params->nchan > 2) {
7760                 sbuf_printf(sb, "                 channel 0  channel 1"
7761                     "  channel 2  channel 3");
7762                 sbuf_printf(sb, "\nCPL requests:   %10u %10u %10u %10u",
7763                     stats.req[0], stats.req[1], stats.req[2], stats.req[3]);
7764                 sbuf_printf(sb, "\nCPL responses:   %10u %10u %10u %10u",
7765                     stats.rsp[0], stats.rsp[1], stats.rsp[2], stats.rsp[3]);
7766         } else {
7767                 sbuf_printf(sb, "                 channel 0  channel 1");
7768                 sbuf_printf(sb, "\nCPL requests:   %10u %10u",
7769                     stats.req[0], stats.req[1]);
7770                 sbuf_printf(sb, "\nCPL responses:   %10u %10u",
7771                     stats.rsp[0], stats.rsp[1]);
7772         }
7773
7774         rc = sbuf_finish(sb);
7775         sbuf_delete(sb);
7776
7777         return (rc);
7778 }
7779
7780 static int
7781 sysctl_ddp_stats(SYSCTL_HANDLER_ARGS)
7782 {
7783         struct adapter *sc = arg1;
7784         struct sbuf *sb;
7785         int rc;
7786         struct tp_usm_stats stats;
7787
7788         rc = sysctl_wire_old_buffer(req, 0);
7789         if (rc != 0)
7790                 return(rc);
7791
7792         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
7793         if (sb == NULL)
7794                 return (ENOMEM);
7795
7796         t4_get_usm_stats(sc, &stats, 1);
7797
7798         sbuf_printf(sb, "Frames: %u\n", stats.frames);
7799         sbuf_printf(sb, "Octets: %ju\n", stats.octets);
7800         sbuf_printf(sb, "Drops:  %u", stats.drops);
7801
7802         rc = sbuf_finish(sb);
7803         sbuf_delete(sb);
7804
7805         return (rc);
7806 }
7807
7808 static const char * const devlog_level_strings[] = {
7809         [FW_DEVLOG_LEVEL_EMERG]         = "EMERG",
7810         [FW_DEVLOG_LEVEL_CRIT]          = "CRIT",
7811         [FW_DEVLOG_LEVEL_ERR]           = "ERR",
7812         [FW_DEVLOG_LEVEL_NOTICE]        = "NOTICE",
7813         [FW_DEVLOG_LEVEL_INFO]          = "INFO",
7814         [FW_DEVLOG_LEVEL_DEBUG]         = "DEBUG"
7815 };
7816
7817 static const char * const devlog_facility_strings[] = {
7818         [FW_DEVLOG_FACILITY_CORE]       = "CORE",
7819         [FW_DEVLOG_FACILITY_CF]         = "CF",
7820         [FW_DEVLOG_FACILITY_SCHED]      = "SCHED",
7821         [FW_DEVLOG_FACILITY_TIMER]      = "TIMER",
7822         [FW_DEVLOG_FACILITY_RES]        = "RES",
7823         [FW_DEVLOG_FACILITY_HW]         = "HW",
7824         [FW_DEVLOG_FACILITY_FLR]        = "FLR",
7825         [FW_DEVLOG_FACILITY_DMAQ]       = "DMAQ",
7826         [FW_DEVLOG_FACILITY_PHY]        = "PHY",
7827         [FW_DEVLOG_FACILITY_MAC]        = "MAC",
7828         [FW_DEVLOG_FACILITY_PORT]       = "PORT",
7829         [FW_DEVLOG_FACILITY_VI]         = "VI",
7830         [FW_DEVLOG_FACILITY_FILTER]     = "FILTER",
7831         [FW_DEVLOG_FACILITY_ACL]        = "ACL",
7832         [FW_DEVLOG_FACILITY_TM]         = "TM",
7833         [FW_DEVLOG_FACILITY_QFC]        = "QFC",
7834         [FW_DEVLOG_FACILITY_DCB]        = "DCB",
7835         [FW_DEVLOG_FACILITY_ETH]        = "ETH",
7836         [FW_DEVLOG_FACILITY_OFLD]       = "OFLD",
7837         [FW_DEVLOG_FACILITY_RI]         = "RI",
7838         [FW_DEVLOG_FACILITY_ISCSI]      = "ISCSI",
7839         [FW_DEVLOG_FACILITY_FCOE]       = "FCOE",
7840         [FW_DEVLOG_FACILITY_FOISCSI]    = "FOISCSI",
7841         [FW_DEVLOG_FACILITY_FOFCOE]     = "FOFCOE",
7842         [FW_DEVLOG_FACILITY_CHNET]      = "CHNET",
7843 };
7844
7845 static int
7846 sbuf_devlog(struct adapter *sc, struct sbuf *sb, int flags)
7847 {
7848         int i, j, rc, nentries, first = 0;
7849         struct devlog_params *dparams = &sc->params.devlog;
7850         struct fw_devlog_e *buf, *e;
7851         uint64_t ftstamp = UINT64_MAX;
7852
7853         if (dparams->addr == 0)
7854                 return (ENXIO);
7855
7856         MPASS(flags == M_WAITOK || flags == M_NOWAIT);
7857         buf = malloc(dparams->size, M_CXGBE, M_ZERO | flags);
7858         if (buf == NULL)
7859                 return (ENOMEM);
7860
7861         rc = read_via_memwin(sc, 1, dparams->addr, (void *)buf, dparams->size);
7862         if (rc != 0)
7863                 goto done;
7864
7865         nentries = dparams->size / sizeof(struct fw_devlog_e);
7866         for (i = 0; i < nentries; i++) {
7867                 e = &buf[i];
7868
7869                 if (e->timestamp == 0)
7870                         break;  /* end */
7871
7872                 e->timestamp = be64toh(e->timestamp);
7873                 e->seqno = be32toh(e->seqno);
7874                 for (j = 0; j < 8; j++)
7875                         e->params[j] = be32toh(e->params[j]);
7876
7877                 if (e->timestamp < ftstamp) {
7878                         ftstamp = e->timestamp;
7879                         first = i;
7880                 }
7881         }
7882
7883         if (buf[first].timestamp == 0)
7884                 goto done;      /* nothing in the log */
7885
7886         sbuf_printf(sb, "%10s  %15s  %8s  %8s  %s\n",
7887             "Seq#", "Tstamp", "Level", "Facility", "Message");
7888
7889         i = first;
7890         do {
7891                 e = &buf[i];
7892                 if (e->timestamp == 0)
7893                         break;  /* end */
7894
7895                 sbuf_printf(sb, "%10d  %15ju  %8s  %8s  ",
7896                     e->seqno, e->timestamp,
7897                     (e->level < nitems(devlog_level_strings) ?
7898                         devlog_level_strings[e->level] : "UNKNOWN"),
7899                     (e->facility < nitems(devlog_facility_strings) ?
7900                         devlog_facility_strings[e->facility] : "UNKNOWN"));
7901                 sbuf_printf(sb, e->fmt, e->params[0], e->params[1],
7902                     e->params[2], e->params[3], e->params[4],
7903                     e->params[5], e->params[6], e->params[7]);
7904
7905                 if (++i == nentries)
7906                         i = 0;
7907         } while (i != first);
7908 done:
7909         free(buf, M_CXGBE);
7910         return (rc);
7911 }
7912
7913 static int
7914 sysctl_devlog(SYSCTL_HANDLER_ARGS)
7915 {
7916         struct adapter *sc = arg1;
7917         int rc;
7918         struct sbuf *sb;
7919
7920         rc = sysctl_wire_old_buffer(req, 0);
7921         if (rc != 0)
7922                 return (rc);
7923         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
7924         if (sb == NULL)
7925                 return (ENOMEM);
7926
7927         rc = sbuf_devlog(sc, sb, M_WAITOK);
7928         if (rc == 0)
7929                 rc = sbuf_finish(sb);
7930         sbuf_delete(sb);
7931         return (rc);
7932 }
7933
7934 void
7935 t4_os_dump_devlog(struct adapter *sc)
7936 {
7937         int rc;
7938         struct sbuf sb;
7939
7940         if (sbuf_new(&sb, NULL, 4096, SBUF_AUTOEXTEND) != &sb)
7941                 return;
7942         rc = sbuf_devlog(sc, &sb, M_NOWAIT);
7943         if (rc == 0) {
7944                 rc = sbuf_finish(&sb);
7945                 if (rc == 0) {
7946                         log(LOG_DEBUG, "%s: device log follows.\n%s",
7947                                 device_get_nameunit(sc->dev), sbuf_data(&sb));
7948                 }
7949         }
7950         sbuf_delete(&sb);
7951 }
7952
7953 static int
7954 sysctl_fcoe_stats(SYSCTL_HANDLER_ARGS)
7955 {
7956         struct adapter *sc = arg1;
7957         struct sbuf *sb;
7958         int rc;
7959         struct tp_fcoe_stats stats[MAX_NCHAN];
7960         int i, nchan = sc->chip_params->nchan;
7961
7962         rc = sysctl_wire_old_buffer(req, 0);
7963         if (rc != 0)
7964                 return (rc);
7965
7966         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
7967         if (sb == NULL)
7968                 return (ENOMEM);
7969
7970         for (i = 0; i < nchan; i++)
7971                 t4_get_fcoe_stats(sc, i, &stats[i], 1);
7972
7973         if (nchan > 2) {
7974                 sbuf_printf(sb, "                   channel 0        channel 1"
7975                     "        channel 2        channel 3");
7976                 sbuf_printf(sb, "\noctetsDDP:  %16ju %16ju %16ju %16ju",
7977                     stats[0].octets_ddp, stats[1].octets_ddp,
7978                     stats[2].octets_ddp, stats[3].octets_ddp);
7979                 sbuf_printf(sb, "\nframesDDP:  %16u %16u %16u %16u",
7980                     stats[0].frames_ddp, stats[1].frames_ddp,
7981                     stats[2].frames_ddp, stats[3].frames_ddp);
7982                 sbuf_printf(sb, "\nframesDrop: %16u %16u %16u %16u",
7983                     stats[0].frames_drop, stats[1].frames_drop,
7984                     stats[2].frames_drop, stats[3].frames_drop);
7985         } else {
7986                 sbuf_printf(sb, "                   channel 0        channel 1");
7987                 sbuf_printf(sb, "\noctetsDDP:  %16ju %16ju",
7988                     stats[0].octets_ddp, stats[1].octets_ddp);
7989                 sbuf_printf(sb, "\nframesDDP:  %16u %16u",
7990                     stats[0].frames_ddp, stats[1].frames_ddp);
7991                 sbuf_printf(sb, "\nframesDrop: %16u %16u",
7992                     stats[0].frames_drop, stats[1].frames_drop);
7993         }
7994
7995         rc = sbuf_finish(sb);
7996         sbuf_delete(sb);
7997
7998         return (rc);
7999 }
8000
8001 static int
8002 sysctl_hw_sched(SYSCTL_HANDLER_ARGS)
8003 {
8004         struct adapter *sc = arg1;
8005         struct sbuf *sb;
8006         int rc, i;
8007         unsigned int map, kbps, ipg, mode;
8008         unsigned int pace_tab[NTX_SCHED];
8009
8010         rc = sysctl_wire_old_buffer(req, 0);
8011         if (rc != 0)
8012                 return (rc);
8013
8014         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
8015         if (sb == NULL)
8016                 return (ENOMEM);
8017
8018         map = t4_read_reg(sc, A_TP_TX_MOD_QUEUE_REQ_MAP);
8019         mode = G_TIMERMODE(t4_read_reg(sc, A_TP_MOD_CONFIG));
8020         t4_read_pace_tbl(sc, pace_tab);
8021
8022         sbuf_printf(sb, "Scheduler  Mode   Channel  Rate (Kbps)   "
8023             "Class IPG (0.1 ns)   Flow IPG (us)");
8024
8025         for (i = 0; i < NTX_SCHED; ++i, map >>= 2) {
8026                 t4_get_tx_sched(sc, i, &kbps, &ipg, 1);
8027                 sbuf_printf(sb, "\n    %u      %-5s     %u     ", i,
8028                     (mode & (1 << i)) ? "flow" : "class", map & 3);
8029                 if (kbps)
8030                         sbuf_printf(sb, "%9u     ", kbps);
8031                 else
8032                         sbuf_printf(sb, " disabled     ");
8033
8034                 if (ipg)
8035                         sbuf_printf(sb, "%13u        ", ipg);
8036                 else
8037                         sbuf_printf(sb, "     disabled        ");
8038
8039                 if (pace_tab[i])
8040                         sbuf_printf(sb, "%10u", pace_tab[i]);
8041                 else
8042                         sbuf_printf(sb, "  disabled");
8043         }
8044
8045         rc = sbuf_finish(sb);
8046         sbuf_delete(sb);
8047
8048         return (rc);
8049 }
8050
8051 static int
8052 sysctl_lb_stats(SYSCTL_HANDLER_ARGS)
8053 {
8054         struct adapter *sc = arg1;
8055         struct sbuf *sb;
8056         int rc, i, j;
8057         uint64_t *p0, *p1;
8058         struct lb_port_stats s[2];
8059         static const char *stat_name[] = {
8060                 "OctetsOK:", "FramesOK:", "BcastFrames:", "McastFrames:",
8061                 "UcastFrames:", "ErrorFrames:", "Frames64:", "Frames65To127:",
8062                 "Frames128To255:", "Frames256To511:", "Frames512To1023:",
8063                 "Frames1024To1518:", "Frames1519ToMax:", "FramesDropped:",
8064                 "BG0FramesDropped:", "BG1FramesDropped:", "BG2FramesDropped:",
8065                 "BG3FramesDropped:", "BG0FramesTrunc:", "BG1FramesTrunc:",
8066                 "BG2FramesTrunc:", "BG3FramesTrunc:"
8067         };
8068
8069         rc = sysctl_wire_old_buffer(req, 0);
8070         if (rc != 0)
8071                 return (rc);
8072
8073         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
8074         if (sb == NULL)
8075                 return (ENOMEM);
8076
8077         memset(s, 0, sizeof(s));
8078
8079         for (i = 0; i < sc->chip_params->nchan; i += 2) {
8080                 t4_get_lb_stats(sc, i, &s[0]);
8081                 t4_get_lb_stats(sc, i + 1, &s[1]);
8082
8083                 p0 = &s[0].octets;
8084                 p1 = &s[1].octets;
8085                 sbuf_printf(sb, "%s                       Loopback %u"
8086                     "           Loopback %u", i == 0 ? "" : "\n", i, i + 1);
8087
8088                 for (j = 0; j < nitems(stat_name); j++)
8089                         sbuf_printf(sb, "\n%-17s %20ju %20ju", stat_name[j],
8090                                    *p0++, *p1++);
8091         }
8092
8093         rc = sbuf_finish(sb);
8094         sbuf_delete(sb);
8095
8096         return (rc);
8097 }
8098
8099 static int
8100 sysctl_linkdnrc(SYSCTL_HANDLER_ARGS)
8101 {
8102         int rc = 0;
8103         struct port_info *pi = arg1;
8104         struct link_config *lc = &pi->link_cfg;
8105         struct sbuf *sb;
8106
8107         rc = sysctl_wire_old_buffer(req, 0);
8108         if (rc != 0)
8109                 return(rc);
8110         sb = sbuf_new_for_sysctl(NULL, NULL, 64, req);
8111         if (sb == NULL)
8112                 return (ENOMEM);
8113
8114         if (lc->link_ok || lc->link_down_rc == 255)
8115                 sbuf_printf(sb, "n/a");
8116         else
8117                 sbuf_printf(sb, "%s", t4_link_down_rc_str(lc->link_down_rc));
8118
8119         rc = sbuf_finish(sb);
8120         sbuf_delete(sb);
8121
8122         return (rc);
8123 }
8124
8125 struct mem_desc {
8126         unsigned int base;
8127         unsigned int limit;
8128         unsigned int idx;
8129 };
8130
8131 static int
8132 mem_desc_cmp(const void *a, const void *b)
8133 {
8134         return ((const struct mem_desc *)a)->base -
8135                ((const struct mem_desc *)b)->base;
8136 }
8137
8138 static void
8139 mem_region_show(struct sbuf *sb, const char *name, unsigned int from,
8140     unsigned int to)
8141 {
8142         unsigned int size;
8143
8144         if (from == to)
8145                 return;
8146
8147         size = to - from + 1;
8148         if (size == 0)
8149                 return;
8150
8151         /* XXX: need humanize_number(3) in libkern for a more readable 'size' */
8152         sbuf_printf(sb, "%-15s %#x-%#x [%u]\n", name, from, to, size);
8153 }
8154
8155 static int
8156 sysctl_meminfo(SYSCTL_HANDLER_ARGS)
8157 {
8158         struct adapter *sc = arg1;
8159         struct sbuf *sb;
8160         int rc, i, n;
8161         uint32_t lo, hi, used, alloc;
8162         static const char *memory[] = {"EDC0:", "EDC1:", "MC:", "MC0:", "MC1:"};
8163         static const char *region[] = {
8164                 "DBQ contexts:", "IMSG contexts:", "FLM cache:", "TCBs:",
8165                 "Pstructs:", "Timers:", "Rx FL:", "Tx FL:", "Pstruct FL:",
8166                 "Tx payload:", "Rx payload:", "LE hash:", "iSCSI region:",
8167                 "TDDP region:", "TPT region:", "STAG region:", "RQ region:",
8168                 "RQUDP region:", "PBL region:", "TXPBL region:",
8169                 "DBVFIFO region:", "ULPRX state:", "ULPTX state:",
8170                 "On-chip queues:", "TLS keys:",
8171         };
8172         struct mem_desc avail[4];
8173         struct mem_desc mem[nitems(region) + 3];        /* up to 3 holes */
8174         struct mem_desc *md = mem;
8175
8176         rc = sysctl_wire_old_buffer(req, 0);
8177         if (rc != 0)
8178                 return (rc);
8179
8180         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
8181         if (sb == NULL)
8182                 return (ENOMEM);
8183
8184         for (i = 0; i < nitems(mem); i++) {
8185                 mem[i].limit = 0;
8186                 mem[i].idx = i;
8187         }
8188
8189         /* Find and sort the populated memory ranges */
8190         i = 0;
8191         lo = t4_read_reg(sc, A_MA_TARGET_MEM_ENABLE);
8192         if (lo & F_EDRAM0_ENABLE) {
8193                 hi = t4_read_reg(sc, A_MA_EDRAM0_BAR);
8194                 avail[i].base = G_EDRAM0_BASE(hi) << 20;
8195                 avail[i].limit = avail[i].base + (G_EDRAM0_SIZE(hi) << 20);
8196                 avail[i].idx = 0;
8197                 i++;
8198         }
8199         if (lo & F_EDRAM1_ENABLE) {
8200                 hi = t4_read_reg(sc, A_MA_EDRAM1_BAR);
8201                 avail[i].base = G_EDRAM1_BASE(hi) << 20;
8202                 avail[i].limit = avail[i].base + (G_EDRAM1_SIZE(hi) << 20);
8203                 avail[i].idx = 1;
8204                 i++;
8205         }
8206         if (lo & F_EXT_MEM_ENABLE) {
8207                 hi = t4_read_reg(sc, A_MA_EXT_MEMORY_BAR);
8208                 avail[i].base = G_EXT_MEM_BASE(hi) << 20;
8209                 avail[i].limit = avail[i].base +
8210                     (G_EXT_MEM_SIZE(hi) << 20);
8211                 avail[i].idx = is_t5(sc) ? 3 : 2;       /* Call it MC0 for T5 */
8212                 i++;
8213         }
8214         if (is_t5(sc) && lo & F_EXT_MEM1_ENABLE) {
8215                 hi = t4_read_reg(sc, A_MA_EXT_MEMORY1_BAR);
8216                 avail[i].base = G_EXT_MEM1_BASE(hi) << 20;
8217                 avail[i].limit = avail[i].base +
8218                     (G_EXT_MEM1_SIZE(hi) << 20);
8219                 avail[i].idx = 4;
8220                 i++;
8221         }
8222         if (!i)                                    /* no memory available */
8223                 return 0;
8224         qsort(avail, i, sizeof(struct mem_desc), mem_desc_cmp);
8225
8226         (md++)->base = t4_read_reg(sc, A_SGE_DBQ_CTXT_BADDR);
8227         (md++)->base = t4_read_reg(sc, A_SGE_IMSG_CTXT_BADDR);
8228         (md++)->base = t4_read_reg(sc, A_SGE_FLM_CACHE_BADDR);
8229         (md++)->base = t4_read_reg(sc, A_TP_CMM_TCB_BASE);
8230         (md++)->base = t4_read_reg(sc, A_TP_CMM_MM_BASE);
8231         (md++)->base = t4_read_reg(sc, A_TP_CMM_TIMER_BASE);
8232         (md++)->base = t4_read_reg(sc, A_TP_CMM_MM_RX_FLST_BASE);
8233         (md++)->base = t4_read_reg(sc, A_TP_CMM_MM_TX_FLST_BASE);
8234         (md++)->base = t4_read_reg(sc, A_TP_CMM_MM_PS_FLST_BASE);
8235
8236         /* the next few have explicit upper bounds */
8237         md->base = t4_read_reg(sc, A_TP_PMM_TX_BASE);
8238         md->limit = md->base - 1 +
8239                     t4_read_reg(sc, A_TP_PMM_TX_PAGE_SIZE) *
8240                     G_PMTXMAXPAGE(t4_read_reg(sc, A_TP_PMM_TX_MAX_PAGE));
8241         md++;
8242
8243         md->base = t4_read_reg(sc, A_TP_PMM_RX_BASE);
8244         md->limit = md->base - 1 +
8245                     t4_read_reg(sc, A_TP_PMM_RX_PAGE_SIZE) *
8246                     G_PMRXMAXPAGE(t4_read_reg(sc, A_TP_PMM_RX_MAX_PAGE));
8247         md++;
8248
8249         if (t4_read_reg(sc, A_LE_DB_CONFIG) & F_HASHEN) {
8250                 if (chip_id(sc) <= CHELSIO_T5)
8251                         md->base = t4_read_reg(sc, A_LE_DB_HASH_TID_BASE);
8252                 else
8253                         md->base = t4_read_reg(sc, A_LE_DB_HASH_TBL_BASE_ADDR);
8254                 md->limit = 0;
8255         } else {
8256                 md->base = 0;
8257                 md->idx = nitems(region);  /* hide it */
8258         }
8259         md++;
8260
8261 #define ulp_region(reg) \
8262         md->base = t4_read_reg(sc, A_ULP_ ## reg ## _LLIMIT);\
8263         (md++)->limit = t4_read_reg(sc, A_ULP_ ## reg ## _ULIMIT)
8264
8265         ulp_region(RX_ISCSI);
8266         ulp_region(RX_TDDP);
8267         ulp_region(TX_TPT);
8268         ulp_region(RX_STAG);
8269         ulp_region(RX_RQ);
8270         ulp_region(RX_RQUDP);
8271         ulp_region(RX_PBL);
8272         ulp_region(TX_PBL);
8273 #undef ulp_region
8274
8275         md->base = 0;
8276         md->idx = nitems(region);
8277         if (!is_t4(sc)) {
8278                 uint32_t size = 0;
8279                 uint32_t sge_ctrl = t4_read_reg(sc, A_SGE_CONTROL2);
8280                 uint32_t fifo_size = t4_read_reg(sc, A_SGE_DBVFIFO_SIZE);
8281
8282                 if (is_t5(sc)) {
8283                         if (sge_ctrl & F_VFIFO_ENABLE)
8284                                 size = G_DBVFIFO_SIZE(fifo_size);
8285                 } else
8286                         size = G_T6_DBVFIFO_SIZE(fifo_size);
8287
8288                 if (size) {
8289                         md->base = G_BASEADDR(t4_read_reg(sc,
8290                             A_SGE_DBVFIFO_BADDR));
8291                         md->limit = md->base + (size << 2) - 1;
8292                 }
8293         }
8294         md++;
8295
8296         md->base = t4_read_reg(sc, A_ULP_RX_CTX_BASE);
8297         md->limit = 0;
8298         md++;
8299         md->base = t4_read_reg(sc, A_ULP_TX_ERR_TABLE_BASE);
8300         md->limit = 0;
8301         md++;
8302
8303         md->base = sc->vres.ocq.start;
8304         if (sc->vres.ocq.size)
8305                 md->limit = md->base + sc->vres.ocq.size - 1;
8306         else
8307                 md->idx = nitems(region);  /* hide it */
8308         md++;
8309
8310         md->base = sc->vres.key.start;
8311         if (sc->vres.key.size)
8312                 md->limit = md->base + sc->vres.key.size - 1;
8313         else
8314                 md->idx = nitems(region);  /* hide it */
8315         md++;
8316
8317         /* add any address-space holes, there can be up to 3 */
8318         for (n = 0; n < i - 1; n++)
8319                 if (avail[n].limit < avail[n + 1].base)
8320                         (md++)->base = avail[n].limit;
8321         if (avail[n].limit)
8322                 (md++)->base = avail[n].limit;
8323
8324         n = md - mem;
8325         qsort(mem, n, sizeof(struct mem_desc), mem_desc_cmp);
8326
8327         for (lo = 0; lo < i; lo++)
8328                 mem_region_show(sb, memory[avail[lo].idx], avail[lo].base,
8329                                 avail[lo].limit - 1);
8330
8331         sbuf_printf(sb, "\n");
8332         for (i = 0; i < n; i++) {
8333                 if (mem[i].idx >= nitems(region))
8334                         continue;                        /* skip holes */
8335                 if (!mem[i].limit)
8336                         mem[i].limit = i < n - 1 ? mem[i + 1].base - 1 : ~0;
8337                 mem_region_show(sb, region[mem[i].idx], mem[i].base,
8338                                 mem[i].limit);
8339         }
8340
8341         sbuf_printf(sb, "\n");
8342         lo = t4_read_reg(sc, A_CIM_SDRAM_BASE_ADDR);
8343         hi = t4_read_reg(sc, A_CIM_SDRAM_ADDR_SIZE) + lo - 1;
8344         mem_region_show(sb, "uP RAM:", lo, hi);
8345
8346         lo = t4_read_reg(sc, A_CIM_EXTMEM2_BASE_ADDR);
8347         hi = t4_read_reg(sc, A_CIM_EXTMEM2_ADDR_SIZE) + lo - 1;
8348         mem_region_show(sb, "uP Extmem2:", lo, hi);
8349
8350         lo = t4_read_reg(sc, A_TP_PMM_RX_MAX_PAGE);
8351         sbuf_printf(sb, "\n%u Rx pages of size %uKiB for %u channels\n",
8352                    G_PMRXMAXPAGE(lo),
8353                    t4_read_reg(sc, A_TP_PMM_RX_PAGE_SIZE) >> 10,
8354                    (lo & F_PMRXNUMCHN) ? 2 : 1);
8355
8356         lo = t4_read_reg(sc, A_TP_PMM_TX_MAX_PAGE);
8357         hi = t4_read_reg(sc, A_TP_PMM_TX_PAGE_SIZE);
8358         sbuf_printf(sb, "%u Tx pages of size %u%ciB for %u channels\n",
8359                    G_PMTXMAXPAGE(lo),
8360                    hi >= (1 << 20) ? (hi >> 20) : (hi >> 10),
8361                    hi >= (1 << 20) ? 'M' : 'K', 1 << G_PMTXNUMCHN(lo));
8362         sbuf_printf(sb, "%u p-structs\n",
8363                    t4_read_reg(sc, A_TP_CMM_MM_MAX_PSTRUCT));
8364
8365         for (i = 0; i < 4; i++) {
8366                 if (chip_id(sc) > CHELSIO_T5)
8367                         lo = t4_read_reg(sc, A_MPS_RX_MAC_BG_PG_CNT0 + i * 4);
8368                 else
8369                         lo = t4_read_reg(sc, A_MPS_RX_PG_RSV0 + i * 4);
8370                 if (is_t5(sc)) {
8371                         used = G_T5_USED(lo);
8372                         alloc = G_T5_ALLOC(lo);
8373                 } else {
8374                         used = G_USED(lo);
8375                         alloc = G_ALLOC(lo);
8376                 }
8377                 /* For T6 these are MAC buffer groups */
8378                 sbuf_printf(sb, "\nPort %d using %u pages out of %u allocated",
8379                     i, used, alloc);
8380         }
8381         for (i = 0; i < sc->chip_params->nchan; i++) {
8382                 if (chip_id(sc) > CHELSIO_T5)
8383                         lo = t4_read_reg(sc, A_MPS_RX_LPBK_BG_PG_CNT0 + i * 4);
8384                 else
8385                         lo = t4_read_reg(sc, A_MPS_RX_PG_RSV4 + i * 4);
8386                 if (is_t5(sc)) {
8387                         used = G_T5_USED(lo);
8388                         alloc = G_T5_ALLOC(lo);
8389                 } else {
8390                         used = G_USED(lo);
8391                         alloc = G_ALLOC(lo);
8392                 }
8393                 /* For T6 these are MAC buffer groups */
8394                 sbuf_printf(sb,
8395                     "\nLoopback %d using %u pages out of %u allocated",
8396                     i, used, alloc);
8397         }
8398
8399         rc = sbuf_finish(sb);
8400         sbuf_delete(sb);
8401
8402         return (rc);
8403 }
8404
8405 static inline void
8406 tcamxy2valmask(uint64_t x, uint64_t y, uint8_t *addr, uint64_t *mask)
8407 {
8408         *mask = x | y;
8409         y = htobe64(y);
8410         memcpy(addr, (char *)&y + 2, ETHER_ADDR_LEN);
8411 }
8412
8413 static int
8414 sysctl_mps_tcam(SYSCTL_HANDLER_ARGS)
8415 {
8416         struct adapter *sc = arg1;
8417         struct sbuf *sb;
8418         int rc, i;
8419
8420         MPASS(chip_id(sc) <= CHELSIO_T5);
8421
8422         rc = sysctl_wire_old_buffer(req, 0);
8423         if (rc != 0)
8424                 return (rc);
8425
8426         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
8427         if (sb == NULL)
8428                 return (ENOMEM);
8429
8430         sbuf_printf(sb,
8431             "Idx  Ethernet address     Mask     Vld Ports PF"
8432             "  VF              Replication             P0 P1 P2 P3  ML");
8433         for (i = 0; i < sc->chip_params->mps_tcam_size; i++) {
8434                 uint64_t tcamx, tcamy, mask;
8435                 uint32_t cls_lo, cls_hi;
8436                 uint8_t addr[ETHER_ADDR_LEN];
8437
8438                 tcamy = t4_read_reg64(sc, MPS_CLS_TCAM_Y_L(i));
8439                 tcamx = t4_read_reg64(sc, MPS_CLS_TCAM_X_L(i));
8440                 if (tcamx & tcamy)
8441                         continue;
8442                 tcamxy2valmask(tcamx, tcamy, addr, &mask);
8443                 cls_lo = t4_read_reg(sc, MPS_CLS_SRAM_L(i));
8444                 cls_hi = t4_read_reg(sc, MPS_CLS_SRAM_H(i));
8445                 sbuf_printf(sb, "\n%3u %02x:%02x:%02x:%02x:%02x:%02x %012jx"
8446                            "  %c   %#x%4u%4d", i, addr[0], addr[1], addr[2],
8447                            addr[3], addr[4], addr[5], (uintmax_t)mask,
8448                            (cls_lo & F_SRAM_VLD) ? 'Y' : 'N',
8449                            G_PORTMAP(cls_hi), G_PF(cls_lo),
8450                            (cls_lo & F_VF_VALID) ? G_VF(cls_lo) : -1);
8451
8452                 if (cls_lo & F_REPLICATE) {
8453                         struct fw_ldst_cmd ldst_cmd;
8454
8455                         memset(&ldst_cmd, 0, sizeof(ldst_cmd));
8456                         ldst_cmd.op_to_addrspace =
8457                             htobe32(V_FW_CMD_OP(FW_LDST_CMD) |
8458                                 F_FW_CMD_REQUEST | F_FW_CMD_READ |
8459                                 V_FW_LDST_CMD_ADDRSPACE(FW_LDST_ADDRSPC_MPS));
8460                         ldst_cmd.cycles_to_len16 = htobe32(FW_LEN16(ldst_cmd));
8461                         ldst_cmd.u.mps.rplc.fid_idx =
8462                             htobe16(V_FW_LDST_CMD_FID(FW_LDST_MPS_RPLC) |
8463                                 V_FW_LDST_CMD_IDX(i));
8464
8465                         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK,
8466                             "t4mps");
8467                         if (rc)
8468                                 break;
8469                         rc = -t4_wr_mbox(sc, sc->mbox, &ldst_cmd,
8470                             sizeof(ldst_cmd), &ldst_cmd);
8471                         end_synchronized_op(sc, 0);
8472
8473                         if (rc != 0) {
8474                                 sbuf_printf(sb, "%36d", rc);
8475                                 rc = 0;
8476                         } else {
8477                                 sbuf_printf(sb, " %08x %08x %08x %08x",
8478                                     be32toh(ldst_cmd.u.mps.rplc.rplc127_96),
8479                                     be32toh(ldst_cmd.u.mps.rplc.rplc95_64),
8480                                     be32toh(ldst_cmd.u.mps.rplc.rplc63_32),
8481                                     be32toh(ldst_cmd.u.mps.rplc.rplc31_0));
8482                         }
8483                 } else
8484                         sbuf_printf(sb, "%36s", "");
8485
8486                 sbuf_printf(sb, "%4u%3u%3u%3u %#3x", G_SRAM_PRIO0(cls_lo),
8487                     G_SRAM_PRIO1(cls_lo), G_SRAM_PRIO2(cls_lo),
8488                     G_SRAM_PRIO3(cls_lo), (cls_lo >> S_MULTILISTEN0) & 0xf);
8489         }
8490
8491         if (rc)
8492                 (void) sbuf_finish(sb);
8493         else
8494                 rc = sbuf_finish(sb);
8495         sbuf_delete(sb);
8496
8497         return (rc);
8498 }
8499
8500 static int
8501 sysctl_mps_tcam_t6(SYSCTL_HANDLER_ARGS)
8502 {
8503         struct adapter *sc = arg1;
8504         struct sbuf *sb;
8505         int rc, i;
8506
8507         MPASS(chip_id(sc) > CHELSIO_T5);
8508
8509         rc = sysctl_wire_old_buffer(req, 0);
8510         if (rc != 0)
8511                 return (rc);
8512
8513         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
8514         if (sb == NULL)
8515                 return (ENOMEM);
8516
8517         sbuf_printf(sb, "Idx  Ethernet address     Mask       VNI   Mask"
8518             "   IVLAN Vld DIP_Hit   Lookup  Port Vld Ports PF  VF"
8519             "                           Replication"
8520             "                                    P0 P1 P2 P3  ML\n");
8521
8522         for (i = 0; i < sc->chip_params->mps_tcam_size; i++) {
8523                 uint8_t dip_hit, vlan_vld, lookup_type, port_num;
8524                 uint16_t ivlan;
8525                 uint64_t tcamx, tcamy, val, mask;
8526                 uint32_t cls_lo, cls_hi, ctl, data2, vnix, vniy;
8527                 uint8_t addr[ETHER_ADDR_LEN];
8528
8529                 ctl = V_CTLREQID(1) | V_CTLCMDTYPE(0) | V_CTLXYBITSEL(0);
8530                 if (i < 256)
8531                         ctl |= V_CTLTCAMINDEX(i) | V_CTLTCAMSEL(0);
8532                 else
8533                         ctl |= V_CTLTCAMINDEX(i - 256) | V_CTLTCAMSEL(1);
8534                 t4_write_reg(sc, A_MPS_CLS_TCAM_DATA2_CTL, ctl);
8535                 val = t4_read_reg(sc, A_MPS_CLS_TCAM_RDATA1_REQ_ID1);
8536                 tcamy = G_DMACH(val) << 32;
8537                 tcamy |= t4_read_reg(sc, A_MPS_CLS_TCAM_RDATA0_REQ_ID1);
8538                 data2 = t4_read_reg(sc, A_MPS_CLS_TCAM_RDATA2_REQ_ID1);
8539                 lookup_type = G_DATALKPTYPE(data2);
8540                 port_num = G_DATAPORTNUM(data2);
8541                 if (lookup_type && lookup_type != M_DATALKPTYPE) {
8542                         /* Inner header VNI */
8543                         vniy = ((data2 & F_DATAVIDH2) << 23) |
8544                                        (G_DATAVIDH1(data2) << 16) | G_VIDL(val);
8545                         dip_hit = data2 & F_DATADIPHIT;
8546                         vlan_vld = 0;
8547                 } else {
8548                         vniy = 0;
8549                         dip_hit = 0;
8550                         vlan_vld = data2 & F_DATAVIDH2;
8551                         ivlan = G_VIDL(val);
8552                 }
8553
8554                 ctl |= V_CTLXYBITSEL(1);
8555                 t4_write_reg(sc, A_MPS_CLS_TCAM_DATA2_CTL, ctl);
8556                 val = t4_read_reg(sc, A_MPS_CLS_TCAM_RDATA1_REQ_ID1);
8557                 tcamx = G_DMACH(val) << 32;
8558                 tcamx |= t4_read_reg(sc, A_MPS_CLS_TCAM_RDATA0_REQ_ID1);
8559                 data2 = t4_read_reg(sc, A_MPS_CLS_TCAM_RDATA2_REQ_ID1);
8560                 if (lookup_type && lookup_type != M_DATALKPTYPE) {
8561                         /* Inner header VNI mask */
8562                         vnix = ((data2 & F_DATAVIDH2) << 23) |
8563                                (G_DATAVIDH1(data2) << 16) | G_VIDL(val);
8564                 } else
8565                         vnix = 0;
8566
8567                 if (tcamx & tcamy)
8568                         continue;
8569                 tcamxy2valmask(tcamx, tcamy, addr, &mask);
8570
8571                 cls_lo = t4_read_reg(sc, MPS_CLS_SRAM_L(i));
8572                 cls_hi = t4_read_reg(sc, MPS_CLS_SRAM_H(i));
8573
8574                 if (lookup_type && lookup_type != M_DATALKPTYPE) {
8575                         sbuf_printf(sb, "\n%3u %02x:%02x:%02x:%02x:%02x:%02x "
8576                             "%012jx %06x %06x    -    -   %3c"
8577                             "      'I'  %4x   %3c   %#x%4u%4d", i, addr[0],
8578                             addr[1], addr[2], addr[3], addr[4], addr[5],
8579                             (uintmax_t)mask, vniy, vnix, dip_hit ? 'Y' : 'N',
8580                             port_num, cls_lo & F_T6_SRAM_VLD ? 'Y' : 'N',
8581                             G_PORTMAP(cls_hi), G_T6_PF(cls_lo),
8582                             cls_lo & F_T6_VF_VALID ? G_T6_VF(cls_lo) : -1);
8583                 } else {
8584                         sbuf_printf(sb, "\n%3u %02x:%02x:%02x:%02x:%02x:%02x "
8585                             "%012jx    -       -   ", i, addr[0], addr[1],
8586                             addr[2], addr[3], addr[4], addr[5],
8587                             (uintmax_t)mask);
8588
8589                         if (vlan_vld)
8590                                 sbuf_printf(sb, "%4u   Y     ", ivlan);
8591                         else
8592                                 sbuf_printf(sb, "  -    N     ");
8593
8594                         sbuf_printf(sb, "-      %3c  %4x   %3c   %#x%4u%4d",
8595                             lookup_type ? 'I' : 'O', port_num,
8596                             cls_lo & F_T6_SRAM_VLD ? 'Y' : 'N',
8597                             G_PORTMAP(cls_hi), G_T6_PF(cls_lo),
8598                             cls_lo & F_T6_VF_VALID ? G_T6_VF(cls_lo) : -1);
8599                 }
8600
8601
8602                 if (cls_lo & F_T6_REPLICATE) {
8603                         struct fw_ldst_cmd ldst_cmd;
8604
8605                         memset(&ldst_cmd, 0, sizeof(ldst_cmd));
8606                         ldst_cmd.op_to_addrspace =
8607                             htobe32(V_FW_CMD_OP(FW_LDST_CMD) |
8608                                 F_FW_CMD_REQUEST | F_FW_CMD_READ |
8609                                 V_FW_LDST_CMD_ADDRSPACE(FW_LDST_ADDRSPC_MPS));
8610                         ldst_cmd.cycles_to_len16 = htobe32(FW_LEN16(ldst_cmd));
8611                         ldst_cmd.u.mps.rplc.fid_idx =
8612                             htobe16(V_FW_LDST_CMD_FID(FW_LDST_MPS_RPLC) |
8613                                 V_FW_LDST_CMD_IDX(i));
8614
8615                         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK,
8616                             "t6mps");
8617                         if (rc)
8618                                 break;
8619                         rc = -t4_wr_mbox(sc, sc->mbox, &ldst_cmd,
8620                             sizeof(ldst_cmd), &ldst_cmd);
8621                         end_synchronized_op(sc, 0);
8622
8623                         if (rc != 0) {
8624                                 sbuf_printf(sb, "%72d", rc);
8625                                 rc = 0;
8626                         } else {
8627                                 sbuf_printf(sb, " %08x %08x %08x %08x"
8628                                     " %08x %08x %08x %08x",
8629                                     be32toh(ldst_cmd.u.mps.rplc.rplc255_224),
8630                                     be32toh(ldst_cmd.u.mps.rplc.rplc223_192),
8631                                     be32toh(ldst_cmd.u.mps.rplc.rplc191_160),
8632                                     be32toh(ldst_cmd.u.mps.rplc.rplc159_128),
8633                                     be32toh(ldst_cmd.u.mps.rplc.rplc127_96),
8634                                     be32toh(ldst_cmd.u.mps.rplc.rplc95_64),
8635                                     be32toh(ldst_cmd.u.mps.rplc.rplc63_32),
8636                                     be32toh(ldst_cmd.u.mps.rplc.rplc31_0));
8637                         }
8638                 } else
8639                         sbuf_printf(sb, "%72s", "");
8640
8641                 sbuf_printf(sb, "%4u%3u%3u%3u %#x",
8642                     G_T6_SRAM_PRIO0(cls_lo), G_T6_SRAM_PRIO1(cls_lo),
8643                     G_T6_SRAM_PRIO2(cls_lo), G_T6_SRAM_PRIO3(cls_lo),
8644                     (cls_lo >> S_T6_MULTILISTEN0) & 0xf);
8645         }
8646
8647         if (rc)
8648                 (void) sbuf_finish(sb);
8649         else
8650                 rc = sbuf_finish(sb);
8651         sbuf_delete(sb);
8652
8653         return (rc);
8654 }
8655
8656 static int
8657 sysctl_path_mtus(SYSCTL_HANDLER_ARGS)
8658 {
8659         struct adapter *sc = arg1;
8660         struct sbuf *sb;
8661         int rc;
8662         uint16_t mtus[NMTUS];
8663
8664         rc = sysctl_wire_old_buffer(req, 0);
8665         if (rc != 0)
8666                 return (rc);
8667
8668         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
8669         if (sb == NULL)
8670                 return (ENOMEM);
8671
8672         t4_read_mtu_tbl(sc, mtus, NULL);
8673
8674         sbuf_printf(sb, "%u %u %u %u %u %u %u %u %u %u %u %u %u %u %u %u",
8675             mtus[0], mtus[1], mtus[2], mtus[3], mtus[4], mtus[5], mtus[6],
8676             mtus[7], mtus[8], mtus[9], mtus[10], mtus[11], mtus[12], mtus[13],
8677             mtus[14], mtus[15]);
8678
8679         rc = sbuf_finish(sb);
8680         sbuf_delete(sb);
8681
8682         return (rc);
8683 }
8684
8685 static int
8686 sysctl_pm_stats(SYSCTL_HANDLER_ARGS)
8687 {
8688         struct adapter *sc = arg1;
8689         struct sbuf *sb;
8690         int rc, i;
8691         uint32_t tx_cnt[MAX_PM_NSTATS], rx_cnt[MAX_PM_NSTATS];
8692         uint64_t tx_cyc[MAX_PM_NSTATS], rx_cyc[MAX_PM_NSTATS];
8693         static const char *tx_stats[MAX_PM_NSTATS] = {
8694                 "Read:", "Write bypass:", "Write mem:", "Bypass + mem:",
8695                 "Tx FIFO wait", NULL, "Tx latency"
8696         };
8697         static const char *rx_stats[MAX_PM_NSTATS] = {
8698                 "Read:", "Write bypass:", "Write mem:", "Flush:",
8699                 "Rx FIFO wait", NULL, "Rx latency"
8700         };
8701
8702         rc = sysctl_wire_old_buffer(req, 0);
8703         if (rc != 0)
8704                 return (rc);
8705
8706         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
8707         if (sb == NULL)
8708                 return (ENOMEM);
8709
8710         t4_pmtx_get_stats(sc, tx_cnt, tx_cyc);
8711         t4_pmrx_get_stats(sc, rx_cnt, rx_cyc);
8712
8713         sbuf_printf(sb, "                Tx pcmds             Tx bytes");
8714         for (i = 0; i < 4; i++) {
8715                 sbuf_printf(sb, "\n%-13s %10u %20ju", tx_stats[i], tx_cnt[i],
8716                     tx_cyc[i]);
8717         }
8718
8719         sbuf_printf(sb, "\n                Rx pcmds             Rx bytes");
8720         for (i = 0; i < 4; i++) {
8721                 sbuf_printf(sb, "\n%-13s %10u %20ju", rx_stats[i], rx_cnt[i],
8722                     rx_cyc[i]);
8723         }
8724
8725         if (chip_id(sc) > CHELSIO_T5) {
8726                 sbuf_printf(sb,
8727                     "\n              Total wait      Total occupancy");
8728                 sbuf_printf(sb, "\n%-13s %10u %20ju", tx_stats[i], tx_cnt[i],
8729                     tx_cyc[i]);
8730                 sbuf_printf(sb, "\n%-13s %10u %20ju", rx_stats[i], rx_cnt[i],
8731                     rx_cyc[i]);
8732
8733                 i += 2;
8734                 MPASS(i < nitems(tx_stats));
8735
8736                 sbuf_printf(sb,
8737                     "\n                   Reads           Total wait");
8738                 sbuf_printf(sb, "\n%-13s %10u %20ju", tx_stats[i], tx_cnt[i],
8739                     tx_cyc[i]);
8740                 sbuf_printf(sb, "\n%-13s %10u %20ju", rx_stats[i], rx_cnt[i],
8741                     rx_cyc[i]);
8742         }
8743
8744         rc = sbuf_finish(sb);
8745         sbuf_delete(sb);
8746
8747         return (rc);
8748 }
8749
8750 static int
8751 sysctl_rdma_stats(SYSCTL_HANDLER_ARGS)
8752 {
8753         struct adapter *sc = arg1;
8754         struct sbuf *sb;
8755         int rc;
8756         struct tp_rdma_stats stats;
8757
8758         rc = sysctl_wire_old_buffer(req, 0);
8759         if (rc != 0)
8760                 return (rc);
8761
8762         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
8763         if (sb == NULL)
8764                 return (ENOMEM);
8765
8766         mtx_lock(&sc->reg_lock);
8767         t4_tp_get_rdma_stats(sc, &stats, 0);
8768         mtx_unlock(&sc->reg_lock);
8769
8770         sbuf_printf(sb, "NoRQEModDefferals: %u\n", stats.rqe_dfr_mod);
8771         sbuf_printf(sb, "NoRQEPktDefferals: %u", stats.rqe_dfr_pkt);
8772
8773         rc = sbuf_finish(sb);
8774         sbuf_delete(sb);
8775
8776         return (rc);
8777 }
8778
8779 static int
8780 sysctl_tcp_stats(SYSCTL_HANDLER_ARGS)
8781 {
8782         struct adapter *sc = arg1;
8783         struct sbuf *sb;
8784         int rc;
8785         struct tp_tcp_stats v4, v6;
8786
8787         rc = sysctl_wire_old_buffer(req, 0);
8788         if (rc != 0)
8789                 return (rc);
8790
8791         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
8792         if (sb == NULL)
8793                 return (ENOMEM);
8794
8795         mtx_lock(&sc->reg_lock);
8796         t4_tp_get_tcp_stats(sc, &v4, &v6, 0);
8797         mtx_unlock(&sc->reg_lock);
8798
8799         sbuf_printf(sb,
8800             "                                IP                 IPv6\n");
8801         sbuf_printf(sb, "OutRsts:      %20u %20u\n",
8802             v4.tcp_out_rsts, v6.tcp_out_rsts);
8803         sbuf_printf(sb, "InSegs:       %20ju %20ju\n",
8804             v4.tcp_in_segs, v6.tcp_in_segs);
8805         sbuf_printf(sb, "OutSegs:      %20ju %20ju\n",
8806             v4.tcp_out_segs, v6.tcp_out_segs);
8807         sbuf_printf(sb, "RetransSegs:  %20ju %20ju",
8808             v4.tcp_retrans_segs, v6.tcp_retrans_segs);
8809
8810         rc = sbuf_finish(sb);
8811         sbuf_delete(sb);
8812
8813         return (rc);
8814 }
8815
8816 static int
8817 sysctl_tids(SYSCTL_HANDLER_ARGS)
8818 {
8819         struct adapter *sc = arg1;
8820         struct sbuf *sb;
8821         int rc;
8822         struct tid_info *t = &sc->tids;
8823
8824         rc = sysctl_wire_old_buffer(req, 0);
8825         if (rc != 0)
8826                 return (rc);
8827
8828         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
8829         if (sb == NULL)
8830                 return (ENOMEM);
8831
8832         if (t->natids) {
8833                 sbuf_printf(sb, "ATID range: 0-%u, in use: %u\n", t->natids - 1,
8834                     t->atids_in_use);
8835         }
8836
8837         if (t->nhpftids) {
8838                 sbuf_printf(sb, "HPFTID range: %u-%u, in use: %u\n",
8839                     t->hpftid_base, t->hpftid_end, t->hpftids_in_use);
8840         }
8841
8842         if (t->ntids) {
8843                 sbuf_printf(sb, "TID range: ");
8844                 if (t4_read_reg(sc, A_LE_DB_CONFIG) & F_HASHEN) {
8845                         uint32_t b, hb;
8846
8847                         if (chip_id(sc) <= CHELSIO_T5) {
8848                                 b = t4_read_reg(sc, A_LE_DB_SERVER_INDEX) / 4;
8849                                 hb = t4_read_reg(sc, A_LE_DB_TID_HASHBASE) / 4;
8850                         } else {
8851                                 b = t4_read_reg(sc, A_LE_DB_SRVR_START_INDEX);
8852                                 hb = t4_read_reg(sc, A_T6_LE_DB_HASH_TID_BASE);
8853                         }
8854
8855                         if (b)
8856                                 sbuf_printf(sb, "%u-%u, ", t->tid_base, b - 1);
8857                         sbuf_printf(sb, "%u-%u", hb, t->ntids - 1);
8858                 } else
8859                         sbuf_printf(sb, "%u-%u", t->tid_base, t->ntids - 1);
8860                 sbuf_printf(sb, ", in use: %u\n",
8861                     atomic_load_acq_int(&t->tids_in_use));
8862         }
8863
8864         if (t->nstids) {
8865                 sbuf_printf(sb, "STID range: %u-%u, in use: %u\n", t->stid_base,
8866                     t->stid_base + t->nstids - 1, t->stids_in_use);
8867         }
8868
8869         if (t->nftids) {
8870                 sbuf_printf(sb, "FTID range: %u-%u, in use: %u\n", t->ftid_base,
8871                     t->ftid_end, t->ftids_in_use);
8872         }
8873
8874         if (t->netids) {
8875                 sbuf_printf(sb, "ETID range: %u-%u, in use: %u\n", t->etid_base,
8876                     t->etid_base + t->netids - 1, t->etids_in_use);
8877         }
8878
8879         sbuf_printf(sb, "HW TID usage: %u IP users, %u IPv6 users",
8880             t4_read_reg(sc, A_LE_DB_ACT_CNT_IPV4),
8881             t4_read_reg(sc, A_LE_DB_ACT_CNT_IPV6));
8882
8883         rc = sbuf_finish(sb);
8884         sbuf_delete(sb);
8885
8886         return (rc);
8887 }
8888
8889 static int
8890 sysctl_tp_err_stats(SYSCTL_HANDLER_ARGS)
8891 {
8892         struct adapter *sc = arg1;
8893         struct sbuf *sb;
8894         int rc;
8895         struct tp_err_stats stats;
8896
8897         rc = sysctl_wire_old_buffer(req, 0);
8898         if (rc != 0)
8899                 return (rc);
8900
8901         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
8902         if (sb == NULL)
8903                 return (ENOMEM);
8904
8905         mtx_lock(&sc->reg_lock);
8906         t4_tp_get_err_stats(sc, &stats, 0);
8907         mtx_unlock(&sc->reg_lock);
8908
8909         if (sc->chip_params->nchan > 2) {
8910                 sbuf_printf(sb, "                 channel 0  channel 1"
8911                     "  channel 2  channel 3\n");
8912                 sbuf_printf(sb, "macInErrs:      %10u %10u %10u %10u\n",
8913                     stats.mac_in_errs[0], stats.mac_in_errs[1],
8914                     stats.mac_in_errs[2], stats.mac_in_errs[3]);
8915                 sbuf_printf(sb, "hdrInErrs:      %10u %10u %10u %10u\n",
8916                     stats.hdr_in_errs[0], stats.hdr_in_errs[1],
8917                     stats.hdr_in_errs[2], stats.hdr_in_errs[3]);
8918                 sbuf_printf(sb, "tcpInErrs:      %10u %10u %10u %10u\n",
8919                     stats.tcp_in_errs[0], stats.tcp_in_errs[1],
8920                     stats.tcp_in_errs[2], stats.tcp_in_errs[3]);
8921                 sbuf_printf(sb, "tcp6InErrs:     %10u %10u %10u %10u\n",
8922                     stats.tcp6_in_errs[0], stats.tcp6_in_errs[1],
8923                     stats.tcp6_in_errs[2], stats.tcp6_in_errs[3]);
8924                 sbuf_printf(sb, "tnlCongDrops:   %10u %10u %10u %10u\n",
8925                     stats.tnl_cong_drops[0], stats.tnl_cong_drops[1],
8926                     stats.tnl_cong_drops[2], stats.tnl_cong_drops[3]);
8927                 sbuf_printf(sb, "tnlTxDrops:     %10u %10u %10u %10u\n",
8928                     stats.tnl_tx_drops[0], stats.tnl_tx_drops[1],
8929                     stats.tnl_tx_drops[2], stats.tnl_tx_drops[3]);
8930                 sbuf_printf(sb, "ofldVlanDrops:  %10u %10u %10u %10u\n",
8931                     stats.ofld_vlan_drops[0], stats.ofld_vlan_drops[1],
8932                     stats.ofld_vlan_drops[2], stats.ofld_vlan_drops[3]);
8933                 sbuf_printf(sb, "ofldChanDrops:  %10u %10u %10u %10u\n\n",
8934                     stats.ofld_chan_drops[0], stats.ofld_chan_drops[1],
8935                     stats.ofld_chan_drops[2], stats.ofld_chan_drops[3]);
8936         } else {
8937                 sbuf_printf(sb, "                 channel 0  channel 1\n");
8938                 sbuf_printf(sb, "macInErrs:      %10u %10u\n",
8939                     stats.mac_in_errs[0], stats.mac_in_errs[1]);
8940                 sbuf_printf(sb, "hdrInErrs:      %10u %10u\n",
8941                     stats.hdr_in_errs[0], stats.hdr_in_errs[1]);
8942                 sbuf_printf(sb, "tcpInErrs:      %10u %10u\n",
8943                     stats.tcp_in_errs[0], stats.tcp_in_errs[1]);
8944                 sbuf_printf(sb, "tcp6InErrs:     %10u %10u\n",
8945                     stats.tcp6_in_errs[0], stats.tcp6_in_errs[1]);
8946                 sbuf_printf(sb, "tnlCongDrops:   %10u %10u\n",
8947                     stats.tnl_cong_drops[0], stats.tnl_cong_drops[1]);
8948                 sbuf_printf(sb, "tnlTxDrops:     %10u %10u\n",
8949                     stats.tnl_tx_drops[0], stats.tnl_tx_drops[1]);
8950                 sbuf_printf(sb, "ofldVlanDrops:  %10u %10u\n",
8951                     stats.ofld_vlan_drops[0], stats.ofld_vlan_drops[1]);
8952                 sbuf_printf(sb, "ofldChanDrops:  %10u %10u\n\n",
8953                     stats.ofld_chan_drops[0], stats.ofld_chan_drops[1]);
8954         }
8955
8956         sbuf_printf(sb, "ofldNoNeigh:    %u\nofldCongDefer:  %u",
8957             stats.ofld_no_neigh, stats.ofld_cong_defer);
8958
8959         rc = sbuf_finish(sb);
8960         sbuf_delete(sb);
8961
8962         return (rc);
8963 }
8964
8965 static int
8966 sysctl_tp_la_mask(SYSCTL_HANDLER_ARGS)
8967 {
8968         struct adapter *sc = arg1;
8969         struct tp_params *tpp = &sc->params.tp;
8970         u_int mask;
8971         int rc;
8972
8973         mask = tpp->la_mask >> 16;
8974         rc = sysctl_handle_int(oidp, &mask, 0, req);
8975         if (rc != 0 || req->newptr == NULL)
8976                 return (rc);
8977         if (mask > 0xffff)
8978                 return (EINVAL);
8979         tpp->la_mask = mask << 16;
8980         t4_set_reg_field(sc, A_TP_DBG_LA_CONFIG, 0xffff0000U, tpp->la_mask);
8981
8982         return (0);
8983 }
8984
8985 struct field_desc {
8986         const char *name;
8987         u_int start;
8988         u_int width;
8989 };
8990
8991 static void
8992 field_desc_show(struct sbuf *sb, uint64_t v, const struct field_desc *f)
8993 {
8994         char buf[32];
8995         int line_size = 0;
8996
8997         while (f->name) {
8998                 uint64_t mask = (1ULL << f->width) - 1;
8999                 int len = snprintf(buf, sizeof(buf), "%s: %ju", f->name,
9000                     ((uintmax_t)v >> f->start) & mask);
9001
9002                 if (line_size + len >= 79) {
9003                         line_size = 8;
9004                         sbuf_printf(sb, "\n        ");
9005                 }
9006                 sbuf_printf(sb, "%s ", buf);
9007                 line_size += len + 1;
9008                 f++;
9009         }
9010         sbuf_printf(sb, "\n");
9011 }
9012
9013 static const struct field_desc tp_la0[] = {
9014         { "RcfOpCodeOut", 60, 4 },
9015         { "State", 56, 4 },
9016         { "WcfState", 52, 4 },
9017         { "RcfOpcSrcOut", 50, 2 },
9018         { "CRxError", 49, 1 },
9019         { "ERxError", 48, 1 },
9020         { "SanityFailed", 47, 1 },
9021         { "SpuriousMsg", 46, 1 },
9022         { "FlushInputMsg", 45, 1 },
9023         { "FlushInputCpl", 44, 1 },
9024         { "RssUpBit", 43, 1 },
9025         { "RssFilterHit", 42, 1 },
9026         { "Tid", 32, 10 },
9027         { "InitTcb", 31, 1 },
9028         { "LineNumber", 24, 7 },
9029         { "Emsg", 23, 1 },
9030         { "EdataOut", 22, 1 },
9031         { "Cmsg", 21, 1 },
9032         { "CdataOut", 20, 1 },
9033         { "EreadPdu", 19, 1 },
9034         { "CreadPdu", 18, 1 },
9035         { "TunnelPkt", 17, 1 },
9036         { "RcfPeerFin", 16, 1 },
9037         { "RcfReasonOut", 12, 4 },
9038         { "TxCchannel", 10, 2 },
9039         { "RcfTxChannel", 8, 2 },
9040         { "RxEchannel", 6, 2 },
9041         { "RcfRxChannel", 5, 1 },
9042         { "RcfDataOutSrdy", 4, 1 },
9043         { "RxDvld", 3, 1 },
9044         { "RxOoDvld", 2, 1 },
9045         { "RxCongestion", 1, 1 },
9046         { "TxCongestion", 0, 1 },
9047         { NULL }
9048 };
9049
9050 static const struct field_desc tp_la1[] = {
9051         { "CplCmdIn", 56, 8 },
9052         { "CplCmdOut", 48, 8 },
9053         { "ESynOut", 47, 1 },
9054         { "EAckOut", 46, 1 },
9055         { "EFinOut", 45, 1 },
9056         { "ERstOut", 44, 1 },
9057         { "SynIn", 43, 1 },
9058         { "AckIn", 42, 1 },
9059         { "FinIn", 41, 1 },
9060         { "RstIn", 40, 1 },
9061         { "DataIn", 39, 1 },
9062         { "DataInVld", 38, 1 },
9063         { "PadIn", 37, 1 },
9064         { "RxBufEmpty", 36, 1 },
9065         { "RxDdp", 35, 1 },
9066         { "RxFbCongestion", 34, 1 },
9067         { "TxFbCongestion", 33, 1 },
9068         { "TxPktSumSrdy", 32, 1 },
9069         { "RcfUlpType", 28, 4 },
9070         { "Eread", 27, 1 },
9071         { "Ebypass", 26, 1 },
9072         { "Esave", 25, 1 },
9073         { "Static0", 24, 1 },
9074         { "Cread", 23, 1 },
9075         { "Cbypass", 22, 1 },
9076         { "Csave", 21, 1 },
9077         { "CPktOut", 20, 1 },
9078         { "RxPagePoolFull", 18, 2 },
9079         { "RxLpbkPkt", 17, 1 },
9080         { "TxLpbkPkt", 16, 1 },
9081         { "RxVfValid", 15, 1 },
9082         { "SynLearned", 14, 1 },
9083         { "SetDelEntry", 13, 1 },
9084         { "SetInvEntry", 12, 1 },
9085         { "CpcmdDvld", 11, 1 },
9086         { "CpcmdSave", 10, 1 },
9087         { "RxPstructsFull", 8, 2 },
9088         { "EpcmdDvld", 7, 1 },
9089         { "EpcmdFlush", 6, 1 },
9090         { "EpcmdTrimPrefix", 5, 1 },
9091         { "EpcmdTrimPostfix", 4, 1 },
9092         { "ERssIp4Pkt", 3, 1 },
9093         { "ERssIp6Pkt", 2, 1 },
9094         { "ERssTcpUdpPkt", 1, 1 },
9095         { "ERssFceFipPkt", 0, 1 },
9096         { NULL }
9097 };
9098
9099 static const struct field_desc tp_la2[] = {
9100         { "CplCmdIn", 56, 8 },
9101         { "MpsVfVld", 55, 1 },
9102         { "MpsPf", 52, 3 },
9103         { "MpsVf", 44, 8 },
9104         { "SynIn", 43, 1 },
9105         { "AckIn", 42, 1 },
9106         { "FinIn", 41, 1 },
9107         { "RstIn", 40, 1 },
9108         { "DataIn", 39, 1 },
9109         { "DataInVld", 38, 1 },
9110         { "PadIn", 37, 1 },
9111         { "RxBufEmpty", 36, 1 },
9112         { "RxDdp", 35, 1 },
9113         { "RxFbCongestion", 34, 1 },
9114         { "TxFbCongestion", 33, 1 },
9115         { "TxPktSumSrdy", 32, 1 },
9116         { "RcfUlpType", 28, 4 },
9117         { "Eread", 27, 1 },
9118         { "Ebypass", 26, 1 },
9119         { "Esave", 25, 1 },
9120         { "Static0", 24, 1 },
9121         { "Cread", 23, 1 },
9122         { "Cbypass", 22, 1 },
9123         { "Csave", 21, 1 },
9124         { "CPktOut", 20, 1 },
9125         { "RxPagePoolFull", 18, 2 },
9126         { "RxLpbkPkt", 17, 1 },
9127         { "TxLpbkPkt", 16, 1 },
9128         { "RxVfValid", 15, 1 },
9129         { "SynLearned", 14, 1 },
9130         { "SetDelEntry", 13, 1 },
9131         { "SetInvEntry", 12, 1 },
9132         { "CpcmdDvld", 11, 1 },
9133         { "CpcmdSave", 10, 1 },
9134         { "RxPstructsFull", 8, 2 },
9135         { "EpcmdDvld", 7, 1 },
9136         { "EpcmdFlush", 6, 1 },
9137         { "EpcmdTrimPrefix", 5, 1 },
9138         { "EpcmdTrimPostfix", 4, 1 },
9139         { "ERssIp4Pkt", 3, 1 },
9140         { "ERssIp6Pkt", 2, 1 },
9141         { "ERssTcpUdpPkt", 1, 1 },
9142         { "ERssFceFipPkt", 0, 1 },
9143         { NULL }
9144 };
9145
9146 static void
9147 tp_la_show(struct sbuf *sb, uint64_t *p, int idx)
9148 {
9149
9150         field_desc_show(sb, *p, tp_la0);
9151 }
9152
9153 static void
9154 tp_la_show2(struct sbuf *sb, uint64_t *p, int idx)
9155 {
9156
9157         if (idx)
9158                 sbuf_printf(sb, "\n");
9159         field_desc_show(sb, p[0], tp_la0);
9160         if (idx < (TPLA_SIZE / 2 - 1) || p[1] != ~0ULL)
9161                 field_desc_show(sb, p[1], tp_la0);
9162 }
9163
9164 static void
9165 tp_la_show3(struct sbuf *sb, uint64_t *p, int idx)
9166 {
9167
9168         if (idx)
9169                 sbuf_printf(sb, "\n");
9170         field_desc_show(sb, p[0], tp_la0);
9171         if (idx < (TPLA_SIZE / 2 - 1) || p[1] != ~0ULL)
9172                 field_desc_show(sb, p[1], (p[0] & (1 << 17)) ? tp_la2 : tp_la1);
9173 }
9174
9175 static int
9176 sysctl_tp_la(SYSCTL_HANDLER_ARGS)
9177 {
9178         struct adapter *sc = arg1;
9179         struct sbuf *sb;
9180         uint64_t *buf, *p;
9181         int rc;
9182         u_int i, inc;
9183         void (*show_func)(struct sbuf *, uint64_t *, int);
9184
9185         rc = sysctl_wire_old_buffer(req, 0);
9186         if (rc != 0)
9187                 return (rc);
9188
9189         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
9190         if (sb == NULL)
9191                 return (ENOMEM);
9192
9193         buf = malloc(TPLA_SIZE * sizeof(uint64_t), M_CXGBE, M_ZERO | M_WAITOK);
9194
9195         t4_tp_read_la(sc, buf, NULL);
9196         p = buf;
9197
9198         switch (G_DBGLAMODE(t4_read_reg(sc, A_TP_DBG_LA_CONFIG))) {
9199         case 2:
9200                 inc = 2;
9201                 show_func = tp_la_show2;
9202                 break;
9203         case 3:
9204                 inc = 2;
9205                 show_func = tp_la_show3;
9206                 break;
9207         default:
9208                 inc = 1;
9209                 show_func = tp_la_show;
9210         }
9211
9212         for (i = 0; i < TPLA_SIZE / inc; i++, p += inc)
9213                 (*show_func)(sb, p, i);
9214
9215         rc = sbuf_finish(sb);
9216         sbuf_delete(sb);
9217         free(buf, M_CXGBE);
9218         return (rc);
9219 }
9220
9221 static int
9222 sysctl_tx_rate(SYSCTL_HANDLER_ARGS)
9223 {
9224         struct adapter *sc = arg1;
9225         struct sbuf *sb;
9226         int rc;
9227         u64 nrate[MAX_NCHAN], orate[MAX_NCHAN];
9228
9229         rc = sysctl_wire_old_buffer(req, 0);
9230         if (rc != 0)
9231                 return (rc);
9232
9233         sb = sbuf_new_for_sysctl(NULL, NULL, 256, req);
9234         if (sb == NULL)
9235                 return (ENOMEM);
9236
9237         t4_get_chan_txrate(sc, nrate, orate);
9238
9239         if (sc->chip_params->nchan > 2) {
9240                 sbuf_printf(sb, "              channel 0   channel 1"
9241                     "   channel 2   channel 3\n");
9242                 sbuf_printf(sb, "NIC B/s:     %10ju  %10ju  %10ju  %10ju\n",
9243                     nrate[0], nrate[1], nrate[2], nrate[3]);
9244                 sbuf_printf(sb, "Offload B/s: %10ju  %10ju  %10ju  %10ju",
9245                     orate[0], orate[1], orate[2], orate[3]);
9246         } else {
9247                 sbuf_printf(sb, "              channel 0   channel 1\n");
9248                 sbuf_printf(sb, "NIC B/s:     %10ju  %10ju\n",
9249                     nrate[0], nrate[1]);
9250                 sbuf_printf(sb, "Offload B/s: %10ju  %10ju",
9251                     orate[0], orate[1]);
9252         }
9253
9254         rc = sbuf_finish(sb);
9255         sbuf_delete(sb);
9256
9257         return (rc);
9258 }
9259
9260 static int
9261 sysctl_ulprx_la(SYSCTL_HANDLER_ARGS)
9262 {
9263         struct adapter *sc = arg1;
9264         struct sbuf *sb;
9265         uint32_t *buf, *p;
9266         int rc, i;
9267
9268         rc = sysctl_wire_old_buffer(req, 0);
9269         if (rc != 0)
9270                 return (rc);
9271
9272         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
9273         if (sb == NULL)
9274                 return (ENOMEM);
9275
9276         buf = malloc(ULPRX_LA_SIZE * 8 * sizeof(uint32_t), M_CXGBE,
9277             M_ZERO | M_WAITOK);
9278
9279         t4_ulprx_read_la(sc, buf);
9280         p = buf;
9281
9282         sbuf_printf(sb, "      Pcmd        Type   Message"
9283             "                Data");
9284         for (i = 0; i < ULPRX_LA_SIZE; i++, p += 8) {
9285                 sbuf_printf(sb, "\n%08x%08x  %4x  %08x  %08x%08x%08x%08x",
9286                     p[1], p[0], p[2], p[3], p[7], p[6], p[5], p[4]);
9287         }
9288
9289         rc = sbuf_finish(sb);
9290         sbuf_delete(sb);
9291         free(buf, M_CXGBE);
9292         return (rc);
9293 }
9294
9295 static int
9296 sysctl_wcwr_stats(SYSCTL_HANDLER_ARGS)
9297 {
9298         struct adapter *sc = arg1;
9299         struct sbuf *sb;
9300         int rc, v;
9301
9302         MPASS(chip_id(sc) >= CHELSIO_T5);
9303
9304         rc = sysctl_wire_old_buffer(req, 0);
9305         if (rc != 0)
9306                 return (rc);
9307
9308         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
9309         if (sb == NULL)
9310                 return (ENOMEM);
9311
9312         v = t4_read_reg(sc, A_SGE_STAT_CFG);
9313         if (G_STATSOURCE_T5(v) == 7) {
9314                 int mode;
9315
9316                 mode = is_t5(sc) ? G_STATMODE(v) : G_T6_STATMODE(v);
9317                 if (mode == 0) {
9318                         sbuf_printf(sb, "total %d, incomplete %d",
9319                             t4_read_reg(sc, A_SGE_STAT_TOTAL),
9320                             t4_read_reg(sc, A_SGE_STAT_MATCH));
9321                 } else if (mode == 1) {
9322                         sbuf_printf(sb, "total %d, data overflow %d",
9323                             t4_read_reg(sc, A_SGE_STAT_TOTAL),
9324                             t4_read_reg(sc, A_SGE_STAT_MATCH));
9325                 } else {
9326                         sbuf_printf(sb, "unknown mode %d", mode);
9327                 }
9328         }
9329         rc = sbuf_finish(sb);
9330         sbuf_delete(sb);
9331
9332         return (rc);
9333 }
9334
9335 static int
9336 sysctl_cpus(SYSCTL_HANDLER_ARGS)
9337 {
9338         struct adapter *sc = arg1;
9339         enum cpu_sets op = arg2;
9340         cpuset_t cpuset;
9341         struct sbuf *sb;
9342         int i, rc;
9343
9344         MPASS(op == LOCAL_CPUS || op == INTR_CPUS);
9345
9346         CPU_ZERO(&cpuset);
9347         rc = bus_get_cpus(sc->dev, op, sizeof(cpuset), &cpuset);
9348         if (rc != 0)
9349                 return (rc);
9350
9351         rc = sysctl_wire_old_buffer(req, 0);
9352         if (rc != 0)
9353                 return (rc);
9354
9355         sb = sbuf_new_for_sysctl(NULL, NULL, 4096, req);
9356         if (sb == NULL)
9357                 return (ENOMEM);
9358
9359         CPU_FOREACH(i)
9360                 sbuf_printf(sb, "%d ", i);
9361         rc = sbuf_finish(sb);
9362         sbuf_delete(sb);
9363
9364         return (rc);
9365 }
9366
9367 #ifdef TCP_OFFLOAD
9368 static int
9369 sysctl_tls_rx_ports(SYSCTL_HANDLER_ARGS)
9370 {
9371         struct adapter *sc = arg1;
9372         int *old_ports, *new_ports;
9373         int i, new_count, rc;
9374
9375         if (req->newptr == NULL && req->oldptr == NULL)
9376                 return (SYSCTL_OUT(req, NULL, imax(sc->tt.num_tls_rx_ports, 1) *
9377                     sizeof(sc->tt.tls_rx_ports[0])));
9378
9379         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4tlsrx");
9380         if (rc)
9381                 return (rc);
9382
9383         if (sc->tt.num_tls_rx_ports == 0) {
9384                 i = -1;
9385                 rc = SYSCTL_OUT(req, &i, sizeof(i));
9386         } else
9387                 rc = SYSCTL_OUT(req, sc->tt.tls_rx_ports,
9388                     sc->tt.num_tls_rx_ports * sizeof(sc->tt.tls_rx_ports[0]));
9389         if (rc == 0 && req->newptr != NULL) {
9390                 new_count = req->newlen / sizeof(new_ports[0]);
9391                 new_ports = malloc(new_count * sizeof(new_ports[0]), M_CXGBE,
9392                     M_WAITOK);
9393                 rc = SYSCTL_IN(req, new_ports, new_count *
9394                     sizeof(new_ports[0]));
9395                 if (rc)
9396                         goto err;
9397
9398                 /* Allow setting to a single '-1' to clear the list. */
9399                 if (new_count == 1 && new_ports[0] == -1) {
9400                         ADAPTER_LOCK(sc);
9401                         old_ports = sc->tt.tls_rx_ports;
9402                         sc->tt.tls_rx_ports = NULL;
9403                         sc->tt.num_tls_rx_ports = 0;
9404                         ADAPTER_UNLOCK(sc);
9405                         free(old_ports, M_CXGBE);
9406                 } else {
9407                         for (i = 0; i < new_count; i++) {
9408                                 if (new_ports[i] < 1 ||
9409                                     new_ports[i] > IPPORT_MAX) {
9410                                         rc = EINVAL;
9411                                         goto err;
9412                                 }
9413                         }
9414
9415                         ADAPTER_LOCK(sc);
9416                         old_ports = sc->tt.tls_rx_ports;
9417                         sc->tt.tls_rx_ports = new_ports;
9418                         sc->tt.num_tls_rx_ports = new_count;
9419                         ADAPTER_UNLOCK(sc);
9420                         free(old_ports, M_CXGBE);
9421                         new_ports = NULL;
9422                 }
9423         err:
9424                 free(new_ports, M_CXGBE);
9425         }
9426         end_synchronized_op(sc, 0);
9427         return (rc);
9428 }
9429
9430 static void
9431 unit_conv(char *buf, size_t len, u_int val, u_int factor)
9432 {
9433         u_int rem = val % factor;
9434
9435         if (rem == 0)
9436                 snprintf(buf, len, "%u", val / factor);
9437         else {
9438                 while (rem % 10 == 0)
9439                         rem /= 10;
9440                 snprintf(buf, len, "%u.%u", val / factor, rem);
9441         }
9442 }
9443
9444 static int
9445 sysctl_tp_tick(SYSCTL_HANDLER_ARGS)
9446 {
9447         struct adapter *sc = arg1;
9448         char buf[16];
9449         u_int res, re;
9450         u_int cclk_ps = 1000000000 / sc->params.vpd.cclk;
9451
9452         res = t4_read_reg(sc, A_TP_TIMER_RESOLUTION);
9453         switch (arg2) {
9454         case 0:
9455                 /* timer_tick */
9456                 re = G_TIMERRESOLUTION(res);
9457                 break;
9458         case 1:
9459                 /* TCP timestamp tick */
9460                 re = G_TIMESTAMPRESOLUTION(res);
9461                 break;
9462         case 2:
9463                 /* DACK tick */
9464                 re = G_DELAYEDACKRESOLUTION(res);
9465                 break;
9466         default:
9467                 return (EDOOFUS);
9468         }
9469
9470         unit_conv(buf, sizeof(buf), (cclk_ps << re), 1000000);
9471
9472         return (sysctl_handle_string(oidp, buf, sizeof(buf), req));
9473 }
9474
9475 static int
9476 sysctl_tp_dack_timer(SYSCTL_HANDLER_ARGS)
9477 {
9478         struct adapter *sc = arg1;
9479         u_int res, dack_re, v;
9480         u_int cclk_ps = 1000000000 / sc->params.vpd.cclk;
9481
9482         res = t4_read_reg(sc, A_TP_TIMER_RESOLUTION);
9483         dack_re = G_DELAYEDACKRESOLUTION(res);
9484         v = ((cclk_ps << dack_re) / 1000000) * t4_read_reg(sc, A_TP_DACK_TIMER);
9485
9486         return (sysctl_handle_int(oidp, &v, 0, req));
9487 }
9488
9489 static int
9490 sysctl_tp_timer(SYSCTL_HANDLER_ARGS)
9491 {
9492         struct adapter *sc = arg1;
9493         int reg = arg2;
9494         u_int tre;
9495         u_long tp_tick_us, v;
9496         u_int cclk_ps = 1000000000 / sc->params.vpd.cclk;
9497
9498         MPASS(reg == A_TP_RXT_MIN || reg == A_TP_RXT_MAX ||
9499             reg == A_TP_PERS_MIN  || reg == A_TP_PERS_MAX ||
9500             reg == A_TP_KEEP_IDLE || reg == A_TP_KEEP_INTVL ||
9501             reg == A_TP_INIT_SRTT || reg == A_TP_FINWAIT2_TIMER);
9502
9503         tre = G_TIMERRESOLUTION(t4_read_reg(sc, A_TP_TIMER_RESOLUTION));
9504         tp_tick_us = (cclk_ps << tre) / 1000000;
9505
9506         if (reg == A_TP_INIT_SRTT)
9507                 v = tp_tick_us * G_INITSRTT(t4_read_reg(sc, reg));
9508         else
9509                 v = tp_tick_us * t4_read_reg(sc, reg);
9510
9511         return (sysctl_handle_long(oidp, &v, 0, req));
9512 }
9513
9514 /*
9515  * All fields in TP_SHIFT_CNT are 4b and the starting location of the field is
9516  * passed to this function.
9517  */
9518 static int
9519 sysctl_tp_shift_cnt(SYSCTL_HANDLER_ARGS)
9520 {
9521         struct adapter *sc = arg1;
9522         int idx = arg2;
9523         u_int v;
9524
9525         MPASS(idx >= 0 && idx <= 24);
9526
9527         v = (t4_read_reg(sc, A_TP_SHIFT_CNT) >> idx) & 0xf;
9528
9529         return (sysctl_handle_int(oidp, &v, 0, req));
9530 }
9531
9532 static int
9533 sysctl_tp_backoff(SYSCTL_HANDLER_ARGS)
9534 {
9535         struct adapter *sc = arg1;
9536         int idx = arg2;
9537         u_int shift, v, r;
9538
9539         MPASS(idx >= 0 && idx < 16);
9540
9541         r = A_TP_TCP_BACKOFF_REG0 + (idx & ~3);
9542         shift = (idx & 3) << 3;
9543         v = (t4_read_reg(sc, r) >> shift) & M_TIMERBACKOFFINDEX0;
9544
9545         return (sysctl_handle_int(oidp, &v, 0, req));
9546 }
9547
9548 static int
9549 sysctl_holdoff_tmr_idx_ofld(SYSCTL_HANDLER_ARGS)
9550 {
9551         struct vi_info *vi = arg1;
9552         struct adapter *sc = vi->pi->adapter;
9553         int idx, rc, i;
9554         struct sge_ofld_rxq *ofld_rxq;
9555         uint8_t v;
9556
9557         idx = vi->ofld_tmr_idx;
9558
9559         rc = sysctl_handle_int(oidp, &idx, 0, req);
9560         if (rc != 0 || req->newptr == NULL)
9561                 return (rc);
9562
9563         if (idx < 0 || idx >= SGE_NTIMERS)
9564                 return (EINVAL);
9565
9566         rc = begin_synchronized_op(sc, vi, HOLD_LOCK | SLEEP_OK | INTR_OK,
9567             "t4otmr");
9568         if (rc)
9569                 return (rc);
9570
9571         v = V_QINTR_TIMER_IDX(idx) | V_QINTR_CNT_EN(vi->ofld_pktc_idx != -1);
9572         for_each_ofld_rxq(vi, i, ofld_rxq) {
9573 #ifdef atomic_store_rel_8
9574                 atomic_store_rel_8(&ofld_rxq->iq.intr_params, v);
9575 #else
9576                 ofld_rxq->iq.intr_params = v;
9577 #endif
9578         }
9579         vi->ofld_tmr_idx = idx;
9580
9581         end_synchronized_op(sc, LOCK_HELD);
9582         return (0);
9583 }
9584
9585 static int
9586 sysctl_holdoff_pktc_idx_ofld(SYSCTL_HANDLER_ARGS)
9587 {
9588         struct vi_info *vi = arg1;
9589         struct adapter *sc = vi->pi->adapter;
9590         int idx, rc;
9591
9592         idx = vi->ofld_pktc_idx;
9593
9594         rc = sysctl_handle_int(oidp, &idx, 0, req);
9595         if (rc != 0 || req->newptr == NULL)
9596                 return (rc);
9597
9598         if (idx < -1 || idx >= SGE_NCOUNTERS)
9599                 return (EINVAL);
9600
9601         rc = begin_synchronized_op(sc, vi, HOLD_LOCK | SLEEP_OK | INTR_OK,
9602             "t4opktc");
9603         if (rc)
9604                 return (rc);
9605
9606         if (vi->flags & VI_INIT_DONE)
9607                 rc = EBUSY; /* cannot be changed once the queues are created */
9608         else
9609                 vi->ofld_pktc_idx = idx;
9610
9611         end_synchronized_op(sc, LOCK_HELD);
9612         return (rc);
9613 }
9614 #endif
9615
9616 static int
9617 get_sge_context(struct adapter *sc, struct t4_sge_context *cntxt)
9618 {
9619         int rc;
9620
9621         if (cntxt->cid > M_CTXTQID)
9622                 return (EINVAL);
9623
9624         if (cntxt->mem_id != CTXT_EGRESS && cntxt->mem_id != CTXT_INGRESS &&
9625             cntxt->mem_id != CTXT_FLM && cntxt->mem_id != CTXT_CNM)
9626                 return (EINVAL);
9627
9628         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4ctxt");
9629         if (rc)
9630                 return (rc);
9631
9632         if (sc->flags & FW_OK) {
9633                 rc = -t4_sge_ctxt_rd(sc, sc->mbox, cntxt->cid, cntxt->mem_id,
9634                     &cntxt->data[0]);
9635                 if (rc == 0)
9636                         goto done;
9637         }
9638
9639         /*
9640          * Read via firmware failed or wasn't even attempted.  Read directly via
9641          * the backdoor.
9642          */
9643         rc = -t4_sge_ctxt_rd_bd(sc, cntxt->cid, cntxt->mem_id, &cntxt->data[0]);
9644 done:
9645         end_synchronized_op(sc, 0);
9646         return (rc);
9647 }
9648
9649 static int
9650 load_fw(struct adapter *sc, struct t4_data *fw)
9651 {
9652         int rc;
9653         uint8_t *fw_data;
9654
9655         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4ldfw");
9656         if (rc)
9657                 return (rc);
9658
9659         /*
9660          * The firmware, with the sole exception of the memory parity error
9661          * handler, runs from memory and not flash.  It is almost always safe to
9662          * install a new firmware on a running system.  Just set bit 1 in
9663          * hw.cxgbe.dflags or dev.<nexus>.<n>.dflags first.
9664          */
9665         if (sc->flags & FULL_INIT_DONE &&
9666             (sc->debug_flags & DF_LOAD_FW_ANYTIME) == 0) {
9667                 rc = EBUSY;
9668                 goto done;
9669         }
9670
9671         fw_data = malloc(fw->len, M_CXGBE, M_WAITOK);
9672         if (fw_data == NULL) {
9673                 rc = ENOMEM;
9674                 goto done;
9675         }
9676
9677         rc = copyin(fw->data, fw_data, fw->len);
9678         if (rc == 0)
9679                 rc = -t4_load_fw(sc, fw_data, fw->len);
9680
9681         free(fw_data, M_CXGBE);
9682 done:
9683         end_synchronized_op(sc, 0);
9684         return (rc);
9685 }
9686
9687 static int
9688 load_cfg(struct adapter *sc, struct t4_data *cfg)
9689 {
9690         int rc;
9691         uint8_t *cfg_data = NULL;
9692
9693         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4ldcf");
9694         if (rc)
9695                 return (rc);
9696
9697         if (cfg->len == 0) {
9698                 /* clear */
9699                 rc = -t4_load_cfg(sc, NULL, 0);
9700                 goto done;
9701         }
9702
9703         cfg_data = malloc(cfg->len, M_CXGBE, M_WAITOK);
9704         if (cfg_data == NULL) {
9705                 rc = ENOMEM;
9706                 goto done;
9707         }
9708
9709         rc = copyin(cfg->data, cfg_data, cfg->len);
9710         if (rc == 0)
9711                 rc = -t4_load_cfg(sc, cfg_data, cfg->len);
9712
9713         free(cfg_data, M_CXGBE);
9714 done:
9715         end_synchronized_op(sc, 0);
9716         return (rc);
9717 }
9718
9719 static int
9720 load_boot(struct adapter *sc, struct t4_bootrom *br)
9721 {
9722         int rc;
9723         uint8_t *br_data = NULL;
9724         u_int offset;
9725
9726         if (br->len > 1024 * 1024)
9727                 return (EFBIG);
9728
9729         if (br->pf_offset == 0) {
9730                 /* pfidx */
9731                 if (br->pfidx_addr > 7)
9732                         return (EINVAL);
9733                 offset = G_OFFSET(t4_read_reg(sc, PF_REG(br->pfidx_addr,
9734                     A_PCIE_PF_EXPROM_OFST)));
9735         } else if (br->pf_offset == 1) {
9736                 /* offset */
9737                 offset = G_OFFSET(br->pfidx_addr);
9738         } else {
9739                 return (EINVAL);
9740         }
9741
9742         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4ldbr");
9743         if (rc)
9744                 return (rc);
9745
9746         if (br->len == 0) {
9747                 /* clear */
9748                 rc = -t4_load_boot(sc, NULL, offset, 0);
9749                 goto done;
9750         }
9751
9752         br_data = malloc(br->len, M_CXGBE, M_WAITOK);
9753         if (br_data == NULL) {
9754                 rc = ENOMEM;
9755                 goto done;
9756         }
9757
9758         rc = copyin(br->data, br_data, br->len);
9759         if (rc == 0)
9760                 rc = -t4_load_boot(sc, br_data, offset, br->len);
9761
9762         free(br_data, M_CXGBE);
9763 done:
9764         end_synchronized_op(sc, 0);
9765         return (rc);
9766 }
9767
9768 static int
9769 load_bootcfg(struct adapter *sc, struct t4_data *bc)
9770 {
9771         int rc;
9772         uint8_t *bc_data = NULL;
9773
9774         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4ldcf");
9775         if (rc)
9776                 return (rc);
9777
9778         if (bc->len == 0) {
9779                 /* clear */
9780                 rc = -t4_load_bootcfg(sc, NULL, 0);
9781                 goto done;
9782         }
9783
9784         bc_data = malloc(bc->len, M_CXGBE, M_WAITOK);
9785         if (bc_data == NULL) {
9786                 rc = ENOMEM;
9787                 goto done;
9788         }
9789
9790         rc = copyin(bc->data, bc_data, bc->len);
9791         if (rc == 0)
9792                 rc = -t4_load_bootcfg(sc, bc_data, bc->len);
9793
9794         free(bc_data, M_CXGBE);
9795 done:
9796         end_synchronized_op(sc, 0);
9797         return (rc);
9798 }
9799
9800 static int
9801 cudbg_dump(struct adapter *sc, struct t4_cudbg_dump *dump)
9802 {
9803         int rc;
9804         struct cudbg_init *cudbg;
9805         void *handle, *buf;
9806
9807         /* buf is large, don't block if no memory is available */
9808         buf = malloc(dump->len, M_CXGBE, M_NOWAIT | M_ZERO);
9809         if (buf == NULL)
9810                 return (ENOMEM);
9811
9812         handle = cudbg_alloc_handle();
9813         if (handle == NULL) {
9814                 rc = ENOMEM;
9815                 goto done;
9816         }
9817
9818         cudbg = cudbg_get_init(handle);
9819         cudbg->adap = sc;
9820         cudbg->print = (cudbg_print_cb)printf;
9821
9822 #ifndef notyet
9823         device_printf(sc->dev, "%s: wr_flash %u, len %u, data %p.\n",
9824             __func__, dump->wr_flash, dump->len, dump->data);
9825 #endif
9826
9827         if (dump->wr_flash)
9828                 cudbg->use_flash = 1;
9829         MPASS(sizeof(cudbg->dbg_bitmap) == sizeof(dump->bitmap));
9830         memcpy(cudbg->dbg_bitmap, dump->bitmap, sizeof(cudbg->dbg_bitmap));
9831
9832         rc = cudbg_collect(handle, buf, &dump->len);
9833         if (rc != 0)
9834                 goto done;
9835
9836         rc = copyout(buf, dump->data, dump->len);
9837 done:
9838         cudbg_free_handle(handle);
9839         free(buf, M_CXGBE);
9840         return (rc);
9841 }
9842
9843 static void
9844 free_offload_policy(struct t4_offload_policy *op)
9845 {
9846         struct offload_rule *r;
9847         int i;
9848
9849         if (op == NULL)
9850                 return;
9851
9852         r = &op->rule[0];
9853         for (i = 0; i < op->nrules; i++, r++) {
9854                 free(r->bpf_prog.bf_insns, M_CXGBE);
9855         }
9856         free(op->rule, M_CXGBE);
9857         free(op, M_CXGBE);
9858 }
9859
9860 static int
9861 set_offload_policy(struct adapter *sc, struct t4_offload_policy *uop)
9862 {
9863         int i, rc, len;
9864         struct t4_offload_policy *op, *old;
9865         struct bpf_program *bf;
9866         const struct offload_settings *s;
9867         struct offload_rule *r;
9868         void *u;
9869
9870         if (!is_offload(sc))
9871                 return (ENODEV);
9872
9873         if (uop->nrules == 0) {
9874                 /* Delete installed policies. */
9875                 op = NULL;
9876                 goto set_policy;
9877         } else if (uop->nrules > 256) { /* arbitrary */
9878                 return (E2BIG);
9879         }
9880
9881         /* Copy userspace offload policy to kernel */
9882         op = malloc(sizeof(*op), M_CXGBE, M_ZERO | M_WAITOK);
9883         op->nrules = uop->nrules;
9884         len = op->nrules * sizeof(struct offload_rule);
9885         op->rule = malloc(len, M_CXGBE, M_ZERO | M_WAITOK);
9886         rc = copyin(uop->rule, op->rule, len);
9887         if (rc) {
9888                 free(op->rule, M_CXGBE);
9889                 free(op, M_CXGBE);
9890                 return (rc);
9891         }
9892
9893         r = &op->rule[0];
9894         for (i = 0; i < op->nrules; i++, r++) {
9895
9896                 /* Validate open_type */
9897                 if (r->open_type != OPEN_TYPE_LISTEN &&
9898                     r->open_type != OPEN_TYPE_ACTIVE &&
9899                     r->open_type != OPEN_TYPE_PASSIVE &&
9900                     r->open_type != OPEN_TYPE_DONTCARE) {
9901 error:
9902                         /*
9903                          * Rules 0 to i have malloc'd filters that need to be
9904                          * freed.  Rules i+1 to nrules have userspace pointers
9905                          * and should be left alone.
9906                          */
9907                         op->nrules = i;
9908                         free_offload_policy(op);
9909                         return (rc);
9910                 }
9911
9912                 /* Validate settings */
9913                 s = &r->settings;
9914                 if ((s->offload != 0 && s->offload != 1) ||
9915                     s->cong_algo < -1 || s->cong_algo > CONG_ALG_HIGHSPEED ||
9916                     s->sched_class < -1 ||
9917                     s->sched_class >= sc->chip_params->nsched_cls) {
9918                         rc = EINVAL;
9919                         goto error;
9920                 }
9921
9922                 bf = &r->bpf_prog;
9923                 u = bf->bf_insns;       /* userspace ptr */
9924                 bf->bf_insns = NULL;
9925                 if (bf->bf_len == 0) {
9926                         /* legal, matches everything */
9927                         continue;
9928                 }
9929                 len = bf->bf_len * sizeof(*bf->bf_insns);
9930                 bf->bf_insns = malloc(len, M_CXGBE, M_ZERO | M_WAITOK);
9931                 rc = copyin(u, bf->bf_insns, len);
9932                 if (rc != 0)
9933                         goto error;
9934
9935                 if (!bpf_validate(bf->bf_insns, bf->bf_len)) {
9936                         rc = EINVAL;
9937                         goto error;
9938                 }
9939         }
9940 set_policy:
9941         rw_wlock(&sc->policy_lock);
9942         old = sc->policy;
9943         sc->policy = op;
9944         rw_wunlock(&sc->policy_lock);
9945         free_offload_policy(old);
9946
9947         return (0);
9948 }
9949
9950 #define MAX_READ_BUF_SIZE (128 * 1024)
9951 static int
9952 read_card_mem(struct adapter *sc, int win, struct t4_mem_range *mr)
9953 {
9954         uint32_t addr, remaining, n;
9955         uint32_t *buf;
9956         int rc;
9957         uint8_t *dst;
9958
9959         rc = validate_mem_range(sc, mr->addr, mr->len);
9960         if (rc != 0)
9961                 return (rc);
9962
9963         buf = malloc(min(mr->len, MAX_READ_BUF_SIZE), M_CXGBE, M_WAITOK);
9964         addr = mr->addr;
9965         remaining = mr->len;
9966         dst = (void *)mr->data;
9967
9968         while (remaining) {
9969                 n = min(remaining, MAX_READ_BUF_SIZE);
9970                 read_via_memwin(sc, 2, addr, buf, n);
9971
9972                 rc = copyout(buf, dst, n);
9973                 if (rc != 0)
9974                         break;
9975
9976                 dst += n;
9977                 remaining -= n;
9978                 addr += n;
9979         }
9980
9981         free(buf, M_CXGBE);
9982         return (rc);
9983 }
9984 #undef MAX_READ_BUF_SIZE
9985
9986 static int
9987 read_i2c(struct adapter *sc, struct t4_i2c_data *i2cd)
9988 {
9989         int rc;
9990
9991         if (i2cd->len == 0 || i2cd->port_id >= sc->params.nports)
9992                 return (EINVAL);
9993
9994         if (i2cd->len > sizeof(i2cd->data))
9995                 return (EFBIG);
9996
9997         rc = begin_synchronized_op(sc, NULL, SLEEP_OK | INTR_OK, "t4i2crd");
9998         if (rc)
9999                 return (rc);
10000         rc = -t4_i2c_rd(sc, sc->mbox, i2cd->port_id, i2cd->dev_addr,
10001             i2cd->offset, i2cd->len, &i2cd->data[0]);
10002         end_synchronized_op(sc, 0);
10003
10004         return (rc);
10005 }
10006
10007 static int
10008 clear_stats(struct adapter *sc, u_int port_id)
10009 {
10010         int i, v, bg_map;
10011         struct port_info *pi;
10012         struct vi_info *vi;
10013         struct sge_rxq *rxq;
10014         struct sge_txq *txq;
10015         struct sge_wrq *wrq;
10016 #ifdef TCP_OFFLOAD
10017         struct sge_ofld_rxq *ofld_rxq;
10018 #endif
10019
10020         if (port_id >= sc->params.nports)
10021                 return (EINVAL);
10022         pi = sc->port[port_id];
10023         if (pi == NULL)
10024                 return (EIO);
10025
10026         /* MAC stats */
10027         t4_clr_port_stats(sc, pi->tx_chan);
10028         pi->tx_parse_error = 0;
10029         pi->tnl_cong_drops = 0;
10030         mtx_lock(&sc->reg_lock);
10031         for_each_vi(pi, v, vi) {
10032                 if (vi->flags & VI_INIT_DONE)
10033                         t4_clr_vi_stats(sc, vi->vin);
10034         }
10035         bg_map = pi->mps_bg_map;
10036         v = 0;  /* reuse */
10037         while (bg_map) {
10038                 i = ffs(bg_map) - 1;
10039                 t4_write_indirect(sc, A_TP_MIB_INDEX, A_TP_MIB_DATA, &v,
10040                     1, A_TP_MIB_TNL_CNG_DROP_0 + i);
10041                 bg_map &= ~(1 << i);
10042         }
10043         mtx_unlock(&sc->reg_lock);
10044
10045         /*
10046          * Since this command accepts a port, clear stats for
10047          * all VIs on this port.
10048          */
10049         for_each_vi(pi, v, vi) {
10050                 if (vi->flags & VI_INIT_DONE) {
10051
10052                         for_each_rxq(vi, i, rxq) {
10053 #if defined(INET) || defined(INET6)
10054                                 rxq->lro.lro_queued = 0;
10055                                 rxq->lro.lro_flushed = 0;
10056 #endif
10057                                 rxq->rxcsum = 0;
10058                                 rxq->vlan_extraction = 0;
10059
10060                                 rxq->fl.mbuf_allocated = 0;
10061                                 rxq->fl.mbuf_inlined = 0;
10062                                 rxq->fl.cl_allocated = 0;
10063                                 rxq->fl.cl_recycled = 0;
10064                                 rxq->fl.cl_fast_recycled = 0;
10065                         }
10066
10067                         for_each_txq(vi, i, txq) {
10068                                 txq->txcsum = 0;
10069                                 txq->tso_wrs = 0;
10070                                 txq->vlan_insertion = 0;
10071                                 txq->imm_wrs = 0;
10072                                 txq->sgl_wrs = 0;
10073                                 txq->txpkt_wrs = 0;
10074                                 txq->txpkts0_wrs = 0;
10075                                 txq->txpkts1_wrs = 0;
10076                                 txq->txpkts0_pkts = 0;
10077                                 txq->txpkts1_pkts = 0;
10078                                 txq->raw_wrs = 0;
10079                                 mp_ring_reset_stats(txq->r);
10080                         }
10081
10082 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
10083                         for_each_ofld_txq(vi, i, wrq) {
10084                                 wrq->tx_wrs_direct = 0;
10085                                 wrq->tx_wrs_copied = 0;
10086                         }
10087 #endif
10088 #ifdef TCP_OFFLOAD
10089                         for_each_ofld_rxq(vi, i, ofld_rxq) {
10090                                 ofld_rxq->fl.mbuf_allocated = 0;
10091                                 ofld_rxq->fl.mbuf_inlined = 0;
10092                                 ofld_rxq->fl.cl_allocated = 0;
10093                                 ofld_rxq->fl.cl_recycled = 0;
10094                                 ofld_rxq->fl.cl_fast_recycled = 0;
10095                         }
10096 #endif
10097
10098                         if (IS_MAIN_VI(vi)) {
10099                                 wrq = &sc->sge.ctrlq[pi->port_id];
10100                                 wrq->tx_wrs_direct = 0;
10101                                 wrq->tx_wrs_copied = 0;
10102                         }
10103                 }
10104         }
10105
10106         return (0);
10107 }
10108
10109 int
10110 t4_os_find_pci_capability(struct adapter *sc, int cap)
10111 {
10112         int i;
10113
10114         return (pci_find_cap(sc->dev, cap, &i) == 0 ? i : 0);
10115 }
10116
10117 int
10118 t4_os_pci_save_state(struct adapter *sc)
10119 {
10120         device_t dev;
10121         struct pci_devinfo *dinfo;
10122
10123         dev = sc->dev;
10124         dinfo = device_get_ivars(dev);
10125
10126         pci_cfg_save(dev, dinfo, 0);
10127         return (0);
10128 }
10129
10130 int
10131 t4_os_pci_restore_state(struct adapter *sc)
10132 {
10133         device_t dev;
10134         struct pci_devinfo *dinfo;
10135
10136         dev = sc->dev;
10137         dinfo = device_get_ivars(dev);
10138
10139         pci_cfg_restore(dev, dinfo);
10140         return (0);
10141 }
10142
10143 void
10144 t4_os_portmod_changed(struct port_info *pi)
10145 {
10146         struct adapter *sc = pi->adapter;
10147         struct vi_info *vi;
10148         struct ifnet *ifp;
10149         static const char *mod_str[] = {
10150                 NULL, "LR", "SR", "ER", "TWINAX", "active TWINAX", "LRM"
10151         };
10152
10153         KASSERT((pi->flags & FIXED_IFMEDIA) == 0,
10154             ("%s: port_type %u", __func__, pi->port_type));
10155
10156         vi = &pi->vi[0];
10157         if (begin_synchronized_op(sc, vi, HOLD_LOCK, "t4mod") == 0) {
10158                 PORT_LOCK(pi);
10159                 build_medialist(pi);
10160                 if (pi->mod_type != FW_PORT_MOD_TYPE_NONE) {
10161                         fixup_link_config(pi);
10162                         apply_link_config(pi);
10163                 }
10164                 PORT_UNLOCK(pi);
10165                 end_synchronized_op(sc, LOCK_HELD);
10166         }
10167
10168         ifp = vi->ifp;
10169         if (pi->mod_type == FW_PORT_MOD_TYPE_NONE)
10170                 if_printf(ifp, "transceiver unplugged.\n");
10171         else if (pi->mod_type == FW_PORT_MOD_TYPE_UNKNOWN)
10172                 if_printf(ifp, "unknown transceiver inserted.\n");
10173         else if (pi->mod_type == FW_PORT_MOD_TYPE_NOTSUPPORTED)
10174                 if_printf(ifp, "unsupported transceiver inserted.\n");
10175         else if (pi->mod_type > 0 && pi->mod_type < nitems(mod_str)) {
10176                 if_printf(ifp, "%dGbps %s transceiver inserted.\n",
10177                     port_top_speed(pi), mod_str[pi->mod_type]);
10178         } else {
10179                 if_printf(ifp, "transceiver (type %d) inserted.\n",
10180                     pi->mod_type);
10181         }
10182 }
10183
10184 void
10185 t4_os_link_changed(struct port_info *pi)
10186 {
10187         struct vi_info *vi;
10188         struct ifnet *ifp;
10189         struct link_config *lc;
10190         int v;
10191
10192         PORT_LOCK_ASSERT_OWNED(pi);
10193
10194         for_each_vi(pi, v, vi) {
10195                 ifp = vi->ifp;
10196                 if (ifp == NULL)
10197                         continue;
10198
10199                 lc = &pi->link_cfg;
10200                 if (lc->link_ok) {
10201                         ifp->if_baudrate = IF_Mbps(lc->speed);
10202                         if_link_state_change(ifp, LINK_STATE_UP);
10203                 } else {
10204                         if_link_state_change(ifp, LINK_STATE_DOWN);
10205                 }
10206         }
10207 }
10208
10209 void
10210 t4_iterate(void (*func)(struct adapter *, void *), void *arg)
10211 {
10212         struct adapter *sc;
10213
10214         sx_slock(&t4_list_lock);
10215         SLIST_FOREACH(sc, &t4_list, link) {
10216                 /*
10217                  * func should not make any assumptions about what state sc is
10218                  * in - the only guarantee is that sc->sc_lock is a valid lock.
10219                  */
10220                 func(sc, arg);
10221         }
10222         sx_sunlock(&t4_list_lock);
10223 }
10224
10225 static int
10226 t4_ioctl(struct cdev *dev, unsigned long cmd, caddr_t data, int fflag,
10227     struct thread *td)
10228 {
10229         int rc;
10230         struct adapter *sc = dev->si_drv1;
10231
10232         rc = priv_check(td, PRIV_DRIVER);
10233         if (rc != 0)
10234                 return (rc);
10235
10236         switch (cmd) {
10237         case CHELSIO_T4_GETREG: {
10238                 struct t4_reg *edata = (struct t4_reg *)data;
10239
10240                 if ((edata->addr & 0x3) != 0 || edata->addr >= sc->mmio_len)
10241                         return (EFAULT);
10242
10243                 if (edata->size == 4)
10244                         edata->val = t4_read_reg(sc, edata->addr);
10245                 else if (edata->size == 8)
10246                         edata->val = t4_read_reg64(sc, edata->addr);
10247                 else
10248                         return (EINVAL);
10249
10250                 break;
10251         }
10252         case CHELSIO_T4_SETREG: {
10253                 struct t4_reg *edata = (struct t4_reg *)data;
10254
10255                 if ((edata->addr & 0x3) != 0 || edata->addr >= sc->mmio_len)
10256                         return (EFAULT);
10257
10258                 if (edata->size == 4) {
10259                         if (edata->val & 0xffffffff00000000)
10260                                 return (EINVAL);
10261                         t4_write_reg(sc, edata->addr, (uint32_t) edata->val);
10262                 } else if (edata->size == 8)
10263                         t4_write_reg64(sc, edata->addr, edata->val);
10264                 else
10265                         return (EINVAL);
10266                 break;
10267         }
10268         case CHELSIO_T4_REGDUMP: {
10269                 struct t4_regdump *regs = (struct t4_regdump *)data;
10270                 int reglen = t4_get_regs_len(sc);
10271                 uint8_t *buf;
10272
10273                 if (regs->len < reglen) {
10274                         regs->len = reglen; /* hint to the caller */
10275                         return (ENOBUFS);
10276                 }
10277
10278                 regs->len = reglen;
10279                 buf = malloc(reglen, M_CXGBE, M_WAITOK | M_ZERO);
10280                 get_regs(sc, regs, buf);
10281                 rc = copyout(buf, regs->data, reglen);
10282                 free(buf, M_CXGBE);
10283                 break;
10284         }
10285         case CHELSIO_T4_GET_FILTER_MODE:
10286                 rc = get_filter_mode(sc, (uint32_t *)data);
10287                 break;
10288         case CHELSIO_T4_SET_FILTER_MODE:
10289                 rc = set_filter_mode(sc, *(uint32_t *)data);
10290                 break;
10291         case CHELSIO_T4_GET_FILTER:
10292                 rc = get_filter(sc, (struct t4_filter *)data);
10293                 break;
10294         case CHELSIO_T4_SET_FILTER:
10295                 rc = set_filter(sc, (struct t4_filter *)data);
10296                 break;
10297         case CHELSIO_T4_DEL_FILTER:
10298                 rc = del_filter(sc, (struct t4_filter *)data);
10299                 break;
10300         case CHELSIO_T4_GET_SGE_CONTEXT:
10301                 rc = get_sge_context(sc, (struct t4_sge_context *)data);
10302                 break;
10303         case CHELSIO_T4_LOAD_FW:
10304                 rc = load_fw(sc, (struct t4_data *)data);
10305                 break;
10306         case CHELSIO_T4_GET_MEM:
10307                 rc = read_card_mem(sc, 2, (struct t4_mem_range *)data);
10308                 break;
10309         case CHELSIO_T4_GET_I2C:
10310                 rc = read_i2c(sc, (struct t4_i2c_data *)data);
10311                 break;
10312         case CHELSIO_T4_CLEAR_STATS:
10313                 rc = clear_stats(sc, *(uint32_t *)data);
10314                 break;
10315         case CHELSIO_T4_SCHED_CLASS:
10316                 rc = t4_set_sched_class(sc, (struct t4_sched_params *)data);
10317                 break;
10318         case CHELSIO_T4_SCHED_QUEUE:
10319                 rc = t4_set_sched_queue(sc, (struct t4_sched_queue *)data);
10320                 break;
10321         case CHELSIO_T4_GET_TRACER:
10322                 rc = t4_get_tracer(sc, (struct t4_tracer *)data);
10323                 break;
10324         case CHELSIO_T4_SET_TRACER:
10325                 rc = t4_set_tracer(sc, (struct t4_tracer *)data);
10326                 break;
10327         case CHELSIO_T4_LOAD_CFG:
10328                 rc = load_cfg(sc, (struct t4_data *)data);
10329                 break;
10330         case CHELSIO_T4_LOAD_BOOT:
10331                 rc = load_boot(sc, (struct t4_bootrom *)data);
10332                 break;
10333         case CHELSIO_T4_LOAD_BOOTCFG:
10334                 rc = load_bootcfg(sc, (struct t4_data *)data);
10335                 break;
10336         case CHELSIO_T4_CUDBG_DUMP:
10337                 rc = cudbg_dump(sc, (struct t4_cudbg_dump *)data);
10338                 break;
10339         case CHELSIO_T4_SET_OFLD_POLICY:
10340                 rc = set_offload_policy(sc, (struct t4_offload_policy *)data);
10341                 break;
10342         default:
10343                 rc = ENOTTY;
10344         }
10345
10346         return (rc);
10347 }
10348
10349 #ifdef TCP_OFFLOAD
10350 static int
10351 toe_capability(struct vi_info *vi, int enable)
10352 {
10353         int rc;
10354         struct port_info *pi = vi->pi;
10355         struct adapter *sc = pi->adapter;
10356
10357         ASSERT_SYNCHRONIZED_OP(sc);
10358
10359         if (!is_offload(sc))
10360                 return (ENODEV);
10361
10362         if (enable) {
10363                 if ((vi->ifp->if_capenable & IFCAP_TOE) != 0) {
10364                         /* TOE is already enabled. */
10365                         return (0);
10366                 }
10367
10368                 /*
10369                  * We need the port's queues around so that we're able to send
10370                  * and receive CPLs to/from the TOE even if the ifnet for this
10371                  * port has never been UP'd administratively.
10372                  */
10373                 if (!(vi->flags & VI_INIT_DONE)) {
10374                         rc = vi_full_init(vi);
10375                         if (rc)
10376                                 return (rc);
10377                 }
10378                 if (!(pi->vi[0].flags & VI_INIT_DONE)) {
10379                         rc = vi_full_init(&pi->vi[0]);
10380                         if (rc)
10381                                 return (rc);
10382                 }
10383
10384                 if (isset(&sc->offload_map, pi->port_id)) {
10385                         /* TOE is enabled on another VI of this port. */
10386                         pi->uld_vis++;
10387                         return (0);
10388                 }
10389
10390                 if (!uld_active(sc, ULD_TOM)) {
10391                         rc = t4_activate_uld(sc, ULD_TOM);
10392                         if (rc == EAGAIN) {
10393                                 log(LOG_WARNING,
10394                                     "You must kldload t4_tom.ko before trying "
10395                                     "to enable TOE on a cxgbe interface.\n");
10396                         }
10397                         if (rc != 0)
10398                                 return (rc);
10399                         KASSERT(sc->tom_softc != NULL,
10400                             ("%s: TOM activated but softc NULL", __func__));
10401                         KASSERT(uld_active(sc, ULD_TOM),
10402                             ("%s: TOM activated but flag not set", __func__));
10403                 }
10404
10405                 /* Activate iWARP and iSCSI too, if the modules are loaded. */
10406                 if (!uld_active(sc, ULD_IWARP))
10407                         (void) t4_activate_uld(sc, ULD_IWARP);
10408                 if (!uld_active(sc, ULD_ISCSI))
10409                         (void) t4_activate_uld(sc, ULD_ISCSI);
10410
10411                 pi->uld_vis++;
10412                 setbit(&sc->offload_map, pi->port_id);
10413         } else {
10414                 pi->uld_vis--;
10415
10416                 if (!isset(&sc->offload_map, pi->port_id) || pi->uld_vis > 0)
10417                         return (0);
10418
10419                 KASSERT(uld_active(sc, ULD_TOM),
10420                     ("%s: TOM never initialized?", __func__));
10421                 clrbit(&sc->offload_map, pi->port_id);
10422         }
10423
10424         return (0);
10425 }
10426
10427 /*
10428  * Add an upper layer driver to the global list.
10429  */
10430 int
10431 t4_register_uld(struct uld_info *ui)
10432 {
10433         int rc = 0;
10434         struct uld_info *u;
10435
10436         sx_xlock(&t4_uld_list_lock);
10437         SLIST_FOREACH(u, &t4_uld_list, link) {
10438             if (u->uld_id == ui->uld_id) {
10439                     rc = EEXIST;
10440                     goto done;
10441             }
10442         }
10443
10444         SLIST_INSERT_HEAD(&t4_uld_list, ui, link);
10445         ui->refcount = 0;
10446 done:
10447         sx_xunlock(&t4_uld_list_lock);
10448         return (rc);
10449 }
10450
10451 int
10452 t4_unregister_uld(struct uld_info *ui)
10453 {
10454         int rc = EINVAL;
10455         struct uld_info *u;
10456
10457         sx_xlock(&t4_uld_list_lock);
10458
10459         SLIST_FOREACH(u, &t4_uld_list, link) {
10460             if (u == ui) {
10461                     if (ui->refcount > 0) {
10462                             rc = EBUSY;
10463                             goto done;
10464                     }
10465
10466                     SLIST_REMOVE(&t4_uld_list, ui, uld_info, link);
10467                     rc = 0;
10468                     goto done;
10469             }
10470         }
10471 done:
10472         sx_xunlock(&t4_uld_list_lock);
10473         return (rc);
10474 }
10475
10476 int
10477 t4_activate_uld(struct adapter *sc, int id)
10478 {
10479         int rc;
10480         struct uld_info *ui;
10481
10482         ASSERT_SYNCHRONIZED_OP(sc);
10483
10484         if (id < 0 || id > ULD_MAX)
10485                 return (EINVAL);
10486         rc = EAGAIN;    /* kldoad the module with this ULD and try again. */
10487
10488         sx_slock(&t4_uld_list_lock);
10489
10490         SLIST_FOREACH(ui, &t4_uld_list, link) {
10491                 if (ui->uld_id == id) {
10492                         if (!(sc->flags & FULL_INIT_DONE)) {
10493                                 rc = adapter_full_init(sc);
10494                                 if (rc != 0)
10495                                         break;
10496                         }
10497
10498                         rc = ui->activate(sc);
10499                         if (rc == 0) {
10500                                 setbit(&sc->active_ulds, id);
10501                                 ui->refcount++;
10502                         }
10503                         break;
10504                 }
10505         }
10506
10507         sx_sunlock(&t4_uld_list_lock);
10508
10509         return (rc);
10510 }
10511
10512 int
10513 t4_deactivate_uld(struct adapter *sc, int id)
10514 {
10515         int rc;
10516         struct uld_info *ui;
10517
10518         ASSERT_SYNCHRONIZED_OP(sc);
10519
10520         if (id < 0 || id > ULD_MAX)
10521                 return (EINVAL);
10522         rc = ENXIO;
10523
10524         sx_slock(&t4_uld_list_lock);
10525
10526         SLIST_FOREACH(ui, &t4_uld_list, link) {
10527                 if (ui->uld_id == id) {
10528                         rc = ui->deactivate(sc);
10529                         if (rc == 0) {
10530                                 clrbit(&sc->active_ulds, id);
10531                                 ui->refcount--;
10532                         }
10533                         break;
10534                 }
10535         }
10536
10537         sx_sunlock(&t4_uld_list_lock);
10538
10539         return (rc);
10540 }
10541
10542 int
10543 uld_active(struct adapter *sc, int uld_id)
10544 {
10545
10546         MPASS(uld_id >= 0 && uld_id <= ULD_MAX);
10547
10548         return (isset(&sc->active_ulds, uld_id));
10549 }
10550 #endif
10551
10552 /*
10553  * t  = ptr to tunable.
10554  * nc = number of CPUs.
10555  * c  = compiled in default for that tunable.
10556  */
10557 static void
10558 calculate_nqueues(int *t, int nc, const int c)
10559 {
10560         int nq;
10561
10562         if (*t > 0)
10563                 return;
10564         nq = *t < 0 ? -*t : c;
10565         *t = min(nc, nq);
10566 }
10567
10568 /*
10569  * Come up with reasonable defaults for some of the tunables, provided they're
10570  * not set by the user (in which case we'll use the values as is).
10571  */
10572 static void
10573 tweak_tunables(void)
10574 {
10575         int nc = mp_ncpus;      /* our snapshot of the number of CPUs */
10576
10577         if (t4_ntxq < 1) {
10578 #ifdef RSS
10579                 t4_ntxq = rss_getnumbuckets();
10580 #else
10581                 calculate_nqueues(&t4_ntxq, nc, NTXQ);
10582 #endif
10583         }
10584
10585         calculate_nqueues(&t4_ntxq_vi, nc, NTXQ_VI);
10586
10587         if (t4_nrxq < 1) {
10588 #ifdef RSS
10589                 t4_nrxq = rss_getnumbuckets();
10590 #else
10591                 calculate_nqueues(&t4_nrxq, nc, NRXQ);
10592 #endif
10593         }
10594
10595         calculate_nqueues(&t4_nrxq_vi, nc, NRXQ_VI);
10596
10597 #if defined(TCP_OFFLOAD) || defined(RATELIMIT)
10598         calculate_nqueues(&t4_nofldtxq, nc, NOFLDTXQ);
10599         calculate_nqueues(&t4_nofldtxq_vi, nc, NOFLDTXQ_VI);
10600 #endif
10601 #ifdef TCP_OFFLOAD
10602         calculate_nqueues(&t4_nofldrxq, nc, NOFLDRXQ);
10603         calculate_nqueues(&t4_nofldrxq_vi, nc, NOFLDRXQ_VI);
10604
10605         if (t4_toecaps_allowed == -1)
10606                 t4_toecaps_allowed = FW_CAPS_CONFIG_TOE;
10607
10608         if (t4_rdmacaps_allowed == -1) {
10609                 t4_rdmacaps_allowed = FW_CAPS_CONFIG_RDMA_RDDP |
10610                     FW_CAPS_CONFIG_RDMA_RDMAC;
10611         }
10612
10613         if (t4_iscsicaps_allowed == -1) {
10614                 t4_iscsicaps_allowed = FW_CAPS_CONFIG_ISCSI_INITIATOR_PDU |
10615                     FW_CAPS_CONFIG_ISCSI_TARGET_PDU |
10616                     FW_CAPS_CONFIG_ISCSI_T10DIF;
10617         }
10618
10619         if (t4_tmr_idx_ofld < 0 || t4_tmr_idx_ofld >= SGE_NTIMERS)
10620                 t4_tmr_idx_ofld = TMR_IDX_OFLD;
10621
10622         if (t4_pktc_idx_ofld < -1 || t4_pktc_idx_ofld >= SGE_NCOUNTERS)
10623                 t4_pktc_idx_ofld = PKTC_IDX_OFLD;
10624 #else
10625         if (t4_toecaps_allowed == -1)
10626                 t4_toecaps_allowed = 0;
10627
10628         if (t4_rdmacaps_allowed == -1)
10629                 t4_rdmacaps_allowed = 0;
10630
10631         if (t4_iscsicaps_allowed == -1)
10632                 t4_iscsicaps_allowed = 0;
10633 #endif
10634
10635 #ifdef DEV_NETMAP
10636         calculate_nqueues(&t4_nnmtxq_vi, nc, NNMTXQ_VI);
10637         calculate_nqueues(&t4_nnmrxq_vi, nc, NNMRXQ_VI);
10638 #endif
10639
10640         if (t4_tmr_idx < 0 || t4_tmr_idx >= SGE_NTIMERS)
10641                 t4_tmr_idx = TMR_IDX;
10642
10643         if (t4_pktc_idx < -1 || t4_pktc_idx >= SGE_NCOUNTERS)
10644                 t4_pktc_idx = PKTC_IDX;
10645
10646         if (t4_qsize_txq < 128)
10647                 t4_qsize_txq = 128;
10648
10649         if (t4_qsize_rxq < 128)
10650                 t4_qsize_rxq = 128;
10651         while (t4_qsize_rxq & 7)
10652                 t4_qsize_rxq++;
10653
10654         t4_intr_types &= INTR_MSIX | INTR_MSI | INTR_INTX;
10655
10656         /*
10657          * Number of VIs to create per-port.  The first VI is the "main" regular
10658          * VI for the port.  The rest are additional virtual interfaces on the
10659          * same physical port.  Note that the main VI does not have native
10660          * netmap support but the extra VIs do.
10661          *
10662          * Limit the number of VIs per port to the number of available
10663          * MAC addresses per port.
10664          */
10665         if (t4_num_vis < 1)
10666                 t4_num_vis = 1;
10667         if (t4_num_vis > nitems(vi_mac_funcs)) {
10668                 t4_num_vis = nitems(vi_mac_funcs);
10669                 printf("cxgbe: number of VIs limited to %d\n", t4_num_vis);
10670         }
10671
10672         if (pcie_relaxed_ordering < 0 || pcie_relaxed_ordering > 2) {
10673                 pcie_relaxed_ordering = 1;
10674 #if defined(__i386__) || defined(__amd64__)
10675                 if (cpu_vendor_id == CPU_VENDOR_INTEL)
10676                         pcie_relaxed_ordering = 0;
10677 #endif
10678         }
10679 }
10680
10681 #ifdef DDB
10682 static void
10683 t4_dump_tcb(struct adapter *sc, int tid)
10684 {
10685         uint32_t base, i, j, off, pf, reg, save, tcb_addr, win_pos;
10686
10687         reg = PCIE_MEM_ACCESS_REG(A_PCIE_MEM_ACCESS_OFFSET, 2);
10688         save = t4_read_reg(sc, reg);
10689         base = sc->memwin[2].mw_base;
10690
10691         /* Dump TCB for the tid */
10692         tcb_addr = t4_read_reg(sc, A_TP_CMM_TCB_BASE);
10693         tcb_addr += tid * TCB_SIZE;
10694
10695         if (is_t4(sc)) {
10696                 pf = 0;
10697                 win_pos = tcb_addr & ~0xf;      /* start must be 16B aligned */
10698         } else {
10699                 pf = V_PFNUM(sc->pf);
10700                 win_pos = tcb_addr & ~0x7f;     /* start must be 128B aligned */
10701         }
10702         t4_write_reg(sc, reg, win_pos | pf);
10703         t4_read_reg(sc, reg);
10704
10705         off = tcb_addr - win_pos;
10706         for (i = 0; i < 4; i++) {
10707                 uint32_t buf[8];
10708                 for (j = 0; j < 8; j++, off += 4)
10709                         buf[j] = htonl(t4_read_reg(sc, base + off));
10710
10711                 db_printf("%08x %08x %08x %08x %08x %08x %08x %08x\n",
10712                     buf[0], buf[1], buf[2], buf[3], buf[4], buf[5], buf[6],
10713                     buf[7]);
10714         }
10715
10716         t4_write_reg(sc, reg, save);
10717         t4_read_reg(sc, reg);
10718 }
10719
10720 static void
10721 t4_dump_devlog(struct adapter *sc)
10722 {
10723         struct devlog_params *dparams = &sc->params.devlog;
10724         struct fw_devlog_e e;
10725         int i, first, j, m, nentries, rc;
10726         uint64_t ftstamp = UINT64_MAX;
10727
10728         if (dparams->start == 0) {
10729                 db_printf("devlog params not valid\n");
10730                 return;
10731         }
10732
10733         nentries = dparams->size / sizeof(struct fw_devlog_e);
10734         m = fwmtype_to_hwmtype(dparams->memtype);
10735
10736         /* Find the first entry. */
10737         first = -1;
10738         for (i = 0; i < nentries && !db_pager_quit; i++) {
10739                 rc = -t4_mem_read(sc, m, dparams->start + i * sizeof(e),
10740                     sizeof(e), (void *)&e);
10741                 if (rc != 0)
10742                         break;
10743
10744                 if (e.timestamp == 0)
10745                         break;
10746
10747                 e.timestamp = be64toh(e.timestamp);
10748                 if (e.timestamp < ftstamp) {
10749                         ftstamp = e.timestamp;
10750                         first = i;
10751                 }
10752         }
10753
10754         if (first == -1)
10755                 return;
10756
10757         i = first;
10758         do {
10759                 rc = -t4_mem_read(sc, m, dparams->start + i * sizeof(e),
10760                     sizeof(e), (void *)&e);
10761                 if (rc != 0)
10762                         return;
10763
10764                 if (e.timestamp == 0)
10765                         return;
10766
10767                 e.timestamp = be64toh(e.timestamp);
10768                 e.seqno = be32toh(e.seqno);
10769                 for (j = 0; j < 8; j++)
10770                         e.params[j] = be32toh(e.params[j]);
10771
10772                 db_printf("%10d  %15ju  %8s  %8s  ",
10773                     e.seqno, e.timestamp,
10774                     (e.level < nitems(devlog_level_strings) ?
10775                         devlog_level_strings[e.level] : "UNKNOWN"),
10776                     (e.facility < nitems(devlog_facility_strings) ?
10777                         devlog_facility_strings[e.facility] : "UNKNOWN"));
10778                 db_printf(e.fmt, e.params[0], e.params[1], e.params[2],
10779                     e.params[3], e.params[4], e.params[5], e.params[6],
10780                     e.params[7]);
10781
10782                 if (++i == nentries)
10783                         i = 0;
10784         } while (i != first && !db_pager_quit);
10785 }
10786
10787 static struct command_table db_t4_table = LIST_HEAD_INITIALIZER(db_t4_table);
10788 _DB_SET(_show, t4, NULL, db_show_table, 0, &db_t4_table);
10789
10790 DB_FUNC(devlog, db_show_devlog, db_t4_table, CS_OWN, NULL)
10791 {
10792         device_t dev;
10793         int t;
10794         bool valid;
10795
10796         valid = false;
10797         t = db_read_token();
10798         if (t == tIDENT) {
10799                 dev = device_lookup_by_name(db_tok_string);
10800                 valid = true;
10801         }
10802         db_skip_to_eol();
10803         if (!valid) {
10804                 db_printf("usage: show t4 devlog <nexus>\n");
10805                 return;
10806         }
10807
10808         if (dev == NULL) {
10809                 db_printf("device not found\n");
10810                 return;
10811         }
10812
10813         t4_dump_devlog(device_get_softc(dev));
10814 }
10815
10816 DB_FUNC(tcb, db_show_t4tcb, db_t4_table, CS_OWN, NULL)
10817 {
10818         device_t dev;
10819         int radix, tid, t;
10820         bool valid;
10821
10822         valid = false;
10823         radix = db_radix;
10824         db_radix = 10;
10825         t = db_read_token();
10826         if (t == tIDENT) {
10827                 dev = device_lookup_by_name(db_tok_string);
10828                 t = db_read_token();
10829                 if (t == tNUMBER) {
10830                         tid = db_tok_number;
10831                         valid = true;
10832                 }
10833         }
10834         db_radix = radix;
10835         db_skip_to_eol();
10836         if (!valid) {
10837                 db_printf("usage: show t4 tcb <nexus> <tid>\n");
10838                 return;
10839         }
10840
10841         if (dev == NULL) {
10842                 db_printf("device not found\n");
10843                 return;
10844         }
10845         if (tid < 0) {
10846                 db_printf("invalid tid\n");
10847                 return;
10848         }
10849
10850         t4_dump_tcb(device_get_softc(dev), tid);
10851 }
10852 #endif
10853
10854 static struct sx mlu;   /* mod load unload */
10855 SX_SYSINIT(cxgbe_mlu, &mlu, "cxgbe mod load/unload");
10856
10857 static int
10858 mod_event(module_t mod, int cmd, void *arg)
10859 {
10860         int rc = 0;
10861         static int loaded = 0;
10862
10863         switch (cmd) {
10864         case MOD_LOAD:
10865                 sx_xlock(&mlu);
10866                 if (loaded++ == 0) {
10867                         t4_sge_modload();
10868                         t4_register_shared_cpl_handler(CPL_SET_TCB_RPL,
10869                             t4_filter_rpl, CPL_COOKIE_FILTER);
10870                         t4_register_shared_cpl_handler(CPL_L2T_WRITE_RPL,
10871                             do_l2t_write_rpl, CPL_COOKIE_FILTER);
10872                         t4_register_shared_cpl_handler(CPL_ACT_OPEN_RPL,
10873                             t4_hashfilter_ao_rpl, CPL_COOKIE_HASHFILTER);
10874                         t4_register_shared_cpl_handler(CPL_SET_TCB_RPL,
10875                             t4_hashfilter_tcb_rpl, CPL_COOKIE_HASHFILTER);
10876                         t4_register_shared_cpl_handler(CPL_ABORT_RPL_RSS,
10877                             t4_del_hashfilter_rpl, CPL_COOKIE_HASHFILTER);
10878                         t4_register_cpl_handler(CPL_TRACE_PKT, t4_trace_pkt);
10879                         t4_register_cpl_handler(CPL_T5_TRACE_PKT, t5_trace_pkt);
10880                         t4_register_cpl_handler(CPL_SMT_WRITE_RPL,
10881                             do_smt_write_rpl);
10882                         sx_init(&t4_list_lock, "T4/T5 adapters");
10883                         SLIST_INIT(&t4_list);
10884                         callout_init(&fatal_callout, 1);
10885 #ifdef TCP_OFFLOAD
10886                         sx_init(&t4_uld_list_lock, "T4/T5 ULDs");
10887                         SLIST_INIT(&t4_uld_list);
10888 #endif
10889 #ifdef INET6
10890                         t4_clip_modload();
10891 #endif
10892                         t4_tracer_modload();
10893                         tweak_tunables();
10894                 }
10895                 sx_xunlock(&mlu);
10896                 break;
10897
10898         case MOD_UNLOAD:
10899                 sx_xlock(&mlu);
10900                 if (--loaded == 0) {
10901                         int tries;
10902
10903                         sx_slock(&t4_list_lock);
10904                         if (!SLIST_EMPTY(&t4_list)) {
10905                                 rc = EBUSY;
10906                                 sx_sunlock(&t4_list_lock);
10907                                 goto done_unload;
10908                         }
10909 #ifdef TCP_OFFLOAD
10910                         sx_slock(&t4_uld_list_lock);
10911                         if (!SLIST_EMPTY(&t4_uld_list)) {
10912                                 rc = EBUSY;
10913                                 sx_sunlock(&t4_uld_list_lock);
10914                                 sx_sunlock(&t4_list_lock);
10915                                 goto done_unload;
10916                         }
10917 #endif
10918                         tries = 0;
10919                         while (tries++ < 5 && t4_sge_extfree_refs() != 0) {
10920                                 uprintf("%ju clusters with custom free routine "
10921                                     "still is use.\n", t4_sge_extfree_refs());
10922                                 pause("t4unload", 2 * hz);
10923                         }
10924 #ifdef TCP_OFFLOAD
10925                         sx_sunlock(&t4_uld_list_lock);
10926 #endif
10927                         sx_sunlock(&t4_list_lock);
10928
10929                         if (t4_sge_extfree_refs() == 0) {
10930                                 t4_tracer_modunload();
10931 #ifdef INET6
10932                                 t4_clip_modunload();
10933 #endif
10934 #ifdef TCP_OFFLOAD
10935                                 sx_destroy(&t4_uld_list_lock);
10936 #endif
10937                                 sx_destroy(&t4_list_lock);
10938                                 t4_sge_modunload();
10939                                 loaded = 0;
10940                         } else {
10941                                 rc = EBUSY;
10942                                 loaded++;       /* undo earlier decrement */
10943                         }
10944                 }
10945 done_unload:
10946                 sx_xunlock(&mlu);
10947                 break;
10948         }
10949
10950         return (rc);
10951 }
10952
10953 static devclass_t t4_devclass, t5_devclass, t6_devclass;
10954 static devclass_t cxgbe_devclass, cxl_devclass, cc_devclass;
10955 static devclass_t vcxgbe_devclass, vcxl_devclass, vcc_devclass;
10956
10957 DRIVER_MODULE(t4nex, pci, t4_driver, t4_devclass, mod_event, 0);
10958 MODULE_VERSION(t4nex, 1);
10959 MODULE_DEPEND(t4nex, firmware, 1, 1, 1);
10960 #ifdef DEV_NETMAP
10961 MODULE_DEPEND(t4nex, netmap, 1, 1, 1);
10962 #endif /* DEV_NETMAP */
10963
10964 DRIVER_MODULE(t5nex, pci, t5_driver, t5_devclass, mod_event, 0);
10965 MODULE_VERSION(t5nex, 1);
10966 MODULE_DEPEND(t5nex, firmware, 1, 1, 1);
10967 #ifdef DEV_NETMAP
10968 MODULE_DEPEND(t5nex, netmap, 1, 1, 1);
10969 #endif /* DEV_NETMAP */
10970
10971 DRIVER_MODULE(t6nex, pci, t6_driver, t6_devclass, mod_event, 0);
10972 MODULE_VERSION(t6nex, 1);
10973 MODULE_DEPEND(t6nex, firmware, 1, 1, 1);
10974 #ifdef DEV_NETMAP
10975 MODULE_DEPEND(t6nex, netmap, 1, 1, 1);
10976 #endif /* DEV_NETMAP */
10977
10978 DRIVER_MODULE(cxgbe, t4nex, cxgbe_driver, cxgbe_devclass, 0, 0);
10979 MODULE_VERSION(cxgbe, 1);
10980
10981 DRIVER_MODULE(cxl, t5nex, cxl_driver, cxl_devclass, 0, 0);
10982 MODULE_VERSION(cxl, 1);
10983
10984 DRIVER_MODULE(cc, t6nex, cc_driver, cc_devclass, 0, 0);
10985 MODULE_VERSION(cc, 1);
10986
10987 DRIVER_MODULE(vcxgbe, cxgbe, vcxgbe_driver, vcxgbe_devclass, 0, 0);
10988 MODULE_VERSION(vcxgbe, 1);
10989
10990 DRIVER_MODULE(vcxl, cxl, vcxl_driver, vcxl_devclass, 0, 0);
10991 MODULE_VERSION(vcxl, 1);
10992
10993 DRIVER_MODULE(vcc, cc, vcc_driver, vcc_devclass, 0, 0);
10994 MODULE_VERSION(vcc, 1);