sys/dev/lge/if_lge.c

   1 /*-
   2  * Copyright (c) 2001 Wind River Systems
   3  * Copyright (c) 1997, 1998, 1999, 2000, 2001
   4  *      Bill Paul <william.paul@windriver.com>.  All rights reserved.
   5  *
   6  * Redistribution and use in source and binary forms, with or without
   7  * modification, are permitted provided that the following conditions
   8  * are met:
   9  * 1. Redistributions of source code must retain the above copyright
  10  *    notice, this list of conditions and the following disclaimer.
  11  * 2. Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the distribution.
  14  * 3. All advertising materials mentioning features or use of this software
  15  *    must display the following acknowledgement:
  16  *      This product includes software developed by Bill Paul.
  17  * 4. Neither the name of the author nor the names of any co-contributors
  18  *    may be used to endorse or promote products derived from this software
  19  *    without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  22  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  25  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  31  * THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <sys/cdefs.h>
  35 __FBSDID("$FreeBSD$");
  36
  37 /*
  38  * Level 1 LXT1001 gigabit ethernet driver for FreeBSD. Public
  39  * documentation not available, but ask me nicely.
  40  *
  41  * The Level 1 chip is used on some D-Link, SMC and Addtron NICs.
  42  * It's a 64-bit PCI part that supports TCP/IP checksum offload,
  43  * VLAN tagging/insertion, GMII and TBI (1000baseX) ports. There
  44  * are three supported methods for data transfer between host and
  45  * NIC: programmed I/O, traditional scatter/gather DMA and Packet
  46  * Propulsion Technology (tm) DMA. The latter mechanism is a form
  47  * of double buffer DMA where the packet data is copied to a
  48  * pre-allocated DMA buffer who's physical address has been loaded
  49  * into a table at device initialization time. The rationale is that
  50  * the virtual to physical address translation needed for normal
  51  * scatter/gather DMA is more expensive than the data copy needed
  52  * for double buffering. This may be true in Windows NT and the like,
  53  * but it isn't true for us, at least on the x86 arch. This driver
  54  * uses the scatter/gather I/O method for both TX and RX.
  55  *
  56  * The LXT1001 only supports TCP/IP checksum offload on receive.
  57  * Also, the VLAN tagging is done using a 16-entry table which allows
  58  * the chip to perform hardware filtering based on VLAN tags. Sadly,
  59  * our vlan support doesn't currently play well with this kind of
  60  * hardware support.
  61  *
  62  * Special thanks to:
  63  * - Jeff James at Intel, for arranging to have the LXT1001 manual
  64  *   released (at long last)
  65  * - Beny Chen at D-Link, for actually sending it to me
  66  * - Brad Short and Keith Alexis at SMC, for sending me sample
  67  *   SMC9462SX and SMC9462TX adapters for testing
  68  * - Paul Saab at Y!, for not killing me (though it remains to be seen
  69  *   if in fact he did me much of a favor)
  70  */
  71
  72 #include <sys/param.h>
  73 #include <sys/systm.h>
  74 #include <sys/sockio.h>
  75 #include <sys/mbuf.h>
  76 #include <sys/malloc.h>
  77 #include <sys/kernel.h>
  78 #include <sys/module.h>
  79 #include <sys/socket.h>
  80
  81 #include <net/if.h>
  82 #include <net/if_var.h>
  83 #include <net/if_arp.h>
  84 #include <net/ethernet.h>
  85 #include <net/if_dl.h>
  86 #include <net/if_media.h>
  87 #include <net/if_types.h>
  88
  89 #include <net/bpf.h>
  90
  91 #include <vm/vm.h>              /* for vtophys */
  92 #include <vm/pmap.h>            /* for vtophys */
  93 #include <machine/bus.h>
  94 #include <machine/resource.h>
  95 #include <sys/bus.h>
  96 #include <sys/rman.h>
  97
  98 #include <dev/mii/mii.h>
  99 #include <dev/mii/miivar.h>
 100
 101 #include <dev/pci/pcireg.h>
 102 #include <dev/pci/pcivar.h>
 103
 104 #define LGE_USEIOSPACE
 105
 106 #include <dev/lge/if_lgereg.h>
 107
 108 /* "device miibus" required.  See GENERIC if you get errors here. */
 109 #include "miibus_if.h"
 110
 111 /*
 112  * Various supported device vendors/types and their names.
 113  */
 114 static const struct lge_type lge_devs[] = {
 115         { LGE_VENDORID, LGE_DEVICEID, "Level 1 Gigabit Ethernet" },
 116         { 0, 0, NULL }
 117 };
 118
 119 static int lge_probe(device_t);
 120 static int lge_attach(device_t);
 121 static int lge_detach(device_t);
 122
 123 static int lge_alloc_jumbo_mem(struct lge_softc *);
 124 static void lge_free_jumbo_mem(struct lge_softc *);
 125 static void *lge_jalloc(struct lge_softc *);
 126 static int lge_jfree(struct mbuf *, void *, void *);
 127
 128 static int lge_newbuf(struct lge_softc *, struct lge_rx_desc *, struct mbuf *);
 129 static int lge_encap(struct lge_softc *, struct mbuf *, u_int32_t *);
 130 static void lge_rxeof(struct lge_softc *, int);
 131 static void lge_rxeoc(struct lge_softc *);
 132 static void lge_txeof(struct lge_softc *);
 133 static void lge_intr(void *);
 134 static void lge_tick(void *);
 135 static void lge_start(struct ifnet *);
 136 static void lge_start_locked(struct ifnet *);
 137 static int lge_ioctl(struct ifnet *, u_long, caddr_t);
 138 static void lge_init(void *);
 139 static void lge_init_locked(struct lge_softc *);
 140 static void lge_stop(struct lge_softc *);
 141 static void lge_watchdog(struct lge_softc *);
 142 static int lge_shutdown(device_t);
 143 static int lge_ifmedia_upd(struct ifnet *);
 144 static void lge_ifmedia_upd_locked(struct ifnet *);
 145 static void lge_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 146
 147 static void lge_eeprom_getword(struct lge_softc *, int, u_int16_t *);
 148 static void lge_read_eeprom(struct lge_softc *, caddr_t, int, int, int);
 149
 150 static int lge_miibus_readreg(device_t, int, int);
 151 static int lge_miibus_writereg(device_t, int, int, int);
 152 static void lge_miibus_statchg(device_t);
 153
 154 static void lge_setmulti(struct lge_softc *);
 155 static void lge_reset(struct lge_softc *);
 156 static int lge_list_rx_init(struct lge_softc *);
 157 static int lge_list_tx_init(struct lge_softc *);
 158
 159 #ifdef LGE_USEIOSPACE
 160 #define LGE_RES                 SYS_RES_IOPORT
 161 #define LGE_RID                 LGE_PCI_LOIO
 162 #else
 163 #define LGE_RES                 SYS_RES_MEMORY
 164 #define LGE_RID                 LGE_PCI_LOMEM
 165 #endif
 166
 167 static device_method_t lge_methods[] = {
 168         /* Device interface */
 169         DEVMETHOD(device_probe,         lge_probe),
 170         DEVMETHOD(device_attach,        lge_attach),
 171         DEVMETHOD(device_detach,        lge_detach),
 172         DEVMETHOD(device_shutdown,      lge_shutdown),
 173
 174         /* MII interface */
 175         DEVMETHOD(miibus_readreg,       lge_miibus_readreg),
 176         DEVMETHOD(miibus_writereg,      lge_miibus_writereg),
 177         DEVMETHOD(miibus_statchg,       lge_miibus_statchg),
 178
 179         DEVMETHOD_END
 180 };
 181
 182 static driver_t lge_driver = {
 183         "lge",
 184         lge_methods,
 185         sizeof(struct lge_softc)
 186 };
 187
 188 static devclass_t lge_devclass;
 189
 190 DRIVER_MODULE(lge, pci, lge_driver, lge_devclass, 0, 0);
 191 DRIVER_MODULE(miibus, lge, miibus_driver, miibus_devclass, 0, 0);
 192 MODULE_DEPEND(lge, pci, 1, 1, 1);
 193 MODULE_DEPEND(lge, ether, 1, 1, 1);
 194 MODULE_DEPEND(lge, miibus, 1, 1, 1);
 195
 196 #define LGE_SETBIT(sc, reg, x)                          \
 197         CSR_WRITE_4(sc, reg,                            \
 198                 CSR_READ_4(sc, reg) | (x))
 199
 200 #define LGE_CLRBIT(sc, reg, x)                          \
 201         CSR_WRITE_4(sc, reg,                            \
 202                 CSR_READ_4(sc, reg) & ~(x))
 203
 204 #define SIO_SET(x)                                      \
 205         CSR_WRITE_4(sc, LGE_MEAR, CSR_READ_4(sc, LGE_MEAR) | x)
 206
 207 #define SIO_CLR(x)                                      \
 208         CSR_WRITE_4(sc, LGE_MEAR, CSR_READ_4(sc, LGE_MEAR) & ~x)
 209
 210 /*
 211  * Read a word of data stored in the EEPROM at address 'addr.'
 212  */
 213 static void
 214 lge_eeprom_getword(sc, addr, dest)
 215         struct lge_softc        *sc;
 216         int                     addr;
 217         u_int16_t               *dest;
 218 {
 219         register int            i;
 220         u_int32_t               val;
 221
 222         CSR_WRITE_4(sc, LGE_EECTL, LGE_EECTL_CMD_READ|
 223             LGE_EECTL_SINGLEACCESS|((addr >> 1) << 8));
 224
 225         for (i = 0; i < LGE_TIMEOUT; i++)
 226                 if (!(CSR_READ_4(sc, LGE_EECTL) & LGE_EECTL_CMD_READ))
 227                         break;
 228
 229         if (i == LGE_TIMEOUT) {
 230                 device_printf(sc->lge_dev, "EEPROM read timed out\n");
 231                 return;
 232         }
 233
 234         val = CSR_READ_4(sc, LGE_EEDATA);
 235
 236         if (addr & 1)
 237                 *dest = (val >> 16) & 0xFFFF;
 238         else
 239                 *dest = val & 0xFFFF;
 240
 241         return;
 242 }
 243
 244 /*
 245  * Read a sequence of words from the EEPROM.
 246  */
 247 static void
 248 lge_read_eeprom(sc, dest, off, cnt, swap)
 249         struct lge_softc        *sc;
 250         caddr_t                 dest;
 251         int                     off;
 252         int                     cnt;
 253         int                     swap;
 254 {
 255         int                     i;
 256         u_int16_t               word = 0, *ptr;
 257
 258         for (i = 0; i < cnt; i++) {
 259                 lge_eeprom_getword(sc, off + i, &word);
 260                 ptr = (u_int16_t *)(dest + (i * 2));
 261                 if (swap)
 262                         *ptr = ntohs(word);
 263                 else
 264                         *ptr = word;
 265         }
 266
 267         return;
 268 }
 269
 270 static int
 271 lge_miibus_readreg(dev, phy, reg)
 272         device_t                dev;
 273         int                     phy, reg;
 274 {
 275         struct lge_softc        *sc;
 276         int                     i;
 277
 278         sc = device_get_softc(dev);
 279
 280         /*
 281          * If we have a non-PCS PHY, pretend that the internal
 282          * autoneg stuff at PHY address 0 isn't there so that
 283          * the miibus code will find only the GMII PHY.
 284          */
 285         if (sc->lge_pcs == 0 && phy == 0)
 286                 return(0);
 287
 288         CSR_WRITE_4(sc, LGE_GMIICTL, (phy << 8) | reg | LGE_GMIICMD_READ);
 289
 290         for (i = 0; i < LGE_TIMEOUT; i++)
 291                 if (!(CSR_READ_4(sc, LGE_GMIICTL) & LGE_GMIICTL_CMDBUSY))
 292                         break;
 293
 294         if (i == LGE_TIMEOUT) {
 295                 device_printf(sc->lge_dev, "PHY read timed out\n");
 296                 return(0);
 297         }
 298
 299         return(CSR_READ_4(sc, LGE_GMIICTL) >> 16);
 300 }
 301
 302 static int
 303 lge_miibus_writereg(dev, phy, reg, data)
 304         device_t                dev;
 305         int                     phy, reg, data;
 306 {
 307         struct lge_softc        *sc;
 308         int                     i;
 309
 310         sc = device_get_softc(dev);
 311
 312         CSR_WRITE_4(sc, LGE_GMIICTL,
 313             (data << 16) | (phy << 8) | reg | LGE_GMIICMD_WRITE);
 314
 315         for (i = 0; i < LGE_TIMEOUT; i++)
 316                 if (!(CSR_READ_4(sc, LGE_GMIICTL) & LGE_GMIICTL_CMDBUSY))
 317                         break;
 318
 319         if (i == LGE_TIMEOUT) {
 320                 device_printf(sc->lge_dev, "PHY write timed out\n");
 321                 return(0);
 322         }
 323
 324         return(0);
 325 }
 326
 327 static void
 328 lge_miibus_statchg(dev)
 329         device_t                dev;
 330 {
 331         struct lge_softc        *sc;
 332         struct mii_data         *mii;
 333
 334         sc = device_get_softc(dev);
 335         mii = device_get_softc(sc->lge_miibus);
 336
 337         LGE_CLRBIT(sc, LGE_GMIIMODE, LGE_GMIIMODE_SPEED);
 338         switch (IFM_SUBTYPE(mii->mii_media_active)) {
 339         case IFM_1000_T:
 340         case IFM_1000_SX:
 341                 LGE_SETBIT(sc, LGE_GMIIMODE, LGE_SPEED_1000);
 342                 break;
 343         case IFM_100_TX:
 344                 LGE_SETBIT(sc, LGE_GMIIMODE, LGE_SPEED_100);
 345                 break;
 346         case IFM_10_T:
 347                 LGE_SETBIT(sc, LGE_GMIIMODE, LGE_SPEED_10);
 348                 break;
 349         default:
 350                 /*
 351                  * Choose something, even if it's wrong. Clearing
 352                  * all the bits will hose autoneg on the internal
 353                  * PHY.
 354                  */
 355                 LGE_SETBIT(sc, LGE_GMIIMODE, LGE_SPEED_1000);
 356                 break;
 357         }
 358
 359         if ((mii->mii_media_active & IFM_GMASK) == IFM_FDX) {
 360                 LGE_SETBIT(sc, LGE_GMIIMODE, LGE_GMIIMODE_FDX);
 361         } else {
 362                 LGE_CLRBIT(sc, LGE_GMIIMODE, LGE_GMIIMODE_FDX);
 363         }
 364
 365         return;
 366 }
 367
 368 static void
 369 lge_setmulti(sc)
 370         struct lge_softc        *sc;
 371 {
 372         struct ifnet            *ifp;
 373         struct ifmultiaddr      *ifma;
 374         u_int32_t               h = 0, hashes[2] = { 0, 0 };
 375
 376         ifp = sc->lge_ifp;
 377         LGE_LOCK_ASSERT(sc);
 378
 379         /* Make sure multicast hash table is enabled. */
 380         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_SETRST_CTL1|LGE_MODE1_RX_MCAST);
 381
 382         if (ifp->if_flags & IFF_ALLMULTI || ifp->if_flags & IFF_PROMISC) {
 383                 CSR_WRITE_4(sc, LGE_MAR0, 0xFFFFFFFF);
 384                 CSR_WRITE_4(sc, LGE_MAR1, 0xFFFFFFFF);
 385                 return;
 386         }
 387
 388         /* first, zot all the existing hash bits */
 389         CSR_WRITE_4(sc, LGE_MAR0, 0);
 390         CSR_WRITE_4(sc, LGE_MAR1, 0);
 391
 392         /* now program new ones */
 393         if_maddr_rlock(ifp);
 394         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
 395                 if (ifma->ifma_addr->sa_family != AF_LINK)
 396                         continue;
 397                 h = ether_crc32_be(LLADDR((struct sockaddr_dl *)
 398                     ifma->ifma_addr), ETHER_ADDR_LEN) >> 26;
 399                 if (h < 32)
 400                         hashes[0] |= (1 << h);
 401                 else
 402                         hashes[1] |= (1 << (h - 32));
 403         }
 404         if_maddr_runlock(ifp);
 405
 406         CSR_WRITE_4(sc, LGE_MAR0, hashes[0]);
 407         CSR_WRITE_4(sc, LGE_MAR1, hashes[1]);
 408
 409         return;
 410 }
 411
 412 static void
 413 lge_reset(sc)
 414         struct lge_softc        *sc;
 415 {
 416         register int            i;
 417
 418         LGE_SETBIT(sc, LGE_MODE1, LGE_MODE1_SETRST_CTL0|LGE_MODE1_SOFTRST);
 419
 420         for (i = 0; i < LGE_TIMEOUT; i++) {
 421                 if (!(CSR_READ_4(sc, LGE_MODE1) & LGE_MODE1_SOFTRST))
 422                         break;
 423         }
 424
 425         if (i == LGE_TIMEOUT)
 426                 device_printf(sc->lge_dev, "reset never completed\n");
 427
 428         /* Wait a little while for the chip to get its brains in order. */
 429         DELAY(1000);
 430
 431         return;
 432 }
 433
 434 /*
 435  * Probe for a Level 1 chip. Check the PCI vendor and device
 436  * IDs against our list and return a device name if we find a match.
 437  */
 438 static int
 439 lge_probe(dev)
 440         device_t                dev;
 441 {
 442         const struct lge_type   *t;
 443
 444         t = lge_devs;
 445
 446         while(t->lge_name != NULL) {
 447                 if ((pci_get_vendor(dev) == t->lge_vid) &&
 448                     (pci_get_device(dev) == t->lge_did)) {
 449                         device_set_desc(dev, t->lge_name);
 450                         return(BUS_PROBE_DEFAULT);
 451                 }
 452                 t++;
 453         }
 454
 455         return(ENXIO);
 456 }
 457
 458 /*
 459  * Attach the interface. Allocate softc structures, do ifmedia
 460  * setup and ethernet/BPF attach.
 461  */
 462 static int
 463 lge_attach(dev)
 464         device_t                dev;
 465 {
 466         u_char                  eaddr[ETHER_ADDR_LEN];
 467         struct lge_softc        *sc;
 468         struct ifnet            *ifp = NULL;
 469         int                     error = 0, rid;
 470
 471         sc = device_get_softc(dev);
 472         sc->lge_dev = dev;
 473
 474         mtx_init(&sc->lge_mtx, device_get_nameunit(dev), MTX_NETWORK_LOCK,
 475             MTX_DEF);
 476         callout_init_mtx(&sc->lge_stat_callout, &sc->lge_mtx, 0);
 477
 478         /*
 479          * Map control/status registers.
 480          */
 481         pci_enable_busmaster(dev);
 482
 483         rid = LGE_RID;
 484         sc->lge_res = bus_alloc_resource_any(dev, LGE_RES, &rid, RF_ACTIVE);
 485
 486         if (sc->lge_res == NULL) {
 487                 device_printf(dev, "couldn't map ports/memory\n");
 488                 error = ENXIO;
 489                 goto fail;
 490         }
 491
 492         sc->lge_btag = rman_get_bustag(sc->lge_res);
 493         sc->lge_bhandle = rman_get_bushandle(sc->lge_res);
 494
 495         /* Allocate interrupt */
 496         rid = 0;
 497         sc->lge_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
 498             RF_SHAREABLE | RF_ACTIVE);
 499
 500         if (sc->lge_irq == NULL) {
 501                 device_printf(dev, "couldn't map interrupt\n");
 502                 error = ENXIO;
 503                 goto fail;
 504         }
 505
 506         /* Reset the adapter. */
 507         lge_reset(sc);
 508
 509         /*
 510          * Get station address from the EEPROM.
 511          */
 512         lge_read_eeprom(sc, (caddr_t)&eaddr[0], LGE_EE_NODEADDR_0, 1, 0);
 513         lge_read_eeprom(sc, (caddr_t)&eaddr[2], LGE_EE_NODEADDR_1, 1, 0);
 514         lge_read_eeprom(sc, (caddr_t)&eaddr[4], LGE_EE_NODEADDR_2, 1, 0);
 515
 516         sc->lge_ldata = contigmalloc(sizeof(struct lge_list_data), M_DEVBUF,
 517             M_NOWAIT | M_ZERO, 0, 0xffffffff, PAGE_SIZE, 0);
 518
 519         if (sc->lge_ldata == NULL) {
 520                 device_printf(dev, "no memory for list buffers!\n");
 521                 error = ENXIO;
 522                 goto fail;
 523         }
 524
 525         /* Try to allocate memory for jumbo buffers. */
 526         if (lge_alloc_jumbo_mem(sc)) {
 527                 device_printf(dev, "jumbo buffer allocation failed\n");
 528                 error = ENXIO;
 529                 goto fail;
 530         }
 531
 532         ifp = sc->lge_ifp = if_alloc(IFT_ETHER);
 533         if (ifp == NULL) {
 534                 device_printf(dev, "can not if_alloc()\n");
 535                 error = ENOSPC;
 536                 goto fail;
 537         }
 538         ifp->if_softc = sc;
 539         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
 540         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
 541         ifp->if_ioctl = lge_ioctl;
 542         ifp->if_start = lge_start;
 543         ifp->if_init = lge_init;
 544         ifp->if_snd.ifq_maxlen = LGE_TX_LIST_CNT - 1;
 545         ifp->if_capabilities = IFCAP_RXCSUM;
 546         ifp->if_capenable = ifp->if_capabilities;
 547
 548         if (CSR_READ_4(sc, LGE_GMIIMODE) & LGE_GMIIMODE_PCSENH)
 549                 sc->lge_pcs = 1;
 550         else
 551                 sc->lge_pcs = 0;
 552
 553         /*
 554          * Do MII setup.
 555          */
 556         error = mii_attach(dev, &sc->lge_miibus, ifp, lge_ifmedia_upd,
 557             lge_ifmedia_sts, BMSR_DEFCAPMASK, MII_PHY_ANY, MII_OFFSET_ANY, 0);
 558         if (error != 0) {
 559                 device_printf(dev, "attaching PHYs failed\n");
 560                 goto fail;
 561         }
 562
 563         /*
 564          * Call MI attach routine.
 565          */
 566         ether_ifattach(ifp, eaddr);
 567
 568         error = bus_setup_intr(dev, sc->lge_irq, INTR_TYPE_NET | INTR_MPSAFE,
 569             NULL, lge_intr, sc, &sc->lge_intrhand);
 570
 571         if (error) {
 572                 ether_ifdetach(ifp);
 573                 device_printf(dev, "couldn't set up irq\n");
 574                 goto fail;
 575         }
 576         return (0);
 577
 578 fail:
 579         lge_free_jumbo_mem(sc);
 580         if (sc->lge_ldata)
 581                 contigfree(sc->lge_ldata,
 582                     sizeof(struct lge_list_data), M_DEVBUF);
 583         if (ifp)
 584                 if_free(ifp);
 585         if (sc->lge_irq)
 586                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->lge_irq);
 587         if (sc->lge_res)
 588                 bus_release_resource(dev, LGE_RES, LGE_RID, sc->lge_res);
 589         mtx_destroy(&sc->lge_mtx);
 590         return(error);
 591 }
 592
 593 static int
 594 lge_detach(dev)
 595         device_t                dev;
 596 {
 597         struct lge_softc        *sc;
 598         struct ifnet            *ifp;
 599
 600         sc = device_get_softc(dev);
 601         ifp = sc->lge_ifp;
 602
 603         LGE_LOCK(sc);
 604         lge_reset(sc);
 605         lge_stop(sc);
 606         LGE_UNLOCK(sc);
 607         callout_drain(&sc->lge_stat_callout);
 608         ether_ifdetach(ifp);
 609
 610         bus_generic_detach(dev);
 611         device_delete_child(dev, sc->lge_miibus);
 612
 613         bus_teardown_intr(dev, sc->lge_irq, sc->lge_intrhand);
 614         bus_release_resource(dev, SYS_RES_IRQ, 0, sc->lge_irq);
 615         bus_release_resource(dev, LGE_RES, LGE_RID, sc->lge_res);
 616
 617         contigfree(sc->lge_ldata, sizeof(struct lge_list_data), M_DEVBUF);
 618         if_free(ifp);
 619         lge_free_jumbo_mem(sc);
 620         mtx_destroy(&sc->lge_mtx);
 621
 622         return(0);
 623 }
 624
 625 /*
 626  * Initialize the transmit descriptors.
 627  */
 628 static int
 629 lge_list_tx_init(sc)
 630         struct lge_softc        *sc;
 631 {
 632         struct lge_list_data    *ld;
 633         struct lge_ring_data    *cd;
 634         int                     i;
 635
 636         cd = &sc->lge_cdata;
 637         ld = sc->lge_ldata;
 638         for (i = 0; i < LGE_TX_LIST_CNT; i++) {
 639                 ld->lge_tx_list[i].lge_mbuf = NULL;
 640                 ld->lge_tx_list[i].lge_ctl = 0;
 641         }
 642
 643         cd->lge_tx_prod = cd->lge_tx_cons = 0;
 644
 645         return(0);
 646 }
 647
 648
 649 /*
 650  * Initialize the RX descriptors and allocate mbufs for them. Note that
 651  * we arralge the descriptors in a closed ring, so that the last descriptor
 652  * points back to the first.
 653  */
 654 static int
 655 lge_list_rx_init(sc)
 656         struct lge_softc        *sc;
 657 {
 658         struct lge_list_data    *ld;
 659         struct lge_ring_data    *cd;
 660         int                     i;
 661
 662         ld = sc->lge_ldata;
 663         cd = &sc->lge_cdata;
 664
 665         cd->lge_rx_prod = cd->lge_rx_cons = 0;
 666
 667         CSR_WRITE_4(sc, LGE_RXDESC_ADDR_HI, 0);
 668
 669         for (i = 0; i < LGE_RX_LIST_CNT; i++) {
 670                 if (CSR_READ_1(sc, LGE_RXCMDFREE_8BIT) == 0)
 671                         break;
 672                 if (lge_newbuf(sc, &ld->lge_rx_list[i], NULL) == ENOBUFS)
 673                         return(ENOBUFS);
 674         }
 675
 676         /* Clear possible 'rx command queue empty' interrupt. */
 677         CSR_READ_4(sc, LGE_ISR);
 678
 679         return(0);
 680 }
 681
 682 /*
 683  * Initialize an RX descriptor and attach an MBUF cluster.
 684  */
 685 static int
 686 lge_newbuf(sc, c, m)
 687         struct lge_softc        *sc;
 688         struct lge_rx_desc      *c;
 689         struct mbuf             *m;
 690 {
 691         struct mbuf             *m_new = NULL;
 692         caddr_t                 *buf = NULL;
 693
 694         if (m == NULL) {
 695                 MGETHDR(m_new, M_NOWAIT, MT_DATA);
 696                 if (m_new == NULL) {
 697                         device_printf(sc->lge_dev, "no memory for rx list "
 698                             "-- packet dropped!\n");
 699                         return(ENOBUFS);
 700                 }
 701
 702                 /* Allocate the jumbo buffer */
 703                 buf = lge_jalloc(sc);
 704                 if (buf == NULL) {
 705 #ifdef LGE_VERBOSE
 706                         device_printf(sc->lge_dev, "jumbo allocation failed "
 707                             "-- packet dropped!\n");
 708 #endif
 709                         m_freem(m_new);
 710                         return(ENOBUFS);
 711                 }
 712                 /* Attach the buffer to the mbuf */
 713                 m_new->m_data = (void *)buf;
 714                 m_new->m_len = m_new->m_pkthdr.len = LGE_JUMBO_FRAMELEN;
 715                 MEXTADD(m_new, buf, LGE_JUMBO_FRAMELEN, lge_jfree,
 716                     buf, (struct lge_softc *)sc, 0, EXT_NET_DRV);
 717         } else {
 718                 m_new = m;
 719                 m_new->m_len = m_new->m_pkthdr.len = LGE_JUMBO_FRAMELEN;
 720                 m_new->m_data = m_new->m_ext.ext_buf;
 721         }
 722
 723         /*
 724          * Adjust alignment so packet payload begins on a
 725          * longword boundary. Mandatory for Alpha, useful on
 726          * x86 too.
 727         */
 728         m_adj(m_new, ETHER_ALIGN);
 729
 730         c->lge_mbuf = m_new;
 731         c->lge_fragptr_hi = 0;
 732         c->lge_fragptr_lo = vtophys(mtod(m_new, caddr_t));
 733         c->lge_fraglen = m_new->m_len;
 734         c->lge_ctl = m_new->m_len | LGE_RXCTL_WANTINTR | LGE_FRAGCNT(1);
 735         c->lge_sts = 0;
 736
 737         /*
 738          * Put this buffer in the RX command FIFO. To do this,
 739          * we just write the physical address of the descriptor
 740          * into the RX descriptor address registers. Note that
 741          * there are two registers, one high DWORD and one low
 742          * DWORD, which lets us specify a 64-bit address if
 743          * desired. We only use a 32-bit address for now.
 744          * Writing to the low DWORD register is what actually
 745          * causes the command to be issued, so we do that
 746          * last.
 747          */
 748         CSR_WRITE_4(sc, LGE_RXDESC_ADDR_LO, vtophys(c));
 749         LGE_INC(sc->lge_cdata.lge_rx_prod, LGE_RX_LIST_CNT);
 750
 751         return(0);
 752 }
 753
 754 static int
 755 lge_alloc_jumbo_mem(sc)
 756         struct lge_softc        *sc;
 757 {
 758         caddr_t                 ptr;
 759         register int            i;
 760         struct lge_jpool_entry   *entry;
 761
 762         /* Grab a big chunk o' storage. */
 763         sc->lge_cdata.lge_jumbo_buf = contigmalloc(LGE_JMEM, M_DEVBUF,
 764             M_NOWAIT, 0, 0xffffffff, PAGE_SIZE, 0);
 765
 766         if (sc->lge_cdata.lge_jumbo_buf == NULL) {
 767                 device_printf(sc->lge_dev, "no memory for jumbo buffers!\n");
 768                 return(ENOBUFS);
 769         }
 770
 771         SLIST_INIT(&sc->lge_jfree_listhead);
 772         SLIST_INIT(&sc->lge_jinuse_listhead);
 773
 774         /*
 775          * Now divide it up into 9K pieces and save the addresses
 776          * in an array.
 777          */
 778         ptr = sc->lge_cdata.lge_jumbo_buf;
 779         for (i = 0; i < LGE_JSLOTS; i++) {
 780                 sc->lge_cdata.lge_jslots[i] = ptr;
 781                 ptr += LGE_JLEN;
 782                 entry = malloc(sizeof(struct lge_jpool_entry),
 783                     M_DEVBUF, M_NOWAIT);
 784                 if (entry == NULL) {
 785                         device_printf(sc->lge_dev, "no memory for jumbo "
 786                             "buffer queue!\n");
 787                         return(ENOBUFS);
 788                 }
 789                 entry->slot = i;
 790                 SLIST_INSERT_HEAD(&sc->lge_jfree_listhead,
 791                     entry, jpool_entries);
 792         }
 793
 794         return(0);
 795 }
 796
 797 static void
 798 lge_free_jumbo_mem(sc)
 799         struct lge_softc        *sc;
 800 {
 801         struct lge_jpool_entry  *entry;
 802
 803         if (sc->lge_cdata.lge_jumbo_buf == NULL)
 804                 return;
 805
 806         while ((entry = SLIST_FIRST(&sc->lge_jinuse_listhead))) {
 807                 device_printf(sc->lge_dev,
 808                     "asked to free buffer that is in use!\n");
 809                 SLIST_REMOVE_HEAD(&sc->lge_jinuse_listhead, jpool_entries);
 810                 SLIST_INSERT_HEAD(&sc->lge_jfree_listhead, entry,
 811                     jpool_entries);
 812         }
 813         while (!SLIST_EMPTY(&sc->lge_jfree_listhead)) {
 814                 entry = SLIST_FIRST(&sc->lge_jfree_listhead);
 815                 SLIST_REMOVE_HEAD(&sc->lge_jfree_listhead, jpool_entries);
 816                 free(entry, M_DEVBUF);
 817         }
 818
 819         contigfree(sc->lge_cdata.lge_jumbo_buf, LGE_JMEM, M_DEVBUF);
 820
 821         return;
 822 }
 823
 824 /*
 825  * Allocate a jumbo buffer.
 826  */
 827 static void *
 828 lge_jalloc(sc)
 829         struct lge_softc        *sc;
 830 {
 831         struct lge_jpool_entry   *entry;
 832
 833         entry = SLIST_FIRST(&sc->lge_jfree_listhead);
 834
 835         if (entry == NULL) {
 836 #ifdef LGE_VERBOSE
 837                 device_printf(sc->lge_dev, "no free jumbo buffers\n");
 838 #endif
 839                 return(NULL);
 840         }
 841
 842         SLIST_REMOVE_HEAD(&sc->lge_jfree_listhead, jpool_entries);
 843         SLIST_INSERT_HEAD(&sc->lge_jinuse_listhead, entry, jpool_entries);
 844         return(sc->lge_cdata.lge_jslots[entry->slot]);
 845 }
 846
 847 /*
 848  * Release a jumbo buffer.
 849  */
 850 static int
 851 lge_jfree(struct mbuf *m, void *buf, void *args)
 852 {
 853         struct lge_softc        *sc;
 854         int                     i;
 855         struct lge_jpool_entry   *entry;
 856
 857         /* Extract the softc struct pointer. */
 858         sc = args;
 859
 860         if (sc == NULL)
 861                 panic("lge_jfree: can't find softc pointer!");
 862
 863         /* calculate the slot this buffer belongs to */
 864         i = ((vm_offset_t)buf
 865              - (vm_offset_t)sc->lge_cdata.lge_jumbo_buf) / LGE_JLEN;
 866
 867         if ((i < 0) || (i >= LGE_JSLOTS))
 868                 panic("lge_jfree: asked to free buffer that we don't manage!");
 869
 870         entry = SLIST_FIRST(&sc->lge_jinuse_listhead);
 871         if (entry == NULL)
 872                 panic("lge_jfree: buffer not in use!");
 873         entry->slot = i;
 874         SLIST_REMOVE_HEAD(&sc->lge_jinuse_listhead, jpool_entries);
 875         SLIST_INSERT_HEAD(&sc->lge_jfree_listhead, entry, jpool_entries);
 876
 877         return (EXT_FREE_OK);
 878 }
 879
 880 /*
 881  * A frame has been uploaded: pass the resulting mbuf chain up to
 882  * the higher level protocols.
 883  */
 884 static void
 885 lge_rxeof(sc, cnt)
 886         struct lge_softc        *sc;
 887         int                     cnt;
 888 {
 889         struct mbuf             *m;
 890         struct ifnet            *ifp;
 891         struct lge_rx_desc      *cur_rx;
 892         int                     c, i, total_len = 0;
 893         u_int32_t               rxsts, rxctl;
 894
 895         ifp = sc->lge_ifp;
 896
 897         /* Find out how many frames were processed. */
 898         c = cnt;
 899         i = sc->lge_cdata.lge_rx_cons;
 900
 901         /* Suck them in. */
 902         while(c) {
 903                 struct mbuf             *m0 = NULL;
 904
 905                 cur_rx = &sc->lge_ldata->lge_rx_list[i];
 906                 rxctl = cur_rx->lge_ctl;
 907                 rxsts = cur_rx->lge_sts;
 908                 m = cur_rx->lge_mbuf;
 909                 cur_rx->lge_mbuf = NULL;
 910                 total_len = LGE_RXBYTES(cur_rx);
 911                 LGE_INC(i, LGE_RX_LIST_CNT);
 912                 c--;
 913
 914                 /*
 915                  * If an error occurs, update stats, clear the
 916                  * status word and leave the mbuf cluster in place:
 917                  * it should simply get re-used next time this descriptor
 918                  * comes up in the ring.
 919                  */
 920                 if (rxctl & LGE_RXCTL_ERRMASK) {
 921                         ifp->if_ierrors++;
 922                         lge_newbuf(sc, &LGE_RXTAIL(sc), m);
 923                         continue;
 924                 }
 925
 926                 if (lge_newbuf(sc, &LGE_RXTAIL(sc), NULL) == ENOBUFS) {
 927                         m0 = m_devget(mtod(m, char *), total_len, ETHER_ALIGN,
 928                             ifp, NULL);
 929                         lge_newbuf(sc, &LGE_RXTAIL(sc), m);
 930                         if (m0 == NULL) {
 931                                 device_printf(sc->lge_dev, "no receive buffers "
 932                                     "available -- packet dropped!\n");
 933                                 ifp->if_ierrors++;
 934                                 continue;
 935                         }
 936                         m = m0;
 937                 } else {
 938                         m->m_pkthdr.rcvif = ifp;
 939                         m->m_pkthdr.len = m->m_len = total_len;
 940                 }
 941
 942                 ifp->if_ipackets++;
 943
 944                 /* Do IP checksum checking. */
 945                 if (rxsts & LGE_RXSTS_ISIP)
 946                         m->m_pkthdr.csum_flags |= CSUM_IP_CHECKED;
 947                 if (!(rxsts & LGE_RXSTS_IPCSUMERR))
 948                         m->m_pkthdr.csum_flags |= CSUM_IP_VALID;
 949                 if ((rxsts & LGE_RXSTS_ISTCP &&
 950                     !(rxsts & LGE_RXSTS_TCPCSUMERR)) ||
 951                     (rxsts & LGE_RXSTS_ISUDP &&
 952                     !(rxsts & LGE_RXSTS_UDPCSUMERR))) {
 953                         m->m_pkthdr.csum_flags |=
 954                             CSUM_DATA_VALID|CSUM_PSEUDO_HDR;
 955                         m->m_pkthdr.csum_data = 0xffff;
 956                 }
 957
 958                 LGE_UNLOCK(sc);
 959                 (*ifp->if_input)(ifp, m);
 960                 LGE_LOCK(sc);
 961         }
 962
 963         sc->lge_cdata.lge_rx_cons = i;
 964
 965         return;
 966 }
 967
 968 static void
 969 lge_rxeoc(sc)
 970         struct lge_softc        *sc;
 971 {
 972         struct ifnet            *ifp;
 973
 974         ifp = sc->lge_ifp;
 975         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
 976         lge_init_locked(sc);
 977         return;
 978 }
 979
 980 /*
 981  * A frame was downloaded to the chip. It's safe for us to clean up
 982  * the list buffers.
 983  */
 984
 985 static void
 986 lge_txeof(sc)
 987         struct lge_softc        *sc;
 988 {
 989         struct lge_tx_desc      *cur_tx = NULL;
 990         struct ifnet            *ifp;
 991         u_int32_t               idx, txdone;
 992
 993         ifp = sc->lge_ifp;
 994
 995         /* Clear the timeout timer. */
 996         sc->lge_timer = 0;
 997
 998         /*
 999          * Go through our tx list and free mbufs for those
1000          * frames that have been transmitted.
1001          */
1002         idx = sc->lge_cdata.lge_tx_cons;
1003         txdone = CSR_READ_1(sc, LGE_TXDMADONE_8BIT);
1004
1005         while (idx != sc->lge_cdata.lge_tx_prod && txdone) {
1006                 cur_tx = &sc->lge_ldata->lge_tx_list[idx];
1007
1008                 ifp->if_opackets++;
1009                 if (cur_tx->lge_mbuf != NULL) {
1010                         m_freem(cur_tx->lge_mbuf);
1011                         cur_tx->lge_mbuf = NULL;
1012                 }
1013                 cur_tx->lge_ctl = 0;
1014
1015                 txdone--;
1016                 LGE_INC(idx, LGE_TX_LIST_CNT);
1017                 sc->lge_timer = 0;
1018         }
1019
1020         sc->lge_cdata.lge_tx_cons = idx;
1021
1022         if (cur_tx != NULL)
1023                 ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
1024
1025         return;
1026 }
1027
1028 static void
1029 lge_tick(xsc)
1030         void                    *xsc;
1031 {
1032         struct lge_softc        *sc;
1033         struct mii_data         *mii;
1034         struct ifnet            *ifp;
1035
1036         sc = xsc;
1037         ifp = sc->lge_ifp;
1038         LGE_LOCK_ASSERT(sc);
1039
1040         CSR_WRITE_4(sc, LGE_STATSIDX, LGE_STATS_SINGLE_COLL_PKTS);
1041         ifp->if_collisions += CSR_READ_4(sc, LGE_STATSVAL);
1042         CSR_WRITE_4(sc, LGE_STATSIDX, LGE_STATS_MULTI_COLL_PKTS);
1043         ifp->if_collisions += CSR_READ_4(sc, LGE_STATSVAL);
1044
1045         if (!sc->lge_link) {
1046                 mii = device_get_softc(sc->lge_miibus);
1047                 mii_tick(mii);
1048                 if (mii->mii_media_status & IFM_ACTIVE &&
1049                     IFM_SUBTYPE(mii->mii_media_active) != IFM_NONE) {
1050                         sc->lge_link++;
1051                         if (bootverbose &&
1052                             (IFM_SUBTYPE(mii->mii_media_active) == IFM_1000_SX||
1053                             IFM_SUBTYPE(mii->mii_media_active) == IFM_1000_T))
1054                                 device_printf(sc->lge_dev, "gigabit link up\n");
1055                         if (ifp->if_snd.ifq_head != NULL)
1056                                 lge_start_locked(ifp);
1057                 }
1058         }
1059
1060         if (sc->lge_timer != 0 && --sc->lge_timer == 0)
1061                 lge_watchdog(sc);
1062         callout_reset(&sc->lge_stat_callout, hz, lge_tick, sc);
1063
1064         return;
1065 }
1066
1067 static void
1068 lge_intr(arg)
1069         void                    *arg;
1070 {
1071         struct lge_softc        *sc;
1072         struct ifnet            *ifp;
1073         u_int32_t               status;
1074
1075         sc = arg;
1076         ifp = sc->lge_ifp;
1077         LGE_LOCK(sc);
1078
1079         /* Supress unwanted interrupts */
1080         if (!(ifp->if_flags & IFF_UP)) {
1081                 lge_stop(sc);
1082                 LGE_UNLOCK(sc);
1083                 return;
1084         }
1085
1086         for (;;) {
1087                 /*
1088                  * Reading the ISR register clears all interrupts, and
1089                  * clears the 'interrupts enabled' bit in the IMR
1090                  * register.
1091                  */
1092                 status = CSR_READ_4(sc, LGE_ISR);
1093
1094                 if ((status & LGE_INTRS) == 0)
1095                         break;
1096
1097                 if ((status & (LGE_ISR_TXCMDFIFO_EMPTY|LGE_ISR_TXDMA_DONE)))
1098                         lge_txeof(sc);
1099
1100                 if (status & LGE_ISR_RXDMA_DONE)
1101                         lge_rxeof(sc, LGE_RX_DMACNT(status));
1102
1103                 if (status & LGE_ISR_RXCMDFIFO_EMPTY)
1104                         lge_rxeoc(sc);
1105
1106                 if (status & LGE_ISR_PHY_INTR) {
1107                         sc->lge_link = 0;
1108                         callout_stop(&sc->lge_stat_callout);
1109                         lge_tick(sc);
1110                 }
1111         }
1112
1113         /* Re-enable interrupts. */
1114         CSR_WRITE_4(sc, LGE_IMR, LGE_IMR_SETRST_CTL0|LGE_IMR_INTR_ENB);
1115
1116         if (ifp->if_snd.ifq_head != NULL)
1117                 lge_start_locked(ifp);
1118
1119         LGE_UNLOCK(sc);
1120         return;
1121 }
1122
1123 /*
1124  * Encapsulate an mbuf chain in a descriptor by coupling the mbuf data
1125  * pointers to the fragment pointers.
1126  */
1127 static int
1128 lge_encap(sc, m_head, txidx)
1129         struct lge_softc        *sc;
1130         struct mbuf             *m_head;
1131         u_int32_t               *txidx;
1132 {
1133         struct lge_frag         *f = NULL;
1134         struct lge_tx_desc      *cur_tx;
1135         struct mbuf             *m;
1136         int                     frag = 0, tot_len = 0;
1137
1138         /*
1139          * Start packing the mbufs in this chain into
1140          * the fragment pointers. Stop when we run out
1141          * of fragments or hit the end of the mbuf chain.
1142          */
1143         m = m_head;
1144         cur_tx = &sc->lge_ldata->lge_tx_list[*txidx];
1145         frag = 0;
1146
1147         for (m = m_head; m != NULL; m = m->m_next) {
1148                 if (m->m_len != 0) {
1149                         tot_len += m->m_len;
1150                         f = &cur_tx->lge_frags[frag];
1151                         f->lge_fraglen = m->m_len;
1152                         f->lge_fragptr_lo = vtophys(mtod(m, vm_offset_t));
1153                         f->lge_fragptr_hi = 0;
1154                         frag++;
1155                 }
1156         }
1157
1158         if (m != NULL)
1159                 return(ENOBUFS);
1160
1161         cur_tx->lge_mbuf = m_head;
1162         cur_tx->lge_ctl = LGE_TXCTL_WANTINTR|LGE_FRAGCNT(frag)|tot_len;
1163         LGE_INC((*txidx), LGE_TX_LIST_CNT);
1164
1165         /* Queue for transmit */
1166         CSR_WRITE_4(sc, LGE_TXDESC_ADDR_LO, vtophys(cur_tx));
1167
1168         return(0);
1169 }
1170
1171 /*
1172  * Main transmit routine. To avoid having to do mbuf copies, we put pointers
1173  * to the mbuf data regions directly in the transmit lists. We also save a
1174  * copy of the pointers since the transmit list fragment pointers are
1175  * physical addresses.
1176  */
1177
1178 static void
1179 lge_start(ifp)
1180         struct ifnet            *ifp;
1181 {
1182         struct lge_softc        *sc;
1183
1184         sc = ifp->if_softc;
1185         LGE_LOCK(sc);
1186         lge_start_locked(ifp);
1187         LGE_UNLOCK(sc);
1188 }
1189
1190 static void
1191 lge_start_locked(ifp)
1192         struct ifnet            *ifp;
1193 {
1194         struct lge_softc        *sc;
1195         struct mbuf             *m_head = NULL;
1196         u_int32_t               idx;
1197
1198         sc = ifp->if_softc;
1199
1200         if (!sc->lge_link)
1201                 return;
1202
1203         idx = sc->lge_cdata.lge_tx_prod;
1204
1205         if (ifp->if_drv_flags & IFF_DRV_OACTIVE)
1206                 return;
1207
1208         while(sc->lge_ldata->lge_tx_list[idx].lge_mbuf == NULL) {
1209                 if (CSR_READ_1(sc, LGE_TXCMDFREE_8BIT) == 0)
1210                         break;
1211
1212                 IF_DEQUEUE(&ifp->if_snd, m_head);
1213                 if (m_head == NULL)
1214                         break;
1215
1216                 if (lge_encap(sc, m_head, &idx)) {
1217                         IF_PREPEND(&ifp->if_snd, m_head);
1218                         ifp->if_drv_flags |= IFF_DRV_OACTIVE;
1219                         break;
1220                 }
1221
1222                 /*
1223                  * If there's a BPF listener, bounce a copy of this frame
1224                  * to him.
1225                  */
1226                 BPF_MTAP(ifp, m_head);
1227         }
1228
1229         sc->lge_cdata.lge_tx_prod = idx;
1230
1231         /*
1232          * Set a timeout in case the chip goes out to lunch.
1233          */
1234         sc->lge_timer = 5;
1235
1236         return;
1237 }
1238
1239 static void
1240 lge_init(xsc)
1241         void                    *xsc;
1242 {
1243         struct lge_softc        *sc = xsc;
1244
1245         LGE_LOCK(sc);
1246         lge_init_locked(sc);
1247         LGE_UNLOCK(sc);
1248 }
1249
1250 static void
1251 lge_init_locked(sc)
1252         struct lge_softc        *sc;
1253 {
1254         struct ifnet            *ifp = sc->lge_ifp;
1255
1256         LGE_LOCK_ASSERT(sc);
1257         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1258                 return;
1259
1260         /*
1261          * Cancel pending I/O and free all RX/TX buffers.
1262          */
1263         lge_stop(sc);
1264         lge_reset(sc);
1265
1266         /* Set MAC address */
1267         CSR_WRITE_4(sc, LGE_PAR0, *(u_int32_t *)(&IF_LLADDR(sc->lge_ifp)[0]));
1268         CSR_WRITE_4(sc, LGE_PAR1, *(u_int32_t *)(&IF_LLADDR(sc->lge_ifp)[4]));
1269
1270         /* Init circular RX list. */
1271         if (lge_list_rx_init(sc) == ENOBUFS) {
1272                 device_printf(sc->lge_dev, "initialization failed: no "
1273                     "memory for rx buffers\n");
1274                 lge_stop(sc);
1275                 return;
1276         }
1277
1278         /*
1279          * Init tx descriptors.
1280          */
1281         lge_list_tx_init(sc);
1282
1283         /* Set initial value for MODE1 register. */
1284         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_RX_UCAST|
1285             LGE_MODE1_TX_CRC|LGE_MODE1_TXPAD|
1286             LGE_MODE1_RX_FLOWCTL|LGE_MODE1_SETRST_CTL0|
1287             LGE_MODE1_SETRST_CTL1|LGE_MODE1_SETRST_CTL2);
1288
1289          /* If we want promiscuous mode, set the allframes bit. */
1290         if (ifp->if_flags & IFF_PROMISC) {
1291                 CSR_WRITE_4(sc, LGE_MODE1,
1292                     LGE_MODE1_SETRST_CTL1|LGE_MODE1_RX_PROMISC);
1293         } else {
1294                 CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_RX_PROMISC);
1295         }
1296
1297         /*
1298          * Set the capture broadcast bit to capture broadcast frames.
1299          */
1300         if (ifp->if_flags & IFF_BROADCAST) {
1301                 CSR_WRITE_4(sc, LGE_MODE1,
1302                     LGE_MODE1_SETRST_CTL1|LGE_MODE1_RX_BCAST);
1303         } else {
1304                 CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_RX_BCAST);
1305         }
1306
1307         /* Packet padding workaround? */
1308         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_SETRST_CTL1|LGE_MODE1_RMVPAD);
1309
1310         /* No error frames */
1311         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_RX_ERRPKTS);
1312
1313         /* Receive large frames */
1314         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_SETRST_CTL1|LGE_MODE1_RX_GIANTS);
1315
1316         /* Workaround: disable RX/TX flow control */
1317         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_TX_FLOWCTL);
1318         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_RX_FLOWCTL);
1319
1320         /* Make sure to strip CRC from received frames */
1321         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_RX_CRC);
1322
1323         /* Turn off magic packet mode */
1324         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_MPACK_ENB);
1325
1326         /* Turn off all VLAN stuff */
1327         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_VLAN_RX|LGE_MODE1_VLAN_TX|
1328             LGE_MODE1_VLAN_STRIP|LGE_MODE1_VLAN_INSERT);
1329
1330         /* Workarond: FIFO overflow */
1331         CSR_WRITE_2(sc, LGE_RXFIFO_HIWAT, 0x3FFF);
1332         CSR_WRITE_4(sc, LGE_IMR, LGE_IMR_SETRST_CTL1|LGE_IMR_RXFIFO_WAT);
1333
1334         /*
1335          * Load the multicast filter.
1336          */
1337         lge_setmulti(sc);
1338
1339         /*
1340          * Enable hardware checksum validation for all received IPv4
1341          * packets, do not reject packets with bad checksums.
1342          */
1343         CSR_WRITE_4(sc, LGE_MODE2, LGE_MODE2_RX_IPCSUM|
1344             LGE_MODE2_RX_TCPCSUM|LGE_MODE2_RX_UDPCSUM|
1345             LGE_MODE2_RX_ERRCSUM);
1346
1347         /*
1348          * Enable the delivery of PHY interrupts based on
1349          * link/speed/duplex status chalges.
1350          */
1351         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_SETRST_CTL0|LGE_MODE1_GMIIPOLL);
1352
1353         /* Enable receiver and transmitter. */
1354         CSR_WRITE_4(sc, LGE_RXDESC_ADDR_HI, 0);
1355         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_SETRST_CTL1|LGE_MODE1_RX_ENB);
1356
1357         CSR_WRITE_4(sc, LGE_TXDESC_ADDR_HI, 0);
1358         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_SETRST_CTL1|LGE_MODE1_TX_ENB);
1359
1360         /*
1361          * Enable interrupts.
1362          */
1363         CSR_WRITE_4(sc, LGE_IMR, LGE_IMR_SETRST_CTL0|
1364             LGE_IMR_SETRST_CTL1|LGE_IMR_INTR_ENB|LGE_INTRS);
1365
1366         lge_ifmedia_upd_locked(ifp);
1367
1368         ifp->if_drv_flags |= IFF_DRV_RUNNING;
1369         ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
1370
1371         callout_reset(&sc->lge_stat_callout, hz, lge_tick, sc);
1372
1373         return;
1374 }
1375
1376 /*
1377  * Set media options.
1378  */
1379 static int
1380 lge_ifmedia_upd(ifp)
1381         struct ifnet            *ifp;
1382 {
1383         struct lge_softc        *sc;
1384
1385         sc = ifp->if_softc;
1386         LGE_LOCK(sc);
1387         lge_ifmedia_upd_locked(ifp);
1388         LGE_UNLOCK(sc);
1389
1390         return(0);
1391 }
1392
1393 static void
1394 lge_ifmedia_upd_locked(ifp)
1395         struct ifnet            *ifp;
1396 {
1397         struct lge_softc        *sc;
1398         struct mii_data         *mii;
1399         struct mii_softc        *miisc;
1400
1401         sc = ifp->if_softc;
1402
1403         LGE_LOCK_ASSERT(sc);
1404         mii = device_get_softc(sc->lge_miibus);
1405         sc->lge_link = 0;
1406         LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
1407                 PHY_RESET(miisc);
1408         mii_mediachg(mii);
1409 }
1410
1411 /*
1412  * Report current media status.
1413  */
1414 static void
1415 lge_ifmedia_sts(ifp, ifmr)
1416         struct ifnet            *ifp;
1417         struct ifmediareq       *ifmr;
1418 {
1419         struct lge_softc        *sc;
1420         struct mii_data         *mii;
1421
1422         sc = ifp->if_softc;
1423
1424         LGE_LOCK(sc);
1425         mii = device_get_softc(sc->lge_miibus);
1426         mii_pollstat(mii);
1427         ifmr->ifm_active = mii->mii_media_active;
1428         ifmr->ifm_status = mii->mii_media_status;
1429         LGE_UNLOCK(sc);
1430
1431         return;
1432 }
1433
1434 static int
1435 lge_ioctl(ifp, command, data)
1436         struct ifnet            *ifp;
1437         u_long                  command;
1438         caddr_t                 data;
1439 {
1440         struct lge_softc        *sc = ifp->if_softc;
1441         struct ifreq            *ifr = (struct ifreq *) data;
1442         struct mii_data         *mii;
1443         int                     error = 0;
1444
1445         switch(command) {
1446         case SIOCSIFMTU:
1447                 LGE_LOCK(sc);
1448                 if (ifr->ifr_mtu > LGE_JUMBO_MTU)
1449                         error = EINVAL;
1450                 else
1451                         ifp->if_mtu = ifr->ifr_mtu;
1452                 LGE_UNLOCK(sc);
1453                 break;
1454         case SIOCSIFFLAGS:
1455                 LGE_LOCK(sc);
1456                 if (ifp->if_flags & IFF_UP) {
1457                         if (ifp->if_drv_flags & IFF_DRV_RUNNING &&
1458                             ifp->if_flags & IFF_PROMISC &&
1459                             !(sc->lge_if_flags & IFF_PROMISC)) {
1460                                 CSR_WRITE_4(sc, LGE_MODE1,
1461                                     LGE_MODE1_SETRST_CTL1|
1462                                     LGE_MODE1_RX_PROMISC);
1463                         } else if (ifp->if_drv_flags & IFF_DRV_RUNNING &&
1464                             !(ifp->if_flags & IFF_PROMISC) &&
1465                             sc->lge_if_flags & IFF_PROMISC) {
1466                                 CSR_WRITE_4(sc, LGE_MODE1,
1467                                     LGE_MODE1_RX_PROMISC);
1468                         } else {
1469                                 ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
1470                                 lge_init_locked(sc);
1471                         }
1472                 } else {
1473                         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
1474                                 lge_stop(sc);
1475                 }
1476                 sc->lge_if_flags = ifp->if_flags;
1477                 LGE_UNLOCK(sc);
1478                 error = 0;
1479                 break;
1480         case SIOCADDMULTI:
1481         case SIOCDELMULTI:
1482                 LGE_LOCK(sc);
1483                 lge_setmulti(sc);
1484                 LGE_UNLOCK(sc);
1485                 error = 0;
1486                 break;
1487         case SIOCGIFMEDIA:
1488         case SIOCSIFMEDIA:
1489                 mii = device_get_softc(sc->lge_miibus);
1490                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
1491                 break;
1492         default:
1493                 error = ether_ioctl(ifp, command, data);
1494                 break;
1495         }
1496
1497         return(error);
1498 }
1499
1500 static void
1501 lge_watchdog(sc)
1502         struct lge_softc        *sc;
1503 {
1504         struct ifnet            *ifp;
1505
1506         LGE_LOCK_ASSERT(sc);
1507         ifp = sc->lge_ifp;
1508
1509         ifp->if_oerrors++;
1510         if_printf(ifp, "watchdog timeout\n");
1511
1512         lge_stop(sc);
1513         lge_reset(sc);
1514         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
1515         lge_init_locked(sc);
1516
1517         if (ifp->if_snd.ifq_head != NULL)
1518                 lge_start_locked(ifp);
1519 }
1520
1521 /*
1522  * Stop the adapter and free any mbufs allocated to the
1523  * RX and TX lists.
1524  */
1525 static void
1526 lge_stop(sc)
1527         struct lge_softc        *sc;
1528 {
1529         register int            i;
1530         struct ifnet            *ifp;
1531
1532         LGE_LOCK_ASSERT(sc);
1533         ifp = sc->lge_ifp;
1534         sc->lge_timer = 0;
1535         callout_stop(&sc->lge_stat_callout);
1536         CSR_WRITE_4(sc, LGE_IMR, LGE_IMR_INTR_ENB);
1537
1538         /* Disable receiver and transmitter. */
1539         CSR_WRITE_4(sc, LGE_MODE1, LGE_MODE1_RX_ENB|LGE_MODE1_TX_ENB);
1540         sc->lge_link = 0;
1541
1542         /*
1543          * Free data in the RX lists.
1544          */
1545         for (i = 0; i < LGE_RX_LIST_CNT; i++) {
1546                 if (sc->lge_ldata->lge_rx_list[i].lge_mbuf != NULL) {
1547                         m_freem(sc->lge_ldata->lge_rx_list[i].lge_mbuf);
1548                         sc->lge_ldata->lge_rx_list[i].lge_mbuf = NULL;
1549                 }
1550         }
1551         bzero((char *)&sc->lge_ldata->lge_rx_list,
1552                 sizeof(sc->lge_ldata->lge_rx_list));
1553
1554         /*
1555          * Free the TX list buffers.
1556          */
1557         for (i = 0; i < LGE_TX_LIST_CNT; i++) {
1558                 if (sc->lge_ldata->lge_tx_list[i].lge_mbuf != NULL) {
1559                         m_freem(sc->lge_ldata->lge_tx_list[i].lge_mbuf);
1560                         sc->lge_ldata->lge_tx_list[i].lge_mbuf = NULL;
1561                 }
1562         }
1563
1564         bzero((char *)&sc->lge_ldata->lge_tx_list,
1565                 sizeof(sc->lge_ldata->lge_tx_list));
1566
1567         ifp->if_drv_flags &= ~(IFF_DRV_RUNNING | IFF_DRV_OACTIVE);
1568
1569         return;
1570 }
1571
1572 /*
1573  * Stop all chip I/O so that the kernel's probe routines don't
1574  * get confused by errant DMAs when rebooting.
1575  */
1576 static int
1577 lge_shutdown(dev)
1578         device_t                dev;
1579 {
1580         struct lge_softc        *sc;
1581
1582         sc = device_get_softc(dev);
1583
1584         LGE_LOCK(sc);
1585         lge_reset(sc);
1586         lge_stop(sc);
1587         LGE_UNLOCK(sc);
1588
1589         return (0);
1590 }