sys/dev/mlx5/mlx5_core/mlx5_eq.c

   1 /*-
   2  * Copyright (c) 2013-2017, Mellanox Technologies, Ltd.  All rights reserved.
   3  *
   4  * Redistribution and use in source and binary forms, with or without
   5  * modification, are permitted provided that the following conditions
   6  * are met:
   7  * 1. Redistributions of source code must retain the above copyright
   8  *    notice, this list of conditions and the following disclaimer.
   9  * 2. Redistributions in binary form must reproduce the above copyright
  10  *    notice, this list of conditions and the following disclaimer in the
  11  *    documentation and/or other materials provided with the distribution.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY AUTHOR AND CONTRIBUTORS `AS IS' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD$
  26  */
  27
  28 #include <linux/interrupt.h>
  29 #include <linux/module.h>
  30 #include <dev/mlx5/port.h>
  31 #include <dev/mlx5/mlx5_ifc.h>
  32 #include <dev/mlx5/mlx5_fpga/core.h>
  33 #include "mlx5_core.h"
  34
  35 #include "opt_rss.h"
  36
  37 #ifdef  RSS
  38 #include <net/rss_config.h>
  39 #include <netinet/in_rss.h>
  40 #endif
  41
  42 enum {
  43         MLX5_EQE_SIZE           = sizeof(struct mlx5_eqe),
  44         MLX5_EQE_OWNER_INIT_VAL = 0x1,
  45 };
  46
  47 enum {
  48         MLX5_NUM_SPARE_EQE      = 0x80,
  49         MLX5_NUM_ASYNC_EQE      = 0x100,
  50         MLX5_NUM_CMD_EQE        = 32,
  51 };
  52
  53 enum {
  54         MLX5_EQ_DOORBEL_OFFSET  = 0x40,
  55 };
  56
  57 #define MLX5_ASYNC_EVENT_MASK ((1ull << MLX5_EVENT_TYPE_PATH_MIG)           | \
  58                                (1ull << MLX5_EVENT_TYPE_COMM_EST)           | \
  59                                (1ull << MLX5_EVENT_TYPE_SQ_DRAINED)         | \
  60                                (1ull << MLX5_EVENT_TYPE_CQ_ERROR)           | \
  61                                (1ull << MLX5_EVENT_TYPE_WQ_CATAS_ERROR)     | \
  62                                (1ull << MLX5_EVENT_TYPE_PATH_MIG_FAILED)    | \
  63                                (1ull << MLX5_EVENT_TYPE_WQ_INVAL_REQ_ERROR) | \
  64                                (1ull << MLX5_EVENT_TYPE_WQ_ACCESS_ERROR)    | \
  65                                (1ull << MLX5_EVENT_TYPE_PORT_CHANGE)        | \
  66                                (1ull << MLX5_EVENT_TYPE_SRQ_CATAS_ERROR)    | \
  67                                (1ull << MLX5_EVENT_TYPE_SRQ_LAST_WQE)       | \
  68                                (1ull << MLX5_EVENT_TYPE_SRQ_RQ_LIMIT))
  69
  70 struct map_eq_in {
  71         u64     mask;
  72         u32     reserved;
  73         u32     unmap_eqn;
  74 };
  75
  76 struct cre_des_eq {
  77         u8      reserved[15];
  78         u8      eqn;
  79 };
  80
  81 /*Function prototype*/
  82 static void mlx5_port_module_event(struct mlx5_core_dev *dev,
  83                                    struct mlx5_eqe *eqe);
  84 static void mlx5_port_general_notification_event(struct mlx5_core_dev *dev,
  85                                                  struct mlx5_eqe *eqe);
  86
  87 static int mlx5_cmd_destroy_eq(struct mlx5_core_dev *dev, u8 eqn)
  88 {
  89         u32 in[MLX5_ST_SZ_DW(destroy_eq_in)] = {0};
  90         u32 out[MLX5_ST_SZ_DW(destroy_eq_out)] = {0};
  91
  92         MLX5_SET(destroy_eq_in, in, opcode, MLX5_CMD_OP_DESTROY_EQ);
  93         MLX5_SET(destroy_eq_in, in, eq_number, eqn);
  94
  95         return mlx5_cmd_exec(dev, in, sizeof(in), out, sizeof(out));
  96 }
  97
  98 static struct mlx5_eqe *get_eqe(struct mlx5_eq *eq, u32 entry)
  99 {
 100         return mlx5_buf_offset(&eq->buf, entry * MLX5_EQE_SIZE);
 101 }
 102
 103 static struct mlx5_eqe *next_eqe_sw(struct mlx5_eq *eq)
 104 {
 105         struct mlx5_eqe *eqe = get_eqe(eq, eq->cons_index & (eq->nent - 1));
 106
 107         return ((eqe->owner & 1) ^ !!(eq->cons_index & eq->nent)) ? NULL : eqe;
 108 }
 109
 110 static const char *eqe_type_str(u8 type)
 111 {
 112         switch (type) {
 113         case MLX5_EVENT_TYPE_COMP:
 114                 return "MLX5_EVENT_TYPE_COMP";
 115         case MLX5_EVENT_TYPE_PATH_MIG:
 116                 return "MLX5_EVENT_TYPE_PATH_MIG";
 117         case MLX5_EVENT_TYPE_COMM_EST:
 118                 return "MLX5_EVENT_TYPE_COMM_EST";
 119         case MLX5_EVENT_TYPE_SQ_DRAINED:
 120                 return "MLX5_EVENT_TYPE_SQ_DRAINED";
 121         case MLX5_EVENT_TYPE_SRQ_LAST_WQE:
 122                 return "MLX5_EVENT_TYPE_SRQ_LAST_WQE";
 123         case MLX5_EVENT_TYPE_SRQ_RQ_LIMIT:
 124                 return "MLX5_EVENT_TYPE_SRQ_RQ_LIMIT";
 125         case MLX5_EVENT_TYPE_CQ_ERROR:
 126                 return "MLX5_EVENT_TYPE_CQ_ERROR";
 127         case MLX5_EVENT_TYPE_WQ_CATAS_ERROR:
 128                 return "MLX5_EVENT_TYPE_WQ_CATAS_ERROR";
 129         case MLX5_EVENT_TYPE_PATH_MIG_FAILED:
 130                 return "MLX5_EVENT_TYPE_PATH_MIG_FAILED";
 131         case MLX5_EVENT_TYPE_WQ_INVAL_REQ_ERROR:
 132                 return "MLX5_EVENT_TYPE_WQ_INVAL_REQ_ERROR";
 133         case MLX5_EVENT_TYPE_WQ_ACCESS_ERROR:
 134                 return "MLX5_EVENT_TYPE_WQ_ACCESS_ERROR";
 135         case MLX5_EVENT_TYPE_SRQ_CATAS_ERROR:
 136                 return "MLX5_EVENT_TYPE_SRQ_CATAS_ERROR";
 137         case MLX5_EVENT_TYPE_INTERNAL_ERROR:
 138                 return "MLX5_EVENT_TYPE_INTERNAL_ERROR";
 139         case MLX5_EVENT_TYPE_PORT_CHANGE:
 140                 return "MLX5_EVENT_TYPE_PORT_CHANGE";
 141         case MLX5_EVENT_TYPE_GPIO_EVENT:
 142                 return "MLX5_EVENT_TYPE_GPIO_EVENT";
 143         case MLX5_EVENT_TYPE_CODING_PORT_MODULE_EVENT:
 144                 return "MLX5_EVENT_TYPE_PORT_MODULE_EVENT";
 145         case MLX5_EVENT_TYPE_TEMP_WARN_EVENT:
 146                 return "MLX5_EVENT_TYPE_TEMP_WARN_EVENT";
 147         case MLX5_EVENT_TYPE_REMOTE_CONFIG:
 148                 return "MLX5_EVENT_TYPE_REMOTE_CONFIG";
 149         case MLX5_EVENT_TYPE_DB_BF_CONGESTION:
 150                 return "MLX5_EVENT_TYPE_DB_BF_CONGESTION";
 151         case MLX5_EVENT_TYPE_STALL_EVENT:
 152                 return "MLX5_EVENT_TYPE_STALL_EVENT";
 153         case MLX5_EVENT_TYPE_CMD:
 154                 return "MLX5_EVENT_TYPE_CMD";
 155         case MLX5_EVENT_TYPE_PAGE_REQUEST:
 156                 return "MLX5_EVENT_TYPE_PAGE_REQUEST";
 157         case MLX5_EVENT_TYPE_NIC_VPORT_CHANGE:
 158                 return "MLX5_EVENT_TYPE_NIC_VPORT_CHANGE";
 159         case MLX5_EVENT_TYPE_FPGA_ERROR:
 160                 return "MLX5_EVENT_TYPE_FPGA_ERROR";
 161         case MLX5_EVENT_TYPE_FPGA_QP_ERROR:
 162                 return "MLX5_EVENT_TYPE_FPGA_QP_ERROR";
 163         case MLX5_EVENT_TYPE_CODING_DCBX_CHANGE_EVENT:
 164                 return "MLX5_EVENT_TYPE_CODING_DCBX_CHANGE_EVENT";
 165         case MLX5_EVENT_TYPE_CODING_GENERAL_NOTIFICATION_EVENT:
 166                 return "MLX5_EVENT_TYPE_CODING_GENERAL_NOTIFICATION_EVENT";
 167         default:
 168                 return "Unrecognized event";
 169         }
 170 }
 171
 172 static enum mlx5_dev_event port_subtype_event(u8 subtype)
 173 {
 174         switch (subtype) {
 175         case MLX5_PORT_CHANGE_SUBTYPE_DOWN:
 176                 return MLX5_DEV_EVENT_PORT_DOWN;
 177         case MLX5_PORT_CHANGE_SUBTYPE_ACTIVE:
 178                 return MLX5_DEV_EVENT_PORT_UP;
 179         case MLX5_PORT_CHANGE_SUBTYPE_INITIALIZED:
 180                 return MLX5_DEV_EVENT_PORT_INITIALIZED;
 181         case MLX5_PORT_CHANGE_SUBTYPE_LID:
 182                 return MLX5_DEV_EVENT_LID_CHANGE;
 183         case MLX5_PORT_CHANGE_SUBTYPE_PKEY:
 184                 return MLX5_DEV_EVENT_PKEY_CHANGE;
 185         case MLX5_PORT_CHANGE_SUBTYPE_GUID:
 186                 return MLX5_DEV_EVENT_GUID_CHANGE;
 187         case MLX5_PORT_CHANGE_SUBTYPE_CLIENT_REREG:
 188                 return MLX5_DEV_EVENT_CLIENT_REREG;
 189         }
 190         return -1;
 191 }
 192
 193 static enum mlx5_dev_event dcbx_subevent(u8 subtype)
 194 {
 195         switch (subtype) {
 196         case MLX5_DCBX_EVENT_SUBTYPE_ERROR_STATE_DCBX:
 197                 return MLX5_DEV_EVENT_ERROR_STATE_DCBX;
 198         case MLX5_DCBX_EVENT_SUBTYPE_REMOTE_CONFIG_CHANGE:
 199                 return MLX5_DEV_EVENT_REMOTE_CONFIG_CHANGE;
 200         case MLX5_DCBX_EVENT_SUBTYPE_LOCAL_OPER_CHANGE:
 201                 return MLX5_DEV_EVENT_LOCAL_OPER_CHANGE;
 202         case MLX5_DCBX_EVENT_SUBTYPE_REMOTE_CONFIG_APP_PRIORITY_CHANGE:
 203                 return MLX5_DEV_EVENT_REMOTE_CONFIG_APPLICATION_PRIORITY_CHANGE;
 204         }
 205         return -1;
 206 }
 207
 208 static void eq_update_ci(struct mlx5_eq *eq, int arm)
 209 {
 210         __be32 __iomem *addr = eq->doorbell + (arm ? 0 : 2);
 211         u32 val = (eq->cons_index & 0xffffff) | (eq->eqn << 24);
 212         __raw_writel((__force u32) cpu_to_be32(val), addr);
 213         /* We still want ordering, just not swabbing, so add a barrier */
 214         mb();
 215 }
 216
 217 static void
 218 mlx5_temp_warning_event(struct mlx5_core_dev *dev, struct mlx5_eqe *eqe)
 219 {
 220
 221         mlx5_core_warn(dev,
 222             "High temperature on sensors with bit set %#jx %#jx",
 223             (uintmax_t)be64_to_cpu(eqe->data.temp_warning.sensor_warning_msb),
 224             (uintmax_t)be64_to_cpu(eqe->data.temp_warning.sensor_warning_lsb));
 225 }
 226
 227 static int mlx5_eq_int(struct mlx5_core_dev *dev, struct mlx5_eq *eq)
 228 {
 229         struct mlx5_eqe *eqe;
 230         int eqes_found = 0;
 231         int set_ci = 0;
 232         u32 cqn;
 233         u32 rsn;
 234         u8 port;
 235
 236         while ((eqe = next_eqe_sw(eq))) {
 237                 /*
 238                  * Make sure we read EQ entry contents after we've
 239                  * checked the ownership bit.
 240                  */
 241                 rmb();
 242
 243                 mlx5_core_dbg(eq->dev, "eqn %d, eqe type %s\n",
 244                               eq->eqn, eqe_type_str(eqe->type));
 245                 switch (eqe->type) {
 246                 case MLX5_EVENT_TYPE_COMP:
 247                         cqn = be32_to_cpu(eqe->data.comp.cqn) & 0xffffff;
 248                         mlx5_cq_completion(dev, cqn);
 249                         break;
 250
 251                 case MLX5_EVENT_TYPE_PATH_MIG:
 252                 case MLX5_EVENT_TYPE_COMM_EST:
 253                 case MLX5_EVENT_TYPE_SQ_DRAINED:
 254                 case MLX5_EVENT_TYPE_SRQ_LAST_WQE:
 255                 case MLX5_EVENT_TYPE_WQ_CATAS_ERROR:
 256                 case MLX5_EVENT_TYPE_PATH_MIG_FAILED:
 257                 case MLX5_EVENT_TYPE_WQ_INVAL_REQ_ERROR:
 258                 case MLX5_EVENT_TYPE_WQ_ACCESS_ERROR:
 259                         rsn = be32_to_cpu(eqe->data.qp_srq.qp_srq_n) & 0xffffff;
 260                         mlx5_core_dbg(dev, "event %s(%d) arrived on resource 0x%x\n",
 261                                       eqe_type_str(eqe->type), eqe->type, rsn);
 262                         mlx5_rsc_event(dev, rsn, eqe->type);
 263                         break;
 264
 265                 case MLX5_EVENT_TYPE_SRQ_RQ_LIMIT:
 266                 case MLX5_EVENT_TYPE_SRQ_CATAS_ERROR:
 267                         rsn = be32_to_cpu(eqe->data.qp_srq.qp_srq_n) & 0xffffff;
 268                         mlx5_core_dbg(dev, "SRQ event %s(%d): srqn 0x%x\n",
 269                                       eqe_type_str(eqe->type), eqe->type, rsn);
 270                         mlx5_srq_event(dev, rsn, eqe->type);
 271                         break;
 272
 273                 case MLX5_EVENT_TYPE_CMD:
 274                         if (dev->state != MLX5_DEVICE_STATE_INTERNAL_ERROR) {
 275                                 mlx5_cmd_comp_handler(dev, be32_to_cpu(eqe->data.cmd.vector),
 276                                     MLX5_CMD_MODE_EVENTS);
 277                         }
 278                         break;
 279
 280                 case MLX5_EVENT_TYPE_PORT_CHANGE:
 281                         port = (eqe->data.port.port >> 4) & 0xf;
 282                         switch (eqe->sub_type) {
 283                         case MLX5_PORT_CHANGE_SUBTYPE_DOWN:
 284                         case MLX5_PORT_CHANGE_SUBTYPE_ACTIVE:
 285                         case MLX5_PORT_CHANGE_SUBTYPE_LID:
 286                         case MLX5_PORT_CHANGE_SUBTYPE_PKEY:
 287                         case MLX5_PORT_CHANGE_SUBTYPE_GUID:
 288                         case MLX5_PORT_CHANGE_SUBTYPE_CLIENT_REREG:
 289                         case MLX5_PORT_CHANGE_SUBTYPE_INITIALIZED:
 290                                 if (dev->event)
 291                                         dev->event(dev, port_subtype_event(eqe->sub_type),
 292                                                    (unsigned long)port);
 293                                 break;
 294                         default:
 295                                 mlx5_core_warn(dev, "Port event with unrecognized subtype: port %d, sub_type %d\n",
 296                                                port, eqe->sub_type);
 297                         }
 298                         break;
 299
 300                 case MLX5_EVENT_TYPE_CODING_DCBX_CHANGE_EVENT:
 301                         port = (eqe->data.port.port >> 4) & 0xf;
 302                         switch (eqe->sub_type) {
 303                         case MLX5_DCBX_EVENT_SUBTYPE_ERROR_STATE_DCBX:
 304                         case MLX5_DCBX_EVENT_SUBTYPE_REMOTE_CONFIG_CHANGE:
 305                         case MLX5_DCBX_EVENT_SUBTYPE_LOCAL_OPER_CHANGE:
 306                         case MLX5_DCBX_EVENT_SUBTYPE_REMOTE_CONFIG_APP_PRIORITY_CHANGE:
 307                                 if (dev->event)
 308                                         dev->event(dev,
 309                                                    dcbx_subevent(eqe->sub_type),
 310                                                    0);
 311                                 break;
 312                         default:
 313                                 mlx5_core_warn(dev,
 314                                                "dcbx event with unrecognized subtype: port %d, sub_type %d\n",
 315                                                port, eqe->sub_type);
 316                         }
 317                         break;
 318
 319                 case MLX5_EVENT_TYPE_CODING_GENERAL_NOTIFICATION_EVENT:
 320                         mlx5_port_general_notification_event(dev, eqe);
 321                         break;
 322
 323                 case MLX5_EVENT_TYPE_CQ_ERROR:
 324                         cqn = be32_to_cpu(eqe->data.cq_err.cqn) & 0xffffff;
 325                         mlx5_core_warn(dev, "CQ error on CQN 0x%x, syndrom 0x%x\n",
 326                                        cqn, eqe->data.cq_err.syndrome);
 327                         mlx5_cq_event(dev, cqn, eqe->type);
 328                         break;
 329
 330                 case MLX5_EVENT_TYPE_PAGE_REQUEST:
 331                         {
 332                                 u16 func_id = be16_to_cpu(eqe->data.req_pages.func_id);
 333                                 s32 npages = be32_to_cpu(eqe->data.req_pages.num_pages);
 334
 335                                 mlx5_core_dbg(dev, "page request for func 0x%x, npages %d\n",
 336                                               func_id, npages);
 337                                 mlx5_core_req_pages_handler(dev, func_id, npages);
 338                         }
 339                         break;
 340
 341                 case MLX5_EVENT_TYPE_CODING_PORT_MODULE_EVENT:
 342                         mlx5_port_module_event(dev, eqe);
 343                         break;
 344
 345                 case MLX5_EVENT_TYPE_NIC_VPORT_CHANGE:
 346                         {
 347                                 struct mlx5_eqe_vport_change *vc_eqe =
 348                                                 &eqe->data.vport_change;
 349                                 u16 vport_num = be16_to_cpu(vc_eqe->vport_num);
 350
 351                                 if (dev->event)
 352                                         dev->event(dev,
 353                                              MLX5_DEV_EVENT_VPORT_CHANGE,
 354                                              (unsigned long)vport_num);
 355                         }
 356                         break;
 357
 358                 case MLX5_EVENT_TYPE_FPGA_ERROR:
 359                 case MLX5_EVENT_TYPE_FPGA_QP_ERROR:
 360                         mlx5_fpga_event(dev, eqe->type, &eqe->data.raw);
 361                         break;
 362                 case MLX5_EVENT_TYPE_TEMP_WARN_EVENT:
 363                         mlx5_temp_warning_event(dev, eqe);
 364                         break;
 365
 366                 default:
 367                         mlx5_core_warn(dev, "Unhandled event 0x%x on EQ 0x%x\n",
 368                                        eqe->type, eq->eqn);
 369                         break;
 370                 }
 371
 372                 ++eq->cons_index;
 373                 eqes_found = 1;
 374                 ++set_ci;
 375
 376                 /* The HCA will think the queue has overflowed if we
 377                  * don't tell it we've been processing events.  We
 378                  * create our EQs with MLX5_NUM_SPARE_EQE extra
 379                  * entries, so we must update our consumer index at
 380                  * least that often.
 381                  */
 382                 if (unlikely(set_ci >= MLX5_NUM_SPARE_EQE)) {
 383                         eq_update_ci(eq, 0);
 384                         set_ci = 0;
 385                 }
 386         }
 387
 388         eq_update_ci(eq, 1);
 389
 390         return eqes_found;
 391 }
 392
 393 static irqreturn_t mlx5_msix_handler(int irq, void *eq_ptr)
 394 {
 395         struct mlx5_eq *eq = eq_ptr;
 396         struct mlx5_core_dev *dev = eq->dev;
 397
 398         mlx5_eq_int(dev, eq);
 399
 400         /* MSI-X vectors always belong to us */
 401         return IRQ_HANDLED;
 402 }
 403
 404 static void init_eq_buf(struct mlx5_eq *eq)
 405 {
 406         struct mlx5_eqe *eqe;
 407         int i;
 408
 409         for (i = 0; i < eq->nent; i++) {
 410                 eqe = get_eqe(eq, i);
 411                 eqe->owner = MLX5_EQE_OWNER_INIT_VAL;
 412         }
 413 }
 414
 415 int mlx5_create_map_eq(struct mlx5_core_dev *dev, struct mlx5_eq *eq, u8 vecidx,
 416                        int nent, u64 mask, const char *name, struct mlx5_uar *uar)
 417 {
 418         u32 out[MLX5_ST_SZ_DW(create_eq_out)] = {0};
 419         struct mlx5_priv *priv = &dev->priv;
 420         __be64 *pas;
 421         void *eqc;
 422         int inlen;
 423         u32 *in;
 424         int err;
 425
 426         eq->nent = roundup_pow_of_two(nent + MLX5_NUM_SPARE_EQE);
 427         eq->cons_index = 0;
 428         err = mlx5_buf_alloc(dev, eq->nent * MLX5_EQE_SIZE, 2 * PAGE_SIZE,
 429                              &eq->buf);
 430         if (err)
 431                 return err;
 432
 433         init_eq_buf(eq);
 434
 435         inlen = MLX5_ST_SZ_BYTES(create_eq_in) +
 436                 MLX5_FLD_SZ_BYTES(create_eq_in, pas[0]) * eq->buf.npages;
 437         in = mlx5_vzalloc(inlen);
 438         if (!in) {
 439                 err = -ENOMEM;
 440                 goto err_buf;
 441         }
 442
 443         pas = (__be64 *)MLX5_ADDR_OF(create_eq_in, in, pas);
 444         mlx5_fill_page_array(&eq->buf, pas);
 445
 446         MLX5_SET(create_eq_in, in, opcode, MLX5_CMD_OP_CREATE_EQ);
 447         MLX5_SET64(create_eq_in, in, event_bitmask, mask);
 448
 449         eqc = MLX5_ADDR_OF(create_eq_in, in, eq_context_entry);
 450         MLX5_SET(eqc, eqc, log_eq_size, ilog2(eq->nent));
 451         MLX5_SET(eqc, eqc, uar_page, uar->index);
 452         MLX5_SET(eqc, eqc, intr, vecidx);
 453         MLX5_SET(eqc, eqc, log_page_size,
 454                  eq->buf.page_shift - MLX5_ADAPTER_PAGE_SHIFT);
 455
 456         err = mlx5_cmd_exec(dev, in, inlen, out, sizeof(out));
 457         if (err)
 458                 goto err_in;
 459
 460         eq->eqn = MLX5_GET(create_eq_out, out, eq_number);
 461         eq->irqn = vecidx;
 462         eq->dev = dev;
 463         eq->doorbell = uar->map + MLX5_EQ_DOORBEL_OFFSET;
 464         snprintf(priv->irq_info[vecidx].name, MLX5_MAX_IRQ_NAME, "%s@pci:%s",
 465                  name, pci_name(dev->pdev));
 466         err = request_irq(priv->msix_arr[vecidx].vector, mlx5_msix_handler, 0,
 467                           priv->irq_info[vecidx].name, eq);
 468         if (err)
 469                 goto err_eq;
 470 #ifdef RSS
 471         if (vecidx >= MLX5_EQ_VEC_COMP_BASE) {
 472                 u8 bucket = vecidx - MLX5_EQ_VEC_COMP_BASE;
 473                 err = bind_irq_to_cpu(priv->msix_arr[vecidx].vector,
 474                                       rss_getcpu(bucket % rss_getnumbuckets()));
 475                 if (err)
 476                         goto err_irq;
 477         }
 478 #else
 479         if (0)
 480                 goto err_irq;
 481 #endif
 482
 483
 484         /* EQs are created in ARMED state
 485          */
 486         eq_update_ci(eq, 1);
 487
 488         kvfree(in);
 489         return 0;
 490
 491 err_irq:
 492         free_irq(priv->msix_arr[vecidx].vector, eq);
 493
 494 err_eq:
 495         mlx5_cmd_destroy_eq(dev, eq->eqn);
 496
 497 err_in:
 498         kvfree(in);
 499
 500 err_buf:
 501         mlx5_buf_free(dev, &eq->buf);
 502         return err;
 503 }
 504 EXPORT_SYMBOL_GPL(mlx5_create_map_eq);
 505
 506 int mlx5_destroy_unmap_eq(struct mlx5_core_dev *dev, struct mlx5_eq *eq)
 507 {
 508         int err;
 509
 510         free_irq(dev->priv.msix_arr[eq->irqn].vector, eq);
 511         err = mlx5_cmd_destroy_eq(dev, eq->eqn);
 512         if (err)
 513                 mlx5_core_warn(dev, "failed to destroy a previously created eq: eqn %d\n",
 514                                eq->eqn);
 515         mlx5_buf_free(dev, &eq->buf);
 516
 517         return err;
 518 }
 519 EXPORT_SYMBOL_GPL(mlx5_destroy_unmap_eq);
 520
 521 int mlx5_eq_init(struct mlx5_core_dev *dev)
 522 {
 523         int err;
 524
 525         spin_lock_init(&dev->priv.eq_table.lock);
 526
 527         err = 0;
 528
 529         return err;
 530 }
 531
 532
 533 void mlx5_eq_cleanup(struct mlx5_core_dev *dev)
 534 {
 535 }
 536
 537 int mlx5_start_eqs(struct mlx5_core_dev *dev)
 538 {
 539         struct mlx5_eq_table *table = &dev->priv.eq_table;
 540         u64 async_event_mask = MLX5_ASYNC_EVENT_MASK;
 541         int err;
 542
 543         if (MLX5_CAP_GEN(dev, port_module_event))
 544                 async_event_mask |= (1ull <<
 545                                      MLX5_EVENT_TYPE_CODING_PORT_MODULE_EVENT);
 546
 547         if (MLX5_CAP_GEN(dev, nic_vport_change_event))
 548                 async_event_mask |= (1ull <<
 549                                      MLX5_EVENT_TYPE_NIC_VPORT_CHANGE);
 550
 551         if (MLX5_CAP_GEN(dev, dcbx))
 552                 async_event_mask |= (1ull <<
 553                                      MLX5_EVENT_TYPE_CODING_DCBX_CHANGE_EVENT);
 554
 555         if (MLX5_CAP_GEN(dev, fpga))
 556                 async_event_mask |= (1ull << MLX5_EVENT_TYPE_FPGA_ERROR) |
 557                                     (1ull << MLX5_EVENT_TYPE_FPGA_QP_ERROR);
 558
 559         if (MLX5_CAP_GEN(dev, temp_warn_event))
 560                 async_event_mask |= (1ull << MLX5_EVENT_TYPE_TEMP_WARN_EVENT);
 561
 562         err = mlx5_create_map_eq(dev, &table->cmd_eq, MLX5_EQ_VEC_CMD,
 563                                  MLX5_NUM_CMD_EQE, 1ull << MLX5_EVENT_TYPE_CMD,
 564                                  "mlx5_cmd_eq", &dev->priv.uuari.uars[0]);
 565         if (err) {
 566                 mlx5_core_warn(dev, "failed to create cmd EQ %d\n", err);
 567                 return err;
 568         }
 569
 570         mlx5_cmd_use_events(dev);
 571
 572         err = mlx5_create_map_eq(dev, &table->async_eq, MLX5_EQ_VEC_ASYNC,
 573                                  MLX5_NUM_ASYNC_EQE, async_event_mask,
 574                                  "mlx5_async_eq", &dev->priv.uuari.uars[0]);
 575         if (err) {
 576                 mlx5_core_warn(dev, "failed to create async EQ %d\n", err);
 577                 goto err1;
 578         }
 579
 580         err = mlx5_create_map_eq(dev, &table->pages_eq,
 581                                  MLX5_EQ_VEC_PAGES,
 582                                  /* TODO: sriov max_vf + */ 1,
 583                                  1 << MLX5_EVENT_TYPE_PAGE_REQUEST, "mlx5_pages_eq",
 584                                  &dev->priv.uuari.uars[0]);
 585         if (err) {
 586                 mlx5_core_warn(dev, "failed to create pages EQ %d\n", err);
 587                 goto err2;
 588         }
 589
 590         return err;
 591
 592 err2:
 593         mlx5_destroy_unmap_eq(dev, &table->async_eq);
 594
 595 err1:
 596         mlx5_cmd_use_polling(dev);
 597         mlx5_destroy_unmap_eq(dev, &table->cmd_eq);
 598         return err;
 599 }
 600
 601 int mlx5_stop_eqs(struct mlx5_core_dev *dev)
 602 {
 603         struct mlx5_eq_table *table = &dev->priv.eq_table;
 604         int err;
 605
 606         err = mlx5_destroy_unmap_eq(dev, &table->pages_eq);
 607         if (err)
 608                 return err;
 609
 610         mlx5_destroy_unmap_eq(dev, &table->async_eq);
 611         mlx5_cmd_use_polling(dev);
 612
 613         err = mlx5_destroy_unmap_eq(dev, &table->cmd_eq);
 614         if (err)
 615                 mlx5_cmd_use_events(dev);
 616
 617         return err;
 618 }
 619
 620 int mlx5_core_eq_query(struct mlx5_core_dev *dev, struct mlx5_eq *eq,
 621                        u32 *out, int outlen)
 622 {
 623         u32 in[MLX5_ST_SZ_DW(query_eq_in)] = {0};
 624
 625         memset(out, 0, outlen);
 626         MLX5_SET(query_eq_in, in, opcode, MLX5_CMD_OP_QUERY_EQ);
 627         MLX5_SET(query_eq_in, in, eq_number, eq->eqn);
 628
 629         return mlx5_cmd_exec(dev, in, sizeof(in), out, outlen);
 630 }
 631 EXPORT_SYMBOL_GPL(mlx5_core_eq_query);
 632
 633 static const char *mlx5_port_module_event_error_type_to_string(u8 error_type)
 634 {
 635         switch (error_type) {
 636         case MLX5_MODULE_EVENT_ERROR_POWER_BUDGET_EXCEEDED:
 637                 return "Power Budget Exceeded";
 638         case MLX5_MODULE_EVENT_ERROR_LONG_RANGE_FOR_NON_MLNX_CABLE_MODULE:
 639                 return "Long Range for non MLNX cable/module";
 640         case MLX5_MODULE_EVENT_ERROR_BUS_STUCK:
 641                 return "Bus stuck(I2C or data shorted)";
 642         case MLX5_MODULE_EVENT_ERROR_NO_EEPROM_RETRY_TIMEOUT:
 643                 return "No EEPROM/retry timeout";
 644         case MLX5_MODULE_EVENT_ERROR_ENFORCE_PART_NUMBER_LIST:
 645                 return "Enforce part number list";
 646         case MLX5_MODULE_EVENT_ERROR_UNSUPPORTED_CABLE:
 647                 return "Unsupported Cable";
 648         case MLX5_MODULE_EVENT_ERROR_HIGH_TEMPERATURE:
 649                 return "High Temperature";
 650         case MLX5_MODULE_EVENT_ERROR_CABLE_IS_SHORTED:
 651                 return "Cable is shorted";
 652         case MLX5_MODULE_EVENT_ERROR_PCIE_SYSTEM_POWER_SLOT_EXCEEDED:
 653                 return "One or more network ports have been powered "
 654                         "down due to insufficient/unadvertised power on "
 655                         "the PCIe slot. Please refer to the card's user "
 656                         "manual for power specifications or contact "
 657                         "Mellanox support.";
 658
 659         default:
 660                 return "Unknown error type";
 661         }
 662 }
 663
 664 unsigned int mlx5_query_module_status(struct mlx5_core_dev *dev, int module_num)
 665 {
 666         if (module_num < 0 || module_num >= MLX5_MAX_PORTS)
 667                 return 0;               /* undefined */
 668         return dev->module_status[module_num];
 669 }
 670
 671 static void mlx5_port_module_event(struct mlx5_core_dev *dev,
 672                                    struct mlx5_eqe *eqe)
 673 {
 674         unsigned int module_num;
 675         unsigned int module_status;
 676         unsigned int error_type;
 677         struct mlx5_eqe_port_module_event *module_event_eqe;
 678         struct pci_dev *pdev = dev->pdev;
 679
 680         module_event_eqe = &eqe->data.port_module_event;
 681
 682         module_num = (unsigned int)module_event_eqe->module;
 683         module_status = (unsigned int)module_event_eqe->module_status &
 684                         PORT_MODULE_EVENT_MODULE_STATUS_MASK;
 685         error_type = (unsigned int)module_event_eqe->error_type &
 686                      PORT_MODULE_EVENT_ERROR_TYPE_MASK;
 687
 688         switch (module_status) {
 689         case MLX5_MODULE_STATUS_PLUGGED_ENABLED:
 690                 device_printf((&pdev->dev)->bsddev, "INFO: ""Module %u, status: plugged and enabled\n", module_num);
 691                 break;
 692
 693         case MLX5_MODULE_STATUS_UNPLUGGED:
 694                 device_printf((&pdev->dev)->bsddev, "INFO: ""Module %u, status: unplugged\n", module_num);
 695                 break;
 696
 697         case MLX5_MODULE_STATUS_ERROR:
 698                 device_printf((&pdev->dev)->bsddev, "INFO: ""Module %u, status: error, %s\n", module_num, mlx5_port_module_event_error_type_to_string(error_type));
 699                 break;
 700
 701         case MLX5_MODULE_STATUS_PLUGGED_DISABLED:
 702                 device_printf((&pdev->dev)->bsddev, "INFO: ""Module %u, status: plugged but disabled\n", module_num);
 703                 break;
 704
 705         default:
 706                 device_printf((&pdev->dev)->bsddev, "INFO: ""Module %u, unknown status\n", module_num);
 707         }
 708         /* store module status */
 709         if (module_num < MLX5_MAX_PORTS)
 710                 dev->module_status[module_num] = module_status;
 711 }
 712
 713 static void mlx5_port_general_notification_event(struct mlx5_core_dev *dev,
 714                                                  struct mlx5_eqe *eqe)
 715 {
 716         u8 port = (eqe->data.port.port >> 4) & 0xf;
 717         u32 rqn = 0;
 718         struct mlx5_eqe_general_notification_event *general_event = NULL;
 719
 720         switch (eqe->sub_type) {
 721         case MLX5_GEN_EVENT_SUBTYPE_DELAY_DROP_TIMEOUT:
 722                 general_event = &eqe->data.general_notifications;
 723                 rqn = be32_to_cpu(general_event->rq_user_index_delay_drop) &
 724                           0xffffff;
 725                 break;
 726         default:
 727                 mlx5_core_warn(dev,
 728                                "general event with unrecognized subtype: port %d, sub_type %d\n",
 729                                port, eqe->sub_type);
 730                 break;
 731         }
 732 }
 733