sys/dev/mlx5/mlx5_en/en.h

   1 /*-
   2  * Copyright (c) 2015-2018 Mellanox Technologies. All rights reserved.
   3  *
   4  * Redistribution and use in source and binary forms, with or without
   5  * modification, are permitted provided that the following conditions
   6  * are met:
   7  * 1. Redistributions of source code must retain the above copyright
   8  *    notice, this list of conditions and the following disclaimer.
   9  * 2. Redistributions in binary form must reproduce the above copyright
  10  *    notice, this list of conditions and the following disclaimer in the
  11  *    documentation and/or other materials provided with the distribution.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY AUTHOR AND CONTRIBUTORS `AS IS' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD$
  26  */
  27
  28 #ifndef _MLX5_EN_H_
  29 #define _MLX5_EN_H_
  30
  31 #include <linux/kmod.h>
  32 #include <linux/page.h>
  33 #include <linux/slab.h>
  34 #include <linux/if_vlan.h>
  35 #include <linux/if_ether.h>
  36 #include <linux/vmalloc.h>
  37 #include <linux/moduleparam.h>
  38 #include <linux/delay.h>
  39 #include <linux/netdevice.h>
  40 #include <linux/etherdevice.h>
  41 #include <linux/ktime.h>
  42 #include <linux/net_dim.h>
  43
  44 #include <netinet/in_systm.h>
  45 #include <netinet/in.h>
  46 #include <netinet/if_ether.h>
  47 #include <netinet/ip.h>
  48 #include <netinet/ip6.h>
  49 #include <netinet/tcp.h>
  50 #include <netinet/tcp_lro.h>
  51 #include <netinet/udp.h>
  52 #include <net/ethernet.h>
  53 #include <sys/buf_ring.h>
  54 #include <sys/kthread.h>
  55
  56 #include "opt_rss.h"
  57
  58 #ifdef  RSS
  59 #include <net/rss_config.h>
  60 #include <netinet/in_rss.h>
  61 #endif
  62
  63 #include <machine/bus.h>
  64
  65 #include <dev/mlx5/driver.h>
  66 #include <dev/mlx5/qp.h>
  67 #include <dev/mlx5/cq.h>
  68 #include <dev/mlx5/port.h>
  69 #include <dev/mlx5/vport.h>
  70 #include <dev/mlx5/diagnostics.h>
  71
  72 #include <dev/mlx5/mlx5_core/wq.h>
  73 #include <dev/mlx5/mlx5_core/transobj.h>
  74 #include <dev/mlx5/mlx5_core/mlx5_core.h>
  75
  76 #define IEEE_8021QAZ_MAX_TCS    8
  77
  78 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x7
  79 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
  80 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xe
  81
  82 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE                0x7
  83 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
  84 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE                0xe
  85
  86 #define MLX5E_MAX_RX_SEGS 7
  87
  88 #ifndef MLX5E_MAX_RX_BYTES
  89 #define MLX5E_MAX_RX_BYTES MCLBYTES
  90 #endif
  91
  92 #if (MLX5E_MAX_RX_SEGS == 1)
  93 /* FreeBSD HW LRO is limited by 16KB - the size of max mbuf */
  94 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 MJUM16BYTES
  95 #else
  96 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ \
  97     MIN(65535, MLX5E_MAX_RX_SEGS * MLX5E_MAX_RX_BYTES)
  98 #endif
  99 #define MLX5E_DIM_DEFAULT_PROFILE 3
 100 #define MLX5E_DIM_MAX_RX_CQ_MODERATION_PKTS_WITH_LRO    16
 101 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 102 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE     0x3
 103 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 104 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 105 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 106 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 107 #define MLX5E_PARAMS_DEFAULT_RX_HASH_LOG_TBL_SZ         0x7
 108 #define MLX5E_CACHELINE_SIZE CACHE_LINE_SIZE
 109 #define MLX5E_HW2SW_MTU(hwmtu) \
 110     ((hwmtu) - (ETHER_HDR_LEN + ETHER_VLAN_ENCAP_LEN + ETHER_CRC_LEN))
 111 #define MLX5E_SW2HW_MTU(swmtu) \
 112     ((swmtu) + (ETHER_HDR_LEN + ETHER_VLAN_ENCAP_LEN + ETHER_CRC_LEN))
 113 #define MLX5E_SW2MB_MTU(swmtu) \
 114     (MLX5E_SW2HW_MTU(swmtu) + MLX5E_NET_IP_ALIGN)
 115 #define MLX5E_MTU_MIN           72      /* Min MTU allowed by the kernel */
 116 #define MLX5E_MTU_MAX           MIN(ETHERMTU_JUMBO, MJUM16BYTES)        /* Max MTU of Ethernet
 117                                                                          * jumbo frames */
 118
 119 #define MLX5E_BUDGET_MAX        8192    /* RX and TX */
 120 #define MLX5E_RX_BUDGET_MAX     256
 121 #define MLX5E_SQ_BF_BUDGET      16
 122 #define MLX5E_SQ_TX_QUEUE_SIZE  4096    /* SQ drbr queue size */
 123
 124 #define MLX5E_MAX_TX_NUM_TC     8       /* units */
 125 #define MLX5E_MAX_TX_HEADER     128     /* bytes */
 126 #define MLX5E_MAX_TX_PAYLOAD_SIZE       65536   /* bytes */
 127 #define MLX5E_MAX_TX_MBUF_SIZE  65536   /* bytes */
 128 #define MLX5E_MAX_TX_MBUF_FRAGS \
 129     ((MLX5_SEND_WQE_MAX_WQEBBS * MLX5_SEND_WQEBB_NUM_DS) - \
 130     (MLX5E_MAX_TX_HEADER / MLX5_SEND_WQE_DS) - \
 131     1 /* the maximum value of the DS counter is 0x3F and not 0x40 */)   /* units */
 132 #define MLX5E_MAX_TX_INLINE \
 133   (MLX5E_MAX_TX_HEADER - sizeof(struct mlx5e_tx_wqe) + \
 134   sizeof(((struct mlx5e_tx_wqe *)0)->eth.inline_hdr_start))     /* bytes */
 135
 136 #define MLX5E_100MB (100000)
 137 #define MLX5E_1GB   (1000000)
 138
 139 MALLOC_DECLARE(M_MLX5EN);
 140
 141 struct mlx5_core_dev;
 142 struct mlx5e_cq;
 143
 144 typedef void (mlx5e_cq_comp_t)(struct mlx5_core_cq *);
 145
 146 #define MLX5E_STATS_COUNT(a,b,c,d) a
 147 #define MLX5E_STATS_VAR(a,b,c,d) b;
 148 #define MLX5E_STATS_DESC(a,b,c,d) c, d,
 149
 150 #define MLX5E_VPORT_STATS(m)                                            \
 151   /* HW counters */                                                     \
 152   m(+1, u64 rx_packets, "rx_packets", "Received packets")               \
 153   m(+1, u64 rx_bytes, "rx_bytes", "Received bytes")                     \
 154   m(+1, u64 tx_packets, "tx_packets", "Transmitted packets")            \
 155   m(+1, u64 tx_bytes, "tx_bytes", "Transmitted bytes")                  \
 156   m(+1, u64 rx_error_packets, "rx_error_packets", "Received error packets") \
 157   m(+1, u64 rx_error_bytes, "rx_error_bytes", "Received error bytes")   \
 158   m(+1, u64 tx_error_packets, "tx_error_packets", "Transmitted error packets") \
 159   m(+1, u64 tx_error_bytes, "tx_error_bytes", "Transmitted error bytes") \
 160   m(+1, u64 rx_unicast_packets, "rx_unicast_packets", "Received unicast packets") \
 161   m(+1, u64 rx_unicast_bytes, "rx_unicast_bytes", "Received unicast bytes") \
 162   m(+1, u64 tx_unicast_packets, "tx_unicast_packets", "Transmitted unicast packets") \
 163   m(+1, u64 tx_unicast_bytes, "tx_unicast_bytes", "Transmitted unicast bytes") \
 164   m(+1, u64 rx_multicast_packets, "rx_multicast_packets", "Received multicast packets") \
 165   m(+1, u64 rx_multicast_bytes, "rx_multicast_bytes", "Received multicast bytes") \
 166   m(+1, u64 tx_multicast_packets, "tx_multicast_packets", "Transmitted multicast packets") \
 167   m(+1, u64 tx_multicast_bytes, "tx_multicast_bytes", "Transmitted multicast bytes") \
 168   m(+1, u64 rx_broadcast_packets, "rx_broadcast_packets", "Received broadcast packets") \
 169   m(+1, u64 rx_broadcast_bytes, "rx_broadcast_bytes", "Received broadcast bytes") \
 170   m(+1, u64 tx_broadcast_packets, "tx_broadcast_packets", "Transmitted broadcast packets") \
 171   m(+1, u64 tx_broadcast_bytes, "tx_broadcast_bytes", "Transmitted broadcast bytes") \
 172   m(+1, u64 rx_out_of_buffer, "rx_out_of_buffer", "Receive out of buffer, no recv wqes events") \
 173   /* SW counters */                                                     \
 174   m(+1, u64 tso_packets, "tso_packets", "Transmitted TSO packets")      \
 175   m(+1, u64 tso_bytes, "tso_bytes", "Transmitted TSO bytes")            \
 176   m(+1, u64 lro_packets, "lro_packets", "Received LRO packets")         \
 177   m(+1, u64 lro_bytes, "lro_bytes", "Received LRO bytes")               \
 178   m(+1, u64 sw_lro_queued, "sw_lro_queued", "Packets queued for SW LRO")        \
 179   m(+1, u64 sw_lro_flushed, "sw_lro_flushed", "Packets flushed from SW LRO")    \
 180   m(+1, u64 rx_csum_good, "rx_csum_good", "Received checksum valid packets") \
 181   m(+1, u64 rx_csum_none, "rx_csum_none", "Received no checksum packets") \
 182   m(+1, u64 tx_csum_offload, "tx_csum_offload", "Transmit checksum offload packets") \
 183   m(+1, u64 tx_queue_dropped, "tx_queue_dropped", "Transmit queue dropped") \
 184   m(+1, u64 tx_defragged, "tx_defragged", "Transmit queue defragged") \
 185   m(+1, u64 rx_wqe_err, "rx_wqe_err", "Receive WQE errors") \
 186   m(+1, u64 tx_jumbo_packets, "tx_jumbo_packets", "TX packets greater than 1518 octets")
 187
 188 #define MLX5E_VPORT_STATS_NUM (0 MLX5E_VPORT_STATS(MLX5E_STATS_COUNT))
 189
 190 struct mlx5e_vport_stats {
 191         struct  sysctl_ctx_list ctx;
 192         u64     arg [0];
 193         MLX5E_VPORT_STATS(MLX5E_STATS_VAR)
 194         u32     rx_out_of_buffer_prev;
 195 };
 196
 197 #define MLX5E_PPORT_IEEE802_3_STATS(m)                                  \
 198   m(+1, u64 frames_tx, "frames_tx", "Frames transmitted")               \
 199   m(+1, u64 frames_rx, "frames_rx", "Frames received")                  \
 200   m(+1, u64 check_seq_err, "check_seq_err", "Sequence errors")          \
 201   m(+1, u64 alignment_err, "alignment_err", "Alignment errors") \
 202   m(+1, u64 octets_tx, "octets_tx", "Bytes transmitted")                \
 203   m(+1, u64 octets_received, "octets_received", "Bytes received")       \
 204   m(+1, u64 multicast_xmitted, "multicast_xmitted", "Multicast transmitted") \
 205   m(+1, u64 broadcast_xmitted, "broadcast_xmitted", "Broadcast transmitted") \
 206   m(+1, u64 multicast_rx, "multicast_rx", "Multicast received") \
 207   m(+1, u64 broadcast_rx, "broadcast_rx", "Broadcast received") \
 208   m(+1, u64 in_range_len_errors, "in_range_len_errors", "In range length errors") \
 209   m(+1, u64 out_of_range_len, "out_of_range_len", "Out of range length errors") \
 210   m(+1, u64 too_long_errors, "too_long_errors", "Too long errors")      \
 211   m(+1, u64 symbol_err, "symbol_err", "Symbol errors")                  \
 212   m(+1, u64 mac_control_tx, "mac_control_tx", "MAC control transmitted") \
 213   m(+1, u64 mac_control_rx, "mac_control_rx", "MAC control received")   \
 214   m(+1, u64 unsupported_op_rx, "unsupported_op_rx", "Unsupported operation received") \
 215   m(+1, u64 pause_ctrl_rx, "pause_ctrl_rx", "Pause control received")   \
 216   m(+1, u64 pause_ctrl_tx, "pause_ctrl_tx", "Pause control transmitted")
 217
 218 #define MLX5E_PPORT_RFC2819_STATS(m)                                    \
 219   m(+1, u64 drop_events, "drop_events", "Dropped events")               \
 220   m(+1, u64 octets, "octets", "Octets")                                 \
 221   m(+1, u64 pkts, "pkts", "Packets")                                    \
 222   m(+1, u64 broadcast_pkts, "broadcast_pkts", "Broadcast packets")      \
 223   m(+1, u64 multicast_pkts, "multicast_pkts", "Multicast packets")      \
 224   m(+1, u64 crc_align_errors, "crc_align_errors", "CRC alignment errors") \
 225   m(+1, u64 undersize_pkts, "undersize_pkts", "Undersized packets")     \
 226   m(+1, u64 oversize_pkts, "oversize_pkts", "Oversized packets")        \
 227   m(+1, u64 fragments, "fragments", "Fragments")                        \
 228   m(+1, u64 jabbers, "jabbers", "Jabbers")                              \
 229   m(+1, u64 collisions, "collisions", "Collisions")
 230
 231 #define MLX5E_PPORT_RFC2819_STATS_DEBUG(m)                              \
 232   m(+1, u64 p64octets, "p64octets", "Bytes")                            \
 233   m(+1, u64 p65to127octets, "p65to127octets", "Bytes")                  \
 234   m(+1, u64 p128to255octets, "p128to255octets", "Bytes")                \
 235   m(+1, u64 p256to511octets, "p256to511octets", "Bytes")                \
 236   m(+1, u64 p512to1023octets, "p512to1023octets", "Bytes")              \
 237   m(+1, u64 p1024to1518octets, "p1024to1518octets", "Bytes")            \
 238   m(+1, u64 p1519to2047octets, "p1519to2047octets", "Bytes")            \
 239   m(+1, u64 p2048to4095octets, "p2048to4095octets", "Bytes")            \
 240   m(+1, u64 p4096to8191octets, "p4096to8191octets", "Bytes")            \
 241   m(+1, u64 p8192to10239octets, "p8192to10239octets", "Bytes")
 242
 243 #define MLX5E_PPORT_RFC2863_STATS_DEBUG(m)                              \
 244   m(+1, u64 in_octets, "in_octets", "In octets")                        \
 245   m(+1, u64 in_ucast_pkts, "in_ucast_pkts", "In unicast packets")       \
 246   m(+1, u64 in_discards, "in_discards", "In discards")                  \
 247   m(+1, u64 in_errors, "in_errors", "In errors")                        \
 248   m(+1, u64 in_unknown_protos, "in_unknown_protos", "In unknown protocols") \
 249   m(+1, u64 out_octets, "out_octets", "Out octets")                     \
 250   m(+1, u64 out_ucast_pkts, "out_ucast_pkts", "Out unicast packets")    \
 251   m(+1, u64 out_discards, "out_discards", "Out discards")               \
 252   m(+1, u64 out_errors, "out_errors", "Out errors")                     \
 253   m(+1, u64 in_multicast_pkts, "in_multicast_pkts", "In multicast packets") \
 254   m(+1, u64 in_broadcast_pkts, "in_broadcast_pkts", "In broadcast packets") \
 255   m(+1, u64 out_multicast_pkts, "out_multicast_pkts", "Out multicast packets") \
 256   m(+1, u64 out_broadcast_pkts, "out_broadcast_pkts", "Out broadcast packets")
 257
 258 #define MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG(m)                                               \
 259   m(+1, u64 time_since_last_clear, "time_since_last_clear",                             \
 260                         "Time since the last counters clear event (msec)")              \
 261   m(+1, u64 symbol_errors, "symbol_errors", "Symbol errors")                            \
 262   m(+1, u64 sync_headers_errors, "sync_headers_errors", "Sync header error counter")    \
 263   m(+1, u64 bip_errors_lane0, "edpl_bip_errors_lane0",                                  \
 264                         "Indicates the number of PRBS errors on lane 0")                \
 265   m(+1, u64 bip_errors_lane1, "edpl_bip_errors_lane1",                                  \
 266                         "Indicates the number of PRBS errors on lane 1")                \
 267   m(+1, u64 bip_errors_lane2, "edpl_bip_errors_lane2",                                  \
 268                         "Indicates the number of PRBS errors on lane 2")                \
 269   m(+1, u64 bip_errors_lane3, "edpl_bip_errors_lane3",                                  \
 270                         "Indicates the number of PRBS errors on lane 3")                \
 271   m(+1, u64 fc_corrected_blocks_lane0, "fc_corrected_blocks_lane0",                     \
 272                         "FEC correctable block counter lane 0")                         \
 273   m(+1, u64 fc_corrected_blocks_lane1, "fc_corrected_blocks_lane1",                     \
 274                         "FEC correctable block counter lane 1")                         \
 275   m(+1, u64 fc_corrected_blocks_lane2, "fc_corrected_blocks_lane2",                     \
 276                         "FEC correctable block counter lane 2")                         \
 277   m(+1, u64 fc_corrected_blocks_lane3, "fc_corrected_blocks_lane3",                     \
 278                         "FEC correctable block counter lane 3")                         \
 279   m(+1, u64 rs_corrected_blocks, "rs_corrected_blocks",                                 \
 280                         "FEC correcable block counter")                                 \
 281   m(+1, u64 rs_uncorrectable_blocks, "rs_uncorrectable_blocks",                         \
 282                         "FEC uncorrecable block counter")                               \
 283   m(+1, u64 rs_no_errors_blocks, "rs_no_errors_blocks",                                 \
 284                         "The number of RS-FEC blocks received that had no errors")      \
 285   m(+1, u64 rs_single_error_blocks, "rs_single_error_blocks",                           \
 286                         "The number of corrected RS-FEC blocks received that had"       \
 287                         "exactly 1 error symbol")                                       \
 288   m(+1, u64 rs_corrected_symbols_total, "rs_corrected_symbols_total",                   \
 289                         "Port FEC corrected symbol counter")                            \
 290   m(+1, u64 rs_corrected_symbols_lane0, "rs_corrected_symbols_lane0",                   \
 291                         "FEC corrected symbol counter lane 0")                          \
 292   m(+1, u64 rs_corrected_symbols_lane1, "rs_corrected_symbols_lane1",                   \
 293                         "FEC corrected symbol counter lane 1")                          \
 294   m(+1, u64 rs_corrected_symbols_lane2, "rs_corrected_symbols_lane2",                   \
 295                         "FEC corrected symbol counter lane 2")                          \
 296   m(+1, u64 rs_corrected_symbols_lane3, "rs_corrected_symbols_lane3",                   \
 297                         "FEC corrected symbol counter lane 3")
 298
 299 /* Per priority statistics for PFC */
 300 #define MLX5E_PPORT_PER_PRIO_STATS_SUB(m,n,p)                   \
 301   m(n, p, +1, u64, rx_octets, "rx_octets", "Received octets")           \
 302   m(n, p, +1, u64, reserved_0, "reserved_0", "Reserved")                \
 303   m(n, p, +1, u64, reserved_1, "reserved_1", "Reserved")                \
 304   m(n, p, +1, u64, reserved_2, "reserved_2", "Reserved")                \
 305   m(n, p, +1, u64, rx_frames, "rx_frames", "Received frames")           \
 306   m(n, p, +1, u64, tx_octets, "tx_octets", "Transmitted octets")        \
 307   m(n, p, +1, u64, reserved_3, "reserved_3", "Reserved")                \
 308   m(n, p, +1, u64, reserved_4, "reserved_4", "Reserved")                \
 309   m(n, p, +1, u64, reserved_5, "reserved_5", "Reserved")                \
 310   m(n, p, +1, u64, tx_frames, "tx_frames", "Transmitted frames")        \
 311   m(n, p, +1, u64, rx_pause, "rx_pause", "Received pause frames")       \
 312   m(n, p, +1, u64, rx_pause_duration, "rx_pause_duration",              \
 313         "Received pause duration")                                      \
 314   m(n, p, +1, u64, tx_pause, "tx_pause", "Transmitted pause frames")    \
 315   m(n, p, +1, u64, tx_pause_duration, "tx_pause_duration",              \
 316         "Transmitted pause duration")                                   \
 317   m(n, p, +1, u64, rx_pause_transition, "rx_pause_transition",          \
 318         "Received pause transitions")                                   \
 319   m(n, p, +1, u64, rx_discards, "rx_discards", "Discarded received frames") \
 320   m(n, p, +1, u64, device_stall_minor_watermark,                        \
 321         "device_stall_minor_watermark", "Device stall minor watermark") \
 322   m(n, p, +1, u64, device_stall_critical_watermark,                     \
 323         "device_stall_critical_watermark", "Device stall critical watermark")
 324
 325 #define MLX5E_PPORT_PER_PRIO_STATS_PREFIX(m,p,c,t,f,s,d) \
 326   m(c, t pri_##p##_##f, "prio" #p "_" s, "Priority " #p " - " d)
 327
 328 #define MLX5E_PPORT_PER_PRIO_STATS_NUM_PRIO 8
 329
 330 #define MLX5E_PPORT_PER_PRIO_STATS(m) \
 331   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,0) \
 332   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,1) \
 333   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,2) \
 334   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,3) \
 335   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,4) \
 336   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,5) \
 337   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,6) \
 338   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,7)
 339
 340 /*
 341  * Make sure to update mlx5e_update_pport_counters()
 342  * when adding a new MLX5E_PPORT_STATS block
 343  */
 344 #define MLX5E_PPORT_STATS(m)                    \
 345   MLX5E_PPORT_PER_PRIO_STATS(m)         \
 346   MLX5E_PPORT_IEEE802_3_STATS(m)                \
 347   MLX5E_PPORT_RFC2819_STATS(m)
 348
 349 #define MLX5E_PORT_STATS_DEBUG(m)               \
 350   MLX5E_PPORT_RFC2819_STATS_DEBUG(m)            \
 351   MLX5E_PPORT_RFC2863_STATS_DEBUG(m)            \
 352   MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG(m)
 353
 354 #define MLX5E_PPORT_IEEE802_3_STATS_NUM \
 355   (0 MLX5E_PPORT_IEEE802_3_STATS(MLX5E_STATS_COUNT))
 356 #define MLX5E_PPORT_RFC2819_STATS_NUM \
 357   (0 MLX5E_PPORT_RFC2819_STATS(MLX5E_STATS_COUNT))
 358 #define MLX5E_PPORT_STATS_NUM \
 359   (0 MLX5E_PPORT_STATS(MLX5E_STATS_COUNT))
 360
 361 #define MLX5E_PPORT_PER_PRIO_STATS_NUM \
 362   (0 MLX5E_PPORT_PER_PRIO_STATS(MLX5E_STATS_COUNT))
 363 #define MLX5E_PPORT_RFC2819_STATS_DEBUG_NUM \
 364   (0 MLX5E_PPORT_RFC2819_STATS_DEBUG(MLX5E_STATS_COUNT))
 365 #define MLX5E_PPORT_RFC2863_STATS_DEBUG_NUM \
 366   (0 MLX5E_PPORT_RFC2863_STATS_DEBUG(MLX5E_STATS_COUNT))
 367 #define MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG_NUM \
 368   (0 MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG(MLX5E_STATS_COUNT))
 369 #define MLX5E_PORT_STATS_DEBUG_NUM \
 370   (0 MLX5E_PORT_STATS_DEBUG(MLX5E_STATS_COUNT))
 371
 372 struct mlx5e_pport_stats {
 373         struct  sysctl_ctx_list ctx;
 374         u64     arg [0];
 375         MLX5E_PPORT_STATS(MLX5E_STATS_VAR)
 376 };
 377
 378 struct mlx5e_port_stats_debug {
 379         struct  sysctl_ctx_list ctx;
 380         u64     arg [0];
 381         MLX5E_PORT_STATS_DEBUG(MLX5E_STATS_VAR)
 382 };
 383
 384 #define MLX5E_RQ_STATS(m)                                       \
 385   m(+1, u64 packets, "packets", "Received packets")             \
 386   m(+1, u64 bytes, "bytes", "Received bytes")                   \
 387   m(+1, u64 csum_none, "csum_none", "Received packets")         \
 388   m(+1, u64 lro_packets, "lro_packets", "Received LRO packets") \
 389   m(+1, u64 lro_bytes, "lro_bytes", "Received LRO bytes")       \
 390   m(+1, u64 sw_lro_queued, "sw_lro_queued", "Packets queued for SW LRO")        \
 391   m(+1, u64 sw_lro_flushed, "sw_lro_flushed", "Packets flushed from SW LRO")    \
 392   m(+1, u64 wqe_err, "wqe_err", "Received packets")
 393
 394 #define MLX5E_RQ_STATS_NUM (0 MLX5E_RQ_STATS(MLX5E_STATS_COUNT))
 395
 396 struct mlx5e_rq_stats {
 397         struct  sysctl_ctx_list ctx;
 398         u64     arg [0];
 399         MLX5E_RQ_STATS(MLX5E_STATS_VAR)
 400 };
 401
 402 #define MLX5E_SQ_STATS(m)                                               \
 403   m(+1, u64 packets, "packets", "Transmitted packets")                  \
 404   m(+1, u64 bytes, "bytes", "Transmitted bytes")                        \
 405   m(+1, u64 tso_packets, "tso_packets", "Transmitted packets")          \
 406   m(+1, u64 tso_bytes, "tso_bytes", "Transmitted bytes")                \
 407   m(+1, u64 csum_offload_none, "csum_offload_none", "Transmitted packets")      \
 408   m(+1, u64 defragged, "defragged", "Transmitted packets")              \
 409   m(+1, u64 dropped, "dropped", "Transmitted packets")                  \
 410   m(+1, u64 nop, "nop", "Transmitted packets")
 411
 412 #define MLX5E_SQ_STATS_NUM (0 MLX5E_SQ_STATS(MLX5E_STATS_COUNT))
 413
 414 struct mlx5e_sq_stats {
 415         struct  sysctl_ctx_list ctx;
 416         u64     arg [0];
 417         MLX5E_SQ_STATS(MLX5E_STATS_VAR)
 418 };
 419
 420 struct mlx5e_stats {
 421         struct mlx5e_vport_stats vport;
 422         struct mlx5e_pport_stats pport;
 423         struct mlx5e_port_stats_debug port_stats_debug;
 424 };
 425
 426 struct mlx5e_rq_param {
 427         u32     rqc [MLX5_ST_SZ_DW(rqc)];
 428         struct mlx5_wq_param wq;
 429 };
 430
 431 struct mlx5e_sq_param {
 432         u32     sqc [MLX5_ST_SZ_DW(sqc)];
 433         struct mlx5_wq_param wq;
 434 };
 435
 436 struct mlx5e_cq_param {
 437         u32     cqc [MLX5_ST_SZ_DW(cqc)];
 438         struct mlx5_wq_param wq;
 439 };
 440
 441 struct mlx5e_params {
 442         u8      log_sq_size;
 443         u8      log_rq_size;
 444         u16     num_channels;
 445         u8      default_vlan_prio;
 446         u8      num_tc;
 447         u8      rx_cq_moderation_mode;
 448         u8      tx_cq_moderation_mode;
 449         u16     rx_cq_moderation_usec;
 450         u16     rx_cq_moderation_pkts;
 451         u16     tx_cq_moderation_usec;
 452         u16     tx_cq_moderation_pkts;
 453         u16     min_rx_wqes;
 454         bool    hw_lro_en;
 455         bool    cqe_zipping_en;
 456         u32     lro_wqe_sz;
 457         u16     rx_hash_log_tbl_sz;
 458         u32     tx_pauseframe_control __aligned(4);
 459         u32     rx_pauseframe_control __aligned(4);
 460         u32     tx_priority_flow_control __aligned(4);
 461         u32     rx_priority_flow_control __aligned(4);
 462         u16     tx_max_inline;
 463         u8      tx_min_inline_mode;
 464         u8      channels_rsss;
 465 };
 466
 467 #define MLX5E_PARAMS(m)                                                 \
 468   m(+1, u64 tx_queue_size_max, "tx_queue_size_max", "Max send queue size") \
 469   m(+1, u64 rx_queue_size_max, "rx_queue_size_max", "Max receive queue size") \
 470   m(+1, u64 tx_queue_size, "tx_queue_size", "Default send queue size")  \
 471   m(+1, u64 rx_queue_size, "rx_queue_size", "Default receive queue size") \
 472   m(+1, u64 channels, "channels", "Default number of channels")         \
 473   m(+1, u64 channels_rsss, "channels_rsss", "Default channels receive side scaling stride") \
 474   m(+1, u64 coalesce_usecs_max, "coalesce_usecs_max", "Maximum usecs for joining packets") \
 475   m(+1, u64 coalesce_pkts_max, "coalesce_pkts_max", "Maximum packets to join") \
 476   m(+1, u64 rx_coalesce_usecs, "rx_coalesce_usecs", "Limit in usec for joining rx packets") \
 477   m(+1, u64 rx_coalesce_pkts, "rx_coalesce_pkts", "Maximum number of rx packets to join") \
 478   m(+1, u64 rx_coalesce_mode, "rx_coalesce_mode", "0: EQE fixed mode 1: CQE fixed mode 2: EQE auto mode 3: CQE auto mode") \
 479   m(+1, u64 tx_coalesce_usecs, "tx_coalesce_usecs", "Limit in usec for joining tx packets") \
 480   m(+1, u64 tx_coalesce_pkts, "tx_coalesce_pkts", "Maximum number of tx packets to join") \
 481   m(+1, u64 tx_coalesce_mode, "tx_coalesce_mode", "0: EQE mode 1: CQE mode") \
 482   m(+1, u64 tx_completion_fact, "tx_completion_fact", "1..MAX: Completion event ratio") \
 483   m(+1, u64 tx_completion_fact_max, "tx_completion_fact_max", "Maximum completion event ratio") \
 484   m(+1, u64 hw_lro, "hw_lro", "set to enable hw_lro") \
 485   m(+1, u64 cqe_zipping, "cqe_zipping", "0 : CQE zipping disabled") \
 486   m(+1, u64 modify_tx_dma, "modify_tx_dma", "0: Enable TX 1: Disable TX") \
 487   m(+1, u64 modify_rx_dma, "modify_rx_dma", "0: Enable RX 1: Disable RX") \
 488   m(+1, u64 diag_pci_enable, "diag_pci_enable", "0: Disabled 1: Enabled") \
 489   m(+1, u64 diag_general_enable, "diag_general_enable", "0: Disabled 1: Enabled") \
 490   m(+1, u64 hw_mtu, "hw_mtu", "Current hardware MTU value") \
 491   m(+1, u64 mc_local_lb, "mc_local_lb", "0: Local multicast loopback enabled 1: Disabled") \
 492   m(+1, u64 uc_local_lb, "uc_local_lb", "0: Local unicast loopback enabled 1: Disabled")
 493
 494
 495 #define MLX5E_PARAMS_NUM (0 MLX5E_PARAMS(MLX5E_STATS_COUNT))
 496
 497 struct mlx5e_params_ethtool {
 498         u64     arg [0];
 499         MLX5E_PARAMS(MLX5E_STATS_VAR)
 500         u64     max_bw_value[IEEE_8021QAZ_MAX_TCS];
 501         u8      max_bw_share[IEEE_8021QAZ_MAX_TCS];
 502         u8      prio_tc[IEEE_8021QAZ_MAX_TCS];
 503         u8      dscp2prio[MLX5_MAX_SUPPORTED_DSCP];
 504         u8      trust_state;
 505 };
 506
 507 /* EEPROM Standards for plug in modules */
 508 #ifndef MLX5E_ETH_MODULE_SFF_8472
 509 #define MLX5E_ETH_MODULE_SFF_8472       0x1
 510 #define MLX5E_ETH_MODULE_SFF_8472_LEN   128
 511 #endif
 512
 513 #ifndef MLX5E_ETH_MODULE_SFF_8636
 514 #define MLX5E_ETH_MODULE_SFF_8636       0x2
 515 #define MLX5E_ETH_MODULE_SFF_8636_LEN   256
 516 #endif
 517
 518 #ifndef MLX5E_ETH_MODULE_SFF_8436
 519 #define MLX5E_ETH_MODULE_SFF_8436       0x3
 520 #define MLX5E_ETH_MODULE_SFF_8436_LEN   256
 521 #endif
 522
 523 /* EEPROM I2C Addresses */
 524 #define MLX5E_I2C_ADDR_LOW              0x50
 525 #define MLX5E_I2C_ADDR_HIGH             0x51
 526
 527 #define MLX5E_EEPROM_LOW_PAGE           0x0
 528 #define MLX5E_EEPROM_HIGH_PAGE          0x3
 529
 530 #define MLX5E_EEPROM_HIGH_PAGE_OFFSET   128
 531 #define MLX5E_EEPROM_PAGE_LENGTH        256
 532
 533 #define MLX5E_EEPROM_INFO_BYTES         0x3
 534
 535 struct mlx5e_cq {
 536         /* data path - accessed per cqe */
 537         struct mlx5_cqwq wq;
 538
 539         /* data path - accessed per HW polling */
 540         struct mlx5_core_cq mcq;
 541
 542         /* control */
 543         struct mlx5e_priv *priv;
 544         struct mlx5_wq_ctrl wq_ctrl;
 545 } __aligned(MLX5E_CACHELINE_SIZE);
 546
 547 struct mlx5e_rq_mbuf {
 548         bus_dmamap_t    dma_map;
 549         caddr_t         data;
 550         struct mbuf     *mbuf;
 551 };
 552
 553 struct mlx5e_rq {
 554         /* data path */
 555         struct mlx5_wq_ll wq;
 556         struct mtx mtx;
 557         bus_dma_tag_t dma_tag;
 558         u32     wqe_sz;
 559         u32     nsegs;
 560         struct mlx5e_rq_mbuf *mbuf;
 561         struct ifnet *ifp;
 562         struct mlx5e_rq_stats stats;
 563         struct mlx5e_cq cq;
 564         struct lro_ctrl lro;
 565         volatile int enabled;
 566         int     ix;
 567
 568         /* Dynamic Interrupt Moderation */
 569         struct net_dim dim;
 570
 571         /* control */
 572         struct mlx5_wq_ctrl wq_ctrl;
 573         u32     rqn;
 574         struct mlx5e_channel *channel;
 575         struct callout watchdog;
 576 } __aligned(MLX5E_CACHELINE_SIZE);
 577
 578 struct mlx5e_sq_mbuf {
 579         bus_dmamap_t dma_map;
 580         struct mbuf *mbuf;
 581         u32     num_bytes;
 582         u32     num_wqebbs;
 583 };
 584
 585 enum {
 586         MLX5E_SQ_READY,
 587         MLX5E_SQ_FULL
 588 };
 589
 590 struct mlx5e_snd_tag {
 591         struct m_snd_tag m_snd_tag;     /* send tag */
 592         u32     type;   /* tag type */
 593 };
 594
 595 struct mlx5e_sq {
 596         /* data path */
 597         struct  mtx lock;
 598         bus_dma_tag_t dma_tag;
 599         struct  mtx comp_lock;
 600
 601         /* dirtied @completion */
 602         u16     cc;
 603
 604         /* dirtied @xmit */
 605         u16     pc __aligned(MLX5E_CACHELINE_SIZE);
 606         u16     bf_offset;
 607         u16     cev_counter;            /* completion event counter */
 608         u16     cev_factor;             /* completion event factor */
 609         u16     cev_next_state;         /* next completion event state */
 610 #define MLX5E_CEV_STATE_INITIAL 0       /* timer not started */
 611 #define MLX5E_CEV_STATE_SEND_NOPS 1     /* send NOPs */
 612 #define MLX5E_CEV_STATE_HOLD_NOPS 2     /* don't send NOPs yet */
 613         u16     running;                /* set if SQ is running */
 614         struct callout cev_callout;
 615         union {
 616                 u32     d32[2];
 617                 u64     d64;
 618         } doorbell;
 619         struct  mlx5e_sq_stats stats;
 620
 621         struct  mlx5e_cq cq;
 622
 623         /* pointers to per packet info: write@xmit, read@completion */
 624         struct  mlx5e_sq_mbuf *mbuf;
 625         struct  buf_ring *br;
 626
 627         /* read only */
 628         struct  mlx5_wq_cyc wq;
 629         struct  mlx5_uar uar;
 630         struct  ifnet *ifp;
 631         u32     sqn;
 632         u32     bf_buf_size;
 633         u32     mkey_be;
 634         u16     max_inline;
 635         u8      min_inline_mode;
 636         u8      min_insert_caps;
 637 #define MLX5E_INSERT_VLAN 1
 638 #define MLX5E_INSERT_NON_VLAN 2
 639
 640         /* control path */
 641         struct  mlx5_wq_ctrl wq_ctrl;
 642         struct  mlx5e_priv *priv;
 643         int     tc;
 644 } __aligned(MLX5E_CACHELINE_SIZE);
 645
 646 static inline bool
 647 mlx5e_sq_has_room_for(struct mlx5e_sq *sq, u16 n)
 648 {
 649         u16 cc = sq->cc;
 650         u16 pc = sq->pc;
 651
 652         return ((sq->wq.sz_m1 & (cc - pc)) >= n || cc == pc);
 653 }
 654
 655 static inline u32
 656 mlx5e_sq_queue_level(struct mlx5e_sq *sq)
 657 {
 658         u16 cc;
 659         u16 pc;
 660
 661         if (sq == NULL)
 662                 return (0);
 663
 664         cc = sq->cc;
 665         pc = sq->pc;
 666
 667         return (((sq->wq.sz_m1 & (pc - cc)) *
 668             IF_SND_QUEUE_LEVEL_MAX) / sq->wq.sz_m1);
 669 }
 670
 671 struct mlx5e_channel {
 672         /* data path */
 673         struct mlx5e_rq rq;
 674         struct mlx5e_snd_tag tag;
 675         struct mlx5e_sq sq[MLX5E_MAX_TX_NUM_TC];
 676         u32     mkey_be;
 677         u8      num_tc;
 678
 679         /* control */
 680         struct mlx5e_priv *priv;
 681         int     ix;
 682         int     cpu;
 683 } __aligned(MLX5E_CACHELINE_SIZE);
 684
 685 enum mlx5e_traffic_types {
 686         MLX5E_TT_IPV4_TCP,
 687         MLX5E_TT_IPV6_TCP,
 688         MLX5E_TT_IPV4_UDP,
 689         MLX5E_TT_IPV6_UDP,
 690         MLX5E_TT_IPV4_IPSEC_AH,
 691         MLX5E_TT_IPV6_IPSEC_AH,
 692         MLX5E_TT_IPV4_IPSEC_ESP,
 693         MLX5E_TT_IPV6_IPSEC_ESP,
 694         MLX5E_TT_IPV4,
 695         MLX5E_TT_IPV6,
 696         MLX5E_TT_ANY,
 697         MLX5E_NUM_TT,
 698 };
 699
 700 enum {
 701         MLX5E_RQT_SPREADING = 0,
 702         MLX5E_RQT_DEFAULT_RQ = 1,
 703         MLX5E_NUM_RQT = 2,
 704 };
 705
 706 struct mlx5_flow_rule;
 707
 708 struct mlx5e_eth_addr_info {
 709         u8      addr [ETH_ALEN + 2];
 710         u32     tt_vec;
 711         /* flow table rule per traffic type */
 712         struct mlx5_flow_rule   *ft_rule[MLX5E_NUM_TT];
 713 };
 714
 715 #define MLX5E_ETH_ADDR_HASH_SIZE (1 << BITS_PER_BYTE)
 716
 717 struct mlx5e_eth_addr_hash_node;
 718
 719 struct mlx5e_eth_addr_hash_head {
 720         struct mlx5e_eth_addr_hash_node *lh_first;
 721 };
 722
 723 struct mlx5e_eth_addr_db {
 724         struct mlx5e_eth_addr_hash_head if_uc[MLX5E_ETH_ADDR_HASH_SIZE];
 725         struct mlx5e_eth_addr_hash_head if_mc[MLX5E_ETH_ADDR_HASH_SIZE];
 726         struct mlx5e_eth_addr_info broadcast;
 727         struct mlx5e_eth_addr_info allmulti;
 728         struct mlx5e_eth_addr_info promisc;
 729         bool    broadcast_enabled;
 730         bool    allmulti_enabled;
 731         bool    promisc_enabled;
 732 };
 733
 734 enum {
 735         MLX5E_STATE_ASYNC_EVENTS_ENABLE,
 736         MLX5E_STATE_OPENED,
 737 };
 738
 739 enum {
 740         MLX5_BW_NO_LIMIT   = 0,
 741         MLX5_100_MBPS_UNIT = 3,
 742         MLX5_GBPS_UNIT     = 4,
 743 };
 744
 745 struct mlx5e_vlan_db {
 746         unsigned long active_vlans[BITS_TO_LONGS(VLAN_N_VID)];
 747         struct mlx5_flow_rule   *active_vlans_ft_rule[VLAN_N_VID];
 748         struct mlx5_flow_rule   *untagged_ft_rule;
 749         struct mlx5_flow_rule   *any_cvlan_ft_rule;
 750         struct mlx5_flow_rule   *any_svlan_ft_rule;
 751         bool    filter_disabled;
 752 };
 753
 754 struct mlx5e_flow_table {
 755         int num_groups;
 756         struct mlx5_flow_table *t;
 757         struct mlx5_flow_group **g;
 758 };
 759
 760 struct mlx5e_flow_tables {
 761         struct mlx5_flow_namespace *ns;
 762         struct mlx5e_flow_table vlan;
 763         struct mlx5e_flow_table main;
 764         struct mlx5e_flow_table inner_rss;
 765 };
 766
 767 #ifdef RATELIMIT
 768 #include "en_rl.h"
 769 #endif
 770
 771 #define MLX5E_TSTMP_PREC 10
 772
 773 struct mlx5e_clbr_point {
 774         uint64_t base_curr;
 775         uint64_t base_prev;
 776         uint64_t clbr_hw_prev;
 777         uint64_t clbr_hw_curr;
 778         u_int clbr_gen;
 779 };
 780
 781 struct mlx5e_priv {
 782         struct mlx5_core_dev *mdev;     /* must be first */
 783
 784         /* priv data path fields - start */
 785         int     order_base_2_num_channels;
 786         int     queue_mapping_channel_mask;
 787         int     num_tc;
 788         int     default_vlan_prio;
 789         /* priv data path fields - end */
 790
 791         unsigned long state;
 792         int     gone;
 793 #define PRIV_LOCK(priv) sx_xlock(&(priv)->state_lock)
 794 #define PRIV_UNLOCK(priv) sx_xunlock(&(priv)->state_lock)
 795 #define PRIV_LOCKED(priv) sx_xlocked(&(priv)->state_lock)
 796         struct sx state_lock;           /* Protects Interface state */
 797         struct mlx5_uar cq_uar;
 798         u32     pdn;
 799         u32     tdn;
 800         struct mlx5_core_mr mr;
 801         volatile unsigned int channel_refs;
 802
 803         u32     tisn[MLX5E_MAX_TX_NUM_TC];
 804         u32     rqtn;
 805         u32     tirn[MLX5E_NUM_TT];
 806
 807         struct mlx5e_flow_tables fts;
 808         struct mlx5e_eth_addr_db eth_addr;
 809         struct mlx5e_vlan_db vlan;
 810
 811         struct mlx5e_params params;
 812         struct mlx5e_params_ethtool params_ethtool;
 813         union mlx5_core_pci_diagnostics params_pci;
 814         union mlx5_core_general_diagnostics params_general;
 815         struct mtx async_events_mtx;    /* sync hw events */
 816         struct work_struct update_stats_work;
 817         struct work_struct update_carrier_work;
 818         struct work_struct set_rx_mode_work;
 819         MLX5_DECLARE_DOORBELL_LOCK(doorbell_lock)
 820
 821         struct ifnet *ifp;
 822         struct sysctl_ctx_list sysctl_ctx;
 823         struct sysctl_oid *sysctl_ifnet;
 824         struct sysctl_oid *sysctl_hw;
 825         int     sysctl_debug;
 826         struct mlx5e_stats stats;
 827         int     counter_set_id;
 828
 829         struct workqueue_struct *wq;
 830
 831         eventhandler_tag vlan_detach;
 832         eventhandler_tag vlan_attach;
 833         struct ifmedia media;
 834         int     media_status_last;
 835         int     media_active_last;
 836
 837         struct callout watchdog;
 838 #ifdef RATELIMIT
 839         struct mlx5e_rl_priv_data rl;
 840 #endif
 841
 842         struct callout tstmp_clbr;
 843         int     clbr_done;
 844         int     clbr_curr;
 845         struct mlx5e_clbr_point clbr_points[2];
 846         u_int   clbr_gen;
 847
 848         struct mlx5e_channel channel[];
 849 };
 850
 851 #define MLX5E_NET_IP_ALIGN 2
 852
 853 struct mlx5e_tx_wqe {
 854         struct mlx5_wqe_ctrl_seg ctrl;
 855         struct mlx5_wqe_eth_seg eth;
 856 };
 857
 858 struct mlx5e_rx_wqe {
 859         struct mlx5_wqe_srq_next_seg next;
 860         struct mlx5_wqe_data_seg data[];
 861 };
 862
 863 /* the size of the structure above must be power of two */
 864 CTASSERT(powerof2(sizeof(struct mlx5e_rx_wqe)));
 865
 866 struct mlx5e_eeprom {
 867         int     lock_bit;
 868         int     i2c_addr;
 869         int     page_num;
 870         int     device_addr;
 871         int     module_num;
 872         int     len;
 873         int     type;
 874         int     page_valid;
 875         u32     *data;
 876 };
 877
 878 #define MLX5E_FLD_MAX(typ, fld) ((1ULL << __mlx5_bit_sz(typ, fld)) - 1ULL)
 879
 880 int     mlx5e_xmit(struct ifnet *, struct mbuf *);
 881
 882 int     mlx5e_open_locked(struct ifnet *);
 883 int     mlx5e_close_locked(struct ifnet *);
 884
 885 void    mlx5e_cq_error_event(struct mlx5_core_cq *mcq, int event);
 886 void    mlx5e_rx_cq_comp(struct mlx5_core_cq *);
 887 void    mlx5e_tx_cq_comp(struct mlx5_core_cq *);
 888 struct mlx5_cqe64 *mlx5e_get_cqe(struct mlx5e_cq *cq);
 889
 890 void    mlx5e_dim_work(struct work_struct *);
 891 void    mlx5e_dim_build_cq_param(struct mlx5e_priv *, struct mlx5e_cq_param *);
 892
 893 int     mlx5e_open_flow_table(struct mlx5e_priv *priv);
 894 void    mlx5e_close_flow_table(struct mlx5e_priv *priv);
 895 void    mlx5e_set_rx_mode_core(struct mlx5e_priv *priv);
 896 void    mlx5e_set_rx_mode_work(struct work_struct *work);
 897
 898 void    mlx5e_vlan_rx_add_vid(void *, struct ifnet *, u16);
 899 void    mlx5e_vlan_rx_kill_vid(void *, struct ifnet *, u16);
 900 void    mlx5e_enable_vlan_filter(struct mlx5e_priv *priv);
 901 void    mlx5e_disable_vlan_filter(struct mlx5e_priv *priv);
 902 int     mlx5e_add_all_vlan_rules(struct mlx5e_priv *priv);
 903 void    mlx5e_del_all_vlan_rules(struct mlx5e_priv *priv);
 904
 905 static inline void
 906 mlx5e_tx_notify_hw(struct mlx5e_sq *sq, u32 *wqe, int bf_sz)
 907 {
 908         u16 ofst = MLX5_BF_OFFSET + sq->bf_offset;
 909
 910         /* ensure wqe is visible to device before updating doorbell record */
 911         wmb();
 912
 913         *sq->wq.db = cpu_to_be32(sq->pc);
 914
 915         /*
 916          * Ensure the doorbell record is visible to device before ringing
 917          * the doorbell:
 918          */
 919         wmb();
 920
 921         if (bf_sz) {
 922                 __iowrite64_copy(sq->uar.bf_map + ofst, wqe, bf_sz);
 923
 924                 /* flush the write-combining mapped buffer */
 925                 wmb();
 926
 927         } else {
 928                 mlx5_write64(wqe, sq->uar.map + ofst,
 929                     MLX5_GET_DOORBELL_LOCK(&sq->priv->doorbell_lock));
 930         }
 931
 932         sq->bf_offset ^= sq->bf_buf_size;
 933 }
 934
 935 static inline void
 936 mlx5e_cq_arm(struct mlx5e_cq *cq, spinlock_t *dblock)
 937 {
 938         struct mlx5_core_cq *mcq;
 939
 940         mcq = &cq->mcq;
 941         mlx5_cq_arm(mcq, MLX5_CQ_DB_REQ_NOT, mcq->uar->map, dblock, cq->wq.cc);
 942 }
 943
 944 static inline void
 945 mlx5e_ref_channel(struct mlx5e_priv *priv)
 946 {
 947
 948         KASSERT(priv->channel_refs < INT_MAX,
 949             ("Channel refs will overflow"));
 950         atomic_fetchadd_int(&priv->channel_refs, 1);
 951 }
 952
 953 static inline void
 954 mlx5e_unref_channel(struct mlx5e_priv *priv)
 955 {
 956
 957         KASSERT(priv->channel_refs > 0,
 958             ("Channel refs is not greater than zero"));
 959         atomic_fetchadd_int(&priv->channel_refs, -1);
 960 }
 961
 962 extern const struct ethtool_ops mlx5e_ethtool_ops;
 963 void    mlx5e_create_ethtool(struct mlx5e_priv *);
 964 void    mlx5e_create_stats(struct sysctl_ctx_list *,
 965     struct sysctl_oid_list *, const char *,
 966     const char **, unsigned, u64 *);
 967 void    mlx5e_send_nop(struct mlx5e_sq *, u32);
 968 void    mlx5e_sq_cev_timeout(void *);
 969 int     mlx5e_refresh_channel_params(struct mlx5e_priv *);
 970 int     mlx5e_open_cq(struct mlx5e_priv *, struct mlx5e_cq_param *,
 971     struct mlx5e_cq *, mlx5e_cq_comp_t *, int eq_ix);
 972 void    mlx5e_close_cq(struct mlx5e_cq *);
 973 void    mlx5e_free_sq_db(struct mlx5e_sq *);
 974 int     mlx5e_alloc_sq_db(struct mlx5e_sq *);
 975 int     mlx5e_enable_sq(struct mlx5e_sq *, struct mlx5e_sq_param *, int tis_num);
 976 int     mlx5e_modify_sq(struct mlx5e_sq *, int curr_state, int next_state);
 977 void    mlx5e_disable_sq(struct mlx5e_sq *);
 978 void    mlx5e_drain_sq(struct mlx5e_sq *);
 979 void    mlx5e_modify_tx_dma(struct mlx5e_priv *priv, uint8_t value);
 980 void    mlx5e_modify_rx_dma(struct mlx5e_priv *priv, uint8_t value);
 981 void    mlx5e_resume_sq(struct mlx5e_sq *sq);
 982 void    mlx5e_update_sq_inline(struct mlx5e_sq *sq);
 983 void    mlx5e_refresh_sq_inline(struct mlx5e_priv *priv);
 984
 985 #endif                                  /* _MLX5_EN_H_ */