sys/dev/mlx5/mlx5_en/en.h

   1 /*-
   2  * Copyright (c) 2015 Mellanox Technologies. All rights reserved.
   3  *
   4  * Redistribution and use in source and binary forms, with or without
   5  * modification, are permitted provided that the following conditions
   6  * are met:
   7  * 1. Redistributions of source code must retain the above copyright
   8  *    notice, this list of conditions and the following disclaimer.
   9  * 2. Redistributions in binary form must reproduce the above copyright
  10  *    notice, this list of conditions and the following disclaimer in the
  11  *    documentation and/or other materials provided with the distribution.
  12  *
  13  * THIS SOFTWARE IS PROVIDED BY AUTHOR AND CONTRIBUTORS `AS IS' AND
  14  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  15  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  16  * ARE DISCLAIMED.  IN NO EVENT SHALL AUTHOR OR CONTRIBUTORS BE LIABLE
  17  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  18  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  19  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  20  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  21  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  22  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  23  * SUCH DAMAGE.
  24  *
  25  * $FreeBSD$
  26  */
  27
  28 #ifndef _MLX5_EN_H_
  29 #define _MLX5_EN_H_
  30
  31 #include <linux/kmod.h>
  32 #include <linux/page.h>
  33 #include <linux/slab.h>
  34 #include <linux/if_vlan.h>
  35 #include <linux/if_ether.h>
  36 #include <linux/vmalloc.h>
  37 #include <linux/moduleparam.h>
  38 #include <linux/delay.h>
  39 #include <linux/netdevice.h>
  40 #include <linux/etherdevice.h>
  41
  42 #include <netinet/in_systm.h>
  43 #include <netinet/in.h>
  44 #include <netinet/if_ether.h>
  45 #include <netinet/ip.h>
  46 #include <netinet/ip6.h>
  47 #include <netinet/tcp.h>
  48 #include <netinet/tcp_lro.h>
  49 #include <netinet/udp.h>
  50 #include <net/ethernet.h>
  51 #include <sys/buf_ring.h>
  52
  53 #include "opt_rss.h"
  54
  55 #ifdef  RSS
  56 #include <net/rss_config.h>
  57 #include <netinet/in_rss.h>
  58 #endif
  59
  60 #include <machine/bus.h>
  61
  62 #include <dev/mlx5/driver.h>
  63 #include <dev/mlx5/qp.h>
  64 #include <dev/mlx5/cq.h>
  65 #include <dev/mlx5/port.h>
  66 #include <dev/mlx5/vport.h>
  67 #include <dev/mlx5/diagnostics.h>
  68
  69 #include <dev/mlx5/mlx5_core/wq.h>
  70 #include <dev/mlx5/mlx5_core/transobj.h>
  71 #include <dev/mlx5/mlx5_core/mlx5_core.h>
  72
  73 #define IEEE_8021QAZ_MAX_TCS    8
  74
  75 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x7
  76 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
  77 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xe
  78
  79 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE                0x7
  80 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
  81 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE                0xe
  82
  83 /* freeBSD HW LRO is limited by 16KB - the size of max mbuf */
  84 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 MJUM16BYTES
  85 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
  86 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE     0x3
  87 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
  88 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
  89 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
  90 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
  91 #define MLX5E_PARAMS_DEFAULT_RX_HASH_LOG_TBL_SZ         0x7
  92 #define MLX5E_CACHELINE_SIZE CACHE_LINE_SIZE
  93 #define MLX5E_HW2SW_MTU(hwmtu) \
  94     ((hwmtu) - (ETHER_HDR_LEN + ETHER_VLAN_ENCAP_LEN + ETHER_CRC_LEN))
  95 #define MLX5E_SW2HW_MTU(swmtu) \
  96     ((swmtu) + (ETHER_HDR_LEN + ETHER_VLAN_ENCAP_LEN + ETHER_CRC_LEN))
  97 #define MLX5E_SW2MB_MTU(swmtu) \
  98     (MLX5E_SW2HW_MTU(swmtu) + MLX5E_NET_IP_ALIGN)
  99 #define MLX5E_MTU_MIN           72      /* Min MTU allowed by the kernel */
 100 #define MLX5E_MTU_MAX           MIN(ETHERMTU_JUMBO, MJUM16BYTES)        /* Max MTU of Ethernet
 101                                                                          * jumbo frames */
 102
 103 #define MLX5E_BUDGET_MAX        8192    /* RX and TX */
 104 #define MLX5E_RX_BUDGET_MAX     256
 105 #define MLX5E_SQ_BF_BUDGET      16
 106 #define MLX5E_SQ_TX_QUEUE_SIZE  4096    /* SQ drbr queue size */
 107
 108 #define MLX5E_MAX_TX_NUM_TC     8       /* units */
 109 #define MLX5E_MAX_TX_HEADER     128     /* bytes */
 110 #define MLX5E_MAX_TX_PAYLOAD_SIZE       65536   /* bytes */
 111 #define MLX5E_MAX_TX_MBUF_SIZE  65536   /* bytes */
 112 #define MLX5E_MAX_TX_MBUF_FRAGS \
 113     ((MLX5_SEND_WQE_MAX_WQEBBS * MLX5_SEND_WQEBB_NUM_DS) - \
 114     (MLX5E_MAX_TX_HEADER / MLX5_SEND_WQE_DS))   /* units */
 115 #define MLX5E_MAX_TX_INLINE \
 116   (MLX5E_MAX_TX_HEADER - sizeof(struct mlx5e_tx_wqe) + \
 117   sizeof(((struct mlx5e_tx_wqe *)0)->eth.inline_hdr_start))     /* bytes */
 118
 119 #define MLX5E_100MB (100000)
 120 #define MLX5E_1GB   (1000000)
 121
 122 MALLOC_DECLARE(M_MLX5EN);
 123
 124 struct mlx5_core_dev;
 125 struct mlx5e_cq;
 126
 127 typedef void (mlx5e_cq_comp_t)(struct mlx5_core_cq *);
 128
 129 #define MLX5E_STATS_COUNT(a,b,c,d) a
 130 #define MLX5E_STATS_VAR(a,b,c,d) b;
 131 #define MLX5E_STATS_DESC(a,b,c,d) c, d,
 132
 133 #define MLX5E_VPORT_STATS(m)                                            \
 134   /* HW counters */                                                     \
 135   m(+1, u64 rx_packets, "rx_packets", "Received packets")               \
 136   m(+1, u64 rx_bytes, "rx_bytes", "Received bytes")                     \
 137   m(+1, u64 tx_packets, "tx_packets", "Transmitted packets")            \
 138   m(+1, u64 tx_bytes, "tx_bytes", "Transmitted bytes")                  \
 139   m(+1, u64 rx_error_packets, "rx_error_packets", "Received error packets") \
 140   m(+1, u64 rx_error_bytes, "rx_error_bytes", "Received error bytes")   \
 141   m(+1, u64 tx_error_packets, "tx_error_packets", "Transmitted error packets") \
 142   m(+1, u64 tx_error_bytes, "tx_error_bytes", "Transmitted error bytes") \
 143   m(+1, u64 rx_unicast_packets, "rx_unicast_packets", "Received unicast packets") \
 144   m(+1, u64 rx_unicast_bytes, "rx_unicast_bytes", "Received unicast bytes") \
 145   m(+1, u64 tx_unicast_packets, "tx_unicast_packets", "Transmitted unicast packets") \
 146   m(+1, u64 tx_unicast_bytes, "tx_unicast_bytes", "Transmitted unicast bytes") \
 147   m(+1, u64 rx_multicast_packets, "rx_multicast_packets", "Received multicast packets") \
 148   m(+1, u64 rx_multicast_bytes, "rx_multicast_bytes", "Received multicast bytes") \
 149   m(+1, u64 tx_multicast_packets, "tx_multicast_packets", "Transmitted multicast packets") \
 150   m(+1, u64 tx_multicast_bytes, "tx_multicast_bytes", "Transmitted multicast bytes") \
 151   m(+1, u64 rx_broadcast_packets, "rx_broadcast_packets", "Received broadcast packets") \
 152   m(+1, u64 rx_broadcast_bytes, "rx_broadcast_bytes", "Received broadcast bytes") \
 153   m(+1, u64 tx_broadcast_packets, "tx_broadcast_packets", "Transmitted broadcast packets") \
 154   m(+1, u64 tx_broadcast_bytes, "tx_broadcast_bytes", "Transmitted broadcast bytes") \
 155   m(+1, u64 rx_out_of_buffer, "rx_out_of_buffer", "Receive out of buffer, no recv wqes events") \
 156   /* SW counters */                                                     \
 157   m(+1, u64 tso_packets, "tso_packets", "Transmitted TSO packets")      \
 158   m(+1, u64 tso_bytes, "tso_bytes", "Transmitted TSO bytes")            \
 159   m(+1, u64 lro_packets, "lro_packets", "Received LRO packets")         \
 160   m(+1, u64 lro_bytes, "lro_bytes", "Received LRO bytes")               \
 161   m(+1, u64 sw_lro_queued, "sw_lro_queued", "Packets queued for SW LRO")        \
 162   m(+1, u64 sw_lro_flushed, "sw_lro_flushed", "Packets flushed from SW LRO")    \
 163   m(+1, u64 rx_csum_good, "rx_csum_good", "Received checksum valid packets") \
 164   m(+1, u64 rx_csum_none, "rx_csum_none", "Received no checksum packets") \
 165   m(+1, u64 tx_csum_offload, "tx_csum_offload", "Transmit checksum offload packets") \
 166   m(+1, u64 tx_queue_dropped, "tx_queue_dropped", "Transmit queue dropped") \
 167   m(+1, u64 tx_defragged, "tx_defragged", "Transmit queue defragged") \
 168   m(+1, u64 rx_wqe_err, "rx_wqe_err", "Receive WQE errors")
 169
 170 #define MLX5E_VPORT_STATS_NUM (0 MLX5E_VPORT_STATS(MLX5E_STATS_COUNT))
 171
 172 struct mlx5e_vport_stats {
 173         struct  sysctl_ctx_list ctx;
 174         u64     arg [0];
 175         MLX5E_VPORT_STATS(MLX5E_STATS_VAR)
 176         u32     rx_out_of_buffer_prev;
 177 };
 178
 179 #define MLX5E_PPORT_IEEE802_3_STATS(m)                                  \
 180   m(+1, u64 frames_tx, "frames_tx", "Frames transmitted")               \
 181   m(+1, u64 frames_rx, "frames_rx", "Frames received")                  \
 182   m(+1, u64 check_seq_err, "check_seq_err", "Sequence errors")          \
 183   m(+1, u64 alignment_err, "alignment_err", "Alignment errors") \
 184   m(+1, u64 octets_tx, "octets_tx", "Bytes transmitted")                \
 185   m(+1, u64 octets_received, "octets_received", "Bytes received")       \
 186   m(+1, u64 multicast_xmitted, "multicast_xmitted", "Multicast transmitted") \
 187   m(+1, u64 broadcast_xmitted, "broadcast_xmitted", "Broadcast transmitted") \
 188   m(+1, u64 multicast_rx, "multicast_rx", "Multicast received") \
 189   m(+1, u64 broadcast_rx, "broadcast_rx", "Broadcast received") \
 190   m(+1, u64 in_range_len_errors, "in_range_len_errors", "In range length errors") \
 191   m(+1, u64 out_of_range_len, "out_of_range_len", "Out of range length errors") \
 192   m(+1, u64 too_long_errors, "too_long_errors", "Too long errors")      \
 193   m(+1, u64 symbol_err, "symbol_err", "Symbol errors")                  \
 194   m(+1, u64 mac_control_tx, "mac_control_tx", "MAC control transmitted") \
 195   m(+1, u64 mac_control_rx, "mac_control_rx", "MAC control received")   \
 196   m(+1, u64 unsupported_op_rx, "unsupported_op_rx", "Unsupported operation received") \
 197   m(+1, u64 pause_ctrl_rx, "pause_ctrl_rx", "Pause control received")   \
 198   m(+1, u64 pause_ctrl_tx, "pause_ctrl_tx", "Pause control transmitted")
 199
 200 #define MLX5E_PPORT_RFC2819_STATS(m)                                    \
 201   m(+1, u64 drop_events, "drop_events", "Dropped events")               \
 202   m(+1, u64 octets, "octets", "Octets")                                 \
 203   m(+1, u64 pkts, "pkts", "Packets")                                    \
 204   m(+1, u64 broadcast_pkts, "broadcast_pkts", "Broadcast packets")      \
 205   m(+1, u64 multicast_pkts, "multicast_pkts", "Multicast packets")      \
 206   m(+1, u64 crc_align_errors, "crc_align_errors", "CRC alignment errors") \
 207   m(+1, u64 undersize_pkts, "undersize_pkts", "Undersized packets")     \
 208   m(+1, u64 oversize_pkts, "oversize_pkts", "Oversized packets")        \
 209   m(+1, u64 fragments, "fragments", "Fragments")                        \
 210   m(+1, u64 jabbers, "jabbers", "Jabbers")                              \
 211   m(+1, u64 collisions, "collisions", "Collisions")
 212
 213 #define MLX5E_PPORT_RFC2819_STATS_DEBUG(m)                              \
 214   m(+1, u64 p64octets, "p64octets", "Bytes")                            \
 215   m(+1, u64 p65to127octets, "p65to127octets", "Bytes")                  \
 216   m(+1, u64 p128to255octets, "p128to255octets", "Bytes")                \
 217   m(+1, u64 p256to511octets, "p256to511octets", "Bytes")                \
 218   m(+1, u64 p512to1023octets, "p512to1023octets", "Bytes")              \
 219   m(+1, u64 p1024to1518octets, "p1024to1518octets", "Bytes")            \
 220   m(+1, u64 p1519to2047octets, "p1519to2047octets", "Bytes")            \
 221   m(+1, u64 p2048to4095octets, "p2048to4095octets", "Bytes")            \
 222   m(+1, u64 p4096to8191octets, "p4096to8191octets", "Bytes")            \
 223   m(+1, u64 p8192to10239octets, "p8192to10239octets", "Bytes")
 224
 225 #define MLX5E_PPORT_RFC2863_STATS_DEBUG(m)                              \
 226   m(+1, u64 in_octets, "in_octets", "In octets")                        \
 227   m(+1, u64 in_ucast_pkts, "in_ucast_pkts", "In unicast packets")       \
 228   m(+1, u64 in_discards, "in_discards", "In discards")                  \
 229   m(+1, u64 in_errors, "in_errors", "In errors")                        \
 230   m(+1, u64 in_unknown_protos, "in_unknown_protos", "In unknown protocols") \
 231   m(+1, u64 out_octets, "out_octets", "Out octets")                     \
 232   m(+1, u64 out_ucast_pkts, "out_ucast_pkts", "Out unicast packets")    \
 233   m(+1, u64 out_discards, "out_discards", "Out discards")               \
 234   m(+1, u64 out_errors, "out_errors", "Out errors")                     \
 235   m(+1, u64 in_multicast_pkts, "in_multicast_pkts", "In multicast packets") \
 236   m(+1, u64 in_broadcast_pkts, "in_broadcast_pkts", "In broadcast packets") \
 237   m(+1, u64 out_multicast_pkts, "out_multicast_pkts", "Out multicast packets") \
 238   m(+1, u64 out_broadcast_pkts, "out_broadcast_pkts", "Out broadcast packets")
 239
 240 #define MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG(m)                                               \
 241   m(+1, u64 time_since_last_clear, "time_since_last_clear",                             \
 242                         "Time since the last counters clear event (msec)")              \
 243   m(+1, u64 symbol_errors, "symbol_errors", "Symbol errors")                            \
 244   m(+1, u64 sync_headers_errors, "sync_headers_errors", "Sync header error counter")    \
 245   m(+1, u64 bip_errors_lane0, "edpl_bip_errors_lane0",                                  \
 246                         "Indicates the number of PRBS errors on lane 0")                \
 247   m(+1, u64 bip_errors_lane1, "edpl_bip_errors_lane1",                                  \
 248                         "Indicates the number of PRBS errors on lane 1")                \
 249   m(+1, u64 bip_errors_lane2, "edpl_bip_errors_lane2",                                  \
 250                         "Indicates the number of PRBS errors on lane 2")                \
 251   m(+1, u64 bip_errors_lane3, "edpl_bip_errors_lane3",                                  \
 252                         "Indicates the number of PRBS errors on lane 3")                \
 253   m(+1, u64 fc_corrected_blocks_lane0, "fc_corrected_blocks_lane0",                     \
 254                         "FEC correctable block counter lane 0")                         \
 255   m(+1, u64 fc_corrected_blocks_lane1, "fc_corrected_blocks_lane1",                     \
 256                         "FEC correctable block counter lane 1")                         \
 257   m(+1, u64 fc_corrected_blocks_lane2, "fc_corrected_blocks_lane2",                     \
 258                         "FEC correctable block counter lane 2")                         \
 259   m(+1, u64 fc_corrected_blocks_lane3, "fc_corrected_blocks_lane3",                     \
 260                         "FEC correctable block counter lane 3")                         \
 261   m(+1, u64 rs_corrected_blocks, "rs_corrected_blocks",                                 \
 262                         "FEC correcable block counter")                                 \
 263   m(+1, u64 rs_uncorrectable_blocks, "rs_uncorrectable_blocks",                         \
 264                         "FEC uncorrecable block counter")                               \
 265   m(+1, u64 rs_no_errors_blocks, "rs_no_errors_blocks",                                 \
 266                         "The number of RS-FEC blocks received that had no errors")      \
 267   m(+1, u64 rs_single_error_blocks, "rs_single_error_blocks",                           \
 268                         "The number of corrected RS-FEC blocks received that had"       \
 269                         "exactly 1 error symbol")                                       \
 270   m(+1, u64 rs_corrected_symbols_total, "rs_corrected_symbols_total",                   \
 271                         "Port FEC corrected symbol counter")                            \
 272   m(+1, u64 rs_corrected_symbols_lane0, "rs_corrected_symbols_lane0",                   \
 273                         "FEC corrected symbol counter lane 0")                          \
 274   m(+1, u64 rs_corrected_symbols_lane1, "rs_corrected_symbols_lane1",                   \
 275                         "FEC corrected symbol counter lane 1")                          \
 276   m(+1, u64 rs_corrected_symbols_lane2, "rs_corrected_symbols_lane2",                   \
 277                         "FEC corrected symbol counter lane 2")                          \
 278   m(+1, u64 rs_corrected_symbols_lane3, "rs_corrected_symbols_lane3",                   \
 279                         "FEC corrected symbol counter lane 3")
 280
 281 /* Per priority statistics for PFC */
 282 #define MLX5E_PPORT_PER_PRIO_STATS_SUB(m,n,p)                   \
 283   m(n, p, +1, u64, rx_octets, "rx_octets", "Received octets")           \
 284   m(n, p, +1, u64, reserved_0, "reserved_0", "Reserved")                \
 285   m(n, p, +1, u64, reserved_1, "reserved_1", "Reserved")                \
 286   m(n, p, +1, u64, reserved_2, "reserved_2", "Reserved")                \
 287   m(n, p, +1, u64, rx_frames, "rx_frames", "Received frames")           \
 288   m(n, p, +1, u64, tx_octets, "tx_octets", "Transmitted octets")        \
 289   m(n, p, +1, u64, reserved_3, "reserved_3", "Reserved")                \
 290   m(n, p, +1, u64, reserved_4, "reserved_4", "Reserved")                \
 291   m(n, p, +1, u64, reserved_5, "reserved_5", "Reserved")                \
 292   m(n, p, +1, u64, tx_frames, "tx_frames", "Transmitted frames")        \
 293   m(n, p, +1, u64, rx_pause, "rx_pause", "Received pause frames")       \
 294   m(n, p, +1, u64, rx_pause_duration, "rx_pause_duration",              \
 295         "Received pause duration")                                      \
 296   m(n, p, +1, u64, tx_pause, "tx_pause", "Transmitted pause frames")    \
 297   m(n, p, +1, u64, tx_pause_duration, "tx_pause_duration",              \
 298         "Transmitted pause duration")                                   \
 299   m(n, p, +1, u64, rx_pause_transition, "rx_pause_transition",          \
 300         "Received pause transitions")                                   \
 301   m(n, p, +1, u64, rx_discards, "rx_discards", "Discarded received frames") \
 302   m(n, p, +1, u64, device_stall_minor_watermark,                        \
 303         "device_stall_minor_watermark", "Device stall minor watermark") \
 304   m(n, p, +1, u64, device_stall_critical_watermark,                     \
 305         "device_stall_critical_watermark", "Device stall critical watermark")
 306
 307 #define MLX5E_PPORT_PER_PRIO_STATS_PREFIX(m,p,c,t,f,s,d) \
 308   m(c, t pri_##p##_##f, "prio" #p "_" s, "Priority " #p " - " d)
 309
 310 #define MLX5E_PPORT_PER_PRIO_STATS_NUM_PRIO 8
 311
 312 #define MLX5E_PPORT_PER_PRIO_STATS(m) \
 313   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,0) \
 314   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,1) \
 315   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,2) \
 316   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,3) \
 317   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,4) \
 318   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,5) \
 319   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,6) \
 320   MLX5E_PPORT_PER_PRIO_STATS_SUB(MLX5E_PPORT_PER_PRIO_STATS_PREFIX,m,7)
 321
 322 /*
 323  * Make sure to update mlx5e_update_pport_counters()
 324  * when adding a new MLX5E_PPORT_STATS block
 325  */
 326 #define MLX5E_PPORT_STATS(m)                    \
 327   MLX5E_PPORT_PER_PRIO_STATS(m)         \
 328   MLX5E_PPORT_IEEE802_3_STATS(m)                \
 329   MLX5E_PPORT_RFC2819_STATS(m)
 330
 331 #define MLX5E_PORT_STATS_DEBUG(m)               \
 332   MLX5E_PPORT_RFC2819_STATS_DEBUG(m)            \
 333   MLX5E_PPORT_RFC2863_STATS_DEBUG(m)            \
 334   MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG(m)
 335
 336 #define MLX5E_PPORT_IEEE802_3_STATS_NUM \
 337   (0 MLX5E_PPORT_IEEE802_3_STATS(MLX5E_STATS_COUNT))
 338 #define MLX5E_PPORT_RFC2819_STATS_NUM \
 339   (0 MLX5E_PPORT_RFC2819_STATS(MLX5E_STATS_COUNT))
 340 #define MLX5E_PPORT_STATS_NUM \
 341   (0 MLX5E_PPORT_STATS(MLX5E_STATS_COUNT))
 342
 343 #define MLX5E_PPORT_PER_PRIO_STATS_NUM \
 344   (0 MLX5E_PPORT_PER_PRIO_STATS(MLX5E_STATS_COUNT))
 345 #define MLX5E_PPORT_RFC2819_STATS_DEBUG_NUM \
 346   (0 MLX5E_PPORT_RFC2819_STATS_DEBUG(MLX5E_STATS_COUNT))
 347 #define MLX5E_PPORT_RFC2863_STATS_DEBUG_NUM \
 348   (0 MLX5E_PPORT_RFC2863_STATS_DEBUG(MLX5E_STATS_COUNT))
 349 #define MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG_NUM \
 350   (0 MLX5E_PPORT_PHYSICAL_LAYER_STATS_DEBUG(MLX5E_STATS_COUNT))
 351 #define MLX5E_PORT_STATS_DEBUG_NUM \
 352   (0 MLX5E_PORT_STATS_DEBUG(MLX5E_STATS_COUNT))
 353
 354 struct mlx5e_pport_stats {
 355         struct  sysctl_ctx_list ctx;
 356         u64     arg [0];
 357         MLX5E_PPORT_STATS(MLX5E_STATS_VAR)
 358 };
 359
 360 struct mlx5e_port_stats_debug {
 361         struct  sysctl_ctx_list ctx;
 362         u64     arg [0];
 363         MLX5E_PORT_STATS_DEBUG(MLX5E_STATS_VAR)
 364 };
 365
 366 #define MLX5E_RQ_STATS(m)                                       \
 367   m(+1, u64 packets, "packets", "Received packets")             \
 368   m(+1, u64 csum_none, "csum_none", "Received packets")         \
 369   m(+1, u64 lro_packets, "lro_packets", "Received packets")     \
 370   m(+1, u64 lro_bytes, "lro_bytes", "Received packets")         \
 371   m(+1, u64 sw_lro_queued, "sw_lro_queued", "Packets queued for SW LRO")        \
 372   m(+1, u64 sw_lro_flushed, "sw_lro_flushed", "Packets flushed from SW LRO")    \
 373   m(+1, u64 wqe_err, "wqe_err", "Received packets")
 374
 375 #define MLX5E_RQ_STATS_NUM (0 MLX5E_RQ_STATS(MLX5E_STATS_COUNT))
 376
 377 struct mlx5e_rq_stats {
 378         struct  sysctl_ctx_list ctx;
 379         u64     arg [0];
 380         MLX5E_RQ_STATS(MLX5E_STATS_VAR)
 381 };
 382
 383 #define MLX5E_SQ_STATS(m)                                               \
 384   m(+1, u64 packets, "packets", "Transmitted packets")                  \
 385   m(+1, u64 tso_packets, "tso_packets", "Transmitted packets")          \
 386   m(+1, u64 tso_bytes, "tso_bytes", "Transmitted bytes")                \
 387   m(+1, u64 csum_offload_none, "csum_offload_none", "Transmitted packets")      \
 388   m(+1, u64 defragged, "defragged", "Transmitted packets")              \
 389   m(+1, u64 dropped, "dropped", "Transmitted packets")                  \
 390   m(+1, u64 nop, "nop", "Transmitted packets")
 391
 392 #define MLX5E_SQ_STATS_NUM (0 MLX5E_SQ_STATS(MLX5E_STATS_COUNT))
 393
 394 struct mlx5e_sq_stats {
 395         struct  sysctl_ctx_list ctx;
 396         u64     arg [0];
 397         MLX5E_SQ_STATS(MLX5E_STATS_VAR)
 398 };
 399
 400 struct mlx5e_stats {
 401         struct mlx5e_vport_stats vport;
 402         struct mlx5e_pport_stats pport;
 403         struct mlx5e_port_stats_debug port_stats_debug;
 404 };
 405
 406 struct mlx5e_rq_param {
 407         u32     rqc [MLX5_ST_SZ_DW(rqc)];
 408         struct mlx5_wq_param wq;
 409 };
 410
 411 struct mlx5e_sq_param {
 412         u32     sqc [MLX5_ST_SZ_DW(sqc)];
 413         struct mlx5_wq_param wq;
 414 };
 415
 416 struct mlx5e_cq_param {
 417         u32     cqc [MLX5_ST_SZ_DW(cqc)];
 418         struct mlx5_wq_param wq;
 419 };
 420
 421 struct mlx5e_params {
 422         u8      log_sq_size;
 423         u8      log_rq_size;
 424         u16     num_channels;
 425         u8      default_vlan_prio;
 426         u8      num_tc;
 427         u8      rx_cq_moderation_mode;
 428         u8      tx_cq_moderation_mode;
 429         u16     rx_cq_moderation_usec;
 430         u16     rx_cq_moderation_pkts;
 431         u16     tx_cq_moderation_usec;
 432         u16     tx_cq_moderation_pkts;
 433         u16     min_rx_wqes;
 434         bool    hw_lro_en;
 435         bool    cqe_zipping_en;
 436         u32     lro_wqe_sz;
 437         u16     rx_hash_log_tbl_sz;
 438         u32     tx_pauseframe_control __aligned(4);
 439         u32     rx_pauseframe_control __aligned(4);
 440         u32     tx_priority_flow_control __aligned(4);
 441         u32     rx_priority_flow_control __aligned(4);
 442 };
 443
 444 #define MLX5E_PARAMS(m)                                                 \
 445   m(+1, u64 tx_queue_size_max, "tx_queue_size_max", "Max send queue size") \
 446   m(+1, u64 rx_queue_size_max, "rx_queue_size_max", "Max receive queue size") \
 447   m(+1, u64 tx_queue_size, "tx_queue_size", "Default send queue size")  \
 448   m(+1, u64 rx_queue_size, "rx_queue_size", "Default receive queue size") \
 449   m(+1, u64 channels, "channels", "Default number of channels")         \
 450   m(+1, u64 coalesce_usecs_max, "coalesce_usecs_max", "Maximum usecs for joining packets") \
 451   m(+1, u64 coalesce_pkts_max, "coalesce_pkts_max", "Maximum packets to join") \
 452   m(+1, u64 rx_coalesce_usecs, "rx_coalesce_usecs", "Limit in usec for joining rx packets") \
 453   m(+1, u64 rx_coalesce_pkts, "rx_coalesce_pkts", "Maximum number of rx packets to join") \
 454   m(+1, u64 rx_coalesce_mode, "rx_coalesce_mode", "0: EQE mode 1: CQE mode") \
 455   m(+1, u64 tx_coalesce_usecs, "tx_coalesce_usecs", "Limit in usec for joining tx packets") \
 456   m(+1, u64 tx_coalesce_pkts, "tx_coalesce_pkts", "Maximum number of tx packets to join") \
 457   m(+1, u64 tx_coalesce_mode, "tx_coalesce_mode", "0: EQE mode 1: CQE mode") \
 458   m(+1, u64 tx_bufring_disable, "tx_bufring_disable", "0: Enable bufring 1: Disable bufring") \
 459   m(+1, u64 tx_completion_fact, "tx_completion_fact", "1..MAX: Completion event ratio") \
 460   m(+1, u64 tx_completion_fact_max, "tx_completion_fact_max", "Maximum completion event ratio") \
 461   m(+1, u64 hw_lro, "hw_lro", "set to enable hw_lro") \
 462   m(+1, u64 cqe_zipping, "cqe_zipping", "0 : CQE zipping disabled") \
 463   m(+1, u64 modify_tx_dma, "modify_tx_dma", "0: Enable TX 1: Disable TX") \
 464   m(+1, u64 modify_rx_dma, "modify_rx_dma", "0: Enable RX 1: Disable RX") \
 465   m(+1, u64 diag_pci_enable, "diag_pci_enable", "0: Disabled 1: Enabled") \
 466   m(+1, u64 diag_general_enable, "diag_general_enable", "0: Disabled 1: Enabled") \
 467   m(+1, u64 hw_mtu, "hw_mtu", "Current hardware MTU value") \
 468   m(+1, u64 mc_local_lb, "mc_local_lb", "0: Local multicast loopback enabled 1: Disabled") \
 469   m(+1, u64 uc_local_lb, "uc_local_lb", "0: Local unicast loopback enabled 1: Disabled")
 470
 471
 472 #define MLX5E_PARAMS_NUM (0 MLX5E_PARAMS(MLX5E_STATS_COUNT))
 473
 474 struct mlx5e_params_ethtool {
 475         u64     arg [0];
 476         MLX5E_PARAMS(MLX5E_STATS_VAR)
 477         u64     max_bw_value[IEEE_8021QAZ_MAX_TCS];
 478         u8      prio_tc[IEEE_8021QAZ_MAX_TCS];
 479 };
 480
 481 /* EEPROM Standards for plug in modules */
 482 #ifndef MLX5E_ETH_MODULE_SFF_8472
 483 #define MLX5E_ETH_MODULE_SFF_8472       0x1
 484 #define MLX5E_ETH_MODULE_SFF_8472_LEN   128
 485 #endif
 486
 487 #ifndef MLX5E_ETH_MODULE_SFF_8636
 488 #define MLX5E_ETH_MODULE_SFF_8636       0x2
 489 #define MLX5E_ETH_MODULE_SFF_8636_LEN   256
 490 #endif
 491
 492 #ifndef MLX5E_ETH_MODULE_SFF_8436
 493 #define MLX5E_ETH_MODULE_SFF_8436       0x3
 494 #define MLX5E_ETH_MODULE_SFF_8436_LEN   256
 495 #endif
 496
 497 /* EEPROM I2C Addresses */
 498 #define MLX5E_I2C_ADDR_LOW              0x50
 499 #define MLX5E_I2C_ADDR_HIGH             0x51
 500
 501 #define MLX5E_EEPROM_LOW_PAGE           0x0
 502 #define MLX5E_EEPROM_HIGH_PAGE          0x3
 503
 504 #define MLX5E_EEPROM_HIGH_PAGE_OFFSET   128
 505 #define MLX5E_EEPROM_PAGE_LENGTH        256
 506
 507 #define MLX5E_EEPROM_INFO_BYTES         0x3
 508
 509 struct mlx5e_cq {
 510         /* data path - accessed per cqe */
 511         struct mlx5_cqwq wq;
 512
 513         /* data path - accessed per HW polling */
 514         struct mlx5_core_cq mcq;
 515
 516         /* control */
 517         struct mlx5e_priv *priv;
 518         struct mlx5_wq_ctrl wq_ctrl;
 519 } __aligned(MLX5E_CACHELINE_SIZE);
 520
 521 struct mlx5e_rq_mbuf {
 522         bus_dmamap_t    dma_map;
 523         caddr_t         data;
 524         struct mbuf     *mbuf;
 525 };
 526
 527 struct mlx5e_rq {
 528         /* data path */
 529         struct mlx5_wq_ll wq;
 530         struct mtx mtx;
 531         bus_dma_tag_t dma_tag;
 532         u32     wqe_sz;
 533         struct mlx5e_rq_mbuf *mbuf;
 534         struct ifnet *ifp;
 535         struct mlx5e_rq_stats stats;
 536         struct mlx5e_cq cq;
 537         struct lro_ctrl lro;
 538         volatile int enabled;
 539         int     ix;
 540
 541         /* control */
 542         struct mlx5_wq_ctrl wq_ctrl;
 543         u32     rqn;
 544         struct mlx5e_channel *channel;
 545         struct callout watchdog;
 546 } __aligned(MLX5E_CACHELINE_SIZE);
 547
 548 struct mlx5e_sq_mbuf {
 549         bus_dmamap_t dma_map;
 550         struct mbuf *mbuf;
 551         u32     num_bytes;
 552         u32     num_wqebbs;
 553 };
 554
 555 enum {
 556         MLX5E_SQ_READY,
 557         MLX5E_SQ_FULL
 558 };
 559
 560 struct mlx5e_sq {
 561         /* data path */
 562         struct  mtx lock;
 563         bus_dma_tag_t dma_tag;
 564         struct  mtx comp_lock;
 565
 566         /* dirtied @completion */
 567         u16     cc;
 568
 569         /* dirtied @xmit */
 570         u16     pc __aligned(MLX5E_CACHELINE_SIZE);
 571         u16     bf_offset;
 572         u16     cev_counter;            /* completion event counter */
 573         u16     cev_factor;             /* completion event factor */
 574         u16     cev_next_state;         /* next completion event state */
 575 #define MLX5E_CEV_STATE_INITIAL 0       /* timer not started */
 576 #define MLX5E_CEV_STATE_SEND_NOPS 1     /* send NOPs */
 577 #define MLX5E_CEV_STATE_HOLD_NOPS 2     /* don't send NOPs yet */
 578         u16     stopped;                /* set if SQ is stopped */
 579         struct callout cev_callout;
 580         union {
 581                 u32     d32[2];
 582                 u64     d64;
 583         } doorbell;
 584         struct  mlx5e_sq_stats stats;
 585
 586         struct  mlx5e_cq cq;
 587         struct  task sq_task;
 588         struct  taskqueue *sq_tq;
 589
 590         /* pointers to per packet info: write@xmit, read@completion */
 591         struct  mlx5e_sq_mbuf *mbuf;
 592         struct  buf_ring *br;
 593
 594         /* read only */
 595         struct  mlx5_wq_cyc wq;
 596         struct  mlx5_uar uar;
 597         struct  ifnet *ifp;
 598         u32     sqn;
 599         u32     bf_buf_size;
 600         u32     mkey_be;
 601
 602         /* control path */
 603         struct  mlx5_wq_ctrl wq_ctrl;
 604         struct  mlx5e_priv *priv;
 605         int     tc;
 606         unsigned int queue_state;
 607 } __aligned(MLX5E_CACHELINE_SIZE);
 608
 609 static inline bool
 610 mlx5e_sq_has_room_for(struct mlx5e_sq *sq, u16 n)
 611 {
 612         u16 cc = sq->cc;
 613         u16 pc = sq->pc;
 614
 615         return ((sq->wq.sz_m1 & (cc - pc)) >= n || cc == pc);
 616 }
 617
 618 struct mlx5e_channel {
 619         /* data path */
 620         struct mlx5e_rq rq;
 621         struct mlx5e_sq sq[MLX5E_MAX_TX_NUM_TC];
 622         struct ifnet *ifp;
 623         u32     mkey_be;
 624         u8      num_tc;
 625
 626         /* control */
 627         struct mlx5e_priv *priv;
 628         int     ix;
 629         int     cpu;
 630 } __aligned(MLX5E_CACHELINE_SIZE);
 631
 632 enum mlx5e_traffic_types {
 633         MLX5E_TT_IPV4_TCP,
 634         MLX5E_TT_IPV6_TCP,
 635         MLX5E_TT_IPV4_UDP,
 636         MLX5E_TT_IPV6_UDP,
 637         MLX5E_TT_IPV4_IPSEC_AH,
 638         MLX5E_TT_IPV6_IPSEC_AH,
 639         MLX5E_TT_IPV4_IPSEC_ESP,
 640         MLX5E_TT_IPV6_IPSEC_ESP,
 641         MLX5E_TT_IPV4,
 642         MLX5E_TT_IPV6,
 643         MLX5E_TT_ANY,
 644         MLX5E_NUM_TT,
 645 };
 646
 647 enum {
 648         MLX5E_RQT_SPREADING = 0,
 649         MLX5E_RQT_DEFAULT_RQ = 1,
 650         MLX5E_NUM_RQT = 2,
 651 };
 652
 653 struct mlx5_flow_rule;
 654
 655 struct mlx5e_eth_addr_info {
 656         u8      addr [ETH_ALEN + 2];
 657         u32     tt_vec;
 658         /* flow table rule per traffic type */
 659         struct mlx5_flow_rule   *ft_rule[MLX5E_NUM_TT];
 660 };
 661
 662 #define MLX5E_ETH_ADDR_HASH_SIZE (1 << BITS_PER_BYTE)
 663
 664 struct mlx5e_eth_addr_hash_node;
 665
 666 struct mlx5e_eth_addr_hash_head {
 667         struct mlx5e_eth_addr_hash_node *lh_first;
 668 };
 669
 670 struct mlx5e_eth_addr_db {
 671         struct mlx5e_eth_addr_hash_head if_uc[MLX5E_ETH_ADDR_HASH_SIZE];
 672         struct mlx5e_eth_addr_hash_head if_mc[MLX5E_ETH_ADDR_HASH_SIZE];
 673         struct mlx5e_eth_addr_info broadcast;
 674         struct mlx5e_eth_addr_info allmulti;
 675         struct mlx5e_eth_addr_info promisc;
 676         bool    broadcast_enabled;
 677         bool    allmulti_enabled;
 678         bool    promisc_enabled;
 679 };
 680
 681 enum {
 682         MLX5E_STATE_ASYNC_EVENTS_ENABLE,
 683         MLX5E_STATE_OPENED,
 684 };
 685
 686 enum {
 687         MLX5_BW_NO_LIMIT   = 0,
 688         MLX5_100_MBPS_UNIT = 3,
 689         MLX5_GBPS_UNIT     = 4,
 690 };
 691
 692 struct mlx5e_vlan_db {
 693         unsigned long active_vlans[BITS_TO_LONGS(VLAN_N_VID)];
 694         struct mlx5_flow_rule   *active_vlans_ft_rule[VLAN_N_VID];
 695         struct mlx5_flow_rule   *untagged_ft_rule;
 696         struct mlx5_flow_rule   *any_cvlan_ft_rule;
 697         struct mlx5_flow_rule   *any_svlan_ft_rule;
 698         bool    filter_disabled;
 699 };
 700
 701 struct mlx5e_flow_table {
 702         int num_groups;
 703         struct mlx5_flow_table *t;
 704         struct mlx5_flow_group **g;
 705 };
 706
 707 struct mlx5e_flow_tables {
 708         struct mlx5_flow_namespace *ns;
 709         struct mlx5e_flow_table vlan;
 710         struct mlx5e_flow_table main;
 711         struct mlx5e_flow_table inner_rss;
 712 };
 713
 714 struct mlx5e_priv {
 715         struct mlx5_core_dev *mdev;     /* must be first */
 716
 717         /* priv data path fields - start */
 718         int     order_base_2_num_channels;
 719         int     queue_mapping_channel_mask;
 720         int     num_tc;
 721         int     default_vlan_prio;
 722         /* priv data path fields - end */
 723
 724         unsigned long state;
 725         int     gone;
 726 #define PRIV_LOCK(priv) sx_xlock(&(priv)->state_lock)
 727 #define PRIV_UNLOCK(priv) sx_xunlock(&(priv)->state_lock)
 728 #define PRIV_LOCKED(priv) sx_xlocked(&(priv)->state_lock)
 729         struct sx state_lock;           /* Protects Interface state */
 730         struct mlx5_uar cq_uar;
 731         u32     pdn;
 732         u32     tdn;
 733         struct mlx5_core_mr mr;
 734
 735         struct mlx5e_channel *volatile *channel;
 736         u32     tisn[MLX5E_MAX_TX_NUM_TC];
 737         u32     rqtn;
 738         u32     tirn[MLX5E_NUM_TT];
 739
 740         struct mlx5e_flow_tables fts;
 741         struct mlx5e_eth_addr_db eth_addr;
 742         struct mlx5e_vlan_db vlan;
 743
 744         struct mlx5e_params params;
 745         struct mlx5e_params_ethtool params_ethtool;
 746         union mlx5_core_pci_diagnostics params_pci;
 747         union mlx5_core_general_diagnostics params_general;
 748         struct mtx async_events_mtx;    /* sync hw events */
 749         struct work_struct update_stats_work;
 750         struct work_struct update_carrier_work;
 751         struct work_struct set_rx_mode_work;
 752         MLX5_DECLARE_DOORBELL_LOCK(doorbell_lock)
 753
 754         struct ifnet *ifp;
 755         struct sysctl_ctx_list sysctl_ctx;
 756         struct sysctl_oid *sysctl_ifnet;
 757         struct sysctl_oid *sysctl_hw;
 758         int     sysctl_debug;
 759         struct mlx5e_stats stats;
 760         int     counter_set_id;
 761
 762         struct workqueue_struct *wq;
 763
 764         eventhandler_tag vlan_detach;
 765         eventhandler_tag vlan_attach;
 766         struct ifmedia media;
 767         int     media_status_last;
 768         int     media_active_last;
 769
 770         struct callout watchdog;
 771 };
 772
 773 #define MLX5E_NET_IP_ALIGN 2
 774
 775 struct mlx5e_tx_wqe {
 776         struct mlx5_wqe_ctrl_seg ctrl;
 777         struct mlx5_wqe_eth_seg eth;
 778 };
 779
 780 struct mlx5e_rx_wqe {
 781         struct mlx5_wqe_srq_next_seg next;
 782         struct mlx5_wqe_data_seg data;
 783 };
 784
 785 struct mlx5e_eeprom {
 786         int     lock_bit;
 787         int     i2c_addr;
 788         int     page_num;
 789         int     device_addr;
 790         int     module_num;
 791         int     len;
 792         int     type;
 793         int     page_valid;
 794         u32     *data;
 795 };
 796
 797 /*
 798  * This structure contains rate limit extension to the IEEE 802.1Qaz ETS
 799  * managed object.
 800  * Values are 64 bits long and specified in Kbps to enable usage over both
 801  * slow and very fast networks.
 802  *
 803  * @tc_maxrate: maximal tc tx bandwidth indexed by traffic class
 804  */
 805 struct ieee_maxrate {
 806         __u64   tc_maxrate[IEEE_8021QAZ_MAX_TCS];
 807 };
 808
 809
 810 #define MLX5E_FLD_MAX(typ, fld) ((1ULL << __mlx5_bit_sz(typ, fld)) - 1ULL)
 811
 812 int     mlx5e_xmit(struct ifnet *, struct mbuf *);
 813
 814 int     mlx5e_open_locked(struct ifnet *);
 815 int     mlx5e_close_locked(struct ifnet *);
 816
 817 void    mlx5e_cq_error_event(struct mlx5_core_cq *mcq, int event);
 818 void    mlx5e_rx_cq_comp(struct mlx5_core_cq *);
 819 void    mlx5e_tx_cq_comp(struct mlx5_core_cq *);
 820 struct mlx5_cqe64 *mlx5e_get_cqe(struct mlx5e_cq *cq);
 821 void    mlx5e_tx_que(void *context, int pending);
 822
 823 int     mlx5e_open_flow_table(struct mlx5e_priv *priv);
 824 void    mlx5e_close_flow_table(struct mlx5e_priv *priv);
 825 void    mlx5e_set_rx_mode_core(struct mlx5e_priv *priv);
 826 void    mlx5e_set_rx_mode_work(struct work_struct *work);
 827
 828 void    mlx5e_vlan_rx_add_vid(void *, struct ifnet *, u16);
 829 void    mlx5e_vlan_rx_kill_vid(void *, struct ifnet *, u16);
 830 void    mlx5e_enable_vlan_filter(struct mlx5e_priv *priv);
 831 void    mlx5e_disable_vlan_filter(struct mlx5e_priv *priv);
 832 int     mlx5e_add_all_vlan_rules(struct mlx5e_priv *priv);
 833 void    mlx5e_del_all_vlan_rules(struct mlx5e_priv *priv);
 834
 835 static inline void
 836 mlx5e_tx_notify_hw(struct mlx5e_sq *sq, u32 *wqe, int bf_sz)
 837 {
 838         u16 ofst = MLX5_BF_OFFSET + sq->bf_offset;
 839
 840         /* ensure wqe is visible to device before updating doorbell record */
 841         wmb();
 842
 843         *sq->wq.db = cpu_to_be32(sq->pc);
 844
 845         /*
 846          * Ensure the doorbell record is visible to device before ringing
 847          * the doorbell:
 848          */
 849         wmb();
 850
 851         if (bf_sz) {
 852                 __iowrite64_copy(sq->uar.bf_map + ofst, wqe, bf_sz);
 853
 854                 /* flush the write-combining mapped buffer */
 855                 wmb();
 856
 857         } else {
 858                 mlx5_write64(wqe, sq->uar.map + ofst,
 859                     MLX5_GET_DOORBELL_LOCK(&sq->priv->doorbell_lock));
 860         }
 861
 862         sq->bf_offset ^= sq->bf_buf_size;
 863 }
 864
 865 static inline void
 866 mlx5e_cq_arm(struct mlx5e_cq *cq, spinlock_t *dblock)
 867 {
 868         struct mlx5_core_cq *mcq;
 869
 870         mcq = &cq->mcq;
 871         mlx5_cq_arm(mcq, MLX5_CQ_DB_REQ_NOT, mcq->uar->map, dblock, cq->wq.cc);
 872 }
 873
 874 extern const struct ethtool_ops mlx5e_ethtool_ops;
 875 void    mlx5e_create_ethtool(struct mlx5e_priv *);
 876 void    mlx5e_create_stats(struct sysctl_ctx_list *,
 877     struct sysctl_oid_list *, const char *,
 878     const char **, unsigned, u64 *);
 879 void    mlx5e_send_nop(struct mlx5e_sq *, u32);
 880 void    mlx5e_sq_cev_timeout(void *);
 881 int     mlx5e_refresh_channel_params(struct mlx5e_priv *);
 882 int     mlx5e_open_cq(struct mlx5e_priv *, struct mlx5e_cq_param *,
 883     struct mlx5e_cq *, mlx5e_cq_comp_t *, int eq_ix);
 884 void    mlx5e_close_cq(struct mlx5e_cq *);
 885 void    mlx5e_free_sq_db(struct mlx5e_sq *);
 886 int     mlx5e_alloc_sq_db(struct mlx5e_sq *);
 887 int     mlx5e_enable_sq(struct mlx5e_sq *, struct mlx5e_sq_param *, int tis_num);
 888 int     mlx5e_modify_sq(struct mlx5e_sq *, int curr_state, int next_state);
 889 void    mlx5e_disable_sq(struct mlx5e_sq *);
 890 void    mlx5e_drain_sq(struct mlx5e_sq *);
 891 void    mlx5e_modify_tx_dma(struct mlx5e_priv *priv, uint8_t value);
 892 void    mlx5e_modify_rx_dma(struct mlx5e_priv *priv, uint8_t value);
 893 void    mlx5e_resume_sq(struct mlx5e_sq *sq);
 894
 895 #endif                                  /* _MLX5_EN_H_ */