sys/dev/pci/pci_pci.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-3-Clause
   3  *
   4  * Copyright (c) 1994,1995 Stefan Esser, Wolfgang StanglMeier
   5  * Copyright (c) 2000 Michael Smith <msmith@freebsd.org>
   6  * Copyright (c) 2000 BSDi
   7  * All rights reserved.
   8  *
   9  * Redistribution and use in source and binary forms, with or without
  10  * modification, are permitted provided that the following conditions
  11  * are met:
  12  * 1. Redistributions of source code must retain the above copyright
  13  *    notice, this list of conditions and the following disclaimer.
  14  * 2. Redistributions in binary form must reproduce the above copyright
  15  *    notice, this list of conditions and the following disclaimer in the
  16  *    documentation and/or other materials provided with the distribution.
  17  * 3. The name of the author may not be used to endorse or promote products
  18  *    derived from this software without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  24  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  25  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  26  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  27  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  28  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  29  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  30  * SUCH DAMAGE.
  31  */
  32
  33 #include <sys/cdefs.h>
  34 __FBSDID("$FreeBSD$");
  35
  36 /*
  37  * PCI:PCI bridge support.
  38  */
  39
  40 #include "opt_pci.h"
  41
  42 #include <sys/param.h>
  43 #include <sys/bus.h>
  44 #include <sys/kernel.h>
  45 #include <sys/lock.h>
  46 #include <sys/malloc.h>
  47 #include <sys/module.h>
  48 #include <sys/mutex.h>
  49 #include <sys/pciio.h>
  50 #include <sys/rman.h>
  51 #include <sys/sysctl.h>
  52 #include <sys/systm.h>
  53 #include <sys/taskqueue.h>
  54
  55 #include <dev/pci/pcivar.h>
  56 #include <dev/pci/pcireg.h>
  57 #include <dev/pci/pci_private.h>
  58 #include <dev/pci/pcib_private.h>
  59
  60 #include "pcib_if.h"
  61
  62 static int              pcib_probe(device_t dev);
  63 static int              pcib_suspend(device_t dev);
  64 static int              pcib_resume(device_t dev);
  65 static int              pcib_power_for_sleep(device_t pcib, device_t dev,
  66                             int *pstate);
  67 static int              pcib_ari_get_id(device_t pcib, device_t dev,
  68     enum pci_id_type type, uintptr_t *id);
  69 static uint32_t         pcib_read_config(device_t dev, u_int b, u_int s,
  70     u_int f, u_int reg, int width);
  71 static void             pcib_write_config(device_t dev, u_int b, u_int s,
  72     u_int f, u_int reg, uint32_t val, int width);
  73 static int              pcib_ari_maxslots(device_t dev);
  74 static int              pcib_ari_maxfuncs(device_t dev);
  75 static int              pcib_try_enable_ari(device_t pcib, device_t dev);
  76 static int              pcib_ari_enabled(device_t pcib);
  77 static void             pcib_ari_decode_rid(device_t pcib, uint16_t rid,
  78                             int *bus, int *slot, int *func);
  79 #ifdef PCI_HP
  80 static void             pcib_pcie_ab_timeout(void *arg);
  81 static void             pcib_pcie_cc_timeout(void *arg);
  82 static void             pcib_pcie_dll_timeout(void *arg);
  83 #endif
  84 static int              pcib_request_feature_default(device_t pcib, device_t dev,
  85                             enum pci_feature feature);
  86 static int              pcib_reset_child(device_t dev, device_t child, int flags);
  87
  88 static device_method_t pcib_methods[] = {
  89     /* Device interface */
  90     DEVMETHOD(device_probe,             pcib_probe),
  91     DEVMETHOD(device_attach,            pcib_attach),
  92     DEVMETHOD(device_detach,            pcib_detach),
  93     DEVMETHOD(device_shutdown,          bus_generic_shutdown),
  94     DEVMETHOD(device_suspend,           pcib_suspend),
  95     DEVMETHOD(device_resume,            pcib_resume),
  96
  97     /* Bus interface */
  98     DEVMETHOD(bus_child_present,        pcib_child_present),
  99     DEVMETHOD(bus_read_ivar,            pcib_read_ivar),
 100     DEVMETHOD(bus_write_ivar,           pcib_write_ivar),
 101     DEVMETHOD(bus_alloc_resource,       pcib_alloc_resource),
 102 #ifdef NEW_PCIB
 103     DEVMETHOD(bus_adjust_resource,      pcib_adjust_resource),
 104     DEVMETHOD(bus_release_resource,     pcib_release_resource),
 105 #else
 106     DEVMETHOD(bus_adjust_resource,      bus_generic_adjust_resource),
 107     DEVMETHOD(bus_release_resource,     bus_generic_release_resource),
 108 #endif
 109     DEVMETHOD(bus_activate_resource,    bus_generic_activate_resource),
 110     DEVMETHOD(bus_deactivate_resource,  bus_generic_deactivate_resource),
 111     DEVMETHOD(bus_setup_intr,           bus_generic_setup_intr),
 112     DEVMETHOD(bus_teardown_intr,        bus_generic_teardown_intr),
 113     DEVMETHOD(bus_reset_child,          pcib_reset_child),
 114
 115     /* pcib interface */
 116     DEVMETHOD(pcib_maxslots,            pcib_ari_maxslots),
 117     DEVMETHOD(pcib_maxfuncs,            pcib_ari_maxfuncs),
 118     DEVMETHOD(pcib_read_config,         pcib_read_config),
 119     DEVMETHOD(pcib_write_config,        pcib_write_config),
 120     DEVMETHOD(pcib_route_interrupt,     pcib_route_interrupt),
 121     DEVMETHOD(pcib_alloc_msi,           pcib_alloc_msi),
 122     DEVMETHOD(pcib_release_msi,         pcib_release_msi),
 123     DEVMETHOD(pcib_alloc_msix,          pcib_alloc_msix),
 124     DEVMETHOD(pcib_release_msix,        pcib_release_msix),
 125     DEVMETHOD(pcib_map_msi,             pcib_map_msi),
 126     DEVMETHOD(pcib_power_for_sleep,     pcib_power_for_sleep),
 127     DEVMETHOD(pcib_get_id,              pcib_ari_get_id),
 128     DEVMETHOD(pcib_try_enable_ari,      pcib_try_enable_ari),
 129     DEVMETHOD(pcib_ari_enabled,         pcib_ari_enabled),
 130     DEVMETHOD(pcib_decode_rid,          pcib_ari_decode_rid),
 131     DEVMETHOD(pcib_request_feature,     pcib_request_feature_default),
 132
 133     DEVMETHOD_END
 134 };
 135
 136 static devclass_t pcib_devclass;
 137
 138 DEFINE_CLASS_0(pcib, pcib_driver, pcib_methods, sizeof(struct pcib_softc));
 139 EARLY_DRIVER_MODULE(pcib, pci, pcib_driver, pcib_devclass, NULL, NULL,
 140     BUS_PASS_BUS);
 141
 142 #if defined(NEW_PCIB) || defined(PCI_HP)
 143 SYSCTL_DECL(_hw_pci);
 144 #endif
 145
 146 #ifdef NEW_PCIB
 147 static int pci_clear_pcib;
 148 SYSCTL_INT(_hw_pci, OID_AUTO, clear_pcib, CTLFLAG_RDTUN, &pci_clear_pcib, 0,
 149     "Clear firmware-assigned resources for PCI-PCI bridge I/O windows.");
 150
 151 /*
 152  * Is a resource from a child device sub-allocated from one of our
 153  * resource managers?
 154  */
 155 static int
 156 pcib_is_resource_managed(struct pcib_softc *sc, int type, struct resource *r)
 157 {
 158
 159         switch (type) {
 160 #ifdef PCI_RES_BUS
 161         case PCI_RES_BUS:
 162                 return (rman_is_region_manager(r, &sc->bus.rman));
 163 #endif
 164         case SYS_RES_IOPORT:
 165                 return (rman_is_region_manager(r, &sc->io.rman));
 166         case SYS_RES_MEMORY:
 167                 /* Prefetchable resources may live in either memory rman. */
 168                 if (rman_get_flags(r) & RF_PREFETCHABLE &&
 169                     rman_is_region_manager(r, &sc->pmem.rman))
 170                         return (1);
 171                 return (rman_is_region_manager(r, &sc->mem.rman));
 172         }
 173         return (0);
 174 }
 175
 176 static int
 177 pcib_is_window_open(struct pcib_window *pw)
 178 {
 179
 180         return (pw->valid && pw->base < pw->limit);
 181 }
 182
 183 /*
 184  * XXX: If RF_ACTIVE did not also imply allocating a bus space tag and
 185  * handle for the resource, we could pass RF_ACTIVE up to the PCI bus
 186  * when allocating the resource windows and rely on the PCI bus driver
 187  * to do this for us.
 188  */
 189 static void
 190 pcib_activate_window(struct pcib_softc *sc, int type)
 191 {
 192
 193         PCI_ENABLE_IO(device_get_parent(sc->dev), sc->dev, type);
 194 }
 195
 196 static void
 197 pcib_write_windows(struct pcib_softc *sc, int mask)
 198 {
 199         device_t dev;
 200         uint32_t val;
 201
 202         dev = sc->dev;
 203         if (sc->io.valid && mask & WIN_IO) {
 204                 val = pci_read_config(dev, PCIR_IOBASEL_1, 1);
 205                 if ((val & PCIM_BRIO_MASK) == PCIM_BRIO_32) {
 206                         pci_write_config(dev, PCIR_IOBASEH_1,
 207                             sc->io.base >> 16, 2);
 208                         pci_write_config(dev, PCIR_IOLIMITH_1,
 209                             sc->io.limit >> 16, 2);
 210                 }
 211                 pci_write_config(dev, PCIR_IOBASEL_1, sc->io.base >> 8, 1);
 212                 pci_write_config(dev, PCIR_IOLIMITL_1, sc->io.limit >> 8, 1);
 213         }
 214
 215         if (mask & WIN_MEM) {
 216                 pci_write_config(dev, PCIR_MEMBASE_1, sc->mem.base >> 16, 2);
 217                 pci_write_config(dev, PCIR_MEMLIMIT_1, sc->mem.limit >> 16, 2);
 218         }
 219
 220         if (sc->pmem.valid && mask & WIN_PMEM) {
 221                 val = pci_read_config(dev, PCIR_PMBASEL_1, 2);
 222                 if ((val & PCIM_BRPM_MASK) == PCIM_BRPM_64) {
 223                         pci_write_config(dev, PCIR_PMBASEH_1,
 224                             sc->pmem.base >> 32, 4);
 225                         pci_write_config(dev, PCIR_PMLIMITH_1,
 226                             sc->pmem.limit >> 32, 4);
 227                 }
 228                 pci_write_config(dev, PCIR_PMBASEL_1, sc->pmem.base >> 16, 2);
 229                 pci_write_config(dev, PCIR_PMLIMITL_1, sc->pmem.limit >> 16, 2);
 230         }
 231 }
 232
 233 /*
 234  * This is used to reject I/O port allocations that conflict with an
 235  * ISA alias range.
 236  */
 237 static int
 238 pcib_is_isa_range(struct pcib_softc *sc, rman_res_t start, rman_res_t end,
 239     rman_res_t count)
 240 {
 241         rman_res_t next_alias;
 242
 243         if (!(sc->bridgectl & PCIB_BCR_ISA_ENABLE))
 244                 return (0);
 245
 246         /* Only check fixed ranges for overlap. */
 247         if (start + count - 1 != end)
 248                 return (0);
 249
 250         /* ISA aliases are only in the lower 64KB of I/O space. */
 251         if (start >= 65536)
 252                 return (0);
 253
 254         /* Check for overlap with 0x000 - 0x0ff as a special case. */
 255         if (start < 0x100)
 256                 goto alias;
 257
 258         /*
 259          * If the start address is an alias, the range is an alias.
 260          * Otherwise, compute the start of the next alias range and
 261          * check if it is before the end of the candidate range.
 262          */
 263         if ((start & 0x300) != 0)
 264                 goto alias;
 265         next_alias = (start & ~0x3fful) | 0x100;
 266         if (next_alias <= end)
 267                 goto alias;
 268         return (0);
 269
 270 alias:
 271         if (bootverbose)
 272                 device_printf(sc->dev,
 273                     "I/O range %#jx-%#jx overlaps with an ISA alias\n", start,
 274                     end);
 275         return (1);
 276 }
 277
 278 static void
 279 pcib_add_window_resources(struct pcib_window *w, struct resource **res,
 280     int count)
 281 {
 282         struct resource **newarray;
 283         int error, i;
 284
 285         newarray = malloc(sizeof(struct resource *) * (w->count + count),
 286             M_DEVBUF, M_WAITOK);
 287         if (w->res != NULL)
 288                 bcopy(w->res, newarray, sizeof(struct resource *) * w->count);
 289         bcopy(res, newarray + w->count, sizeof(struct resource *) * count);
 290         free(w->res, M_DEVBUF);
 291         w->res = newarray;
 292         w->count += count;
 293
 294         for (i = 0; i < count; i++) {
 295                 error = rman_manage_region(&w->rman, rman_get_start(res[i]),
 296                     rman_get_end(res[i]));
 297                 if (error)
 298                         panic("Failed to add resource to rman");
 299         }
 300 }
 301
 302 typedef void (nonisa_callback)(rman_res_t start, rman_res_t end, void *arg);
 303
 304 static void
 305 pcib_walk_nonisa_ranges(rman_res_t start, rman_res_t end, nonisa_callback *cb,
 306     void *arg)
 307 {
 308         rman_res_t next_end;
 309
 310         /*
 311          * If start is within an ISA alias range, move up to the start
 312          * of the next non-alias range.  As a special case, addresses
 313          * in the range 0x000 - 0x0ff should also be skipped since
 314          * those are used for various system I/O devices in ISA
 315          * systems.
 316          */
 317         if (start <= 65535) {
 318                 if (start < 0x100 || (start & 0x300) != 0) {
 319                         start &= ~0x3ff;
 320                         start += 0x400;
 321                 }
 322         }
 323
 324         /* ISA aliases are only in the lower 64KB of I/O space. */
 325         while (start <= MIN(end, 65535)) {
 326                 next_end = MIN(start | 0xff, end);
 327                 cb(start, next_end, arg);
 328                 start += 0x400;
 329         }
 330
 331         if (start <= end)
 332                 cb(start, end, arg);
 333 }
 334
 335 static void
 336 count_ranges(rman_res_t start, rman_res_t end, void *arg)
 337 {
 338         int *countp;
 339
 340         countp = arg;
 341         (*countp)++;
 342 }
 343
 344 struct alloc_state {
 345         struct resource **res;
 346         struct pcib_softc *sc;
 347         int count, error;
 348 };
 349
 350 static void
 351 alloc_ranges(rman_res_t start, rman_res_t end, void *arg)
 352 {
 353         struct alloc_state *as;
 354         struct pcib_window *w;
 355         int rid;
 356
 357         as = arg;
 358         if (as->error != 0)
 359                 return;
 360
 361         w = &as->sc->io;
 362         rid = w->reg;
 363         if (bootverbose)
 364                 device_printf(as->sc->dev,
 365                     "allocating non-ISA range %#jx-%#jx\n", start, end);
 366         as->res[as->count] = bus_alloc_resource(as->sc->dev, SYS_RES_IOPORT,
 367             &rid, start, end, end - start + 1, 0);
 368         if (as->res[as->count] == NULL)
 369                 as->error = ENXIO;
 370         else
 371                 as->count++;
 372 }
 373
 374 static int
 375 pcib_alloc_nonisa_ranges(struct pcib_softc *sc, rman_res_t start, rman_res_t end)
 376 {
 377         struct alloc_state as;
 378         int i, new_count;
 379
 380         /* First, see how many ranges we need. */
 381         new_count = 0;
 382         pcib_walk_nonisa_ranges(start, end, count_ranges, &new_count);
 383
 384         /* Second, allocate the ranges. */
 385         as.res = malloc(sizeof(struct resource *) * new_count, M_DEVBUF,
 386             M_WAITOK);
 387         as.sc = sc;
 388         as.count = 0;
 389         as.error = 0;
 390         pcib_walk_nonisa_ranges(start, end, alloc_ranges, &as);
 391         if (as.error != 0) {
 392                 for (i = 0; i < as.count; i++)
 393                         bus_release_resource(sc->dev, SYS_RES_IOPORT,
 394                             sc->io.reg, as.res[i]);
 395                 free(as.res, M_DEVBUF);
 396                 return (as.error);
 397         }
 398         KASSERT(as.count == new_count, ("%s: count mismatch", __func__));
 399
 400         /* Third, add the ranges to the window. */
 401         pcib_add_window_resources(&sc->io, as.res, as.count);
 402         free(as.res, M_DEVBUF);
 403         return (0);
 404 }
 405
 406 static void
 407 pcib_alloc_window(struct pcib_softc *sc, struct pcib_window *w, int type,
 408     int flags, pci_addr_t max_address)
 409 {
 410         struct resource *res;
 411         char buf[64];
 412         int error, rid;
 413
 414         if (max_address != (rman_res_t)max_address)
 415                 max_address = ~0;
 416         w->rman.rm_start = 0;
 417         w->rman.rm_end = max_address;
 418         w->rman.rm_type = RMAN_ARRAY;
 419         snprintf(buf, sizeof(buf), "%s %s window",
 420             device_get_nameunit(sc->dev), w->name);
 421         w->rman.rm_descr = strdup(buf, M_DEVBUF);
 422         error = rman_init(&w->rman);
 423         if (error)
 424                 panic("Failed to initialize %s %s rman",
 425                     device_get_nameunit(sc->dev), w->name);
 426
 427         if (!pcib_is_window_open(w))
 428                 return;
 429
 430         if (w->base > max_address || w->limit > max_address) {
 431                 device_printf(sc->dev,
 432                     "initial %s window has too many bits, ignoring\n", w->name);
 433                 return;
 434         }
 435         if (type == SYS_RES_IOPORT && sc->bridgectl & PCIB_BCR_ISA_ENABLE)
 436                 (void)pcib_alloc_nonisa_ranges(sc, w->base, w->limit);
 437         else {
 438                 rid = w->reg;
 439                 res = bus_alloc_resource(sc->dev, type, &rid, w->base, w->limit,
 440                     w->limit - w->base + 1, flags);
 441                 if (res != NULL)
 442                         pcib_add_window_resources(w, &res, 1);
 443         }
 444         if (w->res == NULL) {
 445                 device_printf(sc->dev,
 446                     "failed to allocate initial %s window: %#jx-%#jx\n",
 447                     w->name, (uintmax_t)w->base, (uintmax_t)w->limit);
 448                 w->base = max_address;
 449                 w->limit = 0;
 450                 pcib_write_windows(sc, w->mask);
 451                 return;
 452         }
 453         pcib_activate_window(sc, type);
 454 }
 455
 456 /*
 457  * Initialize I/O windows.
 458  */
 459 static void
 460 pcib_probe_windows(struct pcib_softc *sc)
 461 {
 462         pci_addr_t max;
 463         device_t dev;
 464         uint32_t val;
 465
 466         dev = sc->dev;
 467
 468         if (pci_clear_pcib) {
 469                 pcib_bridge_init(dev);
 470         }
 471
 472         /* Determine if the I/O port window is implemented. */
 473         val = pci_read_config(dev, PCIR_IOBASEL_1, 1);
 474         if (val == 0) {
 475                 /*
 476                  * If 'val' is zero, then only 16-bits of I/O space
 477                  * are supported.
 478                  */
 479                 pci_write_config(dev, PCIR_IOBASEL_1, 0xff, 1);
 480                 if (pci_read_config(dev, PCIR_IOBASEL_1, 1) != 0) {
 481                         sc->io.valid = 1;
 482                         pci_write_config(dev, PCIR_IOBASEL_1, 0, 1);
 483                 }
 484         } else
 485                 sc->io.valid = 1;
 486
 487         /* Read the existing I/O port window. */
 488         if (sc->io.valid) {
 489                 sc->io.reg = PCIR_IOBASEL_1;
 490                 sc->io.step = 12;
 491                 sc->io.mask = WIN_IO;
 492                 sc->io.name = "I/O port";
 493                 if ((val & PCIM_BRIO_MASK) == PCIM_BRIO_32) {
 494                         sc->io.base = PCI_PPBIOBASE(
 495                             pci_read_config(dev, PCIR_IOBASEH_1, 2), val);
 496                         sc->io.limit = PCI_PPBIOLIMIT(
 497                             pci_read_config(dev, PCIR_IOLIMITH_1, 2),
 498                             pci_read_config(dev, PCIR_IOLIMITL_1, 1));
 499                         max = 0xffffffff;
 500                 } else {
 501                         sc->io.base = PCI_PPBIOBASE(0, val);
 502                         sc->io.limit = PCI_PPBIOLIMIT(0,
 503                             pci_read_config(dev, PCIR_IOLIMITL_1, 1));
 504                         max = 0xffff;
 505                 }
 506                 pcib_alloc_window(sc, &sc->io, SYS_RES_IOPORT, 0, max);
 507         }
 508
 509         /* Read the existing memory window. */
 510         sc->mem.valid = 1;
 511         sc->mem.reg = PCIR_MEMBASE_1;
 512         sc->mem.step = 20;
 513         sc->mem.mask = WIN_MEM;
 514         sc->mem.name = "memory";
 515         sc->mem.base = PCI_PPBMEMBASE(0,
 516             pci_read_config(dev, PCIR_MEMBASE_1, 2));
 517         sc->mem.limit = PCI_PPBMEMLIMIT(0,
 518             pci_read_config(dev, PCIR_MEMLIMIT_1, 2));
 519         pcib_alloc_window(sc, &sc->mem, SYS_RES_MEMORY, 0, 0xffffffff);
 520
 521         /* Determine if the prefetchable memory window is implemented. */
 522         val = pci_read_config(dev, PCIR_PMBASEL_1, 2);
 523         if (val == 0) {
 524                 /*
 525                  * If 'val' is zero, then only 32-bits of memory space
 526                  * are supported.
 527                  */
 528                 pci_write_config(dev, PCIR_PMBASEL_1, 0xffff, 2);
 529                 if (pci_read_config(dev, PCIR_PMBASEL_1, 2) != 0) {
 530                         sc->pmem.valid = 1;
 531                         pci_write_config(dev, PCIR_PMBASEL_1, 0, 2);
 532                 }
 533         } else
 534                 sc->pmem.valid = 1;
 535
 536         /* Read the existing prefetchable memory window. */
 537         if (sc->pmem.valid) {
 538                 sc->pmem.reg = PCIR_PMBASEL_1;
 539                 sc->pmem.step = 20;
 540                 sc->pmem.mask = WIN_PMEM;
 541                 sc->pmem.name = "prefetch";
 542                 if ((val & PCIM_BRPM_MASK) == PCIM_BRPM_64) {
 543                         sc->pmem.base = PCI_PPBMEMBASE(
 544                             pci_read_config(dev, PCIR_PMBASEH_1, 4), val);
 545                         sc->pmem.limit = PCI_PPBMEMLIMIT(
 546                             pci_read_config(dev, PCIR_PMLIMITH_1, 4),
 547                             pci_read_config(dev, PCIR_PMLIMITL_1, 2));
 548                         max = 0xffffffffffffffff;
 549                 } else {
 550                         sc->pmem.base = PCI_PPBMEMBASE(0, val);
 551                         sc->pmem.limit = PCI_PPBMEMLIMIT(0,
 552                             pci_read_config(dev, PCIR_PMLIMITL_1, 2));
 553                         max = 0xffffffff;
 554                 }
 555                 pcib_alloc_window(sc, &sc->pmem, SYS_RES_MEMORY,
 556                     RF_PREFETCHABLE, max);
 557         }
 558 }
 559
 560 static void
 561 pcib_release_window(struct pcib_softc *sc, struct pcib_window *w, int type)
 562 {
 563         device_t dev;
 564         int error, i;
 565
 566         if (!w->valid)
 567                 return;
 568
 569         dev = sc->dev;
 570         error = rman_fini(&w->rman);
 571         if (error) {
 572                 device_printf(dev, "failed to release %s rman\n", w->name);
 573                 return;
 574         }
 575         free(__DECONST(char *, w->rman.rm_descr), M_DEVBUF);
 576
 577         for (i = 0; i < w->count; i++) {
 578                 error = bus_free_resource(dev, type, w->res[i]);
 579                 if (error)
 580                         device_printf(dev,
 581                             "failed to release %s resource: %d\n", w->name,
 582                             error);
 583         }
 584         free(w->res, M_DEVBUF);
 585 }
 586
 587 static void
 588 pcib_free_windows(struct pcib_softc *sc)
 589 {
 590
 591         pcib_release_window(sc, &sc->pmem, SYS_RES_MEMORY);
 592         pcib_release_window(sc, &sc->mem, SYS_RES_MEMORY);
 593         pcib_release_window(sc, &sc->io, SYS_RES_IOPORT);
 594 }
 595
 596 #ifdef PCI_RES_BUS
 597 /*
 598  * Allocate a suitable secondary bus for this bridge if needed and
 599  * initialize the resource manager for the secondary bus range.  Note
 600  * that the minimum count is a desired value and this may allocate a
 601  * smaller range.
 602  */
 603 void
 604 pcib_setup_secbus(device_t dev, struct pcib_secbus *bus, int min_count)
 605 {
 606         char buf[64];
 607         int error, rid, sec_reg;
 608
 609         switch (pci_read_config(dev, PCIR_HDRTYPE, 1) & PCIM_HDRTYPE) {
 610         case PCIM_HDRTYPE_BRIDGE:
 611                 sec_reg = PCIR_SECBUS_1;
 612                 bus->sub_reg = PCIR_SUBBUS_1;
 613                 break;
 614         case PCIM_HDRTYPE_CARDBUS:
 615                 sec_reg = PCIR_SECBUS_2;
 616                 bus->sub_reg = PCIR_SUBBUS_2;
 617                 break;
 618         default:
 619                 panic("not a PCI bridge");
 620         }
 621         bus->sec = pci_read_config(dev, sec_reg, 1);
 622         bus->sub = pci_read_config(dev, bus->sub_reg, 1);
 623         bus->dev = dev;
 624         bus->rman.rm_start = 0;
 625         bus->rman.rm_end = PCI_BUSMAX;
 626         bus->rman.rm_type = RMAN_ARRAY;
 627         snprintf(buf, sizeof(buf), "%s bus numbers", device_get_nameunit(dev));
 628         bus->rman.rm_descr = strdup(buf, M_DEVBUF);
 629         error = rman_init(&bus->rman);
 630         if (error)
 631                 panic("Failed to initialize %s bus number rman",
 632                     device_get_nameunit(dev));
 633
 634         /*
 635          * Allocate a bus range.  This will return an existing bus range
 636          * if one exists, or a new bus range if one does not.
 637          */
 638         rid = 0;
 639         bus->res = bus_alloc_resource_anywhere(dev, PCI_RES_BUS, &rid,
 640             min_count, 0);
 641         if (bus->res == NULL) {
 642                 /*
 643                  * Fall back to just allocating a range of a single bus
 644                  * number.
 645                  */
 646                 bus->res = bus_alloc_resource_anywhere(dev, PCI_RES_BUS, &rid,
 647                     1, 0);
 648         } else if (rman_get_size(bus->res) < min_count)
 649                 /*
 650                  * Attempt to grow the existing range to satisfy the
 651                  * minimum desired count.
 652                  */
 653                 (void)bus_adjust_resource(dev, PCI_RES_BUS, bus->res,
 654                     rman_get_start(bus->res), rman_get_start(bus->res) +
 655                     min_count - 1);
 656
 657         /*
 658          * Add the initial resource to the rman.
 659          */
 660         if (bus->res != NULL) {
 661                 error = rman_manage_region(&bus->rman, rman_get_start(bus->res),
 662                     rman_get_end(bus->res));
 663                 if (error)
 664                         panic("Failed to add resource to rman");
 665                 bus->sec = rman_get_start(bus->res);
 666                 bus->sub = rman_get_end(bus->res);
 667         }
 668 }
 669
 670 void
 671 pcib_free_secbus(device_t dev, struct pcib_secbus *bus)
 672 {
 673         int error;
 674
 675         error = rman_fini(&bus->rman);
 676         if (error) {
 677                 device_printf(dev, "failed to release bus number rman\n");
 678                 return;
 679         }
 680         free(__DECONST(char *, bus->rman.rm_descr), M_DEVBUF);
 681
 682         error = bus_free_resource(dev, PCI_RES_BUS, bus->res);
 683         if (error)
 684                 device_printf(dev,
 685                     "failed to release bus numbers resource: %d\n", error);
 686 }
 687
 688 static struct resource *
 689 pcib_suballoc_bus(struct pcib_secbus *bus, device_t child, int *rid,
 690     rman_res_t start, rman_res_t end, rman_res_t count, u_int flags)
 691 {
 692         struct resource *res;
 693
 694         res = rman_reserve_resource(&bus->rman, start, end, count, flags,
 695             child);
 696         if (res == NULL)
 697                 return (NULL);
 698
 699         if (bootverbose)
 700                 device_printf(bus->dev,
 701                     "allocated bus range (%ju-%ju) for rid %d of %s\n",
 702                     rman_get_start(res), rman_get_end(res), *rid,
 703                     pcib_child_name(child));
 704         rman_set_rid(res, *rid);
 705         return (res);
 706 }
 707
 708 /*
 709  * Attempt to grow the secondary bus range.  This is much simpler than
 710  * for I/O windows as the range can only be grown by increasing
 711  * subbus.
 712  */
 713 static int
 714 pcib_grow_subbus(struct pcib_secbus *bus, rman_res_t new_end)
 715 {
 716         rman_res_t old_end;
 717         int error;
 718
 719         old_end = rman_get_end(bus->res);
 720         KASSERT(new_end > old_end, ("attempt to shrink subbus"));
 721         error = bus_adjust_resource(bus->dev, PCI_RES_BUS, bus->res,
 722             rman_get_start(bus->res), new_end);
 723         if (error)
 724                 return (error);
 725         if (bootverbose)
 726                 device_printf(bus->dev, "grew bus range to %ju-%ju\n",
 727                     rman_get_start(bus->res), rman_get_end(bus->res));
 728         error = rman_manage_region(&bus->rman, old_end + 1,
 729             rman_get_end(bus->res));
 730         if (error)
 731                 panic("Failed to add resource to rman");
 732         bus->sub = rman_get_end(bus->res);
 733         pci_write_config(bus->dev, bus->sub_reg, bus->sub, 1);
 734         return (0);
 735 }
 736
 737 struct resource *
 738 pcib_alloc_subbus(struct pcib_secbus *bus, device_t child, int *rid,
 739     rman_res_t start, rman_res_t end, rman_res_t count, u_int flags)
 740 {
 741         struct resource *res;
 742         rman_res_t start_free, end_free, new_end;
 743
 744         /*
 745          * First, see if the request can be satisified by the existing
 746          * bus range.
 747          */
 748         res = pcib_suballoc_bus(bus, child, rid, start, end, count, flags);
 749         if (res != NULL)
 750                 return (res);
 751
 752         /*
 753          * Figure out a range to grow the bus range.  First, find the
 754          * first bus number after the last allocated bus in the rman and
 755          * enforce that as a minimum starting point for the range.
 756          */
 757         if (rman_last_free_region(&bus->rman, &start_free, &end_free) != 0 ||
 758             end_free != bus->sub)
 759                 start_free = bus->sub + 1;
 760         if (start_free < start)
 761                 start_free = start;
 762         new_end = start_free + count - 1;
 763
 764         /*
 765          * See if this new range would satisfy the request if it
 766          * succeeds.
 767          */
 768         if (new_end > end)
 769                 return (NULL);
 770
 771         /* Finally, attempt to grow the existing resource. */
 772         if (bootverbose) {
 773                 device_printf(bus->dev,
 774                     "attempting to grow bus range for %ju buses\n", count);
 775                 printf("\tback candidate range: %ju-%ju\n", start_free,
 776                     new_end);
 777         }
 778         if (pcib_grow_subbus(bus, new_end) == 0)
 779                 return (pcib_suballoc_bus(bus, child, rid, start, end, count,
 780                     flags));
 781         return (NULL);
 782 }
 783 #endif
 784
 785 #else
 786
 787 /*
 788  * Is the prefetch window open (eg, can we allocate memory in it?)
 789  */
 790 static int
 791 pcib_is_prefetch_open(struct pcib_softc *sc)
 792 {
 793         return (sc->pmembase > 0 && sc->pmembase < sc->pmemlimit);
 794 }
 795
 796 /*
 797  * Is the nonprefetch window open (eg, can we allocate memory in it?)
 798  */
 799 static int
 800 pcib_is_nonprefetch_open(struct pcib_softc *sc)
 801 {
 802         return (sc->membase > 0 && sc->membase < sc->memlimit);
 803 }
 804
 805 /*
 806  * Is the io window open (eg, can we allocate ports in it?)
 807  */
 808 static int
 809 pcib_is_io_open(struct pcib_softc *sc)
 810 {
 811         return (sc->iobase > 0 && sc->iobase < sc->iolimit);
 812 }
 813
 814 /*
 815  * Get current I/O decode.
 816  */
 817 static void
 818 pcib_get_io_decode(struct pcib_softc *sc)
 819 {
 820         device_t        dev;
 821         uint32_t        iolow;
 822
 823         dev = sc->dev;
 824
 825         iolow = pci_read_config(dev, PCIR_IOBASEL_1, 1);
 826         if ((iolow & PCIM_BRIO_MASK) == PCIM_BRIO_32)
 827                 sc->iobase = PCI_PPBIOBASE(
 828                     pci_read_config(dev, PCIR_IOBASEH_1, 2), iolow);
 829         else
 830                 sc->iobase = PCI_PPBIOBASE(0, iolow);
 831
 832         iolow = pci_read_config(dev, PCIR_IOLIMITL_1, 1);
 833         if ((iolow & PCIM_BRIO_MASK) == PCIM_BRIO_32)
 834                 sc->iolimit = PCI_PPBIOLIMIT(
 835                     pci_read_config(dev, PCIR_IOLIMITH_1, 2), iolow);
 836         else
 837                 sc->iolimit = PCI_PPBIOLIMIT(0, iolow);
 838 }
 839
 840 /*
 841  * Get current memory decode.
 842  */
 843 static void
 844 pcib_get_mem_decode(struct pcib_softc *sc)
 845 {
 846         device_t        dev;
 847         pci_addr_t      pmemlow;
 848
 849         dev = sc->dev;
 850
 851         sc->membase = PCI_PPBMEMBASE(0,
 852             pci_read_config(dev, PCIR_MEMBASE_1, 2));
 853         sc->memlimit = PCI_PPBMEMLIMIT(0,
 854             pci_read_config(dev, PCIR_MEMLIMIT_1, 2));
 855
 856         pmemlow = pci_read_config(dev, PCIR_PMBASEL_1, 2);
 857         if ((pmemlow & PCIM_BRPM_MASK) == PCIM_BRPM_64)
 858                 sc->pmembase = PCI_PPBMEMBASE(
 859                     pci_read_config(dev, PCIR_PMBASEH_1, 4), pmemlow);
 860         else
 861                 sc->pmembase = PCI_PPBMEMBASE(0, pmemlow);
 862
 863         pmemlow = pci_read_config(dev, PCIR_PMLIMITL_1, 2);
 864         if ((pmemlow & PCIM_BRPM_MASK) == PCIM_BRPM_64)
 865                 sc->pmemlimit = PCI_PPBMEMLIMIT(
 866                     pci_read_config(dev, PCIR_PMLIMITH_1, 4), pmemlow);
 867         else
 868                 sc->pmemlimit = PCI_PPBMEMLIMIT(0, pmemlow);
 869 }
 870
 871 /*
 872  * Restore previous I/O decode.
 873  */
 874 static void
 875 pcib_set_io_decode(struct pcib_softc *sc)
 876 {
 877         device_t        dev;
 878         uint32_t        iohi;
 879
 880         dev = sc->dev;
 881
 882         iohi = sc->iobase >> 16;
 883         if (iohi > 0)
 884                 pci_write_config(dev, PCIR_IOBASEH_1, iohi, 2);
 885         pci_write_config(dev, PCIR_IOBASEL_1, sc->iobase >> 8, 1);
 886
 887         iohi = sc->iolimit >> 16;
 888         if (iohi > 0)
 889                 pci_write_config(dev, PCIR_IOLIMITH_1, iohi, 2);
 890         pci_write_config(dev, PCIR_IOLIMITL_1, sc->iolimit >> 8, 1);
 891 }
 892
 893 /*
 894  * Restore previous memory decode.
 895  */
 896 static void
 897 pcib_set_mem_decode(struct pcib_softc *sc)
 898 {
 899         device_t        dev;
 900         pci_addr_t      pmemhi;
 901
 902         dev = sc->dev;
 903
 904         pci_write_config(dev, PCIR_MEMBASE_1, sc->membase >> 16, 2);
 905         pci_write_config(dev, PCIR_MEMLIMIT_1, sc->memlimit >> 16, 2);
 906
 907         pmemhi = sc->pmembase >> 32;
 908         if (pmemhi > 0)
 909                 pci_write_config(dev, PCIR_PMBASEH_1, pmemhi, 4);
 910         pci_write_config(dev, PCIR_PMBASEL_1, sc->pmembase >> 16, 2);
 911
 912         pmemhi = sc->pmemlimit >> 32;
 913         if (pmemhi > 0)
 914                 pci_write_config(dev, PCIR_PMLIMITH_1, pmemhi, 4);
 915         pci_write_config(dev, PCIR_PMLIMITL_1, sc->pmemlimit >> 16, 2);
 916 }
 917 #endif
 918
 919 #ifdef PCI_HP
 920 /*
 921  * PCI-express HotPlug support.
 922  */
 923 static int pci_enable_pcie_hp = 1;
 924 SYSCTL_INT(_hw_pci, OID_AUTO, enable_pcie_hp, CTLFLAG_RDTUN,
 925     &pci_enable_pcie_hp, 0,
 926     "Enable support for native PCI-express HotPlug.");
 927
 928 static void
 929 pcib_probe_hotplug(struct pcib_softc *sc)
 930 {
 931         device_t dev;
 932         uint32_t link_cap;
 933         uint16_t link_sta, slot_sta;
 934
 935         if (!pci_enable_pcie_hp)
 936                 return;
 937
 938         dev = sc->dev;
 939         if (pci_find_cap(dev, PCIY_EXPRESS, NULL) != 0)
 940                 return;
 941
 942         if (!(pcie_read_config(dev, PCIER_FLAGS, 2) & PCIEM_FLAGS_SLOT))
 943                 return;
 944
 945         sc->pcie_slot_cap = pcie_read_config(dev, PCIER_SLOT_CAP, 4);
 946
 947         if ((sc->pcie_slot_cap & PCIEM_SLOT_CAP_HPC) == 0)
 948                 return;
 949         link_cap = pcie_read_config(dev, PCIER_LINK_CAP, 4);
 950         if ((link_cap & PCIEM_LINK_CAP_DL_ACTIVE) == 0)
 951                 return;
 952
 953         /*
 954          * Some devices report that they have an MRL when they actually
 955          * do not.  Since they always report that the MRL is open, child
 956          * devices would be ignored.  Try to detect these devices and
 957          * ignore their claim of HotPlug support.
 958          *
 959          * If there is an open MRL but the Data Link Layer is active,
 960          * the MRL is not real.
 961          */
 962         if ((sc->pcie_slot_cap & PCIEM_SLOT_CAP_MRLSP) != 0) {
 963                 link_sta = pcie_read_config(dev, PCIER_LINK_STA, 2);
 964                 slot_sta = pcie_read_config(dev, PCIER_SLOT_STA, 2);
 965                 if ((slot_sta & PCIEM_SLOT_STA_MRLSS) != 0 &&
 966                     (link_sta & PCIEM_LINK_STA_DL_ACTIVE) != 0) {
 967                         return;
 968                 }
 969         }
 970
 971         /*
 972          * Now that we're sure we want to do hot plug, ask the
 973          * firmware, if any, if that's OK.
 974          */
 975         if (pcib_request_feature(dev, PCI_FEATURE_HP) != 0) {
 976                 if (bootverbose)
 977                         device_printf(dev, "Unable to activate hot plug feature.\n");
 978                 return;
 979         }
 980
 981         sc->flags |= PCIB_HOTPLUG;
 982 }
 983
 984 /*
 985  * Send a HotPlug command to the slot control register.  If this slot
 986  * uses command completion interrupts and a previous command is still
 987  * in progress, then the command is dropped.  Once the previous
 988  * command completes or times out, pcib_pcie_hotplug_update() will be
 989  * invoked to post a new command based on the slot's state at that
 990  * time.
 991  */
 992 static void
 993 pcib_pcie_hotplug_command(struct pcib_softc *sc, uint16_t val, uint16_t mask)
 994 {
 995         device_t dev;
 996         uint16_t ctl, new;
 997
 998         dev = sc->dev;
 999
1000         if (sc->flags & PCIB_HOTPLUG_CMD_PENDING)
1001                 return;
1002
1003         ctl = pcie_read_config(dev, PCIER_SLOT_CTL, 2);
1004         new = (ctl & ~mask) | val;
1005         if (new == ctl)
1006                 return;
1007         if (bootverbose)
1008                 device_printf(dev, "HotPlug command: %04x -> %04x\n", ctl, new);
1009         pcie_write_config(dev, PCIER_SLOT_CTL, new, 2);
1010         if (!(sc->pcie_slot_cap & PCIEM_SLOT_CAP_NCCS) &&
1011             (ctl & new) & PCIEM_SLOT_CTL_CCIE) {
1012                 sc->flags |= PCIB_HOTPLUG_CMD_PENDING;
1013                 if (!cold)
1014                         callout_reset(&sc->pcie_cc_timer, hz,
1015                             pcib_pcie_cc_timeout, sc);
1016         }
1017 }
1018
1019 static void
1020 pcib_pcie_hotplug_command_completed(struct pcib_softc *sc)
1021 {
1022         device_t dev;
1023
1024         dev = sc->dev;
1025
1026         if (bootverbose)
1027                 device_printf(dev, "Command Completed\n");
1028         if (!(sc->flags & PCIB_HOTPLUG_CMD_PENDING))
1029                 return;
1030         callout_stop(&sc->pcie_cc_timer);
1031         sc->flags &= ~PCIB_HOTPLUG_CMD_PENDING;
1032         wakeup(sc);
1033 }
1034
1035 /*
1036  * Returns true if a card is fully inserted from the user's
1037  * perspective.  It may not yet be ready for access, but the driver
1038  * can now start enabling access if necessary.
1039  */
1040 static bool
1041 pcib_hotplug_inserted(struct pcib_softc *sc)
1042 {
1043
1044         /* Pretend the card isn't present if a detach is forced. */
1045         if (sc->flags & PCIB_DETACHING)
1046                 return (false);
1047
1048         /* Card must be present in the slot. */
1049         if ((sc->pcie_slot_sta & PCIEM_SLOT_STA_PDS) == 0)
1050                 return (false);
1051
1052         /* A power fault implicitly turns off power to the slot. */
1053         if (sc->pcie_slot_sta & PCIEM_SLOT_STA_PFD)
1054                 return (false);
1055
1056         /* If the MRL is disengaged, the slot is powered off. */
1057         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_MRLSP &&
1058             (sc->pcie_slot_sta & PCIEM_SLOT_STA_MRLSS) != 0)
1059                 return (false);
1060
1061         return (true);
1062 }
1063
1064 /*
1065  * Returns -1 if the card is fully inserted, powered, and ready for
1066  * access.  Otherwise, returns 0.
1067  */
1068 static int
1069 pcib_hotplug_present(struct pcib_softc *sc)
1070 {
1071
1072         /* Card must be inserted. */
1073         if (!pcib_hotplug_inserted(sc))
1074                 return (0);
1075
1076         /* Require the Data Link Layer to be active. */
1077         if (!(sc->pcie_link_sta & PCIEM_LINK_STA_DL_ACTIVE))
1078                 return (0);
1079
1080         return (-1);
1081 }
1082
1083 static void
1084 pcib_pcie_hotplug_update(struct pcib_softc *sc, uint16_t val, uint16_t mask,
1085     bool schedule_task)
1086 {
1087         bool card_inserted, ei_engaged;
1088
1089         /* Clear DETACHING if Presence Detect has cleared. */
1090         if ((sc->pcie_slot_sta & (PCIEM_SLOT_STA_PDC | PCIEM_SLOT_STA_PDS)) ==
1091             PCIEM_SLOT_STA_PDC)
1092                 sc->flags &= ~PCIB_DETACHING;
1093
1094         card_inserted = pcib_hotplug_inserted(sc);
1095
1096         /* Turn the power indicator on if a card is inserted. */
1097         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_PIP) {
1098                 mask |= PCIEM_SLOT_CTL_PIC;
1099                 if (card_inserted)
1100                         val |= PCIEM_SLOT_CTL_PI_ON;
1101                 else if (sc->flags & PCIB_DETACH_PENDING)
1102                         val |= PCIEM_SLOT_CTL_PI_BLINK;
1103                 else
1104                         val |= PCIEM_SLOT_CTL_PI_OFF;
1105         }
1106
1107         /* Turn the power on via the Power Controller if a card is inserted. */
1108         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_PCP) {
1109                 mask |= PCIEM_SLOT_CTL_PCC;
1110                 if (card_inserted)
1111                         val |= PCIEM_SLOT_CTL_PC_ON;
1112                 else
1113                         val |= PCIEM_SLOT_CTL_PC_OFF;
1114         }
1115
1116         /*
1117          * If a card is inserted, enable the Electromechanical
1118          * Interlock.  If a card is not inserted (or we are in the
1119          * process of detaching), disable the Electromechanical
1120          * Interlock.
1121          */
1122         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_EIP) {
1123                 mask |= PCIEM_SLOT_CTL_EIC;
1124                 ei_engaged = (sc->pcie_slot_sta & PCIEM_SLOT_STA_EIS) != 0;
1125                 if (card_inserted != ei_engaged)
1126                         val |= PCIEM_SLOT_CTL_EIC;
1127         }
1128
1129         /*
1130          * Start a timer to see if the Data Link Layer times out.
1131          * Note that we only start the timer if Presence Detect or MRL Sensor
1132          * changed on this interrupt.  Stop any scheduled timer if
1133          * the Data Link Layer is active.
1134          */
1135         if (card_inserted &&
1136             !(sc->pcie_link_sta & PCIEM_LINK_STA_DL_ACTIVE) &&
1137             sc->pcie_slot_sta &
1138             (PCIEM_SLOT_STA_MRLSC | PCIEM_SLOT_STA_PDC)) {
1139                 if (cold)
1140                         device_printf(sc->dev,
1141                             "Data Link Layer inactive\n");
1142                 else
1143                         callout_reset(&sc->pcie_dll_timer, hz,
1144                             pcib_pcie_dll_timeout, sc);
1145         } else if (sc->pcie_link_sta & PCIEM_LINK_STA_DL_ACTIVE)
1146                 callout_stop(&sc->pcie_dll_timer);
1147
1148         pcib_pcie_hotplug_command(sc, val, mask);
1149
1150         /*
1151          * During attach the child "pci" device is added synchronously;
1152          * otherwise, the task is scheduled to manage the child
1153          * device.
1154          */
1155         if (schedule_task &&
1156             (pcib_hotplug_present(sc) != 0) != (sc->child != NULL))
1157                 taskqueue_enqueue(taskqueue_thread, &sc->pcie_hp_task);
1158 }
1159
1160 static void
1161 pcib_pcie_intr_hotplug(void *arg)
1162 {
1163         struct pcib_softc *sc;
1164         device_t dev;
1165         uint16_t old_slot_sta;
1166
1167         sc = arg;
1168         dev = sc->dev;
1169         PCIB_HP_LOCK(sc);
1170         old_slot_sta = sc->pcie_slot_sta;
1171         sc->pcie_slot_sta = pcie_read_config(dev, PCIER_SLOT_STA, 2);
1172
1173         /* Clear the events just reported. */
1174         pcie_write_config(dev, PCIER_SLOT_STA, sc->pcie_slot_sta, 2);
1175
1176         if (bootverbose)
1177                 device_printf(dev, "HotPlug interrupt: %#x\n",
1178                     sc->pcie_slot_sta);
1179
1180         if (sc->pcie_slot_sta & PCIEM_SLOT_STA_ABP) {
1181                 if (sc->flags & PCIB_DETACH_PENDING) {
1182                         device_printf(dev,
1183                             "Attention Button Pressed: Detach Cancelled\n");
1184                         sc->flags &= ~PCIB_DETACH_PENDING;
1185                         callout_stop(&sc->pcie_ab_timer);
1186                 } else if (old_slot_sta & PCIEM_SLOT_STA_PDS) {
1187                         /* Only initiate detach sequence if device present. */
1188                         device_printf(dev,
1189                     "Attention Button Pressed: Detaching in 5 seconds\n");
1190                         sc->flags |= PCIB_DETACH_PENDING;
1191                         callout_reset(&sc->pcie_ab_timer, 5 * hz,
1192                             pcib_pcie_ab_timeout, sc);
1193                 }
1194         }
1195         if (sc->pcie_slot_sta & PCIEM_SLOT_STA_PFD)
1196                 device_printf(dev, "Power Fault Detected\n");
1197         if (sc->pcie_slot_sta & PCIEM_SLOT_STA_MRLSC)
1198                 device_printf(dev, "MRL Sensor Changed to %s\n",
1199                     sc->pcie_slot_sta & PCIEM_SLOT_STA_MRLSS ? "open" :
1200                     "closed");
1201         if (bootverbose && sc->pcie_slot_sta & PCIEM_SLOT_STA_PDC)
1202                 device_printf(dev, "Presence Detect Changed to %s\n",
1203                     sc->pcie_slot_sta & PCIEM_SLOT_STA_PDS ? "card present" :
1204                     "empty");
1205         if (sc->pcie_slot_sta & PCIEM_SLOT_STA_CC)
1206                 pcib_pcie_hotplug_command_completed(sc);
1207         if (sc->pcie_slot_sta & PCIEM_SLOT_STA_DLLSC) {
1208                 sc->pcie_link_sta = pcie_read_config(dev, PCIER_LINK_STA, 2);
1209                 if (bootverbose)
1210                         device_printf(dev,
1211                             "Data Link Layer State Changed to %s\n",
1212                             sc->pcie_link_sta & PCIEM_LINK_STA_DL_ACTIVE ?
1213                             "active" : "inactive");
1214         }
1215
1216         pcib_pcie_hotplug_update(sc, 0, 0, true);
1217         PCIB_HP_UNLOCK(sc);
1218 }
1219
1220 static void
1221 pcib_pcie_hotplug_task(void *context, int pending)
1222 {
1223         struct pcib_softc *sc;
1224         device_t dev;
1225
1226         sc = context;
1227         PCIB_HP_LOCK(sc);
1228         dev = sc->dev;
1229         if (pcib_hotplug_present(sc) != 0) {
1230                 if (sc->child == NULL) {
1231                         sc->child = device_add_child(dev, "pci", -1);
1232                         bus_generic_attach(dev);
1233                 }
1234         } else {
1235                 if (sc->child != NULL) {
1236                         if (device_delete_child(dev, sc->child) == 0)
1237                                 sc->child = NULL;
1238                 }
1239         }
1240         PCIB_HP_UNLOCK(sc);
1241 }
1242
1243 static void
1244 pcib_pcie_ab_timeout(void *arg)
1245 {
1246         struct pcib_softc *sc;
1247
1248         sc = arg;
1249         PCIB_HP_LOCK_ASSERT(sc);
1250         if (sc->flags & PCIB_DETACH_PENDING) {
1251                 sc->flags |= PCIB_DETACHING;
1252                 sc->flags &= ~PCIB_DETACH_PENDING;
1253                 pcib_pcie_hotplug_update(sc, 0, 0, true);
1254         }
1255 }
1256
1257 static void
1258 pcib_pcie_cc_timeout(void *arg)
1259 {
1260         struct pcib_softc *sc;
1261         device_t dev;
1262         uint16_t sta;
1263
1264         sc = arg;
1265         dev = sc->dev;
1266         PCIB_HP_LOCK_ASSERT(sc);
1267         sta = pcie_read_config(dev, PCIER_SLOT_STA, 2);
1268         if (!(sta & PCIEM_SLOT_STA_CC)) {
1269                 device_printf(dev, "HotPlug Command Timed Out\n");
1270                 sc->flags &= ~PCIB_HOTPLUG_CMD_PENDING;
1271         } else {
1272                 device_printf(dev,
1273             "Missed HotPlug interrupt waiting for Command Completion\n");
1274                 pcib_pcie_intr_hotplug(sc);
1275         }
1276 }
1277
1278 static void
1279 pcib_pcie_dll_timeout(void *arg)
1280 {
1281         struct pcib_softc *sc;
1282         device_t dev;
1283         uint16_t sta;
1284
1285         sc = arg;
1286         dev = sc->dev;
1287         PCIB_HP_LOCK_ASSERT(sc);
1288         sta = pcie_read_config(dev, PCIER_LINK_STA, 2);
1289         if (!(sta & PCIEM_LINK_STA_DL_ACTIVE)) {
1290                 device_printf(dev,
1291                     "Timed out waiting for Data Link Layer Active\n");
1292                 sc->flags |= PCIB_DETACHING;
1293                 pcib_pcie_hotplug_update(sc, 0, 0, true);
1294         } else if (sta != sc->pcie_link_sta) {
1295                 device_printf(dev,
1296                     "Missed HotPlug interrupt waiting for DLL Active\n");
1297                 pcib_pcie_intr_hotplug(sc);
1298         }
1299 }
1300
1301 static int
1302 pcib_alloc_pcie_irq(struct pcib_softc *sc)
1303 {
1304         device_t dev;
1305         int count, error, rid;
1306
1307         rid = -1;
1308         dev = sc->dev;
1309
1310         /*
1311          * For simplicity, only use MSI-X if there is a single message.
1312          * To support a device with multiple messages we would have to
1313          * use remap intr if the MSI number is not 0.
1314          */
1315         count = pci_msix_count(dev);
1316         if (count == 1) {
1317                 error = pci_alloc_msix(dev, &count);
1318                 if (error == 0)
1319                         rid = 1;
1320         }
1321
1322         if (rid < 0 && pci_msi_count(dev) > 0) {
1323                 count = 1;
1324                 error = pci_alloc_msi(dev, &count);
1325                 if (error == 0)
1326                         rid = 1;
1327         }
1328
1329         if (rid < 0)
1330                 rid = 0;
1331
1332         sc->pcie_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
1333             RF_ACTIVE | RF_SHAREABLE);
1334         if (sc->pcie_irq == NULL) {
1335                 device_printf(dev,
1336                     "Failed to allocate interrupt for PCI-e events\n");
1337                 if (rid > 0)
1338                         pci_release_msi(dev);
1339                 return (ENXIO);
1340         }
1341
1342         error = bus_setup_intr(dev, sc->pcie_irq, INTR_TYPE_MISC|INTR_MPSAFE,
1343             NULL, pcib_pcie_intr_hotplug, sc, &sc->pcie_ihand);
1344         if (error) {
1345                 device_printf(dev, "Failed to setup PCI-e interrupt handler\n");
1346                 bus_release_resource(dev, SYS_RES_IRQ, rid, sc->pcie_irq);
1347                 if (rid > 0)
1348                         pci_release_msi(dev);
1349                 return (error);
1350         }
1351         return (0);
1352 }
1353
1354 static int
1355 pcib_release_pcie_irq(struct pcib_softc *sc)
1356 {
1357         device_t dev;
1358         int error;
1359
1360         dev = sc->dev;
1361         error = bus_teardown_intr(dev, sc->pcie_irq, sc->pcie_ihand);
1362         if (error)
1363                 return (error);
1364         error = bus_free_resource(dev, SYS_RES_IRQ, sc->pcie_irq);
1365         if (error)
1366                 return (error);
1367         return (pci_release_msi(dev));
1368 }
1369
1370 static void
1371 pcib_setup_hotplug(struct pcib_softc *sc)
1372 {
1373         device_t dev;
1374         uint16_t mask, val;
1375
1376         dev = sc->dev;
1377         callout_init(&sc->pcie_ab_timer, 0);
1378         callout_init(&sc->pcie_cc_timer, 0);
1379         callout_init(&sc->pcie_dll_timer, 0);
1380         TASK_INIT(&sc->pcie_hp_task, 0, pcib_pcie_hotplug_task, sc);
1381         sc->pcie_hp_lock = &Giant;
1382
1383         /* Allocate IRQ. */
1384         if (pcib_alloc_pcie_irq(sc) != 0)
1385                 return;
1386
1387         sc->pcie_link_sta = pcie_read_config(dev, PCIER_LINK_STA, 2);
1388         sc->pcie_slot_sta = pcie_read_config(dev, PCIER_SLOT_STA, 2);
1389
1390         /* Clear any events previously pending. */
1391         pcie_write_config(dev, PCIER_SLOT_STA, sc->pcie_slot_sta, 2);
1392
1393         /* Enable HotPlug events. */
1394         mask = PCIEM_SLOT_CTL_DLLSCE | PCIEM_SLOT_CTL_HPIE |
1395             PCIEM_SLOT_CTL_CCIE | PCIEM_SLOT_CTL_PDCE | PCIEM_SLOT_CTL_MRLSCE |
1396             PCIEM_SLOT_CTL_PFDE | PCIEM_SLOT_CTL_ABPE;
1397         val = PCIEM_SLOT_CTL_DLLSCE | PCIEM_SLOT_CTL_HPIE | PCIEM_SLOT_CTL_PDCE;
1398         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_APB)
1399                 val |= PCIEM_SLOT_CTL_ABPE;
1400         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_PCP)
1401                 val |= PCIEM_SLOT_CTL_PFDE;
1402         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_MRLSP)
1403                 val |= PCIEM_SLOT_CTL_MRLSCE;
1404         if (!(sc->pcie_slot_cap & PCIEM_SLOT_CAP_NCCS))
1405                 val |= PCIEM_SLOT_CTL_CCIE;
1406
1407         /* Turn the attention indicator off. */
1408         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_AIP) {
1409                 mask |= PCIEM_SLOT_CTL_AIC;
1410                 val |= PCIEM_SLOT_CTL_AI_OFF;
1411         }
1412
1413         pcib_pcie_hotplug_update(sc, val, mask, false);
1414 }
1415
1416 static int
1417 pcib_detach_hotplug(struct pcib_softc *sc)
1418 {
1419         uint16_t mask, val;
1420         int error;
1421
1422         /* Disable the card in the slot and force it to detach. */
1423         if (sc->flags & PCIB_DETACH_PENDING) {
1424                 sc->flags &= ~PCIB_DETACH_PENDING;
1425                 callout_stop(&sc->pcie_ab_timer);
1426         }
1427         sc->flags |= PCIB_DETACHING;
1428
1429         if (sc->flags & PCIB_HOTPLUG_CMD_PENDING) {
1430                 callout_stop(&sc->pcie_cc_timer);
1431                 tsleep(sc, 0, "hpcmd", hz);
1432                 sc->flags &= ~PCIB_HOTPLUG_CMD_PENDING;
1433         }
1434
1435         /* Disable HotPlug events. */
1436         mask = PCIEM_SLOT_CTL_DLLSCE | PCIEM_SLOT_CTL_HPIE |
1437             PCIEM_SLOT_CTL_CCIE | PCIEM_SLOT_CTL_PDCE | PCIEM_SLOT_CTL_MRLSCE |
1438             PCIEM_SLOT_CTL_PFDE | PCIEM_SLOT_CTL_ABPE;
1439         val = 0;
1440
1441         /* Turn the attention indicator off. */
1442         if (sc->pcie_slot_cap & PCIEM_SLOT_CAP_AIP) {
1443                 mask |= PCIEM_SLOT_CTL_AIC;
1444                 val |= PCIEM_SLOT_CTL_AI_OFF;
1445         }
1446
1447         pcib_pcie_hotplug_update(sc, val, mask, false);
1448
1449         error = pcib_release_pcie_irq(sc);
1450         if (error)
1451                 return (error);
1452         taskqueue_drain(taskqueue_thread, &sc->pcie_hp_task);
1453         callout_drain(&sc->pcie_ab_timer);
1454         callout_drain(&sc->pcie_cc_timer);
1455         callout_drain(&sc->pcie_dll_timer);
1456         return (0);
1457 }
1458 #endif
1459
1460 /*
1461  * Get current bridge configuration.
1462  */
1463 static void
1464 pcib_cfg_save(struct pcib_softc *sc)
1465 {
1466 #ifndef NEW_PCIB
1467         device_t        dev;
1468         uint16_t command;
1469
1470         dev = sc->dev;
1471
1472         command = pci_read_config(dev, PCIR_COMMAND, 2);
1473         if (command & PCIM_CMD_PORTEN)
1474                 pcib_get_io_decode(sc);
1475         if (command & PCIM_CMD_MEMEN)
1476                 pcib_get_mem_decode(sc);
1477 #endif
1478 }
1479
1480 /*
1481  * Restore previous bridge configuration.
1482  */
1483 static void
1484 pcib_cfg_restore(struct pcib_softc *sc)
1485 {
1486 #ifndef NEW_PCIB
1487         uint16_t command;
1488 #endif
1489
1490 #ifdef NEW_PCIB
1491         pcib_write_windows(sc, WIN_IO | WIN_MEM | WIN_PMEM);
1492 #else
1493         command = pci_read_config(sc->dev, PCIR_COMMAND, 2);
1494         if (command & PCIM_CMD_PORTEN)
1495                 pcib_set_io_decode(sc);
1496         if (command & PCIM_CMD_MEMEN)
1497                 pcib_set_mem_decode(sc);
1498 #endif
1499 }
1500
1501 /*
1502  * Generic device interface
1503  */
1504 static int
1505 pcib_probe(device_t dev)
1506 {
1507     if ((pci_get_class(dev) == PCIC_BRIDGE) &&
1508         (pci_get_subclass(dev) == PCIS_BRIDGE_PCI)) {
1509         device_set_desc(dev, "PCI-PCI bridge");
1510         return(-10000);
1511     }
1512     return(ENXIO);
1513 }
1514
1515 void
1516 pcib_attach_common(device_t dev)
1517 {
1518     struct pcib_softc   *sc;
1519     struct sysctl_ctx_list *sctx;
1520     struct sysctl_oid   *soid;
1521     int comma;
1522
1523     sc = device_get_softc(dev);
1524     sc->dev = dev;
1525
1526     /*
1527      * Get current bridge configuration.
1528      */
1529     sc->domain = pci_get_domain(dev);
1530 #if !(defined(NEW_PCIB) && defined(PCI_RES_BUS))
1531     sc->bus.sec = pci_read_config(dev, PCIR_SECBUS_1, 1);
1532     sc->bus.sub = pci_read_config(dev, PCIR_SUBBUS_1, 1);
1533 #endif
1534     sc->bridgectl = pci_read_config(dev, PCIR_BRIDGECTL_1, 2);
1535     pcib_cfg_save(sc);
1536
1537     /*
1538      * The primary bus register should always be the bus of the
1539      * parent.
1540      */
1541     sc->pribus = pci_get_bus(dev);
1542     pci_write_config(dev, PCIR_PRIBUS_1, sc->pribus, 1);
1543
1544     /*
1545      * Setup sysctl reporting nodes
1546      */
1547     sctx = device_get_sysctl_ctx(dev);
1548     soid = device_get_sysctl_tree(dev);
1549     SYSCTL_ADD_UINT(sctx, SYSCTL_CHILDREN(soid), OID_AUTO, "domain",
1550       CTLFLAG_RD, &sc->domain, 0, "Domain number");
1551     SYSCTL_ADD_UINT(sctx, SYSCTL_CHILDREN(soid), OID_AUTO, "pribus",
1552       CTLFLAG_RD, &sc->pribus, 0, "Primary bus number");
1553     SYSCTL_ADD_UINT(sctx, SYSCTL_CHILDREN(soid), OID_AUTO, "secbus",
1554       CTLFLAG_RD, &sc->bus.sec, 0, "Secondary bus number");
1555     SYSCTL_ADD_UINT(sctx, SYSCTL_CHILDREN(soid), OID_AUTO, "subbus",
1556       CTLFLAG_RD, &sc->bus.sub, 0, "Subordinate bus number");
1557
1558     /*
1559      * Quirk handling.
1560      */
1561     switch (pci_get_devid(dev)) {
1562 #if !(defined(NEW_PCIB) && defined(PCI_RES_BUS))
1563     case 0x12258086:            /* Intel 82454KX/GX (Orion) */
1564         {
1565             uint8_t     supbus;
1566
1567             supbus = pci_read_config(dev, 0x41, 1);
1568             if (supbus != 0xff) {
1569                 sc->bus.sec = supbus + 1;
1570                 sc->bus.sub = supbus + 1;
1571             }
1572             break;
1573         }
1574 #endif
1575
1576     /*
1577      * The i82380FB mobile docking controller is a PCI-PCI bridge,
1578      * and it is a subtractive bridge.  However, the ProgIf is wrong
1579      * so the normal setting of PCIB_SUBTRACTIVE bit doesn't
1580      * happen.  There are also Toshiba and Cavium ThunderX bridges
1581      * that behave this way.
1582      */
1583     case 0xa002177d:            /* Cavium ThunderX */
1584     case 0x124b8086:            /* Intel 82380FB Mobile */
1585     case 0x060513d7:            /* Toshiba ???? */
1586         sc->flags |= PCIB_SUBTRACTIVE;
1587         break;
1588
1589 #if !(defined(NEW_PCIB) && defined(PCI_RES_BUS))
1590     /* Compaq R3000 BIOS sets wrong subordinate bus number. */
1591     case 0x00dd10de:
1592         {
1593             char *cp;
1594
1595             if ((cp = kern_getenv("smbios.planar.maker")) == NULL)
1596                 break;
1597             if (strncmp(cp, "Compal", 6) != 0) {
1598                 freeenv(cp);
1599                 break;
1600             }
1601             freeenv(cp);
1602             if ((cp = kern_getenv("smbios.planar.product")) == NULL)
1603                 break;
1604             if (strncmp(cp, "08A0", 4) != 0) {
1605                 freeenv(cp);
1606                 break;
1607             }
1608             freeenv(cp);
1609             if (sc->bus.sub < 0xa) {
1610                 pci_write_config(dev, PCIR_SUBBUS_1, 0xa, 1);
1611                 sc->bus.sub = pci_read_config(dev, PCIR_SUBBUS_1, 1);
1612             }
1613             break;
1614         }
1615 #endif
1616     }
1617
1618     if (pci_msi_device_blacklisted(dev))
1619         sc->flags |= PCIB_DISABLE_MSI;
1620
1621     if (pci_msix_device_blacklisted(dev))
1622         sc->flags |= PCIB_DISABLE_MSIX;
1623
1624     /*
1625      * Intel 815, 845 and other chipsets say they are PCI-PCI bridges,
1626      * but have a ProgIF of 0x80.  The 82801 family (AA, AB, BAM/CAM,
1627      * BA/CA/DB and E) PCI bridges are HUB-PCI bridges, in Intelese.
1628      * This means they act as if they were subtractively decoding
1629      * bridges and pass all transactions.  Mark them and real ProgIf 1
1630      * parts as subtractive.
1631      */
1632     if ((pci_get_devid(dev) & 0xff00ffff) == 0x24008086 ||
1633       pci_read_config(dev, PCIR_PROGIF, 1) == PCIP_BRIDGE_PCI_SUBTRACTIVE)
1634         sc->flags |= PCIB_SUBTRACTIVE;
1635
1636 #ifdef PCI_HP
1637     pcib_probe_hotplug(sc);
1638 #endif
1639 #ifdef NEW_PCIB
1640 #ifdef PCI_RES_BUS
1641     pcib_setup_secbus(dev, &sc->bus, 1);
1642 #endif
1643     pcib_probe_windows(sc);
1644 #endif
1645 #ifdef PCI_HP
1646     if (sc->flags & PCIB_HOTPLUG)
1647             pcib_setup_hotplug(sc);
1648 #endif
1649     if (bootverbose) {
1650         device_printf(dev, "  domain            %d\n", sc->domain);
1651         device_printf(dev, "  secondary bus     %d\n", sc->bus.sec);
1652         device_printf(dev, "  subordinate bus   %d\n", sc->bus.sub);
1653 #ifdef NEW_PCIB
1654         if (pcib_is_window_open(&sc->io))
1655             device_printf(dev, "  I/O decode        0x%jx-0x%jx\n",
1656               (uintmax_t)sc->io.base, (uintmax_t)sc->io.limit);
1657         if (pcib_is_window_open(&sc->mem))
1658             device_printf(dev, "  memory decode     0x%jx-0x%jx\n",
1659               (uintmax_t)sc->mem.base, (uintmax_t)sc->mem.limit);
1660         if (pcib_is_window_open(&sc->pmem))
1661             device_printf(dev, "  prefetched decode 0x%jx-0x%jx\n",
1662               (uintmax_t)sc->pmem.base, (uintmax_t)sc->pmem.limit);
1663 #else
1664         if (pcib_is_io_open(sc))
1665             device_printf(dev, "  I/O decode        0x%x-0x%x\n",
1666               sc->iobase, sc->iolimit);
1667         if (pcib_is_nonprefetch_open(sc))
1668             device_printf(dev, "  memory decode     0x%jx-0x%jx\n",
1669               (uintmax_t)sc->membase, (uintmax_t)sc->memlimit);
1670         if (pcib_is_prefetch_open(sc))
1671             device_printf(dev, "  prefetched decode 0x%jx-0x%jx\n",
1672               (uintmax_t)sc->pmembase, (uintmax_t)sc->pmemlimit);
1673 #endif
1674         if (sc->bridgectl & (PCIB_BCR_ISA_ENABLE | PCIB_BCR_VGA_ENABLE) ||
1675             sc->flags & PCIB_SUBTRACTIVE) {
1676                 device_printf(dev, "  special decode    ");
1677                 comma = 0;
1678                 if (sc->bridgectl & PCIB_BCR_ISA_ENABLE) {
1679                         printf("ISA");
1680                         comma = 1;
1681                 }
1682                 if (sc->bridgectl & PCIB_BCR_VGA_ENABLE) {
1683                         printf("%sVGA", comma ? ", " : "");
1684                         comma = 1;
1685                 }
1686                 if (sc->flags & PCIB_SUBTRACTIVE)
1687                         printf("%ssubtractive", comma ? ", " : "");
1688                 printf("\n");
1689         }
1690     }
1691
1692     /*
1693      * Always enable busmastering on bridges so that transactions
1694      * initiated on the secondary bus are passed through to the
1695      * primary bus.
1696      */
1697     pci_enable_busmaster(dev);
1698 }
1699
1700 #ifdef PCI_HP
1701 static int
1702 pcib_present(struct pcib_softc *sc)
1703 {
1704
1705         if (sc->flags & PCIB_HOTPLUG)
1706                 return (pcib_hotplug_present(sc) != 0);
1707         return (1);
1708 }
1709 #endif
1710
1711 int
1712 pcib_attach_child(device_t dev)
1713 {
1714         struct pcib_softc *sc;
1715
1716         sc = device_get_softc(dev);
1717         if (sc->bus.sec == 0) {
1718                 /* no secondary bus; we should have fixed this */
1719                 return(0);
1720         }
1721
1722 #ifdef PCI_HP
1723         if (!pcib_present(sc)) {
1724                 /* An empty HotPlug slot, so don't add a PCI bus yet. */
1725                 return (0);
1726         }
1727 #endif
1728
1729         sc->child = device_add_child(dev, "pci", -1);
1730         return (bus_generic_attach(dev));
1731 }
1732
1733 int
1734 pcib_attach(device_t dev)
1735 {
1736
1737     pcib_attach_common(dev);
1738     return (pcib_attach_child(dev));
1739 }
1740
1741 int
1742 pcib_detach(device_t dev)
1743 {
1744 #if defined(PCI_HP) || defined(NEW_PCIB)
1745         struct pcib_softc *sc;
1746 #endif
1747         int error;
1748
1749 #if defined(PCI_HP) || defined(NEW_PCIB)
1750         sc = device_get_softc(dev);
1751 #endif
1752         error = bus_generic_detach(dev);
1753         if (error)
1754                 return (error);
1755 #ifdef PCI_HP
1756         if (sc->flags & PCIB_HOTPLUG) {
1757                 error = pcib_detach_hotplug(sc);
1758                 if (error)
1759                         return (error);
1760         }
1761 #endif
1762         error = device_delete_children(dev);
1763         if (error)
1764                 return (error);
1765 #ifdef NEW_PCIB
1766         pcib_free_windows(sc);
1767 #ifdef PCI_RES_BUS
1768         pcib_free_secbus(dev, &sc->bus);
1769 #endif
1770 #endif
1771         return (0);
1772 }
1773
1774 int
1775 pcib_suspend(device_t dev)
1776 {
1777
1778         pcib_cfg_save(device_get_softc(dev));
1779         return (bus_generic_suspend(dev));
1780 }
1781
1782 int
1783 pcib_resume(device_t dev)
1784 {
1785
1786         pcib_cfg_restore(device_get_softc(dev));
1787
1788         /*
1789          * Restore the Command register only after restoring the windows.
1790          * The bridge should not be claiming random windows.
1791          */
1792         pci_write_config(dev, PCIR_COMMAND, pci_get_cmdreg(dev), 2);
1793         return (bus_generic_resume(dev));
1794 }
1795
1796 void
1797 pcib_bridge_init(device_t dev)
1798 {
1799         pci_write_config(dev, PCIR_IOBASEL_1, 0xff, 1);
1800         pci_write_config(dev, PCIR_IOBASEH_1, 0xffff, 2);
1801         pci_write_config(dev, PCIR_IOLIMITL_1, 0, 1);
1802         pci_write_config(dev, PCIR_IOLIMITH_1, 0, 2);
1803         pci_write_config(dev, PCIR_MEMBASE_1, 0xffff, 2);
1804         pci_write_config(dev, PCIR_MEMLIMIT_1, 0, 2);
1805         pci_write_config(dev, PCIR_PMBASEL_1, 0xffff, 2);
1806         pci_write_config(dev, PCIR_PMBASEH_1, 0xffffffff, 4);
1807         pci_write_config(dev, PCIR_PMLIMITL_1, 0, 2);
1808         pci_write_config(dev, PCIR_PMLIMITH_1, 0, 4);
1809 }
1810
1811 int
1812 pcib_child_present(device_t dev, device_t child)
1813 {
1814 #ifdef PCI_HP
1815         struct pcib_softc *sc = device_get_softc(dev);
1816         int retval;
1817
1818         retval = bus_child_present(dev);
1819         if (retval != 0 && sc->flags & PCIB_HOTPLUG)
1820                 retval = pcib_hotplug_present(sc);
1821         return (retval);
1822 #else
1823         return (bus_child_present(dev));
1824 #endif
1825 }
1826
1827 int
1828 pcib_read_ivar(device_t dev, device_t child, int which, uintptr_t *result)
1829 {
1830     struct pcib_softc   *sc = device_get_softc(dev);
1831
1832     switch (which) {
1833     case PCIB_IVAR_DOMAIN:
1834         *result = sc->domain;
1835         return(0);
1836     case PCIB_IVAR_BUS:
1837         *result = sc->bus.sec;
1838         return(0);
1839     }
1840     return(ENOENT);
1841 }
1842
1843 int
1844 pcib_write_ivar(device_t dev, device_t child, int which, uintptr_t value)
1845 {
1846
1847     switch (which) {
1848     case PCIB_IVAR_DOMAIN:
1849         return(EINVAL);
1850     case PCIB_IVAR_BUS:
1851         return(EINVAL);
1852     }
1853     return(ENOENT);
1854 }
1855
1856 #ifdef NEW_PCIB
1857 /*
1858  * Attempt to allocate a resource from the existing resources assigned
1859  * to a window.
1860  */
1861 static struct resource *
1862 pcib_suballoc_resource(struct pcib_softc *sc, struct pcib_window *w,
1863     device_t child, int type, int *rid, rman_res_t start, rman_res_t end,
1864     rman_res_t count, u_int flags)
1865 {
1866         struct resource *res;
1867
1868         if (!pcib_is_window_open(w))
1869                 return (NULL);
1870
1871         res = rman_reserve_resource(&w->rman, start, end, count,
1872             flags & ~RF_ACTIVE, child);
1873         if (res == NULL)
1874                 return (NULL);
1875
1876         if (bootverbose)
1877                 device_printf(sc->dev,
1878                     "allocated %s range (%#jx-%#jx) for rid %x of %s\n",
1879                     w->name, rman_get_start(res), rman_get_end(res), *rid,
1880                     pcib_child_name(child));
1881         rman_set_rid(res, *rid);
1882
1883         /*
1884          * If the resource should be active, pass that request up the
1885          * tree.  This assumes the parent drivers can handle
1886          * activating sub-allocated resources.
1887          */
1888         if (flags & RF_ACTIVE) {
1889                 if (bus_activate_resource(child, type, *rid, res) != 0) {
1890                         rman_release_resource(res);
1891                         return (NULL);
1892                 }
1893         }
1894
1895         return (res);
1896 }
1897
1898 /* Allocate a fresh resource range for an unconfigured window. */
1899 static int
1900 pcib_alloc_new_window(struct pcib_softc *sc, struct pcib_window *w, int type,
1901     rman_res_t start, rman_res_t end, rman_res_t count, u_int flags)
1902 {
1903         struct resource *res;
1904         rman_res_t base, limit, wmask;
1905         int rid;
1906
1907         /*
1908          * If this is an I/O window on a bridge with ISA enable set
1909          * and the start address is below 64k, then try to allocate an
1910          * initial window of 0x1000 bytes long starting at address
1911          * 0xf000 and walking down.  Note that if the original request
1912          * was larger than the non-aliased range size of 0x100 our
1913          * caller would have raised the start address up to 64k
1914          * already.
1915          */
1916         if (type == SYS_RES_IOPORT && sc->bridgectl & PCIB_BCR_ISA_ENABLE &&
1917             start < 65536) {
1918                 for (base = 0xf000; (long)base >= 0; base -= 0x1000) {
1919                         limit = base + 0xfff;
1920
1921                         /*
1922                          * Skip ranges that wouldn't work for the
1923                          * original request.  Note that the actual
1924                          * window that overlaps are the non-alias
1925                          * ranges within [base, limit], so this isn't
1926                          * quite a simple comparison.
1927                          */
1928                         if (start + count > limit - 0x400)
1929                                 continue;
1930                         if (base == 0) {
1931                                 /*
1932                                  * The first open region for the window at
1933                                  * 0 is 0x400-0x4ff.
1934                                  */
1935                                 if (end - count + 1 < 0x400)
1936                                         continue;
1937                         } else {
1938                                 if (end - count + 1 < base)
1939                                         continue;
1940                         }
1941
1942                         if (pcib_alloc_nonisa_ranges(sc, base, limit) == 0) {
1943                                 w->base = base;
1944                                 w->limit = limit;
1945                                 return (0);
1946                         }
1947                 }
1948                 return (ENOSPC);
1949         }
1950
1951         wmask = ((rman_res_t)1 << w->step) - 1;
1952         if (RF_ALIGNMENT(flags) < w->step) {
1953                 flags &= ~RF_ALIGNMENT_MASK;
1954                 flags |= RF_ALIGNMENT_LOG2(w->step);
1955         }
1956         start &= ~wmask;
1957         end |= wmask;
1958         count = roundup2(count, (rman_res_t)1 << w->step);
1959         rid = w->reg;
1960         res = bus_alloc_resource(sc->dev, type, &rid, start, end, count,
1961             flags & ~RF_ACTIVE);
1962         if (res == NULL)
1963                 return (ENOSPC);
1964         pcib_add_window_resources(w, &res, 1);
1965         pcib_activate_window(sc, type);
1966         w->base = rman_get_start(res);
1967         w->limit = rman_get_end(res);
1968         return (0);
1969 }
1970
1971 /* Try to expand an existing window to the requested base and limit. */
1972 static int
1973 pcib_expand_window(struct pcib_softc *sc, struct pcib_window *w, int type,
1974     rman_res_t base, rman_res_t limit)
1975 {
1976         struct resource *res;
1977         int error, i, force_64k_base;
1978
1979         KASSERT(base <= w->base && limit >= w->limit,
1980             ("attempting to shrink window"));
1981
1982         /*
1983          * XXX: pcib_grow_window() doesn't try to do this anyway and
1984          * the error handling for all the edge cases would be tedious.
1985          */
1986         KASSERT(limit == w->limit || base == w->base,
1987             ("attempting to grow both ends of a window"));
1988
1989         /*
1990          * Yet more special handling for requests to expand an I/O
1991          * window behind an ISA-enabled bridge.  Since I/O windows
1992          * have to grow in 0x1000 increments and the end of the 0xffff
1993          * range is an alias, growing a window below 64k will always
1994          * result in allocating new resources and never adjusting an
1995          * existing resource.
1996          */
1997         if (type == SYS_RES_IOPORT && sc->bridgectl & PCIB_BCR_ISA_ENABLE &&
1998             (limit <= 65535 || (base <= 65535 && base != w->base))) {
1999                 KASSERT(limit == w->limit || limit <= 65535,
2000                     ("attempting to grow both ends across 64k ISA alias"));
2001
2002                 if (base != w->base)
2003                         error = pcib_alloc_nonisa_ranges(sc, base, w->base - 1);
2004                 else
2005                         error = pcib_alloc_nonisa_ranges(sc, w->limit + 1,
2006                             limit);
2007                 if (error == 0) {
2008                         w->base = base;
2009                         w->limit = limit;
2010                 }
2011                 return (error);
2012         }
2013
2014         /*
2015          * Find the existing resource to adjust.  Usually there is only one,
2016          * but for an ISA-enabled bridge we might be growing the I/O window
2017          * above 64k and need to find the existing resource that maps all
2018          * of the area above 64k.
2019          */
2020         for (i = 0; i < w->count; i++) {
2021                 if (rman_get_end(w->res[i]) == w->limit)
2022                         break;
2023         }
2024         KASSERT(i != w->count, ("did not find existing resource"));
2025         res = w->res[i];
2026
2027         /*
2028          * Usually the resource we found should match the window's
2029          * existing range.  The one exception is the ISA-enabled case
2030          * mentioned above in which case the resource should start at
2031          * 64k.
2032          */
2033         if (type == SYS_RES_IOPORT && sc->bridgectl & PCIB_BCR_ISA_ENABLE &&
2034             w->base <= 65535) {
2035                 KASSERT(rman_get_start(res) == 65536,
2036                     ("existing resource mismatch"));
2037                 force_64k_base = 1;
2038         } else {
2039                 KASSERT(w->base == rman_get_start(res),
2040                     ("existing resource mismatch"));
2041                 force_64k_base = 0;
2042         }
2043
2044         error = bus_adjust_resource(sc->dev, type, res, force_64k_base ?
2045             rman_get_start(res) : base, limit);
2046         if (error)
2047                 return (error);
2048
2049         /* Add the newly allocated region to the resource manager. */
2050         if (w->base != base) {
2051                 error = rman_manage_region(&w->rman, base, w->base - 1);
2052                 w->base = base;
2053         } else {
2054                 error = rman_manage_region(&w->rman, w->limit + 1, limit);
2055                 w->limit = limit;
2056         }
2057         if (error) {
2058                 if (bootverbose)
2059                         device_printf(sc->dev,
2060                             "failed to expand %s resource manager\n", w->name);
2061                 (void)bus_adjust_resource(sc->dev, type, res, force_64k_base ?
2062                     rman_get_start(res) : w->base, w->limit);
2063         }
2064         return (error);
2065 }
2066
2067 /*
2068  * Attempt to grow a window to make room for a given resource request.
2069  */
2070 static int
2071 pcib_grow_window(struct pcib_softc *sc, struct pcib_window *w, int type,
2072     rman_res_t start, rman_res_t end, rman_res_t count, u_int flags)
2073 {
2074         rman_res_t align, start_free, end_free, front, back, wmask;
2075         int error;
2076
2077         /*
2078          * Clamp the desired resource range to the maximum address
2079          * this window supports.  Reject impossible requests.
2080          *
2081          * For I/O port requests behind a bridge with the ISA enable
2082          * bit set, force large allocations to start above 64k.
2083          */
2084         if (!w->valid)
2085                 return (EINVAL);
2086         if (sc->bridgectl & PCIB_BCR_ISA_ENABLE && count > 0x100 &&
2087             start < 65536)
2088                 start = 65536;
2089         if (end > w->rman.rm_end)
2090                 end = w->rman.rm_end;
2091         if (start + count - 1 > end || start + count < start)
2092                 return (EINVAL);
2093         wmask = ((rman_res_t)1 << w->step) - 1;
2094
2095         /*
2096          * If there is no resource at all, just try to allocate enough
2097          * aligned space for this resource.
2098          */
2099         if (w->res == NULL) {
2100                 error = pcib_alloc_new_window(sc, w, type, start, end, count,
2101                     flags);
2102                 if (error) {
2103                         if (bootverbose)
2104                                 device_printf(sc->dev,
2105                     "failed to allocate initial %s window (%#jx-%#jx,%#jx)\n",
2106                                     w->name, start, end, count);
2107                         return (error);
2108                 }
2109                 if (bootverbose)
2110                         device_printf(sc->dev,
2111                             "allocated initial %s window of %#jx-%#jx\n",
2112                             w->name, (uintmax_t)w->base, (uintmax_t)w->limit);
2113                 goto updatewin;
2114         }
2115
2116         /*
2117          * See if growing the window would help.  Compute the minimum
2118          * amount of address space needed on both the front and back
2119          * ends of the existing window to satisfy the allocation.
2120          *
2121          * For each end, build a candidate region adjusting for the
2122          * required alignment, etc.  If there is a free region at the
2123          * edge of the window, grow from the inner edge of the free
2124          * region.  Otherwise grow from the window boundary.
2125          *
2126          * Growing an I/O window below 64k for a bridge with the ISA
2127          * enable bit doesn't require any special magic as the step
2128          * size of an I/O window (1k) always includes multiple
2129          * non-alias ranges when it is grown in either direction.
2130          *
2131          * XXX: Special case: if w->res is completely empty and the
2132          * request size is larger than w->res, we should find the
2133          * optimal aligned buffer containing w->res and allocate that.
2134          */
2135         if (bootverbose)
2136                 device_printf(sc->dev,
2137                     "attempting to grow %s window for (%#jx-%#jx,%#jx)\n",
2138                     w->name, start, end, count);
2139         align = (rman_res_t)1 << RF_ALIGNMENT(flags);
2140         if (start < w->base) {
2141                 if (rman_first_free_region(&w->rman, &start_free, &end_free) !=
2142                     0 || start_free != w->base)
2143                         end_free = w->base;
2144                 if (end_free > end)
2145                         end_free = end + 1;
2146
2147                 /* Move end_free down until it is properly aligned. */
2148                 end_free &= ~(align - 1);
2149                 end_free--;
2150                 front = end_free - (count - 1);
2151
2152                 /*
2153                  * The resource would now be allocated at (front,
2154                  * end_free).  Ensure that fits in the (start, end)
2155                  * bounds.  end_free is checked above.  If 'front' is
2156                  * ok, ensure it is properly aligned for this window.
2157                  * Also check for underflow.
2158                  */
2159                 if (front >= start && front <= end_free) {
2160                         if (bootverbose)
2161                                 printf("\tfront candidate range: %#jx-%#jx\n",
2162                                     front, end_free);
2163                         front &= ~wmask;
2164                         front = w->base - front;
2165                 } else
2166                         front = 0;
2167         } else
2168                 front = 0;
2169         if (end > w->limit) {
2170                 if (rman_last_free_region(&w->rman, &start_free, &end_free) !=
2171                     0 || end_free != w->limit)
2172                         start_free = w->limit + 1;
2173                 if (start_free < start)
2174                         start_free = start;
2175
2176                 /* Move start_free up until it is properly aligned. */
2177                 start_free = roundup2(start_free, align);
2178                 back = start_free + count - 1;
2179
2180                 /*
2181                  * The resource would now be allocated at (start_free,
2182                  * back).  Ensure that fits in the (start, end)
2183                  * bounds.  start_free is checked above.  If 'back' is
2184                  * ok, ensure it is properly aligned for this window.
2185                  * Also check for overflow.
2186                  */
2187                 if (back <= end && start_free <= back) {
2188                         if (bootverbose)
2189                                 printf("\tback candidate range: %#jx-%#jx\n",
2190                                     start_free, back);
2191                         back |= wmask;
2192                         back -= w->limit;
2193                 } else
2194                         back = 0;
2195         } else
2196                 back = 0;
2197
2198         /*
2199          * Try to allocate the smallest needed region first.
2200          * If that fails, fall back to the other region.
2201          */
2202         error = ENOSPC;
2203         while (front != 0 || back != 0) {
2204                 if (front != 0 && (front <= back || back == 0)) {
2205                         error = pcib_expand_window(sc, w, type, w->base - front,
2206                             w->limit);
2207                         if (error == 0)
2208                                 break;
2209                         front = 0;
2210                 } else {
2211                         error = pcib_expand_window(sc, w, type, w->base,
2212                             w->limit + back);
2213                         if (error == 0)
2214                                 break;
2215                         back = 0;
2216                 }
2217         }
2218
2219         if (error)
2220                 return (error);
2221         if (bootverbose)
2222                 device_printf(sc->dev, "grew %s window to %#jx-%#jx\n",
2223                     w->name, (uintmax_t)w->base, (uintmax_t)w->limit);
2224
2225 updatewin:
2226         /* Write the new window. */
2227         KASSERT((w->base & wmask) == 0, ("start address is not aligned"));
2228         KASSERT((w->limit & wmask) == wmask, ("end address is not aligned"));
2229         pcib_write_windows(sc, w->mask);
2230         return (0);
2231 }
2232
2233 /*
2234  * We have to trap resource allocation requests and ensure that the bridge
2235  * is set up to, or capable of handling them.
2236  */
2237 struct resource *
2238 pcib_alloc_resource(device_t dev, device_t child, int type, int *rid,
2239     rman_res_t start, rman_res_t end, rman_res_t count, u_int flags)
2240 {
2241         struct pcib_softc *sc;
2242         struct resource *r;
2243
2244         sc = device_get_softc(dev);
2245
2246         /*
2247          * VGA resources are decoded iff the VGA enable bit is set in
2248          * the bridge control register.  VGA resources do not fall into
2249          * the resource windows and are passed up to the parent.
2250          */
2251         if ((type == SYS_RES_IOPORT && pci_is_vga_ioport_range(start, end)) ||
2252             (type == SYS_RES_MEMORY && pci_is_vga_memory_range(start, end))) {
2253                 if (sc->bridgectl & PCIB_BCR_VGA_ENABLE)
2254                         return (bus_generic_alloc_resource(dev, child, type,
2255                             rid, start, end, count, flags));
2256                 else
2257                         return (NULL);
2258         }
2259
2260         switch (type) {
2261 #ifdef PCI_RES_BUS
2262         case PCI_RES_BUS:
2263                 return (pcib_alloc_subbus(&sc->bus, child, rid, start, end,
2264                     count, flags));
2265 #endif
2266         case SYS_RES_IOPORT:
2267                 if (pcib_is_isa_range(sc, start, end, count))
2268                         return (NULL);
2269                 r = pcib_suballoc_resource(sc, &sc->io, child, type, rid, start,
2270                     end, count, flags);
2271                 if (r != NULL || (sc->flags & PCIB_SUBTRACTIVE) != 0)
2272                         break;
2273                 if (pcib_grow_window(sc, &sc->io, type, start, end, count,
2274                     flags) == 0)
2275                         r = pcib_suballoc_resource(sc, &sc->io, child, type,
2276                             rid, start, end, count, flags);
2277                 break;
2278         case SYS_RES_MEMORY:
2279                 /*
2280                  * For prefetchable resources, prefer the prefetchable
2281                  * memory window, but fall back to the regular memory
2282                  * window if that fails.  Try both windows before
2283                  * attempting to grow a window in case the firmware
2284                  * has used a range in the regular memory window to
2285                  * map a prefetchable BAR.
2286                  */
2287                 if (flags & RF_PREFETCHABLE) {
2288                         r = pcib_suballoc_resource(sc, &sc->pmem, child, type,
2289                             rid, start, end, count, flags);
2290                         if (r != NULL)
2291                                 break;
2292                 }
2293                 r = pcib_suballoc_resource(sc, &sc->mem, child, type, rid,
2294                     start, end, count, flags);
2295                 if (r != NULL || (sc->flags & PCIB_SUBTRACTIVE) != 0)
2296                         break;
2297                 if (flags & RF_PREFETCHABLE) {
2298                         if (pcib_grow_window(sc, &sc->pmem, type, start, end,
2299                             count, flags) == 0) {
2300                                 r = pcib_suballoc_resource(sc, &sc->pmem, child,
2301                                     type, rid, start, end, count, flags);
2302                                 if (r != NULL)
2303                                         break;
2304                         }
2305                 }
2306                 if (pcib_grow_window(sc, &sc->mem, type, start, end, count,
2307                     flags & ~RF_PREFETCHABLE) == 0)
2308                         r = pcib_suballoc_resource(sc, &sc->mem, child, type,
2309                             rid, start, end, count, flags);
2310                 break;
2311         default:
2312                 return (bus_generic_alloc_resource(dev, child, type, rid,
2313                     start, end, count, flags));
2314         }
2315
2316         /*
2317          * If attempts to suballocate from the window fail but this is a
2318          * subtractive bridge, pass the request up the tree.
2319          */
2320         if (sc->flags & PCIB_SUBTRACTIVE && r == NULL)
2321                 return (bus_generic_alloc_resource(dev, child, type, rid,
2322                     start, end, count, flags));
2323         return (r);
2324 }
2325
2326 int
2327 pcib_adjust_resource(device_t bus, device_t child, int type, struct resource *r,
2328     rman_res_t start, rman_res_t end)
2329 {
2330         struct pcib_softc *sc;
2331
2332         sc = device_get_softc(bus);
2333         if (pcib_is_resource_managed(sc, type, r))
2334                 return (rman_adjust_resource(r, start, end));
2335         return (bus_generic_adjust_resource(bus, child, type, r, start, end));
2336 }
2337
2338 int
2339 pcib_release_resource(device_t dev, device_t child, int type, int rid,
2340     struct resource *r)
2341 {
2342         struct pcib_softc *sc;
2343         int error;
2344
2345         sc = device_get_softc(dev);
2346         if (pcib_is_resource_managed(sc, type, r)) {
2347                 if (rman_get_flags(r) & RF_ACTIVE) {
2348                         error = bus_deactivate_resource(child, type, rid, r);
2349                         if (error)
2350                                 return (error);
2351                 }
2352                 return (rman_release_resource(r));
2353         }
2354         return (bus_generic_release_resource(dev, child, type, rid, r));
2355 }
2356 #else
2357 /*
2358  * We have to trap resource allocation requests and ensure that the bridge
2359  * is set up to, or capable of handling them.
2360  */
2361 struct resource *
2362 pcib_alloc_resource(device_t dev, device_t child, int type, int *rid,
2363     rman_res_t start, rman_res_t end, rman_res_t count, u_int flags)
2364 {
2365         struct pcib_softc       *sc = device_get_softc(dev);
2366         const char *name, *suffix;
2367         int ok;
2368
2369         /*
2370          * Fail the allocation for this range if it's not supported.
2371          */
2372         name = device_get_nameunit(child);
2373         if (name == NULL) {
2374                 name = "";
2375                 suffix = "";
2376         } else
2377                 suffix = " ";
2378         switch (type) {
2379         case SYS_RES_IOPORT:
2380                 ok = 0;
2381                 if (!pcib_is_io_open(sc))
2382                         break;
2383                 ok = (start >= sc->iobase && end <= sc->iolimit);
2384
2385                 /*
2386                  * Make sure we allow access to VGA I/O addresses when the
2387                  * bridge has the "VGA Enable" bit set.
2388                  */
2389                 if (!ok && pci_is_vga_ioport_range(start, end))
2390                         ok = (sc->bridgectl & PCIB_BCR_VGA_ENABLE) ? 1 : 0;
2391
2392                 if ((sc->flags & PCIB_SUBTRACTIVE) == 0) {
2393                         if (!ok) {
2394                                 if (start < sc->iobase)
2395                                         start = sc->iobase;
2396                                 if (end > sc->iolimit)
2397                                         end = sc->iolimit;
2398                                 if (start < end)
2399                                         ok = 1;
2400                         }
2401                 } else {
2402                         ok = 1;
2403 #if 0
2404                         /*
2405                          * If we overlap with the subtractive range, then
2406                          * pick the upper range to use.
2407                          */
2408                         if (start < sc->iolimit && end > sc->iobase)
2409                                 start = sc->iolimit + 1;
2410 #endif
2411                 }
2412                 if (end < start) {
2413                         device_printf(dev, "ioport: end (%jx) < start (%jx)\n",
2414                             end, start);
2415                         start = 0;
2416                         end = 0;
2417                         ok = 0;
2418                 }
2419                 if (!ok) {
2420                         device_printf(dev, "%s%srequested unsupported I/O "
2421                             "range 0x%jx-0x%jx (decoding 0x%x-0x%x)\n",
2422                             name, suffix, start, end, sc->iobase, sc->iolimit);
2423                         return (NULL);
2424                 }
2425                 if (bootverbose)
2426                         device_printf(dev,
2427                             "%s%srequested I/O range 0x%jx-0x%jx: in range\n",
2428                             name, suffix, start, end);
2429                 break;
2430
2431         case SYS_RES_MEMORY:
2432                 ok = 0;
2433                 if (pcib_is_nonprefetch_open(sc))
2434                         ok = ok || (start >= sc->membase && end <= sc->memlimit);
2435                 if (pcib_is_prefetch_open(sc))
2436                         ok = ok || (start >= sc->pmembase && end <= sc->pmemlimit);
2437
2438                 /*
2439                  * Make sure we allow access to VGA memory addresses when the
2440                  * bridge has the "VGA Enable" bit set.
2441                  */
2442                 if (!ok && pci_is_vga_memory_range(start, end))
2443                         ok = (sc->bridgectl & PCIB_BCR_VGA_ENABLE) ? 1 : 0;
2444
2445                 if ((sc->flags & PCIB_SUBTRACTIVE) == 0) {
2446                         if (!ok) {
2447                                 ok = 1;
2448                                 if (flags & RF_PREFETCHABLE) {
2449                                         if (pcib_is_prefetch_open(sc)) {
2450                                                 if (start < sc->pmembase)
2451                                                         start = sc->pmembase;
2452                                                 if (end > sc->pmemlimit)
2453                                                         end = sc->pmemlimit;
2454                                         } else {
2455                                                 ok = 0;
2456                                         }
2457                                 } else {        /* non-prefetchable */
2458                                         if (pcib_is_nonprefetch_open(sc)) {
2459                                                 if (start < sc->membase)
2460                                                         start = sc->membase;
2461                                                 if (end > sc->memlimit)
2462                                                         end = sc->memlimit;
2463                                         } else {
2464                                                 ok = 0;
2465                                         }
2466                                 }
2467                         }
2468                 } else if (!ok) {
2469                         ok = 1; /* subtractive bridge: always ok */
2470 #if 0
2471                         if (pcib_is_nonprefetch_open(sc)) {
2472                                 if (start < sc->memlimit && end > sc->membase)
2473                                         start = sc->memlimit + 1;
2474                         }
2475                         if (pcib_is_prefetch_open(sc)) {
2476                                 if (start < sc->pmemlimit && end > sc->pmembase)
2477                                         start = sc->pmemlimit + 1;
2478                         }
2479 #endif
2480                 }
2481                 if (end < start) {
2482                         device_printf(dev, "memory: end (%jx) < start (%jx)\n",
2483                             end, start);
2484                         start = 0;
2485                         end = 0;
2486                         ok = 0;
2487                 }
2488                 if (!ok && bootverbose)
2489                         device_printf(dev,
2490                             "%s%srequested unsupported memory range %#jx-%#jx "
2491                             "(decoding %#jx-%#jx, %#jx-%#jx)\n",
2492                             name, suffix, start, end,
2493                             (uintmax_t)sc->membase, (uintmax_t)sc->memlimit,
2494                             (uintmax_t)sc->pmembase, (uintmax_t)sc->pmemlimit);
2495                 if (!ok)
2496                         return (NULL);
2497                 if (bootverbose)
2498                         device_printf(dev,"%s%srequested memory range "
2499                             "0x%jx-0x%jx: good\n",
2500                             name, suffix, start, end);
2501                 break;
2502
2503         default:
2504                 break;
2505         }
2506         /*
2507          * Bridge is OK decoding this resource, so pass it up.
2508          */
2509         return (bus_generic_alloc_resource(dev, child, type, rid, start, end,
2510             count, flags));
2511 }
2512 #endif
2513
2514 /*
2515  * If ARI is enabled on this downstream port, translate the function number
2516  * to the non-ARI slot/function.  The downstream port will convert it back in
2517  * hardware.  If ARI is not enabled slot and func are not modified.
2518  */
2519 static __inline void
2520 pcib_xlate_ari(device_t pcib, int bus, int *slot, int *func)
2521 {
2522         struct pcib_softc *sc;
2523         int ari_func;
2524
2525         sc = device_get_softc(pcib);
2526         ari_func = *func;
2527
2528         if (sc->flags & PCIB_ENABLE_ARI) {
2529                 KASSERT(*slot == 0,
2530                     ("Non-zero slot number with ARI enabled!"));
2531                 *slot = PCIE_ARI_SLOT(ari_func);
2532                 *func = PCIE_ARI_FUNC(ari_func);
2533         }
2534 }
2535
2536
2537 static void
2538 pcib_enable_ari(struct pcib_softc *sc, uint32_t pcie_pos)
2539 {
2540         uint32_t ctl2;
2541
2542         ctl2 = pci_read_config(sc->dev, pcie_pos + PCIER_DEVICE_CTL2, 4);
2543         ctl2 |= PCIEM_CTL2_ARI;
2544         pci_write_config(sc->dev, pcie_pos + PCIER_DEVICE_CTL2, ctl2, 4);
2545
2546         sc->flags |= PCIB_ENABLE_ARI;
2547 }
2548
2549 /*
2550  * PCIB interface.
2551  */
2552 int
2553 pcib_maxslots(device_t dev)
2554 {
2555 #if !defined(__amd64__) && !defined(__i386__)
2556         uint32_t pcie_pos;
2557         uint16_t val;
2558
2559         /*
2560          * If this is a PCIe rootport or downstream switch port, there's only
2561          * one slot permitted.
2562          */
2563         if (pci_find_cap(dev, PCIY_EXPRESS, &pcie_pos) == 0) {
2564                 val = pci_read_config(dev, pcie_pos + PCIER_FLAGS, 2);
2565                 val &= PCIEM_FLAGS_TYPE;
2566                 if (val == PCIEM_TYPE_ROOT_PORT ||
2567                     val == PCIEM_TYPE_DOWNSTREAM_PORT)
2568                         return (0);
2569         }
2570 #endif
2571         return (PCI_SLOTMAX);
2572 }
2573
2574 static int
2575 pcib_ari_maxslots(device_t dev)
2576 {
2577         struct pcib_softc *sc;
2578
2579         sc = device_get_softc(dev);
2580
2581         if (sc->flags & PCIB_ENABLE_ARI)
2582                 return (PCIE_ARI_SLOTMAX);
2583         else
2584                 return (pcib_maxslots(dev));
2585 }
2586
2587 static int
2588 pcib_ari_maxfuncs(device_t dev)
2589 {
2590         struct pcib_softc *sc;
2591
2592         sc = device_get_softc(dev);
2593
2594         if (sc->flags & PCIB_ENABLE_ARI)
2595                 return (PCIE_ARI_FUNCMAX);
2596         else
2597                 return (PCI_FUNCMAX);
2598 }
2599
2600 static void
2601 pcib_ari_decode_rid(device_t pcib, uint16_t rid, int *bus, int *slot,
2602     int *func)
2603 {
2604         struct pcib_softc *sc;
2605
2606         sc = device_get_softc(pcib);
2607
2608         *bus = PCI_RID2BUS(rid);
2609         if (sc->flags & PCIB_ENABLE_ARI) {
2610                 *slot = PCIE_ARI_RID2SLOT(rid);
2611                 *func = PCIE_ARI_RID2FUNC(rid);
2612         } else {
2613                 *slot = PCI_RID2SLOT(rid);
2614                 *func = PCI_RID2FUNC(rid);
2615         }
2616 }
2617
2618 /*
2619  * Since we are a child of a PCI bus, its parent must support the pcib interface.
2620  */
2621 static uint32_t
2622 pcib_read_config(device_t dev, u_int b, u_int s, u_int f, u_int reg, int width)
2623 {
2624 #ifdef PCI_HP
2625         struct pcib_softc *sc;
2626
2627         sc = device_get_softc(dev);
2628         if (!pcib_present(sc)) {
2629                 switch (width) {
2630                 case 2:
2631                         return (0xffff);
2632                 case 1:
2633                         return (0xff);
2634                 default:
2635                         return (0xffffffff);
2636                 }
2637         }
2638 #endif
2639         pcib_xlate_ari(dev, b, &s, &f);
2640         return(PCIB_READ_CONFIG(device_get_parent(device_get_parent(dev)), b, s,
2641             f, reg, width));
2642 }
2643
2644 static void
2645 pcib_write_config(device_t dev, u_int b, u_int s, u_int f, u_int reg, uint32_t val, int width)
2646 {
2647 #ifdef PCI_HP
2648         struct pcib_softc *sc;
2649
2650         sc = device_get_softc(dev);
2651         if (!pcib_present(sc))
2652                 return;
2653 #endif
2654         pcib_xlate_ari(dev, b, &s, &f);
2655         PCIB_WRITE_CONFIG(device_get_parent(device_get_parent(dev)), b, s, f,
2656             reg, val, width);
2657 }
2658
2659 /*
2660  * Route an interrupt across a PCI bridge.
2661  */
2662 int
2663 pcib_route_interrupt(device_t pcib, device_t dev, int pin)
2664 {
2665     device_t    bus;
2666     int         parent_intpin;
2667     int         intnum;
2668
2669     /*
2670      *
2671      * The PCI standard defines a swizzle of the child-side device/intpin to
2672      * the parent-side intpin as follows.
2673      *
2674      * device = device on child bus
2675      * child_intpin = intpin on child bus slot (0-3)
2676      * parent_intpin = intpin on parent bus slot (0-3)
2677      *
2678      * parent_intpin = (device + child_intpin) % 4
2679      */
2680     parent_intpin = (pci_get_slot(dev) + (pin - 1)) % 4;
2681
2682     /*
2683      * Our parent is a PCI bus.  Its parent must export the pcib interface
2684      * which includes the ability to route interrupts.
2685      */
2686     bus = device_get_parent(pcib);
2687     intnum = PCIB_ROUTE_INTERRUPT(device_get_parent(bus), pcib, parent_intpin + 1);
2688     if (PCI_INTERRUPT_VALID(intnum) && bootverbose) {
2689         device_printf(pcib, "slot %d INT%c is routed to irq %d\n",
2690             pci_get_slot(dev), 'A' + pin - 1, intnum);
2691     }
2692     return(intnum);
2693 }
2694
2695 /* Pass request to alloc MSI/MSI-X messages up to the parent bridge. */
2696 int
2697 pcib_alloc_msi(device_t pcib, device_t dev, int count, int maxcount, int *irqs)
2698 {
2699         struct pcib_softc *sc = device_get_softc(pcib);
2700         device_t bus;
2701
2702         if (sc->flags & PCIB_DISABLE_MSI)
2703                 return (ENXIO);
2704         bus = device_get_parent(pcib);
2705         return (PCIB_ALLOC_MSI(device_get_parent(bus), dev, count, maxcount,
2706             irqs));
2707 }
2708
2709 /* Pass request to release MSI/MSI-X messages up to the parent bridge. */
2710 int
2711 pcib_release_msi(device_t pcib, device_t dev, int count, int *irqs)
2712 {
2713         device_t bus;
2714
2715         bus = device_get_parent(pcib);
2716         return (PCIB_RELEASE_MSI(device_get_parent(bus), dev, count, irqs));
2717 }
2718
2719 /* Pass request to alloc an MSI-X message up to the parent bridge. */
2720 int
2721 pcib_alloc_msix(device_t pcib, device_t dev, int *irq)
2722 {
2723         struct pcib_softc *sc = device_get_softc(pcib);
2724         device_t bus;
2725
2726         if (sc->flags & PCIB_DISABLE_MSIX)
2727                 return (ENXIO);
2728         bus = device_get_parent(pcib);
2729         return (PCIB_ALLOC_MSIX(device_get_parent(bus), dev, irq));
2730 }
2731
2732 /* Pass request to release an MSI-X message up to the parent bridge. */
2733 int
2734 pcib_release_msix(device_t pcib, device_t dev, int irq)
2735 {
2736         device_t bus;
2737
2738         bus = device_get_parent(pcib);
2739         return (PCIB_RELEASE_MSIX(device_get_parent(bus), dev, irq));
2740 }
2741
2742 /* Pass request to map MSI/MSI-X message up to parent bridge. */
2743 int
2744 pcib_map_msi(device_t pcib, device_t dev, int irq, uint64_t *addr,
2745     uint32_t *data)
2746 {
2747         device_t bus;
2748         int error;
2749
2750         bus = device_get_parent(pcib);
2751         error = PCIB_MAP_MSI(device_get_parent(bus), dev, irq, addr, data);
2752         if (error)
2753                 return (error);
2754
2755         pci_ht_map_msi(pcib, *addr);
2756         return (0);
2757 }
2758
2759 /* Pass request for device power state up to parent bridge. */
2760 int
2761 pcib_power_for_sleep(device_t pcib, device_t dev, int *pstate)
2762 {
2763         device_t bus;
2764
2765         bus = device_get_parent(pcib);
2766         return (PCIB_POWER_FOR_SLEEP(bus, dev, pstate));
2767 }
2768
2769 static int
2770 pcib_ari_enabled(device_t pcib)
2771 {
2772         struct pcib_softc *sc;
2773
2774         sc = device_get_softc(pcib);
2775
2776         return ((sc->flags & PCIB_ENABLE_ARI) != 0);
2777 }
2778
2779 static int
2780 pcib_ari_get_id(device_t pcib, device_t dev, enum pci_id_type type,
2781     uintptr_t *id)
2782 {
2783         struct pcib_softc *sc;
2784         device_t bus_dev;
2785         uint8_t bus, slot, func;
2786
2787         if (type != PCI_ID_RID) {
2788                 bus_dev = device_get_parent(pcib);
2789                 return (PCIB_GET_ID(device_get_parent(bus_dev), dev, type, id));
2790         }
2791
2792         sc = device_get_softc(pcib);
2793
2794         if (sc->flags & PCIB_ENABLE_ARI) {
2795                 bus = pci_get_bus(dev);
2796                 func = pci_get_function(dev);
2797
2798                 *id = (PCI_ARI_RID(bus, func));
2799         } else {
2800                 bus = pci_get_bus(dev);
2801                 slot = pci_get_slot(dev);
2802                 func = pci_get_function(dev);
2803
2804                 *id = (PCI_RID(bus, slot, func));
2805         }
2806
2807         return (0);
2808 }
2809
2810 /*
2811  * Check that the downstream port (pcib) and the endpoint device (dev) both
2812  * support ARI.  If so, enable it and return 0, otherwise return an error.
2813  */
2814 static int
2815 pcib_try_enable_ari(device_t pcib, device_t dev)
2816 {
2817         struct pcib_softc *sc;
2818         int error;
2819         uint32_t cap2;
2820         int ari_cap_off;
2821         uint32_t ari_ver;
2822         uint32_t pcie_pos;
2823
2824         sc = device_get_softc(pcib);
2825
2826         /*
2827          * ARI is controlled in a register in the PCIe capability structure.
2828          * If the downstream port does not have the PCIe capability structure
2829          * then it does not support ARI.
2830          */
2831         error = pci_find_cap(pcib, PCIY_EXPRESS, &pcie_pos);
2832         if (error != 0)
2833                 return (ENODEV);
2834
2835         /* Check that the PCIe port advertises ARI support. */
2836         cap2 = pci_read_config(pcib, pcie_pos + PCIER_DEVICE_CAP2, 4);
2837         if (!(cap2 & PCIEM_CAP2_ARI))
2838                 return (ENODEV);
2839
2840         /*
2841          * Check that the endpoint device advertises ARI support via the ARI
2842          * extended capability structure.
2843          */
2844         error = pci_find_extcap(dev, PCIZ_ARI, &ari_cap_off);
2845         if (error != 0)
2846                 return (ENODEV);
2847
2848         /*
2849          * Finally, check that the endpoint device supports the same version
2850          * of ARI that we do.
2851          */
2852         ari_ver = pci_read_config(dev, ari_cap_off, 4);
2853         if (PCI_EXTCAP_VER(ari_ver) != PCIB_SUPPORTED_ARI_VER) {
2854                 if (bootverbose)
2855                         device_printf(pcib,
2856                             "Unsupported version of ARI (%d) detected\n",
2857                             PCI_EXTCAP_VER(ari_ver));
2858
2859                 return (ENXIO);
2860         }
2861
2862         pcib_enable_ari(sc, pcie_pos);
2863
2864         return (0);
2865 }
2866
2867 int
2868 pcib_request_feature_allow(device_t pcib, device_t dev,
2869     enum pci_feature feature)
2870 {
2871         /*
2872          * No host firmware we have to negotiate with, so we allow
2873          * every valid feature requested.
2874          */
2875         switch (feature) {
2876         case PCI_FEATURE_AER:
2877         case PCI_FEATURE_HP:
2878                 break;
2879         default:
2880                 return (EINVAL);
2881         }
2882
2883         return (0);
2884 }
2885
2886 int
2887 pcib_request_feature(device_t dev, enum pci_feature feature)
2888 {
2889
2890         /*
2891          * Invoke PCIB_REQUEST_FEATURE of this bridge first in case
2892          * the firmware overrides the method of PCI-PCI bridges.
2893          */
2894         return (PCIB_REQUEST_FEATURE(dev, dev, feature));
2895 }
2896
2897 /*
2898  * Pass the request to use this PCI feature up the tree. Either there's a
2899  * firmware like ACPI that's using this feature that will approve (or deny) the
2900  * request to take it over, or the platform has no such firmware, in which case
2901  * the request will be approved. If the request is approved, the OS is expected
2902  * to make use of the feature or render it harmless.
2903  */
2904 static int
2905 pcib_request_feature_default(device_t pcib, device_t dev,
2906     enum pci_feature feature)
2907 {
2908         device_t bus;
2909
2910         /*
2911          * Our parent is necessarily a pci bus. Its parent will either be
2912          * another pci bridge (which passes it up) or a host bridge that can
2913          * approve or reject the request.
2914          */
2915         bus = device_get_parent(pcib);
2916         return (PCIB_REQUEST_FEATURE(device_get_parent(bus), dev, feature));
2917 }
2918
2919 static int
2920 pcib_reset_child(device_t dev, device_t child, int flags)
2921 {
2922         struct pci_devinfo *pdinfo;
2923         int error;
2924
2925         error = 0;
2926         if (dev == NULL || device_get_parent(child) != dev)
2927                 goto out;
2928         error = ENXIO;
2929         if (device_get_devclass(child) != devclass_find("pci"))
2930                 goto out;
2931         pdinfo = device_get_ivars(dev);
2932         if (pdinfo->cfg.pcie.pcie_location != 0 &&
2933             (pdinfo->cfg.pcie.pcie_type == PCIEM_TYPE_DOWNSTREAM_PORT ||
2934             pdinfo->cfg.pcie.pcie_type == PCIEM_TYPE_ROOT_PORT)) {
2935                 error = bus_helper_reset_prepare(child, flags);
2936                 if (error == 0) {
2937                         error = pcie_link_reset(dev,
2938                             pdinfo->cfg.pcie.pcie_location);
2939                         /* XXXKIB call _post even if error != 0 ? */
2940                         bus_helper_reset_post(child, flags);
2941                 }
2942         }
2943 out:
2944         return (error);
2945 }