sys/dev/sound/pci/t4dwave.h

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 1999 Cameron Grant <cg@freebsd.org>
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  *
  28  * $FreeBSD$
  29  */
  30
  31 #ifndef _T4DWAVE_REG_H
  32 #define _T4DWAVE_REG_H
  33
  34 #define TR_REG_CIR      0xa0
  35 #define         TR_CIR_MASK     0x0000003f
  36 #define         TR_CIR_ADDRENA  0x00001000
  37 #define         TR_CIR_MIDENA   0x00002000
  38 #define TR_REG_MISCINT  0xb0
  39 #define         TR_INT_ADDR     0x00000020
  40 #define         TR_INT_SB       0x00000004
  41
  42 #define TR_REG_DMAR0    0x00
  43 #define TR_REG_DMAR4    0x04
  44 #define TR_REG_DMAR11   0x0b
  45 #define TR_REG_DMAR15   0x0f
  46 #define TR_REG_SBR4     0x14
  47 #define TR_REG_SBR5     0x15
  48 #define         TR_SB_INTSTATUS 0x82
  49 #define TR_REG_SBR9     0x1e
  50 #define TR_REG_SBR10    0x1f
  51 #define TR_REG_SBBL     0xc0
  52 #define TR_REG_SBCTRL   0xc4
  53 #define TR_REG_SBDELTA  0xac
  54
  55 #define TR_CDC_DATA     16
  56 #define TDX_REG_CODECWR 0x40
  57 #define TDX_REG_CODECRD 0x44
  58 #define         TDX_CDC_RWSTAT  0x00008000
  59 #define TDX_REG_CODECST 0x48
  60 #define         TDX_CDC_SBCTRL  0x40
  61 #define         TDX_CDC_ACTIVE  0x20
  62 #define         TDX_CDC_READY   0x10
  63 #define         TDX_CDC_ADCON   0x08
  64 #define         TDX_CDC_DACON   0x02
  65 #define         TDX_CDC_RESET   0x01
  66 #define         TDX_CDC_ON      (TDX_CDC_ADCON|TDX_CDC_DACON)
  67
  68 #define SPA_REG_CODECRD 0x44
  69 #define SPA_REG_CODECWR 0x40
  70 #define SPA_REG_CODECST 0x48
  71 #define SPA_RST_OFF     0x0f0000
  72 #define SPA_REG_GPIO    0x48
  73 #define SPA_CDC_RWSTAT  0x00008000
  74
  75 #define TNX_REG_CODECWR 0x44
  76 #define TNX_REG_CODEC1RD 0x48
  77 #define TNX_REG_CODEC2RD 0x4c
  78 #define         TNX_CDC_RWSTAT  0x00000c00
  79 #define         TNX_CDC_SEC     0x00000100
  80 #define TNX_REG_CODECST 0x40
  81 #define         TNX_CDC_READY2  0x40
  82 #define         TNX_CDC_ADC2ON  0x20
  83 #define         TNX_CDC_DAC2ON  0x10
  84 #define         TNX_CDC_READY1  0x08
  85 #define         TNX_CDC_ADC1ON  0x04
  86 #define         TNX_CDC_DAC1ON  0x02
  87 #define         TNX_CDC_RESET   0x01
  88 #define         TNX_CDC_ON      (TNX_CDC_ADC1ON|TNX_CDC_DAC1ON)
  89
  90
  91 #define TR_REG_STARTA   0x80
  92 #define TR_REG_STOPA    0x84
  93 #define TR_REG_CSPF_A   0x90
  94 #define TR_REG_ADDRINTA 0x98
  95 #define TR_REG_INTENA   0xa4
  96
  97 #define TR_REG_STARTB   0xb4
  98 #define TR_REG_STOPB    0xb8
  99 #define TR_REG_CSPF_B   0xbc
 100 #define TR_REG_ADDRINTB 0xd8
 101 #define TR_REG_INTENB   0xdc
 102
 103 #define TR_REG_CHNBASE  0xe0
 104 #define TR_CHN_REGS     5
 105
 106 #endif