sys/dev/ste/if_ste.c

   1 /*-
   2  * Copyright (c) 1997, 1998, 1999
   3  *      Bill Paul <wpaul@ctr.columbia.edu>.  All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  * 3. All advertising materials mentioning features or use of this software
  14  *    must display the following acknowledgement:
  15  *      This product includes software developed by Bill Paul.
  16  * 4. Neither the name of the author nor the names of any co-contributors
  17  *    may be used to endorse or promote products derived from this software
  18  *    without specific prior written permission.
  19  *
  20  * THIS SOFTWARE IS PROVIDED BY Bill Paul AND CONTRIBUTORS ``AS IS'' AND
  21  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23  * ARE DISCLAIMED.  IN NO EVENT SHALL Bill Paul OR THE VOICES IN HIS HEAD
  24  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  30  * THE POSSIBILITY OF SUCH DAMAGE.
  31  */
  32
  33 #include <sys/cdefs.h>
  34 __FBSDID("$FreeBSD$");
  35
  36 #ifdef HAVE_KERNEL_OPTION_HEADERS
  37 #include "opt_device_polling.h"
  38 #endif
  39
  40 #include <sys/param.h>
  41 #include <sys/systm.h>
  42 #include <sys/bus.h>
  43 #include <sys/endian.h>
  44 #include <sys/kernel.h>
  45 #include <sys/lock.h>
  46 #include <sys/malloc.h>
  47 #include <sys/mbuf.h>
  48 #include <sys/module.h>
  49 #include <sys/rman.h>
  50 #include <sys/socket.h>
  51 #include <sys/sockio.h>
  52 #include <sys/sysctl.h>
  53
  54 #include <net/bpf.h>
  55 #include <net/if.h>
  56 #include <net/if_var.h>
  57 #include <net/if_arp.h>
  58 #include <net/ethernet.h>
  59 #include <net/if_dl.h>
  60 #include <net/if_media.h>
  61 #include <net/if_types.h>
  62 #include <net/if_vlan_var.h>
  63
  64 #include <machine/bus.h>
  65 #include <machine/resource.h>
  66
  67 #include <dev/mii/mii.h>
  68 #include <dev/mii/mii_bitbang.h>
  69 #include <dev/mii/miivar.h>
  70
  71 #include <dev/pci/pcireg.h>
  72 #include <dev/pci/pcivar.h>
  73
  74 #include <dev/ste/if_stereg.h>
  75
  76 /* "device miibus" required.  See GENERIC if you get errors here. */
  77 #include "miibus_if.h"
  78
  79 MODULE_DEPEND(ste, pci, 1, 1, 1);
  80 MODULE_DEPEND(ste, ether, 1, 1, 1);
  81 MODULE_DEPEND(ste, miibus, 1, 1, 1);
  82
  83 /* Define to show Tx error status. */
  84 #define STE_SHOW_TXERRORS
  85
  86 /*
  87  * Various supported device vendors/types and their names.
  88  */
  89 static const struct ste_type ste_devs[] = {
  90         { ST_VENDORID, ST_DEVICEID_ST201_1, "Sundance ST201 10/100BaseTX" },
  91         { ST_VENDORID, ST_DEVICEID_ST201_2, "Sundance ST201 10/100BaseTX" },
  92         { DL_VENDORID, DL_DEVICEID_DL10050, "D-Link DL10050 10/100BaseTX" },
  93         { 0, 0, NULL }
  94 };
  95
  96 static int      ste_attach(device_t);
  97 static int      ste_detach(device_t);
  98 static int      ste_probe(device_t);
  99 static int      ste_resume(device_t);
 100 static int      ste_shutdown(device_t);
 101 static int      ste_suspend(device_t);
 102
 103 static int      ste_dma_alloc(struct ste_softc *);
 104 static void     ste_dma_free(struct ste_softc *);
 105 static void     ste_dmamap_cb(void *, bus_dma_segment_t *, int, int);
 106 static int      ste_eeprom_wait(struct ste_softc *);
 107 static int      ste_encap(struct ste_softc *, struct mbuf **,
 108                     struct ste_chain *);
 109 static int      ste_ifmedia_upd(struct ifnet *);
 110 static void     ste_ifmedia_sts(struct ifnet *, struct ifmediareq *);
 111 static void     ste_init(void *);
 112 static void     ste_init_locked(struct ste_softc *);
 113 static int      ste_init_rx_list(struct ste_softc *);
 114 static void     ste_init_tx_list(struct ste_softc *);
 115 static void     ste_intr(void *);
 116 static int      ste_ioctl(struct ifnet *, u_long, caddr_t);
 117 static uint32_t ste_mii_bitbang_read(device_t);
 118 static void     ste_mii_bitbang_write(device_t, uint32_t);
 119 static int      ste_miibus_readreg(device_t, int, int);
 120 static void     ste_miibus_statchg(device_t);
 121 static int      ste_miibus_writereg(device_t, int, int, int);
 122 static int      ste_newbuf(struct ste_softc *, struct ste_chain_onefrag *);
 123 static int      ste_read_eeprom(struct ste_softc *, uint16_t *, int, int);
 124 static void     ste_reset(struct ste_softc *);
 125 static void     ste_restart_tx(struct ste_softc *);
 126 static int      ste_rxeof(struct ste_softc *, int);
 127 static void     ste_rxfilter(struct ste_softc *);
 128 static void     ste_setwol(struct ste_softc *);
 129 static void     ste_start(struct ifnet *);
 130 static void     ste_start_locked(struct ifnet *);
 131 static void     ste_stats_clear(struct ste_softc *);
 132 static void     ste_stats_update(struct ste_softc *);
 133 static void     ste_stop(struct ste_softc *);
 134 static void     ste_sysctl_node(struct ste_softc *);
 135 static void     ste_tick(void *);
 136 static void     ste_txeoc(struct ste_softc *);
 137 static void     ste_txeof(struct ste_softc *);
 138 static void     ste_wait(struct ste_softc *);
 139 static void     ste_watchdog(struct ste_softc *);
 140
 141 /*
 142  * MII bit-bang glue
 143  */
 144 static const struct mii_bitbang_ops ste_mii_bitbang_ops = {
 145         ste_mii_bitbang_read,
 146         ste_mii_bitbang_write,
 147         {
 148                 STE_PHYCTL_MDATA,       /* MII_BIT_MDO */
 149                 STE_PHYCTL_MDATA,       /* MII_BIT_MDI */
 150                 STE_PHYCTL_MCLK,        /* MII_BIT_MDC */
 151                 STE_PHYCTL_MDIR,        /* MII_BIT_DIR_HOST_PHY */
 152                 0,                      /* MII_BIT_DIR_PHY_HOST */
 153         }
 154 };
 155
 156 static device_method_t ste_methods[] = {
 157         /* Device interface */
 158         DEVMETHOD(device_probe,         ste_probe),
 159         DEVMETHOD(device_attach,        ste_attach),
 160         DEVMETHOD(device_detach,        ste_detach),
 161         DEVMETHOD(device_shutdown,      ste_shutdown),
 162         DEVMETHOD(device_suspend,       ste_suspend),
 163         DEVMETHOD(device_resume,        ste_resume),
 164
 165         /* MII interface */
 166         DEVMETHOD(miibus_readreg,       ste_miibus_readreg),
 167         DEVMETHOD(miibus_writereg,      ste_miibus_writereg),
 168         DEVMETHOD(miibus_statchg,       ste_miibus_statchg),
 169
 170         DEVMETHOD_END
 171 };
 172
 173 static driver_t ste_driver = {
 174         "ste",
 175         ste_methods,
 176         sizeof(struct ste_softc)
 177 };
 178
 179 static devclass_t ste_devclass;
 180
 181 DRIVER_MODULE(ste, pci, ste_driver, ste_devclass, 0, 0);
 182 DRIVER_MODULE(miibus, ste, miibus_driver, miibus_devclass, 0, 0);
 183
 184 #define STE_SETBIT4(sc, reg, x)                         \
 185         CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) | (x))
 186
 187 #define STE_CLRBIT4(sc, reg, x)                         \
 188         CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) & ~(x))
 189
 190 #define STE_SETBIT2(sc, reg, x)                         \
 191         CSR_WRITE_2(sc, reg, CSR_READ_2(sc, reg) | (x))
 192
 193 #define STE_CLRBIT2(sc, reg, x)                         \
 194         CSR_WRITE_2(sc, reg, CSR_READ_2(sc, reg) & ~(x))
 195
 196 #define STE_SETBIT1(sc, reg, x)                         \
 197         CSR_WRITE_1(sc, reg, CSR_READ_1(sc, reg) | (x))
 198
 199 #define STE_CLRBIT1(sc, reg, x)                         \
 200         CSR_WRITE_1(sc, reg, CSR_READ_1(sc, reg) & ~(x))
 201
 202 /*
 203  * Read the MII serial port for the MII bit-bang module.
 204  */
 205 static uint32_t
 206 ste_mii_bitbang_read(device_t dev)
 207 {
 208         struct ste_softc *sc;
 209         uint32_t val;
 210
 211         sc = device_get_softc(dev);
 212
 213         val = CSR_READ_1(sc, STE_PHYCTL);
 214         CSR_BARRIER(sc, STE_PHYCTL, 1,
 215             BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 216
 217         return (val);
 218 }
 219
 220 /*
 221  * Write the MII serial port for the MII bit-bang module.
 222  */
 223 static void
 224 ste_mii_bitbang_write(device_t dev, uint32_t val)
 225 {
 226         struct ste_softc *sc;
 227
 228         sc = device_get_softc(dev);
 229
 230         CSR_WRITE_1(sc, STE_PHYCTL, val);
 231         CSR_BARRIER(sc, STE_PHYCTL, 1,
 232             BUS_SPACE_BARRIER_READ | BUS_SPACE_BARRIER_WRITE);
 233 }
 234
 235 static int
 236 ste_miibus_readreg(device_t dev, int phy, int reg)
 237 {
 238
 239         return (mii_bitbang_readreg(dev, &ste_mii_bitbang_ops, phy, reg));
 240 }
 241
 242 static int
 243 ste_miibus_writereg(device_t dev, int phy, int reg, int data)
 244 {
 245
 246         mii_bitbang_writereg(dev, &ste_mii_bitbang_ops, phy, reg, data);
 247
 248         return (0);
 249 }
 250
 251 static void
 252 ste_miibus_statchg(device_t dev)
 253 {
 254         struct ste_softc *sc;
 255         struct mii_data *mii;
 256         struct ifnet *ifp;
 257         uint16_t cfg;
 258
 259         sc = device_get_softc(dev);
 260
 261         mii = device_get_softc(sc->ste_miibus);
 262         ifp = sc->ste_ifp;
 263         if (mii == NULL || ifp == NULL ||
 264             (ifp->if_drv_flags & IFF_DRV_RUNNING) == 0)
 265                 return;
 266
 267         sc->ste_flags &= ~STE_FLAG_LINK;
 268         if ((mii->mii_media_status & (IFM_ACTIVE | IFM_AVALID)) ==
 269             (IFM_ACTIVE | IFM_AVALID)) {
 270                 switch (IFM_SUBTYPE(mii->mii_media_active)) {
 271                 case IFM_10_T:
 272                 case IFM_100_TX:
 273                 case IFM_100_FX:
 274                 case IFM_100_T4:
 275                         sc->ste_flags |= STE_FLAG_LINK;
 276                 default:
 277                         break;
 278                 }
 279         }
 280
 281         /* Program MACs with resolved speed/duplex/flow-control. */
 282         if ((sc->ste_flags & STE_FLAG_LINK) != 0) {
 283                 cfg = CSR_READ_2(sc, STE_MACCTL0);
 284                 cfg &= ~(STE_MACCTL0_FLOWCTL_ENABLE | STE_MACCTL0_FULLDUPLEX);
 285                 if ((IFM_OPTIONS(mii->mii_media_active) & IFM_FDX) != 0) {
 286                         /*
 287                          * ST201 data sheet says driver should enable receiving
 288                          * MAC control frames bit of receive mode register to
 289                          * receive flow-control frames but the register has no
 290                          * such bits. In addition the controller has no ability
 291                          * to send pause frames so it should be handled in
 292                          * driver. Implementing pause timer handling in driver
 293                          * layer is not trivial, so don't enable flow-control
 294                          * here.
 295                          */
 296                         cfg |= STE_MACCTL0_FULLDUPLEX;
 297                 }
 298                 CSR_WRITE_2(sc, STE_MACCTL0, cfg);
 299         }
 300 }
 301
 302 static int
 303 ste_ifmedia_upd(struct ifnet *ifp)
 304 {
 305         struct ste_softc *sc;
 306         struct mii_data *mii;
 307         struct mii_softc *miisc;
 308         int error;
 309
 310         sc = ifp->if_softc;
 311         STE_LOCK(sc);
 312         mii = device_get_softc(sc->ste_miibus);
 313         LIST_FOREACH(miisc, &mii->mii_phys, mii_list)
 314                 PHY_RESET(miisc);
 315         error = mii_mediachg(mii);
 316         STE_UNLOCK(sc);
 317
 318         return (error);
 319 }
 320
 321 static void
 322 ste_ifmedia_sts(struct ifnet *ifp, struct ifmediareq *ifmr)
 323 {
 324         struct ste_softc *sc;
 325         struct mii_data *mii;
 326
 327         sc = ifp->if_softc;
 328         mii = device_get_softc(sc->ste_miibus);
 329
 330         STE_LOCK(sc);
 331         if ((ifp->if_flags & IFF_UP) == 0) {
 332                 STE_UNLOCK(sc);
 333                 return;
 334         }
 335         mii_pollstat(mii);
 336         ifmr->ifm_active = mii->mii_media_active;
 337         ifmr->ifm_status = mii->mii_media_status;
 338         STE_UNLOCK(sc);
 339 }
 340
 341 static void
 342 ste_wait(struct ste_softc *sc)
 343 {
 344         int i;
 345
 346         for (i = 0; i < STE_TIMEOUT; i++) {
 347                 if (!(CSR_READ_4(sc, STE_DMACTL) & STE_DMACTL_DMA_HALTINPROG))
 348                         break;
 349                 DELAY(1);
 350         }
 351
 352         if (i == STE_TIMEOUT)
 353                 device_printf(sc->ste_dev, "command never completed!\n");
 354 }
 355
 356 /*
 357  * The EEPROM is slow: give it time to come ready after issuing
 358  * it a command.
 359  */
 360 static int
 361 ste_eeprom_wait(struct ste_softc *sc)
 362 {
 363         int i;
 364
 365         DELAY(1000);
 366
 367         for (i = 0; i < 100; i++) {
 368                 if (CSR_READ_2(sc, STE_EEPROM_CTL) & STE_EECTL_BUSY)
 369                         DELAY(1000);
 370                 else
 371                         break;
 372         }
 373
 374         if (i == 100) {
 375                 device_printf(sc->ste_dev, "eeprom failed to come ready\n");
 376                 return (1);
 377         }
 378
 379         return (0);
 380 }
 381
 382 /*
 383  * Read a sequence of words from the EEPROM. Note that ethernet address
 384  * data is stored in the EEPROM in network byte order.
 385  */
 386 static int
 387 ste_read_eeprom(struct ste_softc *sc, uint16_t *dest, int off, int cnt)
 388 {
 389         int err = 0, i;
 390
 391         if (ste_eeprom_wait(sc))
 392                 return (1);
 393
 394         for (i = 0; i < cnt; i++) {
 395                 CSR_WRITE_2(sc, STE_EEPROM_CTL, STE_EEOPCODE_READ | (off + i));
 396                 err = ste_eeprom_wait(sc);
 397                 if (err)
 398                         break;
 399                 *dest = le16toh(CSR_READ_2(sc, STE_EEPROM_DATA));
 400                 dest++;
 401         }
 402
 403         return (err ? 1 : 0);
 404 }
 405
 406 static void
 407 ste_rxfilter(struct ste_softc *sc)
 408 {
 409         struct ifnet *ifp;
 410         struct ifmultiaddr *ifma;
 411         uint32_t hashes[2] = { 0, 0 };
 412         uint8_t rxcfg;
 413         int h;
 414
 415         STE_LOCK_ASSERT(sc);
 416
 417         ifp = sc->ste_ifp;
 418         rxcfg = CSR_READ_1(sc, STE_RX_MODE);
 419         rxcfg |= STE_RXMODE_UNICAST;
 420         rxcfg &= ~(STE_RXMODE_ALLMULTI | STE_RXMODE_MULTIHASH |
 421             STE_RXMODE_BROADCAST | STE_RXMODE_PROMISC);
 422         if (ifp->if_flags & IFF_BROADCAST)
 423                 rxcfg |= STE_RXMODE_BROADCAST;
 424         if ((ifp->if_flags & (IFF_ALLMULTI | IFF_PROMISC)) != 0) {
 425                 if ((ifp->if_flags & IFF_ALLMULTI) != 0)
 426                         rxcfg |= STE_RXMODE_ALLMULTI;
 427                 if ((ifp->if_flags & IFF_PROMISC) != 0)
 428                         rxcfg |= STE_RXMODE_PROMISC;
 429                 goto chipit;
 430         }
 431
 432         rxcfg |= STE_RXMODE_MULTIHASH;
 433         /* Now program new ones. */
 434         if_maddr_rlock(ifp);
 435         TAILQ_FOREACH(ifma, &ifp->if_multiaddrs, ifma_link) {
 436                 if (ifma->ifma_addr->sa_family != AF_LINK)
 437                         continue;
 438                 h = ether_crc32_be(LLADDR((struct sockaddr_dl *)
 439                     ifma->ifma_addr), ETHER_ADDR_LEN) & 0x3F;
 440                 if (h < 32)
 441                         hashes[0] |= (1 << h);
 442                 else
 443                         hashes[1] |= (1 << (h - 32));
 444         }
 445         if_maddr_runlock(ifp);
 446
 447 chipit:
 448         CSR_WRITE_2(sc, STE_MAR0, hashes[0] & 0xFFFF);
 449         CSR_WRITE_2(sc, STE_MAR1, (hashes[0] >> 16) & 0xFFFF);
 450         CSR_WRITE_2(sc, STE_MAR2, hashes[1] & 0xFFFF);
 451         CSR_WRITE_2(sc, STE_MAR3, (hashes[1] >> 16) & 0xFFFF);
 452         CSR_WRITE_1(sc, STE_RX_MODE, rxcfg);
 453         CSR_READ_1(sc, STE_RX_MODE);
 454 }
 455
 456 #ifdef DEVICE_POLLING
 457 static poll_handler_t ste_poll, ste_poll_locked;
 458
 459 static int
 460 ste_poll(struct ifnet *ifp, enum poll_cmd cmd, int count)
 461 {
 462         struct ste_softc *sc = ifp->if_softc;
 463         int rx_npkts = 0;
 464
 465         STE_LOCK(sc);
 466         if (ifp->if_drv_flags & IFF_DRV_RUNNING)
 467                 rx_npkts = ste_poll_locked(ifp, cmd, count);
 468         STE_UNLOCK(sc);
 469         return (rx_npkts);
 470 }
 471
 472 static int
 473 ste_poll_locked(struct ifnet *ifp, enum poll_cmd cmd, int count)
 474 {
 475         struct ste_softc *sc = ifp->if_softc;
 476         int rx_npkts;
 477
 478         STE_LOCK_ASSERT(sc);
 479
 480         rx_npkts = ste_rxeof(sc, count);
 481         ste_txeof(sc);
 482         ste_txeoc(sc);
 483         if (!IFQ_DRV_IS_EMPTY(&ifp->if_snd))
 484                 ste_start_locked(ifp);
 485
 486         if (cmd == POLL_AND_CHECK_STATUS) {
 487                 uint16_t status;
 488
 489                 status = CSR_READ_2(sc, STE_ISR_ACK);
 490
 491                 if (status & STE_ISR_STATS_OFLOW)
 492                         ste_stats_update(sc);
 493
 494                 if (status & STE_ISR_HOSTERR) {
 495                         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
 496                         ste_init_locked(sc);
 497                 }
 498         }
 499         return (rx_npkts);
 500 }
 501 #endif /* DEVICE_POLLING */
 502
 503 static void
 504 ste_intr(void *xsc)
 505 {
 506         struct ste_softc *sc;
 507         struct ifnet *ifp;
 508         uint16_t intrs, status;
 509
 510         sc = xsc;
 511         STE_LOCK(sc);
 512         ifp = sc->ste_ifp;
 513
 514 #ifdef DEVICE_POLLING
 515         if (ifp->if_capenable & IFCAP_POLLING) {
 516                 STE_UNLOCK(sc);
 517                 return;
 518         }
 519 #endif
 520         /* Reading STE_ISR_ACK clears STE_IMR register. */
 521         status = CSR_READ_2(sc, STE_ISR_ACK);
 522         if ((ifp->if_drv_flags & IFF_DRV_RUNNING) == 0) {
 523                 STE_UNLOCK(sc);
 524                 return;
 525         }
 526
 527         intrs = STE_INTRS;
 528         if (status == 0xFFFF || (status & intrs) == 0)
 529                 goto done;
 530
 531         if (sc->ste_int_rx_act > 0) {
 532                 status &= ~STE_ISR_RX_DMADONE;
 533                 intrs &= ~STE_IMR_RX_DMADONE;
 534         }
 535
 536         if ((status & (STE_ISR_SOFTINTR | STE_ISR_RX_DMADONE)) != 0) {
 537                 ste_rxeof(sc, -1);
 538                 /*
 539                  * The controller has no ability to Rx interrupt
 540                  * moderation feature. Receiving 64 bytes frames
 541                  * from wire generates too many interrupts which in
 542                  * turn make system useless to process other useful
 543                  * things. Fortunately ST201 supports single shot
 544                  * timer so use the timer to implement Rx interrupt
 545                  * moderation in driver. This adds more register
 546                  * access but it greatly reduces number of Rx
 547                  * interrupts under high network load.
 548                  */
 549                 if ((ifp->if_drv_flags & IFF_DRV_RUNNING) != 0 &&
 550                     (sc->ste_int_rx_mod != 0)) {
 551                         if ((status & STE_ISR_RX_DMADONE) != 0) {
 552                                 CSR_WRITE_2(sc, STE_COUNTDOWN,
 553                                     STE_TIMER_USECS(sc->ste_int_rx_mod));
 554                                 intrs &= ~STE_IMR_RX_DMADONE;
 555                                 sc->ste_int_rx_act = 1;
 556                         } else {
 557                                 intrs |= STE_IMR_RX_DMADONE;
 558                                 sc->ste_int_rx_act = 0;
 559                         }
 560                 }
 561         }
 562         if ((ifp->if_drv_flags & IFF_DRV_RUNNING) != 0) {
 563                 if ((status & STE_ISR_TX_DMADONE) != 0)
 564                         ste_txeof(sc);
 565                 if ((status & STE_ISR_TX_DONE) != 0)
 566                         ste_txeoc(sc);
 567                 if ((status & STE_ISR_STATS_OFLOW) != 0)
 568                         ste_stats_update(sc);
 569                 if ((status & STE_ISR_HOSTERR) != 0) {
 570                         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
 571                         ste_init_locked(sc);
 572                         STE_UNLOCK(sc);
 573                         return;
 574                 }
 575                 if (!IFQ_DRV_IS_EMPTY(&ifp->if_snd))
 576                         ste_start_locked(ifp);
 577 done:
 578                 /* Re-enable interrupts */
 579                 CSR_WRITE_2(sc, STE_IMR, intrs);
 580         }
 581         STE_UNLOCK(sc);
 582 }
 583
 584 /*
 585  * A frame has been uploaded: pass the resulting mbuf chain up to
 586  * the higher level protocols.
 587  */
 588 static int
 589 ste_rxeof(struct ste_softc *sc, int count)
 590 {
 591         struct mbuf *m;
 592         struct ifnet *ifp;
 593         struct ste_chain_onefrag *cur_rx;
 594         uint32_t rxstat;
 595         int total_len, rx_npkts;
 596
 597         ifp = sc->ste_ifp;
 598
 599         bus_dmamap_sync(sc->ste_cdata.ste_rx_list_tag,
 600             sc->ste_cdata.ste_rx_list_map,
 601             BUS_DMASYNC_POSTREAD | BUS_DMASYNC_POSTWRITE);
 602
 603         cur_rx = sc->ste_cdata.ste_rx_head;
 604         for (rx_npkts = 0; rx_npkts < STE_RX_LIST_CNT; rx_npkts++,
 605             cur_rx = cur_rx->ste_next) {
 606                 rxstat = le32toh(cur_rx->ste_ptr->ste_status);
 607                 if ((rxstat & STE_RXSTAT_DMADONE) == 0)
 608                         break;
 609 #ifdef DEVICE_POLLING
 610                 if (ifp->if_capenable & IFCAP_POLLING) {
 611                         if (count == 0)
 612                                 break;
 613                         count--;
 614                 }
 615 #endif
 616                 if ((ifp->if_drv_flags & IFF_DRV_RUNNING) == 0)
 617                         break;
 618                 /*
 619                  * If an error occurs, update stats, clear the
 620                  * status word and leave the mbuf cluster in place:
 621                  * it should simply get re-used next time this descriptor
 622                  * comes up in the ring.
 623                  */
 624                 if (rxstat & STE_RXSTAT_FRAME_ERR) {
 625                         ifp->if_ierrors++;
 626                         cur_rx->ste_ptr->ste_status = 0;
 627                         continue;
 628                 }
 629
 630                 /* No errors; receive the packet. */
 631                 m = cur_rx->ste_mbuf;
 632                 total_len = STE_RX_BYTES(rxstat);
 633
 634                 /*
 635                  * Try to conjure up a new mbuf cluster. If that
 636                  * fails, it means we have an out of memory condition and
 637                  * should leave the buffer in place and continue. This will
 638                  * result in a lost packet, but there's little else we
 639                  * can do in this situation.
 640                  */
 641                 if (ste_newbuf(sc, cur_rx) != 0) {
 642                         ifp->if_iqdrops++;
 643                         cur_rx->ste_ptr->ste_status = 0;
 644                         continue;
 645                 }
 646
 647                 m->m_pkthdr.rcvif = ifp;
 648                 m->m_pkthdr.len = m->m_len = total_len;
 649
 650                 ifp->if_ipackets++;
 651                 STE_UNLOCK(sc);
 652                 (*ifp->if_input)(ifp, m);
 653                 STE_LOCK(sc);
 654         }
 655
 656         if (rx_npkts > 0) {
 657                 sc->ste_cdata.ste_rx_head = cur_rx;
 658                 bus_dmamap_sync(sc->ste_cdata.ste_rx_list_tag,
 659                     sc->ste_cdata.ste_rx_list_map,
 660                     BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
 661         }
 662
 663         return (rx_npkts);
 664 }
 665
 666 static void
 667 ste_txeoc(struct ste_softc *sc)
 668 {
 669         uint16_t txstat;
 670         struct ifnet *ifp;
 671
 672         STE_LOCK_ASSERT(sc);
 673
 674         ifp = sc->ste_ifp;
 675
 676         /*
 677          * STE_TX_STATUS register implements a queue of up to 31
 678          * transmit status byte. Writing an arbitrary value to the
 679          * register will advance the queue to the next transmit
 680          * status byte. This means if driver does not read
 681          * STE_TX_STATUS register after completing sending more
 682          * than 31 frames the controller would be stalled so driver
 683          * should re-wake the Tx MAC. This is the most severe
 684          * limitation of ST201 based controller.
 685          */
 686         for (;;) {
 687                 txstat = CSR_READ_2(sc, STE_TX_STATUS);
 688                 if ((txstat & STE_TXSTATUS_TXDONE) == 0)
 689                         break;
 690                 if ((txstat & (STE_TXSTATUS_UNDERRUN |
 691                     STE_TXSTATUS_EXCESSCOLLS | STE_TXSTATUS_RECLAIMERR |
 692                     STE_TXSTATUS_STATSOFLOW)) != 0) {
 693                         ifp->if_oerrors++;
 694 #ifdef  STE_SHOW_TXERRORS
 695                         device_printf(sc->ste_dev, "TX error : 0x%b\n",
 696                             txstat & 0xFF, STE_ERR_BITS);
 697 #endif
 698                         if ((txstat & STE_TXSTATUS_UNDERRUN) != 0 &&
 699                             sc->ste_tx_thresh < STE_PACKET_SIZE) {
 700                                 sc->ste_tx_thresh += STE_MIN_FRAMELEN;
 701                                 if (sc->ste_tx_thresh > STE_PACKET_SIZE)
 702                                         sc->ste_tx_thresh = STE_PACKET_SIZE;
 703                                 device_printf(sc->ste_dev,
 704                                     "TX underrun, increasing TX"
 705                                     " start threshold to %d bytes\n",
 706                                     sc->ste_tx_thresh);
 707                                 /* Make sure to disable active DMA cycles. */
 708                                 STE_SETBIT4(sc, STE_DMACTL,
 709                                     STE_DMACTL_TXDMA_STALL);
 710                                 ste_wait(sc);
 711                                 ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
 712                                 ste_init_locked(sc);
 713                                 break;
 714                         }
 715                         /* Restart Tx. */
 716                         ste_restart_tx(sc);
 717                 }
 718                 /*
 719                  * Advance to next status and ACK TxComplete
 720                  * interrupt. ST201 data sheet was wrong here, to
 721                  * get next Tx status, we have to write both
 722                  * STE_TX_STATUS and STE_TX_FRAMEID register.
 723                  * Otherwise controller returns the same status
 724                  * as well as not acknowledge Tx completion
 725                  * interrupt.
 726                  */
 727                 CSR_WRITE_2(sc, STE_TX_STATUS, txstat);
 728         }
 729 }
 730
 731 static void
 732 ste_tick(void *arg)
 733 {
 734         struct ste_softc *sc;
 735         struct mii_data *mii;
 736
 737         sc = (struct ste_softc *)arg;
 738
 739         STE_LOCK_ASSERT(sc);
 740
 741         mii = device_get_softc(sc->ste_miibus);
 742         mii_tick(mii);
 743         /*
 744          * ukphy(4) does not seem to generate CB that reports
 745          * resolved link state so if we know we lost a link,
 746          * explicitly check the link state.
 747          */
 748         if ((sc->ste_flags & STE_FLAG_LINK) == 0)
 749                 ste_miibus_statchg(sc->ste_dev);
 750         /*
 751          * Because we are not generating Tx completion
 752          * interrupt for every frame, reclaim transmitted
 753          * buffers here.
 754          */
 755         ste_txeof(sc);
 756         ste_txeoc(sc);
 757         ste_stats_update(sc);
 758         ste_watchdog(sc);
 759         callout_reset(&sc->ste_callout, hz, ste_tick, sc);
 760 }
 761
 762 static void
 763 ste_txeof(struct ste_softc *sc)
 764 {
 765         struct ifnet *ifp;
 766         struct ste_chain *cur_tx;
 767         uint32_t txstat;
 768         int idx;
 769
 770         STE_LOCK_ASSERT(sc);
 771
 772         ifp = sc->ste_ifp;
 773         idx = sc->ste_cdata.ste_tx_cons;
 774         if (idx == sc->ste_cdata.ste_tx_prod)
 775                 return;
 776
 777         bus_dmamap_sync(sc->ste_cdata.ste_tx_list_tag,
 778             sc->ste_cdata.ste_tx_list_map,
 779             BUS_DMASYNC_POSTREAD | BUS_DMASYNC_POSTWRITE);
 780
 781         while (idx != sc->ste_cdata.ste_tx_prod) {
 782                 cur_tx = &sc->ste_cdata.ste_tx_chain[idx];
 783                 txstat = le32toh(cur_tx->ste_ptr->ste_ctl);
 784                 if ((txstat & STE_TXCTL_DMADONE) == 0)
 785                         break;
 786                 bus_dmamap_sync(sc->ste_cdata.ste_tx_tag, cur_tx->ste_map,
 787                     BUS_DMASYNC_POSTWRITE);
 788                 bus_dmamap_unload(sc->ste_cdata.ste_tx_tag, cur_tx->ste_map);
 789                 KASSERT(cur_tx->ste_mbuf != NULL,
 790                     ("%s: freeing NULL mbuf!\n", __func__));
 791                 m_freem(cur_tx->ste_mbuf);
 792                 cur_tx->ste_mbuf = NULL;
 793                 ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
 794                 ifp->if_opackets++;
 795                 sc->ste_cdata.ste_tx_cnt--;
 796                 STE_INC(idx, STE_TX_LIST_CNT);
 797         }
 798
 799         sc->ste_cdata.ste_tx_cons = idx;
 800         if (sc->ste_cdata.ste_tx_cnt == 0)
 801                 sc->ste_timer = 0;
 802 }
 803
 804 static void
 805 ste_stats_clear(struct ste_softc *sc)
 806 {
 807
 808         STE_LOCK_ASSERT(sc);
 809
 810         /* Rx stats. */
 811         CSR_READ_2(sc, STE_STAT_RX_OCTETS_LO);
 812         CSR_READ_2(sc, STE_STAT_RX_OCTETS_HI);
 813         CSR_READ_2(sc, STE_STAT_RX_FRAMES);
 814         CSR_READ_1(sc, STE_STAT_RX_BCAST);
 815         CSR_READ_1(sc, STE_STAT_RX_MCAST);
 816         CSR_READ_1(sc, STE_STAT_RX_LOST);
 817         /* Tx stats. */
 818         CSR_READ_2(sc, STE_STAT_TX_OCTETS_LO);
 819         CSR_READ_2(sc, STE_STAT_TX_OCTETS_HI);
 820         CSR_READ_2(sc, STE_STAT_TX_FRAMES);
 821         CSR_READ_1(sc, STE_STAT_TX_BCAST);
 822         CSR_READ_1(sc, STE_STAT_TX_MCAST);
 823         CSR_READ_1(sc, STE_STAT_CARRIER_ERR);
 824         CSR_READ_1(sc, STE_STAT_SINGLE_COLLS);
 825         CSR_READ_1(sc, STE_STAT_MULTI_COLLS);
 826         CSR_READ_1(sc, STE_STAT_LATE_COLLS);
 827         CSR_READ_1(sc, STE_STAT_TX_DEFER);
 828         CSR_READ_1(sc, STE_STAT_TX_EXDEFER);
 829         CSR_READ_1(sc, STE_STAT_TX_ABORT);
 830 }
 831
 832 static void
 833 ste_stats_update(struct ste_softc *sc)
 834 {
 835         struct ifnet *ifp;
 836         struct ste_hw_stats *stats;
 837         uint32_t val;
 838
 839         STE_LOCK_ASSERT(sc);
 840
 841         ifp = sc->ste_ifp;
 842         stats = &sc->ste_stats;
 843         /* Rx stats. */
 844         val = (uint32_t)CSR_READ_2(sc, STE_STAT_RX_OCTETS_LO) |
 845             ((uint32_t)CSR_READ_2(sc, STE_STAT_RX_OCTETS_HI)) << 16;
 846         val &= 0x000FFFFF;
 847         stats->rx_bytes += val;
 848         stats->rx_frames += CSR_READ_2(sc, STE_STAT_RX_FRAMES);
 849         stats->rx_bcast_frames += CSR_READ_1(sc, STE_STAT_RX_BCAST);
 850         stats->rx_mcast_frames += CSR_READ_1(sc, STE_STAT_RX_MCAST);
 851         stats->rx_lost_frames += CSR_READ_1(sc, STE_STAT_RX_LOST);
 852         /* Tx stats. */
 853         val = (uint32_t)CSR_READ_2(sc, STE_STAT_TX_OCTETS_LO) |
 854             ((uint32_t)CSR_READ_2(sc, STE_STAT_TX_OCTETS_HI)) << 16;
 855         val &= 0x000FFFFF;
 856         stats->tx_bytes += val;
 857         stats->tx_frames += CSR_READ_2(sc, STE_STAT_TX_FRAMES);
 858         stats->tx_bcast_frames += CSR_READ_1(sc, STE_STAT_TX_BCAST);
 859         stats->tx_mcast_frames += CSR_READ_1(sc, STE_STAT_TX_MCAST);
 860         stats->tx_carrsense_errs += CSR_READ_1(sc, STE_STAT_CARRIER_ERR);
 861         val = CSR_READ_1(sc, STE_STAT_SINGLE_COLLS);
 862         stats->tx_single_colls += val;
 863         ifp->if_collisions += val;
 864         val = CSR_READ_1(sc, STE_STAT_MULTI_COLLS);
 865         stats->tx_multi_colls += val;
 866         ifp->if_collisions += val;
 867         val += CSR_READ_1(sc, STE_STAT_LATE_COLLS);
 868         stats->tx_late_colls += val;
 869         ifp->if_collisions += val;
 870         stats->tx_frames_defered += CSR_READ_1(sc, STE_STAT_TX_DEFER);
 871         stats->tx_excess_defers += CSR_READ_1(sc, STE_STAT_TX_EXDEFER);
 872         stats->tx_abort += CSR_READ_1(sc, STE_STAT_TX_ABORT);
 873 }
 874
 875 /*
 876  * Probe for a Sundance ST201 chip. Check the PCI vendor and device
 877  * IDs against our list and return a device name if we find a match.
 878  */
 879 static int
 880 ste_probe(device_t dev)
 881 {
 882         const struct ste_type *t;
 883
 884         t = ste_devs;
 885
 886         while (t->ste_name != NULL) {
 887                 if ((pci_get_vendor(dev) == t->ste_vid) &&
 888                     (pci_get_device(dev) == t->ste_did)) {
 889                         device_set_desc(dev, t->ste_name);
 890                         return (BUS_PROBE_DEFAULT);
 891                 }
 892                 t++;
 893         }
 894
 895         return (ENXIO);
 896 }
 897
 898 /*
 899  * Attach the interface. Allocate softc structures, do ifmedia
 900  * setup and ethernet/BPF attach.
 901  */
 902 static int
 903 ste_attach(device_t dev)
 904 {
 905         struct ste_softc *sc;
 906         struct ifnet *ifp;
 907         uint16_t eaddr[ETHER_ADDR_LEN / 2];
 908         int error = 0, phy, pmc, prefer_iomap, rid;
 909
 910         sc = device_get_softc(dev);
 911         sc->ste_dev = dev;
 912
 913         /*
 914          * Only use one PHY since this chip reports multiple
 915          * Note on the DFE-550 the PHY is at 1 on the DFE-580
 916          * it is at 0 & 1.  It is rev 0x12.
 917          */
 918         if (pci_get_vendor(dev) == DL_VENDORID &&
 919             pci_get_device(dev) == DL_DEVICEID_DL10050 &&
 920             pci_get_revid(dev) == 0x12 )
 921                 sc->ste_flags |= STE_FLAG_ONE_PHY;
 922
 923         mtx_init(&sc->ste_mtx, device_get_nameunit(dev), MTX_NETWORK_LOCK,
 924             MTX_DEF);
 925         /*
 926          * Map control/status registers.
 927          */
 928         pci_enable_busmaster(dev);
 929
 930         /*
 931          * Prefer memory space register mapping over IO space but use
 932          * IO space for a device that is known to have issues on memory
 933          * mapping.
 934          */
 935         prefer_iomap = 0;
 936         if (pci_get_device(dev) == ST_DEVICEID_ST201_1)
 937                 prefer_iomap = 1;
 938         else
 939                 resource_int_value(device_get_name(sc->ste_dev),
 940                     device_get_unit(sc->ste_dev), "prefer_iomap",
 941                     &prefer_iomap);
 942         if (prefer_iomap == 0) {
 943                 sc->ste_res_id = PCIR_BAR(1);
 944                 sc->ste_res_type = SYS_RES_MEMORY;
 945                 sc->ste_res = bus_alloc_resource_any(dev, sc->ste_res_type,
 946                     &sc->ste_res_id, RF_ACTIVE);
 947         }
 948         if (prefer_iomap || sc->ste_res == NULL) {
 949                 sc->ste_res_id = PCIR_BAR(0);
 950                 sc->ste_res_type = SYS_RES_IOPORT;
 951                 sc->ste_res = bus_alloc_resource_any(dev, sc->ste_res_type,
 952                     &sc->ste_res_id, RF_ACTIVE);
 953         }
 954         if (sc->ste_res == NULL) {
 955                 device_printf(dev, "couldn't map ports/memory\n");
 956                 error = ENXIO;
 957                 goto fail;
 958         }
 959
 960         /* Allocate interrupt */
 961         rid = 0;
 962         sc->ste_irq = bus_alloc_resource_any(dev, SYS_RES_IRQ, &rid,
 963             RF_SHAREABLE | RF_ACTIVE);
 964
 965         if (sc->ste_irq == NULL) {
 966                 device_printf(dev, "couldn't map interrupt\n");
 967                 error = ENXIO;
 968                 goto fail;
 969         }
 970
 971         callout_init_mtx(&sc->ste_callout, &sc->ste_mtx, 0);
 972
 973         /* Reset the adapter. */
 974         ste_reset(sc);
 975
 976         /*
 977          * Get station address from the EEPROM.
 978          */
 979         if (ste_read_eeprom(sc, eaddr, STE_EEADDR_NODE0, ETHER_ADDR_LEN / 2)) {
 980                 device_printf(dev, "failed to read station address\n");
 981                 error = ENXIO;
 982                 goto fail;
 983         }
 984         ste_sysctl_node(sc);
 985
 986         if ((error = ste_dma_alloc(sc)) != 0)
 987                 goto fail;
 988
 989         ifp = sc->ste_ifp = if_alloc(IFT_ETHER);
 990         if (ifp == NULL) {
 991                 device_printf(dev, "can not if_alloc()\n");
 992                 error = ENOSPC;
 993                 goto fail;
 994         }
 995
 996         /* Do MII setup. */
 997         phy = MII_PHY_ANY;
 998         if ((sc->ste_flags & STE_FLAG_ONE_PHY) != 0)
 999                 phy = 0;
1000         error = mii_attach(dev, &sc->ste_miibus, ifp, ste_ifmedia_upd,
1001                 ste_ifmedia_sts, BMSR_DEFCAPMASK, phy, MII_OFFSET_ANY, 0);
1002         if (error != 0) {
1003                 device_printf(dev, "attaching PHYs failed\n");
1004                 goto fail;
1005         }
1006
1007         ifp->if_softc = sc;
1008         if_initname(ifp, device_get_name(dev), device_get_unit(dev));
1009         ifp->if_flags = IFF_BROADCAST | IFF_SIMPLEX | IFF_MULTICAST;
1010         ifp->if_ioctl = ste_ioctl;
1011         ifp->if_start = ste_start;
1012         ifp->if_init = ste_init;
1013         IFQ_SET_MAXLEN(&ifp->if_snd, STE_TX_LIST_CNT - 1);
1014         ifp->if_snd.ifq_drv_maxlen = STE_TX_LIST_CNT - 1;
1015         IFQ_SET_READY(&ifp->if_snd);
1016
1017         sc->ste_tx_thresh = STE_TXSTART_THRESH;
1018
1019         /*
1020          * Call MI attach routine.
1021          */
1022         ether_ifattach(ifp, (uint8_t *)eaddr);
1023
1024         /*
1025          * Tell the upper layer(s) we support long frames.
1026          */
1027         ifp->if_data.ifi_hdrlen = sizeof(struct ether_vlan_header);
1028         ifp->if_capabilities |= IFCAP_VLAN_MTU;
1029         if (pci_find_cap(dev, PCIY_PMG, &pmc) == 0)
1030                 ifp->if_capabilities |= IFCAP_WOL_MAGIC;
1031         ifp->if_capenable = ifp->if_capabilities;
1032 #ifdef DEVICE_POLLING
1033         ifp->if_capabilities |= IFCAP_POLLING;
1034 #endif
1035
1036         /* Hook interrupt last to avoid having to lock softc */
1037         error = bus_setup_intr(dev, sc->ste_irq, INTR_TYPE_NET | INTR_MPSAFE,
1038             NULL, ste_intr, sc, &sc->ste_intrhand);
1039
1040         if (error) {
1041                 device_printf(dev, "couldn't set up irq\n");
1042                 ether_ifdetach(ifp);
1043                 goto fail;
1044         }
1045
1046 fail:
1047         if (error)
1048                 ste_detach(dev);
1049
1050         return (error);
1051 }
1052
1053 /*
1054  * Shutdown hardware and free up resources. This can be called any
1055  * time after the mutex has been initialized. It is called in both
1056  * the error case in attach and the normal detach case so it needs
1057  * to be careful about only freeing resources that have actually been
1058  * allocated.
1059  */
1060 static int
1061 ste_detach(device_t dev)
1062 {
1063         struct ste_softc *sc;
1064         struct ifnet *ifp;
1065
1066         sc = device_get_softc(dev);
1067         KASSERT(mtx_initialized(&sc->ste_mtx), ("ste mutex not initialized"));
1068         ifp = sc->ste_ifp;
1069
1070 #ifdef DEVICE_POLLING
1071         if (ifp->if_capenable & IFCAP_POLLING)
1072                 ether_poll_deregister(ifp);
1073 #endif
1074
1075         /* These should only be active if attach succeeded */
1076         if (device_is_attached(dev)) {
1077                 ether_ifdetach(ifp);
1078                 STE_LOCK(sc);
1079                 ste_stop(sc);
1080                 STE_UNLOCK(sc);
1081                 callout_drain(&sc->ste_callout);
1082         }
1083         if (sc->ste_miibus)
1084                 device_delete_child(dev, sc->ste_miibus);
1085         bus_generic_detach(dev);
1086
1087         if (sc->ste_intrhand)
1088                 bus_teardown_intr(dev, sc->ste_irq, sc->ste_intrhand);
1089         if (sc->ste_irq)
1090                 bus_release_resource(dev, SYS_RES_IRQ, 0, sc->ste_irq);
1091         if (sc->ste_res)
1092                 bus_release_resource(dev, sc->ste_res_type, sc->ste_res_id,
1093                     sc->ste_res);
1094
1095         if (ifp)
1096                 if_free(ifp);
1097
1098         ste_dma_free(sc);
1099         mtx_destroy(&sc->ste_mtx);
1100
1101         return (0);
1102 }
1103
1104 struct ste_dmamap_arg {
1105         bus_addr_t      ste_busaddr;
1106 };
1107
1108 static void
1109 ste_dmamap_cb(void *arg, bus_dma_segment_t *segs, int nsegs, int error)
1110 {
1111         struct ste_dmamap_arg *ctx;
1112
1113         if (error != 0)
1114                 return;
1115
1116         KASSERT(nsegs == 1, ("%s: %d segments returned!", __func__, nsegs));
1117
1118         ctx = (struct ste_dmamap_arg *)arg;
1119         ctx->ste_busaddr = segs[0].ds_addr;
1120 }
1121
1122 static int
1123 ste_dma_alloc(struct ste_softc *sc)
1124 {
1125         struct ste_chain *txc;
1126         struct ste_chain_onefrag *rxc;
1127         struct ste_dmamap_arg ctx;
1128         int error, i;
1129
1130         /* Create parent DMA tag. */
1131         error = bus_dma_tag_create(
1132             bus_get_dma_tag(sc->ste_dev), /* parent */
1133             1, 0,                       /* alignment, boundary */
1134             BUS_SPACE_MAXADDR_32BIT,    /* lowaddr */
1135             BUS_SPACE_MAXADDR,          /* highaddr */
1136             NULL, NULL,                 /* filter, filterarg */
1137             BUS_SPACE_MAXSIZE_32BIT,    /* maxsize */
1138             0,                          /* nsegments */
1139             BUS_SPACE_MAXSIZE_32BIT,    /* maxsegsize */
1140             0,                          /* flags */
1141             NULL, NULL,                 /* lockfunc, lockarg */
1142             &sc->ste_cdata.ste_parent_tag);
1143         if (error != 0) {
1144                 device_printf(sc->ste_dev,
1145                     "could not create parent DMA tag.\n");
1146                 goto fail;
1147         }
1148
1149         /* Create DMA tag for Tx descriptor list. */
1150         error = bus_dma_tag_create(
1151             sc->ste_cdata.ste_parent_tag, /* parent */
1152             STE_DESC_ALIGN, 0,          /* alignment, boundary */
1153             BUS_SPACE_MAXADDR,          /* lowaddr */
1154             BUS_SPACE_MAXADDR,          /* highaddr */
1155             NULL, NULL,                 /* filter, filterarg */
1156             STE_TX_LIST_SZ,             /* maxsize */
1157             1,                          /* nsegments */
1158             STE_TX_LIST_SZ,             /* maxsegsize */
1159             0,                          /* flags */
1160             NULL, NULL,                 /* lockfunc, lockarg */
1161             &sc->ste_cdata.ste_tx_list_tag);
1162         if (error != 0) {
1163                 device_printf(sc->ste_dev,
1164                     "could not create Tx list DMA tag.\n");
1165                 goto fail;
1166         }
1167
1168         /* Create DMA tag for Rx descriptor list. */
1169         error = bus_dma_tag_create(
1170             sc->ste_cdata.ste_parent_tag, /* parent */
1171             STE_DESC_ALIGN, 0,          /* alignment, boundary */
1172             BUS_SPACE_MAXADDR,          /* lowaddr */
1173             BUS_SPACE_MAXADDR,          /* highaddr */
1174             NULL, NULL,                 /* filter, filterarg */
1175             STE_RX_LIST_SZ,             /* maxsize */
1176             1,                          /* nsegments */
1177             STE_RX_LIST_SZ,             /* maxsegsize */
1178             0,                          /* flags */
1179             NULL, NULL,                 /* lockfunc, lockarg */
1180             &sc->ste_cdata.ste_rx_list_tag);
1181         if (error != 0) {
1182                 device_printf(sc->ste_dev,
1183                     "could not create Rx list DMA tag.\n");
1184                 goto fail;
1185         }
1186
1187         /* Create DMA tag for Tx buffers. */
1188         error = bus_dma_tag_create(
1189             sc->ste_cdata.ste_parent_tag, /* parent */
1190             1, 0,                       /* alignment, boundary */
1191             BUS_SPACE_MAXADDR,          /* lowaddr */
1192             BUS_SPACE_MAXADDR,          /* highaddr */
1193             NULL, NULL,                 /* filter, filterarg */
1194             MCLBYTES * STE_MAXFRAGS,    /* maxsize */
1195             STE_MAXFRAGS,               /* nsegments */
1196             MCLBYTES,                   /* maxsegsize */
1197             0,                          /* flags */
1198             NULL, NULL,                 /* lockfunc, lockarg */
1199             &sc->ste_cdata.ste_tx_tag);
1200         if (error != 0) {
1201                 device_printf(sc->ste_dev, "could not create Tx DMA tag.\n");
1202                 goto fail;
1203         }
1204
1205         /* Create DMA tag for Rx buffers. */
1206         error = bus_dma_tag_create(
1207             sc->ste_cdata.ste_parent_tag, /* parent */
1208             1, 0,                       /* alignment, boundary */
1209             BUS_SPACE_MAXADDR,          /* lowaddr */
1210             BUS_SPACE_MAXADDR,          /* highaddr */
1211             NULL, NULL,                 /* filter, filterarg */
1212             MCLBYTES,                   /* maxsize */
1213             1,                          /* nsegments */
1214             MCLBYTES,                   /* maxsegsize */
1215             0,                          /* flags */
1216             NULL, NULL,                 /* lockfunc, lockarg */
1217             &sc->ste_cdata.ste_rx_tag);
1218         if (error != 0) {
1219                 device_printf(sc->ste_dev, "could not create Rx DMA tag.\n");
1220                 goto fail;
1221         }
1222
1223         /* Allocate DMA'able memory and load the DMA map for Tx list. */
1224         error = bus_dmamem_alloc(sc->ste_cdata.ste_tx_list_tag,
1225             (void **)&sc->ste_ldata.ste_tx_list,
1226             BUS_DMA_WAITOK | BUS_DMA_ZERO | BUS_DMA_COHERENT,
1227             &sc->ste_cdata.ste_tx_list_map);
1228         if (error != 0) {
1229                 device_printf(sc->ste_dev,
1230                     "could not allocate DMA'able memory for Tx list.\n");
1231                 goto fail;
1232         }
1233         ctx.ste_busaddr = 0;
1234         error = bus_dmamap_load(sc->ste_cdata.ste_tx_list_tag,
1235             sc->ste_cdata.ste_tx_list_map, sc->ste_ldata.ste_tx_list,
1236             STE_TX_LIST_SZ, ste_dmamap_cb, &ctx, 0);
1237         if (error != 0 || ctx.ste_busaddr == 0) {
1238                 device_printf(sc->ste_dev,
1239                     "could not load DMA'able memory for Tx list.\n");
1240                 goto fail;
1241         }
1242         sc->ste_ldata.ste_tx_list_paddr = ctx.ste_busaddr;
1243
1244         /* Allocate DMA'able memory and load the DMA map for Rx list. */
1245         error = bus_dmamem_alloc(sc->ste_cdata.ste_rx_list_tag,
1246             (void **)&sc->ste_ldata.ste_rx_list,
1247             BUS_DMA_WAITOK | BUS_DMA_ZERO | BUS_DMA_COHERENT,
1248             &sc->ste_cdata.ste_rx_list_map);
1249         if (error != 0) {
1250                 device_printf(sc->ste_dev,
1251                     "could not allocate DMA'able memory for Rx list.\n");
1252                 goto fail;
1253         }
1254         ctx.ste_busaddr = 0;
1255         error = bus_dmamap_load(sc->ste_cdata.ste_rx_list_tag,
1256             sc->ste_cdata.ste_rx_list_map, sc->ste_ldata.ste_rx_list,
1257             STE_RX_LIST_SZ, ste_dmamap_cb, &ctx, 0);
1258         if (error != 0 || ctx.ste_busaddr == 0) {
1259                 device_printf(sc->ste_dev,
1260                     "could not load DMA'able memory for Rx list.\n");
1261                 goto fail;
1262         }
1263         sc->ste_ldata.ste_rx_list_paddr = ctx.ste_busaddr;
1264
1265         /* Create DMA maps for Tx buffers. */
1266         for (i = 0; i < STE_TX_LIST_CNT; i++) {
1267                 txc = &sc->ste_cdata.ste_tx_chain[i];
1268                 txc->ste_ptr = NULL;
1269                 txc->ste_mbuf = NULL;
1270                 txc->ste_next = NULL;
1271                 txc->ste_phys = 0;
1272                 txc->ste_map = NULL;
1273                 error = bus_dmamap_create(sc->ste_cdata.ste_tx_tag, 0,
1274                     &txc->ste_map);
1275                 if (error != 0) {
1276                         device_printf(sc->ste_dev,
1277                             "could not create Tx dmamap.\n");
1278                         goto fail;
1279                 }
1280         }
1281         /* Create DMA maps for Rx buffers. */
1282         if ((error = bus_dmamap_create(sc->ste_cdata.ste_rx_tag, 0,
1283             &sc->ste_cdata.ste_rx_sparemap)) != 0) {
1284                 device_printf(sc->ste_dev,
1285                     "could not create spare Rx dmamap.\n");
1286                 goto fail;
1287         }
1288         for (i = 0; i < STE_RX_LIST_CNT; i++) {
1289                 rxc = &sc->ste_cdata.ste_rx_chain[i];
1290                 rxc->ste_ptr = NULL;
1291                 rxc->ste_mbuf = NULL;
1292                 rxc->ste_next = NULL;
1293                 rxc->ste_map = NULL;
1294                 error = bus_dmamap_create(sc->ste_cdata.ste_rx_tag, 0,
1295                     &rxc->ste_map);
1296                 if (error != 0) {
1297                         device_printf(sc->ste_dev,
1298                             "could not create Rx dmamap.\n");
1299                         goto fail;
1300                 }
1301         }
1302
1303 fail:
1304         return (error);
1305 }
1306
1307 static void
1308 ste_dma_free(struct ste_softc *sc)
1309 {
1310         struct ste_chain *txc;
1311         struct ste_chain_onefrag *rxc;
1312         int i;
1313
1314         /* Tx buffers. */
1315         if (sc->ste_cdata.ste_tx_tag != NULL) {
1316                 for (i = 0; i < STE_TX_LIST_CNT; i++) {
1317                         txc = &sc->ste_cdata.ste_tx_chain[i];
1318                         if (txc->ste_map != NULL) {
1319                                 bus_dmamap_destroy(sc->ste_cdata.ste_tx_tag,
1320                                     txc->ste_map);
1321                                 txc->ste_map = NULL;
1322                         }
1323                 }
1324                 bus_dma_tag_destroy(sc->ste_cdata.ste_tx_tag);
1325                 sc->ste_cdata.ste_tx_tag = NULL;
1326         }
1327         /* Rx buffers. */
1328         if (sc->ste_cdata.ste_rx_tag != NULL) {
1329                 for (i = 0; i < STE_RX_LIST_CNT; i++) {
1330                         rxc = &sc->ste_cdata.ste_rx_chain[i];
1331                         if (rxc->ste_map != NULL) {
1332                                 bus_dmamap_destroy(sc->ste_cdata.ste_rx_tag,
1333                                     rxc->ste_map);
1334                                 rxc->ste_map = NULL;
1335                         }
1336                 }
1337                 if (sc->ste_cdata.ste_rx_sparemap != NULL) {
1338                         bus_dmamap_destroy(sc->ste_cdata.ste_rx_tag,
1339                             sc->ste_cdata.ste_rx_sparemap);
1340                         sc->ste_cdata.ste_rx_sparemap = NULL;
1341                 }
1342                 bus_dma_tag_destroy(sc->ste_cdata.ste_rx_tag);
1343                 sc->ste_cdata.ste_rx_tag = NULL;
1344         }
1345         /* Tx descriptor list. */
1346         if (sc->ste_cdata.ste_tx_list_tag != NULL) {
1347                 if (sc->ste_cdata.ste_tx_list_map != NULL)
1348                         bus_dmamap_unload(sc->ste_cdata.ste_tx_list_tag,
1349                             sc->ste_cdata.ste_tx_list_map);
1350                 if (sc->ste_cdata.ste_tx_list_map != NULL &&
1351                     sc->ste_ldata.ste_tx_list != NULL)
1352                         bus_dmamem_free(sc->ste_cdata.ste_tx_list_tag,
1353                             sc->ste_ldata.ste_tx_list,
1354                             sc->ste_cdata.ste_tx_list_map);
1355                 sc->ste_ldata.ste_tx_list = NULL;
1356                 sc->ste_cdata.ste_tx_list_map = NULL;
1357                 bus_dma_tag_destroy(sc->ste_cdata.ste_tx_list_tag);
1358                 sc->ste_cdata.ste_tx_list_tag = NULL;
1359         }
1360         /* Rx descriptor list. */
1361         if (sc->ste_cdata.ste_rx_list_tag != NULL) {
1362                 if (sc->ste_cdata.ste_rx_list_map != NULL)
1363                         bus_dmamap_unload(sc->ste_cdata.ste_rx_list_tag,
1364                             sc->ste_cdata.ste_rx_list_map);
1365                 if (sc->ste_cdata.ste_rx_list_map != NULL &&
1366                     sc->ste_ldata.ste_rx_list != NULL)
1367                         bus_dmamem_free(sc->ste_cdata.ste_rx_list_tag,
1368                             sc->ste_ldata.ste_rx_list,
1369                             sc->ste_cdata.ste_rx_list_map);
1370                 sc->ste_ldata.ste_rx_list = NULL;
1371                 sc->ste_cdata.ste_rx_list_map = NULL;
1372                 bus_dma_tag_destroy(sc->ste_cdata.ste_rx_list_tag);
1373                 sc->ste_cdata.ste_rx_list_tag = NULL;
1374         }
1375         if (sc->ste_cdata.ste_parent_tag != NULL) {
1376                 bus_dma_tag_destroy(sc->ste_cdata.ste_parent_tag);
1377                 sc->ste_cdata.ste_parent_tag = NULL;
1378         }
1379 }
1380
1381 static int
1382 ste_newbuf(struct ste_softc *sc, struct ste_chain_onefrag *rxc)
1383 {
1384         struct mbuf *m;
1385         bus_dma_segment_t segs[1];
1386         bus_dmamap_t map;
1387         int error, nsegs;
1388
1389         m = m_getcl(M_NOWAIT, MT_DATA, M_PKTHDR);
1390         if (m == NULL)
1391                 return (ENOBUFS);
1392         m->m_len = m->m_pkthdr.len = MCLBYTES;
1393         m_adj(m, ETHER_ALIGN);
1394
1395         if ((error = bus_dmamap_load_mbuf_sg(sc->ste_cdata.ste_rx_tag,
1396             sc->ste_cdata.ste_rx_sparemap, m, segs, &nsegs, 0)) != 0) {
1397                 m_freem(m);
1398                 return (error);
1399         }
1400         KASSERT(nsegs == 1, ("%s: %d segments returned!", __func__, nsegs));
1401
1402         if (rxc->ste_mbuf != NULL) {
1403                 bus_dmamap_sync(sc->ste_cdata.ste_rx_tag, rxc->ste_map,
1404                     BUS_DMASYNC_POSTREAD);
1405                 bus_dmamap_unload(sc->ste_cdata.ste_rx_tag, rxc->ste_map);
1406         }
1407         map = rxc->ste_map;
1408         rxc->ste_map = sc->ste_cdata.ste_rx_sparemap;
1409         sc->ste_cdata.ste_rx_sparemap = map;
1410         bus_dmamap_sync(sc->ste_cdata.ste_rx_tag, rxc->ste_map,
1411             BUS_DMASYNC_PREREAD);
1412         rxc->ste_mbuf = m;
1413         rxc->ste_ptr->ste_status = 0;
1414         rxc->ste_ptr->ste_frag.ste_addr = htole32(segs[0].ds_addr);
1415         rxc->ste_ptr->ste_frag.ste_len = htole32(segs[0].ds_len |
1416             STE_FRAG_LAST);
1417         return (0);
1418 }
1419
1420 static int
1421 ste_init_rx_list(struct ste_softc *sc)
1422 {
1423         struct ste_chain_data *cd;
1424         struct ste_list_data *ld;
1425         int error, i;
1426
1427         sc->ste_int_rx_act = 0;
1428         cd = &sc->ste_cdata;
1429         ld = &sc->ste_ldata;
1430         bzero(ld->ste_rx_list, STE_RX_LIST_SZ);
1431         for (i = 0; i < STE_RX_LIST_CNT; i++) {
1432                 cd->ste_rx_chain[i].ste_ptr = &ld->ste_rx_list[i];
1433                 error = ste_newbuf(sc, &cd->ste_rx_chain[i]);
1434                 if (error != 0)
1435                         return (error);
1436                 if (i == (STE_RX_LIST_CNT - 1)) {
1437                         cd->ste_rx_chain[i].ste_next = &cd->ste_rx_chain[0];
1438                         ld->ste_rx_list[i].ste_next =
1439                             htole32(ld->ste_rx_list_paddr +
1440                             (sizeof(struct ste_desc_onefrag) * 0));
1441                 } else {
1442                         cd->ste_rx_chain[i].ste_next = &cd->ste_rx_chain[i + 1];
1443                         ld->ste_rx_list[i].ste_next =
1444                             htole32(ld->ste_rx_list_paddr +
1445                             (sizeof(struct ste_desc_onefrag) * (i + 1)));
1446                 }
1447         }
1448
1449         cd->ste_rx_head = &cd->ste_rx_chain[0];
1450         bus_dmamap_sync(sc->ste_cdata.ste_rx_list_tag,
1451             sc->ste_cdata.ste_rx_list_map,
1452             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
1453
1454         return (0);
1455 }
1456
1457 static void
1458 ste_init_tx_list(struct ste_softc *sc)
1459 {
1460         struct ste_chain_data *cd;
1461         struct ste_list_data *ld;
1462         int i;
1463
1464         cd = &sc->ste_cdata;
1465         ld = &sc->ste_ldata;
1466         bzero(ld->ste_tx_list, STE_TX_LIST_SZ);
1467         for (i = 0; i < STE_TX_LIST_CNT; i++) {
1468                 cd->ste_tx_chain[i].ste_ptr = &ld->ste_tx_list[i];
1469                 cd->ste_tx_chain[i].ste_mbuf = NULL;
1470                 if (i == (STE_TX_LIST_CNT - 1)) {
1471                         cd->ste_tx_chain[i].ste_next = &cd->ste_tx_chain[0];
1472                         cd->ste_tx_chain[i].ste_phys = htole32(STE_ADDR_LO(
1473                             ld->ste_tx_list_paddr +
1474                             (sizeof(struct ste_desc) * 0)));
1475                 } else {
1476                         cd->ste_tx_chain[i].ste_next = &cd->ste_tx_chain[i + 1];
1477                         cd->ste_tx_chain[i].ste_phys = htole32(STE_ADDR_LO(
1478                             ld->ste_tx_list_paddr +
1479                             (sizeof(struct ste_desc) * (i + 1))));
1480                 }
1481         }
1482
1483         cd->ste_last_tx = NULL;
1484         cd->ste_tx_prod = 0;
1485         cd->ste_tx_cons = 0;
1486         cd->ste_tx_cnt = 0;
1487
1488         bus_dmamap_sync(sc->ste_cdata.ste_tx_list_tag,
1489             sc->ste_cdata.ste_tx_list_map,
1490             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
1491 }
1492
1493 static void
1494 ste_init(void *xsc)
1495 {
1496         struct ste_softc *sc;
1497
1498         sc = xsc;
1499         STE_LOCK(sc);
1500         ste_init_locked(sc);
1501         STE_UNLOCK(sc);
1502 }
1503
1504 static void
1505 ste_init_locked(struct ste_softc *sc)
1506 {
1507         struct ifnet *ifp;
1508         struct mii_data *mii;
1509         uint8_t val;
1510         int i;
1511
1512         STE_LOCK_ASSERT(sc);
1513         ifp = sc->ste_ifp;
1514         mii = device_get_softc(sc->ste_miibus);
1515
1516         if ((ifp->if_drv_flags & IFF_DRV_RUNNING) != 0)
1517                 return;
1518
1519         ste_stop(sc);
1520         /* Reset the chip to a known state. */
1521         ste_reset(sc);
1522
1523         /* Init our MAC address */
1524         for (i = 0; i < ETHER_ADDR_LEN; i += 2) {
1525                 CSR_WRITE_2(sc, STE_PAR0 + i,
1526                     ((IF_LLADDR(sc->ste_ifp)[i] & 0xff) |
1527                      IF_LLADDR(sc->ste_ifp)[i + 1] << 8));
1528         }
1529
1530         /* Init RX list */
1531         if (ste_init_rx_list(sc) != 0) {
1532                 device_printf(sc->ste_dev,
1533                     "initialization failed: no memory for RX buffers\n");
1534                 ste_stop(sc);
1535                 return;
1536         }
1537
1538         /* Set RX polling interval */
1539         CSR_WRITE_1(sc, STE_RX_DMAPOLL_PERIOD, 64);
1540
1541         /* Init TX descriptors */
1542         ste_init_tx_list(sc);
1543
1544         /* Clear and disable WOL. */
1545         val = CSR_READ_1(sc, STE_WAKE_EVENT);
1546         val &= ~(STE_WAKEEVENT_WAKEPKT_ENB | STE_WAKEEVENT_MAGICPKT_ENB |
1547             STE_WAKEEVENT_LINKEVT_ENB | STE_WAKEEVENT_WAKEONLAN_ENB);
1548         CSR_WRITE_1(sc, STE_WAKE_EVENT, val);
1549
1550         /* Set the TX freethresh value */
1551         CSR_WRITE_1(sc, STE_TX_DMABURST_THRESH, STE_PACKET_SIZE >> 8);
1552
1553         /* Set the TX start threshold for best performance. */
1554         CSR_WRITE_2(sc, STE_TX_STARTTHRESH, sc->ste_tx_thresh);
1555
1556         /* Set the TX reclaim threshold. */
1557         CSR_WRITE_1(sc, STE_TX_RECLAIM_THRESH, (STE_PACKET_SIZE >> 4));
1558
1559         /* Accept VLAN length packets */
1560         CSR_WRITE_2(sc, STE_MAX_FRAMELEN, ETHER_MAX_LEN + ETHER_VLAN_ENCAP_LEN);
1561
1562         /* Set up the RX filter. */
1563         ste_rxfilter(sc);
1564
1565         /* Load the address of the RX list. */
1566         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_RXDMA_STALL);
1567         ste_wait(sc);
1568         CSR_WRITE_4(sc, STE_RX_DMALIST_PTR,
1569             STE_ADDR_LO(sc->ste_ldata.ste_rx_list_paddr));
1570         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_RXDMA_UNSTALL);
1571         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_RXDMA_UNSTALL);
1572
1573         /* Set TX polling interval(defer until we TX first packet). */
1574         CSR_WRITE_1(sc, STE_TX_DMAPOLL_PERIOD, 0);
1575
1576         /* Load address of the TX list */
1577         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_TXDMA_STALL);
1578         ste_wait(sc);
1579         CSR_WRITE_4(sc, STE_TX_DMALIST_PTR, 0);
1580         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_TXDMA_UNSTALL);
1581         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_TXDMA_UNSTALL);
1582         ste_wait(sc);
1583         /* Select 3.2us timer. */
1584         STE_CLRBIT4(sc, STE_DMACTL, STE_DMACTL_COUNTDOWN_SPEED |
1585             STE_DMACTL_COUNTDOWN_MODE);
1586
1587         /* Enable receiver and transmitter */
1588         CSR_WRITE_2(sc, STE_MACCTL0, 0);
1589         CSR_WRITE_2(sc, STE_MACCTL1, 0);
1590         STE_SETBIT2(sc, STE_MACCTL1, STE_MACCTL1_TX_ENABLE);
1591         STE_SETBIT2(sc, STE_MACCTL1, STE_MACCTL1_RX_ENABLE);
1592
1593         /* Enable stats counters. */
1594         STE_SETBIT2(sc, STE_MACCTL1, STE_MACCTL1_STATS_ENABLE);
1595         /* Clear stats counters. */
1596         ste_stats_clear(sc);
1597
1598         CSR_WRITE_2(sc, STE_COUNTDOWN, 0);
1599         CSR_WRITE_2(sc, STE_ISR, 0xFFFF);
1600 #ifdef DEVICE_POLLING
1601         /* Disable interrupts if we are polling. */
1602         if (ifp->if_capenable & IFCAP_POLLING)
1603                 CSR_WRITE_2(sc, STE_IMR, 0);
1604         else
1605 #endif
1606         /* Enable interrupts. */
1607         CSR_WRITE_2(sc, STE_IMR, STE_INTRS);
1608
1609         sc->ste_flags &= ~STE_FLAG_LINK;
1610         /* Switch to the current media. */
1611         mii_mediachg(mii);
1612
1613         ifp->if_drv_flags |= IFF_DRV_RUNNING;
1614         ifp->if_drv_flags &= ~IFF_DRV_OACTIVE;
1615
1616         callout_reset(&sc->ste_callout, hz, ste_tick, sc);
1617 }
1618
1619 static void
1620 ste_stop(struct ste_softc *sc)
1621 {
1622         struct ifnet *ifp;
1623         struct ste_chain_onefrag *cur_rx;
1624         struct ste_chain *cur_tx;
1625         uint32_t val;
1626         int i;
1627
1628         STE_LOCK_ASSERT(sc);
1629         ifp = sc->ste_ifp;
1630
1631         callout_stop(&sc->ste_callout);
1632         sc->ste_timer = 0;
1633         ifp->if_drv_flags &= ~(IFF_DRV_RUNNING|IFF_DRV_OACTIVE);
1634
1635         CSR_WRITE_2(sc, STE_IMR, 0);
1636         CSR_WRITE_2(sc, STE_COUNTDOWN, 0);
1637         /* Stop pending DMA. */
1638         val = CSR_READ_4(sc, STE_DMACTL);
1639         val |= STE_DMACTL_TXDMA_STALL | STE_DMACTL_RXDMA_STALL;
1640         CSR_WRITE_4(sc, STE_DMACTL, val);
1641         ste_wait(sc);
1642         /* Disable auto-polling. */
1643         CSR_WRITE_1(sc, STE_RX_DMAPOLL_PERIOD, 0);
1644         CSR_WRITE_1(sc, STE_TX_DMAPOLL_PERIOD, 0);
1645         /* Nullify DMA address to stop any further DMA. */
1646         CSR_WRITE_4(sc, STE_RX_DMALIST_PTR, 0);
1647         CSR_WRITE_4(sc, STE_TX_DMALIST_PTR, 0);
1648         /* Stop TX/RX MAC. */
1649         val = CSR_READ_2(sc, STE_MACCTL1);
1650         val |= STE_MACCTL1_TX_DISABLE | STE_MACCTL1_RX_DISABLE |
1651             STE_MACCTL1_STATS_DISABLE;
1652         CSR_WRITE_2(sc, STE_MACCTL1, val);
1653         for (i = 0; i < STE_TIMEOUT; i++) {
1654                 DELAY(10);
1655                 if ((CSR_READ_2(sc, STE_MACCTL1) & (STE_MACCTL1_TX_DISABLE |
1656                     STE_MACCTL1_RX_DISABLE | STE_MACCTL1_STATS_DISABLE)) == 0)
1657                         break;
1658         }
1659         if (i == STE_TIMEOUT)
1660                 device_printf(sc->ste_dev, "Stopping MAC timed out\n");
1661         /* Acknowledge any pending interrupts. */
1662         CSR_READ_2(sc, STE_ISR_ACK);
1663         ste_stats_update(sc);
1664
1665         for (i = 0; i < STE_RX_LIST_CNT; i++) {
1666                 cur_rx = &sc->ste_cdata.ste_rx_chain[i];
1667                 if (cur_rx->ste_mbuf != NULL) {
1668                         bus_dmamap_sync(sc->ste_cdata.ste_rx_tag,
1669                             cur_rx->ste_map, BUS_DMASYNC_POSTREAD);
1670                         bus_dmamap_unload(sc->ste_cdata.ste_rx_tag,
1671                             cur_rx->ste_map);
1672                         m_freem(cur_rx->ste_mbuf);
1673                         cur_rx->ste_mbuf = NULL;
1674                 }
1675         }
1676
1677         for (i = 0; i < STE_TX_LIST_CNT; i++) {
1678                 cur_tx = &sc->ste_cdata.ste_tx_chain[i];
1679                 if (cur_tx->ste_mbuf != NULL) {
1680                         bus_dmamap_sync(sc->ste_cdata.ste_tx_tag,
1681                             cur_tx->ste_map, BUS_DMASYNC_POSTWRITE);
1682                         bus_dmamap_unload(sc->ste_cdata.ste_tx_tag,
1683                             cur_tx->ste_map);
1684                         m_freem(cur_tx->ste_mbuf);
1685                         cur_tx->ste_mbuf = NULL;
1686                 }
1687         }
1688 }
1689
1690 static void
1691 ste_reset(struct ste_softc *sc)
1692 {
1693         uint32_t ctl;
1694         int i;
1695
1696         ctl = CSR_READ_4(sc, STE_ASICCTL);
1697         ctl |= STE_ASICCTL_GLOBAL_RESET | STE_ASICCTL_RX_RESET |
1698             STE_ASICCTL_TX_RESET | STE_ASICCTL_DMA_RESET |
1699             STE_ASICCTL_FIFO_RESET | STE_ASICCTL_NETWORK_RESET |
1700             STE_ASICCTL_AUTOINIT_RESET |STE_ASICCTL_HOST_RESET |
1701             STE_ASICCTL_EXTRESET_RESET;
1702         CSR_WRITE_4(sc, STE_ASICCTL, ctl);
1703         CSR_READ_4(sc, STE_ASICCTL);
1704         /*
1705          * Due to the need of accessing EEPROM controller can take
1706          * up to 1ms to complete the global reset.
1707          */
1708         DELAY(1000);
1709
1710         for (i = 0; i < STE_TIMEOUT; i++) {
1711                 if (!(CSR_READ_4(sc, STE_ASICCTL) & STE_ASICCTL_RESET_BUSY))
1712                         break;
1713                 DELAY(10);
1714         }
1715
1716         if (i == STE_TIMEOUT)
1717                 device_printf(sc->ste_dev, "global reset never completed\n");
1718 }
1719
1720 static void
1721 ste_restart_tx(struct ste_softc *sc)
1722 {
1723         uint16_t mac;
1724         int i;
1725
1726         for (i = 0; i < STE_TIMEOUT; i++) {
1727                 mac = CSR_READ_2(sc, STE_MACCTL1);
1728                 mac |= STE_MACCTL1_TX_ENABLE;
1729                 CSR_WRITE_2(sc, STE_MACCTL1, mac);
1730                 mac = CSR_READ_2(sc, STE_MACCTL1);
1731                 if ((mac & STE_MACCTL1_TX_ENABLED) != 0)
1732                         break;
1733                 DELAY(10);
1734         }
1735
1736         if (i == STE_TIMEOUT)
1737                 device_printf(sc->ste_dev, "starting Tx failed");
1738 }
1739
1740 static int
1741 ste_ioctl(struct ifnet *ifp, u_long command, caddr_t data)
1742 {
1743         struct ste_softc *sc;
1744         struct ifreq *ifr;
1745         struct mii_data *mii;
1746         int error = 0, mask;
1747
1748         sc = ifp->if_softc;
1749         ifr = (struct ifreq *)data;
1750
1751         switch (command) {
1752         case SIOCSIFFLAGS:
1753                 STE_LOCK(sc);
1754                 if ((ifp->if_flags & IFF_UP) != 0) {
1755                         if ((ifp->if_drv_flags & IFF_DRV_RUNNING) != 0 &&
1756                             ((ifp->if_flags ^ sc->ste_if_flags) &
1757                              (IFF_PROMISC | IFF_ALLMULTI)) != 0)
1758                                 ste_rxfilter(sc);
1759                         else
1760                                 ste_init_locked(sc);
1761                 } else if ((ifp->if_drv_flags & IFF_DRV_RUNNING) != 0)
1762                         ste_stop(sc);
1763                 sc->ste_if_flags = ifp->if_flags;
1764                 STE_UNLOCK(sc);
1765                 break;
1766         case SIOCADDMULTI:
1767         case SIOCDELMULTI:
1768                 STE_LOCK(sc);
1769                 if ((ifp->if_drv_flags & IFF_DRV_RUNNING) != 0)
1770                         ste_rxfilter(sc);
1771                 STE_UNLOCK(sc);
1772                 break;
1773         case SIOCGIFMEDIA:
1774         case SIOCSIFMEDIA:
1775                 mii = device_get_softc(sc->ste_miibus);
1776                 error = ifmedia_ioctl(ifp, ifr, &mii->mii_media, command);
1777                 break;
1778         case SIOCSIFCAP:
1779                 STE_LOCK(sc);
1780                 mask = ifr->ifr_reqcap ^ ifp->if_capenable;
1781 #ifdef DEVICE_POLLING
1782                 if ((mask & IFCAP_POLLING) != 0 &&
1783                     (IFCAP_POLLING & ifp->if_capabilities) != 0) {
1784                         ifp->if_capenable ^= IFCAP_POLLING;
1785                         if ((IFCAP_POLLING & ifp->if_capenable) != 0) {
1786                                 error = ether_poll_register(ste_poll, ifp);
1787                                 if (error != 0) {
1788                                         STE_UNLOCK(sc);
1789                                         break;
1790                                 }
1791                                 /* Disable interrupts. */
1792                                 CSR_WRITE_2(sc, STE_IMR, 0);
1793                         } else {
1794                                 error = ether_poll_deregister(ifp);
1795                                 /* Enable interrupts. */
1796                                 CSR_WRITE_2(sc, STE_IMR, STE_INTRS);
1797                         }
1798                 }
1799 #endif /* DEVICE_POLLING */
1800                 if ((mask & IFCAP_WOL_MAGIC) != 0 &&
1801                     (ifp->if_capabilities & IFCAP_WOL_MAGIC) != 0)
1802                         ifp->if_capenable ^= IFCAP_WOL_MAGIC;
1803                 STE_UNLOCK(sc);
1804                 break;
1805         default:
1806                 error = ether_ioctl(ifp, command, data);
1807                 break;
1808         }
1809
1810         return (error);
1811 }
1812
1813 static int
1814 ste_encap(struct ste_softc *sc, struct mbuf **m_head, struct ste_chain *txc)
1815 {
1816         struct ste_frag *frag;
1817         struct mbuf *m;
1818         struct ste_desc *desc;
1819         bus_dma_segment_t txsegs[STE_MAXFRAGS];
1820         int error, i, nsegs;
1821
1822         STE_LOCK_ASSERT(sc);
1823         M_ASSERTPKTHDR((*m_head));
1824
1825         error = bus_dmamap_load_mbuf_sg(sc->ste_cdata.ste_tx_tag,
1826             txc->ste_map, *m_head, txsegs, &nsegs, 0);
1827         if (error == EFBIG) {
1828                 m = m_collapse(*m_head, M_NOWAIT, STE_MAXFRAGS);
1829                 if (m == NULL) {
1830                         m_freem(*m_head);
1831                         *m_head = NULL;
1832                         return (ENOMEM);
1833                 }
1834                 *m_head = m;
1835                 error = bus_dmamap_load_mbuf_sg(sc->ste_cdata.ste_tx_tag,
1836                     txc->ste_map, *m_head, txsegs, &nsegs, 0);
1837                 if (error != 0) {
1838                         m_freem(*m_head);
1839                         *m_head = NULL;
1840                         return (error);
1841                 }
1842         } else if (error != 0)
1843                 return (error);
1844         if (nsegs == 0) {
1845                 m_freem(*m_head);
1846                 *m_head = NULL;
1847                 return (EIO);
1848         }
1849         bus_dmamap_sync(sc->ste_cdata.ste_tx_tag, txc->ste_map,
1850             BUS_DMASYNC_PREWRITE);
1851
1852         desc = txc->ste_ptr;
1853         for (i = 0; i < nsegs; i++) {
1854                 frag = &desc->ste_frags[i];
1855                 frag->ste_addr = htole32(STE_ADDR_LO(txsegs[i].ds_addr));
1856                 frag->ste_len = htole32(txsegs[i].ds_len);
1857         }
1858         desc->ste_frags[i - 1].ste_len |= htole32(STE_FRAG_LAST);
1859         /*
1860          * Because we use Tx polling we can't chain multiple
1861          * Tx descriptors here. Otherwise we race with controller.
1862          */
1863         desc->ste_next = 0;
1864         if ((sc->ste_cdata.ste_tx_prod % STE_TX_INTR_FRAMES) == 0)
1865                 desc->ste_ctl = htole32(STE_TXCTL_ALIGN_DIS |
1866                     STE_TXCTL_DMAINTR);
1867         else
1868                 desc->ste_ctl = htole32(STE_TXCTL_ALIGN_DIS);
1869         txc->ste_mbuf = *m_head;
1870         STE_INC(sc->ste_cdata.ste_tx_prod, STE_TX_LIST_CNT);
1871         sc->ste_cdata.ste_tx_cnt++;
1872
1873         return (0);
1874 }
1875
1876 static void
1877 ste_start(struct ifnet *ifp)
1878 {
1879         struct ste_softc *sc;
1880
1881         sc = ifp->if_softc;
1882         STE_LOCK(sc);
1883         ste_start_locked(ifp);
1884         STE_UNLOCK(sc);
1885 }
1886
1887 static void
1888 ste_start_locked(struct ifnet *ifp)
1889 {
1890         struct ste_softc *sc;
1891         struct ste_chain *cur_tx;
1892         struct mbuf *m_head = NULL;
1893         int enq;
1894
1895         sc = ifp->if_softc;
1896         STE_LOCK_ASSERT(sc);
1897
1898         if ((ifp->if_drv_flags & (IFF_DRV_RUNNING | IFF_DRV_OACTIVE)) !=
1899             IFF_DRV_RUNNING || (sc->ste_flags & STE_FLAG_LINK) == 0)
1900                 return;
1901
1902         for (enq = 0; !IFQ_DRV_IS_EMPTY(&ifp->if_snd);) {
1903                 if (sc->ste_cdata.ste_tx_cnt == STE_TX_LIST_CNT - 1) {
1904                         /*
1905                          * Controller may have cached copy of the last used
1906                          * next ptr so we have to reserve one TFD to avoid
1907                          * TFD overruns.
1908                          */
1909                         ifp->if_drv_flags |= IFF_DRV_OACTIVE;
1910                         break;
1911                 }
1912                 IFQ_DRV_DEQUEUE(&ifp->if_snd, m_head);
1913                 if (m_head == NULL)
1914                         break;
1915                 cur_tx = &sc->ste_cdata.ste_tx_chain[sc->ste_cdata.ste_tx_prod];
1916                 if (ste_encap(sc, &m_head, cur_tx) != 0) {
1917                         if (m_head == NULL)
1918                                 break;
1919                         IFQ_DRV_PREPEND(&ifp->if_snd, m_head);
1920                         break;
1921                 }
1922                 if (sc->ste_cdata.ste_last_tx == NULL) {
1923                         bus_dmamap_sync(sc->ste_cdata.ste_tx_list_tag,
1924                             sc->ste_cdata.ste_tx_list_map,
1925                             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
1926                         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_TXDMA_STALL);
1927                         ste_wait(sc);
1928                         CSR_WRITE_4(sc, STE_TX_DMALIST_PTR,
1929                             STE_ADDR_LO(sc->ste_ldata.ste_tx_list_paddr));
1930                         CSR_WRITE_1(sc, STE_TX_DMAPOLL_PERIOD, 64);
1931                         STE_SETBIT4(sc, STE_DMACTL, STE_DMACTL_TXDMA_UNSTALL);
1932                         ste_wait(sc);
1933                 } else {
1934                         sc->ste_cdata.ste_last_tx->ste_ptr->ste_next =
1935                             sc->ste_cdata.ste_last_tx->ste_phys;
1936                         bus_dmamap_sync(sc->ste_cdata.ste_tx_list_tag,
1937                             sc->ste_cdata.ste_tx_list_map,
1938                             BUS_DMASYNC_PREREAD | BUS_DMASYNC_PREWRITE);
1939                 }
1940                 sc->ste_cdata.ste_last_tx = cur_tx;
1941
1942                 enq++;
1943                 /*
1944                  * If there's a BPF listener, bounce a copy of this frame
1945                  * to him.
1946                  */
1947                 BPF_MTAP(ifp, m_head);
1948         }
1949
1950         if (enq > 0)
1951                 sc->ste_timer = STE_TX_TIMEOUT;
1952 }
1953
1954 static void
1955 ste_watchdog(struct ste_softc *sc)
1956 {
1957         struct ifnet *ifp;
1958
1959         ifp = sc->ste_ifp;
1960         STE_LOCK_ASSERT(sc);
1961
1962         if (sc->ste_timer == 0 || --sc->ste_timer)
1963                 return;
1964
1965         ifp->if_oerrors++;
1966         if_printf(ifp, "watchdog timeout\n");
1967
1968         ste_txeof(sc);
1969         ste_txeoc(sc);
1970         ste_rxeof(sc, -1);
1971         ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
1972         ste_init_locked(sc);
1973
1974         if (!IFQ_DRV_IS_EMPTY(&ifp->if_snd))
1975                 ste_start_locked(ifp);
1976 }
1977
1978 static int
1979 ste_shutdown(device_t dev)
1980 {
1981
1982         return (ste_suspend(dev));
1983 }
1984
1985 static int
1986 ste_suspend(device_t dev)
1987 {
1988         struct ste_softc *sc;
1989
1990         sc = device_get_softc(dev);
1991
1992         STE_LOCK(sc);
1993         ste_stop(sc);
1994         ste_setwol(sc);
1995         STE_UNLOCK(sc);
1996
1997         return (0);
1998 }
1999
2000 static int
2001 ste_resume(device_t dev)
2002 {
2003         struct ste_softc *sc;
2004         struct ifnet *ifp;
2005         int pmc;
2006         uint16_t pmstat;
2007
2008         sc = device_get_softc(dev);
2009         STE_LOCK(sc);
2010         if (pci_find_cap(sc->ste_dev, PCIY_PMG, &pmc) == 0) {
2011                 /* Disable PME and clear PME status. */
2012                 pmstat = pci_read_config(sc->ste_dev,
2013                     pmc + PCIR_POWER_STATUS, 2);
2014                 if ((pmstat & PCIM_PSTAT_PMEENABLE) != 0) {
2015                         pmstat &= ~PCIM_PSTAT_PMEENABLE;
2016                         pci_write_config(sc->ste_dev,
2017                             pmc + PCIR_POWER_STATUS, pmstat, 2);
2018                 }
2019         }
2020         ifp = sc->ste_ifp;
2021         if ((ifp->if_flags & IFF_UP) != 0) {
2022                 ifp->if_drv_flags &= ~IFF_DRV_RUNNING;
2023                 ste_init_locked(sc);
2024         }
2025         STE_UNLOCK(sc);
2026
2027         return (0);
2028 }
2029
2030 #define STE_SYSCTL_STAT_ADD32(c, h, n, p, d)    \
2031             SYSCTL_ADD_UINT(c, h, OID_AUTO, n, CTLFLAG_RD, p, 0, d)
2032 #define STE_SYSCTL_STAT_ADD64(c, h, n, p, d)    \
2033             SYSCTL_ADD_UQUAD(c, h, OID_AUTO, n, CTLFLAG_RD, p, d)
2034
2035 static void
2036 ste_sysctl_node(struct ste_softc *sc)
2037 {
2038         struct sysctl_ctx_list *ctx;
2039         struct sysctl_oid_list *child, *parent;
2040         struct sysctl_oid *tree;
2041         struct ste_hw_stats *stats;
2042
2043         stats = &sc->ste_stats;
2044         ctx = device_get_sysctl_ctx(sc->ste_dev);
2045         child = SYSCTL_CHILDREN(device_get_sysctl_tree(sc->ste_dev));
2046
2047         SYSCTL_ADD_INT(ctx, child, OID_AUTO, "int_rx_mod",
2048             CTLFLAG_RW, &sc->ste_int_rx_mod, 0, "ste RX interrupt moderation");
2049         /* Pull in device tunables. */
2050         sc->ste_int_rx_mod = STE_IM_RX_TIMER_DEFAULT;
2051         resource_int_value(device_get_name(sc->ste_dev),
2052             device_get_unit(sc->ste_dev), "int_rx_mod", &sc->ste_int_rx_mod);
2053
2054         tree = SYSCTL_ADD_NODE(ctx, child, OID_AUTO, "stats", CTLFLAG_RD,
2055             NULL, "STE statistics");
2056         parent = SYSCTL_CHILDREN(tree);
2057
2058         /* Rx statistics. */
2059         tree = SYSCTL_ADD_NODE(ctx, parent, OID_AUTO, "rx", CTLFLAG_RD,
2060             NULL, "Rx MAC statistics");
2061         child = SYSCTL_CHILDREN(tree);
2062         STE_SYSCTL_STAT_ADD64(ctx, child, "good_octets",
2063             &stats->rx_bytes, "Good octets");
2064         STE_SYSCTL_STAT_ADD32(ctx, child, "good_frames",
2065             &stats->rx_frames, "Good frames");
2066         STE_SYSCTL_STAT_ADD32(ctx, child, "good_bcast_frames",
2067             &stats->rx_bcast_frames, "Good broadcast frames");
2068         STE_SYSCTL_STAT_ADD32(ctx, child, "good_mcast_frames",
2069             &stats->rx_mcast_frames, "Good multicast frames");
2070         STE_SYSCTL_STAT_ADD32(ctx, child, "lost_frames",
2071             &stats->rx_lost_frames, "Lost frames");
2072
2073         /* Tx statistics. */
2074         tree = SYSCTL_ADD_NODE(ctx, parent, OID_AUTO, "tx", CTLFLAG_RD,
2075             NULL, "Tx MAC statistics");
2076         child = SYSCTL_CHILDREN(tree);
2077         STE_SYSCTL_STAT_ADD64(ctx, child, "good_octets",
2078             &stats->tx_bytes, "Good octets");
2079         STE_SYSCTL_STAT_ADD32(ctx, child, "good_frames",
2080             &stats->tx_frames, "Good frames");
2081         STE_SYSCTL_STAT_ADD32(ctx, child, "good_bcast_frames",
2082             &stats->tx_bcast_frames, "Good broadcast frames");
2083         STE_SYSCTL_STAT_ADD32(ctx, child, "good_mcast_frames",
2084             &stats->tx_mcast_frames, "Good multicast frames");
2085         STE_SYSCTL_STAT_ADD32(ctx, child, "carrier_errs",
2086             &stats->tx_carrsense_errs, "Carrier sense errors");
2087         STE_SYSCTL_STAT_ADD32(ctx, child, "single_colls",
2088             &stats->tx_single_colls, "Single collisions");
2089         STE_SYSCTL_STAT_ADD32(ctx, child, "multi_colls",
2090             &stats->tx_multi_colls, "Multiple collisions");
2091         STE_SYSCTL_STAT_ADD32(ctx, child, "late_colls",
2092             &stats->tx_late_colls, "Late collisions");
2093         STE_SYSCTL_STAT_ADD32(ctx, child, "defers",
2094             &stats->tx_frames_defered, "Frames with deferrals");
2095         STE_SYSCTL_STAT_ADD32(ctx, child, "excess_defers",
2096             &stats->tx_excess_defers, "Frames with excessive derferrals");
2097         STE_SYSCTL_STAT_ADD32(ctx, child, "abort",
2098             &stats->tx_abort, "Aborted frames due to Excessive collisions");
2099 }
2100
2101 #undef STE_SYSCTL_STAT_ADD32
2102 #undef STE_SYSCTL_STAT_ADD64
2103
2104 static void
2105 ste_setwol(struct ste_softc *sc)
2106 {
2107         struct ifnet *ifp;
2108         uint16_t pmstat;
2109         uint8_t val;
2110         int pmc;
2111
2112         STE_LOCK_ASSERT(sc);
2113
2114         if (pci_find_cap(sc->ste_dev, PCIY_PMG, &pmc) != 0) {
2115                 /* Disable WOL. */
2116                 CSR_READ_1(sc, STE_WAKE_EVENT);
2117                 CSR_WRITE_1(sc, STE_WAKE_EVENT, 0);
2118                 return;
2119         }
2120
2121         ifp = sc->ste_ifp;
2122         val = CSR_READ_1(sc, STE_WAKE_EVENT);
2123         val &= ~(STE_WAKEEVENT_WAKEPKT_ENB | STE_WAKEEVENT_MAGICPKT_ENB |
2124             STE_WAKEEVENT_LINKEVT_ENB | STE_WAKEEVENT_WAKEONLAN_ENB);
2125         if ((ifp->if_capenable & IFCAP_WOL_MAGIC) != 0)
2126                 val |= STE_WAKEEVENT_MAGICPKT_ENB | STE_WAKEEVENT_WAKEONLAN_ENB;
2127         CSR_WRITE_1(sc, STE_WAKE_EVENT, val);
2128         /* Request PME. */
2129         pmstat = pci_read_config(sc->ste_dev, pmc + PCIR_POWER_STATUS, 2);
2130         pmstat &= ~(PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE);
2131         if ((ifp->if_capenable & IFCAP_WOL_MAGIC) != 0)
2132                 pmstat |= PCIM_PSTAT_PME | PCIM_PSTAT_PMEENABLE;
2133         pci_write_config(sc->ste_dev, pmc + PCIR_POWER_STATUS, pmstat, 2);
2134 }