sys/gnu/dts/arm/integratorap.dts

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Device Tree for the ARM Integrator/AP platform
   4  */
   5
   6 /dts-v1/;
   7 /include/ "integrator.dtsi"
   8
   9 / {
  10         model = "ARM Integrator/AP";
  11         compatible = "arm,integrator-ap";
  12
  13         cpus {
  14                 #address-cells = <1>;
  15                 #size-cells = <0>;
  16
  17                 cpu@0 {
  18                         device_type = "cpu";
  19                         /*
  20                          * Since the board has pluggable CPU modules, we
  21                          * cannot define a proper compatible here. Let the
  22                          * boot loader fill in the apropriate compatible
  23                          * string if necessary.
  24                          */
  25                         /* compatible = "arm,arm926ej-s"; */
  26                         reg = <0>;
  27                         /*
  28                          * The documentation in ARM DUI 0138E page 3-12 states
  29                          * that the maximum frequency for this clock is 200 MHz
  30                          * but painful trial-and-error has proved to me that it
  31                          * is actually just hanging the system above 71 MHz.
  32                          * Sad but true.
  33                          */
  34                                          /* kHz     uV   */
  35                         operating-points = <71000  0
  36                                             66000  0
  37                                             60000  0
  38                                             48000  0
  39                                             36000  0
  40                                             24000  0
  41                                             12000  0>;
  42                         clocks = <&cmosc>;
  43                         clock-names = "cpu";
  44                         clock-latency = <1000000>; /* 1 ms */
  45                 };
  46         };
  47
  48         aliases {
  49                 arm,timer-primary = &timer2;
  50                 arm,timer-secondary = &timer1;
  51         };
  52
  53         chosen {
  54                 bootargs = "root=/dev/ram0 console=ttyAM0,38400n8 earlyprintk";
  55         };
  56
  57         /* 24 MHz chrystal on the Integrator/AP development board */
  58         xtal24mhz: xtal24mhz@24M {
  59                 #clock-cells = <0>;
  60                 compatible = "fixed-clock";
  61                 clock-frequency = <24000000>;
  62         };
  63
  64         pclk: pclk@0 {
  65                 #clock-cells = <0>;
  66                 compatible = "fixed-factor-clock";
  67                 clock-div = <1>;
  68                 clock-mult = <1>;
  69                 clocks = <&xtal24mhz>;
  70         };
  71
  72         /* The UART clock is 14.74 MHz divided by an ICS525 */
  73         uartclk: uartclk@14.74M {
  74                 #clock-cells = <0>;
  75                 compatible = "fixed-clock";
  76                 clock-frequency = <14745600>;
  77                 clocks = <&xtal24mhz>;
  78         };
  79
  80         core-module@10000000 {
  81                 /* 24 MHz chrystal on the core module */
  82                 cm24mhz: cm24mhz@24M {
  83                         #clock-cells = <0>;
  84                         compatible = "fixed-clock";
  85                         clock-frequency = <24000000>;
  86                 };
  87
  88                 /* Oscillator on the core module, clocks the CPU core */
  89                 cmosc: cmosc@24M {
  90                         compatible = "arm,syscon-icst525-integratorap-cm";
  91                         #clock-cells = <0>;
  92                         lock-offset = <0x14>;
  93                         vco-offset = <0x08>;
  94                         clocks = <&cm24mhz>;
  95                 };
  96
  97                 /* Auxilary oscillator on the core module, 32.369MHz at boot */
  98                 auxosc: auxosc@24M {
  99                         compatible = "arm,syscon-icst525";
 100                         #clock-cells = <0>;
 101                         lock-offset = <0x14>;
 102                         vco-offset = <0x1c>;
 103                         clocks = <&cm24mhz>;
 104                 };
 105         };
 106
 107         syscon {
 108                 compatible = "arm,integrator-ap-syscon", "syscon";
 109                 reg = <0x11000000 0x100>;
 110                 interrupt-parent = <&pic>;
 111                 /* These are the logical module IRQs */
 112                 interrupts = <9>, <10>, <11>, <12>;
 113
 114                 /*
 115                  * SYSCLK clocks PCIv3 bridge, system controller and the
 116                  * logic modules.
 117                  */
 118                 sysclk: apsys@24M {
 119                         compatible = "arm,syscon-icst525-integratorap-sys";
 120                         #clock-cells = <0>;
 121                         lock-offset = <0x1c>;
 122                         vco-offset = <0x04>;
 123                         clocks = <&xtal24mhz>;
 124                 };
 125
 126                 /* One-bit control for the PCI bus clock (33 or 25 MHz) */
 127                 pciclk: pciclk@24M {
 128                         compatible = "arm,syscon-icst525-integratorap-pci";
 129                         #clock-cells = <0>;
 130                         lock-offset = <0x1c>;
 131                         vco-offset = <0x04>;
 132                         clocks = <&xtal24mhz>;
 133                 };
 134         };
 135
 136         timer0: timer@13000000 {
 137                 compatible = "arm,integrator-timer";
 138                 clocks = <&xtal24mhz>;
 139         };
 140
 141         timer1: timer@13000100 {
 142                 compatible = "arm,integrator-timer";
 143                 clocks = <&xtal24mhz>;
 144         };
 145
 146         timer2: timer@13000200 {
 147                 compatible = "arm,integrator-timer";
 148                 clocks = <&xtal24mhz>;
 149         };
 150
 151         pic: pic@14000000 {
 152                 valid-mask = <0x003fffff>;
 153         };
 154
 155         pci: pciv3@62000000 {
 156                 compatible = "arm,integrator-ap-pci", "v3,v360epc-pci";
 157                 #interrupt-cells = <1>;
 158                 #size-cells = <2>;
 159                 #address-cells = <3>;
 160                 /* Bridge registers and config access space */
 161                 reg = <0x62000000 0x10000>, <0x61000000 0x01000000>;
 162                 interrupt-parent = <&pic>;
 163                 interrupts = <17>; /* Bus error IRQ */
 164                 clocks = <&pciclk>;
 165                 bus-range = <0x00 0xff>;
 166                 ranges = <0x01000000 0 0x0000000 /* I/O space @00000000 */
 167                         0x60000000 0 0x00010000 /* 64 KB @ LB 60000000 */
 168                         0x02000000 0 0x40000000 /* non-prefectable memory @40000000 */
 169                         0x40000000 0 0x10000000 /* 256 MiB @ LB 40000000 1:1 */
 170                         0x42000000 0 0x50000000 /* prefetchable memory @50000000 */
 171                         0x50000000 0 0x10000000>; /* 256 MiB @ LB 50000000 1:1 */
 172                 dma-ranges = <0x02000000 0 0x20000000 /* EBI memory space */
 173                         0x20000000 0 0x20000000 /* 512 MB @ LB 20000000 1:1 */
 174                         0x02000000 0 0x80000000 /* Core module alias memory */
 175                         0x80000000 0 0x40000000>; /* 1GB @ LB 80000000 */
 176                 interrupt-map-mask = <0xf800 0 0 0x7>;
 177                 interrupt-map = <
 178                 /* IDSEL 9 */
 179                 0x4800 0 0 1 &pic 13 /* INT A on slot 9 is irq 13 */
 180                 0x4800 0 0 2 &pic 14 /* INT B on slot 9 is irq 14 */
 181                 0x4800 0 0 3 &pic 15 /* INT C on slot 9 is irq 15 */
 182                 0x4800 0 0 4 &pic 16 /* INT D on slot 9 is irq 16 */
 183                 /* IDSEL 10 */
 184                 0x5000 0 0 1 &pic 14 /* INT A on slot 10 is irq 14 */
 185                 0x5000 0 0 2 &pic 15 /* INT B on slot 10 is irq 15 */
 186                 0x5000 0 0 3 &pic 16 /* INT C on slot 10 is irq 16 */
 187                 0x5000 0 0 4 &pic 13 /* INT D on slot 10 is irq 13 */
 188                 /* IDSEL 11 */
 189                 0x5800 0 0 1 &pic 15 /* INT A on slot 11 is irq 15 */
 190                 0x5800 0 0 2 &pic 16 /* INT B on slot 11 is irq 16 */
 191                 0x5800 0 0 3 &pic 13 /* INT C on slot 11 is irq 13 */
 192                 0x5800 0 0 4 &pic 14 /* INT D on slot 11 is irq 14 */
 193                 /* IDSEL 12 */
 194                 0x6000 0 0 1 &pic 16 /* INT A on slot 12 is irq 16 */
 195                 0x6000 0 0 2 &pic 13 /* INT B on slot 12 is irq 13 */
 196                 0x6000 0 0 3 &pic 14 /* INT C on slot 12 is irq 14 */
 197                 0x6000 0 0 4 &pic 15 /* INT D on slot 12 is irq 15 */
 198                 >;
 199         };
 200
 201         fpga {
 202                 /*
 203                  * The Integator/AP predates the idea to have magic numbers
 204                  * identifying the PrimeCell in hardware, thus we have to
 205                  * supply these from the device tree.
 206                  */
 207                 rtc: rtc@15000000 {
 208                         compatible = "arm,pl030", "arm,primecell";
 209                         arm,primecell-periphid = <0x00041030>;
 210                         clocks = <&pclk>;
 211                         clock-names = "apb_pclk";
 212                 };
 213
 214                 uart0: uart@16000000 {
 215                         compatible = "arm,pl010", "arm,primecell";
 216                         arm,primecell-periphid = <0x00041010>;
 217                         clocks = <&uartclk>, <&pclk>;
 218                         clock-names = "uartclk", "apb_pclk";
 219                 };
 220
 221                 uart1: uart@17000000 {
 222                         compatible = "arm,pl010", "arm,primecell";
 223                         arm,primecell-periphid = <0x00041010>;
 224                         clocks = <&uartclk>, <&pclk>;
 225                         clock-names = "uartclk", "apb_pclk";
 226                 };
 227
 228                 kmi0: kmi@18000000 {
 229                         compatible = "arm,pl050", "arm,primecell";
 230                         arm,primecell-periphid = <0x00041050>;
 231                         clocks = <&xtal24mhz>, <&pclk>;
 232                         clock-names = "KMIREFCLK", "apb_pclk";
 233                 };
 234
 235                 kmi1: kmi@19000000 {
 236                         compatible = "arm,pl050", "arm,primecell";
 237                         arm,primecell-periphid = <0x00041050>;
 238                         clocks = <&xtal24mhz>, <&pclk>;
 239                         clock-names = "KMIREFCLK", "apb_pclk";
 240                 };
 241         };
 242 };