sys/mips/atheros/if_argevar.h

   1 /*-
   2  * Copyright (c) 2009, Oleksandr Tymoshenko
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice unmodified, this list of conditions, and the following
  10  *    disclaimer.
  11  * 2. Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the distribution.
  14  *
  15  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  16  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  17  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  18  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  19  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  20  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  21  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  22  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  23  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  24  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  25  * SUCH DAMAGE.
  26  *
  27  * $FreeBSD$
  28  */
  29
  30 #ifndef __IF_ARGEVAR_H__
  31 #define __IF_ARGEVAR_H__
  32
  33 #define ARGE_NPHY               32
  34 #define ARGE_TX_RING_COUNT      128
  35 #define ARGE_RX_RING_COUNT      128
  36 #define ARGE_RX_DMA_SIZE        ARGE_RX_RING_COUNT * sizeof(struct arge_desc)
  37 #define ARGE_TX_DMA_SIZE        ARGE_TX_RING_COUNT * sizeof(struct arge_desc)
  38 #define ARGE_MAXFRAGS           8
  39 #define ARGE_RING_ALIGN         sizeof(struct arge_desc)
  40 #define ARGE_RX_ALIGN           sizeof(uint32_t)
  41 #define ARGE_MAXFRAGS           8
  42 #define ARGE_TX_RING_ADDR(sc, i)        \
  43     ((sc)->arge_rdata.arge_tx_ring_paddr + sizeof(struct arge_desc) * (i))
  44 #define ARGE_RX_RING_ADDR(sc, i)        \
  45     ((sc)->arge_rdata.arge_rx_ring_paddr + sizeof(struct arge_desc) * (i))
  46 #define ARGE_INC(x,y)           (x) = (((x) + 1) % y)
  47
  48
  49 #define ARGE_MII_TIMEOUT        1000
  50
  51 #define ARGE_LOCK(_sc)          mtx_lock(&(_sc)->arge_mtx)
  52 #define ARGE_UNLOCK(_sc)        mtx_unlock(&(_sc)->arge_mtx)
  53 #define ARGE_LOCK_ASSERT(_sc)   mtx_assert(&(_sc)->arge_mtx, MA_OWNED)
  54
  55 /*
  56  * register space access macros
  57  */
  58 #define ARGE_BARRIER_READ(sc)   bus_barrier(sc->arge_res, 0, 0, \
  59                                     BUS_SPACE_BARRIER_READ)
  60 #define ARGE_BARRIER_WRITE(sc)  bus_barrier(sc->arge_res, 0, 0, \
  61                                     BUS_SPACE_BARRIER_WRITE)
  62 #define ARGE_BARRIER_RW(sc)     bus_barrier(sc->arge_res, 0, 0, \
  63                                     BUS_SPACE_BARRIER_READ | \
  64                                     BUS_SPACE_BARRIER_WRITE)
  65 #define ARGE_WRITE(sc, reg, val)        do {    \
  66                 bus_write_4(sc->arge_res, (reg), (val)); \
  67                 ARGE_BARRIER_WRITE((sc)); \
  68         } while (0)
  69 #define ARGE_READ(sc, reg)       bus_read_4(sc->arge_res, (reg))
  70
  71 #define ARGE_SET_BITS(sc, reg, bits)    \
  72         ARGE_WRITE(sc, reg, ARGE_READ(sc, (reg)) | (bits))
  73
  74 #define ARGE_CLEAR_BITS(sc, reg, bits)  \
  75         ARGE_WRITE(sc, reg, ARGE_READ(sc, (reg)) & ~(bits))
  76
  77 #define ARGE_MDIO_WRITE(_sc, _reg, _val)        \
  78         ARGE_WRITE((_sc), (_reg), (_val))
  79 #define ARGE_MDIO_READ(_sc, _reg)       \
  80         ARGE_READ((_sc), (_reg))
  81 #define ARGE_MDIO_BARRIER_READ(_sc)     ARGE_BARRIER_READ(_sc)
  82 #define ARGE_MDIO_BARRIER_WRITE(_sc)    ARGE_BARRIER_WRITE(_sc)
  83 #define ARGE_MDIO_BARRIER_RW(_sc)       ARGE_BARRIER_READ_RW(_sc)
  84
  85 #define ARGE_DESC_EMPTY         (1U << 31)
  86 #define ARGE_DESC_MORE          (1 << 24)
  87 #define ARGE_DESC_SIZE_MASK     ((1 << 12) - 1)
  88 #define ARGE_DMASIZE(len)       ((len) & ARGE_DESC_SIZE_MASK)
  89 struct arge_desc {
  90         uint32_t        packet_addr;
  91         uint32_t        packet_ctrl;
  92         uint32_t        next_desc;
  93         uint32_t        padding;
  94 };
  95
  96 struct arge_txdesc {
  97         struct mbuf     *tx_m;
  98         bus_dmamap_t    tx_dmamap;
  99 };
 100
 101 struct arge_rxdesc {
 102         struct mbuf             *rx_m;
 103         bus_dmamap_t            rx_dmamap;
 104         struct arge_desc        *desc;
 105 };
 106
 107 struct arge_chain_data {
 108         bus_dma_tag_t           arge_parent_tag;
 109         bus_dma_tag_t           arge_tx_tag;
 110         struct arge_txdesc      arge_txdesc[ARGE_TX_RING_COUNT];
 111         bus_dma_tag_t           arge_rx_tag;
 112         struct arge_rxdesc      arge_rxdesc[ARGE_RX_RING_COUNT];
 113         bus_dma_tag_t           arge_tx_ring_tag;
 114         bus_dma_tag_t           arge_rx_ring_tag;
 115         bus_dmamap_t            arge_tx_ring_map;
 116         bus_dmamap_t            arge_rx_ring_map;
 117         bus_dmamap_t            arge_rx_sparemap;
 118         int                     arge_tx_prod;
 119         int                     arge_tx_cons;
 120         int                     arge_tx_cnt;
 121         int                     arge_rx_cons;
 122 };
 123
 124 struct arge_ring_data {
 125         struct arge_desc        *arge_rx_ring;
 126         struct arge_desc        *arge_tx_ring;
 127         bus_addr_t              arge_rx_ring_paddr;
 128         bus_addr_t              arge_tx_ring_paddr;
 129 };
 130
 131 /*
 132  * Allow PLL values to be overridden.
 133  */
 134 struct arge_pll_data {
 135         uint32_t pll_10;
 136         uint32_t pll_100;
 137         uint32_t pll_1000;
 138 };
 139
 140 struct arge_softc {
 141         struct ifnet            *arge_ifp;      /* interface info */
 142         device_t                arge_dev;
 143         struct ifmedia          arge_ifmedia;
 144         /*
 145          * Media & duples settings for multiPHY MAC
 146          */
 147         uint32_t                arge_media_type;
 148         uint32_t                arge_duplex_mode;
 149         uint32_t                arge_phymask;
 150         uint8_t                 arge_eaddr[ETHER_ADDR_LEN];
 151         struct resource         *arge_res;
 152         int                     arge_rid;
 153         struct resource         *arge_irq;
 154         void                    *arge_intrhand;
 155         device_t                arge_miibus;
 156         device_t                arge_miiproxy;
 157         ar71xx_mii_mode         arge_miicfg;
 158         struct arge_pll_data    arge_pllcfg;
 159         bus_dma_tag_t           arge_parent_tag;
 160         bus_dma_tag_t           arge_tag;
 161         struct mtx              arge_mtx;
 162         struct callout          arge_stat_callout;
 163         struct task             arge_link_task;
 164         struct arge_chain_data  arge_cdata;
 165         struct arge_ring_data   arge_rdata;
 166         int                     arge_link_status;
 167         int                     arge_detach;
 168         uint32_t                arge_intr_status;
 169         int                     arge_mac_unit;
 170         int                     arge_if_flags;
 171         uint32_t                arge_debug;
 172         uint32_t                arge_mdiofreq;
 173         struct {
 174                 uint32_t        tx_pkts_unaligned;
 175                 uint32_t        tx_pkts_aligned;
 176                 uint32_t        rx_overflow;
 177                 uint32_t        tx_underflow;
 178         } stats;
 179 };
 180
 181 #endif /* __IF_ARGEVAR_H__ */