sys/mips/cavium/octeon_mp.c

   1 /*-
   2  * Copyright (c) 2004-2010 Juli Mallett <jmallett@FreeBSD.org>
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  15  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  18  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  19  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  20  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  21  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  22  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  23  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  24  * SUCH DAMAGE.
  25  *
  26  * $FreeBSD$
  27  */
  28 #include <sys/cdefs.h>
  29 __FBSDID("$FreeBSD$");
  30
  31 #include <sys/param.h>
  32 #include <sys/conf.h>
  33 #include <sys/kernel.h>
  34 #include <sys/smp.h>
  35 #include <sys/systm.h>
  36
  37 #include <machine/hwfunc.h>
  38 #include <machine/md_var.h>
  39 #include <machine/smp.h>
  40
  41 #include <mips/cavium/octeon_pcmap_regs.h>
  42
  43 #include <contrib/octeon-sdk/cvmx.h>
  44 #include <mips/cavium/octeon_irq.h>
  45
  46 unsigned octeon_ap_boot = ~0;
  47
  48 void
  49 platform_ipi_send(int cpuid)
  50 {
  51         cvmx_write_csr(CVMX_CIU_MBOX_SETX(cpuid), 1);
  52         mips_wbflush();
  53 }
  54
  55 void
  56 platform_ipi_clear(void)
  57 {
  58         uint64_t action;
  59
  60         action = cvmx_read_csr(CVMX_CIU_MBOX_CLRX(PCPU_GET(cpuid)));
  61         KASSERT(action == 1, ("unexpected IPIs: %#jx", (uintmax_t)action));
  62         cvmx_write_csr(CVMX_CIU_MBOX_CLRX(PCPU_GET(cpuid)), action);
  63 }
  64
  65 int
  66 platform_ipi_hardintr_num(void)
  67 {
  68
  69         return (1);
  70 }
  71
  72 int
  73 platform_ipi_softintr_num(void)
  74 {
  75
  76         return (-1);
  77 }
  78
  79 void
  80 platform_init_ap(int cpuid)
  81 {
  82         unsigned ciu_int_mask, clock_int_mask, ipi_int_mask;
  83
  84         /*
  85          * Set the exception base.
  86          */
  87         mips_wr_ebase(0x80000000);
  88
  89         /*
  90          * Clear any pending IPIs.
  91          */
  92         cvmx_write_csr(CVMX_CIU_MBOX_CLRX(cpuid), 0xffffffff);
  93
  94         /*
  95          * Set up interrupts.
  96          */
  97         octeon_ciu_reset();
  98
  99         /*
 100          * Unmask the clock, ipi and ciu interrupts.
 101          */
 102         ciu_int_mask = hard_int_mask(0);
 103         clock_int_mask = hard_int_mask(5);
 104         ipi_int_mask = hard_int_mask(platform_ipi_hardintr_num());
 105         set_intr_mask(ciu_int_mask | clock_int_mask | ipi_int_mask);
 106
 107         mips_wbflush();
 108 }
 109
 110 void
 111 platform_cpu_mask(cpuset_t *mask)
 112 {
 113         uint64_t core_mask = cvmx_sysinfo_get()->core_mask;
 114         uint64_t i, m;
 115
 116         CPU_ZERO(mask);
 117         for (i = 0, m = 1 ; i < MAXCPU; i++, m <<= 1)
 118                 if (core_mask & m)
 119                         CPU_SET(i, mask);
 120 }
 121
 122 struct cpu_group *
 123 platform_smp_topo(void)
 124 {
 125         return (smp_topo_none());
 126 }
 127
 128 int
 129 platform_start_ap(int cpuid)
 130 {
 131         uint64_t cores_in_reset;
 132
 133         /*
 134          * Release the core if it is in reset, and let it rev up a bit.
 135          * The real synchronization happens below via octeon_ap_boot.
 136          */
 137         cores_in_reset = cvmx_read_csr(CVMX_CIU_PP_RST);
 138         if (cores_in_reset & (1ULL << cpuid)) {
 139             if (bootverbose)
 140                 printf ("AP #%d still in reset\n", cpuid);
 141             cores_in_reset &= ~(1ULL << cpuid);
 142             cvmx_write_csr(CVMX_CIU_PP_RST, (uint64_t)(cores_in_reset));
 143             DELAY(2000);    /* Give it a moment to start */
 144         }
 145
 146         if (atomic_cmpset_32(&octeon_ap_boot, ~0, cpuid) == 0)
 147                 return (-1);
 148         for (;;) {
 149                 DELAY(1000);
 150                 if (atomic_cmpset_32(&octeon_ap_boot, 0, ~0) != 0)
 151                         return (0);
 152                 printf("Waiting for cpu%d to start\n", cpuid);
 153         }
 154 }