sys/mips/mips/pmap.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-3-Clause
   3  *
   4  * Copyright (c) 1991 Regents of the University of California.
   5  * All rights reserved.
   6  * Copyright (c) 1994 John S. Dyson
   7  * All rights reserved.
   8  * Copyright (c) 1994 David Greenman
   9  * All rights reserved.
  10  *
  11  * This code is derived from software contributed to Berkeley by
  12  * the Systems Programming Group of the University of Utah Computer
  13  * Science Department and William Jolitz of UUNET Technologies Inc.
  14  *
  15  * Redistribution and use in source and binary forms, with or without
  16  * modification, are permitted provided that the following conditions
  17  * are met:
  18  * 1. Redistributions of source code must retain the above copyright
  19  *    notice, this list of conditions and the following disclaimer.
  20  * 2. Redistributions in binary form must reproduce the above copyright
  21  *    notice, this list of conditions and the following disclaimer in the
  22  *    documentation and/or other materials provided with the distribution.
  23  * 3. Neither the name of the University nor the names of its contributors
  24  *    may be used to endorse or promote products derived from this software
  25  *    without specific prior written permission.
  26  *
  27  * THIS SOFTWARE IS PROVIDED BY THE REGENTS AND CONTRIBUTORS ``AS IS'' AND
  28  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  29  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  30  * ARE DISCLAIMED.  IN NO EVENT SHALL THE REGENTS OR CONTRIBUTORS BE LIABLE
  31  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  32  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  33  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  34  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  35  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  36  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  37  * SUCH DAMAGE.
  38  *
  39  *      from:   @(#)pmap.c      7.7 (Berkeley)  5/12/91
  40  *      from: src/sys/i386/i386/pmap.c,v 1.250.2.8 2000/11/21 00:09:14 ps
  41  *      JNPR: pmap.c,v 1.11.2.1 2007/08/16 11:51:06 girish
  42  */
  43
  44 /*
  45  *      Manages physical address maps.
  46  *
  47  *      Since the information managed by this module is
  48  *      also stored by the logical address mapping module,
  49  *      this module may throw away valid virtual-to-physical
  50  *      mappings at almost any time.  However, invalidations
  51  *      of virtual-to-physical mappings must be done as
  52  *      requested.
  53  *
  54  *      In order to cope with hardware architectures which
  55  *      make virtual-to-physical map invalidates expensive,
  56  *      this module may delay invalidate or reduced protection
  57  *      operations until such time as they are actually
  58  *      necessary.  This module is given full information as
  59  *      to which processors are currently using which maps,
  60  *      and to when physical maps must be made correct.
  61  */
  62
  63 #include <sys/cdefs.h>
  64 __FBSDID("$FreeBSD$");
  65
  66 #include "opt_ddb.h"
  67 #include "opt_pmap.h"
  68
  69 #include <sys/param.h>
  70 #include <sys/systm.h>
  71 #include <sys/kernel.h>
  72 #include <sys/lock.h>
  73 #include <sys/mman.h>
  74 #include <sys/msgbuf.h>
  75 #include <sys/mutex.h>
  76 #include <sys/pcpu.h>
  77 #include <sys/proc.h>
  78 #include <sys/rwlock.h>
  79 #include <sys/sched.h>
  80 #include <sys/smp.h>
  81 #include <sys/sysctl.h>
  82 #include <sys/vmmeter.h>
  83
  84 #ifdef DDB
  85 #include <ddb/ddb.h>
  86 #endif
  87
  88 #include <vm/vm.h>
  89 #include <vm/vm_param.h>
  90 #include <vm/vm_kern.h>
  91 #include <vm/vm_page.h>
  92 #include <vm/vm_phys.h>
  93 #include <vm/vm_map.h>
  94 #include <vm/vm_object.h>
  95 #include <vm/vm_extern.h>
  96 #include <vm/vm_pageout.h>
  97 #include <vm/vm_pager.h>
  98 #include <vm/uma.h>
  99
 100 #include <machine/cache.h>
 101 #include <machine/md_var.h>
 102 #include <machine/tlb.h>
 103
 104 #undef PMAP_DEBUG
 105
 106 #if !defined(DIAGNOSTIC)
 107 #define PMAP_INLINE __inline
 108 #else
 109 #define PMAP_INLINE
 110 #endif
 111
 112 #ifdef PV_STATS
 113 #define PV_STAT(x)      do { x ; } while (0)
 114 #else
 115 #define PV_STAT(x)      do { } while (0)
 116 #endif
 117
 118 /*
 119  * Get PDEs and PTEs for user/kernel address space
 120  */
 121 #define pmap_seg_index(v)       (((v) >> SEGSHIFT) & (NPDEPG - 1))
 122 #define pmap_pde_index(v)       (((v) >> PDRSHIFT) & (NPDEPG - 1))
 123 #define pmap_pte_index(v)       (((v) >> PAGE_SHIFT) & (NPTEPG - 1))
 124 #define pmap_pde_pindex(v)      ((v) >> PDRSHIFT)
 125
 126 #ifdef __mips_n64
 127 #define NUPDE                   (NPDEPG * NPDEPG)
 128 #define NUSERPGTBLS             (NUPDE + NPDEPG)
 129 #else
 130 #define NUPDE                   (NPDEPG)
 131 #define NUSERPGTBLS             (NUPDE)
 132 #endif
 133
 134 #define is_kernel_pmap(x)       ((x) == kernel_pmap)
 135
 136 struct pmap kernel_pmap_store;
 137 pd_entry_t *kernel_segmap;
 138
 139 vm_offset_t virtual_avail;      /* VA of first avail page (after kernel bss) */
 140 vm_offset_t virtual_end;        /* VA of last avail page (end of kernel AS) */
 141
 142 static int need_local_mappings;
 143
 144 static int nkpt;
 145 unsigned pmap_max_asid;         /* max ASID supported by the system */
 146
 147 #define PMAP_ASID_RESERVED      0
 148
 149 vm_offset_t kernel_vm_end = VM_MIN_KERNEL_ADDRESS;
 150
 151 static void pmap_asid_alloc(pmap_t pmap);
 152
 153 static struct rwlock_padalign pvh_global_lock;
 154
 155 /*
 156  * Data for the pv entry allocation mechanism
 157  */
 158 static TAILQ_HEAD(pch, pv_chunk) pv_chunks = TAILQ_HEAD_INITIALIZER(pv_chunks);
 159 static int pv_entry_count;
 160
 161 static void free_pv_chunk(struct pv_chunk *pc);
 162 static void free_pv_entry(pmap_t pmap, pv_entry_t pv);
 163 static pv_entry_t get_pv_entry(pmap_t pmap, boolean_t try);
 164 static vm_page_t pmap_pv_reclaim(pmap_t locked_pmap);
 165 static void pmap_pvh_free(struct md_page *pvh, pmap_t pmap, vm_offset_t va);
 166 static pv_entry_t pmap_pvh_remove(struct md_page *pvh, pmap_t pmap,
 167     vm_offset_t va);
 168 static vm_page_t pmap_alloc_direct_page(unsigned int index, int req);
 169 static vm_page_t pmap_enter_quick_locked(pmap_t pmap, vm_offset_t va,
 170     vm_page_t m, vm_prot_t prot, vm_page_t mpte);
 171 static void pmap_grow_direct_page(int req);
 172 static int pmap_remove_pte(struct pmap *pmap, pt_entry_t *ptq, vm_offset_t va,
 173     pd_entry_t pde);
 174 static void pmap_remove_page(struct pmap *pmap, vm_offset_t va);
 175 static void pmap_remove_entry(struct pmap *pmap, vm_page_t m, vm_offset_t va);
 176 static boolean_t pmap_try_insert_pv_entry(pmap_t pmap, vm_page_t mpte,
 177     vm_offset_t va, vm_page_t m);
 178 static void pmap_update_page(pmap_t pmap, vm_offset_t va, pt_entry_t pte);
 179 static void pmap_invalidate_all(pmap_t pmap);
 180 static void pmap_invalidate_page(pmap_t pmap, vm_offset_t va);
 181 static void _pmap_unwire_ptp(pmap_t pmap, vm_offset_t va, vm_page_t m);
 182
 183 static vm_page_t pmap_allocpte(pmap_t pmap, vm_offset_t va, u_int flags);
 184 static vm_page_t _pmap_allocpte(pmap_t pmap, unsigned ptepindex, u_int flags);
 185 static int pmap_unuse_pt(pmap_t, vm_offset_t, pd_entry_t);
 186 static pt_entry_t init_pte_prot(vm_page_t m, vm_prot_t access, vm_prot_t prot);
 187
 188 static void pmap_invalidate_page_action(void *arg);
 189 static void pmap_invalidate_range_action(void *arg);
 190 static void pmap_update_page_action(void *arg);
 191
 192 #ifndef __mips_n64
 193
 194 static vm_offset_t crashdumpva;
 195
 196 /*
 197  * These functions are for high memory (memory above 512Meg in 32 bit) support.
 198  * The highmem area does not have a KSEG0 mapping, and we need a mechanism to
 199  * do temporary per-CPU mappings for pmap_zero_page, pmap_copy_page etc.
 200  *
 201  * At bootup, we reserve 2 virtual pages per CPU for mapping highmem pages. To
 202  * access a highmem physical address on a CPU, we map the physical address to
 203  * the reserved virtual address for the CPU in the kernel pagetable.
 204  */
 205
 206 static void
 207 pmap_init_reserved_pages(void)
 208 {
 209         struct pcpu *pc;
 210         vm_offset_t pages;
 211         int i;
 212
 213         if (need_local_mappings == 0)
 214                 return;
 215
 216         CPU_FOREACH(i) {
 217                 pc = pcpu_find(i);
 218                 /*
 219                  * Skip if the mapping has already been initialized,
 220                  * i.e. this is the BSP.
 221                  */
 222                 if (pc->pc_cmap1_addr != 0)
 223                         continue;
 224                 pages =  kva_alloc(PAGE_SIZE * 3);
 225                 if (pages == 0)
 226                         panic("%s: unable to allocate KVA", __func__);
 227                 pc->pc_cmap1_ptep = pmap_pte(kernel_pmap, pages);
 228                 pc->pc_cmap2_ptep = pmap_pte(kernel_pmap, pages + PAGE_SIZE);
 229                 pc->pc_qmap_ptep =
 230                     pmap_pte(kernel_pmap, pages + (PAGE_SIZE * 2));
 231                 pc->pc_cmap1_addr = pages;
 232                 pc->pc_cmap2_addr = pages + PAGE_SIZE;
 233                 pc->pc_qmap_addr = pages + (PAGE_SIZE * 2);
 234         }
 235 }
 236 SYSINIT(rpages_init, SI_SUB_CPU, SI_ORDER_ANY, pmap_init_reserved_pages, NULL);
 237
 238 static __inline void
 239 pmap_alloc_lmem_map(void)
 240 {
 241         PCPU_SET(cmap1_addr, virtual_avail);
 242         PCPU_SET(cmap2_addr, virtual_avail + PAGE_SIZE);
 243         PCPU_SET(cmap1_ptep, pmap_pte(kernel_pmap, virtual_avail));
 244         PCPU_SET(cmap2_ptep, pmap_pte(kernel_pmap, virtual_avail + PAGE_SIZE));
 245         PCPU_SET(qmap_addr, virtual_avail + (2 * PAGE_SIZE));
 246         PCPU_SET(qmap_ptep, pmap_pte(kernel_pmap, virtual_avail + (2 * PAGE_SIZE)));
 247         crashdumpva = virtual_avail + (3 * PAGE_SIZE);
 248         virtual_avail += PAGE_SIZE * 4;
 249 }
 250
 251 static __inline vm_offset_t
 252 pmap_lmem_map1(vm_paddr_t phys)
 253 {
 254         critical_enter();
 255         *PCPU_GET(cmap1_ptep) =
 256             TLBLO_PA_TO_PFN(phys) | PTE_C_CACHE | PTE_D | PTE_V | PTE_G;
 257         return (PCPU_GET(cmap1_addr));
 258 }
 259
 260 static __inline vm_offset_t
 261 pmap_lmem_map2(vm_paddr_t phys1, vm_paddr_t phys2)
 262 {
 263         critical_enter();
 264         *PCPU_GET(cmap1_ptep) =
 265             TLBLO_PA_TO_PFN(phys1) | PTE_C_CACHE | PTE_D | PTE_V | PTE_G;
 266         *PCPU_GET(cmap2_ptep) =
 267             TLBLO_PA_TO_PFN(phys2) | PTE_C_CACHE | PTE_D | PTE_V | PTE_G;
 268         return (PCPU_GET(cmap1_addr));
 269 }
 270
 271 static __inline void
 272 pmap_lmem_unmap(void)
 273 {
 274          *PCPU_GET(cmap1_ptep) = PTE_G;
 275         tlb_invalidate_address(kernel_pmap, PCPU_GET(cmap1_addr));
 276         if (*PCPU_GET(cmap2_ptep) != PTE_G) {
 277                 *PCPU_GET(cmap2_ptep) = PTE_G;
 278                 tlb_invalidate_address(kernel_pmap, PCPU_GET(cmap2_addr));
 279         }
 280         critical_exit();
 281 }
 282
 283 #else  /* __mips_n64 */
 284
 285 static __inline void
 286 pmap_alloc_lmem_map(void)
 287 {
 288 }
 289
 290 static __inline vm_offset_t
 291 pmap_lmem_map1(vm_paddr_t phys)
 292 {
 293
 294         return (0);
 295 }
 296
 297 static __inline vm_offset_t
 298 pmap_lmem_map2(vm_paddr_t phys1, vm_paddr_t phys2)
 299 {
 300
 301         return (0);
 302 }
 303
 304 static __inline vm_offset_t
 305 pmap_lmem_unmap(void)
 306 {
 307
 308         return (0);
 309 }
 310 #endif /* !__mips_n64 */
 311
 312 static __inline int
 313 pmap_pte_cache_bits(vm_paddr_t pa, vm_page_t m)
 314 {
 315         vm_memattr_t ma;
 316
 317         ma = pmap_page_get_memattr(m);
 318         if (ma == VM_MEMATTR_WRITE_BACK && !is_cacheable_mem(pa))
 319                 ma = VM_MEMATTR_UNCACHEABLE;
 320         return PTE_C(ma);
 321 }
 322 #define PMAP_PTE_SET_CACHE_BITS(pte, pa, m) {   \
 323         pte &= ~PTE_C_MASK;                     \
 324         pte |= pmap_pte_cache_bits(pa, m);      \
 325 }
 326
 327 /*
 328  * Page table entry lookup routines.
 329  */
 330 static __inline pd_entry_t *
 331 pmap_segmap(pmap_t pmap, vm_offset_t va)
 332 {
 333
 334         return (&pmap->pm_segtab[pmap_seg_index(va)]);
 335 }
 336
 337 #ifdef __mips_n64
 338 static __inline pd_entry_t *
 339 pmap_pdpe_to_pde(pd_entry_t *pdpe, vm_offset_t va)
 340 {
 341         pd_entry_t *pde;
 342
 343         pde = (pd_entry_t *)*pdpe;
 344         return (&pde[pmap_pde_index(va)]);
 345 }
 346
 347 static __inline pd_entry_t *
 348 pmap_pde(pmap_t pmap, vm_offset_t va)
 349 {
 350         pd_entry_t *pdpe;
 351
 352         pdpe = pmap_segmap(pmap, va);
 353         if (*pdpe == NULL)
 354                 return (NULL);
 355
 356         return (pmap_pdpe_to_pde(pdpe, va));
 357 }
 358 #else
 359 static __inline pd_entry_t *
 360 pmap_pdpe_to_pde(pd_entry_t *pdpe, vm_offset_t va)
 361 {
 362
 363         return (pdpe);
 364 }
 365
 366 static __inline
 367 pd_entry_t *pmap_pde(pmap_t pmap, vm_offset_t va)
 368 {
 369
 370         return (pmap_segmap(pmap, va));
 371 }
 372 #endif
 373
 374 static __inline pt_entry_t *
 375 pmap_pde_to_pte(pd_entry_t *pde, vm_offset_t va)
 376 {
 377         pt_entry_t *pte;
 378
 379         pte = (pt_entry_t *)*pde;
 380         return (&pte[pmap_pte_index(va)]);
 381 }
 382
 383 pt_entry_t *
 384 pmap_pte(pmap_t pmap, vm_offset_t va)
 385 {
 386         pd_entry_t *pde;
 387
 388         pde = pmap_pde(pmap, va);
 389         if (pde == NULL || *pde == NULL)
 390                 return (NULL);
 391
 392         return (pmap_pde_to_pte(pde, va));
 393 }
 394
 395 vm_offset_t
 396 pmap_steal_memory(vm_size_t size)
 397 {
 398         vm_paddr_t bank_size, pa;
 399         vm_offset_t va;
 400
 401         size = round_page(size);
 402         bank_size = phys_avail[1] - phys_avail[0];
 403         while (size > bank_size) {
 404                 int i;
 405
 406                 for (i = 0; phys_avail[i + 2]; i += 2) {
 407                         phys_avail[i] = phys_avail[i + 2];
 408                         phys_avail[i + 1] = phys_avail[i + 3];
 409                 }
 410                 phys_avail[i] = 0;
 411                 phys_avail[i + 1] = 0;
 412                 if (!phys_avail[0])
 413                         panic("pmap_steal_memory: out of memory");
 414                 bank_size = phys_avail[1] - phys_avail[0];
 415         }
 416
 417         pa = phys_avail[0];
 418         phys_avail[0] += size;
 419         if (MIPS_DIRECT_MAPPABLE(pa) == 0)
 420                 panic("Out of memory below 512Meg?");
 421         va = MIPS_PHYS_TO_DIRECT(pa);
 422         bzero((caddr_t)va, size);
 423         return (va);
 424 }
 425
 426 /*
 427  * Bootstrap the system enough to run with virtual memory.  This
 428  * assumes that the phys_avail array has been initialized.
 429  */
 430 static void
 431 pmap_create_kernel_pagetable(void)
 432 {
 433         int i, j;
 434         vm_offset_t ptaddr;
 435         pt_entry_t *pte;
 436 #ifdef __mips_n64
 437         pd_entry_t *pde;
 438         vm_offset_t pdaddr;
 439         int npt, npde;
 440 #endif
 441
 442         /*
 443          * Allocate segment table for the kernel
 444          */
 445         kernel_segmap = (pd_entry_t *)pmap_steal_memory(PAGE_SIZE);
 446
 447         /*
 448          * Allocate second level page tables for the kernel
 449          */
 450 #ifdef __mips_n64
 451         npde = howmany(NKPT, NPDEPG);
 452         pdaddr = pmap_steal_memory(PAGE_SIZE * npde);
 453 #endif
 454         nkpt = NKPT;
 455         ptaddr = pmap_steal_memory(PAGE_SIZE * nkpt);
 456
 457         /*
 458          * The R[4-7]?00 stores only one copy of the Global bit in the
 459          * translation lookaside buffer for each 2 page entry. Thus invalid
 460          * entrys must have the Global bit set so when Entry LO and Entry HI
 461          * G bits are anded together they will produce a global bit to store
 462          * in the tlb.
 463          */
 464         for (i = 0, pte = (pt_entry_t *)ptaddr; i < (nkpt * NPTEPG); i++, pte++)
 465                 *pte = PTE_G;
 466
 467 #ifdef __mips_n64
 468         for (i = 0,  npt = nkpt; npt > 0; i++) {
 469                 kernel_segmap[i] = (pd_entry_t)(pdaddr + i * PAGE_SIZE);
 470                 pde = (pd_entry_t *)kernel_segmap[i];
 471
 472                 for (j = 0; j < NPDEPG && npt > 0; j++, npt--)
 473                         pde[j] = (pd_entry_t)(ptaddr + (i * NPDEPG + j) * PAGE_SIZE);
 474         }
 475 #else
 476         for (i = 0, j = pmap_seg_index(VM_MIN_KERNEL_ADDRESS); i < nkpt; i++, j++)
 477                 kernel_segmap[j] = (pd_entry_t)(ptaddr + (i * PAGE_SIZE));
 478 #endif
 479
 480         PMAP_LOCK_INIT(kernel_pmap);
 481         kernel_pmap->pm_segtab = kernel_segmap;
 482         CPU_FILL(&kernel_pmap->pm_active);
 483         TAILQ_INIT(&kernel_pmap->pm_pvchunk);
 484         kernel_pmap->pm_asid[0].asid = PMAP_ASID_RESERVED;
 485         kernel_pmap->pm_asid[0].gen = 0;
 486         kernel_vm_end += nkpt * NPTEPG * PAGE_SIZE;
 487 }
 488
 489 void
 490 pmap_bootstrap(void)
 491 {
 492         int i;
 493
 494         /* Sort. */
 495 again:
 496         for (i = 0; phys_avail[i + 1] != 0; i += 2) {
 497                 /*
 498                  * Keep the memory aligned on page boundary.
 499                  */
 500                 phys_avail[i] = round_page(phys_avail[i]);
 501                 phys_avail[i + 1] = trunc_page(phys_avail[i + 1]);
 502
 503                 if (i < 2)
 504                         continue;
 505                 if (phys_avail[i - 2] > phys_avail[i]) {
 506                         vm_paddr_t ptemp[2];
 507
 508                         ptemp[0] = phys_avail[i + 0];
 509                         ptemp[1] = phys_avail[i + 1];
 510
 511                         phys_avail[i + 0] = phys_avail[i - 2];
 512                         phys_avail[i + 1] = phys_avail[i - 1];
 513
 514                         phys_avail[i - 2] = ptemp[0];
 515                         phys_avail[i - 1] = ptemp[1];
 516                         goto again;
 517                 }
 518         }
 519
 520         /*
 521          * In 32 bit, we may have memory which cannot be mapped directly.
 522          * This memory will need temporary mapping before it can be
 523          * accessed.
 524          */
 525         if (!MIPS_DIRECT_MAPPABLE(phys_avail[i - 1] - 1))
 526                 need_local_mappings = 1;
 527
 528         /*
 529          * Copy the phys_avail[] array before we start stealing memory from it.
 530          */
 531         for (i = 0; phys_avail[i + 1] != 0; i += 2) {
 532                 physmem_desc[i] = phys_avail[i];
 533                 physmem_desc[i + 1] = phys_avail[i + 1];
 534         }
 535
 536         Maxmem = atop(phys_avail[i - 1]);
 537
 538         if (bootverbose) {
 539                 printf("Physical memory chunk(s):\n");
 540                 for (i = 0; phys_avail[i + 1] != 0; i += 2) {
 541                         vm_paddr_t size;
 542
 543                         size = phys_avail[i + 1] - phys_avail[i];
 544                         printf("%#08jx - %#08jx, %ju bytes (%ju pages)\n",
 545                             (uintmax_t) phys_avail[i],
 546                             (uintmax_t) phys_avail[i + 1] - 1,
 547                             (uintmax_t) size, (uintmax_t) size / PAGE_SIZE);
 548                 }
 549                 printf("Maxmem is 0x%0jx\n", ptoa((uintmax_t)Maxmem));
 550         }
 551         /*
 552          * Steal the message buffer from the beginning of memory.
 553          */
 554         msgbufp = (struct msgbuf *)pmap_steal_memory(msgbufsize);
 555         msgbufinit(msgbufp, msgbufsize);
 556
 557         /*
 558          * Steal thread0 kstack.
 559          */
 560         kstack0 = pmap_steal_memory(KSTACK_PAGES << PAGE_SHIFT);
 561
 562         virtual_avail = VM_MIN_KERNEL_ADDRESS;
 563         virtual_end = VM_MAX_KERNEL_ADDRESS;
 564
 565 #ifdef SMP
 566         /*
 567          * Steal some virtual address space to map the pcpu area.
 568          */
 569         virtual_avail = roundup2(virtual_avail, PAGE_SIZE * 2);
 570         pcpup = (struct pcpu *)virtual_avail;
 571         virtual_avail += PAGE_SIZE * 2;
 572
 573         /*
 574          * Initialize the wired TLB entry mapping the pcpu region for
 575          * the BSP at 'pcpup'. Up until this point we were operating
 576          * with the 'pcpup' for the BSP pointing to a virtual address
 577          * in KSEG0 so there was no need for a TLB mapping.
 578          */
 579         mips_pcpu_tlb_init(PCPU_ADDR(0));
 580
 581         if (bootverbose)
 582                 printf("pcpu is available at virtual address %p.\n", pcpup);
 583 #endif
 584
 585         pmap_create_kernel_pagetable();
 586         if (need_local_mappings)
 587                 pmap_alloc_lmem_map();
 588         pmap_max_asid = VMNUM_PIDS;
 589         mips_wr_entryhi(0);
 590         mips_wr_pagemask(0);
 591
 592         /*
 593          * Initialize the global pv list lock.
 594          */
 595         rw_init(&pvh_global_lock, "pmap pv global");
 596 }
 597
 598 /*
 599  * Initialize a vm_page's machine-dependent fields.
 600  */
 601 void
 602 pmap_page_init(vm_page_t m)
 603 {
 604
 605         TAILQ_INIT(&m->md.pv_list);
 606         m->md.pv_flags = VM_MEMATTR_DEFAULT << PV_MEMATTR_SHIFT;
 607 }
 608
 609 /*
 610  *      Initialize the pmap module.
 611  *      Called by vm_init, to initialize any structures that the pmap
 612  *      system needs to map virtual memory.
 613  */
 614 void
 615 pmap_init(void)
 616 {
 617 }
 618
 619 /***************************************************
 620  * Low level helper routines.....
 621  ***************************************************/
 622
 623 #ifdef  SMP
 624 static __inline void
 625 pmap_call_on_active_cpus(pmap_t pmap, void (*fn)(void *), void *arg)
 626 {
 627         int     cpuid, cpu, self;
 628         cpuset_t active_cpus;
 629
 630         sched_pin();
 631         if (is_kernel_pmap(pmap)) {
 632                 smp_rendezvous(NULL, fn, NULL, arg);
 633                 goto out;
 634         }
 635         /* Force ASID update on inactive CPUs */
 636         CPU_FOREACH(cpu) {
 637                 if (!CPU_ISSET(cpu, &pmap->pm_active))
 638                         pmap->pm_asid[cpu].gen = 0;
 639         }
 640         cpuid = PCPU_GET(cpuid);
 641         /*
 642          * XXX: barrier/locking for active?
 643          *
 644          * Take a snapshot of active here, any further changes are ignored.
 645          * tlb update/invalidate should be harmless on inactive CPUs
 646          */
 647         active_cpus = pmap->pm_active;
 648         self = CPU_ISSET(cpuid, &active_cpus);
 649         CPU_CLR(cpuid, &active_cpus);
 650         /* Optimize for the case where this cpu is the only active one */
 651         if (CPU_EMPTY(&active_cpus)) {
 652                 if (self)
 653                         fn(arg);
 654         } else {
 655                 if (self)
 656                         CPU_SET(cpuid, &active_cpus);
 657                 smp_rendezvous_cpus(active_cpus, NULL, fn, NULL, arg);
 658         }
 659 out:
 660         sched_unpin();
 661 }
 662 #else /* !SMP */
 663 static __inline void
 664 pmap_call_on_active_cpus(pmap_t pmap, void (*fn)(void *), void *arg)
 665 {
 666         int     cpuid;
 667
 668         if (is_kernel_pmap(pmap)) {
 669                 fn(arg);
 670                 return;
 671         }
 672         cpuid = PCPU_GET(cpuid);
 673         if (!CPU_ISSET(cpuid, &pmap->pm_active))
 674                 pmap->pm_asid[cpuid].gen = 0;
 675         else
 676                 fn(arg);
 677 }
 678 #endif /* SMP */
 679
 680 static void
 681 pmap_invalidate_all(pmap_t pmap)
 682 {
 683
 684         pmap_call_on_active_cpus(pmap,
 685             (void (*)(void *))tlb_invalidate_all_user, pmap);
 686 }
 687
 688 struct pmap_invalidate_page_arg {
 689         pmap_t pmap;
 690         vm_offset_t va;
 691 };
 692
 693 static void
 694 pmap_invalidate_page_action(void *arg)
 695 {
 696         struct pmap_invalidate_page_arg *p = arg;
 697
 698         tlb_invalidate_address(p->pmap, p->va);
 699 }
 700
 701 static void
 702 pmap_invalidate_page(pmap_t pmap, vm_offset_t va)
 703 {
 704         struct pmap_invalidate_page_arg arg;
 705
 706         arg.pmap = pmap;
 707         arg.va = va;
 708         pmap_call_on_active_cpus(pmap, pmap_invalidate_page_action, &arg);
 709 }
 710
 711 struct pmap_invalidate_range_arg {
 712         pmap_t pmap;
 713         vm_offset_t sva;
 714         vm_offset_t eva;
 715 };
 716
 717 static void
 718 pmap_invalidate_range_action(void *arg)
 719 {
 720         struct pmap_invalidate_range_arg *p = arg;
 721
 722         tlb_invalidate_range(p->pmap, p->sva, p->eva);
 723 }
 724
 725 static void
 726 pmap_invalidate_range(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
 727 {
 728         struct pmap_invalidate_range_arg arg;
 729
 730         arg.pmap = pmap;
 731         arg.sva = sva;
 732         arg.eva = eva;
 733         pmap_call_on_active_cpus(pmap, pmap_invalidate_range_action, &arg);
 734 }
 735
 736 struct pmap_update_page_arg {
 737         pmap_t pmap;
 738         vm_offset_t va;
 739         pt_entry_t pte;
 740 };
 741
 742 static void
 743 pmap_update_page_action(void *arg)
 744 {
 745         struct pmap_update_page_arg *p = arg;
 746
 747         tlb_update(p->pmap, p->va, p->pte);
 748 }
 749
 750 static void
 751 pmap_update_page(pmap_t pmap, vm_offset_t va, pt_entry_t pte)
 752 {
 753         struct pmap_update_page_arg arg;
 754
 755         arg.pmap = pmap;
 756         arg.va = va;
 757         arg.pte = pte;
 758         pmap_call_on_active_cpus(pmap, pmap_update_page_action, &arg);
 759 }
 760
 761 /*
 762  *      Routine:        pmap_extract
 763  *      Function:
 764  *              Extract the physical page address associated
 765  *              with the given map/virtual_address pair.
 766  */
 767 vm_paddr_t
 768 pmap_extract(pmap_t pmap, vm_offset_t va)
 769 {
 770         pt_entry_t *pte;
 771         vm_offset_t retval = 0;
 772
 773         PMAP_LOCK(pmap);
 774         pte = pmap_pte(pmap, va);
 775         if (pte) {
 776                 retval = TLBLO_PTE_TO_PA(*pte) | (va & PAGE_MASK);
 777         }
 778         PMAP_UNLOCK(pmap);
 779         return (retval);
 780 }
 781
 782 /*
 783  *      Routine:        pmap_extract_and_hold
 784  *      Function:
 785  *              Atomically extract and hold the physical page
 786  *              with the given pmap and virtual address pair
 787  *              if that mapping permits the given protection.
 788  */
 789 vm_page_t
 790 pmap_extract_and_hold(pmap_t pmap, vm_offset_t va, vm_prot_t prot)
 791 {
 792         pt_entry_t pte, *ptep;
 793         vm_paddr_t pa;
 794         vm_page_t m;
 795
 796         m = NULL;
 797         PMAP_LOCK(pmap);
 798         ptep = pmap_pte(pmap, va);
 799         if (ptep != NULL) {
 800                 pte = *ptep;
 801                 if (pte_test(&pte, PTE_V) && (!pte_test(&pte, PTE_RO) ||
 802                     (prot & VM_PROT_WRITE) == 0)) {
 803                         pa = TLBLO_PTE_TO_PA(pte);
 804                         m = PHYS_TO_VM_PAGE(pa);
 805                         if (!vm_page_wire_mapped(m))
 806                                 m = NULL;
 807                 }
 808         }
 809         PMAP_UNLOCK(pmap);
 810         return (m);
 811 }
 812
 813 /***************************************************
 814  * Low level mapping routines.....
 815  ***************************************************/
 816
 817 /*
 818  * add a wired page to the kva
 819  */
 820 void
 821 pmap_kenter_attr(vm_offset_t va, vm_paddr_t pa, vm_memattr_t ma)
 822 {
 823         pt_entry_t *pte;
 824         pt_entry_t opte, npte;
 825
 826 #ifdef PMAP_DEBUG
 827         printf("pmap_kenter:  va: %p -> pa: %p\n", (void *)va, (void *)pa);
 828 #endif
 829
 830         pte = pmap_pte(kernel_pmap, va);
 831         opte = *pte;
 832         npte = TLBLO_PA_TO_PFN(pa) | PTE_C(ma) | PTE_D | PTE_V | PTE_G;
 833         *pte = npte;
 834         if (pte_test(&opte, PTE_V) && opte != npte)
 835                 pmap_update_page(kernel_pmap, va, npte);
 836 }
 837
 838 void
 839 pmap_kenter(vm_offset_t va, vm_paddr_t pa)
 840 {
 841
 842         KASSERT(is_cacheable_mem(pa),
 843                 ("pmap_kenter: memory at 0x%lx is not cacheable", (u_long)pa));
 844
 845         pmap_kenter_attr(va, pa, VM_MEMATTR_DEFAULT);
 846 }
 847
 848 void
 849 pmap_kenter_device(vm_offset_t va, vm_size_t size, vm_paddr_t pa)
 850 {
 851
 852         KASSERT((size & PAGE_MASK) == 0,
 853             ("%s: device mapping not page-sized", __func__));
 854
 855         for (; size > 0; size -= PAGE_SIZE) {
 856                 /*
 857                  * XXXCEM: this is somewhat inefficient on SMP systems in that
 858                  * every single page is individually TLB-invalidated via
 859                  * rendezvous (pmap_update_page()), instead of invalidating the
 860                  * entire range via a single rendezvous.
 861                  */
 862                 pmap_kenter_attr(va, pa, VM_MEMATTR_UNCACHEABLE);
 863                 va += PAGE_SIZE;
 864                 pa += PAGE_SIZE;
 865         }
 866 }
 867
 868 void
 869 pmap_kremove_device(vm_offset_t va, vm_size_t size)
 870 {
 871
 872         KASSERT((size & PAGE_MASK) == 0,
 873             ("%s: device mapping not page-sized", __func__));
 874
 875         /*
 876          * XXXCEM: Similar to pmap_kenter_device, this is inefficient on SMP,
 877          * in that pages are invalidated individually instead of a single range
 878          * rendezvous.
 879          */
 880         for (; size > 0; size -= PAGE_SIZE) {
 881                 pmap_kremove(va);
 882                 va += PAGE_SIZE;
 883         }
 884 }
 885
 886 /*
 887  * remove a page from the kernel pagetables
 888  */
 889  /* PMAP_INLINE */ void
 890 pmap_kremove(vm_offset_t va)
 891 {
 892         pt_entry_t *pte;
 893
 894         /*
 895          * Write back all caches from the page being destroyed
 896          */
 897         mips_dcache_wbinv_range_index(va, PAGE_SIZE);
 898
 899         pte = pmap_pte(kernel_pmap, va);
 900         *pte = PTE_G;
 901         pmap_invalidate_page(kernel_pmap, va);
 902 }
 903
 904 /*
 905  *      Used to map a range of physical addresses into kernel
 906  *      virtual address space.
 907  *
 908  *      The value passed in '*virt' is a suggested virtual address for
 909  *      the mapping. Architectures which can support a direct-mapped
 910  *      physical to virtual region can return the appropriate address
 911  *      within that region, leaving '*virt' unchanged. Other
 912  *      architectures should map the pages starting at '*virt' and
 913  *      update '*virt' with the first usable address after the mapped
 914  *      region.
 915  *
 916  *      Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
 917  */
 918 vm_offset_t
 919 pmap_map(vm_offset_t *virt, vm_paddr_t start, vm_paddr_t end, int prot)
 920 {
 921         vm_offset_t va, sva;
 922
 923         if (MIPS_DIRECT_MAPPABLE(end - 1))
 924                 return (MIPS_PHYS_TO_DIRECT(start));
 925
 926         va = sva = *virt;
 927         while (start < end) {
 928                 pmap_kenter(va, start);
 929                 va += PAGE_SIZE;
 930                 start += PAGE_SIZE;
 931         }
 932         *virt = va;
 933         return (sva);
 934 }
 935
 936 /*
 937  * Add a list of wired pages to the kva
 938  * this routine is only used for temporary
 939  * kernel mappings that do not need to have
 940  * page modification or references recorded.
 941  * Note that old mappings are simply written
 942  * over.  The page *must* be wired.
 943  */
 944 void
 945 pmap_qenter(vm_offset_t va, vm_page_t *m, int count)
 946 {
 947         int i;
 948         vm_offset_t origva = va;
 949
 950         for (i = 0; i < count; i++) {
 951                 pmap_flush_pvcache(m[i]);
 952                 pmap_kenter(va, VM_PAGE_TO_PHYS(m[i]));
 953                 va += PAGE_SIZE;
 954         }
 955
 956         mips_dcache_wbinv_range_index(origva, PAGE_SIZE*count);
 957 }
 958
 959 /*
 960  * this routine jerks page mappings from the
 961  * kernel -- it is meant only for temporary mappings.
 962  */
 963 void
 964 pmap_qremove(vm_offset_t va, int count)
 965 {
 966         pt_entry_t *pte;
 967         vm_offset_t origva;
 968
 969         if (count < 1)
 970                 return;
 971         mips_dcache_wbinv_range_index(va, PAGE_SIZE * count);
 972         origva = va;
 973         do {
 974                 pte = pmap_pte(kernel_pmap, va);
 975                 *pte = PTE_G;
 976                 va += PAGE_SIZE;
 977         } while (--count > 0);
 978         pmap_invalidate_range(kernel_pmap, origva, va);
 979 }
 980
 981 /***************************************************
 982  * Page table page management routines.....
 983  ***************************************************/
 984
 985 /*
 986  * Decrements a page table page's reference count, which is used to record the
 987  * number of valid page table entries within the page.  If the reference count
 988  * drops to zero, then the page table page is unmapped.  Returns TRUE if the
 989  * page table page was unmapped and FALSE otherwise.
 990  */
 991 static PMAP_INLINE boolean_t
 992 pmap_unwire_ptp(pmap_t pmap, vm_offset_t va, vm_page_t m)
 993 {
 994
 995         --m->ref_count;
 996         if (m->ref_count == 0) {
 997                 _pmap_unwire_ptp(pmap, va, m);
 998                 return (TRUE);
 999         } else
1000                 return (FALSE);
1001 }
1002
1003 static void
1004 _pmap_unwire_ptp(pmap_t pmap, vm_offset_t va, vm_page_t m)
1005 {
1006         pd_entry_t *pde;
1007
1008         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1009         /*
1010          * unmap the page table page
1011          */
1012 #ifdef __mips_n64
1013         if (m->pindex < NUPDE)
1014                 pde = pmap_pde(pmap, va);
1015         else
1016                 pde = pmap_segmap(pmap, va);
1017 #else
1018         pde = pmap_pde(pmap, va);
1019 #endif
1020         *pde = 0;
1021         pmap->pm_stats.resident_count--;
1022
1023 #ifdef __mips_n64
1024         if (m->pindex < NUPDE) {
1025                 pd_entry_t *pdp;
1026                 vm_page_t pdpg;
1027
1028                 /*
1029                  * Recursively decrement next level pagetable refcount
1030                  */
1031                 pdp = (pd_entry_t *)*pmap_segmap(pmap, va);
1032                 pdpg = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(pdp));
1033                 pmap_unwire_ptp(pmap, va, pdpg);
1034         }
1035 #endif
1036
1037         /*
1038          * If the page is finally unwired, simply free it.
1039          */
1040         vm_page_free_zero(m);
1041         vm_wire_sub(1);
1042 }
1043
1044 /*
1045  * After removing a page table entry, this routine is used to
1046  * conditionally free the page, and manage the reference count.
1047  */
1048 static int
1049 pmap_unuse_pt(pmap_t pmap, vm_offset_t va, pd_entry_t pde)
1050 {
1051         vm_page_t mpte;
1052
1053         if (va >= VM_MAXUSER_ADDRESS)
1054                 return (0);
1055         KASSERT(pde != 0, ("pmap_unuse_pt: pde != 0"));
1056         mpte = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(pde));
1057         return (pmap_unwire_ptp(pmap, va, mpte));
1058 }
1059
1060 void
1061 pmap_pinit0(pmap_t pmap)
1062 {
1063         int i;
1064
1065         PMAP_LOCK_INIT(pmap);
1066         pmap->pm_segtab = kernel_segmap;
1067         CPU_ZERO(&pmap->pm_active);
1068         for (i = 0; i < MAXCPU; i++) {
1069                 pmap->pm_asid[i].asid = PMAP_ASID_RESERVED;
1070                 pmap->pm_asid[i].gen = 0;
1071         }
1072         PCPU_SET(curpmap, pmap);
1073         TAILQ_INIT(&pmap->pm_pvchunk);
1074         bzero(&pmap->pm_stats, sizeof pmap->pm_stats);
1075 }
1076
1077 static void
1078 pmap_grow_direct_page(int req)
1079 {
1080
1081 #ifdef __mips_n64
1082         vm_wait(NULL);
1083 #else
1084         if (!vm_page_reclaim_contig(req, 1, 0, MIPS_KSEG0_LARGEST_PHYS,
1085             PAGE_SIZE, 0))
1086                 vm_wait(NULL);
1087 #endif
1088 }
1089
1090 static vm_page_t
1091 pmap_alloc_direct_page(unsigned int index, int req)
1092 {
1093         vm_page_t m;
1094
1095         m = vm_page_alloc_freelist(VM_FREELIST_DIRECT, req | VM_ALLOC_WIRED |
1096             VM_ALLOC_ZERO);
1097         if (m == NULL)
1098                 return (NULL);
1099
1100         if ((m->flags & PG_ZERO) == 0)
1101                 pmap_zero_page(m);
1102
1103         m->pindex = index;
1104         return (m);
1105 }
1106
1107 /*
1108  * Initialize a preallocated and zeroed pmap structure,
1109  * such as one in a vmspace structure.
1110  */
1111 int
1112 pmap_pinit(pmap_t pmap)
1113 {
1114         vm_offset_t ptdva;
1115         vm_page_t ptdpg;
1116         int i, req_class;
1117
1118         /*
1119          * allocate the page directory page
1120          */
1121         req_class = VM_ALLOC_NORMAL;
1122         while ((ptdpg = pmap_alloc_direct_page(NUSERPGTBLS, req_class)) ==
1123             NULL)
1124                 pmap_grow_direct_page(req_class);
1125
1126         ptdva = MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(ptdpg));
1127         pmap->pm_segtab = (pd_entry_t *)ptdva;
1128         CPU_ZERO(&pmap->pm_active);
1129         for (i = 0; i < MAXCPU; i++) {
1130                 pmap->pm_asid[i].asid = PMAP_ASID_RESERVED;
1131                 pmap->pm_asid[i].gen = 0;
1132         }
1133         TAILQ_INIT(&pmap->pm_pvchunk);
1134         bzero(&pmap->pm_stats, sizeof pmap->pm_stats);
1135
1136         return (1);
1137 }
1138
1139 /*
1140  * this routine is called if the page table page is not
1141  * mapped correctly.
1142  */
1143 static vm_page_t
1144 _pmap_allocpte(pmap_t pmap, unsigned ptepindex, u_int flags)
1145 {
1146         vm_offset_t pageva;
1147         vm_page_t m;
1148         int req_class;
1149
1150         /*
1151          * Find or fabricate a new pagetable page
1152          */
1153         req_class = VM_ALLOC_NORMAL;
1154         if ((m = pmap_alloc_direct_page(ptepindex, req_class)) == NULL) {
1155                 if ((flags & PMAP_ENTER_NOSLEEP) == 0) {
1156                         PMAP_UNLOCK(pmap);
1157                         rw_wunlock(&pvh_global_lock);
1158                         pmap_grow_direct_page(req_class);
1159                         rw_wlock(&pvh_global_lock);
1160                         PMAP_LOCK(pmap);
1161                 }
1162
1163                 /*
1164                  * Indicate the need to retry.  While waiting, the page
1165                  * table page may have been allocated.
1166                  */
1167                 return (NULL);
1168         }
1169
1170         /*
1171          * Map the pagetable page into the process address space, if it
1172          * isn't already there.
1173          */
1174         pageva = MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(m));
1175
1176 #ifdef __mips_n64
1177         if (ptepindex >= NUPDE) {
1178                 pmap->pm_segtab[ptepindex - NUPDE] = (pd_entry_t)pageva;
1179         } else {
1180                 pd_entry_t *pdep, *pde;
1181                 int segindex = ptepindex >> (SEGSHIFT - PDRSHIFT);
1182                 int pdeindex = ptepindex & (NPDEPG - 1);
1183                 vm_page_t pg;
1184
1185                 pdep = &pmap->pm_segtab[segindex];
1186                 if (*pdep == NULL) {
1187                         /* recurse for allocating page dir */
1188                         if (_pmap_allocpte(pmap, NUPDE + segindex,
1189                             flags) == NULL) {
1190                                 /* alloc failed, release current */
1191                                 vm_page_unwire_noq(m);
1192                                 vm_page_free_zero(m);
1193                                 return (NULL);
1194                         }
1195                 } else {
1196                         pg = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(*pdep));
1197                         pg->ref_count++;
1198                 }
1199                 /* Next level entry */
1200                 pde = (pd_entry_t *)*pdep;
1201                 pde[pdeindex] = (pd_entry_t)pageva;
1202         }
1203 #else
1204         pmap->pm_segtab[ptepindex] = (pd_entry_t)pageva;
1205 #endif
1206         pmap->pm_stats.resident_count++;
1207         return (m);
1208 }
1209
1210 static vm_page_t
1211 pmap_allocpte(pmap_t pmap, vm_offset_t va, u_int flags)
1212 {
1213         unsigned ptepindex;
1214         pd_entry_t *pde;
1215         vm_page_t m;
1216
1217         /*
1218          * Calculate pagetable page index
1219          */
1220         ptepindex = pmap_pde_pindex(va);
1221 retry:
1222         /*
1223          * Get the page directory entry
1224          */
1225         pde = pmap_pde(pmap, va);
1226
1227         /*
1228          * If the page table page is mapped, we just increment the hold
1229          * count, and activate it.
1230          */
1231         if (pde != NULL && *pde != NULL) {
1232                 m = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(*pde));
1233                 m->ref_count++;
1234         } else {
1235                 /*
1236                  * Here if the pte page isn't mapped, or if it has been
1237                  * deallocated.
1238                  */
1239                 m = _pmap_allocpte(pmap, ptepindex, flags);
1240                 if (m == NULL && (flags & PMAP_ENTER_NOSLEEP) == 0)
1241                         goto retry;
1242         }
1243         return (m);
1244 }
1245
1246
1247 /***************************************************
1248  * Pmap allocation/deallocation routines.
1249  ***************************************************/
1250
1251 /*
1252  * Release any resources held by the given physical map.
1253  * Called when a pmap initialized by pmap_pinit is being released.
1254  * Should only be called if the map contains no valid mappings.
1255  */
1256 void
1257 pmap_release(pmap_t pmap)
1258 {
1259         vm_offset_t ptdva;
1260         vm_page_t ptdpg;
1261
1262         KASSERT(pmap->pm_stats.resident_count == 0,
1263             ("pmap_release: pmap resident count %ld != 0",
1264             pmap->pm_stats.resident_count));
1265
1266         ptdva = (vm_offset_t)pmap->pm_segtab;
1267         ptdpg = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(ptdva));
1268
1269         vm_page_unwire_noq(ptdpg);
1270         vm_page_free_zero(ptdpg);
1271 }
1272
1273 /*
1274  * grow the number of kernel page table entries, if needed
1275  */
1276 void
1277 pmap_growkernel(vm_offset_t addr)
1278 {
1279         vm_page_t nkpg;
1280         pd_entry_t *pde, *pdpe;
1281         pt_entry_t *pte;
1282         int i, req_class;
1283
1284         mtx_assert(&kernel_map->system_mtx, MA_OWNED);
1285         req_class = VM_ALLOC_INTERRUPT;
1286         addr = roundup2(addr, NBSEG);
1287         if (addr - 1 >= vm_map_max(kernel_map))
1288                 addr = vm_map_max(kernel_map);
1289         while (kernel_vm_end < addr) {
1290                 pdpe = pmap_segmap(kernel_pmap, kernel_vm_end);
1291 #ifdef __mips_n64
1292                 if (*pdpe == 0) {
1293                         /* new intermediate page table entry */
1294                         nkpg = pmap_alloc_direct_page(nkpt, req_class);
1295                         if (nkpg == NULL)
1296                                 panic("pmap_growkernel: no memory to grow kernel");
1297                         *pdpe = (pd_entry_t)MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(nkpg));
1298                         continue; /* try again */
1299                 }
1300 #endif
1301                 pde = pmap_pdpe_to_pde(pdpe, kernel_vm_end);
1302                 if (*pde != 0) {
1303                         kernel_vm_end = (kernel_vm_end + NBPDR) & ~PDRMASK;
1304                         if (kernel_vm_end - 1 >= vm_map_max(kernel_map)) {
1305                                 kernel_vm_end = vm_map_max(kernel_map);
1306                                 break;
1307                         }
1308                         continue;
1309                 }
1310
1311                 /*
1312                  * This index is bogus, but out of the way
1313                  */
1314                 nkpg = pmap_alloc_direct_page(nkpt, req_class);
1315 #ifndef __mips_n64
1316                 if (nkpg == NULL && vm_page_reclaim_contig(req_class, 1,
1317                     0, MIPS_KSEG0_LARGEST_PHYS, PAGE_SIZE, 0))
1318                         nkpg = pmap_alloc_direct_page(nkpt, req_class);
1319 #endif
1320                 if (nkpg == NULL)
1321                         panic("pmap_growkernel: no memory to grow kernel");
1322                 nkpt++;
1323                 *pde = (pd_entry_t)MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(nkpg));
1324
1325                 /*
1326                  * The R[4-7]?00 stores only one copy of the Global bit in
1327                  * the translation lookaside buffer for each 2 page entry.
1328                  * Thus invalid entrys must have the Global bit set so when
1329                  * Entry LO and Entry HI G bits are anded together they will
1330                  * produce a global bit to store in the tlb.
1331                  */
1332                 pte = (pt_entry_t *)*pde;
1333                 for (i = 0; i < NPTEPG; i++)
1334                         pte[i] = PTE_G;
1335
1336                 kernel_vm_end = (kernel_vm_end + NBPDR) & ~PDRMASK;
1337                 if (kernel_vm_end - 1 >= vm_map_max(kernel_map)) {
1338                         kernel_vm_end = vm_map_max(kernel_map);
1339                         break;
1340                 }
1341         }
1342 }
1343
1344 /***************************************************
1345  * page management routines.
1346  ***************************************************/
1347
1348 CTASSERT(sizeof(struct pv_chunk) == PAGE_SIZE);
1349 #ifdef __mips_n64
1350 CTASSERT(_NPCM == 3);
1351 CTASSERT(_NPCPV == 168);
1352 #else
1353 CTASSERT(_NPCM == 11);
1354 CTASSERT(_NPCPV == 336);
1355 #endif
1356
1357 static __inline struct pv_chunk *
1358 pv_to_chunk(pv_entry_t pv)
1359 {
1360
1361         return ((struct pv_chunk *)((uintptr_t)pv & ~(uintptr_t)PAGE_MASK));
1362 }
1363
1364 #define PV_PMAP(pv) (pv_to_chunk(pv)->pc_pmap)
1365
1366 #ifdef __mips_n64
1367 #define PC_FREE0_1      0xfffffffffffffffful
1368 #define PC_FREE2        0x000000fffffffffful
1369 #else
1370 #define PC_FREE0_9      0xfffffffful    /* Free values for index 0 through 9 */
1371 #define PC_FREE10       0x0000fffful    /* Free values for index 10 */
1372 #endif
1373
1374 static const u_long pc_freemask[_NPCM] = {
1375 #ifdef __mips_n64
1376         PC_FREE0_1, PC_FREE0_1, PC_FREE2
1377 #else
1378         PC_FREE0_9, PC_FREE0_9, PC_FREE0_9,
1379         PC_FREE0_9, PC_FREE0_9, PC_FREE0_9,
1380         PC_FREE0_9, PC_FREE0_9, PC_FREE0_9,
1381         PC_FREE0_9, PC_FREE10
1382 #endif
1383 };
1384
1385 static SYSCTL_NODE(_vm, OID_AUTO, pmap, CTLFLAG_RD, 0, "VM/pmap parameters");
1386
1387 SYSCTL_INT(_vm_pmap, OID_AUTO, pv_entry_count, CTLFLAG_RD, &pv_entry_count, 0,
1388     "Current number of pv entries");
1389
1390 #ifdef PV_STATS
1391 static int pc_chunk_count, pc_chunk_allocs, pc_chunk_frees, pc_chunk_tryfail;
1392
1393 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_count, CTLFLAG_RD, &pc_chunk_count, 0,
1394     "Current number of pv entry chunks");
1395 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_allocs, CTLFLAG_RD, &pc_chunk_allocs, 0,
1396     "Current number of pv entry chunks allocated");
1397 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_frees, CTLFLAG_RD, &pc_chunk_frees, 0,
1398     "Current number of pv entry chunks frees");
1399 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_tryfail, CTLFLAG_RD, &pc_chunk_tryfail, 0,
1400     "Number of times tried to get a chunk page but failed.");
1401
1402 static long pv_entry_frees, pv_entry_allocs;
1403 static int pv_entry_spare;
1404
1405 SYSCTL_LONG(_vm_pmap, OID_AUTO, pv_entry_frees, CTLFLAG_RD, &pv_entry_frees, 0,
1406     "Current number of pv entry frees");
1407 SYSCTL_LONG(_vm_pmap, OID_AUTO, pv_entry_allocs, CTLFLAG_RD, &pv_entry_allocs, 0,
1408     "Current number of pv entry allocs");
1409 SYSCTL_INT(_vm_pmap, OID_AUTO, pv_entry_spare, CTLFLAG_RD, &pv_entry_spare, 0,
1410     "Current number of spare pv entries");
1411 #endif
1412
1413 /*
1414  * We are in a serious low memory condition.  Resort to
1415  * drastic measures to free some pages so we can allocate
1416  * another pv entry chunk.
1417  */
1418 static vm_page_t
1419 pmap_pv_reclaim(pmap_t locked_pmap)
1420 {
1421         struct pch newtail;
1422         struct pv_chunk *pc;
1423         pd_entry_t *pde;
1424         pmap_t pmap;
1425         pt_entry_t *pte, oldpte;
1426         pv_entry_t pv;
1427         vm_offset_t va;
1428         vm_page_t m, m_pc;
1429         u_long inuse;
1430         int bit, field, freed, idx;
1431
1432         PMAP_LOCK_ASSERT(locked_pmap, MA_OWNED);
1433         pmap = NULL;
1434         m_pc = NULL;
1435         TAILQ_INIT(&newtail);
1436         while ((pc = TAILQ_FIRST(&pv_chunks)) != NULL) {
1437                 TAILQ_REMOVE(&pv_chunks, pc, pc_lru);
1438                 if (pmap != pc->pc_pmap) {
1439                         if (pmap != NULL) {
1440                                 pmap_invalidate_all(pmap);
1441                                 if (pmap != locked_pmap)
1442                                         PMAP_UNLOCK(pmap);
1443                         }
1444                         pmap = pc->pc_pmap;
1445                         /* Avoid deadlock and lock recursion. */
1446                         if (pmap > locked_pmap)
1447                                 PMAP_LOCK(pmap);
1448                         else if (pmap != locked_pmap && !PMAP_TRYLOCK(pmap)) {
1449                                 pmap = NULL;
1450                                 TAILQ_INSERT_TAIL(&newtail, pc, pc_lru);
1451                                 continue;
1452                         }
1453                 }
1454
1455                 /*
1456                  * Destroy every non-wired, 4 KB page mapping in the chunk.
1457                  */
1458                 freed = 0;
1459                 for (field = 0; field < _NPCM; field++) {
1460                         for (inuse = ~pc->pc_map[field] & pc_freemask[field];
1461                             inuse != 0; inuse &= ~(1UL << bit)) {
1462                                 bit = ffsl(inuse) - 1;
1463                                 idx = field * sizeof(inuse) * NBBY + bit;
1464                                 pv = &pc->pc_pventry[idx];
1465                                 va = pv->pv_va;
1466                                 pde = pmap_pde(pmap, va);
1467                                 KASSERT(pde != NULL && *pde != 0,
1468                                     ("pmap_pv_reclaim: pde"));
1469                                 pte = pmap_pde_to_pte(pde, va);
1470                                 oldpte = *pte;
1471                                 if (pte_test(&oldpte, PTE_W))
1472                                         continue;
1473                                 if (is_kernel_pmap(pmap))
1474                                         *pte = PTE_G;
1475                                 else
1476                                         *pte = 0;
1477                                 m = PHYS_TO_VM_PAGE(TLBLO_PTE_TO_PA(oldpte));
1478                                 if (pte_test(&oldpte, PTE_D))
1479                                         vm_page_dirty(m);
1480                                 if (m->md.pv_flags & PV_TABLE_REF)
1481                                         vm_page_aflag_set(m, PGA_REFERENCED);
1482                                 m->md.pv_flags &= ~PV_TABLE_REF;
1483                                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_list);
1484                                 if (TAILQ_EMPTY(&m->md.pv_list))
1485                                         vm_page_aflag_clear(m, PGA_WRITEABLE);
1486                                 pc->pc_map[field] |= 1UL << bit;
1487                                 pmap_unuse_pt(pmap, va, *pde);
1488                                 freed++;
1489                         }
1490                 }
1491                 if (freed == 0) {
1492                         TAILQ_INSERT_TAIL(&newtail, pc, pc_lru);
1493                         continue;
1494                 }
1495                 /* Every freed mapping is for a 4 KB page. */
1496                 pmap->pm_stats.resident_count -= freed;
1497                 PV_STAT(pv_entry_frees += freed);
1498                 PV_STAT(pv_entry_spare += freed);
1499                 pv_entry_count -= freed;
1500                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1501                 for (field = 0; field < _NPCM; field++)
1502                         if (pc->pc_map[field] != pc_freemask[field]) {
1503                                 TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc,
1504                                     pc_list);
1505                                 TAILQ_INSERT_TAIL(&newtail, pc, pc_lru);
1506
1507                                 /*
1508                                  * One freed pv entry in locked_pmap is
1509                                  * sufficient.
1510                                  */
1511                                 if (pmap == locked_pmap)
1512                                         goto out;
1513                                 break;
1514                         }
1515                 if (field == _NPCM) {
1516                         PV_STAT(pv_entry_spare -= _NPCPV);
1517                         PV_STAT(pc_chunk_count--);
1518                         PV_STAT(pc_chunk_frees++);
1519                         /* Entire chunk is free; return it. */
1520                         m_pc = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(
1521                             (vm_offset_t)pc));
1522                         dump_drop_page(m_pc->phys_addr);
1523                         break;
1524                 }
1525         }
1526 out:
1527         TAILQ_CONCAT(&pv_chunks, &newtail, pc_lru);
1528         if (pmap != NULL) {
1529                 pmap_invalidate_all(pmap);
1530                 if (pmap != locked_pmap)
1531                         PMAP_UNLOCK(pmap);
1532         }
1533         return (m_pc);
1534 }
1535
1536 /*
1537  * free the pv_entry back to the free list
1538  */
1539 static void
1540 free_pv_entry(pmap_t pmap, pv_entry_t pv)
1541 {
1542         struct pv_chunk *pc;
1543         int bit, field, idx;
1544
1545         rw_assert(&pvh_global_lock, RA_WLOCKED);
1546         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1547         PV_STAT(pv_entry_frees++);
1548         PV_STAT(pv_entry_spare++);
1549         pv_entry_count--;
1550         pc = pv_to_chunk(pv);
1551         idx = pv - &pc->pc_pventry[0];
1552         field = idx / (sizeof(u_long) * NBBY);
1553         bit = idx % (sizeof(u_long) * NBBY);
1554         pc->pc_map[field] |= 1ul << bit;
1555         for (idx = 0; idx < _NPCM; idx++)
1556                 if (pc->pc_map[idx] != pc_freemask[idx]) {
1557                         /*
1558                          * 98% of the time, pc is already at the head of the
1559                          * list.  If it isn't already, move it to the head.
1560                          */
1561                         if (__predict_false(TAILQ_FIRST(&pmap->pm_pvchunk) !=
1562                             pc)) {
1563                                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1564                                 TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc,
1565                                     pc_list);
1566                         }
1567                         return;
1568                 }
1569         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1570         free_pv_chunk(pc);
1571 }
1572
1573 static void
1574 free_pv_chunk(struct pv_chunk *pc)
1575 {
1576         vm_page_t m;
1577
1578         TAILQ_REMOVE(&pv_chunks, pc, pc_lru);
1579         PV_STAT(pv_entry_spare -= _NPCPV);
1580         PV_STAT(pc_chunk_count--);
1581         PV_STAT(pc_chunk_frees++);
1582         /* entire chunk is free, return it */
1583         m = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS((vm_offset_t)pc));
1584         dump_drop_page(m->phys_addr);
1585         vm_page_unwire_noq(m);
1586         vm_page_free(m);
1587 }
1588
1589 /*
1590  * get a new pv_entry, allocating a block from the system
1591  * when needed.
1592  */
1593 static pv_entry_t
1594 get_pv_entry(pmap_t pmap, boolean_t try)
1595 {
1596         struct pv_chunk *pc;
1597         pv_entry_t pv;
1598         vm_page_t m;
1599         int bit, field, idx;
1600
1601         rw_assert(&pvh_global_lock, RA_WLOCKED);
1602         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1603         PV_STAT(pv_entry_allocs++);
1604         pv_entry_count++;
1605 retry:
1606         pc = TAILQ_FIRST(&pmap->pm_pvchunk);
1607         if (pc != NULL) {
1608                 for (field = 0; field < _NPCM; field++) {
1609                         if (pc->pc_map[field]) {
1610                                 bit = ffsl(pc->pc_map[field]) - 1;
1611                                 break;
1612                         }
1613                 }
1614                 if (field < _NPCM) {
1615                         idx = field * sizeof(pc->pc_map[field]) * NBBY + bit;
1616                         pv = &pc->pc_pventry[idx];
1617                         pc->pc_map[field] &= ~(1ul << bit);
1618                         /* If this was the last item, move it to tail */
1619                         for (field = 0; field < _NPCM; field++)
1620                                 if (pc->pc_map[field] != 0) {
1621                                         PV_STAT(pv_entry_spare--);
1622                                         return (pv);    /* not full, return */
1623                                 }
1624                         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1625                         TAILQ_INSERT_TAIL(&pmap->pm_pvchunk, pc, pc_list);
1626                         PV_STAT(pv_entry_spare--);
1627                         return (pv);
1628                 }
1629         }
1630         /* No free items, allocate another chunk */
1631         m = vm_page_alloc_freelist(VM_FREELIST_DIRECT, VM_ALLOC_NORMAL |
1632             VM_ALLOC_WIRED);
1633         if (m == NULL) {
1634                 if (try) {
1635                         pv_entry_count--;
1636                         PV_STAT(pc_chunk_tryfail++);
1637                         return (NULL);
1638                 }
1639                 m = pmap_pv_reclaim(pmap);
1640                 if (m == NULL)
1641                         goto retry;
1642         }
1643         PV_STAT(pc_chunk_count++);
1644         PV_STAT(pc_chunk_allocs++);
1645         dump_add_page(m->phys_addr);
1646         pc = (struct pv_chunk *)MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(m));
1647         pc->pc_pmap = pmap;
1648         pc->pc_map[0] = pc_freemask[0] & ~1ul;  /* preallocated bit 0 */
1649         for (field = 1; field < _NPCM; field++)
1650                 pc->pc_map[field] = pc_freemask[field];
1651         TAILQ_INSERT_TAIL(&pv_chunks, pc, pc_lru);
1652         pv = &pc->pc_pventry[0];
1653         TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc, pc_list);
1654         PV_STAT(pv_entry_spare += _NPCPV - 1);
1655         return (pv);
1656 }
1657
1658 static pv_entry_t
1659 pmap_pvh_remove(struct md_page *pvh, pmap_t pmap, vm_offset_t va)
1660 {
1661         pv_entry_t pv;
1662
1663         rw_assert(&pvh_global_lock, RA_WLOCKED);
1664         TAILQ_FOREACH(pv, &pvh->pv_list, pv_list) {
1665                 if (pmap == PV_PMAP(pv) && va == pv->pv_va) {
1666                         TAILQ_REMOVE(&pvh->pv_list, pv, pv_list);
1667                         break;
1668                 }
1669         }
1670         return (pv);
1671 }
1672
1673 static void
1674 pmap_pvh_free(struct md_page *pvh, pmap_t pmap, vm_offset_t va)
1675 {
1676         pv_entry_t pv;
1677
1678         pv = pmap_pvh_remove(pvh, pmap, va);
1679         KASSERT(pv != NULL, ("pmap_pvh_free: pv not found, pa %lx va %lx",
1680              (u_long)VM_PAGE_TO_PHYS(__containerof(pvh, struct vm_page, md)),
1681              (u_long)va));
1682         free_pv_entry(pmap, pv);
1683 }
1684
1685 static void
1686 pmap_remove_entry(pmap_t pmap, vm_page_t m, vm_offset_t va)
1687 {
1688
1689         rw_assert(&pvh_global_lock, RA_WLOCKED);
1690         pmap_pvh_free(&m->md, pmap, va);
1691         if (TAILQ_EMPTY(&m->md.pv_list))
1692                 vm_page_aflag_clear(m, PGA_WRITEABLE);
1693 }
1694
1695 /*
1696  * Conditionally create a pv entry.
1697  */
1698 static boolean_t
1699 pmap_try_insert_pv_entry(pmap_t pmap, vm_page_t mpte, vm_offset_t va,
1700     vm_page_t m)
1701 {
1702         pv_entry_t pv;
1703
1704         rw_assert(&pvh_global_lock, RA_WLOCKED);
1705         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1706         if ((pv = get_pv_entry(pmap, TRUE)) != NULL) {
1707                 pv->pv_va = va;
1708                 TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_list);
1709                 return (TRUE);
1710         } else
1711                 return (FALSE);
1712 }
1713
1714 /*
1715  * pmap_remove_pte: do the things to unmap a page in a process
1716  */
1717 static int
1718 pmap_remove_pte(struct pmap *pmap, pt_entry_t *ptq, vm_offset_t va,
1719     pd_entry_t pde)
1720 {
1721         pt_entry_t oldpte;
1722         vm_page_t m;
1723         vm_paddr_t pa;
1724
1725         rw_assert(&pvh_global_lock, RA_WLOCKED);
1726         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1727
1728         /*
1729          * Write back all cache lines from the page being unmapped.
1730          */
1731         mips_dcache_wbinv_range_index(va, PAGE_SIZE);
1732
1733         oldpte = *ptq;
1734         if (is_kernel_pmap(pmap))
1735                 *ptq = PTE_G;
1736         else
1737                 *ptq = 0;
1738
1739         if (pte_test(&oldpte, PTE_W))
1740                 pmap->pm_stats.wired_count -= 1;
1741
1742         pmap->pm_stats.resident_count -= 1;
1743
1744         if (pte_test(&oldpte, PTE_MANAGED)) {
1745                 pa = TLBLO_PTE_TO_PA(oldpte);
1746                 m = PHYS_TO_VM_PAGE(pa);
1747                 if (pte_test(&oldpte, PTE_D)) {
1748                         KASSERT(!pte_test(&oldpte, PTE_RO),
1749                             ("%s: modified page not writable: va: %p, pte: %#jx",
1750                             __func__, (void *)va, (uintmax_t)oldpte));
1751                         vm_page_dirty(m);
1752                 }
1753                 if (m->md.pv_flags & PV_TABLE_REF)
1754                         vm_page_aflag_set(m, PGA_REFERENCED);
1755                 m->md.pv_flags &= ~PV_TABLE_REF;
1756
1757                 pmap_remove_entry(pmap, m, va);
1758         }
1759         return (pmap_unuse_pt(pmap, va, pde));
1760 }
1761
1762 /*
1763  * Remove a single page from a process address space
1764  */
1765 static void
1766 pmap_remove_page(struct pmap *pmap, vm_offset_t va)
1767 {
1768         pd_entry_t *pde;
1769         pt_entry_t *ptq;
1770
1771         rw_assert(&pvh_global_lock, RA_WLOCKED);
1772         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1773         pde = pmap_pde(pmap, va);
1774         if (pde == NULL || *pde == 0)
1775                 return;
1776         ptq = pmap_pde_to_pte(pde, va);
1777
1778         /*
1779          * If there is no pte for this address, just skip it!
1780          */
1781         if (!pte_test(ptq, PTE_V))
1782                 return;
1783
1784         (void)pmap_remove_pte(pmap, ptq, va, *pde);
1785         pmap_invalidate_page(pmap, va);
1786 }
1787
1788 /*
1789  *      Remove the given range of addresses from the specified map.
1790  *
1791  *      It is assumed that the start and end are properly
1792  *      rounded to the page size.
1793  */
1794 void
1795 pmap_remove(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
1796 {
1797         pd_entry_t *pde, *pdpe;
1798         pt_entry_t *pte;
1799         vm_offset_t va, va_next;
1800
1801         /*
1802          * Perform an unsynchronized read.  This is, however, safe.
1803          */
1804         if (pmap->pm_stats.resident_count == 0)
1805                 return;
1806
1807         rw_wlock(&pvh_global_lock);
1808         PMAP_LOCK(pmap);
1809
1810         /*
1811          * special handling of removing one page.  a very common operation
1812          * and easy to short circuit some code.
1813          */
1814         if ((sva + PAGE_SIZE) == eva) {
1815                 pmap_remove_page(pmap, sva);
1816                 goto out;
1817         }
1818         for (; sva < eva; sva = va_next) {
1819                 pdpe = pmap_segmap(pmap, sva);
1820 #ifdef __mips_n64
1821                 if (*pdpe == 0) {
1822                         va_next = (sva + NBSEG) & ~SEGMASK;
1823                         if (va_next < sva)
1824                                 va_next = eva;
1825                         continue;
1826                 }
1827 #endif
1828                 va_next = (sva + NBPDR) & ~PDRMASK;
1829                 if (va_next < sva)
1830                         va_next = eva;
1831
1832                 pde = pmap_pdpe_to_pde(pdpe, sva);
1833                 if (*pde == NULL)
1834                         continue;
1835
1836                 /*
1837                  * Limit our scan to either the end of the va represented
1838                  * by the current page table page, or to the end of the
1839                  * range being removed.
1840                  */
1841                 if (va_next > eva)
1842                         va_next = eva;
1843
1844                 va = va_next;
1845                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
1846                     sva += PAGE_SIZE) {
1847                         if (!pte_test(pte, PTE_V)) {
1848                                 if (va != va_next) {
1849                                         pmap_invalidate_range(pmap, va, sva);
1850                                         va = va_next;
1851                                 }
1852                                 continue;
1853                         }
1854                         if (va == va_next)
1855                                 va = sva;
1856                         if (pmap_remove_pte(pmap, pte, sva, *pde)) {
1857                                 sva += PAGE_SIZE;
1858                                 break;
1859                         }
1860                 }
1861                 if (va != va_next)
1862                         pmap_invalidate_range(pmap, va, sva);
1863         }
1864 out:
1865         rw_wunlock(&pvh_global_lock);
1866         PMAP_UNLOCK(pmap);
1867 }
1868
1869 /*
1870  *      Routine:        pmap_remove_all
1871  *      Function:
1872  *              Removes this physical page from
1873  *              all physical maps in which it resides.
1874  *              Reflects back modify bits to the pager.
1875  *
1876  *      Notes:
1877  *              Original versions of this routine were very
1878  *              inefficient because they iteratively called
1879  *              pmap_remove (slow...)
1880  */
1881
1882 void
1883 pmap_remove_all(vm_page_t m)
1884 {
1885         pv_entry_t pv;
1886         pmap_t pmap;
1887         pd_entry_t *pde;
1888         pt_entry_t *pte, tpte;
1889
1890         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1891             ("pmap_remove_all: page %p is not managed", m));
1892         rw_wlock(&pvh_global_lock);
1893
1894         if (m->md.pv_flags & PV_TABLE_REF)
1895                 vm_page_aflag_set(m, PGA_REFERENCED);
1896
1897         while ((pv = TAILQ_FIRST(&m->md.pv_list)) != NULL) {
1898                 pmap = PV_PMAP(pv);
1899                 PMAP_LOCK(pmap);
1900
1901                 /*
1902                  * If it's last mapping writeback all caches from
1903                  * the page being destroyed
1904                  */
1905                 if (TAILQ_NEXT(pv, pv_list) == NULL)
1906                         mips_dcache_wbinv_range_index(pv->pv_va, PAGE_SIZE);
1907
1908                 pmap->pm_stats.resident_count--;
1909
1910                 pde = pmap_pde(pmap, pv->pv_va);
1911                 KASSERT(pde != NULL && *pde != 0, ("pmap_remove_all: pde"));
1912                 pte = pmap_pde_to_pte(pde, pv->pv_va);
1913
1914                 tpte = *pte;
1915                 if (is_kernel_pmap(pmap))
1916                         *pte = PTE_G;
1917                 else
1918                         *pte = 0;
1919
1920                 if (pte_test(&tpte, PTE_W))
1921                         pmap->pm_stats.wired_count--;
1922
1923                 /*
1924                  * Update the vm_page_t clean and reference bits.
1925                  */
1926                 if (pte_test(&tpte, PTE_D)) {
1927                         KASSERT(!pte_test(&tpte, PTE_RO),
1928                             ("%s: modified page not writable: va: %p, pte: %#jx",
1929                             __func__, (void *)pv->pv_va, (uintmax_t)tpte));
1930                         vm_page_dirty(m);
1931                 }
1932                 pmap_invalidate_page(pmap, pv->pv_va);
1933
1934                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_list);
1935                 pmap_unuse_pt(pmap, pv->pv_va, *pde);
1936                 free_pv_entry(pmap, pv);
1937                 PMAP_UNLOCK(pmap);
1938         }
1939
1940         vm_page_aflag_clear(m, PGA_WRITEABLE);
1941         m->md.pv_flags &= ~PV_TABLE_REF;
1942         rw_wunlock(&pvh_global_lock);
1943 }
1944
1945 /*
1946  *      Set the physical protection on the
1947  *      specified range of this map as requested.
1948  */
1949 void
1950 pmap_protect(pmap_t pmap, vm_offset_t sva, vm_offset_t eva, vm_prot_t prot)
1951 {
1952         pt_entry_t pbits, *pte;
1953         pd_entry_t *pde, *pdpe;
1954         vm_offset_t va, va_next;
1955         vm_paddr_t pa;
1956         vm_page_t m;
1957
1958         if ((prot & VM_PROT_READ) == VM_PROT_NONE) {
1959                 pmap_remove(pmap, sva, eva);
1960                 return;
1961         }
1962         if (prot & VM_PROT_WRITE)
1963                 return;
1964
1965         PMAP_LOCK(pmap);
1966         for (; sva < eva; sva = va_next) {
1967                 pdpe = pmap_segmap(pmap, sva);
1968 #ifdef __mips_n64
1969                 if (*pdpe == 0) {
1970                         va_next = (sva + NBSEG) & ~SEGMASK;
1971                         if (va_next < sva)
1972                                 va_next = eva;
1973                         continue;
1974                 }
1975 #endif
1976                 va_next = (sva + NBPDR) & ~PDRMASK;
1977                 if (va_next < sva)
1978                         va_next = eva;
1979
1980                 pde = pmap_pdpe_to_pde(pdpe, sva);
1981                 if (*pde == NULL)
1982                         continue;
1983
1984                 /*
1985                  * Limit our scan to either the end of the va represented
1986                  * by the current page table page, or to the end of the
1987                  * range being write protected.
1988                  */
1989                 if (va_next > eva)
1990                         va_next = eva;
1991
1992                 va = va_next;
1993                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
1994                     sva += PAGE_SIZE) {
1995                         pbits = *pte;
1996                         if (!pte_test(&pbits, PTE_V) || pte_test(&pbits,
1997                             PTE_RO)) {
1998                                 if (va != va_next) {
1999                                         pmap_invalidate_range(pmap, va, sva);
2000                                         va = va_next;
2001                                 }
2002                                 continue;
2003                         }
2004                         pte_set(&pbits, PTE_RO);
2005                         if (pte_test(&pbits, PTE_D)) {
2006                                 pte_clear(&pbits, PTE_D);
2007                                 if (pte_test(&pbits, PTE_MANAGED)) {
2008                                         pa = TLBLO_PTE_TO_PA(pbits);
2009                                         m = PHYS_TO_VM_PAGE(pa);
2010                                         vm_page_dirty(m);
2011                                 }
2012                                 if (va == va_next)
2013                                         va = sva;
2014                         } else {
2015                                 /*
2016                                  * Unless PTE_D is set, any TLB entries
2017                                  * mapping "sva" don't allow write access, so
2018                                  * they needn't be invalidated.
2019                                  */
2020                                 if (va != va_next) {
2021                                         pmap_invalidate_range(pmap, va, sva);
2022                                         va = va_next;
2023                                 }
2024                         }
2025                         *pte = pbits;
2026                 }
2027                 if (va != va_next)
2028                         pmap_invalidate_range(pmap, va, sva);
2029         }
2030         PMAP_UNLOCK(pmap);
2031 }
2032
2033 /*
2034  *      Insert the given physical page (p) at
2035  *      the specified virtual address (v) in the
2036  *      target physical map with the protection requested.
2037  *
2038  *      If specified, the page will be wired down, meaning
2039  *      that the related pte can not be reclaimed.
2040  *
2041  *      NB:  This is the only routine which MAY NOT lazy-evaluate
2042  *      or lose information.  That is, this routine must actually
2043  *      insert this page into the given map NOW.
2044  */
2045 int
2046 pmap_enter(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot,
2047     u_int flags, int8_t psind __unused)
2048 {
2049         vm_paddr_t pa, opa;
2050         pt_entry_t *pte;
2051         pt_entry_t origpte, newpte;
2052         pv_entry_t pv;
2053         vm_page_t mpte, om;
2054
2055         va &= ~PAGE_MASK;
2056         KASSERT(va <= VM_MAX_KERNEL_ADDRESS, ("pmap_enter: toobig"));
2057         KASSERT((m->oflags & VPO_UNMANAGED) != 0 || va < kmi.clean_sva ||
2058             va >= kmi.clean_eva,
2059             ("pmap_enter: managed mapping within the clean submap"));
2060         if ((m->oflags & VPO_UNMANAGED) == 0)
2061                 VM_PAGE_OBJECT_BUSY_ASSERT(m);
2062         pa = VM_PAGE_TO_PHYS(m);
2063         newpte = TLBLO_PA_TO_PFN(pa) | init_pte_prot(m, flags, prot);
2064         if ((flags & PMAP_ENTER_WIRED) != 0)
2065                 newpte |= PTE_W;
2066         if (is_kernel_pmap(pmap))
2067                 newpte |= PTE_G;
2068         PMAP_PTE_SET_CACHE_BITS(newpte, pa, m);
2069         if ((m->oflags & VPO_UNMANAGED) == 0)
2070                 newpte |= PTE_MANAGED;
2071
2072         mpte = NULL;
2073
2074         rw_wlock(&pvh_global_lock);
2075         PMAP_LOCK(pmap);
2076
2077         /*
2078          * In the case that a page table page is not resident, we are
2079          * creating it here.
2080          */
2081         if (va < VM_MAXUSER_ADDRESS) {
2082                 mpte = pmap_allocpte(pmap, va, flags);
2083                 if (mpte == NULL) {
2084                         KASSERT((flags & PMAP_ENTER_NOSLEEP) != 0,
2085                             ("pmap_allocpte failed with sleep allowed"));
2086                         rw_wunlock(&pvh_global_lock);
2087                         PMAP_UNLOCK(pmap);
2088                         return (KERN_RESOURCE_SHORTAGE);
2089                 }
2090         }
2091         pte = pmap_pte(pmap, va);
2092
2093         /*
2094          * Page Directory table entry not valid, we need a new PT page
2095          */
2096         if (pte == NULL) {
2097                 panic("pmap_enter: invalid page directory, pdir=%p, va=%p",
2098                     (void *)pmap->pm_segtab, (void *)va);
2099         }
2100
2101         origpte = *pte;
2102         KASSERT(!pte_test(&origpte, PTE_D | PTE_RO | PTE_V),
2103             ("pmap_enter: modified page not writable: va: %p, pte: %#jx",
2104             (void *)va, (uintmax_t)origpte));
2105         opa = TLBLO_PTE_TO_PA(origpte);
2106
2107         /*
2108          * Mapping has not changed, must be protection or wiring change.
2109          */
2110         if (pte_test(&origpte, PTE_V) && opa == pa) {
2111                 /*
2112                  * Wiring change, just update stats. We don't worry about
2113                  * wiring PT pages as they remain resident as long as there
2114                  * are valid mappings in them. Hence, if a user page is
2115                  * wired, the PT page will be also.
2116                  */
2117                 if (pte_test(&newpte, PTE_W) && !pte_test(&origpte, PTE_W))
2118                         pmap->pm_stats.wired_count++;
2119                 else if (!pte_test(&newpte, PTE_W) && pte_test(&origpte,
2120                     PTE_W))
2121                         pmap->pm_stats.wired_count--;
2122
2123                 /*
2124                  * Remove extra pte reference
2125                  */
2126                 if (mpte)
2127                         mpte->ref_count--;
2128
2129                 if (pte_test(&origpte, PTE_MANAGED)) {
2130                         m->md.pv_flags |= PV_TABLE_REF;
2131                         if (!pte_test(&newpte, PTE_RO))
2132                                 vm_page_aflag_set(m, PGA_WRITEABLE);
2133                 }
2134                 goto validate;
2135         }
2136
2137         pv = NULL;
2138
2139         /*
2140          * Mapping has changed, invalidate old range and fall through to
2141          * handle validating new mapping.
2142          */
2143         if (opa) {
2144                 if (is_kernel_pmap(pmap))
2145                         *pte = PTE_G;
2146                 else
2147                         *pte = 0;
2148                 if (pte_test(&origpte, PTE_W))
2149                         pmap->pm_stats.wired_count--;
2150                 if (pte_test(&origpte, PTE_MANAGED)) {
2151                         om = PHYS_TO_VM_PAGE(opa);
2152                         if (pte_test(&origpte, PTE_D))
2153                                 vm_page_dirty(om);
2154                         if ((om->md.pv_flags & PV_TABLE_REF) != 0) {
2155                                 om->md.pv_flags &= ~PV_TABLE_REF;
2156                                 vm_page_aflag_set(om, PGA_REFERENCED);
2157                         }
2158                         pv = pmap_pvh_remove(&om->md, pmap, va);
2159                         if (!pte_test(&newpte, PTE_MANAGED))
2160                                 free_pv_entry(pmap, pv);
2161                         if ((om->a.flags & PGA_WRITEABLE) != 0 &&
2162                             TAILQ_EMPTY(&om->md.pv_list))
2163                                 vm_page_aflag_clear(om, PGA_WRITEABLE);
2164                 }
2165                 pmap_invalidate_page(pmap, va);
2166                 origpte = 0;
2167                 if (mpte != NULL) {
2168                         mpte->ref_count--;
2169                         KASSERT(mpte->ref_count > 0,
2170                             ("pmap_enter: missing reference to page table page,"
2171                             " va: %p", (void *)va));
2172                 }
2173         } else
2174                 pmap->pm_stats.resident_count++;
2175
2176         /*
2177          * Enter on the PV list if part of our managed memory.
2178          */
2179         if (pte_test(&newpte, PTE_MANAGED)) {
2180                 m->md.pv_flags |= PV_TABLE_REF;
2181                 if (pv == NULL) {
2182                         pv = get_pv_entry(pmap, FALSE);
2183                         pv->pv_va = va;
2184                 }
2185                 TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_list);
2186                 if (!pte_test(&newpte, PTE_RO))
2187                         vm_page_aflag_set(m, PGA_WRITEABLE);
2188         }
2189
2190         /*
2191          * Increment counters
2192          */
2193         if (pte_test(&newpte, PTE_W))
2194                 pmap->pm_stats.wired_count++;
2195
2196 validate:
2197
2198 #ifdef PMAP_DEBUG
2199         printf("pmap_enter:  va: %p -> pa: %p\n", (void *)va, (void *)pa);
2200 #endif
2201
2202         /*
2203          * if the mapping or permission bits are different, we need to
2204          * update the pte.
2205          */
2206         if (origpte != newpte) {
2207                 *pte = newpte;
2208                 if (pte_test(&origpte, PTE_V)) {
2209                         KASSERT(opa == pa, ("pmap_enter: invalid update"));
2210                         if (pte_test(&origpte, PTE_D)) {
2211                                 if (pte_test(&origpte, PTE_MANAGED))
2212                                         vm_page_dirty(m);
2213                         }
2214                         pmap_update_page(pmap, va, newpte);
2215                 }
2216         }
2217
2218         /*
2219          * Sync I & D caches for executable pages.  Do this only if the
2220          * target pmap belongs to the current process.  Otherwise, an
2221          * unresolvable TLB miss may occur.
2222          */
2223         if (!is_kernel_pmap(pmap) && (pmap == &curproc->p_vmspace->vm_pmap) &&
2224             (prot & VM_PROT_EXECUTE)) {
2225                 mips_icache_sync_range(va, PAGE_SIZE);
2226                 mips_dcache_wbinv_range(va, PAGE_SIZE);
2227         }
2228         rw_wunlock(&pvh_global_lock);
2229         PMAP_UNLOCK(pmap);
2230         return (KERN_SUCCESS);
2231 }
2232
2233 /*
2234  * this code makes some *MAJOR* assumptions:
2235  * 1. Current pmap & pmap exists.
2236  * 2. Not wired.
2237  * 3. Read access.
2238  * 4. No page table pages.
2239  * but is *MUCH* faster than pmap_enter...
2240  */
2241
2242 void
2243 pmap_enter_quick(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot)
2244 {
2245
2246         rw_wlock(&pvh_global_lock);
2247         PMAP_LOCK(pmap);
2248         (void)pmap_enter_quick_locked(pmap, va, m, prot, NULL);
2249         rw_wunlock(&pvh_global_lock);
2250         PMAP_UNLOCK(pmap);
2251 }
2252
2253 static vm_page_t
2254 pmap_enter_quick_locked(pmap_t pmap, vm_offset_t va, vm_page_t m,
2255     vm_prot_t prot, vm_page_t mpte)
2256 {
2257         pt_entry_t *pte, npte;
2258         vm_paddr_t pa;
2259
2260         KASSERT(va < kmi.clean_sva || va >= kmi.clean_eva ||
2261             (m->oflags & VPO_UNMANAGED) != 0,
2262             ("pmap_enter_quick_locked: managed mapping within the clean submap"));
2263         rw_assert(&pvh_global_lock, RA_WLOCKED);
2264         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2265
2266         /*
2267          * In the case that a page table page is not resident, we are
2268          * creating it here.
2269          */
2270         if (va < VM_MAXUSER_ADDRESS) {
2271                 pd_entry_t *pde;
2272                 unsigned ptepindex;
2273
2274                 /*
2275                  * Calculate pagetable page index
2276                  */
2277                 ptepindex = pmap_pde_pindex(va);
2278                 if (mpte && (mpte->pindex == ptepindex)) {
2279                         mpte->ref_count++;
2280                 } else {
2281                         /*
2282                          * Get the page directory entry
2283                          */
2284                         pde = pmap_pde(pmap, va);
2285
2286                         /*
2287                          * If the page table page is mapped, we just
2288                          * increment the hold count, and activate it.
2289                          */
2290                         if (pde && *pde != 0) {
2291                                 mpte = PHYS_TO_VM_PAGE(
2292                                     MIPS_DIRECT_TO_PHYS(*pde));
2293                                 mpte->ref_count++;
2294                         } else {
2295                                 mpte = _pmap_allocpte(pmap, ptepindex,
2296                                     PMAP_ENTER_NOSLEEP);
2297                                 if (mpte == NULL)
2298                                         return (mpte);
2299                         }
2300                 }
2301         } else {
2302                 mpte = NULL;
2303         }
2304
2305         pte = pmap_pte(pmap, va);
2306         if (pte_test(pte, PTE_V)) {
2307                 if (mpte != NULL) {
2308                         mpte->ref_count--;
2309                         mpte = NULL;
2310                 }
2311                 return (mpte);
2312         }
2313
2314         /*
2315          * Enter on the PV list if part of our managed memory.
2316          */
2317         if ((m->oflags & VPO_UNMANAGED) == 0 &&
2318             !pmap_try_insert_pv_entry(pmap, mpte, va, m)) {
2319                 if (mpte != NULL) {
2320                         pmap_unwire_ptp(pmap, va, mpte);
2321                         mpte = NULL;
2322                 }
2323                 return (mpte);
2324         }
2325
2326         /*
2327          * Increment counters
2328          */
2329         pmap->pm_stats.resident_count++;
2330
2331         pa = VM_PAGE_TO_PHYS(m);
2332
2333         /*
2334          * Now validate mapping with RO protection
2335          */
2336         npte = PTE_RO | TLBLO_PA_TO_PFN(pa) | PTE_V;
2337         if ((m->oflags & VPO_UNMANAGED) == 0)
2338                 npte |= PTE_MANAGED;
2339
2340         PMAP_PTE_SET_CACHE_BITS(npte, pa, m);
2341
2342         if (is_kernel_pmap(pmap))
2343                 *pte = npte | PTE_G;
2344         else {
2345                 *pte = npte;
2346                 /*
2347                  * Sync I & D caches.  Do this only if the target pmap
2348                  * belongs to the current process.  Otherwise, an
2349                  * unresolvable TLB miss may occur. */
2350                 if (pmap == &curproc->p_vmspace->vm_pmap) {
2351                         va &= ~PAGE_MASK;
2352                         mips_icache_sync_range(va, PAGE_SIZE);
2353                         mips_dcache_wbinv_range(va, PAGE_SIZE);
2354                 }
2355         }
2356         return (mpte);
2357 }
2358
2359 /*
2360  * Make a temporary mapping for a physical address.  This is only intended
2361  * to be used for panic dumps.
2362  *
2363  * Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
2364  */
2365 void *
2366 pmap_kenter_temporary(vm_paddr_t pa, int i)
2367 {
2368         vm_offset_t va;
2369
2370         if (i != 0)
2371                 printf("%s: ERROR!!! More than one page of virtual address mapping not supported\n",
2372                     __func__);
2373
2374         if (MIPS_DIRECT_MAPPABLE(pa)) {
2375                 va = MIPS_PHYS_TO_DIRECT(pa);
2376         } else {
2377 #ifndef __mips_n64    /* XXX : to be converted to new style */
2378                 pt_entry_t *pte, npte;
2379
2380                 pte = pmap_pte(kernel_pmap, crashdumpva);
2381
2382                 /* Since this is for the debugger, no locks or any other fun */
2383                 npte = TLBLO_PA_TO_PFN(pa) | PTE_C_CACHE | PTE_D | PTE_V |
2384                     PTE_G;
2385                 *pte = npte;
2386                 pmap_update_page(kernel_pmap, crashdumpva, npte);
2387                 va = crashdumpva;
2388 #endif
2389         }
2390         return ((void *)va);
2391 }
2392
2393 void
2394 pmap_kenter_temporary_free(vm_paddr_t pa)
2395 {
2396  #ifndef __mips_n64    /* XXX : to be converted to new style */
2397         pt_entry_t *pte;
2398  #endif
2399         if (MIPS_DIRECT_MAPPABLE(pa)) {
2400                 /* nothing to do for this case */
2401                 return;
2402         }
2403 #ifndef __mips_n64    /* XXX : to be converted to new style */
2404         pte = pmap_pte(kernel_pmap, crashdumpva);
2405         *pte = PTE_G;
2406         pmap_invalidate_page(kernel_pmap, crashdumpva);
2407 #endif
2408 }
2409
2410 /*
2411  * Maps a sequence of resident pages belonging to the same object.
2412  * The sequence begins with the given page m_start.  This page is
2413  * mapped at the given virtual address start.  Each subsequent page is
2414  * mapped at a virtual address that is offset from start by the same
2415  * amount as the page is offset from m_start within the object.  The
2416  * last page in the sequence is the page with the largest offset from
2417  * m_start that can be mapped at a virtual address less than the given
2418  * virtual address end.  Not every virtual page between start and end
2419  * is mapped; only those for which a resident page exists with the
2420  * corresponding offset from m_start are mapped.
2421  */
2422 void
2423 pmap_enter_object(pmap_t pmap, vm_offset_t start, vm_offset_t end,
2424     vm_page_t m_start, vm_prot_t prot)
2425 {
2426         vm_page_t m, mpte;
2427         vm_pindex_t diff, psize;
2428
2429         VM_OBJECT_ASSERT_LOCKED(m_start->object);
2430
2431         psize = atop(end - start);
2432         mpte = NULL;
2433         m = m_start;
2434         rw_wlock(&pvh_global_lock);
2435         PMAP_LOCK(pmap);
2436         while (m != NULL && (diff = m->pindex - m_start->pindex) < psize) {
2437                 mpte = pmap_enter_quick_locked(pmap, start + ptoa(diff), m,
2438                     prot, mpte);
2439                 m = TAILQ_NEXT(m, listq);
2440         }
2441         rw_wunlock(&pvh_global_lock);
2442         PMAP_UNLOCK(pmap);
2443 }
2444
2445 /*
2446  * pmap_object_init_pt preloads the ptes for a given object
2447  * into the specified pmap.  This eliminates the blast of soft
2448  * faults on process startup and immediately after an mmap.
2449  */
2450 void
2451 pmap_object_init_pt(pmap_t pmap, vm_offset_t addr,
2452     vm_object_t object, vm_pindex_t pindex, vm_size_t size)
2453 {
2454         VM_OBJECT_ASSERT_WLOCKED(object);
2455         KASSERT(object->type == OBJT_DEVICE || object->type == OBJT_SG,
2456             ("pmap_object_init_pt: non-device object"));
2457 }
2458
2459 /*
2460  *      Clear the wired attribute from the mappings for the specified range of
2461  *      addresses in the given pmap.  Every valid mapping within that range
2462  *      must have the wired attribute set.  In contrast, invalid mappings
2463  *      cannot have the wired attribute set, so they are ignored.
2464  *
2465  *      The wired attribute of the page table entry is not a hardware feature,
2466  *      so there is no need to invalidate any TLB entries.
2467  */
2468 void
2469 pmap_unwire(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
2470 {
2471         pd_entry_t *pde, *pdpe;
2472         pt_entry_t *pte;
2473         vm_offset_t va_next;
2474
2475         PMAP_LOCK(pmap);
2476         for (; sva < eva; sva = va_next) {
2477                 pdpe = pmap_segmap(pmap, sva);
2478 #ifdef __mips_n64
2479                 if (*pdpe == NULL) {
2480                         va_next = (sva + NBSEG) & ~SEGMASK;
2481                         if (va_next < sva)
2482                                 va_next = eva;
2483                         continue;
2484                 }
2485 #endif
2486                 va_next = (sva + NBPDR) & ~PDRMASK;
2487                 if (va_next < sva)
2488                         va_next = eva;
2489                 pde = pmap_pdpe_to_pde(pdpe, sva);
2490                 if (*pde == NULL)
2491                         continue;
2492                 if (va_next > eva)
2493                         va_next = eva;
2494                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
2495                     sva += PAGE_SIZE) {
2496                         if (!pte_test(pte, PTE_V))
2497                                 continue;
2498                         if (!pte_test(pte, PTE_W))
2499                                 panic("pmap_unwire: pte %#jx is missing PG_W",
2500                                     (uintmax_t)*pte);
2501                         pte_clear(pte, PTE_W);
2502                         pmap->pm_stats.wired_count--;
2503                 }
2504         }
2505         PMAP_UNLOCK(pmap);
2506 }
2507
2508 /*
2509  *      Copy the range specified by src_addr/len
2510  *      from the source map to the range dst_addr/len
2511  *      in the destination map.
2512  *
2513  *      This routine is only advisory and need not do anything.
2514  */
2515
2516 void
2517 pmap_copy(pmap_t dst_pmap, pmap_t src_pmap, vm_offset_t dst_addr,
2518     vm_size_t len, vm_offset_t src_addr)
2519 {
2520 }
2521
2522 /*
2523  *      pmap_zero_page zeros the specified hardware page by mapping
2524  *      the page into KVM and using bzero to clear its contents.
2525  *
2526  *      Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
2527  */
2528 void
2529 pmap_zero_page(vm_page_t m)
2530 {
2531         vm_offset_t va;
2532         vm_paddr_t phys = VM_PAGE_TO_PHYS(m);
2533
2534         if (MIPS_DIRECT_MAPPABLE(phys)) {
2535                 va = MIPS_PHYS_TO_DIRECT(phys);
2536                 bzero((caddr_t)va, PAGE_SIZE);
2537                 mips_dcache_wbinv_range(va, PAGE_SIZE);
2538         } else {
2539                 va = pmap_lmem_map1(phys);
2540                 bzero((caddr_t)va, PAGE_SIZE);
2541                 mips_dcache_wbinv_range(va, PAGE_SIZE);
2542                 pmap_lmem_unmap();
2543         }
2544 }
2545
2546 /*
2547  *      pmap_zero_page_area zeros the specified hardware page by mapping
2548  *      the page into KVM and using bzero to clear its contents.
2549  *
2550  *      off and size may not cover an area beyond a single hardware page.
2551  */
2552 void
2553 pmap_zero_page_area(vm_page_t m, int off, int size)
2554 {
2555         vm_offset_t va;
2556         vm_paddr_t phys = VM_PAGE_TO_PHYS(m);
2557
2558         if (MIPS_DIRECT_MAPPABLE(phys)) {
2559                 va = MIPS_PHYS_TO_DIRECT(phys);
2560                 bzero((char *)(caddr_t)va + off, size);
2561                 mips_dcache_wbinv_range(va + off, size);
2562         } else {
2563                 va = pmap_lmem_map1(phys);
2564                 bzero((char *)va + off, size);
2565                 mips_dcache_wbinv_range(va + off, size);
2566                 pmap_lmem_unmap();
2567         }
2568 }
2569
2570 /*
2571  *      pmap_copy_page copies the specified (machine independent)
2572  *      page by mapping the page into virtual memory and using
2573  *      bcopy to copy the page, one machine dependent page at a
2574  *      time.
2575  *
2576  *      Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
2577  */
2578 void
2579 pmap_copy_page(vm_page_t src, vm_page_t dst)
2580 {
2581         vm_offset_t va_src, va_dst;
2582         vm_paddr_t phys_src = VM_PAGE_TO_PHYS(src);
2583         vm_paddr_t phys_dst = VM_PAGE_TO_PHYS(dst);
2584
2585         if (MIPS_DIRECT_MAPPABLE(phys_src) && MIPS_DIRECT_MAPPABLE(phys_dst)) {
2586                 /* easy case, all can be accessed via KSEG0 */
2587                 /*
2588                  * Flush all caches for VA that are mapped to this page
2589                  * to make sure that data in SDRAM is up to date
2590                  */
2591                 pmap_flush_pvcache(src);
2592                 mips_dcache_wbinv_range_index(
2593                     MIPS_PHYS_TO_DIRECT(phys_dst), PAGE_SIZE);
2594                 va_src = MIPS_PHYS_TO_DIRECT(phys_src);
2595                 va_dst = MIPS_PHYS_TO_DIRECT(phys_dst);
2596                 bcopy((caddr_t)va_src, (caddr_t)va_dst, PAGE_SIZE);
2597                 mips_dcache_wbinv_range(va_dst, PAGE_SIZE);
2598         } else {
2599                 va_src = pmap_lmem_map2(phys_src, phys_dst);
2600                 va_dst = va_src + PAGE_SIZE;
2601                 bcopy((void *)va_src, (void *)va_dst, PAGE_SIZE);
2602                 mips_dcache_wbinv_range(va_dst, PAGE_SIZE);
2603                 pmap_lmem_unmap();
2604         }
2605 }
2606
2607 int unmapped_buf_allowed;
2608
2609 void
2610 pmap_copy_pages(vm_page_t ma[], vm_offset_t a_offset, vm_page_t mb[],
2611     vm_offset_t b_offset, int xfersize)
2612 {
2613         char *a_cp, *b_cp;
2614         vm_page_t a_m, b_m;
2615         vm_offset_t a_pg_offset, b_pg_offset;
2616         vm_paddr_t a_phys, b_phys;
2617         int cnt;
2618
2619         while (xfersize > 0) {
2620                 a_pg_offset = a_offset & PAGE_MASK;
2621                 cnt = min(xfersize, PAGE_SIZE - a_pg_offset);
2622                 a_m = ma[a_offset >> PAGE_SHIFT];
2623                 a_phys = VM_PAGE_TO_PHYS(a_m);
2624                 b_pg_offset = b_offset & PAGE_MASK;
2625                 cnt = min(cnt, PAGE_SIZE - b_pg_offset);
2626                 b_m = mb[b_offset >> PAGE_SHIFT];
2627                 b_phys = VM_PAGE_TO_PHYS(b_m);
2628                 if (MIPS_DIRECT_MAPPABLE(a_phys) &&
2629                     MIPS_DIRECT_MAPPABLE(b_phys)) {
2630                         pmap_flush_pvcache(a_m);
2631                         mips_dcache_wbinv_range_index(
2632                             MIPS_PHYS_TO_DIRECT(b_phys), PAGE_SIZE);
2633                         a_cp = (char *)MIPS_PHYS_TO_DIRECT(a_phys) +
2634                             a_pg_offset;
2635                         b_cp = (char *)MIPS_PHYS_TO_DIRECT(b_phys) +
2636                             b_pg_offset;
2637                         bcopy(a_cp, b_cp, cnt);
2638                         mips_dcache_wbinv_range((vm_offset_t)b_cp, cnt);
2639                 } else {
2640                         a_cp = (char *)pmap_lmem_map2(a_phys, b_phys);
2641                         b_cp = (char *)a_cp + PAGE_SIZE;
2642                         a_cp += a_pg_offset;
2643                         b_cp += b_pg_offset;
2644                         bcopy(a_cp, b_cp, cnt);
2645                         mips_dcache_wbinv_range((vm_offset_t)b_cp, cnt);
2646                         pmap_lmem_unmap();
2647                 }
2648                 a_offset += cnt;
2649                 b_offset += cnt;
2650                 xfersize -= cnt;
2651         }
2652 }
2653
2654 vm_offset_t
2655 pmap_quick_enter_page(vm_page_t m)
2656 {
2657 #if defined(__mips_n64)
2658         return MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(m));
2659 #else
2660         vm_offset_t qaddr;
2661         vm_paddr_t pa;
2662         pt_entry_t *pte, npte;
2663
2664         pa = VM_PAGE_TO_PHYS(m);
2665
2666         if (MIPS_DIRECT_MAPPABLE(pa)) {
2667                 if (pmap_page_get_memattr(m) != VM_MEMATTR_WRITE_BACK)
2668                         return (MIPS_PHYS_TO_DIRECT_UNCACHED(pa));
2669                 else
2670                         return (MIPS_PHYS_TO_DIRECT(pa));
2671         }
2672         critical_enter();
2673         qaddr = PCPU_GET(qmap_addr);
2674         pte = PCPU_GET(qmap_ptep);
2675
2676         KASSERT(*pte == PTE_G, ("pmap_quick_enter_page: PTE busy"));
2677
2678         npte = TLBLO_PA_TO_PFN(pa) | PTE_D | PTE_V | PTE_G;
2679         PMAP_PTE_SET_CACHE_BITS(npte, pa, m);
2680         *pte = npte;
2681
2682         return (qaddr);
2683 #endif
2684 }
2685
2686 void
2687 pmap_quick_remove_page(vm_offset_t addr)
2688 {
2689         mips_dcache_wbinv_range(addr, PAGE_SIZE);
2690
2691 #if !defined(__mips_n64)
2692         pt_entry_t *pte;
2693
2694         if (addr >= MIPS_KSEG0_START && addr < MIPS_KSEG0_END)
2695                 return;
2696
2697         pte = PCPU_GET(qmap_ptep);
2698
2699         KASSERT(*pte != PTE_G,
2700             ("pmap_quick_remove_page: PTE not in use"));
2701         KASSERT(PCPU_GET(qmap_addr) == addr,
2702             ("pmap_quick_remove_page: invalid address"));
2703
2704         *pte = PTE_G;
2705         tlb_invalidate_address(kernel_pmap, addr);
2706         critical_exit();
2707 #endif
2708 }
2709
2710 /*
2711  * Returns true if the pmap's pv is one of the first
2712  * 16 pvs linked to from this page.  This count may
2713  * be changed upwards or downwards in the future; it
2714  * is only necessary that true be returned for a small
2715  * subset of pmaps for proper page aging.
2716  */
2717 boolean_t
2718 pmap_page_exists_quick(pmap_t pmap, vm_page_t m)
2719 {
2720         pv_entry_t pv;
2721         int loops = 0;
2722         boolean_t rv;
2723
2724         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2725             ("pmap_page_exists_quick: page %p is not managed", m));
2726         rv = FALSE;
2727         rw_wlock(&pvh_global_lock);
2728         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2729                 if (PV_PMAP(pv) == pmap) {
2730                         rv = TRUE;
2731                         break;
2732                 }
2733                 loops++;
2734                 if (loops >= 16)
2735                         break;
2736         }
2737         rw_wunlock(&pvh_global_lock);
2738         return (rv);
2739 }
2740
2741 /*
2742  * Remove all pages from specified address space
2743  * this aids process exit speeds.  Also, this code
2744  * is special cased for current process only, but
2745  * can have the more generic (and slightly slower)
2746  * mode enabled.  This is much faster than pmap_remove
2747  * in the case of running down an entire address space.
2748  */
2749 void
2750 pmap_remove_pages(pmap_t pmap)
2751 {
2752         pd_entry_t *pde;
2753         pt_entry_t *pte, tpte;
2754         pv_entry_t pv;
2755         vm_page_t m;
2756         struct pv_chunk *pc, *npc;
2757         u_long inuse, bitmask;
2758         int allfree, bit, field, idx;
2759
2760         if (pmap != vmspace_pmap(curthread->td_proc->p_vmspace)) {
2761                 printf("warning: pmap_remove_pages called with non-current pmap\n");
2762                 return;
2763         }
2764         rw_wlock(&pvh_global_lock);
2765         PMAP_LOCK(pmap);
2766         TAILQ_FOREACH_SAFE(pc, &pmap->pm_pvchunk, pc_list, npc) {
2767                 allfree = 1;
2768                 for (field = 0; field < _NPCM; field++) {
2769                         inuse = ~pc->pc_map[field] & pc_freemask[field];
2770                         while (inuse != 0) {
2771                                 bit = ffsl(inuse) - 1;
2772                                 bitmask = 1UL << bit;
2773                                 idx = field * sizeof(inuse) * NBBY + bit;
2774                                 pv = &pc->pc_pventry[idx];
2775                                 inuse &= ~bitmask;
2776
2777                                 pde = pmap_pde(pmap, pv->pv_va);
2778                                 KASSERT(pde != NULL && *pde != 0,
2779                                     ("pmap_remove_pages: pde"));
2780                                 pte = pmap_pde_to_pte(pde, pv->pv_va);
2781                                 if (!pte_test(pte, PTE_V))
2782                                         panic("pmap_remove_pages: bad pte");
2783                                 tpte = *pte;
2784
2785 /*
2786  * We cannot remove wired pages from a process' mapping at this time
2787  */
2788                                 if (pte_test(&tpte, PTE_W)) {
2789                                         allfree = 0;
2790                                         continue;
2791                                 }
2792                                 *pte = is_kernel_pmap(pmap) ? PTE_G : 0;
2793
2794                                 m = PHYS_TO_VM_PAGE(TLBLO_PTE_TO_PA(tpte));
2795                                 KASSERT(m != NULL,
2796                                     ("pmap_remove_pages: bad tpte %#jx",
2797                                     (uintmax_t)tpte));
2798
2799                                 /*
2800                                  * Update the vm_page_t clean and reference bits.
2801                                  */
2802                                 if (pte_test(&tpte, PTE_D))
2803                                         vm_page_dirty(m);
2804
2805                                 /* Mark free */
2806                                 PV_STAT(pv_entry_frees++);
2807                                 PV_STAT(pv_entry_spare++);
2808                                 pv_entry_count--;
2809                                 pc->pc_map[field] |= bitmask;
2810                                 pmap->pm_stats.resident_count--;
2811                                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_list);
2812                                 if (TAILQ_EMPTY(&m->md.pv_list))
2813                                         vm_page_aflag_clear(m, PGA_WRITEABLE);
2814                                 pmap_unuse_pt(pmap, pv->pv_va, *pde);
2815                         }
2816                 }
2817                 if (allfree) {
2818                         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
2819                         free_pv_chunk(pc);
2820                 }
2821         }
2822         pmap_invalidate_all(pmap);
2823         PMAP_UNLOCK(pmap);
2824         rw_wunlock(&pvh_global_lock);
2825 }
2826
2827 /*
2828  * pmap_testbit tests bits in pte's
2829  */
2830 static boolean_t
2831 pmap_testbit(vm_page_t m, int bit)
2832 {
2833         pv_entry_t pv;
2834         pmap_t pmap;
2835         pt_entry_t *pte;
2836         boolean_t rv = FALSE;
2837
2838         if (m->oflags & VPO_UNMANAGED)
2839                 return (rv);
2840
2841         rw_assert(&pvh_global_lock, RA_WLOCKED);
2842         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2843                 pmap = PV_PMAP(pv);
2844                 PMAP_LOCK(pmap);
2845                 pte = pmap_pte(pmap, pv->pv_va);
2846                 rv = pte_test(pte, bit);
2847                 PMAP_UNLOCK(pmap);
2848                 if (rv)
2849                         break;
2850         }
2851         return (rv);
2852 }
2853
2854 /*
2855  *      pmap_page_wired_mappings:
2856  *
2857  *      Return the number of managed mappings to the given physical page
2858  *      that are wired.
2859  */
2860 int
2861 pmap_page_wired_mappings(vm_page_t m)
2862 {
2863         pv_entry_t pv;
2864         pmap_t pmap;
2865         pt_entry_t *pte;
2866         int count;
2867
2868         count = 0;
2869         if ((m->oflags & VPO_UNMANAGED) != 0)
2870                 return (count);
2871         rw_wlock(&pvh_global_lock);
2872         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2873                 pmap = PV_PMAP(pv);
2874                 PMAP_LOCK(pmap);
2875                 pte = pmap_pte(pmap, pv->pv_va);
2876                 if (pte_test(pte, PTE_W))
2877                         count++;
2878                 PMAP_UNLOCK(pmap);
2879         }
2880         rw_wunlock(&pvh_global_lock);
2881         return (count);
2882 }
2883
2884 /*
2885  * Clear the write and modified bits in each of the given page's mappings.
2886  */
2887 void
2888 pmap_remove_write(vm_page_t m)
2889 {
2890         pmap_t pmap;
2891         pt_entry_t pbits, *pte;
2892         pv_entry_t pv;
2893
2894         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2895             ("pmap_remove_write: page %p is not managed", m));
2896         vm_page_assert_busied(m);
2897
2898         if (!pmap_page_is_write_mapped(m))
2899                 return;
2900         rw_wlock(&pvh_global_lock);
2901         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2902                 pmap = PV_PMAP(pv);
2903                 PMAP_LOCK(pmap);
2904                 pte = pmap_pte(pmap, pv->pv_va);
2905                 KASSERT(pte != NULL && pte_test(pte, PTE_V),
2906                     ("page on pv_list has no pte"));
2907                 pbits = *pte;
2908                 if (pte_test(&pbits, PTE_D)) {
2909                         pte_clear(&pbits, PTE_D);
2910                         vm_page_dirty(m);
2911                 }
2912                 pte_set(&pbits, PTE_RO);
2913                 if (pbits != *pte) {
2914                         *pte = pbits;
2915                         pmap_update_page(pmap, pv->pv_va, pbits);
2916                 }
2917                 PMAP_UNLOCK(pmap);
2918         }
2919         vm_page_aflag_clear(m, PGA_WRITEABLE);
2920         rw_wunlock(&pvh_global_lock);
2921 }
2922
2923 /*
2924  *      pmap_ts_referenced:
2925  *
2926  *      Return the count of reference bits for a page, clearing all of them.
2927  */
2928 int
2929 pmap_ts_referenced(vm_page_t m)
2930 {
2931
2932         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2933             ("pmap_ts_referenced: page %p is not managed", m));
2934         if (m->md.pv_flags & PV_TABLE_REF) {
2935                 rw_wlock(&pvh_global_lock);
2936                 m->md.pv_flags &= ~PV_TABLE_REF;
2937                 rw_wunlock(&pvh_global_lock);
2938                 return (1);
2939         }
2940         return (0);
2941 }
2942
2943 /*
2944  *      pmap_is_modified:
2945  *
2946  *      Return whether or not the specified physical page was modified
2947  *      in any physical maps.
2948  */
2949 boolean_t
2950 pmap_is_modified(vm_page_t m)
2951 {
2952         boolean_t rv;
2953
2954         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2955             ("pmap_is_modified: page %p is not managed", m));
2956
2957         /*
2958          * If the page is not busied then this check is racy.
2959          */
2960         if (!pmap_page_is_write_mapped(m))
2961                 return (FALSE);
2962
2963         rw_wlock(&pvh_global_lock);
2964         rv = pmap_testbit(m, PTE_D);
2965         rw_wunlock(&pvh_global_lock);
2966         return (rv);
2967 }
2968
2969 /* N/C */
2970
2971 /*
2972  *      pmap_is_prefaultable:
2973  *
2974  *      Return whether or not the specified virtual address is elgible
2975  *      for prefault.
2976  */
2977 boolean_t
2978 pmap_is_prefaultable(pmap_t pmap, vm_offset_t addr)
2979 {
2980         pd_entry_t *pde;
2981         pt_entry_t *pte;
2982         boolean_t rv;
2983
2984         rv = FALSE;
2985         PMAP_LOCK(pmap);
2986         pde = pmap_pde(pmap, addr);
2987         if (pde != NULL && *pde != 0) {
2988                 pte = pmap_pde_to_pte(pde, addr);
2989                 rv = (*pte == 0);
2990         }
2991         PMAP_UNLOCK(pmap);
2992         return (rv);
2993 }
2994
2995 /*
2996  *      Apply the given advice to the specified range of addresses within the
2997  *      given pmap.  Depending on the advice, clear the referenced and/or
2998  *      modified flags in each mapping and set the mapped page's dirty field.
2999  */
3000 void
3001 pmap_advise(pmap_t pmap, vm_offset_t sva, vm_offset_t eva, int advice)
3002 {
3003         pd_entry_t *pde, *pdpe;
3004         pt_entry_t *pte;
3005         vm_offset_t va, va_next;
3006         vm_paddr_t pa;
3007         vm_page_t m;
3008
3009         if (advice != MADV_DONTNEED && advice != MADV_FREE)
3010                 return;
3011         rw_wlock(&pvh_global_lock);
3012         PMAP_LOCK(pmap);
3013         for (; sva < eva; sva = va_next) {
3014                 pdpe = pmap_segmap(pmap, sva);
3015 #ifdef __mips_n64
3016                 if (*pdpe == 0) {
3017                         va_next = (sva + NBSEG) & ~SEGMASK;
3018                         if (va_next < sva)
3019                                 va_next = eva;
3020                         continue;
3021                 }
3022 #endif
3023                 va_next = (sva + NBPDR) & ~PDRMASK;
3024                 if (va_next < sva)
3025                         va_next = eva;
3026
3027                 pde = pmap_pdpe_to_pde(pdpe, sva);
3028                 if (*pde == NULL)
3029                         continue;
3030
3031                 /*
3032                  * Limit our scan to either the end of the va represented
3033                  * by the current page table page, or to the end of the
3034                  * range being write protected.
3035                  */
3036                 if (va_next > eva)
3037                         va_next = eva;
3038
3039                 va = va_next;
3040                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
3041                     sva += PAGE_SIZE) {
3042                         if (!pte_test(pte, PTE_MANAGED | PTE_V)) {
3043                                 if (va != va_next) {
3044                                         pmap_invalidate_range(pmap, va, sva);
3045                                         va = va_next;
3046                                 }
3047                                 continue;
3048                         }
3049                         pa = TLBLO_PTE_TO_PA(*pte);
3050                         m = PHYS_TO_VM_PAGE(pa);
3051                         m->md.pv_flags &= ~PV_TABLE_REF;
3052                         if (pte_test(pte, PTE_D)) {
3053                                 if (advice == MADV_DONTNEED) {
3054                                         /*
3055                                          * Future calls to pmap_is_modified()
3056                                          * can be avoided by making the page
3057                                          * dirty now.
3058                                          */
3059                                         vm_page_dirty(m);
3060                                 } else {
3061                                         pte_clear(pte, PTE_D);
3062                                         if (va == va_next)
3063                                                 va = sva;
3064                                 }
3065                         } else {
3066                                 /*
3067                                  * Unless PTE_D is set, any TLB entries
3068                                  * mapping "sva" don't allow write access, so
3069                                  * they needn't be invalidated.
3070                                  */
3071                                 if (va != va_next) {
3072                                         pmap_invalidate_range(pmap, va, sva);
3073                                         va = va_next;
3074                                 }
3075                         }
3076                 }
3077                 if (va != va_next)
3078                         pmap_invalidate_range(pmap, va, sva);
3079         }
3080         rw_wunlock(&pvh_global_lock);
3081         PMAP_UNLOCK(pmap);
3082 }
3083
3084 /*
3085  *      Clear the modify bits on the specified physical page.
3086  */
3087 void
3088 pmap_clear_modify(vm_page_t m)
3089 {
3090         pmap_t pmap;
3091         pt_entry_t *pte;
3092         pv_entry_t pv;
3093
3094         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3095             ("pmap_clear_modify: page %p is not managed", m));
3096         vm_page_assert_busied(m);
3097
3098         if (!pmap_page_is_write_mapped(m))
3099                 return;
3100         rw_wlock(&pvh_global_lock);
3101         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
3102                 pmap = PV_PMAP(pv);
3103                 PMAP_LOCK(pmap);
3104                 pte = pmap_pte(pmap, pv->pv_va);
3105                 if (pte_test(pte, PTE_D)) {
3106                         pte_clear(pte, PTE_D);
3107                         pmap_update_page(pmap, pv->pv_va, *pte);
3108                 }
3109                 PMAP_UNLOCK(pmap);
3110         }
3111         rw_wunlock(&pvh_global_lock);
3112 }
3113
3114 /*
3115  *      pmap_is_referenced:
3116  *
3117  *      Return whether or not the specified physical page was referenced
3118  *      in any physical maps.
3119  */
3120 boolean_t
3121 pmap_is_referenced(vm_page_t m)
3122 {
3123
3124         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3125             ("pmap_is_referenced: page %p is not managed", m));
3126         return ((m->md.pv_flags & PV_TABLE_REF) != 0);
3127 }
3128
3129 /*
3130  * Miscellaneous support routines follow
3131  */
3132
3133 /*
3134  * Map a set of physical memory pages into the kernel virtual
3135  * address space. Return a pointer to where it is mapped. This
3136  * routine is intended to be used for mapping device memory,
3137  * NOT real memory.
3138  *
3139  * Use XKPHYS uncached for 64 bit, and KSEG1 where possible for 32 bit.
3140  */
3141 void *
3142 pmap_mapdev_attr(vm_paddr_t pa, vm_size_t size, vm_memattr_t ma)
3143 {
3144         vm_offset_t va, tmpva, offset;
3145
3146         /*
3147          * KSEG1 maps only first 512M of phys address space. For
3148          * pa > 0x20000000 we should make proper mapping * using pmap_kenter.
3149          */
3150         if (MIPS_DIRECT_MAPPABLE(pa + size - 1) && ma == VM_MEMATTR_UNCACHEABLE)
3151                 return ((void *)MIPS_PHYS_TO_DIRECT_UNCACHED(pa));
3152         else {
3153                 offset = pa & PAGE_MASK;
3154                 size = roundup(size + offset, PAGE_SIZE);
3155
3156                 va = kva_alloc(size);
3157                 if (!va)
3158                         panic("pmap_mapdev: Couldn't alloc kernel virtual memory");
3159                 pa = trunc_page(pa);
3160                 for (tmpva = va; size > 0;) {
3161                         pmap_kenter_attr(tmpva, pa, ma);
3162                         size -= PAGE_SIZE;
3163                         tmpva += PAGE_SIZE;
3164                         pa += PAGE_SIZE;
3165                 }
3166         }
3167
3168         return ((void *)(va + offset));
3169 }
3170
3171 void *
3172 pmap_mapdev(vm_paddr_t pa, vm_size_t size)
3173 {
3174         return pmap_mapdev_attr(pa, size, VM_MEMATTR_UNCACHEABLE);
3175 }
3176
3177 void
3178 pmap_unmapdev(vm_offset_t va, vm_size_t size)
3179 {
3180 #ifndef __mips_n64
3181         vm_offset_t base, offset;
3182
3183         /* If the address is within KSEG1 then there is nothing to do */
3184         if (va >= MIPS_KSEG1_START && va <= MIPS_KSEG1_END)
3185                 return;
3186
3187         base = trunc_page(va);
3188         offset = va & PAGE_MASK;
3189         size = roundup(size + offset, PAGE_SIZE);
3190         kva_free(base, size);
3191 #endif
3192 }
3193
3194 /*
3195  * Perform the pmap work for mincore(2).  If the page is not both referenced and
3196  * modified by this pmap, returns its physical address so that the caller can
3197  * find other mappings.
3198  */
3199 int
3200 pmap_mincore(pmap_t pmap, vm_offset_t addr, vm_paddr_t *pap)
3201 {
3202         pt_entry_t *ptep, pte;
3203         vm_paddr_t pa;
3204         vm_page_t m;
3205         int val;
3206
3207         PMAP_LOCK(pmap);
3208         ptep = pmap_pte(pmap, addr);
3209         pte = (ptep != NULL) ? *ptep : 0;
3210         if (!pte_test(&pte, PTE_V)) {
3211                 PMAP_UNLOCK(pmap);
3212                 return (0);
3213         }
3214         val = MINCORE_INCORE;
3215         if (pte_test(&pte, PTE_D))
3216                 val |= MINCORE_MODIFIED | MINCORE_MODIFIED_OTHER;
3217         pa = TLBLO_PTE_TO_PA(pte);
3218         if (pte_test(&pte, PTE_MANAGED)) {
3219                 /*
3220                  * This may falsely report the given address as
3221                  * MINCORE_REFERENCED.  Unfortunately, due to the lack of
3222                  * per-PTE reference information, it is impossible to
3223                  * determine if the address is MINCORE_REFERENCED.
3224                  */
3225                 m = PHYS_TO_VM_PAGE(pa);
3226                 if ((m->a.flags & PGA_REFERENCED) != 0)
3227                         val |= MINCORE_REFERENCED | MINCORE_REFERENCED_OTHER;
3228         }
3229         if ((val & (MINCORE_MODIFIED_OTHER | MINCORE_REFERENCED_OTHER)) !=
3230             (MINCORE_MODIFIED_OTHER | MINCORE_REFERENCED_OTHER) &&
3231             pte_test(&pte, PTE_MANAGED)) {
3232                 *pap = pa;
3233         }
3234         PMAP_UNLOCK(pmap);
3235         return (val);
3236 }
3237
3238 void
3239 pmap_activate(struct thread *td)
3240 {
3241         pmap_t pmap, oldpmap;
3242         struct proc *p = td->td_proc;
3243         u_int cpuid;
3244
3245         critical_enter();
3246
3247         pmap = vmspace_pmap(p->p_vmspace);
3248         oldpmap = PCPU_GET(curpmap);
3249         cpuid = PCPU_GET(cpuid);
3250
3251         if (oldpmap)
3252                 CPU_CLR_ATOMIC(cpuid, &oldpmap->pm_active);
3253         CPU_SET_ATOMIC(cpuid, &pmap->pm_active);
3254         pmap_asid_alloc(pmap);
3255         if (td == curthread) {
3256                 PCPU_SET(segbase, pmap->pm_segtab);
3257                 mips_wr_entryhi(pmap->pm_asid[cpuid].asid);
3258         }
3259
3260         PCPU_SET(curpmap, pmap);
3261         critical_exit();
3262 }
3263
3264 static void
3265 pmap_sync_icache_one(void *arg __unused)
3266 {
3267
3268         mips_icache_sync_all();
3269         mips_dcache_wbinv_all();
3270 }
3271
3272 void
3273 pmap_sync_icache(pmap_t pm, vm_offset_t va, vm_size_t sz)
3274 {
3275
3276         smp_rendezvous(NULL, pmap_sync_icache_one, NULL, NULL);
3277 }
3278
3279 /*
3280  *      Increase the starting virtual address of the given mapping if a
3281  *      different alignment might result in more superpage mappings.
3282  */
3283 void
3284 pmap_align_superpage(vm_object_t object, vm_ooffset_t offset,
3285     vm_offset_t *addr, vm_size_t size)
3286 {
3287         vm_offset_t superpage_offset;
3288
3289         if (size < PDRSIZE)
3290                 return;
3291         if (object != NULL && (object->flags & OBJ_COLORED) != 0)
3292                 offset += ptoa(object->pg_color);
3293         superpage_offset = offset & PDRMASK;
3294         if (size - ((PDRSIZE - superpage_offset) & PDRMASK) < PDRSIZE ||
3295             (*addr & PDRMASK) == superpage_offset)
3296                 return;
3297         if ((*addr & PDRMASK) < superpage_offset)
3298                 *addr = (*addr & ~PDRMASK) + superpage_offset;
3299         else
3300                 *addr = ((*addr + PDRMASK) & ~PDRMASK) + superpage_offset;
3301 }
3302
3303 #ifdef DDB
3304 DB_SHOW_COMMAND(ptable, ddb_pid_dump)
3305 {
3306         pmap_t pmap;
3307         struct thread *td = NULL;
3308         struct proc *p;
3309         int i, j, k;
3310         vm_paddr_t pa;
3311         vm_offset_t va;
3312
3313         if (have_addr) {
3314                 td = db_lookup_thread(addr, true);
3315                 if (td == NULL) {
3316                         db_printf("Invalid pid or tid");
3317                         return;
3318                 }
3319                 p = td->td_proc;
3320                 if (p->p_vmspace == NULL) {
3321                         db_printf("No vmspace for process");
3322                         return;
3323                 }
3324                         pmap = vmspace_pmap(p->p_vmspace);
3325         } else
3326                 pmap = kernel_pmap;
3327
3328         db_printf("pmap:%p segtab:%p asid:%x generation:%x\n",
3329             pmap, pmap->pm_segtab, pmap->pm_asid[0].asid,
3330             pmap->pm_asid[0].gen);
3331         for (i = 0; i < NPDEPG; i++) {
3332                 pd_entry_t *pdpe;
3333                 pt_entry_t *pde;
3334                 pt_entry_t pte;
3335
3336                 pdpe = (pd_entry_t *)pmap->pm_segtab[i];
3337                 if (pdpe == NULL)
3338                         continue;
3339                 db_printf("[%4d] %p\n", i, pdpe);
3340 #ifdef __mips_n64
3341                 for (j = 0; j < NPDEPG; j++) {
3342                         pde = (pt_entry_t *)pdpe[j];
3343                         if (pde == NULL)
3344                                 continue;
3345                         db_printf("\t[%4d] %p\n", j, pde);
3346 #else
3347                 {
3348                         j = 0;
3349                         pde =  (pt_entry_t *)pdpe;
3350 #endif
3351                         for (k = 0; k < NPTEPG; k++) {
3352                                 pte = pde[k];
3353                                 if (pte == 0 || !pte_test(&pte, PTE_V))
3354                                         continue;
3355                                 pa = TLBLO_PTE_TO_PA(pte);
3356                                 va = ((u_long)i << SEGSHIFT) | (j << PDRSHIFT) | (k << PAGE_SHIFT);
3357                                 db_printf("\t\t[%04d] va: %p pte: %8jx pa:%jx\n",
3358                                        k, (void *)va, (uintmax_t)pte, (uintmax_t)pa);
3359                         }
3360                 }
3361         }
3362 }
3363 #endif
3364
3365 /*
3366  * Allocate TLB address space tag (called ASID or TLBPID) and return it.
3367  * It takes almost as much or more time to search the TLB for a
3368  * specific ASID and flush those entries as it does to flush the entire TLB.
3369  * Therefore, when we allocate a new ASID, we just take the next number. When
3370  * we run out of numbers, we flush the TLB, increment the generation count
3371  * and start over. ASID zero is reserved for kernel use.
3372  */
3373 static void
3374 pmap_asid_alloc(pmap)
3375         pmap_t pmap;
3376 {
3377         if (pmap->pm_asid[PCPU_GET(cpuid)].asid != PMAP_ASID_RESERVED &&
3378             pmap->pm_asid[PCPU_GET(cpuid)].gen == PCPU_GET(asid_generation));
3379         else {
3380                 if (PCPU_GET(next_asid) == pmap_max_asid) {
3381                         tlb_invalidate_all_user(NULL);
3382                         PCPU_SET(asid_generation,
3383                             (PCPU_GET(asid_generation) + 1) & ASIDGEN_MASK);
3384                         if (PCPU_GET(asid_generation) == 0) {
3385                                 PCPU_SET(asid_generation, 1);
3386                         }
3387                         PCPU_SET(next_asid, 1); /* 0 means invalid */
3388                 }
3389                 pmap->pm_asid[PCPU_GET(cpuid)].asid = PCPU_GET(next_asid);
3390                 pmap->pm_asid[PCPU_GET(cpuid)].gen = PCPU_GET(asid_generation);
3391                 PCPU_SET(next_asid, PCPU_GET(next_asid) + 1);
3392         }
3393 }
3394
3395 static pt_entry_t
3396 init_pte_prot(vm_page_t m, vm_prot_t access, vm_prot_t prot)
3397 {
3398         pt_entry_t rw;
3399
3400         if (!(prot & VM_PROT_WRITE))
3401                 rw = PTE_V | PTE_RO;
3402         else if ((m->oflags & VPO_UNMANAGED) == 0) {
3403                 if ((access & VM_PROT_WRITE) != 0)
3404                         rw = PTE_V | PTE_D;
3405                 else
3406                         rw = PTE_V;
3407         } else
3408                 /* Needn't emulate a modified bit for unmanaged pages. */
3409                 rw = PTE_V | PTE_D;
3410         return (rw);
3411 }
3412
3413 /*
3414  * pmap_emulate_modified : do dirty bit emulation
3415  *
3416  * On SMP, update just the local TLB, other CPUs will update their
3417  * TLBs from PTE lazily, if they get the exception.
3418  * Returns 0 in case of sucess, 1 if the page is read only and we
3419  * need to fault.
3420  */
3421 int
3422 pmap_emulate_modified(pmap_t pmap, vm_offset_t va)
3423 {
3424         pt_entry_t *pte;
3425
3426         PMAP_LOCK(pmap);
3427         pte = pmap_pte(pmap, va);
3428         if (pte == NULL)
3429                 panic("pmap_emulate_modified: can't find PTE");
3430 #ifdef SMP
3431         /* It is possible that some other CPU changed m-bit */
3432         if (!pte_test(pte, PTE_V) || pte_test(pte, PTE_D)) {
3433                 tlb_update(pmap, va, *pte);
3434                 PMAP_UNLOCK(pmap);
3435                 return (0);
3436         }
3437 #else
3438         if (!pte_test(pte, PTE_V) || pte_test(pte, PTE_D))
3439                 panic("pmap_emulate_modified: invalid pte");
3440 #endif
3441         if (pte_test(pte, PTE_RO)) {
3442                 PMAP_UNLOCK(pmap);
3443                 return (1);
3444         }
3445         pte_set(pte, PTE_D);
3446         tlb_update(pmap, va, *pte);
3447         if (!pte_test(pte, PTE_MANAGED))
3448                 panic("pmap_emulate_modified: unmanaged page");
3449         PMAP_UNLOCK(pmap);
3450         return (0);
3451 }
3452
3453 /*
3454  *      Routine:        pmap_kextract
3455  *      Function:
3456  *              Extract the physical page address associated
3457  *              virtual address.
3458  */
3459 vm_paddr_t
3460 pmap_kextract(vm_offset_t va)
3461 {
3462         int mapped;
3463
3464         /*
3465          * First, the direct-mapped regions.
3466          */
3467 #if defined(__mips_n64)
3468         if (va >= MIPS_XKPHYS_START && va < MIPS_XKPHYS_END)
3469                 return (MIPS_XKPHYS_TO_PHYS(va));
3470 #endif
3471         if (va >= MIPS_KSEG0_START && va < MIPS_KSEG0_END)
3472                 return (MIPS_KSEG0_TO_PHYS(va));
3473
3474         if (va >= MIPS_KSEG1_START && va < MIPS_KSEG1_END)
3475                 return (MIPS_KSEG1_TO_PHYS(va));
3476
3477         /*
3478          * User virtual addresses.
3479          */
3480         if (va < VM_MAXUSER_ADDRESS) {
3481                 pt_entry_t *ptep;
3482
3483                 if (curproc && curproc->p_vmspace) {
3484                         ptep = pmap_pte(&curproc->p_vmspace->vm_pmap, va);
3485                         if (ptep) {
3486                                 return (TLBLO_PTE_TO_PA(*ptep) |
3487                                     (va & PAGE_MASK));
3488                         }
3489                         return (0);
3490                 }
3491         }
3492
3493         /*
3494          * Should be kernel virtual here, otherwise fail
3495          */
3496         mapped = (va >= MIPS_KSEG2_START || va < MIPS_KSEG2_END);
3497 #if defined(__mips_n64)
3498         mapped = mapped || (va >= MIPS_XKSEG_START || va < MIPS_XKSEG_END);
3499 #endif
3500         /*
3501          * Kernel virtual.
3502          */
3503
3504         if (mapped) {
3505                 pt_entry_t *ptep;
3506
3507                 /* Is the kernel pmap initialized? */
3508                 if (!CPU_EMPTY(&kernel_pmap->pm_active)) {
3509                         /* It's inside the virtual address range */
3510                         ptep = pmap_pte(kernel_pmap, va);
3511                         if (ptep) {
3512                                 return (TLBLO_PTE_TO_PA(*ptep) |
3513                                     (va & PAGE_MASK));
3514                         }
3515                 }
3516                 return (0);
3517         }
3518
3519         panic("%s for unknown address space %p.", __func__, (void *)va);
3520 }
3521
3522
3523 void
3524 pmap_flush_pvcache(vm_page_t m)
3525 {
3526         pv_entry_t pv;
3527
3528         if (m != NULL) {
3529                 for (pv = TAILQ_FIRST(&m->md.pv_list); pv;
3530                     pv = TAILQ_NEXT(pv, pv_list)) {
3531                         mips_dcache_wbinv_range_index(pv->pv_va, PAGE_SIZE);
3532                 }
3533         }
3534 }
3535
3536 void
3537 pmap_page_set_memattr(vm_page_t m, vm_memattr_t ma)
3538 {
3539
3540         /*
3541          * It appears that this function can only be called before any mappings
3542          * for the page are established.  If this ever changes, this code will
3543          * need to walk the pv_list and make each of the existing mappings
3544          * uncacheable, being careful to sync caches and PTEs (and maybe
3545          * invalidate TLB?) for any current mapping it modifies.
3546          */
3547         if (TAILQ_FIRST(&m->md.pv_list) != NULL)
3548                 panic("Can't change memattr on page with existing mappings");
3549
3550         /* Clean memattr portion of pv_flags */
3551         m->md.pv_flags &= ~PV_MEMATTR_MASK;
3552         m->md.pv_flags |= (ma << PV_MEMATTR_SHIFT) & PV_MEMATTR_MASK;
3553 }
3554
3555 static __inline void
3556 pmap_pte_attr(pt_entry_t *pte, vm_memattr_t ma)
3557 {
3558         u_int npte;
3559
3560         npte = *(u_int *)pte;
3561         npte &= ~PTE_C_MASK;
3562         npte |= PTE_C(ma);
3563         *pte = npte;
3564 }
3565
3566 int
3567 pmap_change_attr(vm_offset_t sva, vm_size_t size, vm_memattr_t ma)
3568 {
3569         pd_entry_t *pde, *pdpe;
3570         pt_entry_t *pte;
3571         vm_offset_t ova, eva, va, va_next;
3572         pmap_t pmap;
3573
3574         ova = sva;
3575         eva = sva + size;
3576         if (eva < sva)
3577                 return (EINVAL);
3578
3579         pmap = kernel_pmap;
3580         PMAP_LOCK(pmap);
3581
3582         for (; sva < eva; sva = va_next) {
3583                 pdpe = pmap_segmap(pmap, sva);
3584 #ifdef __mips_n64
3585                 if (*pdpe == 0) {
3586                         va_next = (sva + NBSEG) & ~SEGMASK;
3587                         if (va_next < sva)
3588                                 va_next = eva;
3589                         continue;
3590                 }
3591 #endif
3592                 va_next = (sva + NBPDR) & ~PDRMASK;
3593                 if (va_next < sva)
3594                         va_next = eva;
3595
3596                 pde = pmap_pdpe_to_pde(pdpe, sva);
3597                 if (*pde == NULL)
3598                         continue;
3599
3600                 /*
3601                  * Limit our scan to either the end of the va represented
3602                  * by the current page table page, or to the end of the
3603                  * range being removed.
3604                  */
3605                 if (va_next > eva)
3606                         va_next = eva;
3607
3608                 va = va_next;
3609                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
3610                     sva += PAGE_SIZE) {
3611                         if (!pte_test(pte, PTE_V) || pte_cache_bits(pte) == ma) {
3612                                 if (va != va_next) {
3613                                         pmap_invalidate_range(pmap, va, sva);
3614                                         va = va_next;
3615                                 }
3616                                 continue;
3617                         }
3618                         if (va == va_next)
3619                                 va = sva;
3620
3621                         pmap_pte_attr(pte, ma);
3622                 }
3623                 if (va != va_next)
3624                         pmap_invalidate_range(pmap, va, sva);
3625         }
3626         PMAP_UNLOCK(pmap);
3627
3628         /* Flush caches to be in the safe side */
3629         mips_dcache_wbinv_range(ova, size);
3630         return 0;
3631 }
3632
3633 boolean_t
3634 pmap_is_valid_memattr(pmap_t pmap __unused, vm_memattr_t mode)
3635 {
3636
3637         switch (mode) {
3638         case VM_MEMATTR_UNCACHEABLE:
3639         case VM_MEMATTR_WRITE_BACK:
3640 #ifdef MIPS_CCA_WC
3641         case VM_MEMATTR_WRITE_COMBINING:
3642 #endif
3643                 return (TRUE);
3644         default:
3645                 return (FALSE);
3646         }
3647 }