sys/mips/mips/pmap.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-3-Clause
   3  *
   4  * Copyright (c) 1991 Regents of the University of California.
   5  * All rights reserved.
   6  * Copyright (c) 1994 John S. Dyson
   7  * All rights reserved.
   8  * Copyright (c) 1994 David Greenman
   9  * All rights reserved.
  10  *
  11  * This code is derived from software contributed to Berkeley by
  12  * the Systems Programming Group of the University of Utah Computer
  13  * Science Department and William Jolitz of UUNET Technologies Inc.
  14  *
  15  * Redistribution and use in source and binary forms, with or without
  16  * modification, are permitted provided that the following conditions
  17  * are met:
  18  * 1. Redistributions of source code must retain the above copyright
  19  *    notice, this list of conditions and the following disclaimer.
  20  * 2. Redistributions in binary form must reproduce the above copyright
  21  *    notice, this list of conditions and the following disclaimer in the
  22  *    documentation and/or other materials provided with the distribution.
  23  * 3. Neither the name of the University nor the names of its contributors
  24  *    may be used to endorse or promote products derived from this software
  25  *    without specific prior written permission.
  26  *
  27  * THIS SOFTWARE IS PROVIDED BY THE REGENTS AND CONTRIBUTORS ``AS IS'' AND
  28  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  29  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  30  * ARE DISCLAIMED.  IN NO EVENT SHALL THE REGENTS OR CONTRIBUTORS BE LIABLE
  31  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  32  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  33  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  34  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  35  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  36  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  37  * SUCH DAMAGE.
  38  *
  39  *      from:   @(#)pmap.c      7.7 (Berkeley)  5/12/91
  40  *      from: src/sys/i386/i386/pmap.c,v 1.250.2.8 2000/11/21 00:09:14 ps
  41  *      JNPR: pmap.c,v 1.11.2.1 2007/08/16 11:51:06 girish
  42  */
  43
  44 /*
  45  *      Manages physical address maps.
  46  *
  47  *      Since the information managed by this module is
  48  *      also stored by the logical address mapping module,
  49  *      this module may throw away valid virtual-to-physical
  50  *      mappings at almost any time.  However, invalidations
  51  *      of virtual-to-physical mappings must be done as
  52  *      requested.
  53  *
  54  *      In order to cope with hardware architectures which
  55  *      make virtual-to-physical map invalidates expensive,
  56  *      this module may delay invalidate or reduced protection
  57  *      operations until such time as they are actually
  58  *      necessary.  This module is given full information as
  59  *      to which processors are currently using which maps,
  60  *      and to when physical maps must be made correct.
  61  */
  62
  63 #include <sys/cdefs.h>
  64 __FBSDID("$FreeBSD$");
  65
  66 #include "opt_ddb.h"
  67 #include "opt_pmap.h"
  68
  69 #include <sys/param.h>
  70 #include <sys/systm.h>
  71 #include <sys/lock.h>
  72 #include <sys/mman.h>
  73 #include <sys/msgbuf.h>
  74 #include <sys/mutex.h>
  75 #include <sys/pcpu.h>
  76 #include <sys/proc.h>
  77 #include <sys/rwlock.h>
  78 #include <sys/sched.h>
  79 #include <sys/smp.h>
  80 #include <sys/sysctl.h>
  81 #include <sys/vmmeter.h>
  82
  83 #ifdef DDB
  84 #include <ddb/ddb.h>
  85 #endif
  86
  87 #include <vm/vm.h>
  88 #include <vm/vm_param.h>
  89 #include <vm/vm_kern.h>
  90 #include <vm/vm_page.h>
  91 #include <vm/vm_phys.h>
  92 #include <vm/vm_map.h>
  93 #include <vm/vm_object.h>
  94 #include <vm/vm_extern.h>
  95 #include <vm/vm_pageout.h>
  96 #include <vm/vm_pager.h>
  97 #include <vm/uma.h>
  98
  99 #include <machine/cache.h>
 100 #include <machine/md_var.h>
 101 #include <machine/tlb.h>
 102
 103 #undef PMAP_DEBUG
 104
 105 #if !defined(DIAGNOSTIC)
 106 #define PMAP_INLINE __inline
 107 #else
 108 #define PMAP_INLINE
 109 #endif
 110
 111 #ifdef PV_STATS
 112 #define PV_STAT(x)      do { x ; } while (0)
 113 #else
 114 #define PV_STAT(x)      do { } while (0)
 115 #endif
 116
 117 /*
 118  * Get PDEs and PTEs for user/kernel address space
 119  */
 120 #define pmap_seg_index(v)       (((v) >> SEGSHIFT) & (NPDEPG - 1))
 121 #define pmap_pde_index(v)       (((v) >> PDRSHIFT) & (NPDEPG - 1))
 122 #define pmap_pte_index(v)       (((v) >> PAGE_SHIFT) & (NPTEPG - 1))
 123 #define pmap_pde_pindex(v)      ((v) >> PDRSHIFT)
 124
 125 #ifdef __mips_n64
 126 #define NUPDE                   (NPDEPG * NPDEPG)
 127 #define NUSERPGTBLS             (NUPDE + NPDEPG)
 128 #else
 129 #define NUPDE                   (NPDEPG)
 130 #define NUSERPGTBLS             (NUPDE)
 131 #endif
 132
 133 #define is_kernel_pmap(x)       ((x) == kernel_pmap)
 134
 135 struct pmap kernel_pmap_store;
 136 pd_entry_t *kernel_segmap;
 137
 138 vm_offset_t virtual_avail;      /* VA of first avail page (after kernel bss) */
 139 vm_offset_t virtual_end;        /* VA of last avail page (end of kernel AS) */
 140
 141 static int nkpt;
 142 unsigned pmap_max_asid;         /* max ASID supported by the system */
 143
 144 #define PMAP_ASID_RESERVED      0
 145
 146 vm_offset_t kernel_vm_end = VM_MIN_KERNEL_ADDRESS;
 147
 148 static void pmap_asid_alloc(pmap_t pmap);
 149
 150 static struct rwlock_padalign pvh_global_lock;
 151
 152 /*
 153  * Data for the pv entry allocation mechanism
 154  */
 155 static TAILQ_HEAD(pch, pv_chunk) pv_chunks = TAILQ_HEAD_INITIALIZER(pv_chunks);
 156 static int pv_entry_count;
 157
 158 static void free_pv_chunk(struct pv_chunk *pc);
 159 static void free_pv_entry(pmap_t pmap, pv_entry_t pv);
 160 static pv_entry_t get_pv_entry(pmap_t pmap, boolean_t try);
 161 static vm_page_t pmap_pv_reclaim(pmap_t locked_pmap);
 162 static void pmap_pvh_free(struct md_page *pvh, pmap_t pmap, vm_offset_t va);
 163 static pv_entry_t pmap_pvh_remove(struct md_page *pvh, pmap_t pmap,
 164     vm_offset_t va);
 165 static vm_page_t pmap_alloc_direct_page(unsigned int index, int req);
 166 static vm_page_t pmap_enter_quick_locked(pmap_t pmap, vm_offset_t va,
 167     vm_page_t m, vm_prot_t prot, vm_page_t mpte);
 168 static void pmap_grow_direct_page(int req);
 169 static int pmap_remove_pte(struct pmap *pmap, pt_entry_t *ptq, vm_offset_t va,
 170     pd_entry_t pde);
 171 static void pmap_remove_page(struct pmap *pmap, vm_offset_t va);
 172 static void pmap_remove_entry(struct pmap *pmap, vm_page_t m, vm_offset_t va);
 173 static boolean_t pmap_try_insert_pv_entry(pmap_t pmap, vm_page_t mpte,
 174     vm_offset_t va, vm_page_t m);
 175 static void pmap_update_page(pmap_t pmap, vm_offset_t va, pt_entry_t pte);
 176 static void pmap_invalidate_all(pmap_t pmap);
 177 static void pmap_invalidate_page(pmap_t pmap, vm_offset_t va);
 178 static void _pmap_unwire_ptp(pmap_t pmap, vm_offset_t va, vm_page_t m);
 179
 180 static vm_page_t pmap_allocpte(pmap_t pmap, vm_offset_t va, u_int flags);
 181 static vm_page_t _pmap_allocpte(pmap_t pmap, unsigned ptepindex, u_int flags);
 182 static int pmap_unuse_pt(pmap_t, vm_offset_t, pd_entry_t);
 183 static pt_entry_t init_pte_prot(vm_page_t m, vm_prot_t access, vm_prot_t prot);
 184
 185 static void pmap_invalidate_page_action(void *arg);
 186 static void pmap_invalidate_range_action(void *arg);
 187 static void pmap_update_page_action(void *arg);
 188
 189 #ifndef __mips_n64
 190 /*
 191  * This structure is for high memory (memory above 512Meg in 32 bit) support.
 192  * The highmem area does not have a KSEG0 mapping, and we need a mechanism to
 193  * do temporary per-CPU mappings for pmap_zero_page, pmap_copy_page etc.
 194  *
 195  * At bootup, we reserve 2 virtual pages per CPU for mapping highmem pages. To
 196  * access a highmem physical address on a CPU, we map the physical address to
 197  * the reserved virtual address for the CPU in the kernel pagetable.  This is
 198  * done with interrupts disabled(although a spinlock and sched_pin would be
 199  * sufficient).
 200  */
 201 struct local_sysmaps {
 202         vm_offset_t     base;
 203         uint32_t        saved_intr;
 204         uint16_t        valid1, valid2;
 205 };
 206 static struct local_sysmaps sysmap_lmem[MAXCPU];
 207
 208 static __inline void
 209 pmap_alloc_lmem_map(void)
 210 {
 211         int i;
 212
 213         for (i = 0; i < MAXCPU; i++) {
 214                 sysmap_lmem[i].base = virtual_avail;
 215                 virtual_avail += PAGE_SIZE * 2;
 216                 sysmap_lmem[i].valid1 = sysmap_lmem[i].valid2 = 0;
 217         }
 218 }
 219
 220 static __inline vm_offset_t
 221 pmap_lmem_map1(vm_paddr_t phys)
 222 {
 223         struct local_sysmaps *sysm;
 224         pt_entry_t *pte, npte;
 225         vm_offset_t va;
 226         uint32_t intr;
 227         int cpu;
 228
 229         intr = intr_disable();
 230         cpu = PCPU_GET(cpuid);
 231         sysm = &sysmap_lmem[cpu];
 232         sysm->saved_intr = intr;
 233         va = sysm->base;
 234         npte = TLBLO_PA_TO_PFN(phys) | PTE_C_CACHE | PTE_D | PTE_V | PTE_G;
 235         pte = pmap_pte(kernel_pmap, va);
 236         *pte = npte;
 237         sysm->valid1 = 1;
 238         return (va);
 239 }
 240
 241 static __inline vm_offset_t
 242 pmap_lmem_map2(vm_paddr_t phys1, vm_paddr_t phys2)
 243 {
 244         struct local_sysmaps *sysm;
 245         pt_entry_t *pte, npte;
 246         vm_offset_t va1, va2;
 247         uint32_t intr;
 248         int cpu;
 249
 250         intr = intr_disable();
 251         cpu = PCPU_GET(cpuid);
 252         sysm = &sysmap_lmem[cpu];
 253         sysm->saved_intr = intr;
 254         va1 = sysm->base;
 255         va2 = sysm->base + PAGE_SIZE;
 256         npte = TLBLO_PA_TO_PFN(phys1) | PTE_C_CACHE | PTE_D | PTE_V | PTE_G;
 257         pte = pmap_pte(kernel_pmap, va1);
 258         *pte = npte;
 259         npte = TLBLO_PA_TO_PFN(phys2) | PTE_C_CACHE | PTE_D | PTE_V | PTE_G;
 260         pte = pmap_pte(kernel_pmap, va2);
 261         *pte = npte;
 262         sysm->valid1 = 1;
 263         sysm->valid2 = 1;
 264         return (va1);
 265 }
 266
 267 static __inline void
 268 pmap_lmem_unmap(void)
 269 {
 270         struct local_sysmaps *sysm;
 271         pt_entry_t *pte;
 272         int cpu;
 273
 274         cpu = PCPU_GET(cpuid);
 275         sysm = &sysmap_lmem[cpu];
 276         pte = pmap_pte(kernel_pmap, sysm->base);
 277         *pte = PTE_G;
 278         tlb_invalidate_address(kernel_pmap, sysm->base);
 279         sysm->valid1 = 0;
 280         if (sysm->valid2) {
 281                 pte = pmap_pte(kernel_pmap, sysm->base + PAGE_SIZE);
 282                 *pte = PTE_G;
 283                 tlb_invalidate_address(kernel_pmap, sysm->base + PAGE_SIZE);
 284                 sysm->valid2 = 0;
 285         }
 286         intr_restore(sysm->saved_intr);
 287 }
 288 #else  /* __mips_n64 */
 289
 290 static __inline void
 291 pmap_alloc_lmem_map(void)
 292 {
 293 }
 294
 295 static __inline vm_offset_t
 296 pmap_lmem_map1(vm_paddr_t phys)
 297 {
 298
 299         return (0);
 300 }
 301
 302 static __inline vm_offset_t
 303 pmap_lmem_map2(vm_paddr_t phys1, vm_paddr_t phys2)
 304 {
 305
 306         return (0);
 307 }
 308
 309 static __inline vm_offset_t
 310 pmap_lmem_unmap(void)
 311 {
 312
 313         return (0);
 314 }
 315 #endif /* !__mips_n64 */
 316
 317 static __inline int
 318 pmap_pte_cache_bits(vm_paddr_t pa, vm_page_t m)
 319 {
 320         vm_memattr_t ma;
 321
 322         ma = pmap_page_get_memattr(m);
 323         if (ma == VM_MEMATTR_WRITE_BACK && !is_cacheable_mem(pa))
 324                 ma = VM_MEMATTR_UNCACHEABLE;
 325         return PTE_C(ma);
 326 }
 327 #define PMAP_PTE_SET_CACHE_BITS(pte, ps, m) {   \
 328         pte &= ~PTE_C_MASK;                     \
 329         pte |= pmap_pte_cache_bits(pa, m);      \
 330 }
 331
 332 /*
 333  * Page table entry lookup routines.
 334  */
 335 static __inline pd_entry_t *
 336 pmap_segmap(pmap_t pmap, vm_offset_t va)
 337 {
 338
 339         return (&pmap->pm_segtab[pmap_seg_index(va)]);
 340 }
 341
 342 #ifdef __mips_n64
 343 static __inline pd_entry_t *
 344 pmap_pdpe_to_pde(pd_entry_t *pdpe, vm_offset_t va)
 345 {
 346         pd_entry_t *pde;
 347
 348         pde = (pd_entry_t *)*pdpe;
 349         return (&pde[pmap_pde_index(va)]);
 350 }
 351
 352 static __inline pd_entry_t *
 353 pmap_pde(pmap_t pmap, vm_offset_t va)
 354 {
 355         pd_entry_t *pdpe;
 356
 357         pdpe = pmap_segmap(pmap, va);
 358         if (*pdpe == NULL)
 359                 return (NULL);
 360
 361         return (pmap_pdpe_to_pde(pdpe, va));
 362 }
 363 #else
 364 static __inline pd_entry_t *
 365 pmap_pdpe_to_pde(pd_entry_t *pdpe, vm_offset_t va)
 366 {
 367
 368         return (pdpe);
 369 }
 370
 371 static __inline
 372 pd_entry_t *pmap_pde(pmap_t pmap, vm_offset_t va)
 373 {
 374
 375         return (pmap_segmap(pmap, va));
 376 }
 377 #endif
 378
 379 static __inline pt_entry_t *
 380 pmap_pde_to_pte(pd_entry_t *pde, vm_offset_t va)
 381 {
 382         pt_entry_t *pte;
 383
 384         pte = (pt_entry_t *)*pde;
 385         return (&pte[pmap_pte_index(va)]);
 386 }
 387
 388 pt_entry_t *
 389 pmap_pte(pmap_t pmap, vm_offset_t va)
 390 {
 391         pd_entry_t *pde;
 392
 393         pde = pmap_pde(pmap, va);
 394         if (pde == NULL || *pde == NULL)
 395                 return (NULL);
 396
 397         return (pmap_pde_to_pte(pde, va));
 398 }
 399
 400 vm_offset_t
 401 pmap_steal_memory(vm_size_t size)
 402 {
 403         vm_paddr_t bank_size, pa;
 404         vm_offset_t va;
 405
 406         size = round_page(size);
 407         bank_size = phys_avail[1] - phys_avail[0];
 408         while (size > bank_size) {
 409                 int i;
 410
 411                 for (i = 0; phys_avail[i + 2]; i += 2) {
 412                         phys_avail[i] = phys_avail[i + 2];
 413                         phys_avail[i + 1] = phys_avail[i + 3];
 414                 }
 415                 phys_avail[i] = 0;
 416                 phys_avail[i + 1] = 0;
 417                 if (!phys_avail[0])
 418                         panic("pmap_steal_memory: out of memory");
 419                 bank_size = phys_avail[1] - phys_avail[0];
 420         }
 421
 422         pa = phys_avail[0];
 423         phys_avail[0] += size;
 424         if (MIPS_DIRECT_MAPPABLE(pa) == 0)
 425                 panic("Out of memory below 512Meg?");
 426         va = MIPS_PHYS_TO_DIRECT(pa);
 427         bzero((caddr_t)va, size);
 428         return (va);
 429 }
 430
 431 /*
 432  * Bootstrap the system enough to run with virtual memory.  This
 433  * assumes that the phys_avail array has been initialized.
 434  */
 435 static void
 436 pmap_create_kernel_pagetable(void)
 437 {
 438         int i, j;
 439         vm_offset_t ptaddr;
 440         pt_entry_t *pte;
 441 #ifdef __mips_n64
 442         pd_entry_t *pde;
 443         vm_offset_t pdaddr;
 444         int npt, npde;
 445 #endif
 446
 447         /*
 448          * Allocate segment table for the kernel
 449          */
 450         kernel_segmap = (pd_entry_t *)pmap_steal_memory(PAGE_SIZE);
 451
 452         /*
 453          * Allocate second level page tables for the kernel
 454          */
 455 #ifdef __mips_n64
 456         npde = howmany(NKPT, NPDEPG);
 457         pdaddr = pmap_steal_memory(PAGE_SIZE * npde);
 458 #endif
 459         nkpt = NKPT;
 460         ptaddr = pmap_steal_memory(PAGE_SIZE * nkpt);
 461
 462         /*
 463          * The R[4-7]?00 stores only one copy of the Global bit in the
 464          * translation lookaside buffer for each 2 page entry. Thus invalid
 465          * entrys must have the Global bit set so when Entry LO and Entry HI
 466          * G bits are anded together they will produce a global bit to store
 467          * in the tlb.
 468          */
 469         for (i = 0, pte = (pt_entry_t *)ptaddr; i < (nkpt * NPTEPG); i++, pte++)
 470                 *pte = PTE_G;
 471
 472 #ifdef __mips_n64
 473         for (i = 0,  npt = nkpt; npt > 0; i++) {
 474                 kernel_segmap[i] = (pd_entry_t)(pdaddr + i * PAGE_SIZE);
 475                 pde = (pd_entry_t *)kernel_segmap[i];
 476
 477                 for (j = 0; j < NPDEPG && npt > 0; j++, npt--)
 478                         pde[j] = (pd_entry_t)(ptaddr + (i * NPDEPG + j) * PAGE_SIZE);
 479         }
 480 #else
 481         for (i = 0, j = pmap_seg_index(VM_MIN_KERNEL_ADDRESS); i < nkpt; i++, j++)
 482                 kernel_segmap[j] = (pd_entry_t)(ptaddr + (i * PAGE_SIZE));
 483 #endif
 484
 485         PMAP_LOCK_INIT(kernel_pmap);
 486         kernel_pmap->pm_segtab = kernel_segmap;
 487         CPU_FILL(&kernel_pmap->pm_active);
 488         TAILQ_INIT(&kernel_pmap->pm_pvchunk);
 489         kernel_pmap->pm_asid[0].asid = PMAP_ASID_RESERVED;
 490         kernel_pmap->pm_asid[0].gen = 0;
 491         kernel_vm_end += nkpt * NPTEPG * PAGE_SIZE;
 492 }
 493
 494 void
 495 pmap_bootstrap(void)
 496 {
 497         int i;
 498         int need_local_mappings = 0;
 499
 500         /* Sort. */
 501 again:
 502         for (i = 0; phys_avail[i + 1] != 0; i += 2) {
 503                 /*
 504                  * Keep the memory aligned on page boundary.
 505                  */
 506                 phys_avail[i] = round_page(phys_avail[i]);
 507                 phys_avail[i + 1] = trunc_page(phys_avail[i + 1]);
 508
 509                 if (i < 2)
 510                         continue;
 511                 if (phys_avail[i - 2] > phys_avail[i]) {
 512                         vm_paddr_t ptemp[2];
 513
 514                         ptemp[0] = phys_avail[i + 0];
 515                         ptemp[1] = phys_avail[i + 1];
 516
 517                         phys_avail[i + 0] = phys_avail[i - 2];
 518                         phys_avail[i + 1] = phys_avail[i - 1];
 519
 520                         phys_avail[i - 2] = ptemp[0];
 521                         phys_avail[i - 1] = ptemp[1];
 522                         goto again;
 523                 }
 524         }
 525
 526         /*
 527          * In 32 bit, we may have memory which cannot be mapped directly.
 528          * This memory will need temporary mapping before it can be
 529          * accessed.
 530          */
 531         if (!MIPS_DIRECT_MAPPABLE(phys_avail[i - 1] - 1))
 532                 need_local_mappings = 1;
 533
 534         /*
 535          * Copy the phys_avail[] array before we start stealing memory from it.
 536          */
 537         for (i = 0; phys_avail[i + 1] != 0; i += 2) {
 538                 physmem_desc[i] = phys_avail[i];
 539                 physmem_desc[i + 1] = phys_avail[i + 1];
 540         }
 541
 542         Maxmem = atop(phys_avail[i - 1]);
 543
 544         if (bootverbose) {
 545                 printf("Physical memory chunk(s):\n");
 546                 for (i = 0; phys_avail[i + 1] != 0; i += 2) {
 547                         vm_paddr_t size;
 548
 549                         size = phys_avail[i + 1] - phys_avail[i];
 550                         printf("%#08jx - %#08jx, %ju bytes (%ju pages)\n",
 551                             (uintmax_t) phys_avail[i],
 552                             (uintmax_t) phys_avail[i + 1] - 1,
 553                             (uintmax_t) size, (uintmax_t) size / PAGE_SIZE);
 554                 }
 555                 printf("Maxmem is 0x%0jx\n", ptoa((uintmax_t)Maxmem));
 556         }
 557         /*
 558          * Steal the message buffer from the beginning of memory.
 559          */
 560         msgbufp = (struct msgbuf *)pmap_steal_memory(msgbufsize);
 561         msgbufinit(msgbufp, msgbufsize);
 562
 563         /*
 564          * Steal thread0 kstack.
 565          */
 566         kstack0 = pmap_steal_memory(KSTACK_PAGES << PAGE_SHIFT);
 567
 568         virtual_avail = VM_MIN_KERNEL_ADDRESS;
 569         virtual_end = VM_MAX_KERNEL_ADDRESS;
 570
 571 #ifdef SMP
 572         /*
 573          * Steal some virtual address space to map the pcpu area.
 574          */
 575         virtual_avail = roundup2(virtual_avail, PAGE_SIZE * 2);
 576         pcpup = (struct pcpu *)virtual_avail;
 577         virtual_avail += PAGE_SIZE * 2;
 578
 579         /*
 580          * Initialize the wired TLB entry mapping the pcpu region for
 581          * the BSP at 'pcpup'. Up until this point we were operating
 582          * with the 'pcpup' for the BSP pointing to a virtual address
 583          * in KSEG0 so there was no need for a TLB mapping.
 584          */
 585         mips_pcpu_tlb_init(PCPU_ADDR(0));
 586
 587         if (bootverbose)
 588                 printf("pcpu is available at virtual address %p.\n", pcpup);
 589 #endif
 590
 591         if (need_local_mappings)
 592                 pmap_alloc_lmem_map();
 593         pmap_create_kernel_pagetable();
 594         pmap_max_asid = VMNUM_PIDS;
 595         mips_wr_entryhi(0);
 596         mips_wr_pagemask(0);
 597
 598         /*
 599          * Initialize the global pv list lock.
 600          */
 601         rw_init(&pvh_global_lock, "pmap pv global");
 602 }
 603
 604 /*
 605  * Initialize a vm_page's machine-dependent fields.
 606  */
 607 void
 608 pmap_page_init(vm_page_t m)
 609 {
 610
 611         TAILQ_INIT(&m->md.pv_list);
 612         m->md.pv_flags = VM_MEMATTR_DEFAULT << PV_MEMATTR_SHIFT;
 613 }
 614
 615 /*
 616  *      Initialize the pmap module.
 617  *      Called by vm_init, to initialize any structures that the pmap
 618  *      system needs to map virtual memory.
 619  */
 620 void
 621 pmap_init(void)
 622 {
 623 }
 624
 625 /***************************************************
 626  * Low level helper routines.....
 627  ***************************************************/
 628
 629 #ifdef  SMP
 630 static __inline void
 631 pmap_call_on_active_cpus(pmap_t pmap, void (*fn)(void *), void *arg)
 632 {
 633         int     cpuid, cpu, self;
 634         cpuset_t active_cpus;
 635
 636         sched_pin();
 637         if (is_kernel_pmap(pmap)) {
 638                 smp_rendezvous(NULL, fn, NULL, arg);
 639                 goto out;
 640         }
 641         /* Force ASID update on inactive CPUs */
 642         CPU_FOREACH(cpu) {
 643                 if (!CPU_ISSET(cpu, &pmap->pm_active))
 644                         pmap->pm_asid[cpu].gen = 0;
 645         }
 646         cpuid = PCPU_GET(cpuid);
 647         /*
 648          * XXX: barrier/locking for active?
 649          *
 650          * Take a snapshot of active here, any further changes are ignored.
 651          * tlb update/invalidate should be harmless on inactive CPUs
 652          */
 653         active_cpus = pmap->pm_active;
 654         self = CPU_ISSET(cpuid, &active_cpus);
 655         CPU_CLR(cpuid, &active_cpus);
 656         /* Optimize for the case where this cpu is the only active one */
 657         if (CPU_EMPTY(&active_cpus)) {
 658                 if (self)
 659                         fn(arg);
 660         } else {
 661                 if (self)
 662                         CPU_SET(cpuid, &active_cpus);
 663                 smp_rendezvous_cpus(active_cpus, NULL, fn, NULL, arg);
 664         }
 665 out:
 666         sched_unpin();
 667 }
 668 #else /* !SMP */
 669 static __inline void
 670 pmap_call_on_active_cpus(pmap_t pmap, void (*fn)(void *), void *arg)
 671 {
 672         int     cpuid;
 673
 674         if (is_kernel_pmap(pmap)) {
 675                 fn(arg);
 676                 return;
 677         }
 678         cpuid = PCPU_GET(cpuid);
 679         if (!CPU_ISSET(cpuid, &pmap->pm_active))
 680                 pmap->pm_asid[cpuid].gen = 0;
 681         else
 682                 fn(arg);
 683 }
 684 #endif /* SMP */
 685
 686 static void
 687 pmap_invalidate_all(pmap_t pmap)
 688 {
 689
 690         pmap_call_on_active_cpus(pmap,
 691             (void (*)(void *))tlb_invalidate_all_user, pmap);
 692 }
 693
 694 struct pmap_invalidate_page_arg {
 695         pmap_t pmap;
 696         vm_offset_t va;
 697 };
 698
 699 static void
 700 pmap_invalidate_page_action(void *arg)
 701 {
 702         struct pmap_invalidate_page_arg *p = arg;
 703
 704         tlb_invalidate_address(p->pmap, p->va);
 705 }
 706
 707 static void
 708 pmap_invalidate_page(pmap_t pmap, vm_offset_t va)
 709 {
 710         struct pmap_invalidate_page_arg arg;
 711
 712         arg.pmap = pmap;
 713         arg.va = va;
 714         pmap_call_on_active_cpus(pmap, pmap_invalidate_page_action, &arg);
 715 }
 716
 717 struct pmap_invalidate_range_arg {
 718         pmap_t pmap;
 719         vm_offset_t sva;
 720         vm_offset_t eva;
 721 };
 722
 723 static void
 724 pmap_invalidate_range_action(void *arg)
 725 {
 726         struct pmap_invalidate_range_arg *p = arg;
 727
 728         tlb_invalidate_range(p->pmap, p->sva, p->eva);
 729 }
 730
 731 static void
 732 pmap_invalidate_range(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
 733 {
 734         struct pmap_invalidate_range_arg arg;
 735
 736         arg.pmap = pmap;
 737         arg.sva = sva;
 738         arg.eva = eva;
 739         pmap_call_on_active_cpus(pmap, pmap_invalidate_range_action, &arg);
 740 }
 741
 742 struct pmap_update_page_arg {
 743         pmap_t pmap;
 744         vm_offset_t va;
 745         pt_entry_t pte;
 746 };
 747
 748 static void
 749 pmap_update_page_action(void *arg)
 750 {
 751         struct pmap_update_page_arg *p = arg;
 752
 753         tlb_update(p->pmap, p->va, p->pte);
 754 }
 755
 756 static void
 757 pmap_update_page(pmap_t pmap, vm_offset_t va, pt_entry_t pte)
 758 {
 759         struct pmap_update_page_arg arg;
 760
 761         arg.pmap = pmap;
 762         arg.va = va;
 763         arg.pte = pte;
 764         pmap_call_on_active_cpus(pmap, pmap_update_page_action, &arg);
 765 }
 766
 767 /*
 768  *      Routine:        pmap_extract
 769  *      Function:
 770  *              Extract the physical page address associated
 771  *              with the given map/virtual_address pair.
 772  */
 773 vm_paddr_t
 774 pmap_extract(pmap_t pmap, vm_offset_t va)
 775 {
 776         pt_entry_t *pte;
 777         vm_offset_t retval = 0;
 778
 779         PMAP_LOCK(pmap);
 780         pte = pmap_pte(pmap, va);
 781         if (pte) {
 782                 retval = TLBLO_PTE_TO_PA(*pte) | (va & PAGE_MASK);
 783         }
 784         PMAP_UNLOCK(pmap);
 785         return (retval);
 786 }
 787
 788 /*
 789  *      Routine:        pmap_extract_and_hold
 790  *      Function:
 791  *              Atomically extract and hold the physical page
 792  *              with the given pmap and virtual address pair
 793  *              if that mapping permits the given protection.
 794  */
 795 vm_page_t
 796 pmap_extract_and_hold(pmap_t pmap, vm_offset_t va, vm_prot_t prot)
 797 {
 798         pt_entry_t pte, *ptep;
 799         vm_paddr_t pa, pte_pa;
 800         vm_page_t m;
 801
 802         m = NULL;
 803         pa = 0;
 804         PMAP_LOCK(pmap);
 805 retry:
 806         ptep = pmap_pte(pmap, va);
 807         if (ptep != NULL) {
 808                 pte = *ptep;
 809                 if (pte_test(&pte, PTE_V) && (!pte_test(&pte, PTE_RO) ||
 810                     (prot & VM_PROT_WRITE) == 0)) {
 811                         pte_pa = TLBLO_PTE_TO_PA(pte);
 812                         if (vm_page_pa_tryrelock(pmap, pte_pa, &pa))
 813                                 goto retry;
 814                         m = PHYS_TO_VM_PAGE(pte_pa);
 815                         vm_page_wire(m);
 816                 }
 817         }
 818         PA_UNLOCK_COND(pa);
 819         PMAP_UNLOCK(pmap);
 820         return (m);
 821 }
 822
 823 /***************************************************
 824  * Low level mapping routines.....
 825  ***************************************************/
 826
 827 /*
 828  * add a wired page to the kva
 829  */
 830 void
 831 pmap_kenter_attr(vm_offset_t va, vm_paddr_t pa, vm_memattr_t ma)
 832 {
 833         pt_entry_t *pte;
 834         pt_entry_t opte, npte;
 835
 836 #ifdef PMAP_DEBUG
 837         printf("pmap_kenter:  va: %p -> pa: %p\n", (void *)va, (void *)pa);
 838 #endif
 839
 840         pte = pmap_pte(kernel_pmap, va);
 841         opte = *pte;
 842         npte = TLBLO_PA_TO_PFN(pa) | PTE_C(ma) | PTE_D | PTE_V | PTE_G;
 843         *pte = npte;
 844         if (pte_test(&opte, PTE_V) && opte != npte)
 845                 pmap_update_page(kernel_pmap, va, npte);
 846 }
 847
 848 void
 849 pmap_kenter(vm_offset_t va, vm_paddr_t pa)
 850 {
 851
 852         KASSERT(is_cacheable_mem(pa),
 853                 ("pmap_kenter: memory at 0x%lx is not cacheable", (u_long)pa));
 854
 855         pmap_kenter_attr(va, pa, VM_MEMATTR_DEFAULT);
 856 }
 857
 858 void
 859 pmap_kenter_device(vm_offset_t va, vm_size_t size, vm_paddr_t pa)
 860 {
 861
 862         KASSERT((size & PAGE_MASK) == 0,
 863             ("%s: device mapping not page-sized", __func__));
 864
 865         for (; size > 0; size -= PAGE_SIZE) {
 866                 /*
 867                  * XXXCEM: this is somewhat inefficient on SMP systems in that
 868                  * every single page is individually TLB-invalidated via
 869                  * rendezvous (pmap_update_page()), instead of invalidating the
 870                  * entire range via a single rendezvous.
 871                  */
 872                 pmap_kenter_attr(va, pa, VM_MEMATTR_UNCACHEABLE);
 873                 va += PAGE_SIZE;
 874                 pa += PAGE_SIZE;
 875         }
 876 }
 877
 878 void
 879 pmap_kremove_device(vm_offset_t va, vm_size_t size)
 880 {
 881
 882         KASSERT((size & PAGE_MASK) == 0,
 883             ("%s: device mapping not page-sized", __func__));
 884
 885         /*
 886          * XXXCEM: Similar to pmap_kenter_device, this is inefficient on SMP,
 887          * in that pages are invalidated individually instead of a single range
 888          * rendezvous.
 889          */
 890         for (; size > 0; size -= PAGE_SIZE) {
 891                 pmap_kremove(va);
 892                 va += PAGE_SIZE;
 893         }
 894 }
 895
 896 /*
 897  * remove a page from the kernel pagetables
 898  */
 899  /* PMAP_INLINE */ void
 900 pmap_kremove(vm_offset_t va)
 901 {
 902         pt_entry_t *pte;
 903
 904         /*
 905          * Write back all caches from the page being destroyed
 906          */
 907         mips_dcache_wbinv_range_index(va, PAGE_SIZE);
 908
 909         pte = pmap_pte(kernel_pmap, va);
 910         *pte = PTE_G;
 911         pmap_invalidate_page(kernel_pmap, va);
 912 }
 913
 914 /*
 915  *      Used to map a range of physical addresses into kernel
 916  *      virtual address space.
 917  *
 918  *      The value passed in '*virt' is a suggested virtual address for
 919  *      the mapping. Architectures which can support a direct-mapped
 920  *      physical to virtual region can return the appropriate address
 921  *      within that region, leaving '*virt' unchanged. Other
 922  *      architectures should map the pages starting at '*virt' and
 923  *      update '*virt' with the first usable address after the mapped
 924  *      region.
 925  *
 926  *      Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
 927  */
 928 vm_offset_t
 929 pmap_map(vm_offset_t *virt, vm_paddr_t start, vm_paddr_t end, int prot)
 930 {
 931         vm_offset_t va, sva;
 932
 933         if (MIPS_DIRECT_MAPPABLE(end - 1))
 934                 return (MIPS_PHYS_TO_DIRECT(start));
 935
 936         va = sva = *virt;
 937         while (start < end) {
 938                 pmap_kenter(va, start);
 939                 va += PAGE_SIZE;
 940                 start += PAGE_SIZE;
 941         }
 942         *virt = va;
 943         return (sva);
 944 }
 945
 946 /*
 947  * Add a list of wired pages to the kva
 948  * this routine is only used for temporary
 949  * kernel mappings that do not need to have
 950  * page modification or references recorded.
 951  * Note that old mappings are simply written
 952  * over.  The page *must* be wired.
 953  */
 954 void
 955 pmap_qenter(vm_offset_t va, vm_page_t *m, int count)
 956 {
 957         int i;
 958         vm_offset_t origva = va;
 959
 960         for (i = 0; i < count; i++) {
 961                 pmap_flush_pvcache(m[i]);
 962                 pmap_kenter(va, VM_PAGE_TO_PHYS(m[i]));
 963                 va += PAGE_SIZE;
 964         }
 965
 966         mips_dcache_wbinv_range_index(origva, PAGE_SIZE*count);
 967 }
 968
 969 /*
 970  * this routine jerks page mappings from the
 971  * kernel -- it is meant only for temporary mappings.
 972  */
 973 void
 974 pmap_qremove(vm_offset_t va, int count)
 975 {
 976         pt_entry_t *pte;
 977         vm_offset_t origva;
 978
 979         if (count < 1)
 980                 return;
 981         mips_dcache_wbinv_range_index(va, PAGE_SIZE * count);
 982         origva = va;
 983         do {
 984                 pte = pmap_pte(kernel_pmap, va);
 985                 *pte = PTE_G;
 986                 va += PAGE_SIZE;
 987         } while (--count > 0);
 988         pmap_invalidate_range(kernel_pmap, origva, va);
 989 }
 990
 991 /***************************************************
 992  * Page table page management routines.....
 993  ***************************************************/
 994
 995 /*
 996  * Decrements a page table page's wire count, which is used to record the
 997  * number of valid page table entries within the page.  If the wire count
 998  * drops to zero, then the page table page is unmapped.  Returns TRUE if the
 999  * page table page was unmapped and FALSE otherwise.
1000  */
1001 static PMAP_INLINE boolean_t
1002 pmap_unwire_ptp(pmap_t pmap, vm_offset_t va, vm_page_t m)
1003 {
1004
1005         --m->wire_count;
1006         if (m->wire_count == 0) {
1007                 _pmap_unwire_ptp(pmap, va, m);
1008                 return (TRUE);
1009         } else
1010                 return (FALSE);
1011 }
1012
1013 static void
1014 _pmap_unwire_ptp(pmap_t pmap, vm_offset_t va, vm_page_t m)
1015 {
1016         pd_entry_t *pde;
1017
1018         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1019         /*
1020          * unmap the page table page
1021          */
1022 #ifdef __mips_n64
1023         if (m->pindex < NUPDE)
1024                 pde = pmap_pde(pmap, va);
1025         else
1026                 pde = pmap_segmap(pmap, va);
1027 #else
1028         pde = pmap_pde(pmap, va);
1029 #endif
1030         *pde = 0;
1031         pmap->pm_stats.resident_count--;
1032
1033 #ifdef __mips_n64
1034         if (m->pindex < NUPDE) {
1035                 pd_entry_t *pdp;
1036                 vm_page_t pdpg;
1037
1038                 /*
1039                  * Recursively decrement next level pagetable refcount
1040                  */
1041                 pdp = (pd_entry_t *)*pmap_segmap(pmap, va);
1042                 pdpg = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(pdp));
1043                 pmap_unwire_ptp(pmap, va, pdpg);
1044         }
1045 #endif
1046
1047         /*
1048          * If the page is finally unwired, simply free it.
1049          */
1050         vm_page_free_zero(m);
1051         vm_wire_sub(1);
1052 }
1053
1054 /*
1055  * After removing a page table entry, this routine is used to
1056  * conditionally free the page, and manage the hold/wire counts.
1057  */
1058 static int
1059 pmap_unuse_pt(pmap_t pmap, vm_offset_t va, pd_entry_t pde)
1060 {
1061         vm_page_t mpte;
1062
1063         if (va >= VM_MAXUSER_ADDRESS)
1064                 return (0);
1065         KASSERT(pde != 0, ("pmap_unuse_pt: pde != 0"));
1066         mpte = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(pde));
1067         return (pmap_unwire_ptp(pmap, va, mpte));
1068 }
1069
1070 void
1071 pmap_pinit0(pmap_t pmap)
1072 {
1073         int i;
1074
1075         PMAP_LOCK_INIT(pmap);
1076         pmap->pm_segtab = kernel_segmap;
1077         CPU_ZERO(&pmap->pm_active);
1078         for (i = 0; i < MAXCPU; i++) {
1079                 pmap->pm_asid[i].asid = PMAP_ASID_RESERVED;
1080                 pmap->pm_asid[i].gen = 0;
1081         }
1082         PCPU_SET(curpmap, pmap);
1083         TAILQ_INIT(&pmap->pm_pvchunk);
1084         bzero(&pmap->pm_stats, sizeof pmap->pm_stats);
1085 }
1086
1087 static void
1088 pmap_grow_direct_page(int req)
1089 {
1090
1091 #ifdef __mips_n64
1092         vm_wait(NULL);
1093 #else
1094         if (!vm_page_reclaim_contig(req, 1, 0, MIPS_KSEG0_LARGEST_PHYS,
1095             PAGE_SIZE, 0))
1096                 vm_wait(NULL);
1097 #endif
1098 }
1099
1100 static vm_page_t
1101 pmap_alloc_direct_page(unsigned int index, int req)
1102 {
1103         vm_page_t m;
1104
1105         m = vm_page_alloc_freelist(VM_FREELIST_DIRECT, req | VM_ALLOC_WIRED |
1106             VM_ALLOC_ZERO);
1107         if (m == NULL)
1108                 return (NULL);
1109
1110         if ((m->flags & PG_ZERO) == 0)
1111                 pmap_zero_page(m);
1112
1113         m->pindex = index;
1114         return (m);
1115 }
1116
1117 /*
1118  * Initialize a preallocated and zeroed pmap structure,
1119  * such as one in a vmspace structure.
1120  */
1121 int
1122 pmap_pinit(pmap_t pmap)
1123 {
1124         vm_offset_t ptdva;
1125         vm_page_t ptdpg;
1126         int i, req_class;
1127
1128         /*
1129          * allocate the page directory page
1130          */
1131         req_class = VM_ALLOC_NORMAL;
1132         while ((ptdpg = pmap_alloc_direct_page(NUSERPGTBLS, req_class)) ==
1133             NULL)
1134                 pmap_grow_direct_page(req_class);
1135
1136         ptdva = MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(ptdpg));
1137         pmap->pm_segtab = (pd_entry_t *)ptdva;
1138         CPU_ZERO(&pmap->pm_active);
1139         for (i = 0; i < MAXCPU; i++) {
1140                 pmap->pm_asid[i].asid = PMAP_ASID_RESERVED;
1141                 pmap->pm_asid[i].gen = 0;
1142         }
1143         TAILQ_INIT(&pmap->pm_pvchunk);
1144         bzero(&pmap->pm_stats, sizeof pmap->pm_stats);
1145
1146         return (1);
1147 }
1148
1149 /*
1150  * this routine is called if the page table page is not
1151  * mapped correctly.
1152  */
1153 static vm_page_t
1154 _pmap_allocpte(pmap_t pmap, unsigned ptepindex, u_int flags)
1155 {
1156         vm_offset_t pageva;
1157         vm_page_t m;
1158         int req_class;
1159
1160         /*
1161          * Find or fabricate a new pagetable page
1162          */
1163         req_class = VM_ALLOC_NORMAL;
1164         if ((m = pmap_alloc_direct_page(ptepindex, req_class)) == NULL) {
1165                 if ((flags & PMAP_ENTER_NOSLEEP) == 0) {
1166                         PMAP_UNLOCK(pmap);
1167                         rw_wunlock(&pvh_global_lock);
1168                         pmap_grow_direct_page(req_class);
1169                         rw_wlock(&pvh_global_lock);
1170                         PMAP_LOCK(pmap);
1171                 }
1172
1173                 /*
1174                  * Indicate the need to retry.  While waiting, the page
1175                  * table page may have been allocated.
1176                  */
1177                 return (NULL);
1178         }
1179
1180         /*
1181          * Map the pagetable page into the process address space, if it
1182          * isn't already there.
1183          */
1184         pageva = MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(m));
1185
1186 #ifdef __mips_n64
1187         if (ptepindex >= NUPDE) {
1188                 pmap->pm_segtab[ptepindex - NUPDE] = (pd_entry_t)pageva;
1189         } else {
1190                 pd_entry_t *pdep, *pde;
1191                 int segindex = ptepindex >> (SEGSHIFT - PDRSHIFT);
1192                 int pdeindex = ptepindex & (NPDEPG - 1);
1193                 vm_page_t pg;
1194
1195                 pdep = &pmap->pm_segtab[segindex];
1196                 if (*pdep == NULL) {
1197                         /* recurse for allocating page dir */
1198                         if (_pmap_allocpte(pmap, NUPDE + segindex,
1199                             flags) == NULL) {
1200                                 /* alloc failed, release current */
1201                                 vm_page_unwire_noq(m);
1202                                 vm_page_free_zero(m);
1203                                 return (NULL);
1204                         }
1205                 } else {
1206                         pg = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(*pdep));
1207                         pg->wire_count++;
1208                 }
1209                 /* Next level entry */
1210                 pde = (pd_entry_t *)*pdep;
1211                 pde[pdeindex] = (pd_entry_t)pageva;
1212         }
1213 #else
1214         pmap->pm_segtab[ptepindex] = (pd_entry_t)pageva;
1215 #endif
1216         pmap->pm_stats.resident_count++;
1217         return (m);
1218 }
1219
1220 static vm_page_t
1221 pmap_allocpte(pmap_t pmap, vm_offset_t va, u_int flags)
1222 {
1223         unsigned ptepindex;
1224         pd_entry_t *pde;
1225         vm_page_t m;
1226
1227         /*
1228          * Calculate pagetable page index
1229          */
1230         ptepindex = pmap_pde_pindex(va);
1231 retry:
1232         /*
1233          * Get the page directory entry
1234          */
1235         pde = pmap_pde(pmap, va);
1236
1237         /*
1238          * If the page table page is mapped, we just increment the hold
1239          * count, and activate it.
1240          */
1241         if (pde != NULL && *pde != NULL) {
1242                 m = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(*pde));
1243                 m->wire_count++;
1244         } else {
1245                 /*
1246                  * Here if the pte page isn't mapped, or if it has been
1247                  * deallocated.
1248                  */
1249                 m = _pmap_allocpte(pmap, ptepindex, flags);
1250                 if (m == NULL && (flags & PMAP_ENTER_NOSLEEP) == 0)
1251                         goto retry;
1252         }
1253         return (m);
1254 }
1255
1256
1257 /***************************************************
1258  * Pmap allocation/deallocation routines.
1259  ***************************************************/
1260
1261 /*
1262  * Release any resources held by the given physical map.
1263  * Called when a pmap initialized by pmap_pinit is being released.
1264  * Should only be called if the map contains no valid mappings.
1265  */
1266 void
1267 pmap_release(pmap_t pmap)
1268 {
1269         vm_offset_t ptdva;
1270         vm_page_t ptdpg;
1271
1272         KASSERT(pmap->pm_stats.resident_count == 0,
1273             ("pmap_release: pmap resident count %ld != 0",
1274             pmap->pm_stats.resident_count));
1275
1276         ptdva = (vm_offset_t)pmap->pm_segtab;
1277         ptdpg = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(ptdva));
1278
1279         vm_page_unwire_noq(ptdpg);
1280         vm_page_free_zero(ptdpg);
1281 }
1282
1283 /*
1284  * grow the number of kernel page table entries, if needed
1285  */
1286 void
1287 pmap_growkernel(vm_offset_t addr)
1288 {
1289         vm_page_t nkpg;
1290         pd_entry_t *pde, *pdpe;
1291         pt_entry_t *pte;
1292         int i, req_class;
1293
1294         mtx_assert(&kernel_map->system_mtx, MA_OWNED);
1295         req_class = VM_ALLOC_INTERRUPT;
1296         addr = roundup2(addr, NBSEG);
1297         if (addr - 1 >= vm_map_max(kernel_map))
1298                 addr = vm_map_max(kernel_map);
1299         while (kernel_vm_end < addr) {
1300                 pdpe = pmap_segmap(kernel_pmap, kernel_vm_end);
1301 #ifdef __mips_n64
1302                 if (*pdpe == 0) {
1303                         /* new intermediate page table entry */
1304                         nkpg = pmap_alloc_direct_page(nkpt, req_class);
1305                         if (nkpg == NULL)
1306                                 panic("pmap_growkernel: no memory to grow kernel");
1307                         *pdpe = (pd_entry_t)MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(nkpg));
1308                         continue; /* try again */
1309                 }
1310 #endif
1311                 pde = pmap_pdpe_to_pde(pdpe, kernel_vm_end);
1312                 if (*pde != 0) {
1313                         kernel_vm_end = (kernel_vm_end + NBPDR) & ~PDRMASK;
1314                         if (kernel_vm_end - 1 >= vm_map_max(kernel_map)) {
1315                                 kernel_vm_end = vm_map_max(kernel_map);
1316                                 break;
1317                         }
1318                         continue;
1319                 }
1320
1321                 /*
1322                  * This index is bogus, but out of the way
1323                  */
1324                 nkpg = pmap_alloc_direct_page(nkpt, req_class);
1325 #ifndef __mips_n64
1326                 if (nkpg == NULL && vm_page_reclaim_contig(req_class, 1,
1327                     0, MIPS_KSEG0_LARGEST_PHYS, PAGE_SIZE, 0))
1328                         nkpg = pmap_alloc_direct_page(nkpt, req_class);
1329 #endif
1330                 if (nkpg == NULL)
1331                         panic("pmap_growkernel: no memory to grow kernel");
1332                 nkpt++;
1333                 *pde = (pd_entry_t)MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(nkpg));
1334
1335                 /*
1336                  * The R[4-7]?00 stores only one copy of the Global bit in
1337                  * the translation lookaside buffer for each 2 page entry.
1338                  * Thus invalid entrys must have the Global bit set so when
1339                  * Entry LO and Entry HI G bits are anded together they will
1340                  * produce a global bit to store in the tlb.
1341                  */
1342                 pte = (pt_entry_t *)*pde;
1343                 for (i = 0; i < NPTEPG; i++)
1344                         pte[i] = PTE_G;
1345
1346                 kernel_vm_end = (kernel_vm_end + NBPDR) & ~PDRMASK;
1347                 if (kernel_vm_end - 1 >= vm_map_max(kernel_map)) {
1348                         kernel_vm_end = vm_map_max(kernel_map);
1349                         break;
1350                 }
1351         }
1352 }
1353
1354 /***************************************************
1355  * page management routines.
1356  ***************************************************/
1357
1358 CTASSERT(sizeof(struct pv_chunk) == PAGE_SIZE);
1359 #ifdef __mips_n64
1360 CTASSERT(_NPCM == 3);
1361 CTASSERT(_NPCPV == 168);
1362 #else
1363 CTASSERT(_NPCM == 11);
1364 CTASSERT(_NPCPV == 336);
1365 #endif
1366
1367 static __inline struct pv_chunk *
1368 pv_to_chunk(pv_entry_t pv)
1369 {
1370
1371         return ((struct pv_chunk *)((uintptr_t)pv & ~(uintptr_t)PAGE_MASK));
1372 }
1373
1374 #define PV_PMAP(pv) (pv_to_chunk(pv)->pc_pmap)
1375
1376 #ifdef __mips_n64
1377 #define PC_FREE0_1      0xfffffffffffffffful
1378 #define PC_FREE2        0x000000fffffffffful
1379 #else
1380 #define PC_FREE0_9      0xfffffffful    /* Free values for index 0 through 9 */
1381 #define PC_FREE10       0x0000fffful    /* Free values for index 10 */
1382 #endif
1383
1384 static const u_long pc_freemask[_NPCM] = {
1385 #ifdef __mips_n64
1386         PC_FREE0_1, PC_FREE0_1, PC_FREE2
1387 #else
1388         PC_FREE0_9, PC_FREE0_9, PC_FREE0_9,
1389         PC_FREE0_9, PC_FREE0_9, PC_FREE0_9,
1390         PC_FREE0_9, PC_FREE0_9, PC_FREE0_9,
1391         PC_FREE0_9, PC_FREE10
1392 #endif
1393 };
1394
1395 static SYSCTL_NODE(_vm, OID_AUTO, pmap, CTLFLAG_RD, 0, "VM/pmap parameters");
1396
1397 SYSCTL_INT(_vm_pmap, OID_AUTO, pv_entry_count, CTLFLAG_RD, &pv_entry_count, 0,
1398     "Current number of pv entries");
1399
1400 #ifdef PV_STATS
1401 static int pc_chunk_count, pc_chunk_allocs, pc_chunk_frees, pc_chunk_tryfail;
1402
1403 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_count, CTLFLAG_RD, &pc_chunk_count, 0,
1404     "Current number of pv entry chunks");
1405 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_allocs, CTLFLAG_RD, &pc_chunk_allocs, 0,
1406     "Current number of pv entry chunks allocated");
1407 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_frees, CTLFLAG_RD, &pc_chunk_frees, 0,
1408     "Current number of pv entry chunks frees");
1409 SYSCTL_INT(_vm_pmap, OID_AUTO, pc_chunk_tryfail, CTLFLAG_RD, &pc_chunk_tryfail, 0,
1410     "Number of times tried to get a chunk page but failed.");
1411
1412 static long pv_entry_frees, pv_entry_allocs;
1413 static int pv_entry_spare;
1414
1415 SYSCTL_LONG(_vm_pmap, OID_AUTO, pv_entry_frees, CTLFLAG_RD, &pv_entry_frees, 0,
1416     "Current number of pv entry frees");
1417 SYSCTL_LONG(_vm_pmap, OID_AUTO, pv_entry_allocs, CTLFLAG_RD, &pv_entry_allocs, 0,
1418     "Current number of pv entry allocs");
1419 SYSCTL_INT(_vm_pmap, OID_AUTO, pv_entry_spare, CTLFLAG_RD, &pv_entry_spare, 0,
1420     "Current number of spare pv entries");
1421 #endif
1422
1423 /*
1424  * We are in a serious low memory condition.  Resort to
1425  * drastic measures to free some pages so we can allocate
1426  * another pv entry chunk.
1427  */
1428 static vm_page_t
1429 pmap_pv_reclaim(pmap_t locked_pmap)
1430 {
1431         struct pch newtail;
1432         struct pv_chunk *pc;
1433         pd_entry_t *pde;
1434         pmap_t pmap;
1435         pt_entry_t *pte, oldpte;
1436         pv_entry_t pv;
1437         vm_offset_t va;
1438         vm_page_t m, m_pc;
1439         u_long inuse;
1440         int bit, field, freed, idx;
1441
1442         PMAP_LOCK_ASSERT(locked_pmap, MA_OWNED);
1443         pmap = NULL;
1444         m_pc = NULL;
1445         TAILQ_INIT(&newtail);
1446         while ((pc = TAILQ_FIRST(&pv_chunks)) != NULL) {
1447                 TAILQ_REMOVE(&pv_chunks, pc, pc_lru);
1448                 if (pmap != pc->pc_pmap) {
1449                         if (pmap != NULL) {
1450                                 pmap_invalidate_all(pmap);
1451                                 if (pmap != locked_pmap)
1452                                         PMAP_UNLOCK(pmap);
1453                         }
1454                         pmap = pc->pc_pmap;
1455                         /* Avoid deadlock and lock recursion. */
1456                         if (pmap > locked_pmap)
1457                                 PMAP_LOCK(pmap);
1458                         else if (pmap != locked_pmap && !PMAP_TRYLOCK(pmap)) {
1459                                 pmap = NULL;
1460                                 TAILQ_INSERT_TAIL(&newtail, pc, pc_lru);
1461                                 continue;
1462                         }
1463                 }
1464
1465                 /*
1466                  * Destroy every non-wired, 4 KB page mapping in the chunk.
1467                  */
1468                 freed = 0;
1469                 for (field = 0; field < _NPCM; field++) {
1470                         for (inuse = ~pc->pc_map[field] & pc_freemask[field];
1471                             inuse != 0; inuse &= ~(1UL << bit)) {
1472                                 bit = ffsl(inuse) - 1;
1473                                 idx = field * sizeof(inuse) * NBBY + bit;
1474                                 pv = &pc->pc_pventry[idx];
1475                                 va = pv->pv_va;
1476                                 pde = pmap_pde(pmap, va);
1477                                 KASSERT(pde != NULL && *pde != 0,
1478                                     ("pmap_pv_reclaim: pde"));
1479                                 pte = pmap_pde_to_pte(pde, va);
1480                                 oldpte = *pte;
1481                                 if (pte_test(&oldpte, PTE_W))
1482                                         continue;
1483                                 if (is_kernel_pmap(pmap))
1484                                         *pte = PTE_G;
1485                                 else
1486                                         *pte = 0;
1487                                 m = PHYS_TO_VM_PAGE(TLBLO_PTE_TO_PA(oldpte));
1488                                 if (pte_test(&oldpte, PTE_D))
1489                                         vm_page_dirty(m);
1490                                 if (m->md.pv_flags & PV_TABLE_REF)
1491                                         vm_page_aflag_set(m, PGA_REFERENCED);
1492                                 m->md.pv_flags &= ~PV_TABLE_REF;
1493                                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_list);
1494                                 if (TAILQ_EMPTY(&m->md.pv_list))
1495                                         vm_page_aflag_clear(m, PGA_WRITEABLE);
1496                                 pc->pc_map[field] |= 1UL << bit;
1497                                 pmap_unuse_pt(pmap, va, *pde);
1498                                 freed++;
1499                         }
1500                 }
1501                 if (freed == 0) {
1502                         TAILQ_INSERT_TAIL(&newtail, pc, pc_lru);
1503                         continue;
1504                 }
1505                 /* Every freed mapping is for a 4 KB page. */
1506                 pmap->pm_stats.resident_count -= freed;
1507                 PV_STAT(pv_entry_frees += freed);
1508                 PV_STAT(pv_entry_spare += freed);
1509                 pv_entry_count -= freed;
1510                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1511                 for (field = 0; field < _NPCM; field++)
1512                         if (pc->pc_map[field] != pc_freemask[field]) {
1513                                 TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc,
1514                                     pc_list);
1515                                 TAILQ_INSERT_TAIL(&newtail, pc, pc_lru);
1516
1517                                 /*
1518                                  * One freed pv entry in locked_pmap is
1519                                  * sufficient.
1520                                  */
1521                                 if (pmap == locked_pmap)
1522                                         goto out;
1523                                 break;
1524                         }
1525                 if (field == _NPCM) {
1526                         PV_STAT(pv_entry_spare -= _NPCPV);
1527                         PV_STAT(pc_chunk_count--);
1528                         PV_STAT(pc_chunk_frees++);
1529                         /* Entire chunk is free; return it. */
1530                         m_pc = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS(
1531                             (vm_offset_t)pc));
1532                         dump_drop_page(m_pc->phys_addr);
1533                         break;
1534                 }
1535         }
1536 out:
1537         TAILQ_CONCAT(&pv_chunks, &newtail, pc_lru);
1538         if (pmap != NULL) {
1539                 pmap_invalidate_all(pmap);
1540                 if (pmap != locked_pmap)
1541                         PMAP_UNLOCK(pmap);
1542         }
1543         return (m_pc);
1544 }
1545
1546 /*
1547  * free the pv_entry back to the free list
1548  */
1549 static void
1550 free_pv_entry(pmap_t pmap, pv_entry_t pv)
1551 {
1552         struct pv_chunk *pc;
1553         int bit, field, idx;
1554
1555         rw_assert(&pvh_global_lock, RA_WLOCKED);
1556         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1557         PV_STAT(pv_entry_frees++);
1558         PV_STAT(pv_entry_spare++);
1559         pv_entry_count--;
1560         pc = pv_to_chunk(pv);
1561         idx = pv - &pc->pc_pventry[0];
1562         field = idx / (sizeof(u_long) * NBBY);
1563         bit = idx % (sizeof(u_long) * NBBY);
1564         pc->pc_map[field] |= 1ul << bit;
1565         for (idx = 0; idx < _NPCM; idx++)
1566                 if (pc->pc_map[idx] != pc_freemask[idx]) {
1567                         /*
1568                          * 98% of the time, pc is already at the head of the
1569                          * list.  If it isn't already, move it to the head.
1570                          */
1571                         if (__predict_false(TAILQ_FIRST(&pmap->pm_pvchunk) !=
1572                             pc)) {
1573                                 TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1574                                 TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc,
1575                                     pc_list);
1576                         }
1577                         return;
1578                 }
1579         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1580         free_pv_chunk(pc);
1581 }
1582
1583 static void
1584 free_pv_chunk(struct pv_chunk *pc)
1585 {
1586         vm_page_t m;
1587
1588         TAILQ_REMOVE(&pv_chunks, pc, pc_lru);
1589         PV_STAT(pv_entry_spare -= _NPCPV);
1590         PV_STAT(pc_chunk_count--);
1591         PV_STAT(pc_chunk_frees++);
1592         /* entire chunk is free, return it */
1593         m = PHYS_TO_VM_PAGE(MIPS_DIRECT_TO_PHYS((vm_offset_t)pc));
1594         dump_drop_page(m->phys_addr);
1595         vm_page_unwire_noq(m);
1596         vm_page_free(m);
1597 }
1598
1599 /*
1600  * get a new pv_entry, allocating a block from the system
1601  * when needed.
1602  */
1603 static pv_entry_t
1604 get_pv_entry(pmap_t pmap, boolean_t try)
1605 {
1606         struct pv_chunk *pc;
1607         pv_entry_t pv;
1608         vm_page_t m;
1609         int bit, field, idx;
1610
1611         rw_assert(&pvh_global_lock, RA_WLOCKED);
1612         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1613         PV_STAT(pv_entry_allocs++);
1614         pv_entry_count++;
1615 retry:
1616         pc = TAILQ_FIRST(&pmap->pm_pvchunk);
1617         if (pc != NULL) {
1618                 for (field = 0; field < _NPCM; field++) {
1619                         if (pc->pc_map[field]) {
1620                                 bit = ffsl(pc->pc_map[field]) - 1;
1621                                 break;
1622                         }
1623                 }
1624                 if (field < _NPCM) {
1625                         idx = field * sizeof(pc->pc_map[field]) * NBBY + bit;
1626                         pv = &pc->pc_pventry[idx];
1627                         pc->pc_map[field] &= ~(1ul << bit);
1628                         /* If this was the last item, move it to tail */
1629                         for (field = 0; field < _NPCM; field++)
1630                                 if (pc->pc_map[field] != 0) {
1631                                         PV_STAT(pv_entry_spare--);
1632                                         return (pv);    /* not full, return */
1633                                 }
1634                         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
1635                         TAILQ_INSERT_TAIL(&pmap->pm_pvchunk, pc, pc_list);
1636                         PV_STAT(pv_entry_spare--);
1637                         return (pv);
1638                 }
1639         }
1640         /* No free items, allocate another chunk */
1641         m = vm_page_alloc_freelist(VM_FREELIST_DIRECT, VM_ALLOC_NORMAL |
1642             VM_ALLOC_WIRED);
1643         if (m == NULL) {
1644                 if (try) {
1645                         pv_entry_count--;
1646                         PV_STAT(pc_chunk_tryfail++);
1647                         return (NULL);
1648                 }
1649                 m = pmap_pv_reclaim(pmap);
1650                 if (m == NULL)
1651                         goto retry;
1652         }
1653         PV_STAT(pc_chunk_count++);
1654         PV_STAT(pc_chunk_allocs++);
1655         dump_add_page(m->phys_addr);
1656         pc = (struct pv_chunk *)MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(m));
1657         pc->pc_pmap = pmap;
1658         pc->pc_map[0] = pc_freemask[0] & ~1ul;  /* preallocated bit 0 */
1659         for (field = 1; field < _NPCM; field++)
1660                 pc->pc_map[field] = pc_freemask[field];
1661         TAILQ_INSERT_TAIL(&pv_chunks, pc, pc_lru);
1662         pv = &pc->pc_pventry[0];
1663         TAILQ_INSERT_HEAD(&pmap->pm_pvchunk, pc, pc_list);
1664         PV_STAT(pv_entry_spare += _NPCPV - 1);
1665         return (pv);
1666 }
1667
1668 static pv_entry_t
1669 pmap_pvh_remove(struct md_page *pvh, pmap_t pmap, vm_offset_t va)
1670 {
1671         pv_entry_t pv;
1672
1673         rw_assert(&pvh_global_lock, RA_WLOCKED);
1674         TAILQ_FOREACH(pv, &pvh->pv_list, pv_list) {
1675                 if (pmap == PV_PMAP(pv) && va == pv->pv_va) {
1676                         TAILQ_REMOVE(&pvh->pv_list, pv, pv_list);
1677                         break;
1678                 }
1679         }
1680         return (pv);
1681 }
1682
1683 static void
1684 pmap_pvh_free(struct md_page *pvh, pmap_t pmap, vm_offset_t va)
1685 {
1686         pv_entry_t pv;
1687
1688         pv = pmap_pvh_remove(pvh, pmap, va);
1689         KASSERT(pv != NULL, ("pmap_pvh_free: pv not found, pa %lx va %lx",
1690              (u_long)VM_PAGE_TO_PHYS(__containerof(pvh, struct vm_page, md)),
1691              (u_long)va));
1692         free_pv_entry(pmap, pv);
1693 }
1694
1695 static void
1696 pmap_remove_entry(pmap_t pmap, vm_page_t m, vm_offset_t va)
1697 {
1698
1699         rw_assert(&pvh_global_lock, RA_WLOCKED);
1700         pmap_pvh_free(&m->md, pmap, va);
1701         if (TAILQ_EMPTY(&m->md.pv_list))
1702                 vm_page_aflag_clear(m, PGA_WRITEABLE);
1703 }
1704
1705 /*
1706  * Conditionally create a pv entry.
1707  */
1708 static boolean_t
1709 pmap_try_insert_pv_entry(pmap_t pmap, vm_page_t mpte, vm_offset_t va,
1710     vm_page_t m)
1711 {
1712         pv_entry_t pv;
1713
1714         rw_assert(&pvh_global_lock, RA_WLOCKED);
1715         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1716         if ((pv = get_pv_entry(pmap, TRUE)) != NULL) {
1717                 pv->pv_va = va;
1718                 TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_list);
1719                 return (TRUE);
1720         } else
1721                 return (FALSE);
1722 }
1723
1724 /*
1725  * pmap_remove_pte: do the things to unmap a page in a process
1726  */
1727 static int
1728 pmap_remove_pte(struct pmap *pmap, pt_entry_t *ptq, vm_offset_t va,
1729     pd_entry_t pde)
1730 {
1731         pt_entry_t oldpte;
1732         vm_page_t m;
1733         vm_paddr_t pa;
1734
1735         rw_assert(&pvh_global_lock, RA_WLOCKED);
1736         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1737
1738         /*
1739          * Write back all cache lines from the page being unmapped.
1740          */
1741         mips_dcache_wbinv_range_index(va, PAGE_SIZE);
1742
1743         oldpte = *ptq;
1744         if (is_kernel_pmap(pmap))
1745                 *ptq = PTE_G;
1746         else
1747                 *ptq = 0;
1748
1749         if (pte_test(&oldpte, PTE_W))
1750                 pmap->pm_stats.wired_count -= 1;
1751
1752         pmap->pm_stats.resident_count -= 1;
1753
1754         if (pte_test(&oldpte, PTE_MANAGED)) {
1755                 pa = TLBLO_PTE_TO_PA(oldpte);
1756                 m = PHYS_TO_VM_PAGE(pa);
1757                 if (pte_test(&oldpte, PTE_D)) {
1758                         KASSERT(!pte_test(&oldpte, PTE_RO),
1759                             ("%s: modified page not writable: va: %p, pte: %#jx",
1760                             __func__, (void *)va, (uintmax_t)oldpte));
1761                         vm_page_dirty(m);
1762                 }
1763                 if (m->md.pv_flags & PV_TABLE_REF)
1764                         vm_page_aflag_set(m, PGA_REFERENCED);
1765                 m->md.pv_flags &= ~PV_TABLE_REF;
1766
1767                 pmap_remove_entry(pmap, m, va);
1768         }
1769         return (pmap_unuse_pt(pmap, va, pde));
1770 }
1771
1772 /*
1773  * Remove a single page from a process address space
1774  */
1775 static void
1776 pmap_remove_page(struct pmap *pmap, vm_offset_t va)
1777 {
1778         pd_entry_t *pde;
1779         pt_entry_t *ptq;
1780
1781         rw_assert(&pvh_global_lock, RA_WLOCKED);
1782         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1783         pde = pmap_pde(pmap, va);
1784         if (pde == NULL || *pde == 0)
1785                 return;
1786         ptq = pmap_pde_to_pte(pde, va);
1787
1788         /*
1789          * If there is no pte for this address, just skip it!
1790          */
1791         if (!pte_test(ptq, PTE_V))
1792                 return;
1793
1794         (void)pmap_remove_pte(pmap, ptq, va, *pde);
1795         pmap_invalidate_page(pmap, va);
1796 }
1797
1798 /*
1799  *      Remove the given range of addresses from the specified map.
1800  *
1801  *      It is assumed that the start and end are properly
1802  *      rounded to the page size.
1803  */
1804 void
1805 pmap_remove(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
1806 {
1807         pd_entry_t *pde, *pdpe;
1808         pt_entry_t *pte;
1809         vm_offset_t va, va_next;
1810
1811         /*
1812          * Perform an unsynchronized read.  This is, however, safe.
1813          */
1814         if (pmap->pm_stats.resident_count == 0)
1815                 return;
1816
1817         rw_wlock(&pvh_global_lock);
1818         PMAP_LOCK(pmap);
1819
1820         /*
1821          * special handling of removing one page.  a very common operation
1822          * and easy to short circuit some code.
1823          */
1824         if ((sva + PAGE_SIZE) == eva) {
1825                 pmap_remove_page(pmap, sva);
1826                 goto out;
1827         }
1828         for (; sva < eva; sva = va_next) {
1829                 pdpe = pmap_segmap(pmap, sva);
1830 #ifdef __mips_n64
1831                 if (*pdpe == 0) {
1832                         va_next = (sva + NBSEG) & ~SEGMASK;
1833                         if (va_next < sva)
1834                                 va_next = eva;
1835                         continue;
1836                 }
1837 #endif
1838                 va_next = (sva + NBPDR) & ~PDRMASK;
1839                 if (va_next < sva)
1840                         va_next = eva;
1841
1842                 pde = pmap_pdpe_to_pde(pdpe, sva);
1843                 if (*pde == NULL)
1844                         continue;
1845
1846                 /*
1847                  * Limit our scan to either the end of the va represented
1848                  * by the current page table page, or to the end of the
1849                  * range being removed.
1850                  */
1851                 if (va_next > eva)
1852                         va_next = eva;
1853
1854                 va = va_next;
1855                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
1856                     sva += PAGE_SIZE) {
1857                         if (!pte_test(pte, PTE_V)) {
1858                                 if (va != va_next) {
1859                                         pmap_invalidate_range(pmap, va, sva);
1860                                         va = va_next;
1861                                 }
1862                                 continue;
1863                         }
1864                         if (va == va_next)
1865                                 va = sva;
1866                         if (pmap_remove_pte(pmap, pte, sva, *pde)) {
1867                                 sva += PAGE_SIZE;
1868                                 break;
1869                         }
1870                 }
1871                 if (va != va_next)
1872                         pmap_invalidate_range(pmap, va, sva);
1873         }
1874 out:
1875         rw_wunlock(&pvh_global_lock);
1876         PMAP_UNLOCK(pmap);
1877 }
1878
1879 /*
1880  *      Routine:        pmap_remove_all
1881  *      Function:
1882  *              Removes this physical page from
1883  *              all physical maps in which it resides.
1884  *              Reflects back modify bits to the pager.
1885  *
1886  *      Notes:
1887  *              Original versions of this routine were very
1888  *              inefficient because they iteratively called
1889  *              pmap_remove (slow...)
1890  */
1891
1892 void
1893 pmap_remove_all(vm_page_t m)
1894 {
1895         pv_entry_t pv;
1896         pmap_t pmap;
1897         pd_entry_t *pde;
1898         pt_entry_t *pte, tpte;
1899
1900         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1901             ("pmap_remove_all: page %p is not managed", m));
1902         rw_wlock(&pvh_global_lock);
1903
1904         if (m->md.pv_flags & PV_TABLE_REF)
1905                 vm_page_aflag_set(m, PGA_REFERENCED);
1906
1907         while ((pv = TAILQ_FIRST(&m->md.pv_list)) != NULL) {
1908                 pmap = PV_PMAP(pv);
1909                 PMAP_LOCK(pmap);
1910
1911                 /*
1912                  * If it's last mapping writeback all caches from
1913                  * the page being destroyed
1914                  */
1915                 if (TAILQ_NEXT(pv, pv_list) == NULL)
1916                         mips_dcache_wbinv_range_index(pv->pv_va, PAGE_SIZE);
1917
1918                 pmap->pm_stats.resident_count--;
1919
1920                 pde = pmap_pde(pmap, pv->pv_va);
1921                 KASSERT(pde != NULL && *pde != 0, ("pmap_remove_all: pde"));
1922                 pte = pmap_pde_to_pte(pde, pv->pv_va);
1923
1924                 tpte = *pte;
1925                 if (is_kernel_pmap(pmap))
1926                         *pte = PTE_G;
1927                 else
1928                         *pte = 0;
1929
1930                 if (pte_test(&tpte, PTE_W))
1931                         pmap->pm_stats.wired_count--;
1932
1933                 /*
1934                  * Update the vm_page_t clean and reference bits.
1935                  */
1936                 if (pte_test(&tpte, PTE_D)) {
1937                         KASSERT(!pte_test(&tpte, PTE_RO),
1938                             ("%s: modified page not writable: va: %p, pte: %#jx",
1939                             __func__, (void *)pv->pv_va, (uintmax_t)tpte));
1940                         vm_page_dirty(m);
1941                 }
1942                 pmap_invalidate_page(pmap, pv->pv_va);
1943
1944                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_list);
1945                 pmap_unuse_pt(pmap, pv->pv_va, *pde);
1946                 free_pv_entry(pmap, pv);
1947                 PMAP_UNLOCK(pmap);
1948         }
1949
1950         vm_page_aflag_clear(m, PGA_WRITEABLE);
1951         m->md.pv_flags &= ~PV_TABLE_REF;
1952         rw_wunlock(&pvh_global_lock);
1953 }
1954
1955 /*
1956  *      Set the physical protection on the
1957  *      specified range of this map as requested.
1958  */
1959 void
1960 pmap_protect(pmap_t pmap, vm_offset_t sva, vm_offset_t eva, vm_prot_t prot)
1961 {
1962         pt_entry_t pbits, *pte;
1963         pd_entry_t *pde, *pdpe;
1964         vm_offset_t va, va_next;
1965         vm_paddr_t pa;
1966         vm_page_t m;
1967
1968         if ((prot & VM_PROT_READ) == VM_PROT_NONE) {
1969                 pmap_remove(pmap, sva, eva);
1970                 return;
1971         }
1972         if (prot & VM_PROT_WRITE)
1973                 return;
1974
1975         PMAP_LOCK(pmap);
1976         for (; sva < eva; sva = va_next) {
1977                 pdpe = pmap_segmap(pmap, sva);
1978 #ifdef __mips_n64
1979                 if (*pdpe == 0) {
1980                         va_next = (sva + NBSEG) & ~SEGMASK;
1981                         if (va_next < sva)
1982                                 va_next = eva;
1983                         continue;
1984                 }
1985 #endif
1986                 va_next = (sva + NBPDR) & ~PDRMASK;
1987                 if (va_next < sva)
1988                         va_next = eva;
1989
1990                 pde = pmap_pdpe_to_pde(pdpe, sva);
1991                 if (*pde == NULL)
1992                         continue;
1993
1994                 /*
1995                  * Limit our scan to either the end of the va represented
1996                  * by the current page table page, or to the end of the
1997                  * range being write protected.
1998                  */
1999                 if (va_next > eva)
2000                         va_next = eva;
2001
2002                 va = va_next;
2003                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
2004                     sva += PAGE_SIZE) {
2005                         pbits = *pte;
2006                         if (!pte_test(&pbits, PTE_V) || pte_test(&pbits,
2007                             PTE_RO)) {
2008                                 if (va != va_next) {
2009                                         pmap_invalidate_range(pmap, va, sva);
2010                                         va = va_next;
2011                                 }
2012                                 continue;
2013                         }
2014                         pte_set(&pbits, PTE_RO);
2015                         if (pte_test(&pbits, PTE_D)) {
2016                                 pte_clear(&pbits, PTE_D);
2017                                 if (pte_test(&pbits, PTE_MANAGED)) {
2018                                         pa = TLBLO_PTE_TO_PA(pbits);
2019                                         m = PHYS_TO_VM_PAGE(pa);
2020                                         vm_page_dirty(m);
2021                                 }
2022                                 if (va == va_next)
2023                                         va = sva;
2024                         } else {
2025                                 /*
2026                                  * Unless PTE_D is set, any TLB entries
2027                                  * mapping "sva" don't allow write access, so
2028                                  * they needn't be invalidated.
2029                                  */
2030                                 if (va != va_next) {
2031                                         pmap_invalidate_range(pmap, va, sva);
2032                                         va = va_next;
2033                                 }
2034                         }
2035                         *pte = pbits;
2036                 }
2037                 if (va != va_next)
2038                         pmap_invalidate_range(pmap, va, sva);
2039         }
2040         PMAP_UNLOCK(pmap);
2041 }
2042
2043 /*
2044  *      Insert the given physical page (p) at
2045  *      the specified virtual address (v) in the
2046  *      target physical map with the protection requested.
2047  *
2048  *      If specified, the page will be wired down, meaning
2049  *      that the related pte can not be reclaimed.
2050  *
2051  *      NB:  This is the only routine which MAY NOT lazy-evaluate
2052  *      or lose information.  That is, this routine must actually
2053  *      insert this page into the given map NOW.
2054  */
2055 int
2056 pmap_enter(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot,
2057     u_int flags, int8_t psind __unused)
2058 {
2059         vm_paddr_t pa, opa;
2060         pt_entry_t *pte;
2061         pt_entry_t origpte, newpte;
2062         pv_entry_t pv;
2063         vm_page_t mpte, om;
2064
2065         va &= ~PAGE_MASK;
2066         KASSERT(va <= VM_MAX_KERNEL_ADDRESS, ("pmap_enter: toobig"));
2067         KASSERT((m->oflags & VPO_UNMANAGED) != 0 || va < kmi.clean_sva ||
2068             va >= kmi.clean_eva,
2069             ("pmap_enter: managed mapping within the clean submap"));
2070         if ((m->oflags & VPO_UNMANAGED) == 0 && !vm_page_xbusied(m))
2071                 VM_OBJECT_ASSERT_LOCKED(m->object);
2072         pa = VM_PAGE_TO_PHYS(m);
2073         newpte = TLBLO_PA_TO_PFN(pa) | init_pte_prot(m, flags, prot);
2074         if ((flags & PMAP_ENTER_WIRED) != 0)
2075                 newpte |= PTE_W;
2076         if (is_kernel_pmap(pmap))
2077                 newpte |= PTE_G;
2078         PMAP_PTE_SET_CACHE_BITS(newpte, pa, m);
2079         if ((m->oflags & VPO_UNMANAGED) == 0)
2080                 newpte |= PTE_MANAGED;
2081
2082         mpte = NULL;
2083
2084         rw_wlock(&pvh_global_lock);
2085         PMAP_LOCK(pmap);
2086
2087         /*
2088          * In the case that a page table page is not resident, we are
2089          * creating it here.
2090          */
2091         if (va < VM_MAXUSER_ADDRESS) {
2092                 mpte = pmap_allocpte(pmap, va, flags);
2093                 if (mpte == NULL) {
2094                         KASSERT((flags & PMAP_ENTER_NOSLEEP) != 0,
2095                             ("pmap_allocpte failed with sleep allowed"));
2096                         rw_wunlock(&pvh_global_lock);
2097                         PMAP_UNLOCK(pmap);
2098                         return (KERN_RESOURCE_SHORTAGE);
2099                 }
2100         }
2101         pte = pmap_pte(pmap, va);
2102
2103         /*
2104          * Page Directory table entry not valid, we need a new PT page
2105          */
2106         if (pte == NULL) {
2107                 panic("pmap_enter: invalid page directory, pdir=%p, va=%p",
2108                     (void *)pmap->pm_segtab, (void *)va);
2109         }
2110
2111         origpte = *pte;
2112         KASSERT(!pte_test(&origpte, PTE_D | PTE_RO | PTE_V),
2113             ("pmap_enter: modified page not writable: va: %p, pte: %#jx",
2114             (void *)va, (uintmax_t)origpte));
2115         opa = TLBLO_PTE_TO_PA(origpte);
2116
2117         /*
2118          * Mapping has not changed, must be protection or wiring change.
2119          */
2120         if (pte_test(&origpte, PTE_V) && opa == pa) {
2121                 /*
2122                  * Wiring change, just update stats. We don't worry about
2123                  * wiring PT pages as they remain resident as long as there
2124                  * are valid mappings in them. Hence, if a user page is
2125                  * wired, the PT page will be also.
2126                  */
2127                 if (pte_test(&newpte, PTE_W) && !pte_test(&origpte, PTE_W))
2128                         pmap->pm_stats.wired_count++;
2129                 else if (!pte_test(&newpte, PTE_W) && pte_test(&origpte,
2130                     PTE_W))
2131                         pmap->pm_stats.wired_count--;
2132
2133                 /*
2134                  * Remove extra pte reference
2135                  */
2136                 if (mpte)
2137                         mpte->wire_count--;
2138
2139                 if (pte_test(&origpte, PTE_MANAGED)) {
2140                         m->md.pv_flags |= PV_TABLE_REF;
2141                         if (!pte_test(&newpte, PTE_RO))
2142                                 vm_page_aflag_set(m, PGA_WRITEABLE);
2143                 }
2144                 goto validate;
2145         }
2146
2147         pv = NULL;
2148
2149         /*
2150          * Mapping has changed, invalidate old range and fall through to
2151          * handle validating new mapping.
2152          */
2153         if (opa) {
2154                 if (is_kernel_pmap(pmap))
2155                         *pte = PTE_G;
2156                 else
2157                         *pte = 0;
2158                 if (pte_test(&origpte, PTE_W))
2159                         pmap->pm_stats.wired_count--;
2160                 if (pte_test(&origpte, PTE_MANAGED)) {
2161                         om = PHYS_TO_VM_PAGE(opa);
2162                         if (pte_test(&origpte, PTE_D))
2163                                 vm_page_dirty(om);
2164                         if ((om->md.pv_flags & PV_TABLE_REF) != 0) {
2165                                 om->md.pv_flags &= ~PV_TABLE_REF;
2166                                 vm_page_aflag_set(om, PGA_REFERENCED);
2167                         }
2168                         pv = pmap_pvh_remove(&om->md, pmap, va);
2169                         if (!pte_test(&newpte, PTE_MANAGED))
2170                                 free_pv_entry(pmap, pv);
2171                         if ((om->aflags & PGA_WRITEABLE) != 0 &&
2172                             TAILQ_EMPTY(&om->md.pv_list))
2173                                 vm_page_aflag_clear(om, PGA_WRITEABLE);
2174                 }
2175                 pmap_invalidate_page(pmap, va);
2176                 origpte = 0;
2177                 if (mpte != NULL) {
2178                         mpte->wire_count--;
2179                         KASSERT(mpte->wire_count > 0,
2180                             ("pmap_enter: missing reference to page table page,"
2181                             " va: %p", (void *)va));
2182                 }
2183         } else
2184                 pmap->pm_stats.resident_count++;
2185
2186         /*
2187          * Enter on the PV list if part of our managed memory.
2188          */
2189         if (pte_test(&newpte, PTE_MANAGED)) {
2190                 m->md.pv_flags |= PV_TABLE_REF;
2191                 if (pv == NULL) {
2192                         pv = get_pv_entry(pmap, FALSE);
2193                         pv->pv_va = va;
2194                 }
2195                 TAILQ_INSERT_TAIL(&m->md.pv_list, pv, pv_list);
2196                 if (!pte_test(&newpte, PTE_RO))
2197                         vm_page_aflag_set(m, PGA_WRITEABLE);
2198         }
2199
2200         /*
2201          * Increment counters
2202          */
2203         if (pte_test(&newpte, PTE_W))
2204                 pmap->pm_stats.wired_count++;
2205
2206 validate:
2207
2208 #ifdef PMAP_DEBUG
2209         printf("pmap_enter:  va: %p -> pa: %p\n", (void *)va, (void *)pa);
2210 #endif
2211
2212         /*
2213          * if the mapping or permission bits are different, we need to
2214          * update the pte.
2215          */
2216         if (origpte != newpte) {
2217                 *pte = newpte;
2218                 if (pte_test(&origpte, PTE_V)) {
2219                         KASSERT(opa == pa, ("pmap_enter: invalid update"));
2220                         if (pte_test(&origpte, PTE_D)) {
2221                                 if (pte_test(&origpte, PTE_MANAGED))
2222                                         vm_page_dirty(m);
2223                         }
2224                         pmap_update_page(pmap, va, newpte);
2225                 }
2226         }
2227
2228         /*
2229          * Sync I & D caches for executable pages.  Do this only if the
2230          * target pmap belongs to the current process.  Otherwise, an
2231          * unresolvable TLB miss may occur.
2232          */
2233         if (!is_kernel_pmap(pmap) && (pmap == &curproc->p_vmspace->vm_pmap) &&
2234             (prot & VM_PROT_EXECUTE)) {
2235                 mips_icache_sync_range(va, PAGE_SIZE);
2236                 mips_dcache_wbinv_range(va, PAGE_SIZE);
2237         }
2238         rw_wunlock(&pvh_global_lock);
2239         PMAP_UNLOCK(pmap);
2240         return (KERN_SUCCESS);
2241 }
2242
2243 /*
2244  * this code makes some *MAJOR* assumptions:
2245  * 1. Current pmap & pmap exists.
2246  * 2. Not wired.
2247  * 3. Read access.
2248  * 4. No page table pages.
2249  * but is *MUCH* faster than pmap_enter...
2250  */
2251
2252 void
2253 pmap_enter_quick(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot)
2254 {
2255
2256         rw_wlock(&pvh_global_lock);
2257         PMAP_LOCK(pmap);
2258         (void)pmap_enter_quick_locked(pmap, va, m, prot, NULL);
2259         rw_wunlock(&pvh_global_lock);
2260         PMAP_UNLOCK(pmap);
2261 }
2262
2263 static vm_page_t
2264 pmap_enter_quick_locked(pmap_t pmap, vm_offset_t va, vm_page_t m,
2265     vm_prot_t prot, vm_page_t mpte)
2266 {
2267         pt_entry_t *pte, npte;
2268         vm_paddr_t pa;
2269
2270         KASSERT(va < kmi.clean_sva || va >= kmi.clean_eva ||
2271             (m->oflags & VPO_UNMANAGED) != 0,
2272             ("pmap_enter_quick_locked: managed mapping within the clean submap"));
2273         rw_assert(&pvh_global_lock, RA_WLOCKED);
2274         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
2275
2276         /*
2277          * In the case that a page table page is not resident, we are
2278          * creating it here.
2279          */
2280         if (va < VM_MAXUSER_ADDRESS) {
2281                 pd_entry_t *pde;
2282                 unsigned ptepindex;
2283
2284                 /*
2285                  * Calculate pagetable page index
2286                  */
2287                 ptepindex = pmap_pde_pindex(va);
2288                 if (mpte && (mpte->pindex == ptepindex)) {
2289                         mpte->wire_count++;
2290                 } else {
2291                         /*
2292                          * Get the page directory entry
2293                          */
2294                         pde = pmap_pde(pmap, va);
2295
2296                         /*
2297                          * If the page table page is mapped, we just
2298                          * increment the hold count, and activate it.
2299                          */
2300                         if (pde && *pde != 0) {
2301                                 mpte = PHYS_TO_VM_PAGE(
2302                                     MIPS_DIRECT_TO_PHYS(*pde));
2303                                 mpte->wire_count++;
2304                         } else {
2305                                 mpte = _pmap_allocpte(pmap, ptepindex,
2306                                     PMAP_ENTER_NOSLEEP);
2307                                 if (mpte == NULL)
2308                                         return (mpte);
2309                         }
2310                 }
2311         } else {
2312                 mpte = NULL;
2313         }
2314
2315         pte = pmap_pte(pmap, va);
2316         if (pte_test(pte, PTE_V)) {
2317                 if (mpte != NULL) {
2318                         mpte->wire_count--;
2319                         mpte = NULL;
2320                 }
2321                 return (mpte);
2322         }
2323
2324         /*
2325          * Enter on the PV list if part of our managed memory.
2326          */
2327         if ((m->oflags & VPO_UNMANAGED) == 0 &&
2328             !pmap_try_insert_pv_entry(pmap, mpte, va, m)) {
2329                 if (mpte != NULL) {
2330                         pmap_unwire_ptp(pmap, va, mpte);
2331                         mpte = NULL;
2332                 }
2333                 return (mpte);
2334         }
2335
2336         /*
2337          * Increment counters
2338          */
2339         pmap->pm_stats.resident_count++;
2340
2341         pa = VM_PAGE_TO_PHYS(m);
2342
2343         /*
2344          * Now validate mapping with RO protection
2345          */
2346         npte = PTE_RO | TLBLO_PA_TO_PFN(pa) | PTE_V;
2347         if ((m->oflags & VPO_UNMANAGED) == 0)
2348                 npte |= PTE_MANAGED;
2349
2350         PMAP_PTE_SET_CACHE_BITS(npte, pa, m);
2351
2352         if (is_kernel_pmap(pmap))
2353                 *pte = npte | PTE_G;
2354         else {
2355                 *pte = npte;
2356                 /*
2357                  * Sync I & D caches.  Do this only if the target pmap
2358                  * belongs to the current process.  Otherwise, an
2359                  * unresolvable TLB miss may occur. */
2360                 if (pmap == &curproc->p_vmspace->vm_pmap) {
2361                         va &= ~PAGE_MASK;
2362                         mips_icache_sync_range(va, PAGE_SIZE);
2363                         mips_dcache_wbinv_range(va, PAGE_SIZE);
2364                 }
2365         }
2366         return (mpte);
2367 }
2368
2369 /*
2370  * Make a temporary mapping for a physical address.  This is only intended
2371  * to be used for panic dumps.
2372  *
2373  * Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
2374  */
2375 void *
2376 pmap_kenter_temporary(vm_paddr_t pa, int i)
2377 {
2378         vm_offset_t va;
2379
2380         if (i != 0)
2381                 printf("%s: ERROR!!! More than one page of virtual address mapping not supported\n",
2382                     __func__);
2383
2384         if (MIPS_DIRECT_MAPPABLE(pa)) {
2385                 va = MIPS_PHYS_TO_DIRECT(pa);
2386         } else {
2387 #ifndef __mips_n64    /* XXX : to be converted to new style */
2388                 int cpu;
2389                 register_t intr;
2390                 struct local_sysmaps *sysm;
2391                 pt_entry_t *pte, npte;
2392
2393                 /* If this is used other than for dumps, we may need to leave
2394                  * interrupts disasbled on return. If crash dumps don't work when
2395                  * we get to this point, we might want to consider this (leaving things
2396                  * disabled as a starting point ;-)
2397                  */
2398                 intr = intr_disable();
2399                 cpu = PCPU_GET(cpuid);
2400                 sysm = &sysmap_lmem[cpu];
2401                 /* Since this is for the debugger, no locks or any other fun */
2402                 npte = TLBLO_PA_TO_PFN(pa) | PTE_C_CACHE | PTE_D | PTE_V |
2403                     PTE_G;
2404                 pte = pmap_pte(kernel_pmap, sysm->base);
2405                 *pte = npte;
2406                 sysm->valid1 = 1;
2407                 pmap_update_page(kernel_pmap, sysm->base, npte);
2408                 va = sysm->base;
2409                 intr_restore(intr);
2410 #endif
2411         }
2412         return ((void *)va);
2413 }
2414
2415 void
2416 pmap_kenter_temporary_free(vm_paddr_t pa)
2417 {
2418 #ifndef __mips_n64    /* XXX : to be converted to new style */
2419         int cpu;
2420         register_t intr;
2421         struct local_sysmaps *sysm;
2422 #endif
2423
2424         if (MIPS_DIRECT_MAPPABLE(pa)) {
2425                 /* nothing to do for this case */
2426                 return;
2427         }
2428 #ifndef __mips_n64    /* XXX : to be converted to new style */
2429         cpu = PCPU_GET(cpuid);
2430         sysm = &sysmap_lmem[cpu];
2431         if (sysm->valid1) {
2432                 pt_entry_t *pte;
2433
2434                 intr = intr_disable();
2435                 pte = pmap_pte(kernel_pmap, sysm->base);
2436                 *pte = PTE_G;
2437                 pmap_invalidate_page(kernel_pmap, sysm->base);
2438                 intr_restore(intr);
2439                 sysm->valid1 = 0;
2440         }
2441 #endif
2442 }
2443
2444 /*
2445  * Maps a sequence of resident pages belonging to the same object.
2446  * The sequence begins with the given page m_start.  This page is
2447  * mapped at the given virtual address start.  Each subsequent page is
2448  * mapped at a virtual address that is offset from start by the same
2449  * amount as the page is offset from m_start within the object.  The
2450  * last page in the sequence is the page with the largest offset from
2451  * m_start that can be mapped at a virtual address less than the given
2452  * virtual address end.  Not every virtual page between start and end
2453  * is mapped; only those for which a resident page exists with the
2454  * corresponding offset from m_start are mapped.
2455  */
2456 void
2457 pmap_enter_object(pmap_t pmap, vm_offset_t start, vm_offset_t end,
2458     vm_page_t m_start, vm_prot_t prot)
2459 {
2460         vm_page_t m, mpte;
2461         vm_pindex_t diff, psize;
2462
2463         VM_OBJECT_ASSERT_LOCKED(m_start->object);
2464
2465         psize = atop(end - start);
2466         mpte = NULL;
2467         m = m_start;
2468         rw_wlock(&pvh_global_lock);
2469         PMAP_LOCK(pmap);
2470         while (m != NULL && (diff = m->pindex - m_start->pindex) < psize) {
2471                 mpte = pmap_enter_quick_locked(pmap, start + ptoa(diff), m,
2472                     prot, mpte);
2473                 m = TAILQ_NEXT(m, listq);
2474         }
2475         rw_wunlock(&pvh_global_lock);
2476         PMAP_UNLOCK(pmap);
2477 }
2478
2479 /*
2480  * pmap_object_init_pt preloads the ptes for a given object
2481  * into the specified pmap.  This eliminates the blast of soft
2482  * faults on process startup and immediately after an mmap.
2483  */
2484 void
2485 pmap_object_init_pt(pmap_t pmap, vm_offset_t addr,
2486     vm_object_t object, vm_pindex_t pindex, vm_size_t size)
2487 {
2488         VM_OBJECT_ASSERT_WLOCKED(object);
2489         KASSERT(object->type == OBJT_DEVICE || object->type == OBJT_SG,
2490             ("pmap_object_init_pt: non-device object"));
2491 }
2492
2493 /*
2494  *      Clear the wired attribute from the mappings for the specified range of
2495  *      addresses in the given pmap.  Every valid mapping within that range
2496  *      must have the wired attribute set.  In contrast, invalid mappings
2497  *      cannot have the wired attribute set, so they are ignored.
2498  *
2499  *      The wired attribute of the page table entry is not a hardware feature,
2500  *      so there is no need to invalidate any TLB entries.
2501  */
2502 void
2503 pmap_unwire(pmap_t pmap, vm_offset_t sva, vm_offset_t eva)
2504 {
2505         pd_entry_t *pde, *pdpe;
2506         pt_entry_t *pte;
2507         vm_offset_t va_next;
2508
2509         PMAP_LOCK(pmap);
2510         for (; sva < eva; sva = va_next) {
2511                 pdpe = pmap_segmap(pmap, sva);
2512 #ifdef __mips_n64
2513                 if (*pdpe == NULL) {
2514                         va_next = (sva + NBSEG) & ~SEGMASK;
2515                         if (va_next < sva)
2516                                 va_next = eva;
2517                         continue;
2518                 }
2519 #endif
2520                 va_next = (sva + NBPDR) & ~PDRMASK;
2521                 if (va_next < sva)
2522                         va_next = eva;
2523                 pde = pmap_pdpe_to_pde(pdpe, sva);
2524                 if (*pde == NULL)
2525                         continue;
2526                 if (va_next > eva)
2527                         va_next = eva;
2528                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
2529                     sva += PAGE_SIZE) {
2530                         if (!pte_test(pte, PTE_V))
2531                                 continue;
2532                         if (!pte_test(pte, PTE_W))
2533                                 panic("pmap_unwire: pte %#jx is missing PG_W",
2534                                     (uintmax_t)*pte);
2535                         pte_clear(pte, PTE_W);
2536                         pmap->pm_stats.wired_count--;
2537                 }
2538         }
2539         PMAP_UNLOCK(pmap);
2540 }
2541
2542 /*
2543  *      Copy the range specified by src_addr/len
2544  *      from the source map to the range dst_addr/len
2545  *      in the destination map.
2546  *
2547  *      This routine is only advisory and need not do anything.
2548  */
2549
2550 void
2551 pmap_copy(pmap_t dst_pmap, pmap_t src_pmap, vm_offset_t dst_addr,
2552     vm_size_t len, vm_offset_t src_addr)
2553 {
2554 }
2555
2556 /*
2557  *      pmap_zero_page zeros the specified hardware page by mapping
2558  *      the page into KVM and using bzero to clear its contents.
2559  *
2560  *      Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
2561  */
2562 void
2563 pmap_zero_page(vm_page_t m)
2564 {
2565         vm_offset_t va;
2566         vm_paddr_t phys = VM_PAGE_TO_PHYS(m);
2567
2568         if (MIPS_DIRECT_MAPPABLE(phys)) {
2569                 va = MIPS_PHYS_TO_DIRECT(phys);
2570                 bzero((caddr_t)va, PAGE_SIZE);
2571                 mips_dcache_wbinv_range(va, PAGE_SIZE);
2572         } else {
2573                 va = pmap_lmem_map1(phys);
2574                 bzero((caddr_t)va, PAGE_SIZE);
2575                 mips_dcache_wbinv_range(va, PAGE_SIZE);
2576                 pmap_lmem_unmap();
2577         }
2578 }
2579
2580 /*
2581  *      pmap_zero_page_area zeros the specified hardware page by mapping
2582  *      the page into KVM and using bzero to clear its contents.
2583  *
2584  *      off and size may not cover an area beyond a single hardware page.
2585  */
2586 void
2587 pmap_zero_page_area(vm_page_t m, int off, int size)
2588 {
2589         vm_offset_t va;
2590         vm_paddr_t phys = VM_PAGE_TO_PHYS(m);
2591
2592         if (MIPS_DIRECT_MAPPABLE(phys)) {
2593                 va = MIPS_PHYS_TO_DIRECT(phys);
2594                 bzero((char *)(caddr_t)va + off, size);
2595                 mips_dcache_wbinv_range(va + off, size);
2596         } else {
2597                 va = pmap_lmem_map1(phys);
2598                 bzero((char *)va + off, size);
2599                 mips_dcache_wbinv_range(va + off, size);
2600                 pmap_lmem_unmap();
2601         }
2602 }
2603
2604 /*
2605  *      pmap_copy_page copies the specified (machine independent)
2606  *      page by mapping the page into virtual memory and using
2607  *      bcopy to copy the page, one machine dependent page at a
2608  *      time.
2609  *
2610  *      Use XKPHYS for 64 bit, and KSEG0 where possible for 32 bit.
2611  */
2612 void
2613 pmap_copy_page(vm_page_t src, vm_page_t dst)
2614 {
2615         vm_offset_t va_src, va_dst;
2616         vm_paddr_t phys_src = VM_PAGE_TO_PHYS(src);
2617         vm_paddr_t phys_dst = VM_PAGE_TO_PHYS(dst);
2618
2619         if (MIPS_DIRECT_MAPPABLE(phys_src) && MIPS_DIRECT_MAPPABLE(phys_dst)) {
2620                 /* easy case, all can be accessed via KSEG0 */
2621                 /*
2622                  * Flush all caches for VA that are mapped to this page
2623                  * to make sure that data in SDRAM is up to date
2624                  */
2625                 pmap_flush_pvcache(src);
2626                 mips_dcache_wbinv_range_index(
2627                     MIPS_PHYS_TO_DIRECT(phys_dst), PAGE_SIZE);
2628                 va_src = MIPS_PHYS_TO_DIRECT(phys_src);
2629                 va_dst = MIPS_PHYS_TO_DIRECT(phys_dst);
2630                 bcopy((caddr_t)va_src, (caddr_t)va_dst, PAGE_SIZE);
2631                 mips_dcache_wbinv_range(va_dst, PAGE_SIZE);
2632         } else {
2633                 va_src = pmap_lmem_map2(phys_src, phys_dst);
2634                 va_dst = va_src + PAGE_SIZE;
2635                 bcopy((void *)va_src, (void *)va_dst, PAGE_SIZE);
2636                 mips_dcache_wbinv_range(va_dst, PAGE_SIZE);
2637                 pmap_lmem_unmap();
2638         }
2639 }
2640
2641 int unmapped_buf_allowed;
2642
2643 void
2644 pmap_copy_pages(vm_page_t ma[], vm_offset_t a_offset, vm_page_t mb[],
2645     vm_offset_t b_offset, int xfersize)
2646 {
2647         char *a_cp, *b_cp;
2648         vm_page_t a_m, b_m;
2649         vm_offset_t a_pg_offset, b_pg_offset;
2650         vm_paddr_t a_phys, b_phys;
2651         int cnt;
2652
2653         while (xfersize > 0) {
2654                 a_pg_offset = a_offset & PAGE_MASK;
2655                 cnt = min(xfersize, PAGE_SIZE - a_pg_offset);
2656                 a_m = ma[a_offset >> PAGE_SHIFT];
2657                 a_phys = VM_PAGE_TO_PHYS(a_m);
2658                 b_pg_offset = b_offset & PAGE_MASK;
2659                 cnt = min(cnt, PAGE_SIZE - b_pg_offset);
2660                 b_m = mb[b_offset >> PAGE_SHIFT];
2661                 b_phys = VM_PAGE_TO_PHYS(b_m);
2662                 if (MIPS_DIRECT_MAPPABLE(a_phys) &&
2663                     MIPS_DIRECT_MAPPABLE(b_phys)) {
2664                         pmap_flush_pvcache(a_m);
2665                         mips_dcache_wbinv_range_index(
2666                             MIPS_PHYS_TO_DIRECT(b_phys), PAGE_SIZE);
2667                         a_cp = (char *)MIPS_PHYS_TO_DIRECT(a_phys) +
2668                             a_pg_offset;
2669                         b_cp = (char *)MIPS_PHYS_TO_DIRECT(b_phys) +
2670                             b_pg_offset;
2671                         bcopy(a_cp, b_cp, cnt);
2672                         mips_dcache_wbinv_range((vm_offset_t)b_cp, cnt);
2673                 } else {
2674                         a_cp = (char *)pmap_lmem_map2(a_phys, b_phys);
2675                         b_cp = (char *)a_cp + PAGE_SIZE;
2676                         a_cp += a_pg_offset;
2677                         b_cp += b_pg_offset;
2678                         bcopy(a_cp, b_cp, cnt);
2679                         mips_dcache_wbinv_range((vm_offset_t)b_cp, cnt);
2680                         pmap_lmem_unmap();
2681                 }
2682                 a_offset += cnt;
2683                 b_offset += cnt;
2684                 xfersize -= cnt;
2685         }
2686 }
2687
2688 vm_offset_t
2689 pmap_quick_enter_page(vm_page_t m)
2690 {
2691 #if defined(__mips_n64)
2692         return MIPS_PHYS_TO_DIRECT(VM_PAGE_TO_PHYS(m));
2693 #else
2694         vm_paddr_t pa;
2695         struct local_sysmaps *sysm;
2696         pt_entry_t *pte, npte;
2697
2698         pa = VM_PAGE_TO_PHYS(m);
2699
2700         if (MIPS_DIRECT_MAPPABLE(pa)) {
2701                 if (pmap_page_get_memattr(m) != VM_MEMATTR_WRITE_BACK)
2702                         return (MIPS_PHYS_TO_DIRECT_UNCACHED(pa));
2703                 else
2704                         return (MIPS_PHYS_TO_DIRECT(pa));
2705         }
2706         critical_enter();
2707         sysm = &sysmap_lmem[PCPU_GET(cpuid)];
2708
2709         KASSERT(sysm->valid1 == 0, ("pmap_quick_enter_page: PTE busy"));
2710
2711         pte = pmap_pte(kernel_pmap, sysm->base);
2712         npte = TLBLO_PA_TO_PFN(pa) | PTE_D | PTE_V | PTE_G;
2713         PMAP_PTE_SET_CACHE_BITS(npte, pa, m);
2714         *pte = npte;
2715         sysm->valid1 = 1;
2716
2717         return (sysm->base);
2718 #endif
2719 }
2720
2721 void
2722 pmap_quick_remove_page(vm_offset_t addr)
2723 {
2724         mips_dcache_wbinv_range(addr, PAGE_SIZE);
2725
2726 #if !defined(__mips_n64)
2727         struct local_sysmaps *sysm;
2728         pt_entry_t *pte;
2729
2730         if (addr >= MIPS_KSEG0_START && addr < MIPS_KSEG0_END)
2731                 return;
2732
2733         sysm = &sysmap_lmem[PCPU_GET(cpuid)];
2734
2735         KASSERT(sysm->valid1 != 0,
2736             ("pmap_quick_remove_page: PTE not in use"));
2737         KASSERT(sysm->base == addr,
2738             ("pmap_quick_remove_page: invalid address"));
2739
2740         pte = pmap_pte(kernel_pmap, addr);
2741         *pte = PTE_G;
2742         tlb_invalidate_address(kernel_pmap, addr);
2743         sysm->valid1 = 0;
2744         critical_exit();
2745 #endif
2746 }
2747
2748 /*
2749  * Returns true if the pmap's pv is one of the first
2750  * 16 pvs linked to from this page.  This count may
2751  * be changed upwards or downwards in the future; it
2752  * is only necessary that true be returned for a small
2753  * subset of pmaps for proper page aging.
2754  */
2755 boolean_t
2756 pmap_page_exists_quick(pmap_t pmap, vm_page_t m)
2757 {
2758         pv_entry_t pv;
2759         int loops = 0;
2760         boolean_t rv;
2761
2762         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2763             ("pmap_page_exists_quick: page %p is not managed", m));
2764         rv = FALSE;
2765         rw_wlock(&pvh_global_lock);
2766         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2767                 if (PV_PMAP(pv) == pmap) {
2768                         rv = TRUE;
2769                         break;
2770                 }
2771                 loops++;
2772                 if (loops >= 16)
2773                         break;
2774         }
2775         rw_wunlock(&pvh_global_lock);
2776         return (rv);
2777 }
2778
2779 /*
2780  * Remove all pages from specified address space
2781  * this aids process exit speeds.  Also, this code
2782  * is special cased for current process only, but
2783  * can have the more generic (and slightly slower)
2784  * mode enabled.  This is much faster than pmap_remove
2785  * in the case of running down an entire address space.
2786  */
2787 void
2788 pmap_remove_pages(pmap_t pmap)
2789 {
2790         pd_entry_t *pde;
2791         pt_entry_t *pte, tpte;
2792         pv_entry_t pv;
2793         vm_page_t m;
2794         struct pv_chunk *pc, *npc;
2795         u_long inuse, bitmask;
2796         int allfree, bit, field, idx;
2797
2798         if (pmap != vmspace_pmap(curthread->td_proc->p_vmspace)) {
2799                 printf("warning: pmap_remove_pages called with non-current pmap\n");
2800                 return;
2801         }
2802         rw_wlock(&pvh_global_lock);
2803         PMAP_LOCK(pmap);
2804         TAILQ_FOREACH_SAFE(pc, &pmap->pm_pvchunk, pc_list, npc) {
2805                 allfree = 1;
2806                 for (field = 0; field < _NPCM; field++) {
2807                         inuse = ~pc->pc_map[field] & pc_freemask[field];
2808                         while (inuse != 0) {
2809                                 bit = ffsl(inuse) - 1;
2810                                 bitmask = 1UL << bit;
2811                                 idx = field * sizeof(inuse) * NBBY + bit;
2812                                 pv = &pc->pc_pventry[idx];
2813                                 inuse &= ~bitmask;
2814
2815                                 pde = pmap_pde(pmap, pv->pv_va);
2816                                 KASSERT(pde != NULL && *pde != 0,
2817                                     ("pmap_remove_pages: pde"));
2818                                 pte = pmap_pde_to_pte(pde, pv->pv_va);
2819                                 if (!pte_test(pte, PTE_V))
2820                                         panic("pmap_remove_pages: bad pte");
2821                                 tpte = *pte;
2822
2823 /*
2824  * We cannot remove wired pages from a process' mapping at this time
2825  */
2826                                 if (pte_test(&tpte, PTE_W)) {
2827                                         allfree = 0;
2828                                         continue;
2829                                 }
2830                                 *pte = is_kernel_pmap(pmap) ? PTE_G : 0;
2831
2832                                 m = PHYS_TO_VM_PAGE(TLBLO_PTE_TO_PA(tpte));
2833                                 KASSERT(m != NULL,
2834                                     ("pmap_remove_pages: bad tpte %#jx",
2835                                     (uintmax_t)tpte));
2836
2837                                 /*
2838                                  * Update the vm_page_t clean and reference bits.
2839                                  */
2840                                 if (pte_test(&tpte, PTE_D))
2841                                         vm_page_dirty(m);
2842
2843                                 /* Mark free */
2844                                 PV_STAT(pv_entry_frees++);
2845                                 PV_STAT(pv_entry_spare++);
2846                                 pv_entry_count--;
2847                                 pc->pc_map[field] |= bitmask;
2848                                 pmap->pm_stats.resident_count--;
2849                                 TAILQ_REMOVE(&m->md.pv_list, pv, pv_list);
2850                                 if (TAILQ_EMPTY(&m->md.pv_list))
2851                                         vm_page_aflag_clear(m, PGA_WRITEABLE);
2852                                 pmap_unuse_pt(pmap, pv->pv_va, *pde);
2853                         }
2854                 }
2855                 if (allfree) {
2856                         TAILQ_REMOVE(&pmap->pm_pvchunk, pc, pc_list);
2857                         free_pv_chunk(pc);
2858                 }
2859         }
2860         pmap_invalidate_all(pmap);
2861         PMAP_UNLOCK(pmap);
2862         rw_wunlock(&pvh_global_lock);
2863 }
2864
2865 /*
2866  * pmap_testbit tests bits in pte's
2867  */
2868 static boolean_t
2869 pmap_testbit(vm_page_t m, int bit)
2870 {
2871         pv_entry_t pv;
2872         pmap_t pmap;
2873         pt_entry_t *pte;
2874         boolean_t rv = FALSE;
2875
2876         if (m->oflags & VPO_UNMANAGED)
2877                 return (rv);
2878
2879         rw_assert(&pvh_global_lock, RA_WLOCKED);
2880         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2881                 pmap = PV_PMAP(pv);
2882                 PMAP_LOCK(pmap);
2883                 pte = pmap_pte(pmap, pv->pv_va);
2884                 rv = pte_test(pte, bit);
2885                 PMAP_UNLOCK(pmap);
2886                 if (rv)
2887                         break;
2888         }
2889         return (rv);
2890 }
2891
2892 /*
2893  *      pmap_page_wired_mappings:
2894  *
2895  *      Return the number of managed mappings to the given physical page
2896  *      that are wired.
2897  */
2898 int
2899 pmap_page_wired_mappings(vm_page_t m)
2900 {
2901         pv_entry_t pv;
2902         pmap_t pmap;
2903         pt_entry_t *pte;
2904         int count;
2905
2906         count = 0;
2907         if ((m->oflags & VPO_UNMANAGED) != 0)
2908                 return (count);
2909         rw_wlock(&pvh_global_lock);
2910         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2911                 pmap = PV_PMAP(pv);
2912                 PMAP_LOCK(pmap);
2913                 pte = pmap_pte(pmap, pv->pv_va);
2914                 if (pte_test(pte, PTE_W))
2915                         count++;
2916                 PMAP_UNLOCK(pmap);
2917         }
2918         rw_wunlock(&pvh_global_lock);
2919         return (count);
2920 }
2921
2922 /*
2923  * Clear the write and modified bits in each of the given page's mappings.
2924  */
2925 void
2926 pmap_remove_write(vm_page_t m)
2927 {
2928         pmap_t pmap;
2929         pt_entry_t pbits, *pte;
2930         pv_entry_t pv;
2931
2932         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2933             ("pmap_remove_write: page %p is not managed", m));
2934
2935         /*
2936          * If the page is not exclusive busied, then PGA_WRITEABLE cannot be
2937          * set by another thread while the object is locked.  Thus,
2938          * if PGA_WRITEABLE is clear, no page table entries need updating.
2939          */
2940         VM_OBJECT_ASSERT_WLOCKED(m->object);
2941         if (!vm_page_xbusied(m) && (m->aflags & PGA_WRITEABLE) == 0)
2942                 return;
2943         rw_wlock(&pvh_global_lock);
2944         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
2945                 pmap = PV_PMAP(pv);
2946                 PMAP_LOCK(pmap);
2947                 pte = pmap_pte(pmap, pv->pv_va);
2948                 KASSERT(pte != NULL && pte_test(pte, PTE_V),
2949                     ("page on pv_list has no pte"));
2950                 pbits = *pte;
2951                 if (pte_test(&pbits, PTE_D)) {
2952                         pte_clear(&pbits, PTE_D);
2953                         vm_page_dirty(m);
2954                 }
2955                 pte_set(&pbits, PTE_RO);
2956                 if (pbits != *pte) {
2957                         *pte = pbits;
2958                         pmap_update_page(pmap, pv->pv_va, pbits);
2959                 }
2960                 PMAP_UNLOCK(pmap);
2961         }
2962         vm_page_aflag_clear(m, PGA_WRITEABLE);
2963         rw_wunlock(&pvh_global_lock);
2964 }
2965
2966 /*
2967  *      pmap_ts_referenced:
2968  *
2969  *      Return the count of reference bits for a page, clearing all of them.
2970  */
2971 int
2972 pmap_ts_referenced(vm_page_t m)
2973 {
2974
2975         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2976             ("pmap_ts_referenced: page %p is not managed", m));
2977         if (m->md.pv_flags & PV_TABLE_REF) {
2978                 rw_wlock(&pvh_global_lock);
2979                 m->md.pv_flags &= ~PV_TABLE_REF;
2980                 rw_wunlock(&pvh_global_lock);
2981                 return (1);
2982         }
2983         return (0);
2984 }
2985
2986 /*
2987  *      pmap_is_modified:
2988  *
2989  *      Return whether or not the specified physical page was modified
2990  *      in any physical maps.
2991  */
2992 boolean_t
2993 pmap_is_modified(vm_page_t m)
2994 {
2995         boolean_t rv;
2996
2997         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
2998             ("pmap_is_modified: page %p is not managed", m));
2999
3000         /*
3001          * If the page is not exclusive busied, then PGA_WRITEABLE cannot be
3002          * concurrently set while the object is locked.  Thus, if PGA_WRITEABLE
3003          * is clear, no PTEs can have PTE_D set.
3004          */
3005         VM_OBJECT_ASSERT_WLOCKED(m->object);
3006         if (!vm_page_xbusied(m) && (m->aflags & PGA_WRITEABLE) == 0)
3007                 return (FALSE);
3008         rw_wlock(&pvh_global_lock);
3009         rv = pmap_testbit(m, PTE_D);
3010         rw_wunlock(&pvh_global_lock);
3011         return (rv);
3012 }
3013
3014 /* N/C */
3015
3016 /*
3017  *      pmap_is_prefaultable:
3018  *
3019  *      Return whether or not the specified virtual address is elgible
3020  *      for prefault.
3021  */
3022 boolean_t
3023 pmap_is_prefaultable(pmap_t pmap, vm_offset_t addr)
3024 {
3025         pd_entry_t *pde;
3026         pt_entry_t *pte;
3027         boolean_t rv;
3028
3029         rv = FALSE;
3030         PMAP_LOCK(pmap);
3031         pde = pmap_pde(pmap, addr);
3032         if (pde != NULL && *pde != 0) {
3033                 pte = pmap_pde_to_pte(pde, addr);
3034                 rv = (*pte == 0);
3035         }
3036         PMAP_UNLOCK(pmap);
3037         return (rv);
3038 }
3039
3040 /*
3041  *      Apply the given advice to the specified range of addresses within the
3042  *      given pmap.  Depending on the advice, clear the referenced and/or
3043  *      modified flags in each mapping and set the mapped page's dirty field.
3044  */
3045 void
3046 pmap_advise(pmap_t pmap, vm_offset_t sva, vm_offset_t eva, int advice)
3047 {
3048         pd_entry_t *pde, *pdpe;
3049         pt_entry_t *pte;
3050         vm_offset_t va, va_next;
3051         vm_paddr_t pa;
3052         vm_page_t m;
3053
3054         if (advice != MADV_DONTNEED && advice != MADV_FREE)
3055                 return;
3056         rw_wlock(&pvh_global_lock);
3057         PMAP_LOCK(pmap);
3058         for (; sva < eva; sva = va_next) {
3059                 pdpe = pmap_segmap(pmap, sva);
3060 #ifdef __mips_n64
3061                 if (*pdpe == 0) {
3062                         va_next = (sva + NBSEG) & ~SEGMASK;
3063                         if (va_next < sva)
3064                                 va_next = eva;
3065                         continue;
3066                 }
3067 #endif
3068                 va_next = (sva + NBPDR) & ~PDRMASK;
3069                 if (va_next < sva)
3070                         va_next = eva;
3071
3072                 pde = pmap_pdpe_to_pde(pdpe, sva);
3073                 if (*pde == NULL)
3074                         continue;
3075
3076                 /*
3077                  * Limit our scan to either the end of the va represented
3078                  * by the current page table page, or to the end of the
3079                  * range being write protected.
3080                  */
3081                 if (va_next > eva)
3082                         va_next = eva;
3083
3084                 va = va_next;
3085                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
3086                     sva += PAGE_SIZE) {
3087                         if (!pte_test(pte, PTE_MANAGED | PTE_V)) {
3088                                 if (va != va_next) {
3089                                         pmap_invalidate_range(pmap, va, sva);
3090                                         va = va_next;
3091                                 }
3092                                 continue;
3093                         }
3094                         pa = TLBLO_PTE_TO_PA(*pte);
3095                         m = PHYS_TO_VM_PAGE(pa);
3096                         m->md.pv_flags &= ~PV_TABLE_REF;
3097                         if (pte_test(pte, PTE_D)) {
3098                                 if (advice == MADV_DONTNEED) {
3099                                         /*
3100                                          * Future calls to pmap_is_modified()
3101                                          * can be avoided by making the page
3102                                          * dirty now.
3103                                          */
3104                                         vm_page_dirty(m);
3105                                 } else {
3106                                         pte_clear(pte, PTE_D);
3107                                         if (va == va_next)
3108                                                 va = sva;
3109                                 }
3110                         } else {
3111                                 /*
3112                                  * Unless PTE_D is set, any TLB entries
3113                                  * mapping "sva" don't allow write access, so
3114                                  * they needn't be invalidated.
3115                                  */
3116                                 if (va != va_next) {
3117                                         pmap_invalidate_range(pmap, va, sva);
3118                                         va = va_next;
3119                                 }
3120                         }
3121                 }
3122                 if (va != va_next)
3123                         pmap_invalidate_range(pmap, va, sva);
3124         }
3125         rw_wunlock(&pvh_global_lock);
3126         PMAP_UNLOCK(pmap);
3127 }
3128
3129 /*
3130  *      Clear the modify bits on the specified physical page.
3131  */
3132 void
3133 pmap_clear_modify(vm_page_t m)
3134 {
3135         pmap_t pmap;
3136         pt_entry_t *pte;
3137         pv_entry_t pv;
3138
3139         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3140             ("pmap_clear_modify: page %p is not managed", m));
3141         VM_OBJECT_ASSERT_WLOCKED(m->object);
3142         KASSERT(!vm_page_xbusied(m),
3143             ("pmap_clear_modify: page %p is exclusive busied", m));
3144
3145         /*
3146          * If the page is not PGA_WRITEABLE, then no PTEs can have PTE_D set.
3147          * If the object containing the page is locked and the page is not
3148          * write busied, then PGA_WRITEABLE cannot be concurrently set.
3149          */
3150         if ((m->aflags & PGA_WRITEABLE) == 0)
3151                 return;
3152         rw_wlock(&pvh_global_lock);
3153         TAILQ_FOREACH(pv, &m->md.pv_list, pv_list) {
3154                 pmap = PV_PMAP(pv);
3155                 PMAP_LOCK(pmap);
3156                 pte = pmap_pte(pmap, pv->pv_va);
3157                 if (pte_test(pte, PTE_D)) {
3158                         pte_clear(pte, PTE_D);
3159                         pmap_update_page(pmap, pv->pv_va, *pte);
3160                 }
3161                 PMAP_UNLOCK(pmap);
3162         }
3163         rw_wunlock(&pvh_global_lock);
3164 }
3165
3166 /*
3167  *      pmap_is_referenced:
3168  *
3169  *      Return whether or not the specified physical page was referenced
3170  *      in any physical maps.
3171  */
3172 boolean_t
3173 pmap_is_referenced(vm_page_t m)
3174 {
3175
3176         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
3177             ("pmap_is_referenced: page %p is not managed", m));
3178         return ((m->md.pv_flags & PV_TABLE_REF) != 0);
3179 }
3180
3181 /*
3182  * Miscellaneous support routines follow
3183  */
3184
3185 /*
3186  * Map a set of physical memory pages into the kernel virtual
3187  * address space. Return a pointer to where it is mapped. This
3188  * routine is intended to be used for mapping device memory,
3189  * NOT real memory.
3190  *
3191  * Use XKPHYS uncached for 64 bit, and KSEG1 where possible for 32 bit.
3192  */
3193 void *
3194 pmap_mapdev_attr(vm_paddr_t pa, vm_size_t size, vm_memattr_t ma)
3195 {
3196         vm_offset_t va, tmpva, offset;
3197
3198         /*
3199          * KSEG1 maps only first 512M of phys address space. For
3200          * pa > 0x20000000 we should make proper mapping * using pmap_kenter.
3201          */
3202         if (MIPS_DIRECT_MAPPABLE(pa + size - 1) && ma == VM_MEMATTR_UNCACHEABLE)
3203                 return ((void *)MIPS_PHYS_TO_DIRECT_UNCACHED(pa));
3204         else {
3205                 offset = pa & PAGE_MASK;
3206                 size = roundup(size + offset, PAGE_SIZE);
3207
3208                 va = kva_alloc(size);
3209                 if (!va)
3210                         panic("pmap_mapdev: Couldn't alloc kernel virtual memory");
3211                 pa = trunc_page(pa);
3212                 for (tmpva = va; size > 0;) {
3213                         pmap_kenter_attr(tmpva, pa, ma);
3214                         size -= PAGE_SIZE;
3215                         tmpva += PAGE_SIZE;
3216                         pa += PAGE_SIZE;
3217                 }
3218         }
3219
3220         return ((void *)(va + offset));
3221 }
3222
3223 void *
3224 pmap_mapdev(vm_paddr_t pa, vm_size_t size)
3225 {
3226         return pmap_mapdev_attr(pa, size, VM_MEMATTR_UNCACHEABLE);
3227 }
3228
3229 void
3230 pmap_unmapdev(vm_offset_t va, vm_size_t size)
3231 {
3232 #ifndef __mips_n64
3233         vm_offset_t base, offset;
3234
3235         /* If the address is within KSEG1 then there is nothing to do */
3236         if (va >= MIPS_KSEG1_START && va <= MIPS_KSEG1_END)
3237                 return;
3238
3239         base = trunc_page(va);
3240         offset = va & PAGE_MASK;
3241         size = roundup(size + offset, PAGE_SIZE);
3242         kva_free(base, size);
3243 #endif
3244 }
3245
3246 /*
3247  * perform the pmap work for mincore
3248  */
3249 int
3250 pmap_mincore(pmap_t pmap, vm_offset_t addr, vm_paddr_t *locked_pa)
3251 {
3252         pt_entry_t *ptep, pte;
3253         vm_paddr_t pa;
3254         vm_page_t m;
3255         int val;
3256
3257         PMAP_LOCK(pmap);
3258 retry:
3259         ptep = pmap_pte(pmap, addr);
3260         pte = (ptep != NULL) ? *ptep : 0;
3261         if (!pte_test(&pte, PTE_V)) {
3262                 val = 0;
3263                 goto out;
3264         }
3265         val = MINCORE_INCORE;
3266         if (pte_test(&pte, PTE_D))
3267                 val |= MINCORE_MODIFIED | MINCORE_MODIFIED_OTHER;
3268         pa = TLBLO_PTE_TO_PA(pte);
3269         if (pte_test(&pte, PTE_MANAGED)) {
3270                 /*
3271                  * This may falsely report the given address as
3272                  * MINCORE_REFERENCED.  Unfortunately, due to the lack of
3273                  * per-PTE reference information, it is impossible to
3274                  * determine if the address is MINCORE_REFERENCED.
3275                  */
3276                 m = PHYS_TO_VM_PAGE(pa);
3277                 if ((m->aflags & PGA_REFERENCED) != 0)
3278                         val |= MINCORE_REFERENCED | MINCORE_REFERENCED_OTHER;
3279         }
3280         if ((val & (MINCORE_MODIFIED_OTHER | MINCORE_REFERENCED_OTHER)) !=
3281             (MINCORE_MODIFIED_OTHER | MINCORE_REFERENCED_OTHER) &&
3282             pte_test(&pte, PTE_MANAGED)) {
3283                 /* Ensure that "PHYS_TO_VM_PAGE(pa)->object" doesn't change. */
3284                 if (vm_page_pa_tryrelock(pmap, pa, locked_pa))
3285                         goto retry;
3286         } else
3287 out:
3288                 PA_UNLOCK_COND(*locked_pa);
3289         PMAP_UNLOCK(pmap);
3290         return (val);
3291 }
3292
3293 void
3294 pmap_activate(struct thread *td)
3295 {
3296         pmap_t pmap, oldpmap;
3297         struct proc *p = td->td_proc;
3298         u_int cpuid;
3299
3300         critical_enter();
3301
3302         pmap = vmspace_pmap(p->p_vmspace);
3303         oldpmap = PCPU_GET(curpmap);
3304         cpuid = PCPU_GET(cpuid);
3305
3306         if (oldpmap)
3307                 CPU_CLR_ATOMIC(cpuid, &oldpmap->pm_active);
3308         CPU_SET_ATOMIC(cpuid, &pmap->pm_active);
3309         pmap_asid_alloc(pmap);
3310         if (td == curthread) {
3311                 PCPU_SET(segbase, pmap->pm_segtab);
3312                 mips_wr_entryhi(pmap->pm_asid[cpuid].asid);
3313         }
3314
3315         PCPU_SET(curpmap, pmap);
3316         critical_exit();
3317 }
3318
3319 static void
3320 pmap_sync_icache_one(void *arg __unused)
3321 {
3322
3323         mips_icache_sync_all();
3324         mips_dcache_wbinv_all();
3325 }
3326
3327 void
3328 pmap_sync_icache(pmap_t pm, vm_offset_t va, vm_size_t sz)
3329 {
3330
3331         smp_rendezvous(NULL, pmap_sync_icache_one, NULL, NULL);
3332 }
3333
3334 /*
3335  *      Increase the starting virtual address of the given mapping if a
3336  *      different alignment might result in more superpage mappings.
3337  */
3338 void
3339 pmap_align_superpage(vm_object_t object, vm_ooffset_t offset,
3340     vm_offset_t *addr, vm_size_t size)
3341 {
3342         vm_offset_t superpage_offset;
3343
3344         if (size < PDRSIZE)
3345                 return;
3346         if (object != NULL && (object->flags & OBJ_COLORED) != 0)
3347                 offset += ptoa(object->pg_color);
3348         superpage_offset = offset & PDRMASK;
3349         if (size - ((PDRSIZE - superpage_offset) & PDRMASK) < PDRSIZE ||
3350             (*addr & PDRMASK) == superpage_offset)
3351                 return;
3352         if ((*addr & PDRMASK) < superpage_offset)
3353                 *addr = (*addr & ~PDRMASK) + superpage_offset;
3354         else
3355                 *addr = ((*addr + PDRMASK) & ~PDRMASK) + superpage_offset;
3356 }
3357
3358 #ifdef DDB
3359 DB_SHOW_COMMAND(ptable, ddb_pid_dump)
3360 {
3361         pmap_t pmap;
3362         struct thread *td = NULL;
3363         struct proc *p;
3364         int i, j, k;
3365         vm_paddr_t pa;
3366         vm_offset_t va;
3367
3368         if (have_addr) {
3369                 td = db_lookup_thread(addr, true);
3370                 if (td == NULL) {
3371                         db_printf("Invalid pid or tid");
3372                         return;
3373                 }
3374                 p = td->td_proc;
3375                 if (p->p_vmspace == NULL) {
3376                         db_printf("No vmspace for process");
3377                         return;
3378                 }
3379                         pmap = vmspace_pmap(p->p_vmspace);
3380         } else
3381                 pmap = kernel_pmap;
3382
3383         db_printf("pmap:%p segtab:%p asid:%x generation:%x\n",
3384             pmap, pmap->pm_segtab, pmap->pm_asid[0].asid,
3385             pmap->pm_asid[0].gen);
3386         for (i = 0; i < NPDEPG; i++) {
3387                 pd_entry_t *pdpe;
3388                 pt_entry_t *pde;
3389                 pt_entry_t pte;
3390
3391                 pdpe = (pd_entry_t *)pmap->pm_segtab[i];
3392                 if (pdpe == NULL)
3393                         continue;
3394                 db_printf("[%4d] %p\n", i, pdpe);
3395 #ifdef __mips_n64
3396                 for (j = 0; j < NPDEPG; j++) {
3397                         pde = (pt_entry_t *)pdpe[j];
3398                         if (pde == NULL)
3399                                 continue;
3400                         db_printf("\t[%4d] %p\n", j, pde);
3401 #else
3402                 {
3403                         j = 0;
3404                         pde =  (pt_entry_t *)pdpe;
3405 #endif
3406                         for (k = 0; k < NPTEPG; k++) {
3407                                 pte = pde[k];
3408                                 if (pte == 0 || !pte_test(&pte, PTE_V))
3409                                         continue;
3410                                 pa = TLBLO_PTE_TO_PA(pte);
3411                                 va = ((u_long)i << SEGSHIFT) | (j << PDRSHIFT) | (k << PAGE_SHIFT);
3412                                 db_printf("\t\t[%04d] va: %p pte: %8jx pa:%jx\n",
3413                                        k, (void *)va, (uintmax_t)pte, (uintmax_t)pa);
3414                         }
3415                 }
3416         }
3417 }
3418 #endif
3419
3420 /*
3421  * Allocate TLB address space tag (called ASID or TLBPID) and return it.
3422  * It takes almost as much or more time to search the TLB for a
3423  * specific ASID and flush those entries as it does to flush the entire TLB.
3424  * Therefore, when we allocate a new ASID, we just take the next number. When
3425  * we run out of numbers, we flush the TLB, increment the generation count
3426  * and start over. ASID zero is reserved for kernel use.
3427  */
3428 static void
3429 pmap_asid_alloc(pmap)
3430         pmap_t pmap;
3431 {
3432         if (pmap->pm_asid[PCPU_GET(cpuid)].asid != PMAP_ASID_RESERVED &&
3433             pmap->pm_asid[PCPU_GET(cpuid)].gen == PCPU_GET(asid_generation));
3434         else {
3435                 if (PCPU_GET(next_asid) == pmap_max_asid) {
3436                         tlb_invalidate_all_user(NULL);
3437                         PCPU_SET(asid_generation,
3438                             (PCPU_GET(asid_generation) + 1) & ASIDGEN_MASK);
3439                         if (PCPU_GET(asid_generation) == 0) {
3440                                 PCPU_SET(asid_generation, 1);
3441                         }
3442                         PCPU_SET(next_asid, 1); /* 0 means invalid */
3443                 }
3444                 pmap->pm_asid[PCPU_GET(cpuid)].asid = PCPU_GET(next_asid);
3445                 pmap->pm_asid[PCPU_GET(cpuid)].gen = PCPU_GET(asid_generation);
3446                 PCPU_SET(next_asid, PCPU_GET(next_asid) + 1);
3447         }
3448 }
3449
3450 static pt_entry_t
3451 init_pte_prot(vm_page_t m, vm_prot_t access, vm_prot_t prot)
3452 {
3453         pt_entry_t rw;
3454
3455         if (!(prot & VM_PROT_WRITE))
3456                 rw = PTE_V | PTE_RO;
3457         else if ((m->oflags & VPO_UNMANAGED) == 0) {
3458                 if ((access & VM_PROT_WRITE) != 0)
3459                         rw = PTE_V | PTE_D;
3460                 else
3461                         rw = PTE_V;
3462         } else
3463                 /* Needn't emulate a modified bit for unmanaged pages. */
3464                 rw = PTE_V | PTE_D;
3465         return (rw);
3466 }
3467
3468 /*
3469  * pmap_emulate_modified : do dirty bit emulation
3470  *
3471  * On SMP, update just the local TLB, other CPUs will update their
3472  * TLBs from PTE lazily, if they get the exception.
3473  * Returns 0 in case of sucess, 1 if the page is read only and we
3474  * need to fault.
3475  */
3476 int
3477 pmap_emulate_modified(pmap_t pmap, vm_offset_t va)
3478 {
3479         pt_entry_t *pte;
3480
3481         PMAP_LOCK(pmap);
3482         pte = pmap_pte(pmap, va);
3483         if (pte == NULL)
3484                 panic("pmap_emulate_modified: can't find PTE");
3485 #ifdef SMP
3486         /* It is possible that some other CPU changed m-bit */
3487         if (!pte_test(pte, PTE_V) || pte_test(pte, PTE_D)) {
3488                 tlb_update(pmap, va, *pte);
3489                 PMAP_UNLOCK(pmap);
3490                 return (0);
3491         }
3492 #else
3493         if (!pte_test(pte, PTE_V) || pte_test(pte, PTE_D))
3494                 panic("pmap_emulate_modified: invalid pte");
3495 #endif
3496         if (pte_test(pte, PTE_RO)) {
3497                 PMAP_UNLOCK(pmap);
3498                 return (1);
3499         }
3500         pte_set(pte, PTE_D);
3501         tlb_update(pmap, va, *pte);
3502         if (!pte_test(pte, PTE_MANAGED))
3503                 panic("pmap_emulate_modified: unmanaged page");
3504         PMAP_UNLOCK(pmap);
3505         return (0);
3506 }
3507
3508 /*
3509  *      Routine:        pmap_kextract
3510  *      Function:
3511  *              Extract the physical page address associated
3512  *              virtual address.
3513  */
3514 vm_paddr_t
3515 pmap_kextract(vm_offset_t va)
3516 {
3517         int mapped;
3518
3519         /*
3520          * First, the direct-mapped regions.
3521          */
3522 #if defined(__mips_n64)
3523         if (va >= MIPS_XKPHYS_START && va < MIPS_XKPHYS_END)
3524                 return (MIPS_XKPHYS_TO_PHYS(va));
3525 #endif
3526         if (va >= MIPS_KSEG0_START && va < MIPS_KSEG0_END)
3527                 return (MIPS_KSEG0_TO_PHYS(va));
3528
3529         if (va >= MIPS_KSEG1_START && va < MIPS_KSEG1_END)
3530                 return (MIPS_KSEG1_TO_PHYS(va));
3531
3532         /*
3533          * User virtual addresses.
3534          */
3535         if (va < VM_MAXUSER_ADDRESS) {
3536                 pt_entry_t *ptep;
3537
3538                 if (curproc && curproc->p_vmspace) {
3539                         ptep = pmap_pte(&curproc->p_vmspace->vm_pmap, va);
3540                         if (ptep) {
3541                                 return (TLBLO_PTE_TO_PA(*ptep) |
3542                                     (va & PAGE_MASK));
3543                         }
3544                         return (0);
3545                 }
3546         }
3547
3548         /*
3549          * Should be kernel virtual here, otherwise fail
3550          */
3551         mapped = (va >= MIPS_KSEG2_START || va < MIPS_KSEG2_END);
3552 #if defined(__mips_n64)
3553         mapped = mapped || (va >= MIPS_XKSEG_START || va < MIPS_XKSEG_END);
3554 #endif
3555         /*
3556          * Kernel virtual.
3557          */
3558
3559         if (mapped) {
3560                 pt_entry_t *ptep;
3561
3562                 /* Is the kernel pmap initialized? */
3563                 if (!CPU_EMPTY(&kernel_pmap->pm_active)) {
3564                         /* It's inside the virtual address range */
3565                         ptep = pmap_pte(kernel_pmap, va);
3566                         if (ptep) {
3567                                 return (TLBLO_PTE_TO_PA(*ptep) |
3568                                     (va & PAGE_MASK));
3569                         }
3570                 }
3571                 return (0);
3572         }
3573
3574         panic("%s for unknown address space %p.", __func__, (void *)va);
3575 }
3576
3577
3578 void
3579 pmap_flush_pvcache(vm_page_t m)
3580 {
3581         pv_entry_t pv;
3582
3583         if (m != NULL) {
3584                 for (pv = TAILQ_FIRST(&m->md.pv_list); pv;
3585                     pv = TAILQ_NEXT(pv, pv_list)) {
3586                         mips_dcache_wbinv_range_index(pv->pv_va, PAGE_SIZE);
3587                 }
3588         }
3589 }
3590
3591 void
3592 pmap_page_set_memattr(vm_page_t m, vm_memattr_t ma)
3593 {
3594
3595         /*
3596          * It appears that this function can only be called before any mappings
3597          * for the page are established.  If this ever changes, this code will
3598          * need to walk the pv_list and make each of the existing mappings
3599          * uncacheable, being careful to sync caches and PTEs (and maybe
3600          * invalidate TLB?) for any current mapping it modifies.
3601          */
3602         if (TAILQ_FIRST(&m->md.pv_list) != NULL)
3603                 panic("Can't change memattr on page with existing mappings");
3604
3605         /* Clean memattr portion of pv_flags */
3606         m->md.pv_flags &= ~PV_MEMATTR_MASK;
3607         m->md.pv_flags |= (ma << PV_MEMATTR_SHIFT) & PV_MEMATTR_MASK;
3608 }
3609
3610 static __inline void
3611 pmap_pte_attr(pt_entry_t *pte, vm_memattr_t ma)
3612 {
3613         u_int npte;
3614
3615         npte = *(u_int *)pte;
3616         npte &= ~PTE_C_MASK;
3617         npte |= PTE_C(ma);
3618         *pte = npte;
3619 }
3620
3621 int
3622 pmap_change_attr(vm_offset_t sva, vm_size_t size, vm_memattr_t ma)
3623 {
3624         pd_entry_t *pde, *pdpe;
3625         pt_entry_t *pte;
3626         vm_offset_t ova, eva, va, va_next;
3627         pmap_t pmap;
3628
3629         ova = sva;
3630         eva = sva + size;
3631         if (eva < sva)
3632                 return (EINVAL);
3633
3634         pmap = kernel_pmap;
3635         PMAP_LOCK(pmap);
3636
3637         for (; sva < eva; sva = va_next) {
3638                 pdpe = pmap_segmap(pmap, sva);
3639 #ifdef __mips_n64
3640                 if (*pdpe == 0) {
3641                         va_next = (sva + NBSEG) & ~SEGMASK;
3642                         if (va_next < sva)
3643                                 va_next = eva;
3644                         continue;
3645                 }
3646 #endif
3647                 va_next = (sva + NBPDR) & ~PDRMASK;
3648                 if (va_next < sva)
3649                         va_next = eva;
3650
3651                 pde = pmap_pdpe_to_pde(pdpe, sva);
3652                 if (*pde == NULL)
3653                         continue;
3654
3655                 /*
3656                  * Limit our scan to either the end of the va represented
3657                  * by the current page table page, or to the end of the
3658                  * range being removed.
3659                  */
3660                 if (va_next > eva)
3661                         va_next = eva;
3662
3663                 va = va_next;
3664                 for (pte = pmap_pde_to_pte(pde, sva); sva != va_next; pte++,
3665                     sva += PAGE_SIZE) {
3666                         if (!pte_test(pte, PTE_V) || pte_cache_bits(pte) == ma) {
3667                                 if (va != va_next) {
3668                                         pmap_invalidate_range(pmap, va, sva);
3669                                         va = va_next;
3670                                 }
3671                                 continue;
3672                         }
3673                         if (va == va_next)
3674                                 va = sva;
3675
3676                         pmap_pte_attr(pte, ma);
3677                 }
3678                 if (va != va_next)
3679                         pmap_invalidate_range(pmap, va, sva);
3680         }
3681         PMAP_UNLOCK(pmap);
3682
3683         /* Flush caches to be in the safe side */
3684         mips_dcache_wbinv_range(ova, size);
3685         return 0;
3686 }
3687
3688 boolean_t
3689 pmap_is_valid_memattr(pmap_t pmap __unused, vm_memattr_t mode)
3690 {
3691
3692         switch (mode) {
3693         case VM_MEMATTR_UNCACHEABLE:
3694         case VM_MEMATTR_WRITE_BACK:
3695 #ifdef MIPS_CCA_WC
3696         case VM_MEMATTR_WRITE_COMBINING:
3697 #endif
3698                 return (TRUE);
3699         default:
3700                 return (FALSE);
3701         }
3702 }