sys/powerpc/aim/mmu_oea.c

   1 /*-
   2  * Copyright (c) 2001 The NetBSD Foundation, Inc.
   3  * All rights reserved.
   4  *
   5  * This code is derived from software contributed to The NetBSD Foundation
   6  * by Matt Thomas <matt@3am-software.com> of Allegro Networks, Inc.
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions
  10  * are met:
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the distribution.
  16  *
  17  * THIS SOFTWARE IS PROVIDED BY THE NETBSD FOUNDATION, INC. AND CONTRIBUTORS
  18  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED
  19  * TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  20  * PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR CONTRIBUTORS
  21  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  22  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  23  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  24  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  25  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  26  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  27  * POSSIBILITY OF SUCH DAMAGE.
  28  */
  29 /*-
  30  * Copyright (C) 1995, 1996 Wolfgang Solfrank.
  31  * Copyright (C) 1995, 1996 TooLs GmbH.
  32  * All rights reserved.
  33  *
  34  * Redistribution and use in source and binary forms, with or without
  35  * modification, are permitted provided that the following conditions
  36  * are met:
  37  * 1. Redistributions of source code must retain the above copyright
  38  *    notice, this list of conditions and the following disclaimer.
  39  * 2. Redistributions in binary form must reproduce the above copyright
  40  *    notice, this list of conditions and the following disclaimer in the
  41  *    documentation and/or other materials provided with the distribution.
  42  * 3. All advertising materials mentioning features or use of this software
  43  *    must display the following acknowledgement:
  44  *      This product includes software developed by TooLs GmbH.
  45  * 4. The name of TooLs GmbH may not be used to endorse or promote products
  46  *    derived from this software without specific prior written permission.
  47  *
  48  * THIS SOFTWARE IS PROVIDED BY TOOLS GMBH ``AS IS'' AND ANY EXPRESS OR
  49  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  50  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  51  * IN NO EVENT SHALL TOOLS GMBH BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  52  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  53  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  54  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  55  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  56  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF
  57  * ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  58  *
  59  * $NetBSD: pmap.c,v 1.28 2000/03/26 20:42:36 kleink Exp $
  60  */
  61 /*-
  62  * Copyright (C) 2001 Benno Rice.
  63  * All rights reserved.
  64  *
  65  * Redistribution and use in source and binary forms, with or without
  66  * modification, are permitted provided that the following conditions
  67  * are met:
  68  * 1. Redistributions of source code must retain the above copyright
  69  *    notice, this list of conditions and the following disclaimer.
  70  * 2. Redistributions in binary form must reproduce the above copyright
  71  *    notice, this list of conditions and the following disclaimer in the
  72  *    documentation and/or other materials provided with the distribution.
  73  *
  74  * THIS SOFTWARE IS PROVIDED BY Benno Rice ``AS IS'' AND ANY EXPRESS OR
  75  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  76  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  77  * IN NO EVENT SHALL TOOLS GMBH BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  78  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  79  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  80  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  81  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  82  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF
  83  * ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  84  */
  85
  86 #include <sys/cdefs.h>
  87 __FBSDID("$FreeBSD$");
  88
  89 /*
  90  * Manages physical address maps.
  91  *
  92  * Since the information managed by this module is also stored by the
  93  * logical address mapping module, this module may throw away valid virtual
  94  * to physical mappings at almost any time.  However, invalidations of
  95  * mappings must be done as requested.
  96  *
  97  * In order to cope with hardware architectures which make virtual to
  98  * physical map invalidates expensive, this module may delay invalidate
  99  * reduced protection operations until such time as they are actually
 100  * necessary.  This module is given full information as to which processors
 101  * are currently using which maps, and to when physical maps must be made
 102  * correct.
 103  */
 104
 105 #include "opt_kstack_pages.h"
 106
 107 #include <sys/param.h>
 108 #include <sys/kernel.h>
 109 #include <sys/queue.h>
 110 #include <sys/cpuset.h>
 111 #include <sys/ktr.h>
 112 #include <sys/lock.h>
 113 #include <sys/msgbuf.h>
 114 #include <sys/mutex.h>
 115 #include <sys/proc.h>
 116 #include <sys/rwlock.h>
 117 #include <sys/sched.h>
 118 #include <sys/sysctl.h>
 119 #include <sys/systm.h>
 120 #include <sys/vmmeter.h>
 121
 122 #include <dev/ofw/openfirm.h>
 123
 124 #include <vm/vm.h>
 125 #include <vm/vm_param.h>
 126 #include <vm/vm_kern.h>
 127 #include <vm/vm_page.h>
 128 #include <vm/vm_map.h>
 129 #include <vm/vm_object.h>
 130 #include <vm/vm_extern.h>
 131 #include <vm/vm_pageout.h>
 132 #include <vm/uma.h>
 133
 134 #include <machine/cpu.h>
 135 #include <machine/platform.h>
 136 #include <machine/bat.h>
 137 #include <machine/frame.h>
 138 #include <machine/md_var.h>
 139 #include <machine/psl.h>
 140 #include <machine/pte.h>
 141 #include <machine/smp.h>
 142 #include <machine/sr.h>
 143 #include <machine/mmuvar.h>
 144 #include <machine/trap.h>
 145
 146 #include "mmu_if.h"
 147
 148 #define MOEA_DEBUG
 149
 150 #define TODO    panic("%s: not implemented", __func__);
 151
 152 #define VSID_MAKE(sr, hash)     ((sr) | (((hash) & 0xfffff) << 4))
 153 #define VSID_TO_SR(vsid)        ((vsid) & 0xf)
 154 #define VSID_TO_HASH(vsid)      (((vsid) >> 4) & 0xfffff)
 155
 156 struct ofw_map {
 157         vm_offset_t     om_va;
 158         vm_size_t       om_len;
 159         vm_offset_t     om_pa;
 160         u_int           om_mode;
 161 };
 162
 163 extern unsigned char _etext[];
 164 extern unsigned char _end[];
 165
 166 extern int dumpsys_minidump;
 167
 168 /*
 169  * Map of physical memory regions.
 170  */
 171 static struct   mem_region *regions;
 172 static struct   mem_region *pregions;
 173 static u_int    phys_avail_count;
 174 static int      regions_sz, pregions_sz;
 175 static struct   ofw_map *translations;
 176
 177 /*
 178  * Lock for the pteg and pvo tables.
 179  */
 180 struct mtx      moea_table_mutex;
 181 struct mtx      moea_vsid_mutex;
 182
 183 /* tlbie instruction synchronization */
 184 static struct mtx tlbie_mtx;
 185
 186 /*
 187  * PTEG data.
 188  */
 189 static struct   pteg *moea_pteg_table;
 190 u_int           moea_pteg_count;
 191 u_int           moea_pteg_mask;
 192
 193 /*
 194  * PVO data.
 195  */
 196 struct  pvo_head *moea_pvo_table;               /* pvo entries by pteg index */
 197 struct  pvo_head moea_pvo_kunmanaged =
 198     LIST_HEAD_INITIALIZER(moea_pvo_kunmanaged); /* list of unmanaged pages */
 199
 200 static struct rwlock_padalign pvh_global_lock;
 201
 202 uma_zone_t      moea_upvo_zone; /* zone for pvo entries for unmanaged pages */
 203 uma_zone_t      moea_mpvo_zone; /* zone for pvo entries for managed pages */
 204
 205 #define BPVO_POOL_SIZE  32768
 206 static struct   pvo_entry *moea_bpvo_pool;
 207 static int      moea_bpvo_pool_index = 0;
 208
 209 #define VSID_NBPW       (sizeof(u_int32_t) * 8)
 210 static u_int    moea_vsid_bitmap[NPMAPS / VSID_NBPW];
 211
 212 static boolean_t moea_initialized = FALSE;
 213
 214 /*
 215  * Statistics.
 216  */
 217 u_int   moea_pte_valid = 0;
 218 u_int   moea_pte_overflow = 0;
 219 u_int   moea_pte_replacements = 0;
 220 u_int   moea_pvo_entries = 0;
 221 u_int   moea_pvo_enter_calls = 0;
 222 u_int   moea_pvo_remove_calls = 0;
 223 u_int   moea_pte_spills = 0;
 224 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_valid, CTLFLAG_RD, &moea_pte_valid,
 225     0, "");
 226 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_overflow, CTLFLAG_RD,
 227     &moea_pte_overflow, 0, "");
 228 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_replacements, CTLFLAG_RD,
 229     &moea_pte_replacements, 0, "");
 230 SYSCTL_INT(_machdep, OID_AUTO, moea_pvo_entries, CTLFLAG_RD, &moea_pvo_entries,
 231     0, "");
 232 SYSCTL_INT(_machdep, OID_AUTO, moea_pvo_enter_calls, CTLFLAG_RD,
 233     &moea_pvo_enter_calls, 0, "");
 234 SYSCTL_INT(_machdep, OID_AUTO, moea_pvo_remove_calls, CTLFLAG_RD,
 235     &moea_pvo_remove_calls, 0, "");
 236 SYSCTL_INT(_machdep, OID_AUTO, moea_pte_spills, CTLFLAG_RD,
 237     &moea_pte_spills, 0, "");
 238
 239 /*
 240  * Allocate physical memory for use in moea_bootstrap.
 241  */
 242 static vm_offset_t      moea_bootstrap_alloc(vm_size_t, u_int);
 243
 244 /*
 245  * PTE calls.
 246  */
 247 static int              moea_pte_insert(u_int, struct pte *);
 248
 249 /*
 250  * PVO calls.
 251  */
 252 static int      moea_pvo_enter(pmap_t, uma_zone_t, struct pvo_head *,
 253                     vm_offset_t, vm_offset_t, u_int, int);
 254 static void     moea_pvo_remove(struct pvo_entry *, int);
 255 static struct   pvo_entry *moea_pvo_find_va(pmap_t, vm_offset_t, int *);
 256 static struct   pte *moea_pvo_to_pte(const struct pvo_entry *, int);
 257
 258 /*
 259  * Utility routines.
 260  */
 261 static void             moea_enter_locked(pmap_t, vm_offset_t, vm_page_t,
 262                             vm_prot_t, boolean_t);
 263 static void             moea_syncicache(vm_offset_t, vm_size_t);
 264 static boolean_t        moea_query_bit(vm_page_t, int);
 265 static u_int            moea_clear_bit(vm_page_t, int);
 266 static void             moea_kremove(mmu_t, vm_offset_t);
 267 int             moea_pte_spill(vm_offset_t);
 268
 269 /*
 270  * Kernel MMU interface
 271  */
 272 void moea_clear_modify(mmu_t, vm_page_t);
 273 void moea_copy_page(mmu_t, vm_page_t, vm_page_t);
 274 void moea_copy_pages(mmu_t mmu, vm_page_t *ma, vm_offset_t a_offset,
 275     vm_page_t *mb, vm_offset_t b_offset, int xfersize);
 276 void moea_enter(mmu_t, pmap_t, vm_offset_t, vm_page_t, vm_prot_t, boolean_t);
 277 void moea_enter_object(mmu_t, pmap_t, vm_offset_t, vm_offset_t, vm_page_t,
 278     vm_prot_t);
 279 void moea_enter_quick(mmu_t, pmap_t, vm_offset_t, vm_page_t, vm_prot_t);
 280 vm_paddr_t moea_extract(mmu_t, pmap_t, vm_offset_t);
 281 vm_page_t moea_extract_and_hold(mmu_t, pmap_t, vm_offset_t, vm_prot_t);
 282 void moea_init(mmu_t);
 283 boolean_t moea_is_modified(mmu_t, vm_page_t);
 284 boolean_t moea_is_prefaultable(mmu_t, pmap_t, vm_offset_t);
 285 boolean_t moea_is_referenced(mmu_t, vm_page_t);
 286 int moea_ts_referenced(mmu_t, vm_page_t);
 287 vm_offset_t moea_map(mmu_t, vm_offset_t *, vm_paddr_t, vm_paddr_t, int);
 288 boolean_t moea_page_exists_quick(mmu_t, pmap_t, vm_page_t);
 289 int moea_page_wired_mappings(mmu_t, vm_page_t);
 290 void moea_pinit(mmu_t, pmap_t);
 291 void moea_pinit0(mmu_t, pmap_t);
 292 void moea_protect(mmu_t, pmap_t, vm_offset_t, vm_offset_t, vm_prot_t);
 293 void moea_qenter(mmu_t, vm_offset_t, vm_page_t *, int);
 294 void moea_qremove(mmu_t, vm_offset_t, int);
 295 void moea_release(mmu_t, pmap_t);
 296 void moea_remove(mmu_t, pmap_t, vm_offset_t, vm_offset_t);
 297 void moea_remove_all(mmu_t, vm_page_t);
 298 void moea_remove_write(mmu_t, vm_page_t);
 299 void moea_unwire(mmu_t, pmap_t, vm_offset_t, vm_offset_t);
 300 void moea_zero_page(mmu_t, vm_page_t);
 301 void moea_zero_page_area(mmu_t, vm_page_t, int, int);
 302 void moea_zero_page_idle(mmu_t, vm_page_t);
 303 void moea_activate(mmu_t, struct thread *);
 304 void moea_deactivate(mmu_t, struct thread *);
 305 void moea_cpu_bootstrap(mmu_t, int);
 306 void moea_bootstrap(mmu_t, vm_offset_t, vm_offset_t);
 307 void *moea_mapdev(mmu_t, vm_paddr_t, vm_size_t);
 308 void *moea_mapdev_attr(mmu_t, vm_offset_t, vm_size_t, vm_memattr_t);
 309 void moea_unmapdev(mmu_t, vm_offset_t, vm_size_t);
 310 vm_paddr_t moea_kextract(mmu_t, vm_offset_t);
 311 void moea_kenter_attr(mmu_t, vm_offset_t, vm_offset_t, vm_memattr_t);
 312 void moea_kenter(mmu_t, vm_offset_t, vm_paddr_t);
 313 void moea_page_set_memattr(mmu_t mmu, vm_page_t m, vm_memattr_t ma);
 314 boolean_t moea_dev_direct_mapped(mmu_t, vm_paddr_t, vm_size_t);
 315 static void moea_sync_icache(mmu_t, pmap_t, vm_offset_t, vm_size_t);
 316 vm_offset_t moea_dumpsys_map(mmu_t mmu, struct pmap_md *md, vm_size_t ofs,
 317     vm_size_t *sz);
 318 struct pmap_md * moea_scan_md(mmu_t mmu, struct pmap_md *prev);
 319
 320 static mmu_method_t moea_methods[] = {
 321         MMUMETHOD(mmu_clear_modify,     moea_clear_modify),
 322         MMUMETHOD(mmu_copy_page,        moea_copy_page),
 323         MMUMETHOD(mmu_copy_pages,       moea_copy_pages),
 324         MMUMETHOD(mmu_enter,            moea_enter),
 325         MMUMETHOD(mmu_enter_object,     moea_enter_object),
 326         MMUMETHOD(mmu_enter_quick,      moea_enter_quick),
 327         MMUMETHOD(mmu_extract,          moea_extract),
 328         MMUMETHOD(mmu_extract_and_hold, moea_extract_and_hold),
 329         MMUMETHOD(mmu_init,             moea_init),
 330         MMUMETHOD(mmu_is_modified,      moea_is_modified),
 331         MMUMETHOD(mmu_is_prefaultable,  moea_is_prefaultable),
 332         MMUMETHOD(mmu_is_referenced,    moea_is_referenced),
 333         MMUMETHOD(mmu_ts_referenced,    moea_ts_referenced),
 334         MMUMETHOD(mmu_map,              moea_map),
 335         MMUMETHOD(mmu_page_exists_quick,moea_page_exists_quick),
 336         MMUMETHOD(mmu_page_wired_mappings,moea_page_wired_mappings),
 337         MMUMETHOD(mmu_pinit,            moea_pinit),
 338         MMUMETHOD(mmu_pinit0,           moea_pinit0),
 339         MMUMETHOD(mmu_protect,          moea_protect),
 340         MMUMETHOD(mmu_qenter,           moea_qenter),
 341         MMUMETHOD(mmu_qremove,          moea_qremove),
 342         MMUMETHOD(mmu_release,          moea_release),
 343         MMUMETHOD(mmu_remove,           moea_remove),
 344         MMUMETHOD(mmu_remove_all,       moea_remove_all),
 345         MMUMETHOD(mmu_remove_write,     moea_remove_write),
 346         MMUMETHOD(mmu_sync_icache,      moea_sync_icache),
 347         MMUMETHOD(mmu_unwire,           moea_unwire),
 348         MMUMETHOD(mmu_zero_page,        moea_zero_page),
 349         MMUMETHOD(mmu_zero_page_area,   moea_zero_page_area),
 350         MMUMETHOD(mmu_zero_page_idle,   moea_zero_page_idle),
 351         MMUMETHOD(mmu_activate,         moea_activate),
 352         MMUMETHOD(mmu_deactivate,       moea_deactivate),
 353         MMUMETHOD(mmu_page_set_memattr, moea_page_set_memattr),
 354
 355         /* Internal interfaces */
 356         MMUMETHOD(mmu_bootstrap,        moea_bootstrap),
 357         MMUMETHOD(mmu_cpu_bootstrap,    moea_cpu_bootstrap),
 358         MMUMETHOD(mmu_mapdev_attr,      moea_mapdev_attr),
 359         MMUMETHOD(mmu_mapdev,           moea_mapdev),
 360         MMUMETHOD(mmu_unmapdev,         moea_unmapdev),
 361         MMUMETHOD(mmu_kextract,         moea_kextract),
 362         MMUMETHOD(mmu_kenter,           moea_kenter),
 363         MMUMETHOD(mmu_kenter_attr,      moea_kenter_attr),
 364         MMUMETHOD(mmu_dev_direct_mapped,moea_dev_direct_mapped),
 365         MMUMETHOD(mmu_scan_md,          moea_scan_md),
 366         MMUMETHOD(mmu_dumpsys_map,      moea_dumpsys_map),
 367
 368         { 0, 0 }
 369 };
 370
 371 MMU_DEF(oea_mmu, MMU_TYPE_OEA, moea_methods, 0);
 372
 373 static __inline uint32_t
 374 moea_calc_wimg(vm_offset_t pa, vm_memattr_t ma)
 375 {
 376         uint32_t pte_lo;
 377         int i;
 378
 379         if (ma != VM_MEMATTR_DEFAULT) {
 380                 switch (ma) {
 381                 case VM_MEMATTR_UNCACHEABLE:
 382                         return (PTE_I | PTE_G);
 383                 case VM_MEMATTR_WRITE_COMBINING:
 384                 case VM_MEMATTR_WRITE_BACK:
 385                 case VM_MEMATTR_PREFETCHABLE:
 386                         return (PTE_I);
 387                 case VM_MEMATTR_WRITE_THROUGH:
 388                         return (PTE_W | PTE_M);
 389                 }
 390         }
 391
 392         /*
 393          * Assume the page is cache inhibited and access is guarded unless
 394          * it's in our available memory array.
 395          */
 396         pte_lo = PTE_I | PTE_G;
 397         for (i = 0; i < pregions_sz; i++) {
 398                 if ((pa >= pregions[i].mr_start) &&
 399                     (pa < (pregions[i].mr_start + pregions[i].mr_size))) {
 400                         pte_lo = PTE_M;
 401                         break;
 402                 }
 403         }
 404
 405         return pte_lo;
 406 }
 407
 408 static void
 409 tlbie(vm_offset_t va)
 410 {
 411
 412         mtx_lock_spin(&tlbie_mtx);
 413         __asm __volatile("ptesync");
 414         __asm __volatile("tlbie %0" :: "r"(va));
 415         __asm __volatile("eieio; tlbsync; ptesync");
 416         mtx_unlock_spin(&tlbie_mtx);
 417 }
 418
 419 static void
 420 tlbia(void)
 421 {
 422         vm_offset_t va;
 423
 424         for (va = 0; va < 0x00040000; va += 0x00001000) {
 425                 __asm __volatile("tlbie %0" :: "r"(va));
 426                 powerpc_sync();
 427         }
 428         __asm __volatile("tlbsync");
 429         powerpc_sync();
 430 }
 431
 432 static __inline int
 433 va_to_sr(u_int *sr, vm_offset_t va)
 434 {
 435         return (sr[(uintptr_t)va >> ADDR_SR_SHFT]);
 436 }
 437
 438 static __inline u_int
 439 va_to_pteg(u_int sr, vm_offset_t addr)
 440 {
 441         u_int hash;
 442
 443         hash = (sr & SR_VSID_MASK) ^ (((u_int)addr & ADDR_PIDX) >>
 444             ADDR_PIDX_SHFT);
 445         return (hash & moea_pteg_mask);
 446 }
 447
 448 static __inline struct pvo_head *
 449 vm_page_to_pvoh(vm_page_t m)
 450 {
 451
 452         return (&m->md.mdpg_pvoh);
 453 }
 454
 455 static __inline void
 456 moea_attr_clear(vm_page_t m, int ptebit)
 457 {
 458
 459         rw_assert(&pvh_global_lock, RA_WLOCKED);
 460         m->md.mdpg_attrs &= ~ptebit;
 461 }
 462
 463 static __inline int
 464 moea_attr_fetch(vm_page_t m)
 465 {
 466
 467         return (m->md.mdpg_attrs);
 468 }
 469
 470 static __inline void
 471 moea_attr_save(vm_page_t m, int ptebit)
 472 {
 473
 474         rw_assert(&pvh_global_lock, RA_WLOCKED);
 475         m->md.mdpg_attrs |= ptebit;
 476 }
 477
 478 static __inline int
 479 moea_pte_compare(const struct pte *pt, const struct pte *pvo_pt)
 480 {
 481         if (pt->pte_hi == pvo_pt->pte_hi)
 482                 return (1);
 483
 484         return (0);
 485 }
 486
 487 static __inline int
 488 moea_pte_match(struct pte *pt, u_int sr, vm_offset_t va, int which)
 489 {
 490         return (pt->pte_hi & ~PTE_VALID) ==
 491             (((sr & SR_VSID_MASK) << PTE_VSID_SHFT) |
 492             ((va >> ADDR_API_SHFT) & PTE_API) | which);
 493 }
 494
 495 static __inline void
 496 moea_pte_create(struct pte *pt, u_int sr, vm_offset_t va, u_int pte_lo)
 497 {
 498
 499         mtx_assert(&moea_table_mutex, MA_OWNED);
 500
 501         /*
 502          * Construct a PTE.  Default to IMB initially.  Valid bit only gets
 503          * set when the real pte is set in memory.
 504          *
 505          * Note: Don't set the valid bit for correct operation of tlb update.
 506          */
 507         pt->pte_hi = ((sr & SR_VSID_MASK) << PTE_VSID_SHFT) |
 508             (((va & ADDR_PIDX) >> ADDR_API_SHFT) & PTE_API);
 509         pt->pte_lo = pte_lo;
 510 }
 511
 512 static __inline void
 513 moea_pte_synch(struct pte *pt, struct pte *pvo_pt)
 514 {
 515
 516         mtx_assert(&moea_table_mutex, MA_OWNED);
 517         pvo_pt->pte_lo |= pt->pte_lo & (PTE_REF | PTE_CHG);
 518 }
 519
 520 static __inline void
 521 moea_pte_clear(struct pte *pt, vm_offset_t va, int ptebit)
 522 {
 523
 524         mtx_assert(&moea_table_mutex, MA_OWNED);
 525
 526         /*
 527          * As shown in Section 7.6.3.2.3
 528          */
 529         pt->pte_lo &= ~ptebit;
 530         tlbie(va);
 531 }
 532
 533 static __inline void
 534 moea_pte_set(struct pte *pt, struct pte *pvo_pt)
 535 {
 536
 537         mtx_assert(&moea_table_mutex, MA_OWNED);
 538         pvo_pt->pte_hi |= PTE_VALID;
 539
 540         /*
 541          * Update the PTE as defined in section 7.6.3.1.
 542          * Note that the REF/CHG bits are from pvo_pt and thus should have
 543          * been saved so this routine can restore them (if desired).
 544          */
 545         pt->pte_lo = pvo_pt->pte_lo;
 546         powerpc_sync();
 547         pt->pte_hi = pvo_pt->pte_hi;
 548         powerpc_sync();
 549         moea_pte_valid++;
 550 }
 551
 552 static __inline void
 553 moea_pte_unset(struct pte *pt, struct pte *pvo_pt, vm_offset_t va)
 554 {
 555
 556         mtx_assert(&moea_table_mutex, MA_OWNED);
 557         pvo_pt->pte_hi &= ~PTE_VALID;
 558
 559         /*
 560          * Force the reg & chg bits back into the PTEs.
 561          */
 562         powerpc_sync();
 563
 564         /*
 565          * Invalidate the pte.
 566          */
 567         pt->pte_hi &= ~PTE_VALID;
 568
 569         tlbie(va);
 570
 571         /*
 572          * Save the reg & chg bits.
 573          */
 574         moea_pte_synch(pt, pvo_pt);
 575         moea_pte_valid--;
 576 }
 577
 578 static __inline void
 579 moea_pte_change(struct pte *pt, struct pte *pvo_pt, vm_offset_t va)
 580 {
 581
 582         /*
 583          * Invalidate the PTE
 584          */
 585         moea_pte_unset(pt, pvo_pt, va);
 586         moea_pte_set(pt, pvo_pt);
 587 }
 588
 589 /*
 590  * Quick sort callout for comparing memory regions.
 591  */
 592 static int      om_cmp(const void *a, const void *b);
 593
 594 static int
 595 om_cmp(const void *a, const void *b)
 596 {
 597         const struct    ofw_map *mapa;
 598         const struct    ofw_map *mapb;
 599
 600         mapa = a;
 601         mapb = b;
 602         if (mapa->om_pa < mapb->om_pa)
 603                 return (-1);
 604         else if (mapa->om_pa > mapb->om_pa)
 605                 return (1);
 606         else
 607                 return (0);
 608 }
 609
 610 void
 611 moea_cpu_bootstrap(mmu_t mmup, int ap)
 612 {
 613         u_int sdr;
 614         int i;
 615
 616         if (ap) {
 617                 powerpc_sync();
 618                 __asm __volatile("mtdbatu 0,%0" :: "r"(battable[0].batu));
 619                 __asm __volatile("mtdbatl 0,%0" :: "r"(battable[0].batl));
 620                 isync();
 621                 __asm __volatile("mtibatu 0,%0" :: "r"(battable[0].batu));
 622                 __asm __volatile("mtibatl 0,%0" :: "r"(battable[0].batl));
 623                 isync();
 624         }
 625
 626 #ifdef WII
 627         /*
 628          * Special case for the Wii: don't install the PCI BAT.
 629          */
 630         if (strcmp(installed_platform(), "wii") != 0) {
 631 #endif
 632                 __asm __volatile("mtdbatu 1,%0" :: "r"(battable[8].batu));
 633                 __asm __volatile("mtdbatl 1,%0" :: "r"(battable[8].batl));
 634 #ifdef WII
 635         }
 636 #endif
 637         isync();
 638
 639         __asm __volatile("mtibatu 1,%0" :: "r"(0));
 640         __asm __volatile("mtdbatu 2,%0" :: "r"(0));
 641         __asm __volatile("mtibatu 2,%0" :: "r"(0));
 642         __asm __volatile("mtdbatu 3,%0" :: "r"(0));
 643         __asm __volatile("mtibatu 3,%0" :: "r"(0));
 644         isync();
 645
 646         for (i = 0; i < 16; i++)
 647                 mtsrin(i << ADDR_SR_SHFT, kernel_pmap->pm_sr[i]);
 648         powerpc_sync();
 649
 650         sdr = (u_int)moea_pteg_table | (moea_pteg_mask >> 10);
 651         __asm __volatile("mtsdr1 %0" :: "r"(sdr));
 652         isync();
 653
 654         tlbia();
 655 }
 656
 657 void
 658 moea_bootstrap(mmu_t mmup, vm_offset_t kernelstart, vm_offset_t kernelend)
 659 {
 660         ihandle_t       mmui;
 661         phandle_t       chosen, mmu;
 662         int             sz;
 663         int             i, j;
 664         vm_size_t       size, physsz, hwphyssz;
 665         vm_offset_t     pa, va, off;
 666         void            *dpcpu;
 667         register_t      msr;
 668
 669         /*
 670          * Set up BAT0 to map the lowest 256 MB area
 671          */
 672         battable[0x0].batl = BATL(0x00000000, BAT_M, BAT_PP_RW);
 673         battable[0x0].batu = BATU(0x00000000, BAT_BL_256M, BAT_Vs);
 674
 675         /*
 676          * Map PCI memory space.
 677          */
 678         battable[0x8].batl = BATL(0x80000000, BAT_I|BAT_G, BAT_PP_RW);
 679         battable[0x8].batu = BATU(0x80000000, BAT_BL_256M, BAT_Vs);
 680
 681         battable[0x9].batl = BATL(0x90000000, BAT_I|BAT_G, BAT_PP_RW);
 682         battable[0x9].batu = BATU(0x90000000, BAT_BL_256M, BAT_Vs);
 683
 684         battable[0xa].batl = BATL(0xa0000000, BAT_I|BAT_G, BAT_PP_RW);
 685         battable[0xa].batu = BATU(0xa0000000, BAT_BL_256M, BAT_Vs);
 686
 687         battable[0xb].batl = BATL(0xb0000000, BAT_I|BAT_G, BAT_PP_RW);
 688         battable[0xb].batu = BATU(0xb0000000, BAT_BL_256M, BAT_Vs);
 689
 690         /*
 691          * Map obio devices.
 692          */
 693         battable[0xf].batl = BATL(0xf0000000, BAT_I|BAT_G, BAT_PP_RW);
 694         battable[0xf].batu = BATU(0xf0000000, BAT_BL_256M, BAT_Vs);
 695
 696         /*
 697          * Use an IBAT and a DBAT to map the bottom segment of memory
 698          * where we are. Turn off instruction relocation temporarily
 699          * to prevent faults while reprogramming the IBAT.
 700          */
 701         msr = mfmsr();
 702         mtmsr(msr & ~PSL_IR);
 703         __asm (".balign 32; \n"
 704                "mtibatu 0,%0; mtibatl 0,%1; isync; \n"
 705                "mtdbatu 0,%0; mtdbatl 0,%1; isync"
 706             :: "r"(battable[0].batu), "r"(battable[0].batl));
 707         mtmsr(msr);
 708
 709 #ifdef WII
 710         if (strcmp(installed_platform(), "wii") != 0) {
 711 #endif
 712                 /* map pci space */
 713                 __asm __volatile("mtdbatu 1,%0" :: "r"(battable[8].batu));
 714                 __asm __volatile("mtdbatl 1,%0" :: "r"(battable[8].batl));
 715 #ifdef WII
 716         }
 717 #endif
 718         isync();
 719
 720         /* set global direct map flag */
 721         hw_direct_map = 1;
 722
 723         mem_regions(&pregions, &pregions_sz, &regions, &regions_sz);
 724         CTR0(KTR_PMAP, "moea_bootstrap: physical memory");
 725
 726         for (i = 0; i < pregions_sz; i++) {
 727                 vm_offset_t pa;
 728                 vm_offset_t end;
 729
 730                 CTR3(KTR_PMAP, "physregion: %#x - %#x (%#x)",
 731                         pregions[i].mr_start,
 732                         pregions[i].mr_start + pregions[i].mr_size,
 733                         pregions[i].mr_size);
 734                 /*
 735                  * Install entries into the BAT table to allow all
 736                  * of physmem to be convered by on-demand BAT entries.
 737                  * The loop will sometimes set the same battable element
 738                  * twice, but that's fine since they won't be used for
 739                  * a while yet.
 740                  */
 741                 pa = pregions[i].mr_start & 0xf0000000;
 742                 end = pregions[i].mr_start + pregions[i].mr_size;
 743                 do {
 744                         u_int n = pa >> ADDR_SR_SHFT;
 745
 746                         battable[n].batl = BATL(pa, BAT_M, BAT_PP_RW);
 747                         battable[n].batu = BATU(pa, BAT_BL_256M, BAT_Vs);
 748                         pa += SEGMENT_LENGTH;
 749                 } while (pa < end);
 750         }
 751
 752         if (sizeof(phys_avail)/sizeof(phys_avail[0]) < regions_sz)
 753                 panic("moea_bootstrap: phys_avail too small");
 754
 755         phys_avail_count = 0;
 756         physsz = 0;
 757         hwphyssz = 0;
 758         TUNABLE_ULONG_FETCH("hw.physmem", (u_long *) &hwphyssz);
 759         for (i = 0, j = 0; i < regions_sz; i++, j += 2) {
 760                 CTR3(KTR_PMAP, "region: %#x - %#x (%#x)", regions[i].mr_start,
 761                     regions[i].mr_start + regions[i].mr_size,
 762                     regions[i].mr_size);
 763                 if (hwphyssz != 0 &&
 764                     (physsz + regions[i].mr_size) >= hwphyssz) {
 765                         if (physsz < hwphyssz) {
 766                                 phys_avail[j] = regions[i].mr_start;
 767                                 phys_avail[j + 1] = regions[i].mr_start +
 768                                     hwphyssz - physsz;
 769                                 physsz = hwphyssz;
 770                                 phys_avail_count++;
 771                         }
 772                         break;
 773                 }
 774                 phys_avail[j] = regions[i].mr_start;
 775                 phys_avail[j + 1] = regions[i].mr_start + regions[i].mr_size;
 776                 phys_avail_count++;
 777                 physsz += regions[i].mr_size;
 778         }
 779
 780         /* Check for overlap with the kernel and exception vectors */
 781         for (j = 0; j < 2*phys_avail_count; j+=2) {
 782                 if (phys_avail[j] < EXC_LAST)
 783                         phys_avail[j] += EXC_LAST;
 784
 785                 if (kernelstart >= phys_avail[j] &&
 786                     kernelstart < phys_avail[j+1]) {
 787                         if (kernelend < phys_avail[j+1]) {
 788                                 phys_avail[2*phys_avail_count] =
 789                                     (kernelend & ~PAGE_MASK) + PAGE_SIZE;
 790                                 phys_avail[2*phys_avail_count + 1] =
 791                                     phys_avail[j+1];
 792                                 phys_avail_count++;
 793                         }
 794
 795                         phys_avail[j+1] = kernelstart & ~PAGE_MASK;
 796                 }
 797
 798                 if (kernelend >= phys_avail[j] &&
 799                     kernelend < phys_avail[j+1]) {
 800                         if (kernelstart > phys_avail[j]) {
 801                                 phys_avail[2*phys_avail_count] = phys_avail[j];
 802                                 phys_avail[2*phys_avail_count + 1] =
 803                                     kernelstart & ~PAGE_MASK;
 804                                 phys_avail_count++;
 805                         }
 806
 807                         phys_avail[j] = (kernelend & ~PAGE_MASK) + PAGE_SIZE;
 808                 }
 809         }
 810
 811         physmem = btoc(physsz);
 812
 813         /*
 814          * Allocate PTEG table.
 815          */
 816 #ifdef PTEGCOUNT
 817         moea_pteg_count = PTEGCOUNT;
 818 #else
 819         moea_pteg_count = 0x1000;
 820
 821         while (moea_pteg_count < physmem)
 822                 moea_pteg_count <<= 1;
 823
 824         moea_pteg_count >>= 1;
 825 #endif /* PTEGCOUNT */
 826
 827         size = moea_pteg_count * sizeof(struct pteg);
 828         CTR2(KTR_PMAP, "moea_bootstrap: %d PTEGs, %d bytes", moea_pteg_count,
 829             size);
 830         moea_pteg_table = (struct pteg *)moea_bootstrap_alloc(size, size);
 831         CTR1(KTR_PMAP, "moea_bootstrap: PTEG table at %p", moea_pteg_table);
 832         bzero((void *)moea_pteg_table, moea_pteg_count * sizeof(struct pteg));
 833         moea_pteg_mask = moea_pteg_count - 1;
 834
 835         /*
 836          * Allocate pv/overflow lists.
 837          */
 838         size = sizeof(struct pvo_head) * moea_pteg_count;
 839         moea_pvo_table = (struct pvo_head *)moea_bootstrap_alloc(size,
 840             PAGE_SIZE);
 841         CTR1(KTR_PMAP, "moea_bootstrap: PVO table at %p", moea_pvo_table);
 842         for (i = 0; i < moea_pteg_count; i++)
 843                 LIST_INIT(&moea_pvo_table[i]);
 844
 845         /*
 846          * Initialize the lock that synchronizes access to the pteg and pvo
 847          * tables.
 848          */
 849         mtx_init(&moea_table_mutex, "pmap table", NULL, MTX_DEF |
 850             MTX_RECURSE);
 851         mtx_init(&moea_vsid_mutex, "VSID table", NULL, MTX_DEF);
 852
 853         mtx_init(&tlbie_mtx, "tlbie", NULL, MTX_SPIN);
 854
 855         /*
 856          * Initialise the unmanaged pvo pool.
 857          */
 858         moea_bpvo_pool = (struct pvo_entry *)moea_bootstrap_alloc(
 859                 BPVO_POOL_SIZE*sizeof(struct pvo_entry), 0);
 860         moea_bpvo_pool_index = 0;
 861
 862         /*
 863          * Make sure kernel vsid is allocated as well as VSID 0.
 864          */
 865         moea_vsid_bitmap[(KERNEL_VSIDBITS & (NPMAPS - 1)) / VSID_NBPW]
 866                 |= 1 << (KERNEL_VSIDBITS % VSID_NBPW);
 867         moea_vsid_bitmap[0] |= 1;
 868
 869         /*
 870          * Initialize the kernel pmap (which is statically allocated).
 871          */
 872         PMAP_LOCK_INIT(kernel_pmap);
 873         for (i = 0; i < 16; i++)
 874                 kernel_pmap->pm_sr[i] = EMPTY_SEGMENT + i;
 875         CPU_FILL(&kernel_pmap->pm_active);
 876         RB_INIT(&kernel_pmap->pmap_pvo);
 877
 878         /*
 879          * Initialize the global pv list lock.
 880          */
 881         rw_init(&pvh_global_lock, "pmap pv global");
 882
 883         /*
 884          * Set up the Open Firmware mappings
 885          */
 886         chosen = OF_finddevice("/chosen");
 887         if (chosen != -1 && OF_getprop(chosen, "mmu", &mmui, 4) != -1 &&
 888             (mmu = OF_instance_to_package(mmui)) != -1 &&
 889             (sz = OF_getproplen(mmu, "translations")) != -1) {
 890                 translations = NULL;
 891                 for (i = 0; phys_avail[i] != 0; i += 2) {
 892                         if (phys_avail[i + 1] >= sz) {
 893                                 translations = (struct ofw_map *)phys_avail[i];
 894                                 break;
 895                         }
 896                 }
 897                 if (translations == NULL)
 898                         panic("moea_bootstrap: no space to copy translations");
 899                 bzero(translations, sz);
 900                 if (OF_getprop(mmu, "translations", translations, sz) == -1)
 901                         panic("moea_bootstrap: can't get ofw translations");
 902                 CTR0(KTR_PMAP, "moea_bootstrap: translations");
 903                 sz /= sizeof(*translations);
 904                 qsort(translations, sz, sizeof (*translations), om_cmp);
 905                 for (i = 0; i < sz; i++) {
 906                         CTR3(KTR_PMAP, "translation: pa=%#x va=%#x len=%#x",
 907                             translations[i].om_pa, translations[i].om_va,
 908                             translations[i].om_len);
 909
 910                         /*
 911                          * If the mapping is 1:1, let the RAM and device
 912                          * on-demand BAT tables take care of the translation.
 913                          */
 914                         if (translations[i].om_va == translations[i].om_pa)
 915                                 continue;
 916
 917                         /* Enter the pages */
 918                         for (off = 0; off < translations[i].om_len;
 919                             off += PAGE_SIZE)
 920                                 moea_kenter(mmup, translations[i].om_va + off,
 921                                             translations[i].om_pa + off);
 922                 }
 923         }
 924
 925         /*
 926          * Calculate the last available physical address.
 927          */
 928         for (i = 0; phys_avail[i + 2] != 0; i += 2)
 929                 ;
 930         Maxmem = powerpc_btop(phys_avail[i + 1]);
 931
 932         moea_cpu_bootstrap(mmup,0);
 933
 934         pmap_bootstrapped++;
 935
 936         /*
 937          * Set the start and end of kva.
 938          */
 939         virtual_avail = VM_MIN_KERNEL_ADDRESS;
 940         virtual_end = VM_MAX_SAFE_KERNEL_ADDRESS;
 941
 942         /*
 943          * Allocate a kernel stack with a guard page for thread0 and map it
 944          * into the kernel page map.
 945          */
 946         pa = moea_bootstrap_alloc(KSTACK_PAGES * PAGE_SIZE, PAGE_SIZE);
 947         va = virtual_avail + KSTACK_GUARD_PAGES * PAGE_SIZE;
 948         virtual_avail = va + KSTACK_PAGES * PAGE_SIZE;
 949         CTR2(KTR_PMAP, "moea_bootstrap: kstack0 at %#x (%#x)", pa, va);
 950         thread0.td_kstack = va;
 951         thread0.td_kstack_pages = KSTACK_PAGES;
 952         for (i = 0; i < KSTACK_PAGES; i++) {
 953                 moea_kenter(mmup, va, pa);
 954                 pa += PAGE_SIZE;
 955                 va += PAGE_SIZE;
 956         }
 957
 958         /*
 959          * Allocate virtual address space for the message buffer.
 960          */
 961         pa = msgbuf_phys = moea_bootstrap_alloc(msgbufsize, PAGE_SIZE);
 962         msgbufp = (struct msgbuf *)virtual_avail;
 963         va = virtual_avail;
 964         virtual_avail += round_page(msgbufsize);
 965         while (va < virtual_avail) {
 966                 moea_kenter(mmup, va, pa);
 967                 pa += PAGE_SIZE;
 968                 va += PAGE_SIZE;
 969         }
 970
 971         /*
 972          * Allocate virtual address space for the dynamic percpu area.
 973          */
 974         pa = moea_bootstrap_alloc(DPCPU_SIZE, PAGE_SIZE);
 975         dpcpu = (void *)virtual_avail;
 976         va = virtual_avail;
 977         virtual_avail += DPCPU_SIZE;
 978         while (va < virtual_avail) {
 979                 moea_kenter(mmup, va, pa);
 980                 pa += PAGE_SIZE;
 981                 va += PAGE_SIZE;
 982         }
 983         dpcpu_init(dpcpu, 0);
 984 }
 985
 986 /*
 987  * Activate a user pmap.  The pmap must be activated before it's address
 988  * space can be accessed in any way.
 989  */
 990 void
 991 moea_activate(mmu_t mmu, struct thread *td)
 992 {
 993         pmap_t  pm, pmr;
 994
 995         /*
 996          * Load all the data we need up front to encourage the compiler to
 997          * not issue any loads while we have interrupts disabled below.
 998          */
 999         pm = &td->td_proc->p_vmspace->vm_pmap;
1000         pmr = pm->pmap_phys;
1001
1002         CPU_SET(PCPU_GET(cpuid), &pm->pm_active);
1003         PCPU_SET(curpmap, pmr);
1004 }
1005
1006 void
1007 moea_deactivate(mmu_t mmu, struct thread *td)
1008 {
1009         pmap_t  pm;
1010
1011         pm = &td->td_proc->p_vmspace->vm_pmap;
1012         CPU_CLR(PCPU_GET(cpuid), &pm->pm_active);
1013         PCPU_SET(curpmap, NULL);
1014 }
1015
1016 void
1017 moea_unwire(mmu_t mmu, pmap_t pm, vm_offset_t sva, vm_offset_t eva)
1018 {
1019         struct  pvo_entry key, *pvo;
1020
1021         PMAP_LOCK(pm);
1022         key.pvo_vaddr = sva;
1023         for (pvo = RB_NFIND(pvo_tree, &pm->pmap_pvo, &key);
1024             pvo != NULL && PVO_VADDR(pvo) < eva;
1025             pvo = RB_NEXT(pvo_tree, &pm->pmap_pvo, pvo)) {
1026                 if ((pvo->pvo_vaddr & PVO_WIRED) == 0)
1027                         panic("moea_unwire: pvo %p is missing PVO_WIRED", pvo);
1028                 pvo->pvo_vaddr &= ~PVO_WIRED;
1029                 pm->pm_stats.wired_count--;
1030         }
1031         PMAP_UNLOCK(pm);
1032 }
1033
1034 void
1035 moea_copy_page(mmu_t mmu, vm_page_t msrc, vm_page_t mdst)
1036 {
1037         vm_offset_t     dst;
1038         vm_offset_t     src;
1039
1040         dst = VM_PAGE_TO_PHYS(mdst);
1041         src = VM_PAGE_TO_PHYS(msrc);
1042
1043         bcopy((void *)src, (void *)dst, PAGE_SIZE);
1044 }
1045
1046 void
1047 moea_copy_pages(mmu_t mmu, vm_page_t *ma, vm_offset_t a_offset,
1048     vm_page_t *mb, vm_offset_t b_offset, int xfersize)
1049 {
1050         void *a_cp, *b_cp;
1051         vm_offset_t a_pg_offset, b_pg_offset;
1052         int cnt;
1053
1054         while (xfersize > 0) {
1055                 a_pg_offset = a_offset & PAGE_MASK;
1056                 cnt = min(xfersize, PAGE_SIZE - a_pg_offset);
1057                 a_cp = (char *)VM_PAGE_TO_PHYS(ma[a_offset >> PAGE_SHIFT]) +
1058                     a_pg_offset;
1059                 b_pg_offset = b_offset & PAGE_MASK;
1060                 cnt = min(cnt, PAGE_SIZE - b_pg_offset);
1061                 b_cp = (char *)VM_PAGE_TO_PHYS(mb[b_offset >> PAGE_SHIFT]) +
1062                     b_pg_offset;
1063                 bcopy(a_cp, b_cp, cnt);
1064                 a_offset += cnt;
1065                 b_offset += cnt;
1066                 xfersize -= cnt;
1067         }
1068 }
1069
1070 /*
1071  * Zero a page of physical memory by temporarily mapping it into the tlb.
1072  */
1073 void
1074 moea_zero_page(mmu_t mmu, vm_page_t m)
1075 {
1076         vm_offset_t off, pa = VM_PAGE_TO_PHYS(m);
1077
1078         for (off = 0; off < PAGE_SIZE; off += cacheline_size)
1079                 __asm __volatile("dcbz 0,%0" :: "r"(pa + off));
1080 }
1081
1082 void
1083 moea_zero_page_area(mmu_t mmu, vm_page_t m, int off, int size)
1084 {
1085         vm_offset_t pa = VM_PAGE_TO_PHYS(m);
1086         void *va = (void *)(pa + off);
1087
1088         bzero(va, size);
1089 }
1090
1091 void
1092 moea_zero_page_idle(mmu_t mmu, vm_page_t m)
1093 {
1094
1095         moea_zero_page(mmu, m);
1096 }
1097
1098 /*
1099  * Map the given physical page at the specified virtual address in the
1100  * target pmap with the protection requested.  If specified the page
1101  * will be wired down.
1102  */
1103 void
1104 moea_enter(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot,
1105            boolean_t wired)
1106 {
1107
1108         rw_wlock(&pvh_global_lock);
1109         PMAP_LOCK(pmap);
1110         moea_enter_locked(pmap, va, m, prot, wired);
1111         rw_wunlock(&pvh_global_lock);
1112         PMAP_UNLOCK(pmap);
1113 }
1114
1115 /*
1116  * Map the given physical page at the specified virtual address in the
1117  * target pmap with the protection requested.  If specified the page
1118  * will be wired down.
1119  *
1120  * The global pvh and pmap must be locked.
1121  */
1122 static void
1123 moea_enter_locked(pmap_t pmap, vm_offset_t va, vm_page_t m, vm_prot_t prot,
1124     boolean_t wired)
1125 {
1126         struct          pvo_head *pvo_head;
1127         uma_zone_t      zone;
1128         u_int           pte_lo, pvo_flags;
1129         int             error;
1130
1131         if (pmap_bootstrapped)
1132                 rw_assert(&pvh_global_lock, RA_WLOCKED);
1133         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1134         if ((m->oflags & VPO_UNMANAGED) == 0 && !vm_page_xbusied(m))
1135                 VM_OBJECT_ASSERT_LOCKED(m->object);
1136
1137         if ((m->oflags & VPO_UNMANAGED) != 0 || !moea_initialized) {
1138                 pvo_head = &moea_pvo_kunmanaged;
1139                 zone = moea_upvo_zone;
1140                 pvo_flags = 0;
1141         } else {
1142                 pvo_head = vm_page_to_pvoh(m);
1143                 zone = moea_mpvo_zone;
1144                 pvo_flags = PVO_MANAGED;
1145         }
1146
1147         pte_lo = moea_calc_wimg(VM_PAGE_TO_PHYS(m), pmap_page_get_memattr(m));
1148
1149         if (prot & VM_PROT_WRITE) {
1150                 pte_lo |= PTE_BW;
1151                 if (pmap_bootstrapped &&
1152                     (m->oflags & VPO_UNMANAGED) == 0)
1153                         vm_page_aflag_set(m, PGA_WRITEABLE);
1154         } else
1155                 pte_lo |= PTE_BR;
1156
1157         if (wired)
1158                 pvo_flags |= PVO_WIRED;
1159
1160         error = moea_pvo_enter(pmap, zone, pvo_head, va, VM_PAGE_TO_PHYS(m),
1161             pte_lo, pvo_flags);
1162
1163         /*
1164          * Flush the real page from the instruction cache. This has be done
1165          * for all user mappings to prevent information leakage via the
1166          * instruction cache. moea_pvo_enter() returns ENOENT for the first
1167          * mapping for a page.
1168          */
1169         if (pmap != kernel_pmap && error == ENOENT &&
1170             (pte_lo & (PTE_I | PTE_G)) == 0)
1171                 moea_syncicache(VM_PAGE_TO_PHYS(m), PAGE_SIZE);
1172 }
1173
1174 /*
1175  * Maps a sequence of resident pages belonging to the same object.
1176  * The sequence begins with the given page m_start.  This page is
1177  * mapped at the given virtual address start.  Each subsequent page is
1178  * mapped at a virtual address that is offset from start by the same
1179  * amount as the page is offset from m_start within the object.  The
1180  * last page in the sequence is the page with the largest offset from
1181  * m_start that can be mapped at a virtual address less than the given
1182  * virtual address end.  Not every virtual page between start and end
1183  * is mapped; only those for which a resident page exists with the
1184  * corresponding offset from m_start are mapped.
1185  */
1186 void
1187 moea_enter_object(mmu_t mmu, pmap_t pm, vm_offset_t start, vm_offset_t end,
1188     vm_page_t m_start, vm_prot_t prot)
1189 {
1190         vm_page_t m;
1191         vm_pindex_t diff, psize;
1192
1193         VM_OBJECT_ASSERT_LOCKED(m_start->object);
1194
1195         psize = atop(end - start);
1196         m = m_start;
1197         rw_wlock(&pvh_global_lock);
1198         PMAP_LOCK(pm);
1199         while (m != NULL && (diff = m->pindex - m_start->pindex) < psize) {
1200                 moea_enter_locked(pm, start + ptoa(diff), m, prot &
1201                     (VM_PROT_READ | VM_PROT_EXECUTE), FALSE);
1202                 m = TAILQ_NEXT(m, listq);
1203         }
1204         rw_wunlock(&pvh_global_lock);
1205         PMAP_UNLOCK(pm);
1206 }
1207
1208 void
1209 moea_enter_quick(mmu_t mmu, pmap_t pm, vm_offset_t va, vm_page_t m,
1210     vm_prot_t prot)
1211 {
1212
1213         rw_wlock(&pvh_global_lock);
1214         PMAP_LOCK(pm);
1215         moea_enter_locked(pm, va, m, prot & (VM_PROT_READ | VM_PROT_EXECUTE),
1216             FALSE);
1217         rw_wunlock(&pvh_global_lock);
1218         PMAP_UNLOCK(pm);
1219 }
1220
1221 vm_paddr_t
1222 moea_extract(mmu_t mmu, pmap_t pm, vm_offset_t va)
1223 {
1224         struct  pvo_entry *pvo;
1225         vm_paddr_t pa;
1226
1227         PMAP_LOCK(pm);
1228         pvo = moea_pvo_find_va(pm, va & ~ADDR_POFF, NULL);
1229         if (pvo == NULL)
1230                 pa = 0;
1231         else
1232                 pa = (pvo->pvo_pte.pte.pte_lo & PTE_RPGN) | (va & ADDR_POFF);
1233         PMAP_UNLOCK(pm);
1234         return (pa);
1235 }
1236
1237 /*
1238  * Atomically extract and hold the physical page with the given
1239  * pmap and virtual address pair if that mapping permits the given
1240  * protection.
1241  */
1242 vm_page_t
1243 moea_extract_and_hold(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_prot_t prot)
1244 {
1245         struct  pvo_entry *pvo;
1246         vm_page_t m;
1247         vm_paddr_t pa;
1248
1249         m = NULL;
1250         pa = 0;
1251         PMAP_LOCK(pmap);
1252 retry:
1253         pvo = moea_pvo_find_va(pmap, va & ~ADDR_POFF, NULL);
1254         if (pvo != NULL && (pvo->pvo_pte.pte.pte_hi & PTE_VALID) &&
1255             ((pvo->pvo_pte.pte.pte_lo & PTE_PP) == PTE_RW ||
1256              (prot & VM_PROT_WRITE) == 0)) {
1257                 if (vm_page_pa_tryrelock(pmap, pvo->pvo_pte.pte.pte_lo & PTE_RPGN, &pa))
1258                         goto retry;
1259                 m = PHYS_TO_VM_PAGE(pvo->pvo_pte.pte.pte_lo & PTE_RPGN);
1260                 vm_page_hold(m);
1261         }
1262         PA_UNLOCK_COND(pa);
1263         PMAP_UNLOCK(pmap);
1264         return (m);
1265 }
1266
1267 void
1268 moea_init(mmu_t mmu)
1269 {
1270
1271         moea_upvo_zone = uma_zcreate("UPVO entry", sizeof (struct pvo_entry),
1272             NULL, NULL, NULL, NULL, UMA_ALIGN_PTR,
1273             UMA_ZONE_VM | UMA_ZONE_NOFREE);
1274         moea_mpvo_zone = uma_zcreate("MPVO entry", sizeof(struct pvo_entry),
1275             NULL, NULL, NULL, NULL, UMA_ALIGN_PTR,
1276             UMA_ZONE_VM | UMA_ZONE_NOFREE);
1277         moea_initialized = TRUE;
1278 }
1279
1280 boolean_t
1281 moea_is_referenced(mmu_t mmu, vm_page_t m)
1282 {
1283         boolean_t rv;
1284
1285         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1286             ("moea_is_referenced: page %p is not managed", m));
1287         rw_wlock(&pvh_global_lock);
1288         rv = moea_query_bit(m, PTE_REF);
1289         rw_wunlock(&pvh_global_lock);
1290         return (rv);
1291 }
1292
1293 boolean_t
1294 moea_is_modified(mmu_t mmu, vm_page_t m)
1295 {
1296         boolean_t rv;
1297
1298         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1299             ("moea_is_modified: page %p is not managed", m));
1300
1301         /*
1302          * If the page is not exclusive busied, then PGA_WRITEABLE cannot be
1303          * concurrently set while the object is locked.  Thus, if PGA_WRITEABLE
1304          * is clear, no PTEs can have PTE_CHG set.
1305          */
1306         VM_OBJECT_ASSERT_WLOCKED(m->object);
1307         if (!vm_page_xbusied(m) && (m->aflags & PGA_WRITEABLE) == 0)
1308                 return (FALSE);
1309         rw_wlock(&pvh_global_lock);
1310         rv = moea_query_bit(m, PTE_CHG);
1311         rw_wunlock(&pvh_global_lock);
1312         return (rv);
1313 }
1314
1315 boolean_t
1316 moea_is_prefaultable(mmu_t mmu, pmap_t pmap, vm_offset_t va)
1317 {
1318         struct pvo_entry *pvo;
1319         boolean_t rv;
1320
1321         PMAP_LOCK(pmap);
1322         pvo = moea_pvo_find_va(pmap, va & ~ADDR_POFF, NULL);
1323         rv = pvo == NULL || (pvo->pvo_pte.pte.pte_hi & PTE_VALID) == 0;
1324         PMAP_UNLOCK(pmap);
1325         return (rv);
1326 }
1327
1328 void
1329 moea_clear_modify(mmu_t mmu, vm_page_t m)
1330 {
1331
1332         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1333             ("moea_clear_modify: page %p is not managed", m));
1334         VM_OBJECT_ASSERT_WLOCKED(m->object);
1335         KASSERT(!vm_page_xbusied(m),
1336             ("moea_clear_modify: page %p is exclusive busy", m));
1337
1338         /*
1339          * If the page is not PGA_WRITEABLE, then no PTEs can have PTE_CHG
1340          * set.  If the object containing the page is locked and the page is
1341          * not exclusive busied, then PGA_WRITEABLE cannot be concurrently set.
1342          */
1343         if ((m->aflags & PGA_WRITEABLE) == 0)
1344                 return;
1345         rw_wlock(&pvh_global_lock);
1346         moea_clear_bit(m, PTE_CHG);
1347         rw_wunlock(&pvh_global_lock);
1348 }
1349
1350 /*
1351  * Clear the write and modified bits in each of the given page's mappings.
1352  */
1353 void
1354 moea_remove_write(mmu_t mmu, vm_page_t m)
1355 {
1356         struct  pvo_entry *pvo;
1357         struct  pte *pt;
1358         pmap_t  pmap;
1359         u_int   lo;
1360
1361         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1362             ("moea_remove_write: page %p is not managed", m));
1363
1364         /*
1365          * If the page is not exclusive busied, then PGA_WRITEABLE cannot be
1366          * set by another thread while the object is locked.  Thus,
1367          * if PGA_WRITEABLE is clear, no page table entries need updating.
1368          */
1369         VM_OBJECT_ASSERT_WLOCKED(m->object);
1370         if (!vm_page_xbusied(m) && (m->aflags & PGA_WRITEABLE) == 0)
1371                 return;
1372         rw_wlock(&pvh_global_lock);
1373         lo = moea_attr_fetch(m);
1374         powerpc_sync();
1375         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
1376                 pmap = pvo->pvo_pmap;
1377                 PMAP_LOCK(pmap);
1378                 if ((pvo->pvo_pte.pte.pte_lo & PTE_PP) != PTE_BR) {
1379                         pt = moea_pvo_to_pte(pvo, -1);
1380                         pvo->pvo_pte.pte.pte_lo &= ~PTE_PP;
1381                         pvo->pvo_pte.pte.pte_lo |= PTE_BR;
1382                         if (pt != NULL) {
1383                                 moea_pte_synch(pt, &pvo->pvo_pte.pte);
1384                                 lo |= pvo->pvo_pte.pte.pte_lo;
1385                                 pvo->pvo_pte.pte.pte_lo &= ~PTE_CHG;
1386                                 moea_pte_change(pt, &pvo->pvo_pte.pte,
1387                                     pvo->pvo_vaddr);
1388                                 mtx_unlock(&moea_table_mutex);
1389                         }
1390                 }
1391                 PMAP_UNLOCK(pmap);
1392         }
1393         if ((lo & PTE_CHG) != 0) {
1394                 moea_attr_clear(m, PTE_CHG);
1395                 vm_page_dirty(m);
1396         }
1397         vm_page_aflag_clear(m, PGA_WRITEABLE);
1398         rw_wunlock(&pvh_global_lock);
1399 }
1400
1401 /*
1402  *      moea_ts_referenced:
1403  *
1404  *      Return a count of reference bits for a page, clearing those bits.
1405  *      It is not necessary for every reference bit to be cleared, but it
1406  *      is necessary that 0 only be returned when there are truly no
1407  *      reference bits set.
1408  *
1409  *      XXX: The exact number of bits to check and clear is a matter that
1410  *      should be tested and standardized at some point in the future for
1411  *      optimal aging of shared pages.
1412  */
1413 int
1414 moea_ts_referenced(mmu_t mmu, vm_page_t m)
1415 {
1416         int count;
1417
1418         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1419             ("moea_ts_referenced: page %p is not managed", m));
1420         rw_wlock(&pvh_global_lock);
1421         count = moea_clear_bit(m, PTE_REF);
1422         rw_wunlock(&pvh_global_lock);
1423         return (count);
1424 }
1425
1426 /*
1427  * Modify the WIMG settings of all mappings for a page.
1428  */
1429 void
1430 moea_page_set_memattr(mmu_t mmu, vm_page_t m, vm_memattr_t ma)
1431 {
1432         struct  pvo_entry *pvo;
1433         struct  pvo_head *pvo_head;
1434         struct  pte *pt;
1435         pmap_t  pmap;
1436         u_int   lo;
1437
1438         if ((m->oflags & VPO_UNMANAGED) != 0) {
1439                 m->md.mdpg_cache_attrs = ma;
1440                 return;
1441         }
1442
1443         rw_wlock(&pvh_global_lock);
1444         pvo_head = vm_page_to_pvoh(m);
1445         lo = moea_calc_wimg(VM_PAGE_TO_PHYS(m), ma);
1446
1447         LIST_FOREACH(pvo, pvo_head, pvo_vlink) {
1448                 pmap = pvo->pvo_pmap;
1449                 PMAP_LOCK(pmap);
1450                 pt = moea_pvo_to_pte(pvo, -1);
1451                 pvo->pvo_pte.pte.pte_lo &= ~PTE_WIMG;
1452                 pvo->pvo_pte.pte.pte_lo |= lo;
1453                 if (pt != NULL) {
1454                         moea_pte_change(pt, &pvo->pvo_pte.pte,
1455                             pvo->pvo_vaddr);
1456                         if (pvo->pvo_pmap == kernel_pmap)
1457                                 isync();
1458                 }
1459                 mtx_unlock(&moea_table_mutex);
1460                 PMAP_UNLOCK(pmap);
1461         }
1462         m->md.mdpg_cache_attrs = ma;
1463         rw_wunlock(&pvh_global_lock);
1464 }
1465
1466 /*
1467  * Map a wired page into kernel virtual address space.
1468  */
1469 void
1470 moea_kenter(mmu_t mmu, vm_offset_t va, vm_paddr_t pa)
1471 {
1472
1473         moea_kenter_attr(mmu, va, pa, VM_MEMATTR_DEFAULT);
1474 }
1475
1476 void
1477 moea_kenter_attr(mmu_t mmu, vm_offset_t va, vm_offset_t pa, vm_memattr_t ma)
1478 {
1479         u_int           pte_lo;
1480         int             error;
1481
1482 #if 0
1483         if (va < VM_MIN_KERNEL_ADDRESS)
1484                 panic("moea_kenter: attempt to enter non-kernel address %#x",
1485                     va);
1486 #endif
1487
1488         pte_lo = moea_calc_wimg(pa, ma);
1489
1490         PMAP_LOCK(kernel_pmap);
1491         error = moea_pvo_enter(kernel_pmap, moea_upvo_zone,
1492             &moea_pvo_kunmanaged, va, pa, pte_lo, PVO_WIRED);
1493
1494         if (error != 0 && error != ENOENT)
1495                 panic("moea_kenter: failed to enter va %#x pa %#x: %d", va,
1496                     pa, error);
1497
1498         PMAP_UNLOCK(kernel_pmap);
1499 }
1500
1501 /*
1502  * Extract the physical page address associated with the given kernel virtual
1503  * address.
1504  */
1505 vm_paddr_t
1506 moea_kextract(mmu_t mmu, vm_offset_t va)
1507 {
1508         struct          pvo_entry *pvo;
1509         vm_paddr_t pa;
1510
1511         /*
1512          * Allow direct mappings on 32-bit OEA
1513          */
1514         if (va < VM_MIN_KERNEL_ADDRESS) {
1515                 return (va);
1516         }
1517
1518         PMAP_LOCK(kernel_pmap);
1519         pvo = moea_pvo_find_va(kernel_pmap, va & ~ADDR_POFF, NULL);
1520         KASSERT(pvo != NULL, ("moea_kextract: no addr found"));
1521         pa = (pvo->pvo_pte.pte.pte_lo & PTE_RPGN) | (va & ADDR_POFF);
1522         PMAP_UNLOCK(kernel_pmap);
1523         return (pa);
1524 }
1525
1526 /*
1527  * Remove a wired page from kernel virtual address space.
1528  */
1529 void
1530 moea_kremove(mmu_t mmu, vm_offset_t va)
1531 {
1532
1533         moea_remove(mmu, kernel_pmap, va, va + PAGE_SIZE);
1534 }
1535
1536 /*
1537  * Map a range of physical addresses into kernel virtual address space.
1538  *
1539  * The value passed in *virt is a suggested virtual address for the mapping.
1540  * Architectures which can support a direct-mapped physical to virtual region
1541  * can return the appropriate address within that region, leaving '*virt'
1542  * unchanged.  We cannot and therefore do not; *virt is updated with the
1543  * first usable address after the mapped region.
1544  */
1545 vm_offset_t
1546 moea_map(mmu_t mmu, vm_offset_t *virt, vm_paddr_t pa_start,
1547     vm_paddr_t pa_end, int prot)
1548 {
1549         vm_offset_t     sva, va;
1550
1551         sva = *virt;
1552         va = sva;
1553         for (; pa_start < pa_end; pa_start += PAGE_SIZE, va += PAGE_SIZE)
1554                 moea_kenter(mmu, va, pa_start);
1555         *virt = va;
1556         return (sva);
1557 }
1558
1559 /*
1560  * Returns true if the pmap's pv is one of the first
1561  * 16 pvs linked to from this page.  This count may
1562  * be changed upwards or downwards in the future; it
1563  * is only necessary that true be returned for a small
1564  * subset of pmaps for proper page aging.
1565  */
1566 boolean_t
1567 moea_page_exists_quick(mmu_t mmu, pmap_t pmap, vm_page_t m)
1568 {
1569         int loops;
1570         struct pvo_entry *pvo;
1571         boolean_t rv;
1572
1573         KASSERT((m->oflags & VPO_UNMANAGED) == 0,
1574             ("moea_page_exists_quick: page %p is not managed", m));
1575         loops = 0;
1576         rv = FALSE;
1577         rw_wlock(&pvh_global_lock);
1578         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
1579                 if (pvo->pvo_pmap == pmap) {
1580                         rv = TRUE;
1581                         break;
1582                 }
1583                 if (++loops >= 16)
1584                         break;
1585         }
1586         rw_wunlock(&pvh_global_lock);
1587         return (rv);
1588 }
1589
1590 /*
1591  * Return the number of managed mappings to the given physical page
1592  * that are wired.
1593  */
1594 int
1595 moea_page_wired_mappings(mmu_t mmu, vm_page_t m)
1596 {
1597         struct pvo_entry *pvo;
1598         int count;
1599
1600         count = 0;
1601         if ((m->oflags & VPO_UNMANAGED) != 0)
1602                 return (count);
1603         rw_wlock(&pvh_global_lock);
1604         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink)
1605                 if ((pvo->pvo_vaddr & PVO_WIRED) != 0)
1606                         count++;
1607         rw_wunlock(&pvh_global_lock);
1608         return (count);
1609 }
1610
1611 static u_int    moea_vsidcontext;
1612
1613 void
1614 moea_pinit(mmu_t mmu, pmap_t pmap)
1615 {
1616         int     i, mask;
1617         u_int   entropy;
1618
1619         KASSERT((int)pmap < VM_MIN_KERNEL_ADDRESS, ("moea_pinit: virt pmap"));
1620         RB_INIT(&pmap->pmap_pvo);
1621
1622         entropy = 0;
1623         __asm __volatile("mftb %0" : "=r"(entropy));
1624
1625         if ((pmap->pmap_phys = (pmap_t)moea_kextract(mmu, (vm_offset_t)pmap))
1626             == NULL) {
1627                 pmap->pmap_phys = pmap;
1628         }
1629
1630
1631         mtx_lock(&moea_vsid_mutex);
1632         /*
1633          * Allocate some segment registers for this pmap.
1634          */
1635         for (i = 0; i < NPMAPS; i += VSID_NBPW) {
1636                 u_int   hash, n;
1637
1638                 /*
1639                  * Create a new value by mutiplying by a prime and adding in
1640                  * entropy from the timebase register.  This is to make the
1641                  * VSID more random so that the PT hash function collides
1642                  * less often.  (Note that the prime casues gcc to do shifts
1643                  * instead of a multiply.)
1644                  */
1645                 moea_vsidcontext = (moea_vsidcontext * 0x1105) + entropy;
1646                 hash = moea_vsidcontext & (NPMAPS - 1);
1647                 if (hash == 0)          /* 0 is special, avoid it */
1648                         continue;
1649                 n = hash >> 5;
1650                 mask = 1 << (hash & (VSID_NBPW - 1));
1651                 hash = (moea_vsidcontext & 0xfffff);
1652                 if (moea_vsid_bitmap[n] & mask) {       /* collision? */
1653                         /* anything free in this bucket? */
1654                         if (moea_vsid_bitmap[n] == 0xffffffff) {
1655                                 entropy = (moea_vsidcontext >> 20);
1656                                 continue;
1657                         }
1658                         i = ffs(~moea_vsid_bitmap[n]) - 1;
1659                         mask = 1 << i;
1660                         hash &= 0xfffff & ~(VSID_NBPW - 1);
1661                         hash |= i;
1662                 }
1663                 KASSERT(!(moea_vsid_bitmap[n] & mask),
1664                     ("Allocating in-use VSID group %#x\n", hash));
1665                 moea_vsid_bitmap[n] |= mask;
1666                 for (i = 0; i < 16; i++)
1667                         pmap->pm_sr[i] = VSID_MAKE(i, hash);
1668                 mtx_unlock(&moea_vsid_mutex);
1669                 return;
1670         }
1671
1672         mtx_unlock(&moea_vsid_mutex);
1673         panic("moea_pinit: out of segments");
1674 }
1675
1676 /*
1677  * Initialize the pmap associated with process 0.
1678  */
1679 void
1680 moea_pinit0(mmu_t mmu, pmap_t pm)
1681 {
1682
1683         PMAP_LOCK_INIT(pm);
1684         moea_pinit(mmu, pm);
1685         bzero(&pm->pm_stats, sizeof(pm->pm_stats));
1686 }
1687
1688 /*
1689  * Set the physical protection on the specified range of this map as requested.
1690  */
1691 void
1692 moea_protect(mmu_t mmu, pmap_t pm, vm_offset_t sva, vm_offset_t eva,
1693     vm_prot_t prot)
1694 {
1695         struct  pvo_entry *pvo, *tpvo, key;
1696         struct  pte *pt;
1697
1698         KASSERT(pm == &curproc->p_vmspace->vm_pmap || pm == kernel_pmap,
1699             ("moea_protect: non current pmap"));
1700
1701         if ((prot & VM_PROT_READ) == VM_PROT_NONE) {
1702                 moea_remove(mmu, pm, sva, eva);
1703                 return;
1704         }
1705
1706         rw_wlock(&pvh_global_lock);
1707         PMAP_LOCK(pm);
1708         key.pvo_vaddr = sva;
1709         for (pvo = RB_NFIND(pvo_tree, &pm->pmap_pvo, &key);
1710             pvo != NULL && PVO_VADDR(pvo) < eva; pvo = tpvo) {
1711                 tpvo = RB_NEXT(pvo_tree, &pm->pmap_pvo, pvo);
1712
1713                 /*
1714                  * Grab the PTE pointer before we diddle with the cached PTE
1715                  * copy.
1716                  */
1717                 pt = moea_pvo_to_pte(pvo, -1);
1718                 /*
1719                  * Change the protection of the page.
1720                  */
1721                 pvo->pvo_pte.pte.pte_lo &= ~PTE_PP;
1722                 pvo->pvo_pte.pte.pte_lo |= PTE_BR;
1723
1724                 /*
1725                  * If the PVO is in the page table, update that pte as well.
1726                  */
1727                 if (pt != NULL) {
1728                         moea_pte_change(pt, &pvo->pvo_pte.pte, pvo->pvo_vaddr);
1729                         mtx_unlock(&moea_table_mutex);
1730                 }
1731         }
1732         rw_wunlock(&pvh_global_lock);
1733         PMAP_UNLOCK(pm);
1734 }
1735
1736 /*
1737  * Map a list of wired pages into kernel virtual address space.  This is
1738  * intended for temporary mappings which do not need page modification or
1739  * references recorded.  Existing mappings in the region are overwritten.
1740  */
1741 void
1742 moea_qenter(mmu_t mmu, vm_offset_t sva, vm_page_t *m, int count)
1743 {
1744         vm_offset_t va;
1745
1746         va = sva;
1747         while (count-- > 0) {
1748                 moea_kenter(mmu, va, VM_PAGE_TO_PHYS(*m));
1749                 va += PAGE_SIZE;
1750                 m++;
1751         }
1752 }
1753
1754 /*
1755  * Remove page mappings from kernel virtual address space.  Intended for
1756  * temporary mappings entered by moea_qenter.
1757  */
1758 void
1759 moea_qremove(mmu_t mmu, vm_offset_t sva, int count)
1760 {
1761         vm_offset_t va;
1762
1763         va = sva;
1764         while (count-- > 0) {
1765                 moea_kremove(mmu, va);
1766                 va += PAGE_SIZE;
1767         }
1768 }
1769
1770 void
1771 moea_release(mmu_t mmu, pmap_t pmap)
1772 {
1773         int idx, mask;
1774
1775         /*
1776          * Free segment register's VSID
1777          */
1778         if (pmap->pm_sr[0] == 0)
1779                 panic("moea_release");
1780
1781         mtx_lock(&moea_vsid_mutex);
1782         idx = VSID_TO_HASH(pmap->pm_sr[0]) & (NPMAPS-1);
1783         mask = 1 << (idx % VSID_NBPW);
1784         idx /= VSID_NBPW;
1785         moea_vsid_bitmap[idx] &= ~mask;
1786         mtx_unlock(&moea_vsid_mutex);
1787 }
1788
1789 /*
1790  * Remove the given range of addresses from the specified map.
1791  */
1792 void
1793 moea_remove(mmu_t mmu, pmap_t pm, vm_offset_t sva, vm_offset_t eva)
1794 {
1795         struct  pvo_entry *pvo, *tpvo, key;
1796
1797         rw_wlock(&pvh_global_lock);
1798         PMAP_LOCK(pm);
1799         key.pvo_vaddr = sva;
1800         for (pvo = RB_NFIND(pvo_tree, &pm->pmap_pvo, &key);
1801             pvo != NULL && PVO_VADDR(pvo) < eva; pvo = tpvo) {
1802                 tpvo = RB_NEXT(pvo_tree, &pm->pmap_pvo, pvo);
1803                 moea_pvo_remove(pvo, -1);
1804         }
1805         PMAP_UNLOCK(pm);
1806         rw_wunlock(&pvh_global_lock);
1807 }
1808
1809 /*
1810  * Remove physical page from all pmaps in which it resides. moea_pvo_remove()
1811  * will reflect changes in pte's back to the vm_page.
1812  */
1813 void
1814 moea_remove_all(mmu_t mmu, vm_page_t m)
1815 {
1816         struct  pvo_head *pvo_head;
1817         struct  pvo_entry *pvo, *next_pvo;
1818         pmap_t  pmap;
1819
1820         rw_wlock(&pvh_global_lock);
1821         pvo_head = vm_page_to_pvoh(m);
1822         for (pvo = LIST_FIRST(pvo_head); pvo != NULL; pvo = next_pvo) {
1823                 next_pvo = LIST_NEXT(pvo, pvo_vlink);
1824
1825                 pmap = pvo->pvo_pmap;
1826                 PMAP_LOCK(pmap);
1827                 moea_pvo_remove(pvo, -1);
1828                 PMAP_UNLOCK(pmap);
1829         }
1830         if ((m->aflags & PGA_WRITEABLE) && moea_query_bit(m, PTE_CHG)) {
1831                 moea_attr_clear(m, PTE_CHG);
1832                 vm_page_dirty(m);
1833         }
1834         vm_page_aflag_clear(m, PGA_WRITEABLE);
1835         rw_wunlock(&pvh_global_lock);
1836 }
1837
1838 /*
1839  * Allocate a physical page of memory directly from the phys_avail map.
1840  * Can only be called from moea_bootstrap before avail start and end are
1841  * calculated.
1842  */
1843 static vm_offset_t
1844 moea_bootstrap_alloc(vm_size_t size, u_int align)
1845 {
1846         vm_offset_t     s, e;
1847         int             i, j;
1848
1849         size = round_page(size);
1850         for (i = 0; phys_avail[i + 1] != 0; i += 2) {
1851                 if (align != 0)
1852                         s = (phys_avail[i] + align - 1) & ~(align - 1);
1853                 else
1854                         s = phys_avail[i];
1855                 e = s + size;
1856
1857                 if (s < phys_avail[i] || e > phys_avail[i + 1])
1858                         continue;
1859
1860                 if (s == phys_avail[i]) {
1861                         phys_avail[i] += size;
1862                 } else if (e == phys_avail[i + 1]) {
1863                         phys_avail[i + 1] -= size;
1864                 } else {
1865                         for (j = phys_avail_count * 2; j > i; j -= 2) {
1866                                 phys_avail[j] = phys_avail[j - 2];
1867                                 phys_avail[j + 1] = phys_avail[j - 1];
1868                         }
1869
1870                         phys_avail[i + 3] = phys_avail[i + 1];
1871                         phys_avail[i + 1] = s;
1872                         phys_avail[i + 2] = e;
1873                         phys_avail_count++;
1874                 }
1875
1876                 return (s);
1877         }
1878         panic("moea_bootstrap_alloc: could not allocate memory");
1879 }
1880
1881 static void
1882 moea_syncicache(vm_offset_t pa, vm_size_t len)
1883 {
1884         __syncicache((void *)pa, len);
1885 }
1886
1887 static int
1888 moea_pvo_enter(pmap_t pm, uma_zone_t zone, struct pvo_head *pvo_head,
1889     vm_offset_t va, vm_offset_t pa, u_int pte_lo, int flags)
1890 {
1891         struct  pvo_entry *pvo;
1892         u_int   sr;
1893         int     first;
1894         u_int   ptegidx;
1895         int     i;
1896         int     bootstrap;
1897
1898         moea_pvo_enter_calls++;
1899         first = 0;
1900         bootstrap = 0;
1901
1902         /*
1903          * Compute the PTE Group index.
1904          */
1905         va &= ~ADDR_POFF;
1906         sr = va_to_sr(pm->pm_sr, va);
1907         ptegidx = va_to_pteg(sr, va);
1908
1909         /*
1910          * Remove any existing mapping for this page.  Reuse the pvo entry if
1911          * there is a mapping.
1912          */
1913         mtx_lock(&moea_table_mutex);
1914         LIST_FOREACH(pvo, &moea_pvo_table[ptegidx], pvo_olink) {
1915                 if (pvo->pvo_pmap == pm && PVO_VADDR(pvo) == va) {
1916                         if ((pvo->pvo_pte.pte.pte_lo & PTE_RPGN) == pa &&
1917                             (pvo->pvo_pte.pte.pte_lo & PTE_PP) ==
1918                             (pte_lo & PTE_PP)) {
1919                                 /*
1920                                  * The PTE is not changing.  Instead, this may
1921                                  * be a request to change the mapping's wired
1922                                  * attribute.
1923                                  */
1924                                 mtx_unlock(&moea_table_mutex);
1925                                 if ((flags & PVO_WIRED) != 0 &&
1926                                     (pvo->pvo_vaddr & PVO_WIRED) == 0) {
1927                                         pvo->pvo_vaddr |= PVO_WIRED;
1928                                         pm->pm_stats.wired_count++;
1929                                 } else if ((flags & PVO_WIRED) == 0 &&
1930                                     (pvo->pvo_vaddr & PVO_WIRED) != 0) {
1931                                         pvo->pvo_vaddr &= ~PVO_WIRED;
1932                                         pm->pm_stats.wired_count--;
1933                                 }
1934                                 return (0);
1935                         }
1936                         moea_pvo_remove(pvo, -1);
1937                         break;
1938                 }
1939         }
1940
1941         /*
1942          * If we aren't overwriting a mapping, try to allocate.
1943          */
1944         if (moea_initialized) {
1945                 pvo = uma_zalloc(zone, M_NOWAIT);
1946         } else {
1947                 if (moea_bpvo_pool_index >= BPVO_POOL_SIZE) {
1948                         panic("moea_enter: bpvo pool exhausted, %d, %d, %d",
1949                               moea_bpvo_pool_index, BPVO_POOL_SIZE,
1950                               BPVO_POOL_SIZE * sizeof(struct pvo_entry));
1951                 }
1952                 pvo = &moea_bpvo_pool[moea_bpvo_pool_index];
1953                 moea_bpvo_pool_index++;
1954                 bootstrap = 1;
1955         }
1956
1957         if (pvo == NULL) {
1958                 mtx_unlock(&moea_table_mutex);
1959                 return (ENOMEM);
1960         }
1961
1962         moea_pvo_entries++;
1963         pvo->pvo_vaddr = va;
1964         pvo->pvo_pmap = pm;
1965         LIST_INSERT_HEAD(&moea_pvo_table[ptegidx], pvo, pvo_olink);
1966         pvo->pvo_vaddr &= ~ADDR_POFF;
1967         if (flags & PVO_WIRED)
1968                 pvo->pvo_vaddr |= PVO_WIRED;
1969         if (pvo_head != &moea_pvo_kunmanaged)
1970                 pvo->pvo_vaddr |= PVO_MANAGED;
1971         if (bootstrap)
1972                 pvo->pvo_vaddr |= PVO_BOOTSTRAP;
1973
1974         moea_pte_create(&pvo->pvo_pte.pte, sr, va, pa | pte_lo);
1975
1976         /*
1977          * Add to pmap list
1978          */
1979         RB_INSERT(pvo_tree, &pm->pmap_pvo, pvo);
1980
1981         /*
1982          * Remember if the list was empty and therefore will be the first
1983          * item.
1984          */
1985         if (LIST_FIRST(pvo_head) == NULL)
1986                 first = 1;
1987         LIST_INSERT_HEAD(pvo_head, pvo, pvo_vlink);
1988
1989         if (pvo->pvo_vaddr & PVO_WIRED)
1990                 pm->pm_stats.wired_count++;
1991         pm->pm_stats.resident_count++;
1992
1993         i = moea_pte_insert(ptegidx, &pvo->pvo_pte.pte);
1994         KASSERT(i < 8, ("Invalid PTE index"));
1995         if (i >= 0) {
1996                 PVO_PTEGIDX_SET(pvo, i);
1997         } else {
1998                 panic("moea_pvo_enter: overflow");
1999                 moea_pte_overflow++;
2000         }
2001         mtx_unlock(&moea_table_mutex);
2002
2003         return (first ? ENOENT : 0);
2004 }
2005
2006 static void
2007 moea_pvo_remove(struct pvo_entry *pvo, int pteidx)
2008 {
2009         struct  pte *pt;
2010
2011         /*
2012          * If there is an active pte entry, we need to deactivate it (and
2013          * save the ref & cfg bits).
2014          */
2015         pt = moea_pvo_to_pte(pvo, pteidx);
2016         if (pt != NULL) {
2017                 moea_pte_unset(pt, &pvo->pvo_pte.pte, pvo->pvo_vaddr);
2018                 mtx_unlock(&moea_table_mutex);
2019                 PVO_PTEGIDX_CLR(pvo);
2020         } else {
2021                 moea_pte_overflow--;
2022         }
2023
2024         /*
2025          * Update our statistics.
2026          */
2027         pvo->pvo_pmap->pm_stats.resident_count--;
2028         if (pvo->pvo_vaddr & PVO_WIRED)
2029                 pvo->pvo_pmap->pm_stats.wired_count--;
2030
2031         /*
2032          * Save the REF/CHG bits into their cache if the page is managed.
2033          */
2034         if ((pvo->pvo_vaddr & PVO_MANAGED) == PVO_MANAGED) {
2035                 struct  vm_page *pg;
2036
2037                 pg = PHYS_TO_VM_PAGE(pvo->pvo_pte.pte.pte_lo & PTE_RPGN);
2038                 if (pg != NULL) {
2039                         moea_attr_save(pg, pvo->pvo_pte.pte.pte_lo &
2040                             (PTE_REF | PTE_CHG));
2041                 }
2042         }
2043
2044         /*
2045          * Remove this PVO from the PV and pmap lists.
2046          */
2047         LIST_REMOVE(pvo, pvo_vlink);
2048         RB_REMOVE(pvo_tree, &pvo->pvo_pmap->pmap_pvo, pvo);
2049
2050         /*
2051          * Remove this from the overflow list and return it to the pool
2052          * if we aren't going to reuse it.
2053          */
2054         LIST_REMOVE(pvo, pvo_olink);
2055         if (!(pvo->pvo_vaddr & PVO_BOOTSTRAP))
2056                 uma_zfree(pvo->pvo_vaddr & PVO_MANAGED ? moea_mpvo_zone :
2057                     moea_upvo_zone, pvo);
2058         moea_pvo_entries--;
2059         moea_pvo_remove_calls++;
2060 }
2061
2062 static __inline int
2063 moea_pvo_pte_index(const struct pvo_entry *pvo, int ptegidx)
2064 {
2065         int     pteidx;
2066
2067         /*
2068          * We can find the actual pte entry without searching by grabbing
2069          * the PTEG index from 3 unused bits in pte_lo[11:9] and by
2070          * noticing the HID bit.
2071          */
2072         pteidx = ptegidx * 8 + PVO_PTEGIDX_GET(pvo);
2073         if (pvo->pvo_pte.pte.pte_hi & PTE_HID)
2074                 pteidx ^= moea_pteg_mask * 8;
2075
2076         return (pteidx);
2077 }
2078
2079 static struct pvo_entry *
2080 moea_pvo_find_va(pmap_t pm, vm_offset_t va, int *pteidx_p)
2081 {
2082         struct  pvo_entry *pvo;
2083         int     ptegidx;
2084         u_int   sr;
2085
2086         va &= ~ADDR_POFF;
2087         sr = va_to_sr(pm->pm_sr, va);
2088         ptegidx = va_to_pteg(sr, va);
2089
2090         mtx_lock(&moea_table_mutex);
2091         LIST_FOREACH(pvo, &moea_pvo_table[ptegidx], pvo_olink) {
2092                 if (pvo->pvo_pmap == pm && PVO_VADDR(pvo) == va) {
2093                         if (pteidx_p)
2094                                 *pteidx_p = moea_pvo_pte_index(pvo, ptegidx);
2095                         break;
2096                 }
2097         }
2098         mtx_unlock(&moea_table_mutex);
2099
2100         return (pvo);
2101 }
2102
2103 static struct pte *
2104 moea_pvo_to_pte(const struct pvo_entry *pvo, int pteidx)
2105 {
2106         struct  pte *pt;
2107
2108         /*
2109          * If we haven't been supplied the ptegidx, calculate it.
2110          */
2111         if (pteidx == -1) {
2112                 int     ptegidx;
2113                 u_int   sr;
2114
2115                 sr = va_to_sr(pvo->pvo_pmap->pm_sr, pvo->pvo_vaddr);
2116                 ptegidx = va_to_pteg(sr, pvo->pvo_vaddr);
2117                 pteidx = moea_pvo_pte_index(pvo, ptegidx);
2118         }
2119
2120         pt = &moea_pteg_table[pteidx >> 3].pt[pteidx & 7];
2121         mtx_lock(&moea_table_mutex);
2122
2123         if ((pvo->pvo_pte.pte.pte_hi & PTE_VALID) && !PVO_PTEGIDX_ISSET(pvo)) {
2124                 panic("moea_pvo_to_pte: pvo %p has valid pte in pvo but no "
2125                     "valid pte index", pvo);
2126         }
2127
2128         if ((pvo->pvo_pte.pte.pte_hi & PTE_VALID) == 0 && PVO_PTEGIDX_ISSET(pvo)) {
2129                 panic("moea_pvo_to_pte: pvo %p has valid pte index in pvo "
2130                     "pvo but no valid pte", pvo);
2131         }
2132
2133         if ((pt->pte_hi ^ (pvo->pvo_pte.pte.pte_hi & ~PTE_VALID)) == PTE_VALID) {
2134                 if ((pvo->pvo_pte.pte.pte_hi & PTE_VALID) == 0) {
2135                         panic("moea_pvo_to_pte: pvo %p has valid pte in "
2136                             "moea_pteg_table %p but invalid in pvo", pvo, pt);
2137                 }
2138
2139                 if (((pt->pte_lo ^ pvo->pvo_pte.pte.pte_lo) & ~(PTE_CHG|PTE_REF))
2140                     != 0) {
2141                         panic("moea_pvo_to_pte: pvo %p pte does not match "
2142                             "pte %p in moea_pteg_table", pvo, pt);
2143                 }
2144
2145                 mtx_assert(&moea_table_mutex, MA_OWNED);
2146                 return (pt);
2147         }
2148
2149         if (pvo->pvo_pte.pte.pte_hi & PTE_VALID) {
2150                 panic("moea_pvo_to_pte: pvo %p has invalid pte %p in "
2151                     "moea_pteg_table but valid in pvo: %8x, %8x", pvo, pt, pvo->pvo_pte.pte.pte_hi, pt->pte_hi);
2152         }
2153
2154         mtx_unlock(&moea_table_mutex);
2155         return (NULL);
2156 }
2157
2158 /*
2159  * XXX: THIS STUFF SHOULD BE IN pte.c?
2160  */
2161 int
2162 moea_pte_spill(vm_offset_t addr)
2163 {
2164         struct  pvo_entry *source_pvo, *victim_pvo;
2165         struct  pvo_entry *pvo;
2166         int     ptegidx, i, j;
2167         u_int   sr;
2168         struct  pteg *pteg;
2169         struct  pte *pt;
2170
2171         moea_pte_spills++;
2172
2173         sr = mfsrin(addr);
2174         ptegidx = va_to_pteg(sr, addr);
2175
2176         /*
2177          * Have to substitute some entry.  Use the primary hash for this.
2178          * Use low bits of timebase as random generator.
2179          */
2180         pteg = &moea_pteg_table[ptegidx];
2181         mtx_lock(&moea_table_mutex);
2182         __asm __volatile("mftb %0" : "=r"(i));
2183         i &= 7;
2184         pt = &pteg->pt[i];
2185
2186         source_pvo = NULL;
2187         victim_pvo = NULL;
2188         LIST_FOREACH(pvo, &moea_pvo_table[ptegidx], pvo_olink) {
2189                 /*
2190                  * We need to find a pvo entry for this address.
2191                  */
2192                 if (source_pvo == NULL &&
2193                     moea_pte_match(&pvo->pvo_pte.pte, sr, addr,
2194                     pvo->pvo_pte.pte.pte_hi & PTE_HID)) {
2195                         /*
2196                          * Now found an entry to be spilled into the pteg.
2197                          * The PTE is now valid, so we know it's active.
2198                          */
2199                         j = moea_pte_insert(ptegidx, &pvo->pvo_pte.pte);
2200
2201                         if (j >= 0) {
2202                                 PVO_PTEGIDX_SET(pvo, j);
2203                                 moea_pte_overflow--;
2204                                 mtx_unlock(&moea_table_mutex);
2205                                 return (1);
2206                         }
2207
2208                         source_pvo = pvo;
2209
2210                         if (victim_pvo != NULL)
2211                                 break;
2212                 }
2213
2214                 /*
2215                  * We also need the pvo entry of the victim we are replacing
2216                  * so save the R & C bits of the PTE.
2217                  */
2218                 if ((pt->pte_hi & PTE_HID) == 0 && victim_pvo == NULL &&
2219                     moea_pte_compare(pt, &pvo->pvo_pte.pte)) {
2220                         victim_pvo = pvo;
2221                         if (source_pvo != NULL)
2222                                 break;
2223                 }
2224         }
2225
2226         if (source_pvo == NULL) {
2227                 mtx_unlock(&moea_table_mutex);
2228                 return (0);
2229         }
2230
2231         if (victim_pvo == NULL) {
2232                 if ((pt->pte_hi & PTE_HID) == 0)
2233                         panic("moea_pte_spill: victim p-pte (%p) has no pvo"
2234                             "entry", pt);
2235
2236                 /*
2237                  * If this is a secondary PTE, we need to search it's primary
2238                  * pvo bucket for the matching PVO.
2239                  */
2240                 LIST_FOREACH(pvo, &moea_pvo_table[ptegidx ^ moea_pteg_mask],
2241                     pvo_olink) {
2242                         /*
2243                          * We also need the pvo entry of the victim we are
2244                          * replacing so save the R & C bits of the PTE.
2245                          */
2246                         if (moea_pte_compare(pt, &pvo->pvo_pte.pte)) {
2247                                 victim_pvo = pvo;
2248                                 break;
2249                         }
2250                 }
2251
2252                 if (victim_pvo == NULL)
2253                         panic("moea_pte_spill: victim s-pte (%p) has no pvo"
2254                             "entry", pt);
2255         }
2256
2257         /*
2258          * We are invalidating the TLB entry for the EA we are replacing even
2259          * though it's valid.  If we don't, we lose any ref/chg bit changes
2260          * contained in the TLB entry.
2261          */
2262         source_pvo->pvo_pte.pte.pte_hi &= ~PTE_HID;
2263
2264         moea_pte_unset(pt, &victim_pvo->pvo_pte.pte, victim_pvo->pvo_vaddr);
2265         moea_pte_set(pt, &source_pvo->pvo_pte.pte);
2266
2267         PVO_PTEGIDX_CLR(victim_pvo);
2268         PVO_PTEGIDX_SET(source_pvo, i);
2269         moea_pte_replacements++;
2270
2271         mtx_unlock(&moea_table_mutex);
2272         return (1);
2273 }
2274
2275 static __inline struct pvo_entry *
2276 moea_pte_spillable_ident(u_int ptegidx)
2277 {
2278         struct  pte *pt;
2279         struct  pvo_entry *pvo_walk, *pvo = NULL;
2280
2281         LIST_FOREACH(pvo_walk, &moea_pvo_table[ptegidx], pvo_olink) {
2282                 if (pvo_walk->pvo_vaddr & PVO_WIRED)
2283                         continue;
2284
2285                 if (!(pvo_walk->pvo_pte.pte.pte_hi & PTE_VALID))
2286                         continue;
2287
2288                 pt = moea_pvo_to_pte(pvo_walk, -1);
2289
2290                 if (pt == NULL)
2291                         continue;
2292
2293                 pvo = pvo_walk;
2294
2295                 mtx_unlock(&moea_table_mutex);
2296                 if (!(pt->pte_lo & PTE_REF))
2297                         return (pvo_walk);
2298         }
2299
2300         return (pvo);
2301 }
2302
2303 static int
2304 moea_pte_insert(u_int ptegidx, struct pte *pvo_pt)
2305 {
2306         struct  pte *pt;
2307         struct  pvo_entry *victim_pvo;
2308         int     i;
2309         int     victim_idx;
2310         u_int   pteg_bkpidx = ptegidx;
2311
2312         mtx_assert(&moea_table_mutex, MA_OWNED);
2313
2314         /*
2315          * First try primary hash.
2316          */
2317         for (pt = moea_pteg_table[ptegidx].pt, i = 0; i < 8; i++, pt++) {
2318                 if ((pt->pte_hi & PTE_VALID) == 0) {
2319                         pvo_pt->pte_hi &= ~PTE_HID;
2320                         moea_pte_set(pt, pvo_pt);
2321                         return (i);
2322                 }
2323         }
2324
2325         /*
2326          * Now try secondary hash.
2327          */
2328         ptegidx ^= moea_pteg_mask;
2329
2330         for (pt = moea_pteg_table[ptegidx].pt, i = 0; i < 8; i++, pt++) {
2331                 if ((pt->pte_hi & PTE_VALID) == 0) {
2332                         pvo_pt->pte_hi |= PTE_HID;
2333                         moea_pte_set(pt, pvo_pt);
2334                         return (i);
2335                 }
2336         }
2337
2338         /* Try again, but this time try to force a PTE out. */
2339         ptegidx = pteg_bkpidx;
2340
2341         victim_pvo = moea_pte_spillable_ident(ptegidx);
2342         if (victim_pvo == NULL) {
2343                 ptegidx ^= moea_pteg_mask;
2344                 victim_pvo = moea_pte_spillable_ident(ptegidx);
2345         }
2346
2347         if (victim_pvo == NULL) {
2348                 panic("moea_pte_insert: overflow");
2349                 return (-1);
2350         }
2351
2352         victim_idx = moea_pvo_pte_index(victim_pvo, ptegidx);
2353
2354         if (pteg_bkpidx == ptegidx)
2355                 pvo_pt->pte_hi &= ~PTE_HID;
2356         else
2357                 pvo_pt->pte_hi |= PTE_HID;
2358
2359         /*
2360          * Synchronize the sacrifice PTE with its PVO, then mark both
2361          * invalid. The PVO will be reused when/if the VM system comes
2362          * here after a fault.
2363          */
2364         pt = &moea_pteg_table[victim_idx >> 3].pt[victim_idx & 7];
2365
2366         if (pt->pte_hi != victim_pvo->pvo_pte.pte.pte_hi)
2367             panic("Victim PVO doesn't match PTE! PVO: %8x, PTE: %8x", victim_pvo->pvo_pte.pte.pte_hi, pt->pte_hi);
2368
2369         /*
2370          * Set the new PTE.
2371          */
2372         moea_pte_unset(pt, &victim_pvo->pvo_pte.pte, victim_pvo->pvo_vaddr);
2373         PVO_PTEGIDX_CLR(victim_pvo);
2374         moea_pte_overflow++;
2375         moea_pte_set(pt, pvo_pt);
2376
2377         return (victim_idx & 7);
2378 }
2379
2380 static boolean_t
2381 moea_query_bit(vm_page_t m, int ptebit)
2382 {
2383         struct  pvo_entry *pvo;
2384         struct  pte *pt;
2385
2386         rw_assert(&pvh_global_lock, RA_WLOCKED);
2387         if (moea_attr_fetch(m) & ptebit)
2388                 return (TRUE);
2389
2390         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
2391
2392                 /*
2393                  * See if we saved the bit off.  If so, cache it and return
2394                  * success.
2395                  */
2396                 if (pvo->pvo_pte.pte.pte_lo & ptebit) {
2397                         moea_attr_save(m, ptebit);
2398                         return (TRUE);
2399                 }
2400         }
2401
2402         /*
2403          * No luck, now go through the hard part of looking at the PTEs
2404          * themselves.  Sync so that any pending REF/CHG bits are flushed to
2405          * the PTEs.
2406          */
2407         powerpc_sync();
2408         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
2409
2410                 /*
2411                  * See if this pvo has a valid PTE.  if so, fetch the
2412                  * REF/CHG bits from the valid PTE.  If the appropriate
2413                  * ptebit is set, cache it and return success.
2414                  */
2415                 pt = moea_pvo_to_pte(pvo, -1);
2416                 if (pt != NULL) {
2417                         moea_pte_synch(pt, &pvo->pvo_pte.pte);
2418                         mtx_unlock(&moea_table_mutex);
2419                         if (pvo->pvo_pte.pte.pte_lo & ptebit) {
2420                                 moea_attr_save(m, ptebit);
2421                                 return (TRUE);
2422                         }
2423                 }
2424         }
2425
2426         return (FALSE);
2427 }
2428
2429 static u_int
2430 moea_clear_bit(vm_page_t m, int ptebit)
2431 {
2432         u_int   count;
2433         struct  pvo_entry *pvo;
2434         struct  pte *pt;
2435
2436         rw_assert(&pvh_global_lock, RA_WLOCKED);
2437
2438         /*
2439          * Clear the cached value.
2440          */
2441         moea_attr_clear(m, ptebit);
2442
2443         /*
2444          * Sync so that any pending REF/CHG bits are flushed to the PTEs (so
2445          * we can reset the right ones).  note that since the pvo entries and
2446          * list heads are accessed via BAT0 and are never placed in the page
2447          * table, we don't have to worry about further accesses setting the
2448          * REF/CHG bits.
2449          */
2450         powerpc_sync();
2451
2452         /*
2453          * For each pvo entry, clear the pvo's ptebit.  If this pvo has a
2454          * valid pte clear the ptebit from the valid pte.
2455          */
2456         count = 0;
2457         LIST_FOREACH(pvo, vm_page_to_pvoh(m), pvo_vlink) {
2458                 pt = moea_pvo_to_pte(pvo, -1);
2459                 if (pt != NULL) {
2460                         moea_pte_synch(pt, &pvo->pvo_pte.pte);
2461                         if (pvo->pvo_pte.pte.pte_lo & ptebit) {
2462                                 count++;
2463                                 moea_pte_clear(pt, PVO_VADDR(pvo), ptebit);
2464                         }
2465                         mtx_unlock(&moea_table_mutex);
2466                 }
2467                 pvo->pvo_pte.pte.pte_lo &= ~ptebit;
2468         }
2469
2470         return (count);
2471 }
2472
2473 /*
2474  * Return true if the physical range is encompassed by the battable[idx]
2475  */
2476 static int
2477 moea_bat_mapped(int idx, vm_offset_t pa, vm_size_t size)
2478 {
2479         u_int prot;
2480         u_int32_t start;
2481         u_int32_t end;
2482         u_int32_t bat_ble;
2483
2484         /*
2485          * Return immediately if not a valid mapping
2486          */
2487         if (!(battable[idx].batu & BAT_Vs))
2488                 return (EINVAL);
2489
2490         /*
2491          * The BAT entry must be cache-inhibited, guarded, and r/w
2492          * so it can function as an i/o page
2493          */
2494         prot = battable[idx].batl & (BAT_I|BAT_G|BAT_PP_RW);
2495         if (prot != (BAT_I|BAT_G|BAT_PP_RW))
2496                 return (EPERM);
2497
2498         /*
2499          * The address should be within the BAT range. Assume that the
2500          * start address in the BAT has the correct alignment (thus
2501          * not requiring masking)
2502          */
2503         start = battable[idx].batl & BAT_PBS;
2504         bat_ble = (battable[idx].batu & ~(BAT_EBS)) | 0x03;
2505         end = start | (bat_ble << 15) | 0x7fff;
2506
2507         if ((pa < start) || ((pa + size) > end))
2508                 return (ERANGE);
2509
2510         return (0);
2511 }
2512
2513 boolean_t
2514 moea_dev_direct_mapped(mmu_t mmu, vm_paddr_t pa, vm_size_t size)
2515 {
2516         int i;
2517
2518         /*
2519          * This currently does not work for entries that
2520          * overlap 256M BAT segments.
2521          */
2522
2523         for(i = 0; i < 16; i++)
2524                 if (moea_bat_mapped(i, pa, size) == 0)
2525                         return (0);
2526
2527         return (EFAULT);
2528 }
2529
2530 /*
2531  * Map a set of physical memory pages into the kernel virtual
2532  * address space. Return a pointer to where it is mapped. This
2533  * routine is intended to be used for mapping device memory,
2534  * NOT real memory.
2535  */
2536 void *
2537 moea_mapdev(mmu_t mmu, vm_paddr_t pa, vm_size_t size)
2538 {
2539
2540         return (moea_mapdev_attr(mmu, pa, size, VM_MEMATTR_DEFAULT));
2541 }
2542
2543 void *
2544 moea_mapdev_attr(mmu_t mmu, vm_offset_t pa, vm_size_t size, vm_memattr_t ma)
2545 {
2546         vm_offset_t va, tmpva, ppa, offset;
2547         int i;
2548
2549         ppa = trunc_page(pa);
2550         offset = pa & PAGE_MASK;
2551         size = roundup(offset + size, PAGE_SIZE);
2552
2553         /*
2554          * If the physical address lies within a valid BAT table entry,
2555          * return the 1:1 mapping. This currently doesn't work
2556          * for regions that overlap 256M BAT segments.
2557          */
2558         for (i = 0; i < 16; i++) {
2559                 if (moea_bat_mapped(i, pa, size) == 0)
2560                         return ((void *) pa);
2561         }
2562
2563         va = kva_alloc(size);
2564         if (!va)
2565                 panic("moea_mapdev: Couldn't alloc kernel virtual memory");
2566
2567         for (tmpva = va; size > 0;) {
2568                 moea_kenter_attr(mmu, tmpva, ppa, ma);
2569                 tlbie(tmpva);
2570                 size -= PAGE_SIZE;
2571                 tmpva += PAGE_SIZE;
2572                 ppa += PAGE_SIZE;
2573         }
2574
2575         return ((void *)(va + offset));
2576 }
2577
2578 void
2579 moea_unmapdev(mmu_t mmu, vm_offset_t va, vm_size_t size)
2580 {
2581         vm_offset_t base, offset;
2582
2583         /*
2584          * If this is outside kernel virtual space, then it's a
2585          * battable entry and doesn't require unmapping
2586          */
2587         if ((va >= VM_MIN_KERNEL_ADDRESS) && (va <= virtual_end)) {
2588                 base = trunc_page(va);
2589                 offset = va & PAGE_MASK;
2590                 size = roundup(offset + size, PAGE_SIZE);
2591                 kva_free(base, size);
2592         }
2593 }
2594
2595 static void
2596 moea_sync_icache(mmu_t mmu, pmap_t pm, vm_offset_t va, vm_size_t sz)
2597 {
2598         struct pvo_entry *pvo;
2599         vm_offset_t lim;
2600         vm_paddr_t pa;
2601         vm_size_t len;
2602
2603         PMAP_LOCK(pm);
2604         while (sz > 0) {
2605                 lim = round_page(va);
2606                 len = MIN(lim - va, sz);
2607                 pvo = moea_pvo_find_va(pm, va & ~ADDR_POFF, NULL);
2608                 if (pvo != NULL) {
2609                         pa = (pvo->pvo_pte.pte.pte_lo & PTE_RPGN) |
2610                             (va & ADDR_POFF);
2611                         moea_syncicache(pa, len);
2612                 }
2613                 va += len;
2614                 sz -= len;
2615         }
2616         PMAP_UNLOCK(pm);
2617 }
2618
2619 vm_offset_t
2620 moea_dumpsys_map(mmu_t mmu, struct pmap_md *md, vm_size_t ofs,
2621     vm_size_t *sz)
2622 {
2623         if (md->md_vaddr == ~0UL)
2624             return (md->md_paddr + ofs);
2625         else
2626             return (md->md_vaddr + ofs);
2627 }
2628
2629 struct pmap_md *
2630 moea_scan_md(mmu_t mmu, struct pmap_md *prev)
2631 {
2632         static struct pmap_md md;
2633         struct pvo_entry *pvo;
2634         vm_offset_t va;
2635
2636         if (dumpsys_minidump) {
2637                 md.md_paddr = ~0UL;     /* Minidumps use virtual addresses. */
2638                 if (prev == NULL) {
2639                         /* 1st: kernel .data and .bss. */
2640                         md.md_index = 1;
2641                         md.md_vaddr = trunc_page((uintptr_t)_etext);
2642                         md.md_size = round_page((uintptr_t)_end) - md.md_vaddr;
2643                         return (&md);
2644                 }
2645                 switch (prev->md_index) {
2646                 case 1:
2647                         /* 2nd: msgbuf and tables (see pmap_bootstrap()). */
2648                         md.md_index = 2;
2649                         md.md_vaddr = (vm_offset_t)msgbufp->msg_ptr;
2650                         md.md_size = round_page(msgbufp->msg_size);
2651                         break;
2652                 case 2:
2653                         /* 3rd: kernel VM. */
2654                         va = prev->md_vaddr + prev->md_size;
2655                         /* Find start of next chunk (from va). */
2656                         while (va < virtual_end) {
2657                                 /* Don't dump the buffer cache. */
2658                                 if (va >= kmi.buffer_sva &&
2659                                     va < kmi.buffer_eva) {
2660                                         va = kmi.buffer_eva;
2661                                         continue;
2662                                 }
2663                                 pvo = moea_pvo_find_va(kernel_pmap,
2664                                     va & ~ADDR_POFF, NULL);
2665                                 if (pvo != NULL &&
2666                                     (pvo->pvo_pte.pte.pte_hi & PTE_VALID))
2667                                         break;
2668                                 va += PAGE_SIZE;
2669                         }
2670                         if (va < virtual_end) {
2671                                 md.md_vaddr = va;
2672                                 va += PAGE_SIZE;
2673                                 /* Find last page in chunk. */
2674                                 while (va < virtual_end) {
2675                                         /* Don't run into the buffer cache. */
2676                                         if (va == kmi.buffer_sva)
2677                                                 break;
2678                                         pvo = moea_pvo_find_va(kernel_pmap,
2679                                             va & ~ADDR_POFF, NULL);
2680                                         if (pvo == NULL ||
2681                                             !(pvo->pvo_pte.pte.pte_hi & PTE_VALID))
2682                                                 break;
2683                                         va += PAGE_SIZE;
2684                                 }
2685                                 md.md_size = va - md.md_vaddr;
2686                                 break;
2687                         }
2688                         md.md_index = 3;
2689                         /* FALLTHROUGH */
2690                 default:
2691                         return (NULL);
2692                 }
2693         } else { /* minidumps */
2694                 mem_regions(&pregions, &pregions_sz,
2695                     &regions, &regions_sz);
2696
2697                 if (prev == NULL) {
2698                         /* first physical chunk. */
2699                         md.md_paddr = pregions[0].mr_start;
2700                         md.md_size = pregions[0].mr_size;
2701                         md.md_vaddr = ~0UL;
2702                         md.md_index = 1;
2703                 } else if (md.md_index < pregions_sz) {
2704                         md.md_paddr = pregions[md.md_index].mr_start;
2705                         md.md_size = pregions[md.md_index].mr_size;
2706                         md.md_vaddr = ~0UL;
2707                         md.md_index++;
2708                 } else {
2709                         /* There's no next physical chunk. */
2710                         return (NULL);
2711                 }
2712         }
2713
2714         return (&md);
2715 }