sys/powerpc/booke/pmap.c

   1 /*-
   2  * Copyright (C) 2007-2009 Semihalf, Rafal Jaworowski <raj@semihalf.com>
   3  * Copyright (C) 2006 Semihalf, Marian Balakowicz <m8@semihalf.com>
   4  * All rights reserved.
   5  *
   6  * Redistribution and use in source and binary forms, with or without
   7  * modification, are permitted provided that the following conditions
   8  * are met:
   9  * 1. Redistributions of source code must retain the above copyright
  10  *    notice, this list of conditions and the following disclaimer.
  11  * 2. Redistributions in binary form must reproduce the above copyright
  12  *    notice, this list of conditions and the following disclaimer in the
  13  *    documentation and/or other materials provided with the distribution.
  14  *
  15  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
  16  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  17  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  18  * NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  19  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED
  20  * TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
  21  * PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
  22  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
  23  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  24  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * Some hw specific parts of this pmap were derived or influenced
  27  * by NetBSD's ibm4xx pmap module. More generic code is shared with
  28  * a few other pmap modules from the FreeBSD tree.
  29  */
  30
  31  /*
  32   * VM layout notes:
  33   *
  34   * Kernel and user threads run within one common virtual address space
  35   * defined by AS=0.
  36   *
  37   * Virtual address space layout:
  38   * -----------------------------
  39   * 0x0000_0000 - 0xafff_ffff   : user process
  40   * 0xb000_0000 - 0xbfff_ffff   : pmap_mapdev()-ed area (PCI/PCIE etc.)
  41   * 0xc000_0000 - 0xc0ff_ffff   : kernel reserved
  42   *   0xc000_0000 - data_end    : kernel code+data, env, metadata etc.
  43   * 0xc100_0000 - 0xfeef_ffff   : KVA
  44   *   0xc100_0000 - 0xc100_3fff : reserved for page zero/copy
  45   *   0xc100_4000 - 0xc200_3fff : reserved for ptbl bufs
  46   *   0xc200_4000 - 0xc200_8fff : guard page + kstack0
  47   *   0xc200_9000 - 0xfeef_ffff : actual free KVA space
  48   * 0xfef0_0000 - 0xffff_ffff   : I/O devices region
  49   */
  50
  51 #include <sys/cdefs.h>
  52 __FBSDID("$FreeBSD$");
  53
  54 #include <sys/types.h>
  55 #include <sys/param.h>
  56 #include <sys/malloc.h>
  57 #include <sys/ktr.h>
  58 #include <sys/proc.h>
  59 #include <sys/user.h>
  60 #include <sys/queue.h>
  61 #include <sys/systm.h>
  62 #include <sys/kernel.h>
  63 #include <sys/msgbuf.h>
  64 #include <sys/lock.h>
  65 #include <sys/mutex.h>
  66 #include <sys/sched.h>
  67 #include <sys/smp.h>
  68 #include <sys/vmmeter.h>
  69
  70 #include <vm/vm.h>
  71 #include <vm/vm_page.h>
  72 #include <vm/vm_kern.h>
  73 #include <vm/vm_pageout.h>
  74 #include <vm/vm_extern.h>
  75 #include <vm/vm_object.h>
  76 #include <vm/vm_param.h>
  77 #include <vm/vm_map.h>
  78 #include <vm/vm_pager.h>
  79 #include <vm/uma.h>
  80
  81 #include <machine/cpu.h>
  82 #include <machine/pcb.h>
  83 #include <machine/platform.h>
  84
  85 #include <machine/tlb.h>
  86 #include <machine/spr.h>
  87 #include <machine/vmparam.h>
  88 #include <machine/md_var.h>
  89 #include <machine/mmuvar.h>
  90 #include <machine/pmap.h>
  91 #include <machine/pte.h>
  92
  93 #include "mmu_if.h"
  94
  95 #ifdef  DEBUG
  96 #define debugf(fmt, args...) printf(fmt, ##args)
  97 #else
  98 #define debugf(fmt, args...)
  99 #endif
 100
 101 #define TODO                    panic("%s: not implemented", __func__);
 102
 103 #include "opt_sched.h"
 104 #ifndef SCHED_4BSD
 105 #error "e500 only works with SCHED_4BSD which uses a global scheduler lock."
 106 #endif
 107 extern struct mtx sched_lock;
 108
 109 extern int dumpsys_minidump;
 110
 111 extern unsigned char _etext[];
 112 extern unsigned char _end[];
 113
 114 /* Kernel physical load address. */
 115 extern uint32_t kernload;
 116 vm_offset_t kernstart;
 117 vm_size_t kernsize;
 118
 119 /* Message buffer and tables. */
 120 static vm_offset_t data_start;
 121 static vm_size_t data_end;
 122
 123 /* Phys/avail memory regions. */
 124 static struct mem_region *availmem_regions;
 125 static int availmem_regions_sz;
 126 static struct mem_region *physmem_regions;
 127 static int physmem_regions_sz;
 128
 129 /* Reserved KVA space and mutex for mmu_booke_zero_page. */
 130 static vm_offset_t zero_page_va;
 131 static struct mtx zero_page_mutex;
 132
 133 static struct mtx tlbivax_mutex;
 134
 135 /*
 136  * Reserved KVA space for mmu_booke_zero_page_idle. This is used
 137  * by idle thred only, no lock required.
 138  */
 139 static vm_offset_t zero_page_idle_va;
 140
 141 /* Reserved KVA space and mutex for mmu_booke_copy_page. */
 142 static vm_offset_t copy_page_src_va;
 143 static vm_offset_t copy_page_dst_va;
 144 static struct mtx copy_page_mutex;
 145
 146 /**************************************************************************/
 147 /* PMAP */
 148 /**************************************************************************/
 149
 150 static void mmu_booke_enter_locked(mmu_t, pmap_t, vm_offset_t, vm_page_t,
 151     vm_prot_t, boolean_t);
 152
 153 unsigned int kptbl_min;         /* Index of the first kernel ptbl. */
 154 unsigned int kernel_ptbls;      /* Number of KVA ptbls. */
 155
 156 /*
 157  * If user pmap is processed with mmu_booke_remove and the resident count
 158  * drops to 0, there are no more pages to remove, so we need not continue.
 159  */
 160 #define PMAP_REMOVE_DONE(pmap) \
 161         ((pmap) != kernel_pmap && (pmap)->pm_stats.resident_count == 0)
 162
 163 extern void tid_flush(tlbtid_t);
 164
 165 /**************************************************************************/
 166 /* TLB and TID handling */
 167 /**************************************************************************/
 168
 169 /* Translation ID busy table */
 170 static volatile pmap_t tidbusy[MAXCPU][TID_MAX + 1];
 171
 172 /*
 173  * TLB0 capabilities (entry, way numbers etc.). These can vary between e500
 174  * core revisions and should be read from h/w registers during early config.
 175  */
 176 uint32_t tlb0_entries;
 177 uint32_t tlb0_ways;
 178 uint32_t tlb0_entries_per_way;
 179
 180 #define TLB0_ENTRIES            (tlb0_entries)
 181 #define TLB0_WAYS               (tlb0_ways)
 182 #define TLB0_ENTRIES_PER_WAY    (tlb0_entries_per_way)
 183
 184 #define TLB1_ENTRIES 16
 185
 186 /* In-ram copy of the TLB1 */
 187 static tlb_entry_t tlb1[TLB1_ENTRIES];
 188
 189 /* Next free entry in the TLB1 */
 190 static unsigned int tlb1_idx;
 191
 192 static tlbtid_t tid_alloc(struct pmap *);
 193
 194 static void tlb_print_entry(int, uint32_t, uint32_t, uint32_t, uint32_t);
 195
 196 static int tlb1_set_entry(vm_offset_t, vm_offset_t, vm_size_t, uint32_t);
 197 static void tlb1_write_entry(unsigned int);
 198 static int tlb1_iomapped(int, vm_paddr_t, vm_size_t, vm_offset_t *);
 199 static vm_size_t tlb1_mapin_region(vm_offset_t, vm_offset_t, vm_size_t);
 200
 201 static vm_size_t tsize2size(unsigned int);
 202 static unsigned int size2tsize(vm_size_t);
 203 static unsigned int ilog2(unsigned int);
 204
 205 static void set_mas4_defaults(void);
 206
 207 static inline void tlb0_flush_entry(vm_offset_t);
 208 static inline unsigned int tlb0_tableidx(vm_offset_t, unsigned int);
 209
 210 /**************************************************************************/
 211 /* Page table management */
 212 /**************************************************************************/
 213
 214 /* Data for the pv entry allocation mechanism */
 215 static uma_zone_t pvzone;
 216 static struct vm_object pvzone_obj;
 217 static int pv_entry_count = 0, pv_entry_max = 0, pv_entry_high_water = 0;
 218
 219 #define PV_ENTRY_ZONE_MIN       2048    /* min pv entries in uma zone */
 220
 221 #ifndef PMAP_SHPGPERPROC
 222 #define PMAP_SHPGPERPROC        200
 223 #endif
 224
 225 static void ptbl_init(void);
 226 static struct ptbl_buf *ptbl_buf_alloc(void);
 227 static void ptbl_buf_free(struct ptbl_buf *);
 228 static void ptbl_free_pmap_ptbl(pmap_t, pte_t *);
 229
 230 static pte_t *ptbl_alloc(mmu_t, pmap_t, unsigned int);
 231 static void ptbl_free(mmu_t, pmap_t, unsigned int);
 232 static void ptbl_hold(mmu_t, pmap_t, unsigned int);
 233 static int ptbl_unhold(mmu_t, pmap_t, unsigned int);
 234
 235 static vm_paddr_t pte_vatopa(mmu_t, pmap_t, vm_offset_t);
 236 static pte_t *pte_find(mmu_t, pmap_t, vm_offset_t);
 237 static void pte_enter(mmu_t, pmap_t, vm_page_t, vm_offset_t, uint32_t);
 238 static int pte_remove(mmu_t, pmap_t, vm_offset_t, uint8_t);
 239
 240 static pv_entry_t pv_alloc(void);
 241 static void pv_free(pv_entry_t);
 242 static void pv_insert(pmap_t, vm_offset_t, vm_page_t);
 243 static void pv_remove(pmap_t, vm_offset_t, vm_page_t);
 244
 245 /* Number of kva ptbl buffers, each covering one ptbl (PTBL_PAGES). */
 246 #define PTBL_BUFS               (128 * 16)
 247
 248 struct ptbl_buf {
 249         TAILQ_ENTRY(ptbl_buf) link;     /* list link */
 250         vm_offset_t kva;                /* va of mapping */
 251 };
 252
 253 /* ptbl free list and a lock used for access synchronization. */
 254 static TAILQ_HEAD(, ptbl_buf) ptbl_buf_freelist;
 255 static struct mtx ptbl_buf_freelist_lock;
 256
 257 /* Base address of kva space allocated fot ptbl bufs. */
 258 static vm_offset_t ptbl_buf_pool_vabase;
 259
 260 /* Pointer to ptbl_buf structures. */
 261 static struct ptbl_buf *ptbl_bufs;
 262
 263 void pmap_bootstrap_ap(volatile uint32_t *);
 264
 265 /*
 266  * Kernel MMU interface
 267  */
 268 static void             mmu_booke_change_wiring(mmu_t, pmap_t, vm_offset_t, boolean_t);
 269 static void             mmu_booke_clear_modify(mmu_t, vm_page_t);
 270 static void             mmu_booke_clear_reference(mmu_t, vm_page_t);
 271 static void             mmu_booke_copy(mmu_t, pmap_t, pmap_t, vm_offset_t,
 272     vm_size_t, vm_offset_t);
 273 static void             mmu_booke_copy_page(mmu_t, vm_page_t, vm_page_t);
 274 static void             mmu_booke_enter(mmu_t, pmap_t, vm_offset_t, vm_page_t,
 275     vm_prot_t, boolean_t);
 276 static void             mmu_booke_enter_object(mmu_t, pmap_t, vm_offset_t, vm_offset_t,
 277     vm_page_t, vm_prot_t);
 278 static void             mmu_booke_enter_quick(mmu_t, pmap_t, vm_offset_t, vm_page_t,
 279     vm_prot_t);
 280 static vm_paddr_t       mmu_booke_extract(mmu_t, pmap_t, vm_offset_t);
 281 static vm_page_t        mmu_booke_extract_and_hold(mmu_t, pmap_t, vm_offset_t,
 282     vm_prot_t);
 283 static void             mmu_booke_init(mmu_t);
 284 static boolean_t        mmu_booke_is_modified(mmu_t, vm_page_t);
 285 static boolean_t        mmu_booke_is_prefaultable(mmu_t, pmap_t, vm_offset_t);
 286 static boolean_t        mmu_booke_is_referenced(mmu_t, vm_page_t);
 287 static boolean_t        mmu_booke_ts_referenced(mmu_t, vm_page_t);
 288 static vm_offset_t      mmu_booke_map(mmu_t, vm_offset_t *, vm_offset_t, vm_offset_t,
 289     int);
 290 static int              mmu_booke_mincore(mmu_t, pmap_t, vm_offset_t,
 291     vm_paddr_t *);
 292 static void             mmu_booke_object_init_pt(mmu_t, pmap_t, vm_offset_t,
 293     vm_object_t, vm_pindex_t, vm_size_t);
 294 static boolean_t        mmu_booke_page_exists_quick(mmu_t, pmap_t, vm_page_t);
 295 static void             mmu_booke_page_init(mmu_t, vm_page_t);
 296 static int              mmu_booke_page_wired_mappings(mmu_t, vm_page_t);
 297 static void             mmu_booke_pinit(mmu_t, pmap_t);
 298 static void             mmu_booke_pinit0(mmu_t, pmap_t);
 299 static void             mmu_booke_protect(mmu_t, pmap_t, vm_offset_t, vm_offset_t,
 300     vm_prot_t);
 301 static void             mmu_booke_qenter(mmu_t, vm_offset_t, vm_page_t *, int);
 302 static void             mmu_booke_qremove(mmu_t, vm_offset_t, int);
 303 static void             mmu_booke_release(mmu_t, pmap_t);
 304 static void             mmu_booke_remove(mmu_t, pmap_t, vm_offset_t, vm_offset_t);
 305 static void             mmu_booke_remove_all(mmu_t, vm_page_t);
 306 static void             mmu_booke_remove_write(mmu_t, vm_page_t);
 307 static void             mmu_booke_zero_page(mmu_t, vm_page_t);
 308 static void             mmu_booke_zero_page_area(mmu_t, vm_page_t, int, int);
 309 static void             mmu_booke_zero_page_idle(mmu_t, vm_page_t);
 310 static void             mmu_booke_activate(mmu_t, struct thread *);
 311 static void             mmu_booke_deactivate(mmu_t, struct thread *);
 312 static void             mmu_booke_bootstrap(mmu_t, vm_offset_t, vm_offset_t);
 313 static void             *mmu_booke_mapdev(mmu_t, vm_offset_t, vm_size_t);
 314 static void             mmu_booke_unmapdev(mmu_t, vm_offset_t, vm_size_t);
 315 static vm_offset_t      mmu_booke_kextract(mmu_t, vm_offset_t);
 316 static void             mmu_booke_kenter(mmu_t, vm_offset_t, vm_offset_t);
 317 static void             mmu_booke_kremove(mmu_t, vm_offset_t);
 318 static boolean_t        mmu_booke_dev_direct_mapped(mmu_t, vm_offset_t, vm_size_t);
 319 static void             mmu_booke_sync_icache(mmu_t, pmap_t, vm_offset_t,
 320     vm_size_t);
 321 static vm_offset_t      mmu_booke_dumpsys_map(mmu_t, struct pmap_md *,
 322     vm_size_t, vm_size_t *);
 323 static void             mmu_booke_dumpsys_unmap(mmu_t, struct pmap_md *,
 324     vm_size_t, vm_offset_t);
 325 static struct pmap_md   *mmu_booke_scan_md(mmu_t, struct pmap_md *);
 326
 327 static mmu_method_t mmu_booke_methods[] = {
 328         /* pmap dispatcher interface */
 329         MMUMETHOD(mmu_change_wiring,    mmu_booke_change_wiring),
 330         MMUMETHOD(mmu_clear_modify,     mmu_booke_clear_modify),
 331         MMUMETHOD(mmu_clear_reference,  mmu_booke_clear_reference),
 332         MMUMETHOD(mmu_copy,             mmu_booke_copy),
 333         MMUMETHOD(mmu_copy_page,        mmu_booke_copy_page),
 334         MMUMETHOD(mmu_enter,            mmu_booke_enter),
 335         MMUMETHOD(mmu_enter_object,     mmu_booke_enter_object),
 336         MMUMETHOD(mmu_enter_quick,      mmu_booke_enter_quick),
 337         MMUMETHOD(mmu_extract,          mmu_booke_extract),
 338         MMUMETHOD(mmu_extract_and_hold, mmu_booke_extract_and_hold),
 339         MMUMETHOD(mmu_init,             mmu_booke_init),
 340         MMUMETHOD(mmu_is_modified,      mmu_booke_is_modified),
 341         MMUMETHOD(mmu_is_prefaultable,  mmu_booke_is_prefaultable),
 342         MMUMETHOD(mmu_is_referenced,    mmu_booke_is_referenced),
 343         MMUMETHOD(mmu_ts_referenced,    mmu_booke_ts_referenced),
 344         MMUMETHOD(mmu_map,              mmu_booke_map),
 345         MMUMETHOD(mmu_mincore,          mmu_booke_mincore),
 346         MMUMETHOD(mmu_object_init_pt,   mmu_booke_object_init_pt),
 347         MMUMETHOD(mmu_page_exists_quick,mmu_booke_page_exists_quick),
 348         MMUMETHOD(mmu_page_init,        mmu_booke_page_init),
 349         MMUMETHOD(mmu_page_wired_mappings, mmu_booke_page_wired_mappings),
 350         MMUMETHOD(mmu_pinit,            mmu_booke_pinit),
 351         MMUMETHOD(mmu_pinit0,           mmu_booke_pinit0),
 352         MMUMETHOD(mmu_protect,          mmu_booke_protect),
 353         MMUMETHOD(mmu_qenter,           mmu_booke_qenter),
 354         MMUMETHOD(mmu_qremove,          mmu_booke_qremove),
 355         MMUMETHOD(mmu_release,          mmu_booke_release),
 356         MMUMETHOD(mmu_remove,           mmu_booke_remove),
 357         MMUMETHOD(mmu_remove_all,       mmu_booke_remove_all),
 358         MMUMETHOD(mmu_remove_write,     mmu_booke_remove_write),
 359         MMUMETHOD(mmu_sync_icache,      mmu_booke_sync_icache),
 360         MMUMETHOD(mmu_zero_page,        mmu_booke_zero_page),
 361         MMUMETHOD(mmu_zero_page_area,   mmu_booke_zero_page_area),
 362         MMUMETHOD(mmu_zero_page_idle,   mmu_booke_zero_page_idle),
 363         MMUMETHOD(mmu_activate,         mmu_booke_activate),
 364         MMUMETHOD(mmu_deactivate,       mmu_booke_deactivate),
 365
 366         /* Internal interfaces */
 367         MMUMETHOD(mmu_bootstrap,        mmu_booke_bootstrap),
 368         MMUMETHOD(mmu_dev_direct_mapped,mmu_booke_dev_direct_mapped),
 369         MMUMETHOD(mmu_mapdev,           mmu_booke_mapdev),
 370         MMUMETHOD(mmu_kenter,           mmu_booke_kenter),
 371         MMUMETHOD(mmu_kextract,         mmu_booke_kextract),
 372 /*      MMUMETHOD(mmu_kremove,          mmu_booke_kremove),     */
 373         MMUMETHOD(mmu_unmapdev,         mmu_booke_unmapdev),
 374
 375         /* dumpsys() support */
 376         MMUMETHOD(mmu_dumpsys_map,      mmu_booke_dumpsys_map),
 377         MMUMETHOD(mmu_dumpsys_unmap,    mmu_booke_dumpsys_unmap),
 378         MMUMETHOD(mmu_scan_md,          mmu_booke_scan_md),
 379
 380         { 0, 0 }
 381 };
 382
 383 MMU_DEF(booke_mmu, MMU_TYPE_BOOKE, mmu_booke_methods, 0);
 384
 385 static inline void
 386 tlb_miss_lock(void)
 387 {
 388 #ifdef SMP
 389         struct pcpu *pc;
 390
 391         if (!smp_started)
 392                 return;
 393
 394         STAILQ_FOREACH(pc, &cpuhead, pc_allcpu) {
 395                 if (pc != pcpup) {
 396
 397                         CTR3(KTR_PMAP, "%s: tlb miss LOCK of CPU=%d, "
 398                             "tlb_lock=%p", __func__, pc->pc_cpuid, pc->pc_booke_tlb_lock);
 399
 400                         KASSERT((pc->pc_cpuid != PCPU_GET(cpuid)),
 401                             ("tlb_miss_lock: tried to lock self"));
 402
 403                         tlb_lock(pc->pc_booke_tlb_lock);
 404
 405                         CTR1(KTR_PMAP, "%s: locked", __func__);
 406                 }
 407         }
 408 #endif
 409 }
 410
 411 static inline void
 412 tlb_miss_unlock(void)
 413 {
 414 #ifdef SMP
 415         struct pcpu *pc;
 416
 417         if (!smp_started)
 418                 return;
 419
 420         STAILQ_FOREACH(pc, &cpuhead, pc_allcpu) {
 421                 if (pc != pcpup) {
 422                         CTR2(KTR_PMAP, "%s: tlb miss UNLOCK of CPU=%d",
 423                             __func__, pc->pc_cpuid);
 424
 425                         tlb_unlock(pc->pc_booke_tlb_lock);
 426
 427                         CTR1(KTR_PMAP, "%s: unlocked", __func__);
 428                 }
 429         }
 430 #endif
 431 }
 432
 433 /* Return number of entries in TLB0. */
 434 static __inline void
 435 tlb0_get_tlbconf(void)
 436 {
 437         uint32_t tlb0_cfg;
 438
 439         tlb0_cfg = mfspr(SPR_TLB0CFG);
 440         tlb0_entries = tlb0_cfg & TLBCFG_NENTRY_MASK;
 441         tlb0_ways = (tlb0_cfg & TLBCFG_ASSOC_MASK) >> TLBCFG_ASSOC_SHIFT;
 442         tlb0_entries_per_way = tlb0_entries / tlb0_ways;
 443 }
 444
 445 /* Initialize pool of kva ptbl buffers. */
 446 static void
 447 ptbl_init(void)
 448 {
 449         int i;
 450
 451         CTR3(KTR_PMAP, "%s: s (ptbl_bufs = 0x%08x size 0x%08x)", __func__,
 452             (uint32_t)ptbl_bufs, sizeof(struct ptbl_buf) * PTBL_BUFS);
 453         CTR3(KTR_PMAP, "%s: s (ptbl_buf_pool_vabase = 0x%08x size = 0x%08x)",
 454             __func__, ptbl_buf_pool_vabase, PTBL_BUFS * PTBL_PAGES * PAGE_SIZE);
 455
 456         mtx_init(&ptbl_buf_freelist_lock, "ptbl bufs lock", NULL, MTX_DEF);
 457         TAILQ_INIT(&ptbl_buf_freelist);
 458
 459         for (i = 0; i < PTBL_BUFS; i++) {
 460                 ptbl_bufs[i].kva = ptbl_buf_pool_vabase + i * PTBL_PAGES * PAGE_SIZE;
 461                 TAILQ_INSERT_TAIL(&ptbl_buf_freelist, &ptbl_bufs[i], link);
 462         }
 463 }
 464
 465 /* Get a ptbl_buf from the freelist. */
 466 static struct ptbl_buf *
 467 ptbl_buf_alloc(void)
 468 {
 469         struct ptbl_buf *buf;
 470
 471         mtx_lock(&ptbl_buf_freelist_lock);
 472         buf = TAILQ_FIRST(&ptbl_buf_freelist);
 473         if (buf != NULL)
 474                 TAILQ_REMOVE(&ptbl_buf_freelist, buf, link);
 475         mtx_unlock(&ptbl_buf_freelist_lock);
 476
 477         CTR2(KTR_PMAP, "%s: buf = %p", __func__, buf);
 478
 479         return (buf);
 480 }
 481
 482 /* Return ptbl buff to free pool. */
 483 static void
 484 ptbl_buf_free(struct ptbl_buf *buf)
 485 {
 486
 487         CTR2(KTR_PMAP, "%s: buf = %p", __func__, buf);
 488
 489         mtx_lock(&ptbl_buf_freelist_lock);
 490         TAILQ_INSERT_TAIL(&ptbl_buf_freelist, buf, link);
 491         mtx_unlock(&ptbl_buf_freelist_lock);
 492 }
 493
 494 /*
 495  * Search the list of allocated ptbl bufs and find on list of allocated ptbls
 496  */
 497 static void
 498 ptbl_free_pmap_ptbl(pmap_t pmap, pte_t *ptbl)
 499 {
 500         struct ptbl_buf *pbuf;
 501
 502         CTR2(KTR_PMAP, "%s: ptbl = %p", __func__, ptbl);
 503
 504         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
 505
 506         TAILQ_FOREACH(pbuf, &pmap->pm_ptbl_list, link)
 507                 if (pbuf->kva == (vm_offset_t)ptbl) {
 508                         /* Remove from pmap ptbl buf list. */
 509                         TAILQ_REMOVE(&pmap->pm_ptbl_list, pbuf, link);
 510
 511                         /* Free corresponding ptbl buf. */
 512                         ptbl_buf_free(pbuf);
 513                         break;
 514                 }
 515 }
 516
 517 /* Allocate page table. */
 518 static pte_t *
 519 ptbl_alloc(mmu_t mmu, pmap_t pmap, unsigned int pdir_idx)
 520 {
 521         vm_page_t mtbl[PTBL_PAGES];
 522         vm_page_t m;
 523         struct ptbl_buf *pbuf;
 524         unsigned int pidx;
 525         pte_t *ptbl;
 526         int i;
 527
 528         CTR4(KTR_PMAP, "%s: pmap = %p su = %d pdir_idx = %d", __func__, pmap,
 529             (pmap == kernel_pmap), pdir_idx);
 530
 531         KASSERT((pdir_idx <= (VM_MAXUSER_ADDRESS / PDIR_SIZE)),
 532             ("ptbl_alloc: invalid pdir_idx"));
 533         KASSERT((pmap->pm_pdir[pdir_idx] == NULL),
 534             ("pte_alloc: valid ptbl entry exists!"));
 535
 536         pbuf = ptbl_buf_alloc();
 537         if (pbuf == NULL)
 538                 panic("pte_alloc: couldn't alloc kernel virtual memory");
 539
 540         ptbl = (pte_t *)pbuf->kva;
 541
 542         CTR2(KTR_PMAP, "%s: ptbl kva = %p", __func__, ptbl);
 543
 544         /* Allocate ptbl pages, this will sleep! */
 545         for (i = 0; i < PTBL_PAGES; i++) {
 546                 pidx = (PTBL_PAGES * pdir_idx) + i;
 547                 while ((m = vm_page_alloc(NULL, pidx,
 548                     VM_ALLOC_NOOBJ | VM_ALLOC_WIRED)) == NULL) {
 549
 550                         PMAP_UNLOCK(pmap);
 551                         vm_page_unlock_queues();
 552                         VM_WAIT;
 553                         vm_page_lock_queues();
 554                         PMAP_LOCK(pmap);
 555                 }
 556                 mtbl[i] = m;
 557         }
 558
 559         /* Map allocated pages into kernel_pmap. */
 560         mmu_booke_qenter(mmu, (vm_offset_t)ptbl, mtbl, PTBL_PAGES);
 561
 562         /* Zero whole ptbl. */
 563         bzero((caddr_t)ptbl, PTBL_PAGES * PAGE_SIZE);
 564
 565         /* Add pbuf to the pmap ptbl bufs list. */
 566         TAILQ_INSERT_TAIL(&pmap->pm_ptbl_list, pbuf, link);
 567
 568         return (ptbl);
 569 }
 570
 571 /* Free ptbl pages and invalidate pdir entry. */
 572 static void
 573 ptbl_free(mmu_t mmu, pmap_t pmap, unsigned int pdir_idx)
 574 {
 575         pte_t *ptbl;
 576         vm_paddr_t pa;
 577         vm_offset_t va;
 578         vm_page_t m;
 579         int i;
 580
 581         CTR4(KTR_PMAP, "%s: pmap = %p su = %d pdir_idx = %d", __func__, pmap,
 582             (pmap == kernel_pmap), pdir_idx);
 583
 584         KASSERT((pdir_idx <= (VM_MAXUSER_ADDRESS / PDIR_SIZE)),
 585             ("ptbl_free: invalid pdir_idx"));
 586
 587         ptbl = pmap->pm_pdir[pdir_idx];
 588
 589         CTR2(KTR_PMAP, "%s: ptbl = %p", __func__, ptbl);
 590
 591         KASSERT((ptbl != NULL), ("ptbl_free: null ptbl"));
 592
 593         /*
 594          * Invalidate the pdir entry as soon as possible, so that other CPUs
 595          * don't attempt to look up the page tables we are releasing.
 596          */
 597         mtx_lock_spin(&tlbivax_mutex);
 598         tlb_miss_lock();
 599
 600         pmap->pm_pdir[pdir_idx] = NULL;
 601
 602         tlb_miss_unlock();
 603         mtx_unlock_spin(&tlbivax_mutex);
 604
 605         for (i = 0; i < PTBL_PAGES; i++) {
 606                 va = ((vm_offset_t)ptbl + (i * PAGE_SIZE));
 607                 pa = pte_vatopa(mmu, kernel_pmap, va);
 608                 m = PHYS_TO_VM_PAGE(pa);
 609                 vm_page_free_zero(m);
 610                 atomic_subtract_int(&cnt.v_wire_count, 1);
 611                 mmu_booke_kremove(mmu, va);
 612         }
 613
 614         ptbl_free_pmap_ptbl(pmap, ptbl);
 615 }
 616
 617 /*
 618  * Decrement ptbl pages hold count and attempt to free ptbl pages.
 619  * Called when removing pte entry from ptbl.
 620  *
 621  * Return 1 if ptbl pages were freed.
 622  */
 623 static int
 624 ptbl_unhold(mmu_t mmu, pmap_t pmap, unsigned int pdir_idx)
 625 {
 626         pte_t *ptbl;
 627         vm_paddr_t pa;
 628         vm_page_t m;
 629         int i;
 630
 631         CTR4(KTR_PMAP, "%s: pmap = %p su = %d pdir_idx = %d", __func__, pmap,
 632             (pmap == kernel_pmap), pdir_idx);
 633
 634         KASSERT((pdir_idx <= (VM_MAXUSER_ADDRESS / PDIR_SIZE)),
 635             ("ptbl_unhold: invalid pdir_idx"));
 636         KASSERT((pmap != kernel_pmap),
 637             ("ptbl_unhold: unholding kernel ptbl!"));
 638
 639         ptbl = pmap->pm_pdir[pdir_idx];
 640
 641         //debugf("ptbl_unhold: ptbl = 0x%08x\n", (u_int32_t)ptbl);
 642         KASSERT(((vm_offset_t)ptbl >= VM_MIN_KERNEL_ADDRESS),
 643             ("ptbl_unhold: non kva ptbl"));
 644
 645         /* decrement hold count */
 646         for (i = 0; i < PTBL_PAGES; i++) {
 647                 pa = pte_vatopa(mmu, kernel_pmap,
 648                     (vm_offset_t)ptbl + (i * PAGE_SIZE));
 649                 m = PHYS_TO_VM_PAGE(pa);
 650                 m->wire_count--;
 651         }
 652
 653         /*
 654          * Free ptbl pages if there are no pte etries in this ptbl.
 655          * wire_count has the same value for all ptbl pages, so check the last
 656          * page.
 657          */
 658         if (m->wire_count == 0) {
 659                 ptbl_free(mmu, pmap, pdir_idx);
 660
 661                 //debugf("ptbl_unhold: e (freed ptbl)\n");
 662                 return (1);
 663         }
 664
 665         return (0);
 666 }
 667
 668 /*
 669  * Increment hold count for ptbl pages. This routine is used when a new pte
 670  * entry is being inserted into the ptbl.
 671  */
 672 static void
 673 ptbl_hold(mmu_t mmu, pmap_t pmap, unsigned int pdir_idx)
 674 {
 675         vm_paddr_t pa;
 676         pte_t *ptbl;
 677         vm_page_t m;
 678         int i;
 679
 680         CTR3(KTR_PMAP, "%s: pmap = %p pdir_idx = %d", __func__, pmap,
 681             pdir_idx);
 682
 683         KASSERT((pdir_idx <= (VM_MAXUSER_ADDRESS / PDIR_SIZE)),
 684             ("ptbl_hold: invalid pdir_idx"));
 685         KASSERT((pmap != kernel_pmap),
 686             ("ptbl_hold: holding kernel ptbl!"));
 687
 688         ptbl = pmap->pm_pdir[pdir_idx];
 689
 690         KASSERT((ptbl != NULL), ("ptbl_hold: null ptbl"));
 691
 692         for (i = 0; i < PTBL_PAGES; i++) {
 693                 pa = pte_vatopa(mmu, kernel_pmap,
 694                     (vm_offset_t)ptbl + (i * PAGE_SIZE));
 695                 m = PHYS_TO_VM_PAGE(pa);
 696                 m->wire_count++;
 697         }
 698 }
 699
 700 /* Allocate pv_entry structure. */
 701 pv_entry_t
 702 pv_alloc(void)
 703 {
 704         pv_entry_t pv;
 705
 706         pv_entry_count++;
 707         if (pv_entry_count > pv_entry_high_water)
 708                 pagedaemon_wakeup();
 709         pv = uma_zalloc(pvzone, M_NOWAIT);
 710
 711         return (pv);
 712 }
 713
 714 /* Free pv_entry structure. */
 715 static __inline void
 716 pv_free(pv_entry_t pve)
 717 {
 718
 719         pv_entry_count--;
 720         uma_zfree(pvzone, pve);
 721 }
 722
 723
 724 /* Allocate and initialize pv_entry structure. */
 725 static void
 726 pv_insert(pmap_t pmap, vm_offset_t va, vm_page_t m)
 727 {
 728         pv_entry_t pve;
 729
 730         //int su = (pmap == kernel_pmap);
 731         //debugf("pv_insert: s (su = %d pmap = 0x%08x va = 0x%08x m = 0x%08x)\n", su,
 732         //      (u_int32_t)pmap, va, (u_int32_t)m);
 733
 734         pve = pv_alloc();
 735         if (pve == NULL)
 736                 panic("pv_insert: no pv entries!");
 737
 738         pve->pv_pmap = pmap;
 739         pve->pv_va = va;
 740
 741         /* add to pv_list */
 742         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
 743         mtx_assert(&vm_page_queue_mtx, MA_OWNED);
 744
 745         TAILQ_INSERT_TAIL(&m->md.pv_list, pve, pv_link);
 746
 747         //debugf("pv_insert: e\n");
 748 }
 749
 750 /* Destroy pv entry. */
 751 static void
 752 pv_remove(pmap_t pmap, vm_offset_t va, vm_page_t m)
 753 {
 754         pv_entry_t pve;
 755
 756         //int su = (pmap == kernel_pmap);
 757         //debugf("pv_remove: s (su = %d pmap = 0x%08x va = 0x%08x)\n", su, (u_int32_t)pmap, va);
 758
 759         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
 760         mtx_assert(&vm_page_queue_mtx, MA_OWNED);
 761
 762         /* find pv entry */
 763         TAILQ_FOREACH(pve, &m->md.pv_list, pv_link) {
 764                 if ((pmap == pve->pv_pmap) && (va == pve->pv_va)) {
 765                         /* remove from pv_list */
 766                         TAILQ_REMOVE(&m->md.pv_list, pve, pv_link);
 767                         if (TAILQ_EMPTY(&m->md.pv_list))
 768                                 vm_page_flag_clear(m, PG_WRITEABLE);
 769
 770                         /* free pv entry struct */
 771                         pv_free(pve);
 772                         break;
 773                 }
 774         }
 775
 776         //debugf("pv_remove: e\n");
 777 }
 778
 779 /*
 780  * Clean pte entry, try to free page table page if requested.
 781  *
 782  * Return 1 if ptbl pages were freed, otherwise return 0.
 783  */
 784 static int
 785 pte_remove(mmu_t mmu, pmap_t pmap, vm_offset_t va, uint8_t flags)
 786 {
 787         unsigned int pdir_idx = PDIR_IDX(va);
 788         unsigned int ptbl_idx = PTBL_IDX(va);
 789         vm_page_t m;
 790         pte_t *ptbl;
 791         pte_t *pte;
 792
 793         //int su = (pmap == kernel_pmap);
 794         //debugf("pte_remove: s (su = %d pmap = 0x%08x va = 0x%08x flags = %d)\n",
 795         //              su, (u_int32_t)pmap, va, flags);
 796
 797         ptbl = pmap->pm_pdir[pdir_idx];
 798         KASSERT(ptbl, ("pte_remove: null ptbl"));
 799
 800         pte = &ptbl[ptbl_idx];
 801
 802         if (pte == NULL || !PTE_ISVALID(pte))
 803                 return (0);
 804
 805         if (PTE_ISWIRED(pte))
 806                 pmap->pm_stats.wired_count--;
 807
 808         /* Handle managed entry. */
 809         if (PTE_ISMANAGED(pte)) {
 810                 /* Get vm_page_t for mapped pte. */
 811                 m = PHYS_TO_VM_PAGE(PTE_PA(pte));
 812
 813                 if (PTE_ISMODIFIED(pte))
 814                         vm_page_dirty(m);
 815
 816                 if (PTE_ISREFERENCED(pte))
 817                         vm_page_flag_set(m, PG_REFERENCED);
 818
 819                 pv_remove(pmap, va, m);
 820         }
 821
 822         mtx_lock_spin(&tlbivax_mutex);
 823         tlb_miss_lock();
 824
 825         tlb0_flush_entry(va);
 826         pte->flags = 0;
 827         pte->rpn = 0;
 828
 829         tlb_miss_unlock();
 830         mtx_unlock_spin(&tlbivax_mutex);
 831
 832         pmap->pm_stats.resident_count--;
 833
 834         if (flags & PTBL_UNHOLD) {
 835                 //debugf("pte_remove: e (unhold)\n");
 836                 return (ptbl_unhold(mmu, pmap, pdir_idx));
 837         }
 838
 839         //debugf("pte_remove: e\n");
 840         return (0);
 841 }
 842
 843 /*
 844  * Insert PTE for a given page and virtual address.
 845  */
 846 static void
 847 pte_enter(mmu_t mmu, pmap_t pmap, vm_page_t m, vm_offset_t va, uint32_t flags)
 848 {
 849         unsigned int pdir_idx = PDIR_IDX(va);
 850         unsigned int ptbl_idx = PTBL_IDX(va);
 851         pte_t *ptbl, *pte;
 852
 853         CTR4(KTR_PMAP, "%s: su = %d pmap = %p va = %p", __func__,
 854             pmap == kernel_pmap, pmap, va);
 855
 856         /* Get the page table pointer. */
 857         ptbl = pmap->pm_pdir[pdir_idx];
 858
 859         if (ptbl == NULL) {
 860                 /* Allocate page table pages. */
 861                 ptbl = ptbl_alloc(mmu, pmap, pdir_idx);
 862         } else {
 863                 /*
 864                  * Check if there is valid mapping for requested
 865                  * va, if there is, remove it.
 866                  */
 867                 pte = &pmap->pm_pdir[pdir_idx][ptbl_idx];
 868                 if (PTE_ISVALID(pte)) {
 869                         pte_remove(mmu, pmap, va, PTBL_HOLD);
 870                 } else {
 871                         /*
 872                          * pte is not used, increment hold count
 873                          * for ptbl pages.
 874                          */
 875                         if (pmap != kernel_pmap)
 876                                 ptbl_hold(mmu, pmap, pdir_idx);
 877                 }
 878         }
 879
 880         /*
 881          * Insert pv_entry into pv_list for mapped page if part of managed
 882          * memory.
 883          */
 884         if ((m->flags & PG_FICTITIOUS) == 0) {
 885                 if ((m->flags & PG_UNMANAGED) == 0) {
 886                         flags |= PTE_MANAGED;
 887
 888                         /* Create and insert pv entry. */
 889                         pv_insert(pmap, va, m);
 890                 }
 891         }
 892
 893         pmap->pm_stats.resident_count++;
 894
 895         mtx_lock_spin(&tlbivax_mutex);
 896         tlb_miss_lock();
 897
 898         tlb0_flush_entry(va);
 899         if (pmap->pm_pdir[pdir_idx] == NULL) {
 900                 /*
 901                  * If we just allocated a new page table, hook it in
 902                  * the pdir.
 903                  */
 904                 pmap->pm_pdir[pdir_idx] = ptbl;
 905         }
 906         pte = &(pmap->pm_pdir[pdir_idx][ptbl_idx]);
 907         pte->rpn = VM_PAGE_TO_PHYS(m) & ~PTE_PA_MASK;
 908         pte->flags |= (PTE_VALID | flags);
 909
 910         tlb_miss_unlock();
 911         mtx_unlock_spin(&tlbivax_mutex);
 912 }
 913
 914 /* Return the pa for the given pmap/va. */
 915 static vm_paddr_t
 916 pte_vatopa(mmu_t mmu, pmap_t pmap, vm_offset_t va)
 917 {
 918         vm_paddr_t pa = 0;
 919         pte_t *pte;
 920
 921         pte = pte_find(mmu, pmap, va);
 922         if ((pte != NULL) && PTE_ISVALID(pte))
 923                 pa = (PTE_PA(pte) | (va & PTE_PA_MASK));
 924         return (pa);
 925 }
 926
 927 /* Get a pointer to a PTE in a page table. */
 928 static pte_t *
 929 pte_find(mmu_t mmu, pmap_t pmap, vm_offset_t va)
 930 {
 931         unsigned int pdir_idx = PDIR_IDX(va);
 932         unsigned int ptbl_idx = PTBL_IDX(va);
 933
 934         KASSERT((pmap != NULL), ("pte_find: invalid pmap"));
 935
 936         if (pmap->pm_pdir[pdir_idx])
 937                 return (&(pmap->pm_pdir[pdir_idx][ptbl_idx]));
 938
 939         return (NULL);
 940 }
 941
 942 /**************************************************************************/
 943 /* PMAP related */
 944 /**************************************************************************/
 945
 946 /*
 947  * This is called during booke_init, before the system is really initialized.
 948  */
 949 static void
 950 mmu_booke_bootstrap(mmu_t mmu, vm_offset_t start, vm_offset_t kernelend)
 951 {
 952         vm_offset_t phys_kernelend;
 953         struct mem_region *mp, *mp1;
 954         int cnt, i, j;
 955         u_int s, e, sz;
 956         u_int phys_avail_count;
 957         vm_size_t physsz, hwphyssz, kstack0_sz;
 958         vm_offset_t kernel_pdir, kstack0, va;
 959         vm_paddr_t kstack0_phys;
 960         void *dpcpu;
 961         pte_t *pte;
 962
 963         debugf("mmu_booke_bootstrap: entered\n");
 964
 965         /* Initialize invalidation mutex */
 966         mtx_init(&tlbivax_mutex, "tlbivax", NULL, MTX_SPIN);
 967
 968         /* Read TLB0 size and associativity. */
 969         tlb0_get_tlbconf();
 970
 971         /* Align kernel start and end address (kernel image). */
 972         kernstart = trunc_page(start);
 973         data_start = round_page(kernelend);
 974         kernsize = data_start - kernstart;
 975
 976         data_end = data_start;
 977
 978         /* Allocate space for the message buffer. */
 979         msgbufp = (struct msgbuf *)data_end;
 980         data_end += msgbufsize;
 981         debugf(" msgbufp at 0x%08x end = 0x%08x\n", (uint32_t)msgbufp,
 982             data_end);
 983
 984         data_end = round_page(data_end);
 985
 986         /* Allocate the dynamic per-cpu area. */
 987         dpcpu = (void *)data_end;
 988         data_end += DPCPU_SIZE;
 989         dpcpu_init(dpcpu, 0);
 990
 991         /* Allocate space for ptbl_bufs. */
 992         ptbl_bufs = (struct ptbl_buf *)data_end;
 993         data_end += sizeof(struct ptbl_buf) * PTBL_BUFS;
 994         debugf(" ptbl_bufs at 0x%08x end = 0x%08x\n", (uint32_t)ptbl_bufs,
 995             data_end);
 996
 997         data_end = round_page(data_end);
 998
 999         /* Allocate PTE tables for kernel KVA. */
1000         kernel_pdir = data_end;
1001         kernel_ptbls = (VM_MAX_KERNEL_ADDRESS - VM_MIN_KERNEL_ADDRESS +
1002             PDIR_SIZE - 1) / PDIR_SIZE;
1003         data_end += kernel_ptbls * PTBL_PAGES * PAGE_SIZE;
1004         debugf(" kernel ptbls: %d\n", kernel_ptbls);
1005         debugf(" kernel pdir at 0x%08x end = 0x%08x\n", kernel_pdir, data_end);
1006
1007         debugf(" data_end: 0x%08x\n", data_end);
1008         if (data_end - kernstart > 0x1000000) {
1009                 data_end = (data_end + 0x3fffff) & ~0x3fffff;
1010                 tlb1_mapin_region(kernstart + 0x1000000,
1011                     kernload + 0x1000000, data_end - kernstart - 0x1000000);
1012         } else
1013                 data_end = (data_end + 0xffffff) & ~0xffffff;
1014
1015         debugf(" updated data_end: 0x%08x\n", data_end);
1016
1017         kernsize += data_end - data_start;
1018
1019         /*
1020          * Clear the structures - note we can only do it safely after the
1021          * possible additional TLB1 translations are in place (above) so that
1022          * all range up to the currently calculated 'data_end' is covered.
1023          */
1024         memset((void *)ptbl_bufs, 0, sizeof(struct ptbl_buf) * PTBL_SIZE);
1025         memset((void *)kernel_pdir, 0, kernel_ptbls * PTBL_PAGES * PAGE_SIZE);
1026
1027         /*******************************************************/
1028         /* Set the start and end of kva. */
1029         /*******************************************************/
1030         virtual_avail = round_page(data_end);
1031         virtual_end = VM_MAX_KERNEL_ADDRESS;
1032
1033         /* Allocate KVA space for page zero/copy operations. */
1034         zero_page_va = virtual_avail;
1035         virtual_avail += PAGE_SIZE;
1036         zero_page_idle_va = virtual_avail;
1037         virtual_avail += PAGE_SIZE;
1038         copy_page_src_va = virtual_avail;
1039         virtual_avail += PAGE_SIZE;
1040         copy_page_dst_va = virtual_avail;
1041         virtual_avail += PAGE_SIZE;
1042         debugf("zero_page_va = 0x%08x\n", zero_page_va);
1043         debugf("zero_page_idle_va = 0x%08x\n", zero_page_idle_va);
1044         debugf("copy_page_src_va = 0x%08x\n", copy_page_src_va);
1045         debugf("copy_page_dst_va = 0x%08x\n", copy_page_dst_va);
1046
1047         /* Initialize page zero/copy mutexes. */
1048         mtx_init(&zero_page_mutex, "mmu_booke_zero_page", NULL, MTX_DEF);
1049         mtx_init(&copy_page_mutex, "mmu_booke_copy_page", NULL, MTX_DEF);
1050
1051         /* Allocate KVA space for ptbl bufs. */
1052         ptbl_buf_pool_vabase = virtual_avail;
1053         virtual_avail += PTBL_BUFS * PTBL_PAGES * PAGE_SIZE;
1054         debugf("ptbl_buf_pool_vabase = 0x%08x end = 0x%08x\n",
1055             ptbl_buf_pool_vabase, virtual_avail);
1056
1057         /* Calculate corresponding physical addresses for the kernel region. */
1058         phys_kernelend = kernload + kernsize;
1059         debugf("kernel image and allocated data:\n");
1060         debugf(" kernload    = 0x%08x\n", kernload);
1061         debugf(" kernstart   = 0x%08x\n", kernstart);
1062         debugf(" kernsize    = 0x%08x\n", kernsize);
1063
1064         if (sizeof(phys_avail) / sizeof(phys_avail[0]) < availmem_regions_sz)
1065                 panic("mmu_booke_bootstrap: phys_avail too small");
1066
1067         /*
1068          * Remove kernel physical address range from avail regions list. Page
1069          * align all regions.  Non-page aligned memory isn't very interesting
1070          * to us.  Also, sort the entries for ascending addresses.
1071          */
1072
1073         /* Retrieve phys/avail mem regions */
1074         mem_regions(&physmem_regions, &physmem_regions_sz,
1075             &availmem_regions, &availmem_regions_sz);
1076         sz = 0;
1077         cnt = availmem_regions_sz;
1078         debugf("processing avail regions:\n");
1079         for (mp = availmem_regions; mp->mr_size; mp++) {
1080                 s = mp->mr_start;
1081                 e = mp->mr_start + mp->mr_size;
1082                 debugf(" %08x-%08x -> ", s, e);
1083                 /* Check whether this region holds all of the kernel. */
1084                 if (s < kernload && e > phys_kernelend) {
1085                         availmem_regions[cnt].mr_start = phys_kernelend;
1086                         availmem_regions[cnt++].mr_size = e - phys_kernelend;
1087                         e = kernload;
1088                 }
1089                 /* Look whether this regions starts within the kernel. */
1090                 if (s >= kernload && s < phys_kernelend) {
1091                         if (e <= phys_kernelend)
1092                                 goto empty;
1093                         s = phys_kernelend;
1094                 }
1095                 /* Now look whether this region ends within the kernel. */
1096                 if (e > kernload && e <= phys_kernelend) {
1097                         if (s >= kernload)
1098                                 goto empty;
1099                         e = kernload;
1100                 }
1101                 /* Now page align the start and size of the region. */
1102                 s = round_page(s);
1103                 e = trunc_page(e);
1104                 if (e < s)
1105                         e = s;
1106                 sz = e - s;
1107                 debugf("%08x-%08x = %x\n", s, e, sz);
1108
1109                 /* Check whether some memory is left here. */
1110                 if (sz == 0) {
1111                 empty:
1112                         memmove(mp, mp + 1,
1113                             (cnt - (mp - availmem_regions)) * sizeof(*mp));
1114                         cnt--;
1115                         mp--;
1116                         continue;
1117                 }
1118
1119                 /* Do an insertion sort. */
1120                 for (mp1 = availmem_regions; mp1 < mp; mp1++)
1121                         if (s < mp1->mr_start)
1122                                 break;
1123                 if (mp1 < mp) {
1124                         memmove(mp1 + 1, mp1, (char *)mp - (char *)mp1);
1125                         mp1->mr_start = s;
1126                         mp1->mr_size = sz;
1127                 } else {
1128                         mp->mr_start = s;
1129                         mp->mr_size = sz;
1130                 }
1131         }
1132         availmem_regions_sz = cnt;
1133
1134         /*******************************************************/
1135         /* Steal physical memory for kernel stack from the end */
1136         /* of the first avail region                           */
1137         /*******************************************************/
1138         kstack0_sz = KSTACK_PAGES * PAGE_SIZE;
1139         kstack0_phys = availmem_regions[0].mr_start +
1140             availmem_regions[0].mr_size;
1141         kstack0_phys -= kstack0_sz;
1142         availmem_regions[0].mr_size -= kstack0_sz;
1143
1144         /*******************************************************/
1145         /* Fill in phys_avail table, based on availmem_regions */
1146         /*******************************************************/
1147         phys_avail_count = 0;
1148         physsz = 0;
1149         hwphyssz = 0;
1150         TUNABLE_ULONG_FETCH("hw.physmem", (u_long *) &hwphyssz);
1151
1152         debugf("fill in phys_avail:\n");
1153         for (i = 0, j = 0; i < availmem_regions_sz; i++, j += 2) {
1154
1155                 debugf(" region: 0x%08x - 0x%08x (0x%08x)\n",
1156                     availmem_regions[i].mr_start,
1157                     availmem_regions[i].mr_start +
1158                         availmem_regions[i].mr_size,
1159                     availmem_regions[i].mr_size);
1160
1161                 if (hwphyssz != 0 &&
1162                     (physsz + availmem_regions[i].mr_size) >= hwphyssz) {
1163                         debugf(" hw.physmem adjust\n");
1164                         if (physsz < hwphyssz) {
1165                                 phys_avail[j] = availmem_regions[i].mr_start;
1166                                 phys_avail[j + 1] =
1167                                     availmem_regions[i].mr_start +
1168                                     hwphyssz - physsz;
1169                                 physsz = hwphyssz;
1170                                 phys_avail_count++;
1171                         }
1172                         break;
1173                 }
1174
1175                 phys_avail[j] = availmem_regions[i].mr_start;
1176                 phys_avail[j + 1] = availmem_regions[i].mr_start +
1177                     availmem_regions[i].mr_size;
1178                 phys_avail_count++;
1179                 physsz += availmem_regions[i].mr_size;
1180         }
1181         physmem = btoc(physsz);
1182
1183         /* Calculate the last available physical address. */
1184         for (i = 0; phys_avail[i + 2] != 0; i += 2)
1185                 ;
1186         Maxmem = powerpc_btop(phys_avail[i + 1]);
1187
1188         debugf("Maxmem = 0x%08lx\n", Maxmem);
1189         debugf("phys_avail_count = %d\n", phys_avail_count);
1190         debugf("physsz = 0x%08x physmem = %ld (0x%08lx)\n", physsz, physmem,
1191             physmem);
1192
1193         /*******************************************************/
1194         /* Initialize (statically allocated) kernel pmap. */
1195         /*******************************************************/
1196         PMAP_LOCK_INIT(kernel_pmap);
1197         kptbl_min = VM_MIN_KERNEL_ADDRESS / PDIR_SIZE;
1198
1199         debugf("kernel_pmap = 0x%08x\n", (uint32_t)kernel_pmap);
1200         debugf("kptbl_min = %d, kernel_ptbls = %d\n", kptbl_min, kernel_ptbls);
1201         debugf("kernel pdir range: 0x%08x - 0x%08x\n",
1202             kptbl_min * PDIR_SIZE, (kptbl_min + kernel_ptbls) * PDIR_SIZE - 1);
1203
1204         /* Initialize kernel pdir */
1205         for (i = 0; i < kernel_ptbls; i++)
1206                 kernel_pmap->pm_pdir[kptbl_min + i] =
1207                     (pte_t *)(kernel_pdir + (i * PAGE_SIZE * PTBL_PAGES));
1208
1209         for (i = 0; i < MAXCPU; i++) {
1210                 kernel_pmap->pm_tid[i] = TID_KERNEL;
1211
1212                 /* Initialize each CPU's tidbusy entry 0 with kernel_pmap */
1213                 tidbusy[i][0] = kernel_pmap;
1214         }
1215
1216         /*
1217          * Fill in PTEs covering kernel code and data. They are not required
1218          * for address translation, as this area is covered by static TLB1
1219          * entries, but for pte_vatopa() to work correctly with kernel area
1220          * addresses.
1221          */
1222         for (va = KERNBASE; va < data_end; va += PAGE_SIZE) {
1223                 pte = &(kernel_pmap->pm_pdir[PDIR_IDX(va)][PTBL_IDX(va)]);
1224                 pte->rpn = kernload + (va - KERNBASE);
1225                 pte->flags = PTE_M | PTE_SR | PTE_SW | PTE_SX | PTE_WIRED |
1226                     PTE_VALID;
1227         }
1228         /* Mark kernel_pmap active on all CPUs */
1229         CPU_FILL(&kernel_pmap->pm_active);
1230
1231         /*******************************************************/
1232         /* Final setup */
1233         /*******************************************************/
1234
1235         /* Enter kstack0 into kernel map, provide guard page */
1236         kstack0 = virtual_avail + KSTACK_GUARD_PAGES * PAGE_SIZE;
1237         thread0.td_kstack = kstack0;
1238         thread0.td_kstack_pages = KSTACK_PAGES;
1239
1240         debugf("kstack_sz = 0x%08x\n", kstack0_sz);
1241         debugf("kstack0_phys at 0x%08x - 0x%08x\n",
1242             kstack0_phys, kstack0_phys + kstack0_sz);
1243         debugf("kstack0 at 0x%08x - 0x%08x\n", kstack0, kstack0 + kstack0_sz);
1244
1245         virtual_avail += KSTACK_GUARD_PAGES * PAGE_SIZE + kstack0_sz;
1246         for (i = 0; i < KSTACK_PAGES; i++) {
1247                 mmu_booke_kenter(mmu, kstack0, kstack0_phys);
1248                 kstack0 += PAGE_SIZE;
1249                 kstack0_phys += PAGE_SIZE;
1250         }
1251
1252         debugf("virtual_avail = %08x\n", virtual_avail);
1253         debugf("virtual_end   = %08x\n", virtual_end);
1254
1255         debugf("mmu_booke_bootstrap: exit\n");
1256 }
1257
1258 void
1259 pmap_bootstrap_ap(volatile uint32_t *trcp __unused)
1260 {
1261         int i;
1262
1263         /*
1264          * Finish TLB1 configuration: the BSP already set up its TLB1 and we
1265          * have the snapshot of its contents in the s/w tlb1[] table, so use
1266          * these values directly to (re)program AP's TLB1 hardware.
1267          */
1268         for (i = 0; i < tlb1_idx; i ++) {
1269                 /* Skip invalid entries */
1270                 if (!(tlb1[i].mas1 & MAS1_VALID))
1271                         continue;
1272
1273                 tlb1_write_entry(i);
1274         }
1275
1276         set_mas4_defaults();
1277 }
1278
1279 /*
1280  * Get the physical page address for the given pmap/virtual address.
1281  */
1282 static vm_paddr_t
1283 mmu_booke_extract(mmu_t mmu, pmap_t pmap, vm_offset_t va)
1284 {
1285         vm_paddr_t pa;
1286
1287         PMAP_LOCK(pmap);
1288         pa = pte_vatopa(mmu, pmap, va);
1289         PMAP_UNLOCK(pmap);
1290
1291         return (pa);
1292 }
1293
1294 /*
1295  * Extract the physical page address associated with the given
1296  * kernel virtual address.
1297  */
1298 static vm_paddr_t
1299 mmu_booke_kextract(mmu_t mmu, vm_offset_t va)
1300 {
1301
1302         return (pte_vatopa(mmu, kernel_pmap, va));
1303 }
1304
1305 /*
1306  * Initialize the pmap module.
1307  * Called by vm_init, to initialize any structures that the pmap
1308  * system needs to map virtual memory.
1309  */
1310 static void
1311 mmu_booke_init(mmu_t mmu)
1312 {
1313         int shpgperproc = PMAP_SHPGPERPROC;
1314
1315         /*
1316          * Initialize the address space (zone) for the pv entries.  Set a
1317          * high water mark so that the system can recover from excessive
1318          * numbers of pv entries.
1319          */
1320         pvzone = uma_zcreate("PV ENTRY", sizeof(struct pv_entry), NULL, NULL,
1321             NULL, NULL, UMA_ALIGN_PTR, UMA_ZONE_VM | UMA_ZONE_NOFREE);
1322
1323         TUNABLE_INT_FETCH("vm.pmap.shpgperproc", &shpgperproc);
1324         pv_entry_max = shpgperproc * maxproc + cnt.v_page_count;
1325
1326         TUNABLE_INT_FETCH("vm.pmap.pv_entries", &pv_entry_max);
1327         pv_entry_high_water = 9 * (pv_entry_max / 10);
1328
1329         uma_zone_set_obj(pvzone, &pvzone_obj, pv_entry_max);
1330
1331         /* Pre-fill pvzone with initial number of pv entries. */
1332         uma_prealloc(pvzone, PV_ENTRY_ZONE_MIN);
1333
1334         /* Initialize ptbl allocation. */
1335         ptbl_init();
1336 }
1337
1338 /*
1339  * Map a list of wired pages into kernel virtual address space.  This is
1340  * intended for temporary mappings which do not need page modification or
1341  * references recorded.  Existing mappings in the region are overwritten.
1342  */
1343 static void
1344 mmu_booke_qenter(mmu_t mmu, vm_offset_t sva, vm_page_t *m, int count)
1345 {
1346         vm_offset_t va;
1347
1348         va = sva;
1349         while (count-- > 0) {
1350                 mmu_booke_kenter(mmu, va, VM_PAGE_TO_PHYS(*m));
1351                 va += PAGE_SIZE;
1352                 m++;
1353         }
1354 }
1355
1356 /*
1357  * Remove page mappings from kernel virtual address space.  Intended for
1358  * temporary mappings entered by mmu_booke_qenter.
1359  */
1360 static void
1361 mmu_booke_qremove(mmu_t mmu, vm_offset_t sva, int count)
1362 {
1363         vm_offset_t va;
1364
1365         va = sva;
1366         while (count-- > 0) {
1367                 mmu_booke_kremove(mmu, va);
1368                 va += PAGE_SIZE;
1369         }
1370 }
1371
1372 /*
1373  * Map a wired page into kernel virtual address space.
1374  */
1375 static void
1376 mmu_booke_kenter(mmu_t mmu, vm_offset_t va, vm_offset_t pa)
1377 {
1378         unsigned int pdir_idx = PDIR_IDX(va);
1379         unsigned int ptbl_idx = PTBL_IDX(va);
1380         uint32_t flags;
1381         pte_t *pte;
1382
1383         KASSERT(((va >= VM_MIN_KERNEL_ADDRESS) &&
1384             (va <= VM_MAX_KERNEL_ADDRESS)), ("mmu_booke_kenter: invalid va"));
1385
1386         flags = 0;
1387         flags |= (PTE_SR | PTE_SW | PTE_SX | PTE_WIRED | PTE_VALID);
1388         flags |= PTE_M;
1389
1390         pte = &(kernel_pmap->pm_pdir[pdir_idx][ptbl_idx]);
1391
1392         mtx_lock_spin(&tlbivax_mutex);
1393         tlb_miss_lock();
1394
1395         if (PTE_ISVALID(pte)) {
1396
1397                 CTR1(KTR_PMAP, "%s: replacing entry!", __func__);
1398
1399                 /* Flush entry from TLB0 */
1400                 tlb0_flush_entry(va);
1401         }
1402
1403         pte->rpn = pa & ~PTE_PA_MASK;
1404         pte->flags = flags;
1405
1406         //debugf("mmu_booke_kenter: pdir_idx = %d ptbl_idx = %d va=0x%08x "
1407         //              "pa=0x%08x rpn=0x%08x flags=0x%08x\n",
1408         //              pdir_idx, ptbl_idx, va, pa, pte->rpn, pte->flags);
1409
1410         /* Flush the real memory from the instruction cache. */
1411         if ((flags & (PTE_I | PTE_G)) == 0) {
1412                 __syncicache((void *)va, PAGE_SIZE);
1413         }
1414
1415         tlb_miss_unlock();
1416         mtx_unlock_spin(&tlbivax_mutex);
1417 }
1418
1419 /*
1420  * Remove a page from kernel page table.
1421  */
1422 static void
1423 mmu_booke_kremove(mmu_t mmu, vm_offset_t va)
1424 {
1425         unsigned int pdir_idx = PDIR_IDX(va);
1426         unsigned int ptbl_idx = PTBL_IDX(va);
1427         pte_t *pte;
1428
1429 //      CTR2(KTR_PMAP,("%s: s (va = 0x%08x)\n", __func__, va));
1430
1431         KASSERT(((va >= VM_MIN_KERNEL_ADDRESS) &&
1432             (va <= VM_MAX_KERNEL_ADDRESS)),
1433             ("mmu_booke_kremove: invalid va"));
1434
1435         pte = &(kernel_pmap->pm_pdir[pdir_idx][ptbl_idx]);
1436
1437         if (!PTE_ISVALID(pte)) {
1438
1439                 CTR1(KTR_PMAP, "%s: invalid pte", __func__);
1440
1441                 return;
1442         }
1443
1444         mtx_lock_spin(&tlbivax_mutex);
1445         tlb_miss_lock();
1446
1447         /* Invalidate entry in TLB0, update PTE. */
1448         tlb0_flush_entry(va);
1449         pte->flags = 0;
1450         pte->rpn = 0;
1451
1452         tlb_miss_unlock();
1453         mtx_unlock_spin(&tlbivax_mutex);
1454 }
1455
1456 /*
1457  * Initialize pmap associated with process 0.
1458  */
1459 static void
1460 mmu_booke_pinit0(mmu_t mmu, pmap_t pmap)
1461 {
1462
1463         mmu_booke_pinit(mmu, pmap);
1464         PCPU_SET(curpmap, pmap);
1465 }
1466
1467 /*
1468  * Initialize a preallocated and zeroed pmap structure,
1469  * such as one in a vmspace structure.
1470  */
1471 static void
1472 mmu_booke_pinit(mmu_t mmu, pmap_t pmap)
1473 {
1474         int i;
1475
1476         CTR4(KTR_PMAP, "%s: pmap = %p, proc %d '%s'", __func__, pmap,
1477             curthread->td_proc->p_pid, curthread->td_proc->p_comm);
1478
1479         KASSERT((pmap != kernel_pmap), ("pmap_pinit: initializing kernel_pmap"));
1480
1481         PMAP_LOCK_INIT(pmap);
1482         for (i = 0; i < MAXCPU; i++)
1483                 pmap->pm_tid[i] = TID_NONE;
1484         CPU_ZERO(&kernel_pmap->pm_active);
1485         bzero(&pmap->pm_stats, sizeof(pmap->pm_stats));
1486         bzero(&pmap->pm_pdir, sizeof(pte_t *) * PDIR_NENTRIES);
1487         TAILQ_INIT(&pmap->pm_ptbl_list);
1488 }
1489
1490 /*
1491  * Release any resources held by the given physical map.
1492  * Called when a pmap initialized by mmu_booke_pinit is being released.
1493  * Should only be called if the map contains no valid mappings.
1494  */
1495 static void
1496 mmu_booke_release(mmu_t mmu, pmap_t pmap)
1497 {
1498
1499         KASSERT(pmap->pm_stats.resident_count == 0,
1500             ("pmap_release: pmap resident count %ld != 0",
1501             pmap->pm_stats.resident_count));
1502
1503         PMAP_LOCK_DESTROY(pmap);
1504 }
1505
1506 /*
1507  * Insert the given physical page at the specified virtual address in the
1508  * target physical map with the protection requested. If specified the page
1509  * will be wired down.
1510  */
1511 static void
1512 mmu_booke_enter(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_page_t m,
1513     vm_prot_t prot, boolean_t wired)
1514 {
1515
1516         vm_page_lock_queues();
1517         PMAP_LOCK(pmap);
1518         mmu_booke_enter_locked(mmu, pmap, va, m, prot, wired);
1519         vm_page_unlock_queues();
1520         PMAP_UNLOCK(pmap);
1521 }
1522
1523 static void
1524 mmu_booke_enter_locked(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_page_t m,
1525     vm_prot_t prot, boolean_t wired)
1526 {
1527         pte_t *pte;
1528         vm_paddr_t pa;
1529         uint32_t flags;
1530         int su, sync;
1531
1532         pa = VM_PAGE_TO_PHYS(m);
1533         su = (pmap == kernel_pmap);
1534         sync = 0;
1535
1536         //debugf("mmu_booke_enter_locked: s (pmap=0x%08x su=%d tid=%d m=0x%08x va=0x%08x "
1537         //              "pa=0x%08x prot=0x%08x wired=%d)\n",
1538         //              (u_int32_t)pmap, su, pmap->pm_tid,
1539         //              (u_int32_t)m, va, pa, prot, wired);
1540
1541         if (su) {
1542                 KASSERT(((va >= virtual_avail) &&
1543                     (va <= VM_MAX_KERNEL_ADDRESS)),
1544                     ("mmu_booke_enter_locked: kernel pmap, non kernel va"));
1545         } else {
1546                 KASSERT((va <= VM_MAXUSER_ADDRESS),
1547                     ("mmu_booke_enter_locked: user pmap, non user va"));
1548         }
1549         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) != 0 ||
1550             (m->oflags & VPO_BUSY) != 0 || VM_OBJECT_LOCKED(m->object),
1551             ("mmu_booke_enter_locked: page %p is not busy", m));
1552
1553         PMAP_LOCK_ASSERT(pmap, MA_OWNED);
1554
1555         /*
1556          * If there is an existing mapping, and the physical address has not
1557          * changed, must be protection or wiring change.
1558          */
1559         if (((pte = pte_find(mmu, pmap, va)) != NULL) &&
1560             (PTE_ISVALID(pte)) && (PTE_PA(pte) == pa)) {
1561
1562                 /*
1563                  * Before actually updating pte->flags we calculate and
1564                  * prepare its new value in a helper var.
1565                  */
1566                 flags = pte->flags;
1567                 flags &= ~(PTE_UW | PTE_UX | PTE_SW | PTE_SX | PTE_MODIFIED);
1568
1569                 /* Wiring change, just update stats. */
1570                 if (wired) {
1571                         if (!PTE_ISWIRED(pte)) {
1572                                 flags |= PTE_WIRED;
1573                                 pmap->pm_stats.wired_count++;
1574                         }
1575                 } else {
1576                         if (PTE_ISWIRED(pte)) {
1577                                 flags &= ~PTE_WIRED;
1578                                 pmap->pm_stats.wired_count--;
1579                         }
1580                 }
1581
1582                 if (prot & VM_PROT_WRITE) {
1583                         /* Add write permissions. */
1584                         flags |= PTE_SW;
1585                         if (!su)
1586                                 flags |= PTE_UW;
1587
1588                         if ((flags & PTE_MANAGED) != 0)
1589                                 vm_page_flag_set(m, PG_WRITEABLE);
1590                 } else {
1591                         /* Handle modified pages, sense modify status. */
1592
1593                         /*
1594                          * The PTE_MODIFIED flag could be set by underlying
1595                          * TLB misses since we last read it (above), possibly
1596                          * other CPUs could update it so we check in the PTE
1597                          * directly rather than rely on that saved local flags
1598                          * copy.
1599                          */
1600                         if (PTE_ISMODIFIED(pte))
1601                                 vm_page_dirty(m);
1602                 }
1603
1604                 if (prot & VM_PROT_EXECUTE) {
1605                         flags |= PTE_SX;
1606                         if (!su)
1607                                 flags |= PTE_UX;
1608
1609                         /*
1610                          * Check existing flags for execute permissions: if we
1611                          * are turning execute permissions on, icache should
1612                          * be flushed.
1613                          */
1614                         if ((pte->flags & (PTE_UX | PTE_SX)) == 0)
1615                                 sync++;
1616                 }
1617
1618                 flags &= ~PTE_REFERENCED;
1619
1620                 /*
1621                  * The new flags value is all calculated -- only now actually
1622                  * update the PTE.
1623                  */
1624                 mtx_lock_spin(&tlbivax_mutex);
1625                 tlb_miss_lock();
1626
1627                 tlb0_flush_entry(va);
1628                 pte->flags = flags;
1629
1630                 tlb_miss_unlock();
1631                 mtx_unlock_spin(&tlbivax_mutex);
1632
1633         } else {
1634                 /*
1635                  * If there is an existing mapping, but it's for a different
1636                  * physical address, pte_enter() will delete the old mapping.
1637                  */
1638                 //if ((pte != NULL) && PTE_ISVALID(pte))
1639                 //      debugf("mmu_booke_enter_locked: replace\n");
1640                 //else
1641                 //      debugf("mmu_booke_enter_locked: new\n");
1642
1643                 /* Now set up the flags and install the new mapping. */
1644                 flags = (PTE_SR | PTE_VALID);
1645                 flags |= PTE_M;
1646
1647                 if (!su)
1648                         flags |= PTE_UR;
1649
1650                 if (prot & VM_PROT_WRITE) {
1651                         flags |= PTE_SW;
1652                         if (!su)
1653                                 flags |= PTE_UW;
1654
1655                         if ((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0)
1656                                 vm_page_flag_set(m, PG_WRITEABLE);
1657                 }
1658
1659                 if (prot & VM_PROT_EXECUTE) {
1660                         flags |= PTE_SX;
1661                         if (!su)
1662                                 flags |= PTE_UX;
1663                 }
1664
1665                 /* If its wired update stats. */
1666                 if (wired) {
1667                         pmap->pm_stats.wired_count++;
1668                         flags |= PTE_WIRED;
1669                 }
1670
1671                 pte_enter(mmu, pmap, m, va, flags);
1672
1673                 /* Flush the real memory from the instruction cache. */
1674                 if (prot & VM_PROT_EXECUTE)
1675                         sync++;
1676         }
1677
1678         if (sync && (su || pmap == PCPU_GET(curpmap))) {
1679                 __syncicache((void *)va, PAGE_SIZE);
1680                 sync = 0;
1681         }
1682 }
1683
1684 /*
1685  * Maps a sequence of resident pages belonging to the same object.
1686  * The sequence begins with the given page m_start.  This page is
1687  * mapped at the given virtual address start.  Each subsequent page is
1688  * mapped at a virtual address that is offset from start by the same
1689  * amount as the page is offset from m_start within the object.  The
1690  * last page in the sequence is the page with the largest offset from
1691  * m_start that can be mapped at a virtual address less than the given
1692  * virtual address end.  Not every virtual page between start and end
1693  * is mapped; only those for which a resident page exists with the
1694  * corresponding offset from m_start are mapped.
1695  */
1696 static void
1697 mmu_booke_enter_object(mmu_t mmu, pmap_t pmap, vm_offset_t start,
1698     vm_offset_t end, vm_page_t m_start, vm_prot_t prot)
1699 {
1700         vm_page_t m;
1701         vm_pindex_t diff, psize;
1702
1703         psize = atop(end - start);
1704         m = m_start;
1705         vm_page_lock_queues();
1706         PMAP_LOCK(pmap);
1707         while (m != NULL && (diff = m->pindex - m_start->pindex) < psize) {
1708                 mmu_booke_enter_locked(mmu, pmap, start + ptoa(diff), m,
1709                     prot & (VM_PROT_READ | VM_PROT_EXECUTE), FALSE);
1710                 m = TAILQ_NEXT(m, listq);
1711         }
1712         vm_page_unlock_queues();
1713         PMAP_UNLOCK(pmap);
1714 }
1715
1716 static void
1717 mmu_booke_enter_quick(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_page_t m,
1718     vm_prot_t prot)
1719 {
1720
1721         vm_page_lock_queues();
1722         PMAP_LOCK(pmap);
1723         mmu_booke_enter_locked(mmu, pmap, va, m,
1724             prot & (VM_PROT_READ | VM_PROT_EXECUTE), FALSE);
1725         vm_page_unlock_queues();
1726         PMAP_UNLOCK(pmap);
1727 }
1728
1729 /*
1730  * Remove the given range of addresses from the specified map.
1731  *
1732  * It is assumed that the start and end are properly rounded to the page size.
1733  */
1734 static void
1735 mmu_booke_remove(mmu_t mmu, pmap_t pmap, vm_offset_t va, vm_offset_t endva)
1736 {
1737         pte_t *pte;
1738         uint8_t hold_flag;
1739
1740         int su = (pmap == kernel_pmap);
1741
1742         //debugf("mmu_booke_remove: s (su = %d pmap=0x%08x tid=%d va=0x%08x endva=0x%08x)\n",
1743         //              su, (u_int32_t)pmap, pmap->pm_tid, va, endva);
1744
1745         if (su) {
1746                 KASSERT(((va >= virtual_avail) &&
1747                     (va <= VM_MAX_KERNEL_ADDRESS)),
1748                     ("mmu_booke_remove: kernel pmap, non kernel va"));
1749         } else {
1750                 KASSERT((va <= VM_MAXUSER_ADDRESS),
1751                     ("mmu_booke_remove: user pmap, non user va"));
1752         }
1753
1754         if (PMAP_REMOVE_DONE(pmap)) {
1755                 //debugf("mmu_booke_remove: e (empty)\n");
1756                 return;
1757         }
1758
1759         hold_flag = PTBL_HOLD_FLAG(pmap);
1760         //debugf("mmu_booke_remove: hold_flag = %d\n", hold_flag);
1761
1762         vm_page_lock_queues();
1763         PMAP_LOCK(pmap);
1764         for (; va < endva; va += PAGE_SIZE) {
1765                 pte = pte_find(mmu, pmap, va);
1766                 if ((pte != NULL) && PTE_ISVALID(pte))
1767                         pte_remove(mmu, pmap, va, hold_flag);
1768         }
1769         PMAP_UNLOCK(pmap);
1770         vm_page_unlock_queues();
1771
1772         //debugf("mmu_booke_remove: e\n");
1773 }
1774
1775 /*
1776  * Remove physical page from all pmaps in which it resides.
1777  */
1778 static void
1779 mmu_booke_remove_all(mmu_t mmu, vm_page_t m)
1780 {
1781         pv_entry_t pv, pvn;
1782         uint8_t hold_flag;
1783
1784         vm_page_lock_queues();
1785         for (pv = TAILQ_FIRST(&m->md.pv_list); pv != NULL; pv = pvn) {
1786                 pvn = TAILQ_NEXT(pv, pv_link);
1787
1788                 PMAP_LOCK(pv->pv_pmap);
1789                 hold_flag = PTBL_HOLD_FLAG(pv->pv_pmap);
1790                 pte_remove(mmu, pv->pv_pmap, pv->pv_va, hold_flag);
1791                 PMAP_UNLOCK(pv->pv_pmap);
1792         }
1793         vm_page_flag_clear(m, PG_WRITEABLE);
1794         vm_page_unlock_queues();
1795 }
1796
1797 /*
1798  * Map a range of physical addresses into kernel virtual address space.
1799  */
1800 static vm_offset_t
1801 mmu_booke_map(mmu_t mmu, vm_offset_t *virt, vm_offset_t pa_start,
1802     vm_offset_t pa_end, int prot)
1803 {
1804         vm_offset_t sva = *virt;
1805         vm_offset_t va = sva;
1806
1807         //debugf("mmu_booke_map: s (sva = 0x%08x pa_start = 0x%08x pa_end = 0x%08x)\n",
1808         //              sva, pa_start, pa_end);
1809
1810         while (pa_start < pa_end) {
1811                 mmu_booke_kenter(mmu, va, pa_start);
1812                 va += PAGE_SIZE;
1813                 pa_start += PAGE_SIZE;
1814         }
1815         *virt = va;
1816
1817         //debugf("mmu_booke_map: e (va = 0x%08x)\n", va);
1818         return (sva);
1819 }
1820
1821 /*
1822  * The pmap must be activated before it's address space can be accessed in any
1823  * way.
1824  */
1825 static void
1826 mmu_booke_activate(mmu_t mmu, struct thread *td)
1827 {
1828         pmap_t pmap;
1829         u_int cpuid;
1830
1831         pmap = &td->td_proc->p_vmspace->vm_pmap;
1832
1833         CTR5(KTR_PMAP, "%s: s (td = %p, proc = '%s', id = %d, pmap = 0x%08x)",
1834             __func__, td, td->td_proc->p_comm, td->td_proc->p_pid, pmap);
1835
1836         KASSERT((pmap != kernel_pmap), ("mmu_booke_activate: kernel_pmap!"));
1837
1838         mtx_lock_spin(&sched_lock);
1839
1840         cpuid = PCPU_GET(cpuid);
1841         CPU_SET_ATOMIC(cpuid, &pmap->pm_active);
1842         PCPU_SET(curpmap, pmap);
1843
1844         if (pmap->pm_tid[cpuid] == TID_NONE)
1845                 tid_alloc(pmap);
1846
1847         /* Load PID0 register with pmap tid value. */
1848         mtspr(SPR_PID0, pmap->pm_tid[cpuid]);
1849         __asm __volatile("isync");
1850
1851         mtx_unlock_spin(&sched_lock);
1852
1853         CTR3(KTR_PMAP, "%s: e (tid = %d for '%s')", __func__,
1854             pmap->pm_tid[PCPU_GET(cpuid)], td->td_proc->p_comm);
1855 }
1856
1857 /*
1858  * Deactivate the specified process's address space.
1859  */
1860 static void
1861 mmu_booke_deactivate(mmu_t mmu, struct thread *td)
1862 {
1863         pmap_t pmap;
1864
1865         pmap = &td->td_proc->p_vmspace->vm_pmap;
1866
1867         CTR5(KTR_PMAP, "%s: td=%p, proc = '%s', id = %d, pmap = 0x%08x",
1868             __func__, td, td->td_proc->p_comm, td->td_proc->p_pid, pmap);
1869
1870         CPU_CLR_ATOMIC(PCPU_GET(cpuid), &pmap->pm_active);
1871         PCPU_SET(curpmap, NULL);
1872 }
1873
1874 /*
1875  * Copy the range specified by src_addr/len
1876  * from the source map to the range dst_addr/len
1877  * in the destination map.
1878  *
1879  * This routine is only advisory and need not do anything.
1880  */
1881 static void
1882 mmu_booke_copy(mmu_t mmu, pmap_t dst_pmap, pmap_t src_pmap,
1883     vm_offset_t dst_addr, vm_size_t len, vm_offset_t src_addr)
1884 {
1885
1886 }
1887
1888 /*
1889  * Set the physical protection on the specified range of this map as requested.
1890  */
1891 static void
1892 mmu_booke_protect(mmu_t mmu, pmap_t pmap, vm_offset_t sva, vm_offset_t eva,
1893     vm_prot_t prot)
1894 {
1895         vm_offset_t va;
1896         vm_page_t m;
1897         pte_t *pte;
1898
1899         if ((prot & VM_PROT_READ) == VM_PROT_NONE) {
1900                 mmu_booke_remove(mmu, pmap, sva, eva);
1901                 return;
1902         }
1903
1904         if (prot & VM_PROT_WRITE)
1905                 return;
1906
1907         vm_page_lock_queues();
1908         PMAP_LOCK(pmap);
1909         for (va = sva; va < eva; va += PAGE_SIZE) {
1910                 if ((pte = pte_find(mmu, pmap, va)) != NULL) {
1911                         if (PTE_ISVALID(pte)) {
1912                                 m = PHYS_TO_VM_PAGE(PTE_PA(pte));
1913
1914                                 mtx_lock_spin(&tlbivax_mutex);
1915                                 tlb_miss_lock();
1916
1917                                 /* Handle modified pages. */
1918                                 if (PTE_ISMODIFIED(pte) && PTE_ISMANAGED(pte))
1919                                         vm_page_dirty(m);
1920
1921                                 tlb0_flush_entry(va);
1922                                 pte->flags &= ~(PTE_UW | PTE_SW | PTE_MODIFIED);
1923
1924                                 tlb_miss_unlock();
1925                                 mtx_unlock_spin(&tlbivax_mutex);
1926                         }
1927                 }
1928         }
1929         PMAP_UNLOCK(pmap);
1930         vm_page_unlock_queues();
1931 }
1932
1933 /*
1934  * Clear the write and modified bits in each of the given page's mappings.
1935  */
1936 static void
1937 mmu_booke_remove_write(mmu_t mmu, vm_page_t m)
1938 {
1939         pv_entry_t pv;
1940         pte_t *pte;
1941
1942         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0,
1943             ("mmu_booke_remove_write: page %p is not managed", m));
1944
1945         /*
1946          * If the page is not VPO_BUSY, then PG_WRITEABLE cannot be set by
1947          * another thread while the object is locked.  Thus, if PG_WRITEABLE
1948          * is clear, no page table entries need updating.
1949          */
1950         VM_OBJECT_LOCK_ASSERT(m->object, MA_OWNED);
1951         if ((m->oflags & VPO_BUSY) == 0 &&
1952             (m->flags & PG_WRITEABLE) == 0)
1953                 return;
1954         vm_page_lock_queues();
1955         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
1956                 PMAP_LOCK(pv->pv_pmap);
1957                 if ((pte = pte_find(mmu, pv->pv_pmap, pv->pv_va)) != NULL) {
1958                         if (PTE_ISVALID(pte)) {
1959                                 m = PHYS_TO_VM_PAGE(PTE_PA(pte));
1960
1961                                 mtx_lock_spin(&tlbivax_mutex);
1962                                 tlb_miss_lock();
1963
1964                                 /* Handle modified pages. */
1965                                 if (PTE_ISMODIFIED(pte))
1966                                         vm_page_dirty(m);
1967
1968                                 /* Flush mapping from TLB0. */
1969                                 pte->flags &= ~(PTE_UW | PTE_SW | PTE_MODIFIED);
1970
1971                                 tlb_miss_unlock();
1972                                 mtx_unlock_spin(&tlbivax_mutex);
1973                         }
1974                 }
1975                 PMAP_UNLOCK(pv->pv_pmap);
1976         }
1977         vm_page_flag_clear(m, PG_WRITEABLE);
1978         vm_page_unlock_queues();
1979 }
1980
1981 static void
1982 mmu_booke_sync_icache(mmu_t mmu, pmap_t pm, vm_offset_t va, vm_size_t sz)
1983 {
1984         pte_t *pte;
1985         pmap_t pmap;
1986         vm_page_t m;
1987         vm_offset_t addr;
1988         vm_paddr_t pa;
1989         int active, valid;
1990
1991         va = trunc_page(va);
1992         sz = round_page(sz);
1993
1994         vm_page_lock_queues();
1995         pmap = PCPU_GET(curpmap);
1996         active = (pm == kernel_pmap || pm == pmap) ? 1 : 0;
1997         while (sz > 0) {
1998                 PMAP_LOCK(pm);
1999                 pte = pte_find(mmu, pm, va);
2000                 valid = (pte != NULL && PTE_ISVALID(pte)) ? 1 : 0;
2001                 if (valid)
2002                         pa = PTE_PA(pte);
2003                 PMAP_UNLOCK(pm);
2004                 if (valid) {
2005                         if (!active) {
2006                                 /* Create a mapping in the active pmap. */
2007                                 addr = 0;
2008                                 m = PHYS_TO_VM_PAGE(pa);
2009                                 PMAP_LOCK(pmap);
2010                                 pte_enter(mmu, pmap, m, addr,
2011                                     PTE_SR | PTE_VALID | PTE_UR);
2012                                 __syncicache((void *)addr, PAGE_SIZE);
2013                                 pte_remove(mmu, pmap, addr, PTBL_UNHOLD);
2014                                 PMAP_UNLOCK(pmap);
2015                         } else
2016                                 __syncicache((void *)va, PAGE_SIZE);
2017                 }
2018                 va += PAGE_SIZE;
2019                 sz -= PAGE_SIZE;
2020         }
2021         vm_page_unlock_queues();
2022 }
2023
2024 /*
2025  * Atomically extract and hold the physical page with the given
2026  * pmap and virtual address pair if that mapping permits the given
2027  * protection.
2028  */
2029 static vm_page_t
2030 mmu_booke_extract_and_hold(mmu_t mmu, pmap_t pmap, vm_offset_t va,
2031     vm_prot_t prot)
2032 {
2033         pte_t *pte;
2034         vm_page_t m;
2035         uint32_t pte_wbit;
2036         vm_paddr_t pa;
2037
2038         m = NULL;
2039         pa = 0;
2040         PMAP_LOCK(pmap);
2041 retry:
2042         pte = pte_find(mmu, pmap, va);
2043         if ((pte != NULL) && PTE_ISVALID(pte)) {
2044                 if (pmap == kernel_pmap)
2045                         pte_wbit = PTE_SW;
2046                 else
2047                         pte_wbit = PTE_UW;
2048
2049                 if ((pte->flags & pte_wbit) || ((prot & VM_PROT_WRITE) == 0)) {
2050                         if (vm_page_pa_tryrelock(pmap, PTE_PA(pte), &pa))
2051                                 goto retry;
2052                         m = PHYS_TO_VM_PAGE(PTE_PA(pte));
2053                         vm_page_hold(m);
2054                 }
2055         }
2056
2057         PA_UNLOCK_COND(pa);
2058         PMAP_UNLOCK(pmap);
2059         return (m);
2060 }
2061
2062 /*
2063  * Initialize a vm_page's machine-dependent fields.
2064  */
2065 static void
2066 mmu_booke_page_init(mmu_t mmu, vm_page_t m)
2067 {
2068
2069         TAILQ_INIT(&m->md.pv_list);
2070 }
2071
2072 /*
2073  * mmu_booke_zero_page_area zeros the specified hardware page by
2074  * mapping it into virtual memory and using bzero to clear
2075  * its contents.
2076  *
2077  * off and size must reside within a single page.
2078  */
2079 static void
2080 mmu_booke_zero_page_area(mmu_t mmu, vm_page_t m, int off, int size)
2081 {
2082         vm_offset_t va;
2083
2084         /* XXX KASSERT off and size are within a single page? */
2085
2086         mtx_lock(&zero_page_mutex);
2087         va = zero_page_va;
2088
2089         mmu_booke_kenter(mmu, va, VM_PAGE_TO_PHYS(m));
2090         bzero((caddr_t)va + off, size);
2091         mmu_booke_kremove(mmu, va);
2092
2093         mtx_unlock(&zero_page_mutex);
2094 }
2095
2096 /*
2097  * mmu_booke_zero_page zeros the specified hardware page.
2098  */
2099 static void
2100 mmu_booke_zero_page(mmu_t mmu, vm_page_t m)
2101 {
2102
2103         mmu_booke_zero_page_area(mmu, m, 0, PAGE_SIZE);
2104 }
2105
2106 /*
2107  * mmu_booke_copy_page copies the specified (machine independent) page by
2108  * mapping the page into virtual memory and using memcopy to copy the page,
2109  * one machine dependent page at a time.
2110  */
2111 static void
2112 mmu_booke_copy_page(mmu_t mmu, vm_page_t sm, vm_page_t dm)
2113 {
2114         vm_offset_t sva, dva;
2115
2116         sva = copy_page_src_va;
2117         dva = copy_page_dst_va;
2118
2119         mtx_lock(&copy_page_mutex);
2120         mmu_booke_kenter(mmu, sva, VM_PAGE_TO_PHYS(sm));
2121         mmu_booke_kenter(mmu, dva, VM_PAGE_TO_PHYS(dm));
2122         memcpy((caddr_t)dva, (caddr_t)sva, PAGE_SIZE);
2123         mmu_booke_kremove(mmu, dva);
2124         mmu_booke_kremove(mmu, sva);
2125         mtx_unlock(&copy_page_mutex);
2126 }
2127
2128 /*
2129  * mmu_booke_zero_page_idle zeros the specified hardware page by mapping it
2130  * into virtual memory and using bzero to clear its contents. This is intended
2131  * to be called from the vm_pagezero process only and outside of Giant. No
2132  * lock is required.
2133  */
2134 static void
2135 mmu_booke_zero_page_idle(mmu_t mmu, vm_page_t m)
2136 {
2137         vm_offset_t va;
2138
2139         va = zero_page_idle_va;
2140         mmu_booke_kenter(mmu, va, VM_PAGE_TO_PHYS(m));
2141         bzero((caddr_t)va, PAGE_SIZE);
2142         mmu_booke_kremove(mmu, va);
2143 }
2144
2145 /*
2146  * Return whether or not the specified physical page was modified
2147  * in any of physical maps.
2148  */
2149 static boolean_t
2150 mmu_booke_is_modified(mmu_t mmu, vm_page_t m)
2151 {
2152         pte_t *pte;
2153         pv_entry_t pv;
2154         boolean_t rv;
2155
2156         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0,
2157             ("mmu_booke_is_modified: page %p is not managed", m));
2158         rv = FALSE;
2159
2160         /*
2161          * If the page is not VPO_BUSY, then PG_WRITEABLE cannot be
2162          * concurrently set while the object is locked.  Thus, if PG_WRITEABLE
2163          * is clear, no PTEs can be modified.
2164          */
2165         VM_OBJECT_LOCK_ASSERT(m->object, MA_OWNED);
2166         if ((m->oflags & VPO_BUSY) == 0 &&
2167             (m->flags & PG_WRITEABLE) == 0)
2168                 return (rv);
2169         vm_page_lock_queues();
2170         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
2171                 PMAP_LOCK(pv->pv_pmap);
2172                 if ((pte = pte_find(mmu, pv->pv_pmap, pv->pv_va)) != NULL &&
2173                     PTE_ISVALID(pte)) {
2174                         if (PTE_ISMODIFIED(pte))
2175                                 rv = TRUE;
2176                 }
2177                 PMAP_UNLOCK(pv->pv_pmap);
2178                 if (rv)
2179                         break;
2180         }
2181         vm_page_unlock_queues();
2182         return (rv);
2183 }
2184
2185 /*
2186  * Return whether or not the specified virtual address is eligible
2187  * for prefault.
2188  */
2189 static boolean_t
2190 mmu_booke_is_prefaultable(mmu_t mmu, pmap_t pmap, vm_offset_t addr)
2191 {
2192
2193         return (FALSE);
2194 }
2195
2196 /*
2197  * Return whether or not the specified physical page was referenced
2198  * in any physical maps.
2199  */
2200 static boolean_t
2201 mmu_booke_is_referenced(mmu_t mmu, vm_page_t m)
2202 {
2203         pte_t *pte;
2204         pv_entry_t pv;
2205         boolean_t rv;
2206
2207         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0,
2208             ("mmu_booke_is_referenced: page %p is not managed", m));
2209         rv = FALSE;
2210         vm_page_lock_queues();
2211         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
2212                 PMAP_LOCK(pv->pv_pmap);
2213                 if ((pte = pte_find(mmu, pv->pv_pmap, pv->pv_va)) != NULL &&
2214                     PTE_ISVALID(pte)) {
2215                         if (PTE_ISREFERENCED(pte))
2216                                 rv = TRUE;
2217                 }
2218                 PMAP_UNLOCK(pv->pv_pmap);
2219                 if (rv)
2220                         break;
2221         }
2222         vm_page_unlock_queues();
2223         return (rv);
2224 }
2225
2226 /*
2227  * Clear the modify bits on the specified physical page.
2228  */
2229 static void
2230 mmu_booke_clear_modify(mmu_t mmu, vm_page_t m)
2231 {
2232         pte_t *pte;
2233         pv_entry_t pv;
2234
2235         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0,
2236             ("mmu_booke_clear_modify: page %p is not managed", m));
2237         VM_OBJECT_LOCK_ASSERT(m->object, MA_OWNED);
2238         KASSERT((m->oflags & VPO_BUSY) == 0,
2239             ("mmu_booke_clear_modify: page %p is busy", m));
2240
2241         /*
2242          * If the page is not PG_WRITEABLE, then no PTEs can be modified.
2243          * If the object containing the page is locked and the page is not
2244          * VPO_BUSY, then PG_WRITEABLE cannot be concurrently set.
2245          */
2246         if ((m->flags & PG_WRITEABLE) == 0)
2247                 return;
2248         vm_page_lock_queues();
2249         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
2250                 PMAP_LOCK(pv->pv_pmap);
2251                 if ((pte = pte_find(mmu, pv->pv_pmap, pv->pv_va)) != NULL &&
2252                     PTE_ISVALID(pte)) {
2253                         mtx_lock_spin(&tlbivax_mutex);
2254                         tlb_miss_lock();
2255
2256                         if (pte->flags & (PTE_SW | PTE_UW | PTE_MODIFIED)) {
2257                                 tlb0_flush_entry(pv->pv_va);
2258                                 pte->flags &= ~(PTE_SW | PTE_UW | PTE_MODIFIED |
2259                                     PTE_REFERENCED);
2260                         }
2261
2262                         tlb_miss_unlock();
2263                         mtx_unlock_spin(&tlbivax_mutex);
2264                 }
2265                 PMAP_UNLOCK(pv->pv_pmap);
2266         }
2267         vm_page_unlock_queues();
2268 }
2269
2270 /*
2271  * Return a count of reference bits for a page, clearing those bits.
2272  * It is not necessary for every reference bit to be cleared, but it
2273  * is necessary that 0 only be returned when there are truly no
2274  * reference bits set.
2275  *
2276  * XXX: The exact number of bits to check and clear is a matter that
2277  * should be tested and standardized at some point in the future for
2278  * optimal aging of shared pages.
2279  */
2280 static int
2281 mmu_booke_ts_referenced(mmu_t mmu, vm_page_t m)
2282 {
2283         pte_t *pte;
2284         pv_entry_t pv;
2285         int count;
2286
2287         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0,
2288             ("mmu_booke_ts_referenced: page %p is not managed", m));
2289         count = 0;
2290         vm_page_lock_queues();
2291         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
2292                 PMAP_LOCK(pv->pv_pmap);
2293                 if ((pte = pte_find(mmu, pv->pv_pmap, pv->pv_va)) != NULL &&
2294                     PTE_ISVALID(pte)) {
2295                         if (PTE_ISREFERENCED(pte)) {
2296                                 mtx_lock_spin(&tlbivax_mutex);
2297                                 tlb_miss_lock();
2298
2299                                 tlb0_flush_entry(pv->pv_va);
2300                                 pte->flags &= ~PTE_REFERENCED;
2301
2302                                 tlb_miss_unlock();
2303                                 mtx_unlock_spin(&tlbivax_mutex);
2304
2305                                 if (++count > 4) {
2306                                         PMAP_UNLOCK(pv->pv_pmap);
2307                                         break;
2308                                 }
2309                         }
2310                 }
2311                 PMAP_UNLOCK(pv->pv_pmap);
2312         }
2313         vm_page_unlock_queues();
2314         return (count);
2315 }
2316
2317 /*
2318  * Clear the reference bit on the specified physical page.
2319  */
2320 static void
2321 mmu_booke_clear_reference(mmu_t mmu, vm_page_t m)
2322 {
2323         pte_t *pte;
2324         pv_entry_t pv;
2325
2326         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0,
2327             ("mmu_booke_clear_reference: page %p is not managed", m));
2328         vm_page_lock_queues();
2329         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
2330                 PMAP_LOCK(pv->pv_pmap);
2331                 if ((pte = pte_find(mmu, pv->pv_pmap, pv->pv_va)) != NULL &&
2332                     PTE_ISVALID(pte)) {
2333                         if (PTE_ISREFERENCED(pte)) {
2334                                 mtx_lock_spin(&tlbivax_mutex);
2335                                 tlb_miss_lock();
2336
2337                                 tlb0_flush_entry(pv->pv_va);
2338                                 pte->flags &= ~PTE_REFERENCED;
2339
2340                                 tlb_miss_unlock();
2341                                 mtx_unlock_spin(&tlbivax_mutex);
2342                         }
2343                 }
2344                 PMAP_UNLOCK(pv->pv_pmap);
2345         }
2346         vm_page_unlock_queues();
2347 }
2348
2349 /*
2350  * Change wiring attribute for a map/virtual-address pair.
2351  */
2352 static void
2353 mmu_booke_change_wiring(mmu_t mmu, pmap_t pmap, vm_offset_t va, boolean_t wired)
2354 {
2355         pte_t *pte;
2356
2357         PMAP_LOCK(pmap);
2358         if ((pte = pte_find(mmu, pmap, va)) != NULL) {
2359                 if (wired) {
2360                         if (!PTE_ISWIRED(pte)) {
2361                                 pte->flags |= PTE_WIRED;
2362                                 pmap->pm_stats.wired_count++;
2363                         }
2364                 } else {
2365                         if (PTE_ISWIRED(pte)) {
2366                                 pte->flags &= ~PTE_WIRED;
2367                                 pmap->pm_stats.wired_count--;
2368                         }
2369                 }
2370         }
2371         PMAP_UNLOCK(pmap);
2372 }
2373
2374 /*
2375  * Return true if the pmap's pv is one of the first 16 pvs linked to from this
2376  * page.  This count may be changed upwards or downwards in the future; it is
2377  * only necessary that true be returned for a small subset of pmaps for proper
2378  * page aging.
2379  */
2380 static boolean_t
2381 mmu_booke_page_exists_quick(mmu_t mmu, pmap_t pmap, vm_page_t m)
2382 {
2383         pv_entry_t pv;
2384         int loops;
2385         boolean_t rv;
2386
2387         KASSERT((m->flags & (PG_FICTITIOUS | PG_UNMANAGED)) == 0,
2388             ("mmu_booke_page_exists_quick: page %p is not managed", m));
2389         loops = 0;
2390         rv = FALSE;
2391         vm_page_lock_queues();
2392         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
2393                 if (pv->pv_pmap == pmap) {
2394                         rv = TRUE;
2395                         break;
2396                 }
2397                 if (++loops >= 16)
2398                         break;
2399         }
2400         vm_page_unlock_queues();
2401         return (rv);
2402 }
2403
2404 /*
2405  * Return the number of managed mappings to the given physical page that are
2406  * wired.
2407  */
2408 static int
2409 mmu_booke_page_wired_mappings(mmu_t mmu, vm_page_t m)
2410 {
2411         pv_entry_t pv;
2412         pte_t *pte;
2413         int count = 0;
2414
2415         if ((m->flags & PG_FICTITIOUS) != 0)
2416                 return (count);
2417         vm_page_lock_queues();
2418         TAILQ_FOREACH(pv, &m->md.pv_list, pv_link) {
2419                 PMAP_LOCK(pv->pv_pmap);
2420                 if ((pte = pte_find(mmu, pv->pv_pmap, pv->pv_va)) != NULL)
2421                         if (PTE_ISVALID(pte) && PTE_ISWIRED(pte))
2422                                 count++;
2423                 PMAP_UNLOCK(pv->pv_pmap);
2424         }
2425         vm_page_unlock_queues();
2426         return (count);
2427 }
2428
2429 static int
2430 mmu_booke_dev_direct_mapped(mmu_t mmu, vm_offset_t pa, vm_size_t size)
2431 {
2432         int i;
2433         vm_offset_t va;
2434
2435         /*
2436          * This currently does not work for entries that
2437          * overlap TLB1 entries.
2438          */
2439         for (i = 0; i < tlb1_idx; i ++) {
2440                 if (tlb1_iomapped(i, pa, size, &va) == 0)
2441                         return (0);
2442         }
2443
2444         return (EFAULT);
2445 }
2446
2447 vm_offset_t
2448 mmu_booke_dumpsys_map(mmu_t mmu, struct pmap_md *md, vm_size_t ofs,
2449     vm_size_t *sz)
2450 {
2451         vm_paddr_t pa, ppa;
2452         vm_offset_t va;
2453         vm_size_t gran;
2454
2455         /* Raw physical memory dumps don't have a virtual address. */
2456         if (md->md_vaddr == ~0UL) {
2457                 /* We always map a 256MB page at 256M. */
2458                 gran = 256 * 1024 * 1024;
2459                 pa = md->md_paddr + ofs;
2460                 ppa = pa & ~(gran - 1);
2461                 ofs = pa - ppa;
2462                 va = gran;
2463                 tlb1_set_entry(va, ppa, gran, _TLB_ENTRY_IO);
2464                 if (*sz > (gran - ofs))
2465                         *sz = gran - ofs;
2466                 return (va + ofs);
2467         }
2468
2469         /* Minidumps are based on virtual memory addresses. */
2470         va = md->md_vaddr + ofs;
2471         if (va >= kernstart + kernsize) {
2472                 gran = PAGE_SIZE - (va & PAGE_MASK);
2473                 if (*sz > gran)
2474                         *sz = gran;
2475         }
2476         return (va);
2477 }
2478
2479 void
2480 mmu_booke_dumpsys_unmap(mmu_t mmu, struct pmap_md *md, vm_size_t ofs,
2481     vm_offset_t va)
2482 {
2483
2484         /* Raw physical memory dumps don't have a virtual address. */
2485         if (md->md_vaddr == ~0UL) {
2486                 tlb1_idx--;
2487                 tlb1[tlb1_idx].mas1 = 0;
2488                 tlb1[tlb1_idx].mas2 = 0;
2489                 tlb1[tlb1_idx].mas3 = 0;
2490                 tlb1_write_entry(tlb1_idx);
2491                 return;
2492         }
2493
2494         /* Minidumps are based on virtual memory addresses. */
2495         /* Nothing to do... */
2496 }
2497
2498 struct pmap_md *
2499 mmu_booke_scan_md(mmu_t mmu, struct pmap_md *prev)
2500 {
2501         static struct pmap_md md;
2502         pte_t *pte;
2503         vm_offset_t va;
2504
2505         if (dumpsys_minidump) {
2506                 md.md_paddr = ~0UL;     /* Minidumps use virtual addresses. */
2507                 if (prev == NULL) {
2508                         /* 1st: kernel .data and .bss. */
2509                         md.md_index = 1;
2510                         md.md_vaddr = trunc_page((uintptr_t)_etext);
2511                         md.md_size = round_page((uintptr_t)_end) - md.md_vaddr;
2512                         return (&md);
2513                 }
2514                 switch (prev->md_index) {
2515                 case 1:
2516                         /* 2nd: msgbuf and tables (see pmap_bootstrap()). */
2517                         md.md_index = 2;
2518                         md.md_vaddr = data_start;
2519                         md.md_size = data_end - data_start;
2520                         break;
2521                 case 2:
2522                         /* 3rd: kernel VM. */
2523                         va = prev->md_vaddr + prev->md_size;
2524                         /* Find start of next chunk (from va). */
2525                         while (va < virtual_end) {
2526                                 /* Don't dump the buffer cache. */
2527                                 if (va >= kmi.buffer_sva &&
2528                                     va < kmi.buffer_eva) {
2529                                         va = kmi.buffer_eva;
2530                                         continue;
2531                                 }
2532                                 pte = pte_find(mmu, kernel_pmap, va);
2533                                 if (pte != NULL && PTE_ISVALID(pte))
2534                                         break;
2535                                 va += PAGE_SIZE;
2536                         }
2537                         if (va < virtual_end) {
2538                                 md.md_vaddr = va;
2539                                 va += PAGE_SIZE;
2540                                 /* Find last page in chunk. */
2541                                 while (va < virtual_end) {
2542                                         /* Don't run into the buffer cache. */
2543                                         if (va == kmi.buffer_sva)
2544                                                 break;
2545                                         pte = pte_find(mmu, kernel_pmap, va);
2546                                         if (pte == NULL || !PTE_ISVALID(pte))
2547                                                 break;
2548                                         va += PAGE_SIZE;
2549                                 }
2550                                 md.md_size = va - md.md_vaddr;
2551                                 break;
2552                         }
2553                         md.md_index = 3;
2554                         /* FALLTHROUGH */
2555                 default:
2556                         return (NULL);
2557                 }
2558         } else { /* minidumps */
2559                 mem_regions(&physmem_regions, &physmem_regions_sz,
2560                     &availmem_regions, &availmem_regions_sz);
2561
2562                 if (prev == NULL) {
2563                         /* first physical chunk. */
2564                         md.md_paddr = physmem_regions[0].mr_start;
2565                         md.md_size = physmem_regions[0].mr_size;
2566                         md.md_vaddr = ~0UL;
2567                         md.md_index = 1;
2568                 } else if (md.md_index < physmem_regions_sz) {
2569                         md.md_paddr = physmem_regions[md.md_index].mr_start;
2570                         md.md_size = physmem_regions[md.md_index].mr_size;
2571                         md.md_vaddr = ~0UL;
2572                         md.md_index++;
2573                 } else {
2574                         /* There's no next physical chunk. */
2575                         return (NULL);
2576                 }
2577         }
2578
2579         return (&md);
2580 }
2581
2582 /*
2583  * Map a set of physical memory pages into the kernel virtual address space.
2584  * Return a pointer to where it is mapped. This routine is intended to be used
2585  * for mapping device memory, NOT real memory.
2586  */
2587 static void *
2588 mmu_booke_mapdev(mmu_t mmu, vm_offset_t pa, vm_size_t size)
2589 {
2590         void *res;
2591         uintptr_t va;
2592         vm_size_t sz;
2593
2594         va = (pa >= 0x80000000) ? pa : (0xe2000000 + pa);
2595         res = (void *)va;
2596
2597         do {
2598                 sz = 1 << (ilog2(size) & ~1);
2599                 if (bootverbose)
2600                         printf("Wiring VA=%x to PA=%x (size=%x), "
2601                             "using TLB1[%d]\n", va, pa, sz, tlb1_idx);
2602                 tlb1_set_entry(va, pa, sz, _TLB_ENTRY_IO);
2603                 size -= sz;
2604                 pa += sz;
2605                 va += sz;
2606         } while (size > 0);
2607
2608         return (res);
2609 }
2610
2611 /*
2612  * 'Unmap' a range mapped by mmu_booke_mapdev().
2613  */
2614 static void
2615 mmu_booke_unmapdev(mmu_t mmu, vm_offset_t va, vm_size_t size)
2616 {
2617         vm_offset_t base, offset;
2618
2619         /*
2620          * Unmap only if this is inside kernel virtual space.
2621          */
2622         if ((va >= VM_MIN_KERNEL_ADDRESS) && (va <= VM_MAX_KERNEL_ADDRESS)) {
2623                 base = trunc_page(va);
2624                 offset = va & PAGE_MASK;
2625                 size = roundup(offset + size, PAGE_SIZE);
2626                 kmem_free(kernel_map, base, size);
2627         }
2628 }
2629
2630 /*
2631  * mmu_booke_object_init_pt preloads the ptes for a given object into the
2632  * specified pmap. This eliminates the blast of soft faults on process startup
2633  * and immediately after an mmap.
2634  */
2635 static void
2636 mmu_booke_object_init_pt(mmu_t mmu, pmap_t pmap, vm_offset_t addr,
2637     vm_object_t object, vm_pindex_t pindex, vm_size_t size)
2638 {
2639
2640         VM_OBJECT_LOCK_ASSERT(object, MA_OWNED);
2641         KASSERT(object->type == OBJT_DEVICE || object->type == OBJT_SG,
2642             ("mmu_booke_object_init_pt: non-device object"));
2643 }
2644
2645 /*
2646  * Perform the pmap work for mincore.
2647  */
2648 static int
2649 mmu_booke_mincore(mmu_t mmu, pmap_t pmap, vm_offset_t addr,
2650     vm_paddr_t *locked_pa)
2651 {
2652
2653         TODO;
2654         return (0);
2655 }
2656
2657 /**************************************************************************/
2658 /* TID handling */
2659 /**************************************************************************/
2660
2661 /*
2662  * Allocate a TID. If necessary, steal one from someone else.
2663  * The new TID is flushed from the TLB before returning.
2664  */
2665 static tlbtid_t
2666 tid_alloc(pmap_t pmap)
2667 {
2668         tlbtid_t tid;
2669         int thiscpu;
2670
2671         KASSERT((pmap != kernel_pmap), ("tid_alloc: kernel pmap"));
2672
2673         CTR2(KTR_PMAP, "%s: s (pmap = %p)", __func__, pmap);
2674
2675         thiscpu = PCPU_GET(cpuid);
2676
2677         tid = PCPU_GET(tid_next);
2678         if (tid > TID_MAX)
2679                 tid = TID_MIN;
2680         PCPU_SET(tid_next, tid + 1);
2681
2682         /* If we are stealing TID then clear the relevant pmap's field */
2683         if (tidbusy[thiscpu][tid] != NULL) {
2684
2685                 CTR2(KTR_PMAP, "%s: warning: stealing tid %d", __func__, tid);
2686
2687                 tidbusy[thiscpu][tid]->pm_tid[thiscpu] = TID_NONE;
2688
2689                 /* Flush all entries from TLB0 matching this TID. */
2690                 tid_flush(tid);
2691         }
2692
2693         tidbusy[thiscpu][tid] = pmap;
2694         pmap->pm_tid[thiscpu] = tid;
2695         __asm __volatile("msync; isync");
2696
2697         CTR3(KTR_PMAP, "%s: e (%02d next = %02d)", __func__, tid,
2698             PCPU_GET(tid_next));
2699
2700         return (tid);
2701 }
2702
2703 /**************************************************************************/
2704 /* TLB0 handling */
2705 /**************************************************************************/
2706
2707 static void
2708 tlb_print_entry(int i, uint32_t mas1, uint32_t mas2, uint32_t mas3,
2709     uint32_t mas7)
2710 {
2711         int as;
2712         char desc[3];
2713         tlbtid_t tid;
2714         vm_size_t size;
2715         unsigned int tsize;
2716
2717         desc[2] = '\0';
2718         if (mas1 & MAS1_VALID)
2719                 desc[0] = 'V';
2720         else
2721                 desc[0] = ' ';
2722
2723         if (mas1 & MAS1_IPROT)
2724                 desc[1] = 'P';
2725         else
2726                 desc[1] = ' ';
2727
2728         as = (mas1 & MAS1_TS_MASK) ? 1 : 0;
2729         tid = MAS1_GETTID(mas1);
2730
2731         tsize = (mas1 & MAS1_TSIZE_MASK) >> MAS1_TSIZE_SHIFT;
2732         size = 0;
2733         if (tsize)
2734                 size = tsize2size(tsize);
2735
2736         debugf("%3d: (%s) [AS=%d] "
2737             "sz = 0x%08x tsz = %d tid = %d mas1 = 0x%08x "
2738             "mas2(va) = 0x%08x mas3(pa) = 0x%08x mas7 = 0x%08x\n",
2739             i, desc, as, size, tsize, tid, mas1, mas2, mas3, mas7);
2740 }
2741
2742 /* Convert TLB0 va and way number to tlb0[] table index. */
2743 static inline unsigned int
2744 tlb0_tableidx(vm_offset_t va, unsigned int way)
2745 {
2746         unsigned int idx;
2747
2748         idx = (way * TLB0_ENTRIES_PER_WAY);
2749         idx += (va & MAS2_TLB0_ENTRY_IDX_MASK) >> MAS2_TLB0_ENTRY_IDX_SHIFT;
2750         return (idx);
2751 }
2752
2753 /*
2754  * Invalidate TLB0 entry.
2755  */
2756 static inline void
2757 tlb0_flush_entry(vm_offset_t va)
2758 {
2759
2760         CTR2(KTR_PMAP, "%s: s va=0x%08x", __func__, va);
2761
2762         mtx_assert(&tlbivax_mutex, MA_OWNED);
2763
2764         __asm __volatile("tlbivax 0, %0" :: "r"(va & MAS2_EPN_MASK));
2765         __asm __volatile("isync; msync");
2766         __asm __volatile("tlbsync; msync");
2767
2768         CTR1(KTR_PMAP, "%s: e", __func__);
2769 }
2770
2771 /* Print out contents of the MAS registers for each TLB0 entry */
2772 void
2773 tlb0_print_tlbentries(void)
2774 {
2775         uint32_t mas0, mas1, mas2, mas3, mas7;
2776         int entryidx, way, idx;
2777
2778         debugf("TLB0 entries:\n");
2779         for (way = 0; way < TLB0_WAYS; way ++)
2780                 for (entryidx = 0; entryidx < TLB0_ENTRIES_PER_WAY; entryidx++) {
2781
2782                         mas0 = MAS0_TLBSEL(0) | MAS0_ESEL(way);
2783                         mtspr(SPR_MAS0, mas0);
2784                         __asm __volatile("isync");
2785
2786                         mas2 = entryidx << MAS2_TLB0_ENTRY_IDX_SHIFT;
2787                         mtspr(SPR_MAS2, mas2);
2788
2789                         __asm __volatile("isync; tlbre");
2790
2791                         mas1 = mfspr(SPR_MAS1);
2792                         mas2 = mfspr(SPR_MAS2);
2793                         mas3 = mfspr(SPR_MAS3);
2794                         mas7 = mfspr(SPR_MAS7);
2795
2796                         idx = tlb0_tableidx(mas2, way);
2797                         tlb_print_entry(idx, mas1, mas2, mas3, mas7);
2798                 }
2799 }
2800
2801 /**************************************************************************/
2802 /* TLB1 handling */
2803 /**************************************************************************/
2804
2805 /*
2806  * TLB1 mapping notes:
2807  *
2808  * TLB1[0]      CCSRBAR
2809  * TLB1[1]      Kernel text and data.
2810  * TLB1[2-15]   Additional kernel text and data mappings (if required), PCI
2811  *              windows, other devices mappings.
2812  */
2813
2814 /*
2815  * Write given entry to TLB1 hardware.
2816  * Use 32 bit pa, clear 4 high-order bits of RPN (mas7).
2817  */
2818 static void
2819 tlb1_write_entry(unsigned int idx)
2820 {
2821         uint32_t mas0, mas7;
2822
2823         //debugf("tlb1_write_entry: s\n");
2824
2825         /* Clear high order RPN bits */
2826         mas7 = 0;
2827
2828         /* Select entry */
2829         mas0 = MAS0_TLBSEL(1) | MAS0_ESEL(idx);
2830         //debugf("tlb1_write_entry: mas0 = 0x%08x\n", mas0);
2831
2832         mtspr(SPR_MAS0, mas0);
2833         __asm __volatile("isync");
2834         mtspr(SPR_MAS1, tlb1[idx].mas1);
2835         __asm __volatile("isync");
2836         mtspr(SPR_MAS2, tlb1[idx].mas2);
2837         __asm __volatile("isync");
2838         mtspr(SPR_MAS3, tlb1[idx].mas3);
2839         __asm __volatile("isync");
2840         mtspr(SPR_MAS7, mas7);
2841         __asm __volatile("isync; tlbwe; isync; msync");
2842
2843         //debugf("tlb1_write_entry: e\n");
2844 }
2845
2846 /*
2847  * Return the largest uint value log such that 2^log <= num.
2848  */
2849 static unsigned int
2850 ilog2(unsigned int num)
2851 {
2852         int lz;
2853
2854         __asm ("cntlzw %0, %1" : "=r" (lz) : "r" (num));
2855         return (31 - lz);
2856 }
2857
2858 /*
2859  * Convert TLB TSIZE value to mapped region size.
2860  */
2861 static vm_size_t
2862 tsize2size(unsigned int tsize)
2863 {
2864
2865         /*
2866          * size = 4^tsize KB
2867          * size = 4^tsize * 2^10 = 2^(2 * tsize - 10)
2868          */
2869
2870         return ((1 << (2 * tsize)) * 1024);
2871 }
2872
2873 /*
2874  * Convert region size (must be power of 4) to TLB TSIZE value.
2875  */
2876 static unsigned int
2877 size2tsize(vm_size_t size)
2878 {
2879
2880         return (ilog2(size) / 2 - 5);
2881 }
2882
2883 /*
2884  * Register permanent kernel mapping in TLB1.
2885  *
2886  * Entries are created starting from index 0 (current free entry is
2887  * kept in tlb1_idx) and are not supposed to be invalidated.
2888  */
2889 static int
2890 tlb1_set_entry(vm_offset_t va, vm_offset_t pa, vm_size_t size,
2891     uint32_t flags)
2892 {
2893         uint32_t ts, tid;
2894         int tsize;
2895
2896         if (tlb1_idx >= TLB1_ENTRIES) {
2897                 printf("tlb1_set_entry: TLB1 full!\n");
2898                 return (-1);
2899         }
2900
2901         /* Convert size to TSIZE */
2902         tsize = size2tsize(size);
2903
2904         tid = (TID_KERNEL << MAS1_TID_SHIFT) & MAS1_TID_MASK;
2905         /* XXX TS is hard coded to 0 for now as we only use single address space */
2906         ts = (0 << MAS1_TS_SHIFT) & MAS1_TS_MASK;
2907
2908         /* XXX LOCK tlb1[] */
2909
2910         tlb1[tlb1_idx].mas1 = MAS1_VALID | MAS1_IPROT | ts | tid;
2911         tlb1[tlb1_idx].mas1 |= ((tsize << MAS1_TSIZE_SHIFT) & MAS1_TSIZE_MASK);
2912         tlb1[tlb1_idx].mas2 = (va & MAS2_EPN_MASK) | flags;
2913
2914         /* Set supervisor RWX permission bits */
2915         tlb1[tlb1_idx].mas3 = (pa & MAS3_RPN) | MAS3_SR | MAS3_SW | MAS3_SX;
2916
2917         tlb1_write_entry(tlb1_idx++);
2918
2919         /* XXX UNLOCK tlb1[] */
2920
2921         /*
2922          * XXX in general TLB1 updates should be propagated between CPUs,
2923          * since current design assumes to have the same TLB1 set-up on all
2924          * cores.
2925          */
2926         return (0);
2927 }
2928
2929 static int
2930 tlb1_entry_size_cmp(const void *a, const void *b)
2931 {
2932         const vm_size_t *sza;
2933         const vm_size_t *szb;
2934
2935         sza = a;
2936         szb = b;
2937         if (*sza > *szb)
2938                 return (-1);
2939         else if (*sza < *szb)
2940                 return (1);
2941         else
2942                 return (0);
2943 }
2944
2945 /*
2946  * Map in contiguous RAM region into the TLB1 using maximum of
2947  * KERNEL_REGION_MAX_TLB_ENTRIES entries.
2948  *
2949  * If necessary round up last entry size and return total size
2950  * used by all allocated entries.
2951  */
2952 vm_size_t
2953 tlb1_mapin_region(vm_offset_t va, vm_offset_t pa, vm_size_t size)
2954 {
2955         vm_size_t entry_size[KERNEL_REGION_MAX_TLB_ENTRIES];
2956         vm_size_t mapped_size, sz, esz;
2957         unsigned int log;
2958         int i;
2959
2960         CTR4(KTR_PMAP, "%s: region size = 0x%08x va = 0x%08x pa = 0x%08x",
2961             __func__, size, va, pa);
2962
2963         mapped_size = 0;
2964         sz = size;
2965         memset(entry_size, 0, sizeof(entry_size));
2966
2967         /* Calculate entry sizes. */
2968         for (i = 0; i < KERNEL_REGION_MAX_TLB_ENTRIES && sz > 0; i++) {
2969
2970                 /* Largest region that is power of 4 and fits within size */
2971                 log = ilog2(sz) / 2;
2972                 esz = 1 << (2 * log);
2973
2974                 /* If this is last entry cover remaining size. */
2975                 if (i ==  KERNEL_REGION_MAX_TLB_ENTRIES - 1) {
2976                         while (esz < sz)
2977                                 esz = esz << 2;
2978                 }
2979
2980                 entry_size[i] = esz;
2981                 mapped_size += esz;
2982                 if (esz < sz)
2983                         sz -= esz;
2984                 else
2985                         sz = 0;
2986         }
2987
2988         /* Sort entry sizes, required to get proper entry address alignment. */
2989         qsort(entry_size, KERNEL_REGION_MAX_TLB_ENTRIES,
2990             sizeof(vm_size_t), tlb1_entry_size_cmp);
2991
2992         /* Load TLB1 entries. */
2993         for (i = 0; i < KERNEL_REGION_MAX_TLB_ENTRIES; i++) {
2994                 esz = entry_size[i];
2995                 if (!esz)
2996                         break;
2997
2998                 CTR5(KTR_PMAP, "%s: entry %d: sz  = 0x%08x (va = 0x%08x "
2999                     "pa = 0x%08x)", __func__, tlb1_idx, esz, va, pa);
3000
3001                 tlb1_set_entry(va, pa, esz, _TLB_ENTRY_MEM);
3002
3003                 va += esz;
3004                 pa += esz;
3005         }
3006
3007         CTR3(KTR_PMAP, "%s: mapped size 0x%08x (wasted space 0x%08x)",
3008             __func__, mapped_size, mapped_size - size);
3009
3010         return (mapped_size);
3011 }
3012
3013 /*
3014  * TLB1 initialization routine, to be called after the very first
3015  * assembler level setup done in locore.S.
3016  */
3017 void
3018 tlb1_init(vm_offset_t ccsrbar)
3019 {
3020         uint32_t mas0;
3021
3022         /* TLB1[0] is used to map the kernel. Save that entry. */
3023         mas0 = MAS0_TLBSEL(1) | MAS0_ESEL(0);
3024         mtspr(SPR_MAS0, mas0);
3025         __asm __volatile("isync; tlbre");
3026
3027         tlb1[0].mas1 = mfspr(SPR_MAS1);
3028         tlb1[0].mas2 = mfspr(SPR_MAS2);
3029         tlb1[0].mas3 = mfspr(SPR_MAS3);
3030
3031         /* Map in CCSRBAR in TLB1[1] */
3032         tlb1_idx = 1;
3033         tlb1_set_entry(CCSRBAR_VA, ccsrbar, CCSRBAR_SIZE, _TLB_ENTRY_IO);
3034
3035         /* Setup TLB miss defaults */
3036         set_mas4_defaults();
3037 }
3038
3039 /*
3040  * Setup MAS4 defaults.
3041  * These values are loaded to MAS0-2 on a TLB miss.
3042  */
3043 static void
3044 set_mas4_defaults(void)
3045 {
3046         uint32_t mas4;
3047
3048         /* Defaults: TLB0, PID0, TSIZED=4K */
3049         mas4 = MAS4_TLBSELD0;
3050         mas4 |= (TLB_SIZE_4K << MAS4_TSIZED_SHIFT) & MAS4_TSIZED_MASK;
3051 #ifdef SMP
3052         mas4 |= MAS4_MD;
3053 #endif
3054         mtspr(SPR_MAS4, mas4);
3055         __asm __volatile("isync");
3056 }
3057
3058 /*
3059  * Print out contents of the MAS registers for each TLB1 entry
3060  */
3061 void
3062 tlb1_print_tlbentries(void)
3063 {
3064         uint32_t mas0, mas1, mas2, mas3, mas7;
3065         int i;
3066
3067         debugf("TLB1 entries:\n");
3068         for (i = 0; i < TLB1_ENTRIES; i++) {
3069
3070                 mas0 = MAS0_TLBSEL(1) | MAS0_ESEL(i);
3071                 mtspr(SPR_MAS0, mas0);
3072
3073                 __asm __volatile("isync; tlbre");
3074
3075                 mas1 = mfspr(SPR_MAS1);
3076                 mas2 = mfspr(SPR_MAS2);
3077                 mas3 = mfspr(SPR_MAS3);
3078                 mas7 = mfspr(SPR_MAS7);
3079
3080                 tlb_print_entry(i, mas1, mas2, mas3, mas7);
3081         }
3082 }
3083
3084 /*
3085  * Print out contents of the in-ram tlb1 table.
3086  */
3087 void
3088 tlb1_print_entries(void)
3089 {
3090         int i;
3091
3092         debugf("tlb1[] table entries:\n");
3093         for (i = 0; i < TLB1_ENTRIES; i++)
3094                 tlb_print_entry(i, tlb1[i].mas1, tlb1[i].mas2, tlb1[i].mas3, 0);
3095 }
3096
3097 /*
3098  * Return 0 if the physical IO range is encompassed by one of the
3099  * the TLB1 entries, otherwise return related error code.
3100  */
3101 static int
3102 tlb1_iomapped(int i, vm_paddr_t pa, vm_size_t size, vm_offset_t *va)
3103 {
3104         uint32_t prot;
3105         vm_paddr_t pa_start;
3106         vm_paddr_t pa_end;
3107         unsigned int entry_tsize;
3108         vm_size_t entry_size;
3109
3110         *va = (vm_offset_t)NULL;
3111
3112         /* Skip invalid entries */
3113         if (!(tlb1[i].mas1 & MAS1_VALID))
3114                 return (EINVAL);
3115
3116         /*
3117          * The entry must be cache-inhibited, guarded, and r/w
3118          * so it can function as an i/o page
3119          */
3120         prot = tlb1[i].mas2 & (MAS2_I | MAS2_G);
3121         if (prot != (MAS2_I | MAS2_G))
3122                 return (EPERM);
3123
3124         prot = tlb1[i].mas3 & (MAS3_SR | MAS3_SW);
3125         if (prot != (MAS3_SR | MAS3_SW))
3126                 return (EPERM);
3127
3128         /* The address should be within the entry range. */
3129         entry_tsize = (tlb1[i].mas1 & MAS1_TSIZE_MASK) >> MAS1_TSIZE_SHIFT;
3130         KASSERT((entry_tsize), ("tlb1_iomapped: invalid entry tsize"));
3131
3132         entry_size = tsize2size(entry_tsize);
3133         pa_start = tlb1[i].mas3 & MAS3_RPN;
3134         pa_end = pa_start + entry_size - 1;
3135
3136         if ((pa < pa_start) || ((pa + size) > pa_end))
3137                 return (ERANGE);
3138
3139         /* Return virtual address of this mapping. */
3140         *va = (tlb1[i].mas2 & MAS2_EPN_MASK) + (pa - pa_start);
3141         return (0);
3142 }