sys/powerpc/mpc85xx/mpc85xx_cache.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 2018 Justin Hibbits
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  17  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  18  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  19  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  20  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  21  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  22  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  23  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  24  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  25  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  26  * SUCH DAMAGE.
  27  *
  28  * $FreeBSD$
  29  */
  30
  31 #include <sys/cdefs.h>
  32 __FBSDID("$FreeBSD$");
  33
  34 #include <sys/param.h>
  35 #include <sys/bus.h>
  36 #include <sys/kernel.h>
  37 #include <sys/module.h>
  38
  39 #include <machine/bus.h>
  40
  41 #include <dev/ofw/ofw_bus.h>
  42 #include <dev/ofw/ofw_bus_subr.h>
  43
  44 /*
  45  * From the P1022 manual, sequence for writing to L2CTL is:
  46  * - mbar
  47  * - isync
  48  * - write
  49  * - read
  50  * - mbar
  51  */
  52 #define L2_CTL          0x0
  53 #define   L2CTL_L2E       0x80000000
  54 #define   L2CTL_L2I       0x40000000
  55 struct mpc85xx_cache_softc {
  56         struct resource *sc_mem;
  57 };
  58
  59 static struct ofw_compat_data compats[] = {
  60     {"fsl,8540-l2-cache-controller", 1},
  61     {"fsl,8541-l2-cache-controller", 1},
  62     {"fsl,8544-l2-cache-controller", 1},
  63     {"fsl,8548-l2-cache-controller", 1},
  64     {"fsl,8555-l2-cache-controller", 1},
  65     {"fsl,8568-l2-cache-controller", 1},
  66     {"fsl,b4420-l2-cache-controller", 1},
  67     {"fsl,b4860-l2-cache-controller", 1},
  68     {"fsl,bsc9131-l2-cache-controller", 1},
  69     {"fsl,bsc9132-l2-cache-controller", 1},
  70     {"fsl,c293-l2-cache-controller", 1},
  71     {"fsl,mpc8536-l2-cache-controller", 1},
  72     {"fsl,mpc8540-l2-cache-controller", 1},
  73     {"fsl,mpc8541-l2-cache-controller", 1},
  74     {"fsl,mpc8544-l2-cache-controller", 1},
  75     {"fsl,mpc8548-l2-cache-controller", 1},
  76     {"fsl,mpc8555-l2-cache-controller", 1},
  77     {"fsl,mpc8560-l2-cache-controller", 1},
  78     {"fsl,mpc8568-l2-cache-controller", 1},
  79     {"fsl,mpc8569-l2-cache-controller", 1},
  80     {"fsl,mpc8572-l2-cache-controller", 1},
  81     {"fsl,p1010-l2-cache-controller", 1},
  82     {"fsl,p1011-l2-cache-controller", 1},
  83     {"fsl,p1012-l2-cache-controller", 1},
  84     {"fsl,p1013-l2-cache-controller", 1},
  85     {"fsl,p1014-l2-cache-controller", 1},
  86     {"fsl,p1015-l2-cache-controller", 1},
  87     {"fsl,p1016-l2-cache-controller", 1},
  88     {"fsl,p1020-l2-cache-controller", 1},
  89     {"fsl,p1021-l2-cache-controller", 1},
  90     {"fsl,p1022-l2-cache-controller", 1},
  91     {"fsl,p1023-l2-cache-controller", 1},
  92     {"fsl,p1024-l2-cache-controller", 1},
  93     {"fsl,p1025-l2-cache-controller", 1},
  94     {"fsl,p2010-l2-cache-controller", 1},
  95     {"fsl,p2020-l2-cache-controller", 1},
  96     {"fsl,t2080-l2-cache-controller", 1},
  97     {"fsl,t4240-l2-cache-controller", 1},
  98     {0, 0}
  99 };
 100
 101 static int
 102 mpc85xx_cache_probe(device_t dev)
 103 {
 104
 105         if (ofw_bus_search_compatible(dev, compats)->ocd_str == NULL)
 106                 return (ENXIO);
 107
 108         device_set_desc(dev, "MPC85xx L2 cache");
 109         return (0);
 110 }
 111
 112 static int
 113 mpc85xx_cache_attach(device_t dev)
 114 {
 115         struct mpc85xx_cache_softc *sc = device_get_softc(dev);
 116         int rid;
 117         int cache_line_size, cache_size;
 118
 119         /* Map registers. */
 120         rid = 0;
 121         sc->sc_mem = bus_alloc_resource_any(dev,
 122                      SYS_RES_MEMORY, &rid, RF_ACTIVE);
 123         if (sc->sc_mem == NULL)
 124                 return (ENOMEM);
 125
 126         /* Enable cache and flash invalidate. */
 127         __asm __volatile ("mbar; isync" ::: "memory");
 128         bus_write_4(sc->sc_mem, L2_CTL, L2CTL_L2E | L2CTL_L2I);
 129         bus_read_4(sc->sc_mem, L2_CTL);
 130         __asm __volatile ("mbar" ::: "memory");
 131
 132         cache_line_size = 0;
 133         cache_size = 0;
 134         OF_getencprop(ofw_bus_get_node(dev), "cache-size", &cache_size,
 135             sizeof(cache_size));
 136         OF_getencprop(ofw_bus_get_node(dev), "cache-line-size",
 137             &cache_line_size, sizeof(cache_line_size));
 138
 139         if (cache_line_size != 0 && cache_size != 0)
 140                 device_printf(dev,
 141                     "L2 cache size: %dKB, cache line size: %d bytes\n",
 142                     cache_size / 1024, cache_line_size);
 143
 144         return (0);
 145 }
 146
 147 static device_method_t mpc85xx_cache_methods[] = {
 148         /* device methods */
 149         DEVMETHOD(device_probe,         mpc85xx_cache_probe),
 150         DEVMETHOD(device_attach,        mpc85xx_cache_attach),
 151
 152         DEVMETHOD_END
 153 };
 154
 155 static driver_t mpc85xx_cache_driver = {
 156         "cache",
 157         mpc85xx_cache_methods,
 158         sizeof(struct mpc85xx_cache_softc),
 159 };
 160 static devclass_t mpc85xx_cache_devclass;
 161
 162 EARLY_DRIVER_MODULE(mpc85xx_cache, simplebus, mpc85xx_cache_driver,
 163     mpc85xx_cache_devclass, NULL, NULL,
 164     BUS_PASS_RESOURCE + BUS_PASS_ORDER_MIDDLE);