sys/powerpc/powermac/uninorthpci.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (C) 2002 Benno Rice.
   5  * All rights reserved.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions
   9  * are met:
  10  * 1. Redistributions of source code must retain the above copyright
  11  *    notice, this list of conditions and the following disclaimer.
  12  * 2. Redistributions in binary form must reproduce the above copyright
  13  *    notice, this list of conditions and the following disclaimer in the
  14  *    documentation and/or other materials provided with the distribution.
  15  *
  16  * THIS SOFTWARE IS PROVIDED BY Benno Rice ``AS IS'' AND ANY EXPRESS OR
  17  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
  18  * OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  19  * IN NO EVENT SHALL TOOLS GMBH BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  20  * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  21  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  22  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  23  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  24  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF
  25  * ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  26  */
  27
  28 #include <sys/cdefs.h>
  29 __FBSDID("$FreeBSD$");
  30
  31 #include <sys/param.h>
  32 #include <sys/systm.h>
  33 #include <sys/module.h>
  34 #include <sys/bus.h>
  35 #include <sys/conf.h>
  36 #include <sys/kernel.h>
  37 #include <sys/lock.h>
  38 #include <sys/mutex.h>
  39 #include <sys/rman.h>
  40
  41 #include <dev/ofw/openfirm.h>
  42 #include <dev/ofw/ofw_pci.h>
  43 #include <dev/ofw/ofw_bus.h>
  44 #include <dev/ofw/ofw_bus_subr.h>
  45 #include <dev/ofw/ofwpci.h>
  46
  47 #include <dev/pci/pcivar.h>
  48 #include <dev/pci/pcireg.h>
  49
  50 #include <machine/bus.h>
  51 #include <machine/intr_machdep.h>
  52 #include <machine/md_var.h>
  53 #include <machine/pio.h>
  54 #include <machine/resource.h>
  55
  56 #include <powerpc/powermac/uninorthvar.h>
  57
  58 #include <vm/vm.h>
  59 #include <vm/pmap.h>
  60
  61 #include "pcib_if.h"
  62
  63 #define UNINORTH_DEBUG  0
  64
  65 /*
  66  * Device interface.
  67  */
  68 static int              uninorth_probe(device_t);
  69 static int              uninorth_attach(device_t);
  70
  71 /*
  72  * pcib interface.
  73  */
  74 static u_int32_t        uninorth_read_config(device_t, u_int, u_int, u_int,
  75                             u_int, int);
  76 static void             uninorth_write_config(device_t, u_int, u_int, u_int,
  77                             u_int, u_int32_t, int);
  78
  79 /*
  80  * Local routines.
  81  */
  82 static int              uninorth_enable_config(struct uninorth_softc *, u_int,
  83                             u_int, u_int, u_int);
  84
  85 /*
  86  * Driver methods.
  87  */
  88 static device_method_t  uninorth_methods[] = {
  89         /* Device interface */
  90         DEVMETHOD(device_probe,         uninorth_probe),
  91         DEVMETHOD(device_attach,        uninorth_attach),
  92
  93         /* pcib interface */
  94         DEVMETHOD(pcib_read_config,     uninorth_read_config),
  95         DEVMETHOD(pcib_write_config,    uninorth_write_config),
  96
  97         DEVMETHOD_END
  98 };
  99
 100 static devclass_t       uninorth_devclass;
 101
 102 DEFINE_CLASS_1(pcib, uninorth_driver, uninorth_methods,
 103     sizeof(struct uninorth_softc), ofw_pci_driver);
 104 EARLY_DRIVER_MODULE(uninorth, ofwbus, uninorth_driver, uninorth_devclass, 0, 0,
 105     BUS_PASS_BUS);
 106
 107 static int
 108 uninorth_probe(device_t dev)
 109 {
 110         const char      *type, *compatible;
 111
 112         type = ofw_bus_get_type(dev);
 113         compatible = ofw_bus_get_compat(dev);
 114
 115         if (type == NULL || compatible == NULL)
 116                 return (ENXIO);
 117
 118         if (strcmp(type, "pci") != 0)
 119                 return (ENXIO);
 120
 121         if (strcmp(compatible, "uni-north") == 0) {
 122                 device_set_desc(dev, "Apple UniNorth Host-PCI bridge");
 123                 return (0);
 124         } else if (strcmp(compatible, "u3-agp") == 0) {
 125                 device_set_desc(dev, "Apple U3 Host-AGP bridge");
 126                 return (0);
 127         } else if (strcmp(compatible, "u4-pcie") == 0) {
 128                 device_set_desc(dev, "IBM CPC945 PCI Express Root");
 129                 return (0);
 130         }
 131
 132         return (ENXIO);
 133 }
 134
 135 static int
 136 uninorth_attach(device_t dev)
 137 {
 138         struct          uninorth_softc *sc;
 139         const char      *compatible;
 140         const char      *name;
 141         phandle_t       node;
 142         uint32_t        reg[3];
 143         uint64_t        regbase;
 144         cell_t          acells;
 145         int             unit;
 146
 147         node = ofw_bus_get_node(dev);
 148         sc = device_get_softc(dev);
 149         name = device_get_name(dev);
 150         unit = device_get_unit(dev);
 151
 152         if (OF_getprop(node, "reg", reg, sizeof(reg)) < 8)
 153                 return (ENXIO);
 154
 155         sc->sc_ver = 0;
 156         compatible = ofw_bus_get_compat(dev);
 157         if (strcmp(compatible, "u3-agp") == 0)
 158                 sc->sc_ver = 3;
 159         if (strcmp(compatible, "u4-pcie") == 0)
 160                 sc->sc_ver = 4;
 161
 162         acells = 1;
 163         OF_getprop(OF_parent(node), "#address-cells", &acells, sizeof(acells));
 164
 165         regbase = reg[0];
 166         if (acells == 2) {
 167                 regbase <<= 32;
 168                 regbase |= reg[1];
 169         }
 170
 171         sc->sc_addr = (vm_offset_t)pmap_mapdev(regbase + 0x800000, PAGE_SIZE);
 172         sc->sc_data = (vm_offset_t)pmap_mapdev(regbase + 0xc00000, PAGE_SIZE);
 173
 174         if (resource_int_value(name, unit, "skipslot", &sc->sc_skipslot) != 0)
 175                 sc->sc_skipslot = -1;
 176
 177         mtx_init(&sc->sc_cfg_mtx, "uninorth pcicfg", NULL, MTX_SPIN);
 178
 179         return (ofw_pci_attach(dev));
 180 }
 181
 182 static u_int32_t
 183 uninorth_read_config(device_t dev, u_int bus, u_int slot, u_int func, u_int reg,
 184     int width)
 185 {
 186         struct          uninorth_softc *sc;
 187         vm_offset_t     caoff;
 188         u_int32_t       val;
 189
 190         sc = device_get_softc(dev);
 191         caoff = sc->sc_data + (reg & 0x07);
 192         val = 0xffffffff;
 193
 194         mtx_lock_spin(&sc->sc_cfg_mtx);
 195         if (uninorth_enable_config(sc, bus, slot, func, reg) != 0) {
 196                 switch (width) {
 197                 case 1:
 198                         val = in8rb(caoff);
 199                         break;
 200                 case 2:
 201                         val = in16rb(caoff);
 202                         break;
 203                 case 4:
 204                         val = in32rb(caoff);
 205                         break;
 206                 }
 207         }
 208         mtx_unlock_spin(&sc->sc_cfg_mtx);
 209
 210         return (val);
 211 }
 212
 213 static void
 214 uninorth_write_config(device_t dev, u_int bus, u_int slot, u_int func,
 215     u_int reg, u_int32_t val, int width)
 216 {
 217         struct          uninorth_softc *sc;
 218         vm_offset_t     caoff;
 219
 220         sc = device_get_softc(dev);
 221         caoff = sc->sc_data + (reg & 0x07);
 222
 223         mtx_lock_spin(&sc->sc_cfg_mtx);
 224         if (uninorth_enable_config(sc, bus, slot, func, reg)) {
 225                 switch (width) {
 226                 case 1:
 227                         out8rb(caoff, val);
 228                         break;
 229                 case 2:
 230                         out16rb(caoff, val);
 231                         break;
 232                 case 4:
 233                         out32rb(caoff, val);
 234                         break;
 235                 }
 236         }
 237         mtx_unlock_spin(&sc->sc_cfg_mtx);
 238 }
 239
 240 static int
 241 uninorth_enable_config(struct uninorth_softc *sc, u_int bus, u_int slot,
 242     u_int func, u_int reg)
 243 {
 244         uint32_t        cfgval;
 245
 246         mtx_assert(&sc->sc_cfg_mtx, MA_OWNED);
 247
 248         if (sc->sc_skipslot == slot)
 249                 return (0);
 250
 251         /*
 252          * Issue type 0 configuration space accesses for the root bus.
 253          *
 254          * NOTE: On U4, issue only type 1 accesses. There is a secret
 255          * PCI Express <-> PCI Express bridge not present in the device tree,
 256          * and we need to route all of our configuration space through it.
 257          */
 258         if (sc->pci_sc.sc_bus == bus && sc->sc_ver < 4) {
 259                 /*
 260                  * No slots less than 11 on the primary bus on U3 and lower
 261                  */
 262                 if (slot < 11)
 263                         return (0);
 264
 265                 cfgval = (1 << slot) | (func << 8) | (reg & 0xfc);
 266         } else {
 267                 cfgval = (bus << 16) | (slot << 11) | (func << 8) |
 268                     (reg & 0xfc) | 1;
 269         }
 270
 271         /* Set extended register bits on U4 */
 272         if (sc->sc_ver == 4)
 273                 cfgval |= (reg >> 8) << 28;
 274
 275         do {
 276                 out32rb(sc->sc_addr, cfgval);
 277         } while (in32rb(sc->sc_addr) != cfgval);
 278
 279         return (1);
 280 }