sys/riscv/riscv/mp_machdep.c

   1 /*-
   2  * Copyright (c) 2015 The FreeBSD Foundation
   3  * Copyright (c) 2016 Ruslan Bukin <br@bsdpad.com>
   4  * All rights reserved.
   5  *
   6  * Portions of this software were developed by Andrew Turner under
   7  * sponsorship from the FreeBSD Foundation.
   8  *
   9  * Portions of this software were developed by SRI International and the
  10  * University of Cambridge Computer Laboratory under DARPA/AFRL contract
  11  * FA8750-10-C-0237 ("CTSRD"), as part of the DARPA CRASH research programme.
  12  *
  13  * Portions of this software were developed by the University of Cambridge
  14  * Computer Laboratory as part of the CTSRD Project, with support from the
  15  * UK Higher Education Innovation Fund (HEIF).
  16  *
  17  * Redistribution and use in source and binary forms, with or without
  18  * modification, are permitted provided that the following conditions
  19  * are met:
  20  * 1. Redistributions of source code must retain the above copyright
  21  *    notice, this list of conditions and the following disclaimer.
  22  * 2. Redistributions in binary form must reproduce the above copyright
  23  *    notice, this list of conditions and the following disclaimer in the
  24  *    documentation and/or other materials provided with the distribution.
  25  *
  26  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  27  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  28  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  29  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  30  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  31  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  32  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  33  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  34  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  35  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  36  * SUCH DAMAGE.
  37  */
  38
  39 #include "opt_kstack_pages.h"
  40 #include "opt_platform.h"
  41
  42 #include <sys/cdefs.h>
  43 __FBSDID("$FreeBSD$");
  44
  45 #include <sys/param.h>
  46 #include <sys/systm.h>
  47 #include <sys/bus.h>
  48 #include <sys/cpu.h>
  49 #include <sys/kernel.h>
  50 #include <sys/ktr.h>
  51 #include <sys/malloc.h>
  52 #include <sys/module.h>
  53 #include <sys/mutex.h>
  54 #include <sys/proc.h>
  55 #include <sys/sched.h>
  56 #include <sys/smp.h>
  57
  58 #include <vm/vm.h>
  59 #include <vm/pmap.h>
  60 #include <vm/vm_extern.h>
  61 #include <vm/vm_kern.h>
  62 #include <vm/vm_map.h>
  63
  64 #include <machine/intr.h>
  65 #include <machine/smp.h>
  66 #include <machine/sbi.h>
  67
  68 #ifdef FDT
  69 #include <dev/ofw/openfirm.h>
  70 #include <dev/ofw/ofw_cpu.h>
  71 #endif
  72
  73 boolean_t ofw_cpu_reg(phandle_t node, u_int, cell_t *);
  74
  75 uint32_t __riscv_boot_ap[MAXCPU];
  76
  77 static enum {
  78         CPUS_UNKNOWN,
  79 #ifdef FDT
  80         CPUS_FDT,
  81 #endif
  82 } cpu_enum_method;
  83
  84 static device_identify_t riscv64_cpu_identify;
  85 static device_probe_t riscv64_cpu_probe;
  86 static device_attach_t riscv64_cpu_attach;
  87
  88 static int ipi_handler(void *);
  89
  90 struct mtx ap_boot_mtx;
  91 struct pcb stoppcbs[MAXCPU];
  92
  93 extern uint32_t boot_hart;
  94 extern cpuset_t all_harts;
  95
  96 #ifdef INVARIANTS
  97 static uint32_t cpu_reg[MAXCPU][2];
  98 #endif
  99 static device_t cpu_list[MAXCPU];
 100
 101 void mpentry(unsigned long cpuid);
 102 void init_secondary(uint64_t);
 103
 104 uint8_t secondary_stacks[MAXCPU][PAGE_SIZE * KSTACK_PAGES] __aligned(16);
 105
 106 /* Set to 1 once we're ready to let the APs out of the pen. */
 107 volatile int aps_ready = 0;
 108
 109 /* Temporary variables for init_secondary()  */
 110 void *dpcpu[MAXCPU - 1];
 111
 112 static device_method_t riscv64_cpu_methods[] = {
 113         /* Device interface */
 114         DEVMETHOD(device_identify,      riscv64_cpu_identify),
 115         DEVMETHOD(device_probe,         riscv64_cpu_probe),
 116         DEVMETHOD(device_attach,        riscv64_cpu_attach),
 117
 118         DEVMETHOD_END
 119 };
 120
 121 static devclass_t riscv64_cpu_devclass;
 122 static driver_t riscv64_cpu_driver = {
 123         "riscv64_cpu",
 124         riscv64_cpu_methods,
 125         0
 126 };
 127
 128 DRIVER_MODULE(riscv64_cpu, cpu, riscv64_cpu_driver, riscv64_cpu_devclass, 0, 0);
 129
 130 static void
 131 riscv64_cpu_identify(driver_t *driver, device_t parent)
 132 {
 133
 134         if (device_find_child(parent, "riscv64_cpu", -1) != NULL)
 135                 return;
 136         if (BUS_ADD_CHILD(parent, 0, "riscv64_cpu", -1) == NULL)
 137                 device_printf(parent, "add child failed\n");
 138 }
 139
 140 static int
 141 riscv64_cpu_probe(device_t dev)
 142 {
 143         u_int cpuid;
 144
 145         cpuid = device_get_unit(dev);
 146         if (cpuid >= MAXCPU || cpuid > mp_maxid)
 147                 return (EINVAL);
 148
 149         device_quiet(dev);
 150         return (0);
 151 }
 152
 153 static int
 154 riscv64_cpu_attach(device_t dev)
 155 {
 156         const uint32_t *reg;
 157         size_t reg_size;
 158         u_int cpuid;
 159         int i;
 160
 161         cpuid = device_get_unit(dev);
 162
 163         if (cpuid >= MAXCPU || cpuid > mp_maxid)
 164                 return (EINVAL);
 165         KASSERT(cpu_list[cpuid] == NULL, ("Already have cpu %u", cpuid));
 166
 167         reg = cpu_get_cpuid(dev, &reg_size);
 168         if (reg == NULL)
 169                 return (EINVAL);
 170
 171         if (bootverbose) {
 172                 device_printf(dev, "register <");
 173                 for (i = 0; i < reg_size; i++)
 174                         printf("%s%x", (i == 0) ? "" : " ", reg[i]);
 175                 printf(">\n");
 176         }
 177
 178         /* Set the device to start it later */
 179         cpu_list[cpuid] = dev;
 180
 181         return (0);
 182 }
 183
 184 static void
 185 release_aps(void *dummy __unused)
 186 {
 187         cpuset_t mask;
 188         int cpu, i;
 189
 190         if (mp_ncpus == 1)
 191                 return;
 192
 193         /* Setup the IPI handler */
 194         riscv_setup_ipihandler(ipi_handler);
 195
 196         atomic_store_rel_int(&aps_ready, 1);
 197
 198         /* Wake up the other CPUs */
 199         mask = all_harts;
 200         CPU_CLR(boot_hart, &mask);
 201
 202         printf("Release APs\n");
 203
 204         sbi_send_ipi(mask.__bits);
 205
 206         for (i = 0; i < 2000; i++) {
 207                 if (smp_started) {
 208                         for (cpu = 0; cpu <= mp_maxid; cpu++) {
 209                                 if (CPU_ABSENT(cpu))
 210                                         continue;
 211                         }
 212                         return;
 213                 }
 214                 DELAY(1000);
 215         }
 216
 217         printf("APs not started\n");
 218 }
 219 SYSINIT(start_aps, SI_SUB_SMP, SI_ORDER_FIRST, release_aps, NULL);
 220
 221 void
 222 init_secondary(uint64_t hart)
 223 {
 224         struct pcpu *pcpup;
 225         u_int cpuid;
 226
 227         /* Renumber this cpu */
 228         cpuid = hart;
 229         if (cpuid < boot_hart)
 230                 cpuid += mp_maxid + 1;
 231         cpuid -= boot_hart;
 232
 233         /* Setup the pcpu pointer */
 234         pcpup = &__pcpu[cpuid];
 235         __asm __volatile("mv tp, %0" :: "r"(pcpup));
 236
 237         /* Workaround: make sure wfi doesn't halt the hart */
 238         csr_set(sie, SIE_SSIE);
 239         csr_set(sip, SIE_SSIE);
 240
 241         /* Spin until the BSP releases the APs */
 242         while (!aps_ready)
 243                 __asm __volatile("wfi");
 244
 245         /* Initialize curthread */
 246         KASSERT(PCPU_GET(idlethread) != NULL, ("no idle thread"));
 247         pcpup->pc_curthread = pcpup->pc_idlethread;
 248         pcpup->pc_curpcb = pcpup->pc_idlethread->td_pcb;
 249
 250         /*
 251          * Identify current CPU. This is necessary to setup
 252          * affinity registers and to provide support for
 253          * runtime chip identification.
 254          */
 255         identify_cpu();
 256
 257         /* Enable software interrupts */
 258         riscv_unmask_ipi();
 259
 260         /* Start per-CPU event timers. */
 261         cpu_initclocks_ap();
 262
 263         /* Enable external (PLIC) interrupts */
 264         csr_set(sie, SIE_SEIE);
 265
 266         /* Activate process 0's pmap. */
 267         pmap_activate_boot(vmspace_pmap(proc0.p_vmspace));
 268
 269         mtx_lock_spin(&ap_boot_mtx);
 270
 271         atomic_add_rel_32(&smp_cpus, 1);
 272
 273         if (smp_cpus == mp_ncpus) {
 274                 /* enable IPI's, tlb shootdown, freezes etc */
 275                 atomic_store_rel_int(&smp_started, 1);
 276         }
 277
 278         mtx_unlock_spin(&ap_boot_mtx);
 279
 280         /* Enter the scheduler */
 281         sched_throw(NULL);
 282
 283         panic("scheduler returned us to init_secondary");
 284         /* NOTREACHED */
 285 }
 286
 287 static int
 288 ipi_handler(void *arg)
 289 {
 290         u_int ipi_bitmap;
 291         u_int cpu, ipi;
 292         int bit;
 293
 294         sbi_clear_ipi();
 295
 296         cpu = PCPU_GET(cpuid);
 297
 298         mb();
 299
 300         ipi_bitmap = atomic_readandclear_int(PCPU_PTR(pending_ipis));
 301         if (ipi_bitmap == 0)
 302                 return (FILTER_HANDLED);
 303
 304         while ((bit = ffs(ipi_bitmap))) {
 305                 bit = (bit - 1);
 306                 ipi = (1 << bit);
 307                 ipi_bitmap &= ~ipi;
 308
 309                 mb();
 310
 311                 switch (ipi) {
 312                 case IPI_AST:
 313                         CTR0(KTR_SMP, "IPI_AST");
 314                         break;
 315                 case IPI_PREEMPT:
 316                         CTR1(KTR_SMP, "%s: IPI_PREEMPT", __func__);
 317                         sched_preempt(curthread);
 318                         break;
 319                 case IPI_RENDEZVOUS:
 320                         CTR0(KTR_SMP, "IPI_RENDEZVOUS");
 321                         smp_rendezvous_action();
 322                         break;
 323                 case IPI_STOP:
 324                 case IPI_STOP_HARD:
 325                         CTR0(KTR_SMP, (ipi == IPI_STOP) ? "IPI_STOP" : "IPI_STOP_HARD");
 326                         savectx(&stoppcbs[cpu]);
 327
 328                         /* Indicate we are stopped */
 329                         CPU_SET_ATOMIC(cpu, &stopped_cpus);
 330
 331                         /* Wait for restart */
 332                         while (!CPU_ISSET(cpu, &started_cpus))
 333                                 cpu_spinwait();
 334
 335                         CPU_CLR_ATOMIC(cpu, &started_cpus);
 336                         CPU_CLR_ATOMIC(cpu, &stopped_cpus);
 337                         CTR0(KTR_SMP, "IPI_STOP (restart)");
 338
 339                         /*
 340                          * The kernel debugger might have set a breakpoint,
 341                          * so flush the instruction cache.
 342                          */
 343                         fence_i();
 344                         break;
 345                 case IPI_HARDCLOCK:
 346                         CTR1(KTR_SMP, "%s: IPI_HARDCLOCK", __func__);
 347                         hardclockintr();
 348                         break;
 349                 default:
 350                         panic("Unknown IPI %#0x on cpu %d", ipi, curcpu);
 351                 }
 352         }
 353
 354         return (FILTER_HANDLED);
 355 }
 356
 357 struct cpu_group *
 358 cpu_topo(void)
 359 {
 360
 361         return (smp_topo_none());
 362 }
 363
 364 /* Determine if we running MP machine */
 365 int
 366 cpu_mp_probe(void)
 367 {
 368
 369         return (mp_ncpus > 1);
 370 }
 371
 372 #ifdef FDT
 373 static boolean_t
 374 cpu_init_fdt(u_int id, phandle_t node, u_int addr_size, pcell_t *reg)
 375 {
 376         struct pcpu *pcpup;
 377         uint64_t hart;
 378         u_int cpuid;
 379
 380         /* Check if this hart supports MMU. */
 381         if (OF_getproplen(node, "mmu-type") < 0)
 382                 return (0);
 383
 384         KASSERT(id < MAXCPU, ("Too many CPUs"));
 385
 386         KASSERT(addr_size == 1 || addr_size == 2, ("Invalid register size"));
 387 #ifdef INVARIANTS
 388         cpu_reg[id][0] = reg[0];
 389         if (addr_size == 2)
 390                 cpu_reg[id][1] = reg[1];
 391 #endif
 392
 393         hart = reg[0];
 394         if (addr_size == 2) {
 395                 hart <<= 32;
 396                 hart |= reg[1];
 397         }
 398
 399         KASSERT(hart < MAXCPU, ("Too many harts."));
 400
 401         /* We are already running on this cpu */
 402         if (hart == boot_hart)
 403                 return (1);
 404
 405         /*
 406          * Rotate the CPU IDs to put the boot CPU as CPU 0.
 407          * We keep the other CPUs ordered.
 408          */
 409         cpuid = hart;
 410         if (cpuid < boot_hart)
 411                 cpuid += mp_maxid + 1;
 412         cpuid -= boot_hart;
 413
 414         /* Check if we are able to start this cpu */
 415         if (cpuid > mp_maxid)
 416                 return (0);
 417
 418         pcpup = &__pcpu[cpuid];
 419         pcpu_init(pcpup, cpuid, sizeof(struct pcpu));
 420         pcpup->pc_hart = hart;
 421
 422         dpcpu[cpuid - 1] = (void *)kmem_malloc(DPCPU_SIZE, M_WAITOK | M_ZERO);
 423         dpcpu_init(dpcpu[cpuid - 1], cpuid);
 424
 425         printf("Starting CPU %u (hart %lx)\n", cpuid, hart);
 426         __riscv_boot_ap[hart] = 1;
 427
 428         CPU_SET(cpuid, &all_cpus);
 429         CPU_SET(hart, &all_harts);
 430
 431         return (1);
 432 }
 433 #endif
 434
 435 /* Initialize and fire up non-boot processors */
 436 void
 437 cpu_mp_start(void)
 438 {
 439
 440         mtx_init(&ap_boot_mtx, "ap boot", NULL, MTX_SPIN);
 441
 442         CPU_SET(0, &all_cpus);
 443         CPU_SET(boot_hart, &all_harts);
 444
 445         switch(cpu_enum_method) {
 446 #ifdef FDT
 447         case CPUS_FDT:
 448                 ofw_cpu_early_foreach(cpu_init_fdt, true);
 449                 break;
 450 #endif
 451         case CPUS_UNKNOWN:
 452                 break;
 453         }
 454 }
 455
 456 /* Introduce rest of cores to the world */
 457 void
 458 cpu_mp_announce(void)
 459 {
 460 }
 461
 462 static boolean_t
 463 cpu_check_mmu(u_int id, phandle_t node, u_int addr_size, pcell_t *reg)
 464 {
 465
 466         /* Check if this hart supports MMU. */
 467         if (OF_getproplen(node, "mmu-type") < 0)
 468                 return (0);
 469
 470         return (1);
 471 }
 472
 473 void
 474 cpu_mp_setmaxid(void)
 475 {
 476 #ifdef FDT
 477         int cores;
 478
 479         cores = ofw_cpu_early_foreach(cpu_check_mmu, true);
 480         if (cores > 0) {
 481                 cores = MIN(cores, MAXCPU);
 482                 if (bootverbose)
 483                         printf("Found %d CPUs in the device tree\n", cores);
 484                 mp_ncpus = cores;
 485                 mp_maxid = cores - 1;
 486                 cpu_enum_method = CPUS_FDT;
 487                 return;
 488         }
 489 #endif
 490
 491         if (bootverbose)
 492                 printf("No CPU data, limiting to 1 core\n");
 493         mp_ncpus = 1;
 494         mp_maxid = 0;
 495 }