sys/sparc64/include/cache.h

   1 /*-
   2  * Copyright (c) 1996
   3  *      The President and Fellows of Harvard College. All rights reserved.
   4  * Copyright (c) 1992, 1993
   5  *      The Regents of the University of California.  All rights reserved.
   6  *
   7  * This software was developed by the Computer Systems Engineering group
   8  * at Lawrence Berkeley Laboratory under DARPA contract BG 91-66 and
   9  * contributed to Berkeley.
  10  *
  11  * Redistribution and use in source and binary forms, with or without
  12  * modification, are permitted provided that the following conditions
  13  * are met:
  14  * 1. Redistributions of source code must retain the above copyright
  15  *    notice, this list of conditions and the following disclaimer.
  16  * 2. Redistributions in binary form must reproduce the above copyright
  17  *    notice, this list of conditions and the following disclaimer in the
  18  *    documentation and/or other materials provided with the distribution.
  19  * 3. All advertising materials mentioning features or use of this software
  20  *    must display the following acknowledgement:
  21  *      This product includes software developed by Aaron Brown and
  22  *      Harvard University.
  23  * 4. Neither the name of the University nor the names of its contributors
  24  *    may be used to endorse or promote products derived from this software
  25  *    without specific prior written permission.
  26  *
  27  * THIS SOFTWARE IS PROVIDED BY THE REGENTS AND CONTRIBUTORS ``AS IS'' AND
  28  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  29  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  30  * ARE DISCLAIMED.  IN NO EVENT SHALL THE REGENTS OR CONTRIBUTORS BE LIABLE
  31  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  32  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  33  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  34  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  35  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  36  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  37  * SUCH DAMAGE.
  38  *
  39  *      from: @(#)cache.h       8.1 (Berkeley) 6/11/93
  40  *      from: NetBSD: cache.h,v 1.3 2000/08/01 00:28:02 eeh Exp
  41  *
  42  * $FreeBSD$
  43  */
  44
  45 #ifndef _MACHINE_CACHE_H_
  46 #define _MACHINE_CACHE_H_
  47
  48 #ifndef LOCORE
  49 #include <dev/ofw/openfirm.h>
  50 #endif
  51
  52 #define DCACHE_COLOR_BITS       (1)
  53 #define DCACHE_COLORS           (1 << DCACHE_COLOR_BITS)
  54 #define DCACHE_COLOR_MASK       (DCACHE_COLORS - 1)
  55 #define DCACHE_COLOR(va)        (((va) >> PAGE_SHIFT) & DCACHE_COLOR_MASK)
  56 #define DCACHE_OTHER_COLOR(color) \
  57         ((color) ^ DCACHE_COLOR_BITS)
  58
  59 #define DC_TAG_SHIFT    2
  60 #define DC_VALID_SHIFT  0
  61
  62 #define DC_TAG_BITS     28
  63 #define DC_VALID_BITS   2
  64
  65 #define DC_TAG_MASK     ((1 << DC_TAG_BITS) - 1)
  66 #define DC_VALID_MASK   ((1 << DC_VALID_BITS) - 1)
  67
  68 #define IC_TAG_SHIFT    7
  69 #define IC_VALID_SHIFT  36
  70
  71 #define IC_TAG_BITS     28
  72 #define IC_VALID_BITS   1
  73
  74 #define IC_TAG_MASK     ((1 << IC_TAG_BITS) - 1)
  75 #define IC_VALID_MASK   ((1 << IC_VALID_BITS) - 1)
  76
  77 #ifndef LOCORE
  78
  79 /*
  80  * Cache control information.
  81  */
  82 struct cacheinfo {
  83         u_int   c_enabled;              /* true => cache is enabled */
  84         u_int   ic_size;                /* instruction cache */
  85         u_int   ic_set;
  86         u_int   ic_l2set;
  87         u_int   ic_assoc;
  88         u_int   ic_linesize;
  89         u_int   dc_size;                /* data cache */
  90         u_int   dc_l2size;
  91         u_int   dc_assoc;
  92         u_int   dc_linesize;
  93         u_int   ec_size;                /* external cache info */
  94         u_int   ec_assoc;
  95         u_int   ec_l2set;
  96         u_int   ec_linesize;
  97         u_int   ec_l2linesize;
  98 };
  99
 100 #ifdef _KERNEL
 101
 102 typedef void cache_enable_t(void);
 103 typedef void cache_flush_t(void);
 104 typedef void dcache_page_inval_t(vm_paddr_t pa);
 105 typedef void icache_page_inval_t(vm_paddr_t pa);
 106
 107 void    cache_init(phandle_t node);
 108
 109 cache_enable_t cheetah_cache_enable;
 110 cache_flush_t cheetah_cache_flush;
 111 dcache_page_inval_t cheetah_dcache_page_inval;
 112 icache_page_inval_t cheetah_icache_page_inval;
 113
 114 cache_enable_t spitfire_cache_enable;
 115 cache_flush_t spitfire_cache_flush;
 116 dcache_page_inval_t spitfire_dcache_page_inval;
 117 icache_page_inval_t spitfire_icache_page_inval;
 118
 119 extern cache_enable_t *cache_enable;
 120 extern cache_flush_t *cache_flush;
 121 extern dcache_page_inval_t *dcache_page_inval;
 122 extern icache_page_inval_t *icache_page_inval;
 123
 124 extern struct cacheinfo cache;
 125
 126 #endif /* KERNEL */
 127
 128 #endif /* !LOCORE */
 129
 130 #endif /* !_MACHINE_CACHE_H_ */