sys/x86/include/apicvar.h

   1 /*-
   2  * Copyright (c) 2003 John Baldwin <jhb@FreeBSD.org>
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions
   7  * are met:
   8  * 1. Redistributions of source code must retain the above copyright
   9  *    notice, this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright
  11  *    notice, this list of conditions and the following disclaimer in the
  12  *    documentation and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  15  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  18  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  19  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  20  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  21  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  22  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  23  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  24  * SUCH DAMAGE.
  25  *
  26  * $FreeBSD$
  27  */
  28
  29 #ifndef _X86_APICVAR_H_
  30 #define _X86_APICVAR_H_
  31
  32 /*
  33  * Local && I/O APIC variable definitions.
  34  */
  35
  36 /*
  37  * Layout of local APIC interrupt vectors:
  38  *
  39  *      0xff (255)  +-------------+
  40  *                  |             | 15 (Spurious / IPIs / Local Interrupts)
  41  *      0xf0 (240)  +-------------+
  42  *                  |             | 14 (I/O Interrupts / Timer)
  43  *      0xe0 (224)  +-------------+
  44  *                  |             | 13 (I/O Interrupts)
  45  *      0xd0 (208)  +-------------+
  46  *                  |             | 12 (I/O Interrupts)
  47  *      0xc0 (192)  +-------------+
  48  *                  |             | 11 (I/O Interrupts)
  49  *      0xb0 (176)  +-------------+
  50  *                  |             | 10 (I/O Interrupts)
  51  *      0xa0 (160)  +-------------+
  52  *                  |             | 9 (I/O Interrupts)
  53  *      0x90 (144)  +-------------+
  54  *                  |             | 8 (I/O Interrupts / System Calls)
  55  *      0x80 (128)  +-------------+
  56  *                  |             | 7 (I/O Interrupts)
  57  *      0x70 (112)  +-------------+
  58  *                  |             | 6 (I/O Interrupts)
  59  *      0x60 (96)   +-------------+
  60  *                  |             | 5 (I/O Interrupts)
  61  *      0x50 (80)   +-------------+
  62  *                  |             | 4 (I/O Interrupts)
  63  *      0x40 (64)   +-------------+
  64  *                  |             | 3 (I/O Interrupts)
  65  *      0x30 (48)   +-------------+
  66  *                  |             | 2 (ATPIC Interrupts)
  67  *      0x20 (32)   +-------------+
  68  *                  |             | 1 (Exceptions, traps, faults, etc.)
  69  *      0x10 (16)   +-------------+
  70  *                  |             | 0 (Exceptions, traps, faults, etc.)
  71  *      0x00 (0)    +-------------+
  72  *
  73  * Note: 0x80 needs to be handled specially and not allocated to an
  74  * I/O device!
  75  */
  76
  77 #define MAX_APIC_ID     0xfe
  78 #define APIC_ID_ALL     0xff
  79
  80 /* I/O Interrupts are used for external devices such as ISA, PCI, etc. */
  81 #define APIC_IO_INTS    (IDT_IO_INTS + 16)
  82 #define APIC_NUM_IOINTS 191
  83
  84 /* The timer interrupt is used for clock handling and drives hardclock, etc. */
  85 #define APIC_TIMER_INT  (APIC_IO_INTS + APIC_NUM_IOINTS)
  86
  87 /*
  88  ********************* !!! WARNING !!! ******************************
  89  * Each local apic has an interrupt receive fifo that is two entries deep
  90  * for each interrupt priority class (higher 4 bits of interrupt vector).
  91  * Once the fifo is full the APIC can no longer receive interrupts for this
  92  * class and sending IPIs from other CPUs will be blocked.
  93  * To avoid deadlocks there should be no more than two IPI interrupts
  94  * pending at the same time.
  95  * Currently this is guaranteed by dividing the IPIs in two groups that have
  96  * each at most one IPI interrupt pending. The first group is protected by the
  97  * smp_ipi_mtx and waits for the completion of the IPI (Only one IPI user
  98  * at a time) The second group uses a single interrupt and a bitmap to avoid
  99  * redundant IPI interrupts.
 100  */
 101
 102 /* Interrupts for local APIC LVT entries other than the timer. */
 103 #define APIC_LOCAL_INTS 240
 104 #define APIC_ERROR_INT  APIC_LOCAL_INTS
 105 #define APIC_THERMAL_INT (APIC_LOCAL_INTS + 1)
 106 #define APIC_CMC_INT    (APIC_LOCAL_INTS + 2)
 107 #define APIC_IPI_INTS   (APIC_LOCAL_INTS + 3)
 108
 109 #define IPI_RENDEZVOUS  (APIC_IPI_INTS)         /* Inter-CPU rendezvous. */
 110 #define IPI_INVLTLB     (APIC_IPI_INTS + 1)     /* TLB Shootdown IPIs */
 111 #define IPI_INVLPG      (APIC_IPI_INTS + 2)
 112 #define IPI_INVLRNG     (APIC_IPI_INTS + 3)
 113 #define IPI_INVLCACHE   (APIC_IPI_INTS + 4)
 114 /* Vector to handle bitmap based IPIs */
 115 #define IPI_BITMAP_VECTOR       (APIC_IPI_INTS + 5)
 116
 117 /* IPIs handled by IPI_BITMAP_VECTOR */
 118 #define IPI_AST         0       /* Generate software trap. */
 119 #define IPI_PREEMPT     1
 120 #define IPI_HARDCLOCK   2
 121 #define IPI_BITMAP_LAST IPI_HARDCLOCK
 122 #define IPI_IS_BITMAPED(x) ((x) <= IPI_BITMAP_LAST)
 123
 124 #define IPI_STOP        (APIC_IPI_INTS + 6)     /* Stop CPU until restarted. */
 125 #define IPI_SUSPEND     (APIC_IPI_INTS + 7)     /* Suspend CPU until restarted. */
 126 #ifdef __i386__
 127 #define IPI_LAZYPMAP    (APIC_IPI_INTS + 8)     /* Lazy pmap release. */
 128 #define IPI_DYN_FIRST   (APIC_IPI_INTS + 9)
 129 #else
 130 #define IPI_DYN_FIRST   (APIC_IPI_INTS + 8)
 131 #endif
 132 #define IPI_DYN_LAST    (253)                   /* IPIs allocated at runtime */
 133
 134 /*
 135  * IPI_STOP_HARD does not need to occupy a slot in the IPI vector space since
 136  * it is delivered using an NMI anyways.
 137  */
 138 #define IPI_NMI_FIRST   254
 139 #define IPI_TRACE       254                     /* Interrupt for tracing. */
 140 #define IPI_STOP_HARD   255                     /* Stop CPU with a NMI. */
 141
 142 /*
 143  * The spurious interrupt can share the priority class with the IPIs since
 144  * it is not a normal interrupt. (Does not use the APIC's interrupt fifo)
 145  */
 146 #define APIC_SPURIOUS_INT 255
 147
 148 #ifndef LOCORE
 149
 150 #define APIC_IPI_DEST_SELF      -1
 151 #define APIC_IPI_DEST_ALL       -2
 152 #define APIC_IPI_DEST_OTHERS    -3
 153
 154 #define APIC_BUS_UNKNOWN        -1
 155 #define APIC_BUS_ISA            0
 156 #define APIC_BUS_EISA           1
 157 #define APIC_BUS_PCI            2
 158 #define APIC_BUS_MAX            APIC_BUS_PCI
 159
 160 #define IRQ_EXTINT              (NUM_IO_INTS + 1)
 161 #define IRQ_NMI                 (NUM_IO_INTS + 2)
 162 #define IRQ_SMI                 (NUM_IO_INTS + 3)
 163 #define IRQ_DISABLED            (NUM_IO_INTS + 4)
 164
 165 /*
 166  * An APIC enumerator is a psuedo bus driver that enumerates APIC's including
 167  * CPU's and I/O APIC's.
 168  */
 169 struct apic_enumerator {
 170         const char *apic_name;
 171         int (*apic_probe)(void);
 172         int (*apic_probe_cpus)(void);
 173         int (*apic_setup_local)(void);
 174         int (*apic_setup_io)(void);
 175         SLIST_ENTRY(apic_enumerator) apic_next;
 176 };
 177
 178 inthand_t
 179         IDTVEC(apic_isr1), IDTVEC(apic_isr2), IDTVEC(apic_isr3),
 180         IDTVEC(apic_isr4), IDTVEC(apic_isr5), IDTVEC(apic_isr6),
 181         IDTVEC(apic_isr7), IDTVEC(cmcint), IDTVEC(errorint),
 182         IDTVEC(spuriousint), IDTVEC(timerint);
 183
 184 extern vm_paddr_t lapic_paddr;
 185 extern int apic_cpuids[];
 186
 187 void    apic_register_enumerator(struct apic_enumerator *enumerator);
 188 void    *ioapic_create(vm_paddr_t addr, int32_t apic_id, int intbase);
 189 int     ioapic_disable_pin(void *cookie, u_int pin);
 190 int     ioapic_get_vector(void *cookie, u_int pin);
 191 void    ioapic_register(void *cookie);
 192 int     ioapic_remap_vector(void *cookie, u_int pin, int vector);
 193 int     ioapic_set_bus(void *cookie, u_int pin, int bus_type);
 194 int     ioapic_set_extint(void *cookie, u_int pin);
 195 int     ioapic_set_nmi(void *cookie, u_int pin);
 196 int     ioapic_set_polarity(void *cookie, u_int pin, enum intr_polarity pol);
 197 int     ioapic_set_triggermode(void *cookie, u_int pin,
 198             enum intr_trigger trigger);
 199 int     ioapic_set_smi(void *cookie, u_int pin);
 200
 201 /*
 202  * Struct containing pointers to APIC functions whose
 203  * implementation is run time selectable.
 204  */
 205 struct apic_ops {
 206         void    (*create)(u_int, int);
 207         void    (*init)(vm_paddr_t);
 208         void    (*xapic_mode)(void);
 209         bool    (*is_x2apic)(void);
 210         void    (*setup)(int);
 211         void    (*dump)(const char *);
 212         void    (*disable)(void);
 213         void    (*eoi)(void);
 214         int     (*id)(void);
 215         int     (*intr_pending)(u_int);
 216         void    (*set_logical_id)(u_int, u_int, u_int);
 217         u_int   (*cpuid)(u_int);
 218
 219         /* Vectors */
 220         u_int   (*alloc_vector)(u_int, u_int);
 221         u_int   (*alloc_vectors)(u_int, u_int *, u_int, u_int);
 222         void    (*enable_vector)(u_int, u_int);
 223         void    (*disable_vector)(u_int, u_int);
 224         void    (*free_vector)(u_int, u_int, u_int);
 225
 226
 227         /* PMC */
 228         int     (*enable_pmc)(void);
 229         void    (*disable_pmc)(void);
 230         void    (*reenable_pmc)(void);
 231
 232         /* CMC */
 233         void    (*enable_cmc)(void);
 234
 235         /* AMD ELVT */
 236         int     (*enable_mca_elvt)(void);
 237
 238         /* IPI */
 239         void    (*ipi_raw)(register_t, u_int);
 240         void    (*ipi_vectored)(u_int, int);
 241         int     (*ipi_wait)(int);
 242         int     (*ipi_alloc)(inthand_t *ipifunc);
 243         void    (*ipi_free)(int vector);
 244
 245         /* LVT */
 246         int     (*set_lvt_mask)(u_int, u_int, u_char);
 247         int     (*set_lvt_mode)(u_int, u_int, u_int32_t);
 248         int     (*set_lvt_polarity)(u_int, u_int, enum intr_polarity);
 249         int     (*set_lvt_triggermode)(u_int, u_int, enum intr_trigger);
 250 };
 251
 252 extern struct apic_ops apic_ops;
 253
 254 static inline void
 255 lapic_create(u_int apic_id, int boot_cpu)
 256 {
 257
 258         apic_ops.create(apic_id, boot_cpu);
 259 }
 260
 261 static inline void
 262 lapic_init(vm_paddr_t addr)
 263 {
 264
 265         apic_ops.init(addr);
 266 }
 267
 268 static inline void
 269 lapic_xapic_mode(void)
 270 {
 271
 272         apic_ops.xapic_mode();
 273 }
 274
 275 static inline bool
 276 lapic_is_x2apic(void)
 277 {
 278
 279         return (apic_ops.is_x2apic());
 280 }
 281
 282 static inline void
 283 lapic_setup(int boot)
 284 {
 285
 286         apic_ops.setup(boot);
 287 }
 288
 289 static inline void
 290 lapic_dump(const char *str)
 291 {
 292
 293         apic_ops.dump(str);
 294 }
 295
 296 static inline void
 297 lapic_disable(void)
 298 {
 299
 300         apic_ops.disable();
 301 }
 302
 303 static inline void
 304 lapic_eoi(void)
 305 {
 306
 307         apic_ops.eoi();
 308 }
 309
 310 static inline int
 311 lapic_id(void)
 312 {
 313
 314         return (apic_ops.id());
 315 }
 316
 317 static inline int
 318 lapic_intr_pending(u_int vector)
 319 {
 320
 321         return (apic_ops.intr_pending(vector));
 322 }
 323
 324 /* XXX: UNUSED */
 325 static inline void
 326 lapic_set_logical_id(u_int apic_id, u_int cluster, u_int cluster_id)
 327 {
 328
 329         apic_ops.set_logical_id(apic_id, cluster, cluster_id);
 330 }
 331
 332 static inline u_int
 333 apic_cpuid(u_int apic_id)
 334 {
 335
 336         return (apic_ops.cpuid(apic_id));
 337 }
 338
 339 static inline u_int
 340 apic_alloc_vector(u_int apic_id, u_int irq)
 341 {
 342
 343         return (apic_ops.alloc_vector(apic_id, irq));
 344 }
 345
 346 static inline u_int
 347 apic_alloc_vectors(u_int apic_id, u_int *irqs, u_int count, u_int align)
 348 {
 349
 350         return (apic_ops.alloc_vectors(apic_id, irqs, count, align));
 351 }
 352
 353 static inline void
 354 apic_enable_vector(u_int apic_id, u_int vector)
 355 {
 356
 357         apic_ops.enable_vector(apic_id, vector);
 358 }
 359
 360 static inline void
 361 apic_disable_vector(u_int apic_id, u_int vector)
 362 {
 363
 364         apic_ops.disable_vector(apic_id, vector);
 365 }
 366
 367 static inline void
 368 apic_free_vector(u_int apic_id, u_int vector, u_int irq)
 369 {
 370
 371         apic_ops.free_vector(apic_id, vector, irq);
 372 }
 373
 374 static inline int
 375 lapic_enable_pmc(void)
 376 {
 377
 378         return (apic_ops.enable_pmc());
 379 }
 380
 381 static inline void
 382 lapic_disable_pmc(void)
 383 {
 384
 385         apic_ops.disable_pmc();
 386 }
 387
 388 static inline void
 389 lapic_reenable_pmc(void)
 390 {
 391
 392         apic_ops.reenable_pmc();
 393 }
 394
 395 static inline void
 396 lapic_enable_cmc(void)
 397 {
 398
 399         apic_ops.enable_cmc();
 400 }
 401
 402 static inline int
 403 lapic_enable_mca_elvt(void)
 404 {
 405
 406         return (apic_ops.enable_mca_elvt());
 407 }
 408
 409 static inline void
 410 lapic_ipi_raw(register_t icrlo, u_int dest)
 411 {
 412
 413         apic_ops.ipi_raw(icrlo, dest);
 414 }
 415
 416 static inline void
 417 lapic_ipi_vectored(u_int vector, int dest)
 418 {
 419
 420         apic_ops.ipi_vectored(vector, dest);
 421 }
 422
 423 static inline int
 424 lapic_ipi_wait(int delay)
 425 {
 426
 427         return (apic_ops.ipi_wait(delay));
 428 }
 429
 430 static inline int
 431 lapic_ipi_alloc(inthand_t *ipifunc)
 432 {
 433
 434         return (apic_ops.ipi_alloc(ipifunc));
 435 }
 436
 437 static inline void
 438 lapic_ipi_free(int vector)
 439 {
 440
 441         return (apic_ops.ipi_free(vector));
 442 }
 443
 444 static inline int
 445 lapic_set_lvt_mask(u_int apic_id, u_int lvt, u_char masked)
 446 {
 447
 448         return (apic_ops.set_lvt_mask(apic_id, lvt, masked));
 449 }
 450
 451 static inline int
 452 lapic_set_lvt_mode(u_int apic_id, u_int lvt, u_int32_t mode)
 453 {
 454
 455         return (apic_ops.set_lvt_mode(apic_id, lvt, mode));
 456 }
 457
 458 static inline int
 459 lapic_set_lvt_polarity(u_int apic_id, u_int lvt, enum intr_polarity pol)
 460 {
 461
 462         return (apic_ops.set_lvt_polarity(apic_id, lvt, pol));
 463 }
 464
 465 static inline int
 466 lapic_set_lvt_triggermode(u_int apic_id, u_int lvt, enum intr_trigger trigger)
 467 {
 468
 469         return (apic_ops.set_lvt_triggermode(apic_id, lvt, trigger));
 470 }
 471
 472 void    lapic_handle_cmc(void);
 473 void    lapic_handle_error(void);
 474 void    lapic_handle_intr(int vector, struct trapframe *frame);
 475 void    lapic_handle_timer(struct trapframe *frame);
 476
 477 extern int x2apic_mode;
 478 extern int lapic_eoi_suppression;
 479
 480 #ifdef _SYS_SYSCTL_H_
 481 SYSCTL_DECL(_hw_apic);
 482 #endif
 483
 484 #endif /* !LOCORE */
 485 #endif /* _X86_APICVAR_H_ */