sys/x86/iommu/intel_drv.c

   1 /*-
   2  * SPDX-License-Identifier: BSD-2-Clause-FreeBSD
   3  *
   4  * Copyright (c) 2013-2015 The FreeBSD Foundation
   5  * All rights reserved.
   6  *
   7  * This software was developed by Konstantin Belousov <kib@FreeBSD.org>
   8  * under sponsorship from the FreeBSD Foundation.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer.
  15  * 2. Redistributions in binary form must reproduce the above copyright
  16  *    notice, this list of conditions and the following disclaimer in the
  17  *    documentation and/or other materials provided with the distribution.
  18  *
  19  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR AND CONTRIBUTORS ``AS IS'' AND
  20  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  21  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  22  * ARE DISCLAIMED. IN NO EVENT SHALL THE AUTHOR OR CONTRIBUTORS BE LIABLE
  23  * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
  24  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS
  25  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)
  26  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  27  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  28  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF
  29  * SUCH DAMAGE.
  30  */
  31
  32 #include <sys/cdefs.h>
  33 __FBSDID("$FreeBSD$");
  34
  35 #include "opt_acpi.h"
  36 #if defined(__amd64__)
  37 #define DEV_APIC
  38 #else
  39 #include "opt_apic.h"
  40 #endif
  41 #include "opt_ddb.h"
  42
  43 #include <sys/param.h>
  44 #include <sys/bus.h>
  45 #include <sys/kernel.h>
  46 #include <sys/lock.h>
  47 #include <sys/malloc.h>
  48 #include <sys/memdesc.h>
  49 #include <sys/module.h>
  50 #include <sys/mutex.h>
  51 #include <sys/rman.h>
  52 #include <sys/rwlock.h>
  53 #include <sys/smp.h>
  54 #include <sys/taskqueue.h>
  55 #include <sys/tree.h>
  56 #include <sys/vmem.h>
  57 #include <machine/bus.h>
  58 #include <machine/pci_cfgreg.h>
  59 #include <contrib/dev/acpica/include/acpi.h>
  60 #include <contrib/dev/acpica/include/accommon.h>
  61 #include <dev/acpica/acpivar.h>
  62 #include <vm/vm.h>
  63 #include <vm/vm_extern.h>
  64 #include <vm/vm_kern.h>
  65 #include <vm/vm_object.h>
  66 #include <vm/vm_page.h>
  67 #include <vm/vm_pager.h>
  68 #include <vm/vm_map.h>
  69 #include <x86/include/busdma_impl.h>
  70 #include <x86/iommu/intel_reg.h>
  71 #include <dev/iommu/busdma_iommu.h>
  72 #include <dev/pci/pcireg.h>
  73 #include <dev/pci/pcivar.h>
  74 #include <x86/iommu/intel_dmar.h>
  75
  76 #ifdef DEV_APIC
  77 #include "pcib_if.h"
  78 #include <machine/intr_machdep.h>
  79 #include <x86/apicreg.h>
  80 #include <x86/apicvar.h>
  81 #endif
  82
  83 #define DMAR_FAULT_IRQ_RID      0
  84 #define DMAR_QI_IRQ_RID         1
  85 #define DMAR_REG_RID            2
  86
  87 static devclass_t dmar_devclass;
  88 static device_t *dmar_devs;
  89 static int dmar_devcnt;
  90
  91 typedef int (*dmar_iter_t)(ACPI_DMAR_HEADER *, void *);
  92
  93 static void
  94 dmar_iterate_tbl(dmar_iter_t iter, void *arg)
  95 {
  96         ACPI_TABLE_DMAR *dmartbl;
  97         ACPI_DMAR_HEADER *dmarh;
  98         char *ptr, *ptrend;
  99         ACPI_STATUS status;
 100
 101         status = AcpiGetTable(ACPI_SIG_DMAR, 1, (ACPI_TABLE_HEADER **)&dmartbl);
 102         if (ACPI_FAILURE(status))
 103                 return;
 104         ptr = (char *)dmartbl + sizeof(*dmartbl);
 105         ptrend = (char *)dmartbl + dmartbl->Header.Length;
 106         for (;;) {
 107                 if (ptr >= ptrend)
 108                         break;
 109                 dmarh = (ACPI_DMAR_HEADER *)ptr;
 110                 if (dmarh->Length <= 0) {
 111                         printf("dmar_identify: corrupted DMAR table, l %d\n",
 112                             dmarh->Length);
 113                         break;
 114                 }
 115                 ptr += dmarh->Length;
 116                 if (!iter(dmarh, arg))
 117                         break;
 118         }
 119         AcpiPutTable((ACPI_TABLE_HEADER *)dmartbl);
 120 }
 121
 122 struct find_iter_args {
 123         int i;
 124         ACPI_DMAR_HARDWARE_UNIT *res;
 125 };
 126
 127 static int
 128 dmar_find_iter(ACPI_DMAR_HEADER *dmarh, void *arg)
 129 {
 130         struct find_iter_args *fia;
 131
 132         if (dmarh->Type != ACPI_DMAR_TYPE_HARDWARE_UNIT)
 133                 return (1);
 134
 135         fia = arg;
 136         if (fia->i == 0) {
 137                 fia->res = (ACPI_DMAR_HARDWARE_UNIT *)dmarh;
 138                 return (0);
 139         }
 140         fia->i--;
 141         return (1);
 142 }
 143
 144 static ACPI_DMAR_HARDWARE_UNIT *
 145 dmar_find_by_index(int idx)
 146 {
 147         struct find_iter_args fia;
 148
 149         fia.i = idx;
 150         fia.res = NULL;
 151         dmar_iterate_tbl(dmar_find_iter, &fia);
 152         return (fia.res);
 153 }
 154
 155 static int
 156 dmar_count_iter(ACPI_DMAR_HEADER *dmarh, void *arg)
 157 {
 158
 159         if (dmarh->Type == ACPI_DMAR_TYPE_HARDWARE_UNIT)
 160                 dmar_devcnt++;
 161         return (1);
 162 }
 163
 164 static int dmar_enable = 0;
 165 static void
 166 dmar_identify(driver_t *driver, device_t parent)
 167 {
 168         ACPI_TABLE_DMAR *dmartbl;
 169         ACPI_DMAR_HARDWARE_UNIT *dmarh;
 170         ACPI_STATUS status;
 171         int i, error;
 172
 173         if (acpi_disabled("dmar"))
 174                 return;
 175         TUNABLE_INT_FETCH("hw.dmar.enable", &dmar_enable);
 176         if (!dmar_enable)
 177                 return;
 178         status = AcpiGetTable(ACPI_SIG_DMAR, 1, (ACPI_TABLE_HEADER **)&dmartbl);
 179         if (ACPI_FAILURE(status))
 180                 return;
 181         haw = dmartbl->Width + 1;
 182         if ((1ULL << (haw + 1)) > BUS_SPACE_MAXADDR)
 183                 dmar_high = BUS_SPACE_MAXADDR;
 184         else
 185                 dmar_high = 1ULL << (haw + 1);
 186         if (bootverbose) {
 187                 printf("DMAR HAW=%d flags=<%b>\n", dmartbl->Width,
 188                     (unsigned)dmartbl->Flags,
 189                     "\020\001INTR_REMAP\002X2APIC_OPT_OUT");
 190         }
 191         AcpiPutTable((ACPI_TABLE_HEADER *)dmartbl);
 192
 193         dmar_iterate_tbl(dmar_count_iter, NULL);
 194         if (dmar_devcnt == 0)
 195                 return;
 196         dmar_devs = malloc(sizeof(device_t) * dmar_devcnt, M_DEVBUF,
 197             M_WAITOK | M_ZERO);
 198         for (i = 0; i < dmar_devcnt; i++) {
 199                 dmarh = dmar_find_by_index(i);
 200                 if (dmarh == NULL) {
 201                         printf("dmar_identify: cannot find HWUNIT %d\n", i);
 202                         continue;
 203                 }
 204                 dmar_devs[i] = BUS_ADD_CHILD(parent, 1, "dmar", i);
 205                 if (dmar_devs[i] == NULL) {
 206                         printf("dmar_identify: cannot create instance %d\n", i);
 207                         continue;
 208                 }
 209                 error = bus_set_resource(dmar_devs[i], SYS_RES_MEMORY,
 210                     DMAR_REG_RID, dmarh->Address, PAGE_SIZE);
 211                 if (error != 0) {
 212                         printf(
 213         "dmar%d: unable to alloc register window at 0x%08jx: error %d\n",
 214                             i, (uintmax_t)dmarh->Address, error);
 215                         device_delete_child(parent, dmar_devs[i]);
 216                         dmar_devs[i] = NULL;
 217                 }
 218         }
 219 }
 220
 221 static int
 222 dmar_probe(device_t dev)
 223 {
 224
 225         if (acpi_get_handle(dev) != NULL)
 226                 return (ENXIO);
 227         device_set_desc(dev, "DMA remap");
 228         return (BUS_PROBE_NOWILDCARD);
 229 }
 230
 231 static void
 232 dmar_release_intr(device_t dev, struct dmar_unit *unit, int idx)
 233 {
 234         struct dmar_msi_data *dmd;
 235
 236         dmd = &unit->intrs[idx];
 237         if (dmd->irq == -1)
 238                 return;
 239         bus_teardown_intr(dev, dmd->irq_res, dmd->intr_handle);
 240         bus_release_resource(dev, SYS_RES_IRQ, dmd->irq_rid, dmd->irq_res);
 241         bus_delete_resource(dev, SYS_RES_IRQ, dmd->irq_rid);
 242         PCIB_RELEASE_MSIX(device_get_parent(device_get_parent(dev)),
 243             dev, dmd->irq);
 244         dmd->irq = -1;
 245 }
 246
 247 static void
 248 dmar_release_resources(device_t dev, struct dmar_unit *unit)
 249 {
 250         int i;
 251
 252         iommu_fini_busdma(&unit->iommu);
 253         dmar_fini_irt(unit);
 254         dmar_fini_qi(unit);
 255         dmar_fini_fault_log(unit);
 256         for (i = 0; i < DMAR_INTR_TOTAL; i++)
 257                 dmar_release_intr(dev, unit, i);
 258         if (unit->regs != NULL) {
 259                 bus_deactivate_resource(dev, SYS_RES_MEMORY, unit->reg_rid,
 260                     unit->regs);
 261                 bus_release_resource(dev, SYS_RES_MEMORY, unit->reg_rid,
 262                     unit->regs);
 263                 unit->regs = NULL;
 264         }
 265         if (unit->domids != NULL) {
 266                 delete_unrhdr(unit->domids);
 267                 unit->domids = NULL;
 268         }
 269         if (unit->ctx_obj != NULL) {
 270                 vm_object_deallocate(unit->ctx_obj);
 271                 unit->ctx_obj = NULL;
 272         }
 273 }
 274
 275 static int
 276 dmar_alloc_irq(device_t dev, struct dmar_unit *unit, int idx)
 277 {
 278         device_t pcib;
 279         struct dmar_msi_data *dmd;
 280         uint64_t msi_addr;
 281         uint32_t msi_data;
 282         int error;
 283
 284         dmd = &unit->intrs[idx];
 285         pcib = device_get_parent(device_get_parent(dev)); /* Really not pcib */
 286         error = PCIB_ALLOC_MSIX(pcib, dev, &dmd->irq);
 287         if (error != 0) {
 288                 device_printf(dev, "cannot allocate %s interrupt, %d\n",
 289                     dmd->name, error);
 290                 goto err1;
 291         }
 292         error = bus_set_resource(dev, SYS_RES_IRQ, dmd->irq_rid,
 293             dmd->irq, 1);
 294         if (error != 0) {
 295                 device_printf(dev, "cannot set %s interrupt resource, %d\n",
 296                     dmd->name, error);
 297                 goto err2;
 298         }
 299         dmd->irq_res = bus_alloc_resource_any(dev, SYS_RES_IRQ,
 300             &dmd->irq_rid, RF_ACTIVE);
 301         if (dmd->irq_res == NULL) {
 302                 device_printf(dev,
 303                     "cannot allocate resource for %s interrupt\n", dmd->name);
 304                 error = ENXIO;
 305                 goto err3;
 306         }
 307         error = bus_setup_intr(dev, dmd->irq_res, INTR_TYPE_MISC,
 308             dmd->handler, NULL, unit, &dmd->intr_handle);
 309         if (error != 0) {
 310                 device_printf(dev, "cannot setup %s interrupt, %d\n",
 311                     dmd->name, error);
 312                 goto err4;
 313         }
 314         bus_describe_intr(dev, dmd->irq_res, dmd->intr_handle, "%s", dmd->name);
 315         error = PCIB_MAP_MSI(pcib, dev, dmd->irq, &msi_addr, &msi_data);
 316         if (error != 0) {
 317                 device_printf(dev, "cannot map %s interrupt, %d\n",
 318                     dmd->name, error);
 319                 goto err5;
 320         }
 321         dmar_write4(unit, dmd->msi_data_reg, msi_data);
 322         dmar_write4(unit, dmd->msi_addr_reg, msi_addr);
 323         /* Only for xAPIC mode */
 324         dmar_write4(unit, dmd->msi_uaddr_reg, msi_addr >> 32);
 325         return (0);
 326
 327 err5:
 328         bus_teardown_intr(dev, dmd->irq_res, dmd->intr_handle);
 329 err4:
 330         bus_release_resource(dev, SYS_RES_IRQ, dmd->irq_rid, dmd->irq_res);
 331 err3:
 332         bus_delete_resource(dev, SYS_RES_IRQ, dmd->irq_rid);
 333 err2:
 334         PCIB_RELEASE_MSIX(pcib, dev, dmd->irq);
 335         dmd->irq = -1;
 336 err1:
 337         return (error);
 338 }
 339
 340 #ifdef DEV_APIC
 341 static int
 342 dmar_remap_intr(device_t dev, device_t child, u_int irq)
 343 {
 344         struct dmar_unit *unit;
 345         struct dmar_msi_data *dmd;
 346         uint64_t msi_addr;
 347         uint32_t msi_data;
 348         int i, error;
 349
 350         unit = device_get_softc(dev);
 351         for (i = 0; i < DMAR_INTR_TOTAL; i++) {
 352                 dmd = &unit->intrs[i];
 353                 if (irq == dmd->irq) {
 354                         error = PCIB_MAP_MSI(device_get_parent(
 355                             device_get_parent(dev)),
 356                             dev, irq, &msi_addr, &msi_data);
 357                         if (error != 0)
 358                                 return (error);
 359                         DMAR_LOCK(unit);
 360                         (dmd->disable_intr)(unit);
 361                         dmar_write4(unit, dmd->msi_data_reg, msi_data);
 362                         dmar_write4(unit, dmd->msi_addr_reg, msi_addr);
 363                         dmar_write4(unit, dmd->msi_uaddr_reg, msi_addr >> 32);
 364                         (dmd->enable_intr)(unit);
 365                         DMAR_UNLOCK(unit);
 366                         return (0);
 367                 }
 368         }
 369         return (ENOENT);
 370 }
 371 #endif
 372
 373 static void
 374 dmar_print_caps(device_t dev, struct dmar_unit *unit,
 375     ACPI_DMAR_HARDWARE_UNIT *dmaru)
 376 {
 377         uint32_t caphi, ecaphi;
 378
 379         device_printf(dev, "regs@0x%08jx, ver=%d.%d, seg=%d, flags=<%b>\n",
 380             (uintmax_t)dmaru->Address, DMAR_MAJOR_VER(unit->hw_ver),
 381             DMAR_MINOR_VER(unit->hw_ver), dmaru->Segment,
 382             dmaru->Flags, "\020\001INCLUDE_ALL_PCI");
 383         caphi = unit->hw_cap >> 32;
 384         device_printf(dev, "cap=%b,", (u_int)unit->hw_cap,
 385             "\020\004AFL\005WBF\006PLMR\007PHMR\010CM\027ZLR\030ISOCH");
 386         printf("%b, ", caphi, "\020\010PSI\027DWD\030DRD\031FL1GP\034PSI");
 387         printf("ndoms=%d, sagaw=%d, mgaw=%d, fro=%d, nfr=%d, superp=%d",
 388             DMAR_CAP_ND(unit->hw_cap), DMAR_CAP_SAGAW(unit->hw_cap),
 389             DMAR_CAP_MGAW(unit->hw_cap), DMAR_CAP_FRO(unit->hw_cap),
 390             DMAR_CAP_NFR(unit->hw_cap), DMAR_CAP_SPS(unit->hw_cap));
 391         if ((unit->hw_cap & DMAR_CAP_PSI) != 0)
 392                 printf(", mamv=%d", DMAR_CAP_MAMV(unit->hw_cap));
 393         printf("\n");
 394         ecaphi = unit->hw_ecap >> 32;
 395         device_printf(dev, "ecap=%b,", (u_int)unit->hw_ecap,
 396             "\020\001C\002QI\003DI\004IR\005EIM\007PT\010SC\031ECS\032MTS"
 397             "\033NEST\034DIS\035PASID\036PRS\037ERS\040SRS");
 398         printf("%b, ", ecaphi, "\020\002NWFS\003EAFS");
 399         printf("mhmw=%d, iro=%d\n", DMAR_ECAP_MHMV(unit->hw_ecap),
 400             DMAR_ECAP_IRO(unit->hw_ecap));
 401 }
 402
 403 static int
 404 dmar_attach(device_t dev)
 405 {
 406         struct dmar_unit *unit;
 407         ACPI_DMAR_HARDWARE_UNIT *dmaru;
 408         uint64_t timeout;
 409         int i, error;
 410
 411         unit = device_get_softc(dev);
 412         unit->dev = dev;
 413         unit->iommu.unit = device_get_unit(dev);
 414         dmaru = dmar_find_by_index(unit->iommu.unit);
 415         if (dmaru == NULL)
 416                 return (EINVAL);
 417         unit->segment = dmaru->Segment;
 418         unit->base = dmaru->Address;
 419         unit->reg_rid = DMAR_REG_RID;
 420         unit->regs = bus_alloc_resource_any(dev, SYS_RES_MEMORY,
 421             &unit->reg_rid, RF_ACTIVE);
 422         if (unit->regs == NULL) {
 423                 device_printf(dev, "cannot allocate register window\n");
 424                 return (ENOMEM);
 425         }
 426         unit->hw_ver = dmar_read4(unit, DMAR_VER_REG);
 427         unit->hw_cap = dmar_read8(unit, DMAR_CAP_REG);
 428         unit->hw_ecap = dmar_read8(unit, DMAR_ECAP_REG);
 429         if (bootverbose)
 430                 dmar_print_caps(dev, unit, dmaru);
 431         dmar_quirks_post_ident(unit);
 432
 433         timeout = dmar_get_timeout();
 434         TUNABLE_UINT64_FETCH("hw.dmar.timeout", &timeout);
 435         dmar_update_timeout(timeout);
 436
 437         for (i = 0; i < DMAR_INTR_TOTAL; i++)
 438                 unit->intrs[i].irq = -1;
 439
 440         unit->intrs[DMAR_INTR_FAULT].name = "fault";
 441         unit->intrs[DMAR_INTR_FAULT].irq_rid = DMAR_FAULT_IRQ_RID;
 442         unit->intrs[DMAR_INTR_FAULT].handler = dmar_fault_intr;
 443         unit->intrs[DMAR_INTR_FAULT].msi_data_reg = DMAR_FEDATA_REG;
 444         unit->intrs[DMAR_INTR_FAULT].msi_addr_reg = DMAR_FEADDR_REG;
 445         unit->intrs[DMAR_INTR_FAULT].msi_uaddr_reg = DMAR_FEUADDR_REG;
 446         unit->intrs[DMAR_INTR_FAULT].enable_intr = dmar_enable_fault_intr;
 447         unit->intrs[DMAR_INTR_FAULT].disable_intr = dmar_disable_fault_intr;
 448         error = dmar_alloc_irq(dev, unit, DMAR_INTR_FAULT);
 449         if (error != 0) {
 450                 dmar_release_resources(dev, unit);
 451                 return (error);
 452         }
 453         if (DMAR_HAS_QI(unit)) {
 454                 unit->intrs[DMAR_INTR_QI].name = "qi";
 455                 unit->intrs[DMAR_INTR_QI].irq_rid = DMAR_QI_IRQ_RID;
 456                 unit->intrs[DMAR_INTR_QI].handler = dmar_qi_intr;
 457                 unit->intrs[DMAR_INTR_QI].msi_data_reg = DMAR_IEDATA_REG;
 458                 unit->intrs[DMAR_INTR_QI].msi_addr_reg = DMAR_IEADDR_REG;
 459                 unit->intrs[DMAR_INTR_QI].msi_uaddr_reg = DMAR_IEUADDR_REG;
 460                 unit->intrs[DMAR_INTR_QI].enable_intr = dmar_enable_qi_intr;
 461                 unit->intrs[DMAR_INTR_QI].disable_intr = dmar_disable_qi_intr;
 462                 error = dmar_alloc_irq(dev, unit, DMAR_INTR_QI);
 463                 if (error != 0) {
 464                         dmar_release_resources(dev, unit);
 465                         return (error);
 466                 }
 467         }
 468
 469         mtx_init(&unit->iommu.lock, "dmarhw", NULL, MTX_DEF);
 470         unit->domids = new_unrhdr(0, dmar_nd2mask(DMAR_CAP_ND(unit->hw_cap)),
 471             &unit->iommu.lock);
 472         LIST_INIT(&unit->domains);
 473
 474         /*
 475          * 9.2 "Context Entry":
 476          * When Caching Mode (CM) field is reported as Set, the
 477          * domain-id value of zero is architecturally reserved.
 478          * Software must not use domain-id value of zero
 479          * when CM is Set.
 480          */
 481         if ((unit->hw_cap & DMAR_CAP_CM) != 0)
 482                 alloc_unr_specific(unit->domids, 0);
 483
 484         unit->ctx_obj = vm_pager_allocate(OBJT_PHYS, NULL, IDX_TO_OFF(1 +
 485             DMAR_CTX_CNT), 0, 0, NULL);
 486
 487         /*
 488          * Allocate and load the root entry table pointer.  Enable the
 489          * address translation after the required invalidations are
 490          * done.
 491          */
 492         dmar_pgalloc(unit->ctx_obj, 0, IOMMU_PGF_WAITOK | IOMMU_PGF_ZERO);
 493         DMAR_LOCK(unit);
 494         error = dmar_load_root_entry_ptr(unit);
 495         if (error != 0) {
 496                 DMAR_UNLOCK(unit);
 497                 dmar_release_resources(dev, unit);
 498                 return (error);
 499         }
 500         error = dmar_inv_ctx_glob(unit);
 501         if (error != 0) {
 502                 DMAR_UNLOCK(unit);
 503                 dmar_release_resources(dev, unit);
 504                 return (error);
 505         }
 506         if ((unit->hw_ecap & DMAR_ECAP_DI) != 0) {
 507                 error = dmar_inv_iotlb_glob(unit);
 508                 if (error != 0) {
 509                         DMAR_UNLOCK(unit);
 510                         dmar_release_resources(dev, unit);
 511                         return (error);
 512                 }
 513         }
 514
 515         DMAR_UNLOCK(unit);
 516         error = dmar_init_fault_log(unit);
 517         if (error != 0) {
 518                 dmar_release_resources(dev, unit);
 519                 return (error);
 520         }
 521         error = dmar_init_qi(unit);
 522         if (error != 0) {
 523                 dmar_release_resources(dev, unit);
 524                 return (error);
 525         }
 526         error = dmar_init_irt(unit);
 527         if (error != 0) {
 528                 dmar_release_resources(dev, unit);
 529                 return (error);
 530         }
 531         error = iommu_init_busdma(&unit->iommu);
 532         if (error != 0) {
 533                 dmar_release_resources(dev, unit);
 534                 return (error);
 535         }
 536
 537 #ifdef NOTYET
 538         DMAR_LOCK(unit);
 539         error = dmar_enable_translation(unit);
 540         if (error != 0) {
 541                 DMAR_UNLOCK(unit);
 542                 dmar_release_resources(dev, unit);
 543                 return (error);
 544         }
 545         DMAR_UNLOCK(unit);
 546 #endif
 547
 548         return (0);
 549 }
 550
 551 static int
 552 dmar_detach(device_t dev)
 553 {
 554
 555         return (EBUSY);
 556 }
 557
 558 static int
 559 dmar_suspend(device_t dev)
 560 {
 561
 562         return (0);
 563 }
 564
 565 static int
 566 dmar_resume(device_t dev)
 567 {
 568
 569         /* XXXKIB */
 570         return (0);
 571 }
 572
 573 static device_method_t dmar_methods[] = {
 574         DEVMETHOD(device_identify, dmar_identify),
 575         DEVMETHOD(device_probe, dmar_probe),
 576         DEVMETHOD(device_attach, dmar_attach),
 577         DEVMETHOD(device_detach, dmar_detach),
 578         DEVMETHOD(device_suspend, dmar_suspend),
 579         DEVMETHOD(device_resume, dmar_resume),
 580 #ifdef DEV_APIC
 581         DEVMETHOD(bus_remap_intr, dmar_remap_intr),
 582 #endif
 583         DEVMETHOD_END
 584 };
 585
 586 static driver_t dmar_driver = {
 587         "dmar",
 588         dmar_methods,
 589         sizeof(struct dmar_unit),
 590 };
 591
 592 DRIVER_MODULE(dmar, acpi, dmar_driver, dmar_devclass, 0, 0);
 593 MODULE_DEPEND(dmar, acpi, 1, 1, 1);
 594
 595 void
 596 iommu_set_buswide_ctx(struct iommu_unit *unit, u_int busno)
 597 {
 598
 599         MPASS(busno <= PCI_BUSMAX);
 600         IOMMU_LOCK(unit);
 601         unit->buswide_ctxs[busno / NBBY / sizeof(uint32_t)] |=
 602             1 << (busno % (NBBY * sizeof(uint32_t)));
 603         IOMMU_UNLOCK(unit);
 604 }
 605
 606 bool
 607 iommu_is_buswide_ctx(struct iommu_unit *unit, u_int busno)
 608 {
 609
 610         MPASS(busno <= PCI_BUSMAX);
 611         return ((unit->buswide_ctxs[busno / NBBY / sizeof(uint32_t)] &
 612             (1U << (busno % (NBBY * sizeof(uint32_t))))) != 0);
 613 }
 614
 615 static void
 616 dmar_print_path(int busno, int depth, const ACPI_DMAR_PCI_PATH *path)
 617 {
 618         int i;
 619
 620         printf("[%d, ", busno);
 621         for (i = 0; i < depth; i++) {
 622                 if (i != 0)
 623                         printf(", ");
 624                 printf("(%d, %d)", path[i].Device, path[i].Function);
 625         }
 626         printf("]");
 627 }
 628
 629 int
 630 dmar_dev_depth(device_t child)
 631 {
 632         devclass_t pci_class;
 633         device_t bus, pcib;
 634         int depth;
 635
 636         pci_class = devclass_find("pci");
 637         for (depth = 1; ; depth++) {
 638                 bus = device_get_parent(child);
 639                 pcib = device_get_parent(bus);
 640                 if (device_get_devclass(device_get_parent(pcib)) !=
 641                     pci_class)
 642                         return (depth);
 643                 child = pcib;
 644         }
 645 }
 646
 647 void
 648 dmar_dev_path(device_t child, int *busno, void *path1, int depth)
 649 {
 650         devclass_t pci_class;
 651         device_t bus, pcib;
 652         ACPI_DMAR_PCI_PATH *path;
 653
 654         pci_class = devclass_find("pci");
 655         path = path1;
 656         for (depth--; depth != -1; depth--) {
 657                 path[depth].Device = pci_get_slot(child);
 658                 path[depth].Function = pci_get_function(child);
 659                 bus = device_get_parent(child);
 660                 pcib = device_get_parent(bus);
 661                 if (device_get_devclass(device_get_parent(pcib)) !=
 662                     pci_class) {
 663                         /* reached a host bridge */
 664                         *busno = pcib_get_bus(bus);
 665                         return;
 666                 }
 667                 child = pcib;
 668         }
 669         panic("wrong depth");
 670 }
 671
 672 static int
 673 dmar_match_pathes(int busno1, const ACPI_DMAR_PCI_PATH *path1, int depth1,
 674     int busno2, const ACPI_DMAR_PCI_PATH *path2, int depth2,
 675     enum AcpiDmarScopeType scope_type)
 676 {
 677         int i, depth;
 678
 679         if (busno1 != busno2)
 680                 return (0);
 681         if (scope_type == ACPI_DMAR_SCOPE_TYPE_ENDPOINT && depth1 != depth2)
 682                 return (0);
 683         depth = depth1;
 684         if (depth2 < depth)
 685                 depth = depth2;
 686         for (i = 0; i < depth; i++) {
 687                 if (path1[i].Device != path2[i].Device ||
 688                     path1[i].Function != path2[i].Function)
 689                         return (0);
 690         }
 691         return (1);
 692 }
 693
 694 static int
 695 dmar_match_devscope(ACPI_DMAR_DEVICE_SCOPE *devscope, int dev_busno,
 696     const ACPI_DMAR_PCI_PATH *dev_path, int dev_path_len)
 697 {
 698         ACPI_DMAR_PCI_PATH *path;
 699         int path_len;
 700
 701         if (devscope->Length < sizeof(*devscope)) {
 702                 printf("dmar_match_devscope: corrupted DMAR table, dl %d\n",
 703                     devscope->Length);
 704                 return (-1);
 705         }
 706         if (devscope->EntryType != ACPI_DMAR_SCOPE_TYPE_ENDPOINT &&
 707             devscope->EntryType != ACPI_DMAR_SCOPE_TYPE_BRIDGE)
 708                 return (0);
 709         path_len = devscope->Length - sizeof(*devscope);
 710         if (path_len % 2 != 0) {
 711                 printf("dmar_match_devscope: corrupted DMAR table, dl %d\n",
 712                     devscope->Length);
 713                 return (-1);
 714         }
 715         path_len /= 2;
 716         path = (ACPI_DMAR_PCI_PATH *)(devscope + 1);
 717         if (path_len == 0) {
 718                 printf("dmar_match_devscope: corrupted DMAR table, dl %d\n",
 719                     devscope->Length);
 720                 return (-1);
 721         }
 722
 723         return (dmar_match_pathes(devscope->Bus, path, path_len, dev_busno,
 724             dev_path, dev_path_len, devscope->EntryType));
 725 }
 726
 727 static bool
 728 dmar_match_by_path(struct dmar_unit *unit, int dev_domain, int dev_busno,
 729     const ACPI_DMAR_PCI_PATH *dev_path, int dev_path_len, const char **banner)
 730 {
 731         ACPI_DMAR_HARDWARE_UNIT *dmarh;
 732         ACPI_DMAR_DEVICE_SCOPE *devscope;
 733         char *ptr, *ptrend;
 734         int match;
 735
 736         dmarh = dmar_find_by_index(unit->iommu.unit);
 737         if (dmarh == NULL)
 738                 return (false);
 739         if (dmarh->Segment != dev_domain)
 740                 return (false);
 741         if ((dmarh->Flags & ACPI_DMAR_INCLUDE_ALL) != 0) {
 742                 if (banner != NULL)
 743                         *banner = "INCLUDE_ALL";
 744                 return (true);
 745         }
 746         ptr = (char *)dmarh + sizeof(*dmarh);
 747         ptrend = (char *)dmarh + dmarh->Header.Length;
 748         while (ptr < ptrend) {
 749                 devscope = (ACPI_DMAR_DEVICE_SCOPE *)ptr;
 750                 ptr += devscope->Length;
 751                 match = dmar_match_devscope(devscope, dev_busno, dev_path,
 752                     dev_path_len);
 753                 if (match == -1)
 754                         return (false);
 755                 if (match == 1) {
 756                         if (banner != NULL)
 757                                 *banner = "specific match";
 758                         return (true);
 759                 }
 760         }
 761         return (false);
 762 }
 763
 764 static struct dmar_unit *
 765 dmar_find_by_scope(int dev_domain, int dev_busno,
 766     const ACPI_DMAR_PCI_PATH *dev_path, int dev_path_len)
 767 {
 768         struct dmar_unit *unit;
 769         int i;
 770
 771         for (i = 0; i < dmar_devcnt; i++) {
 772                 if (dmar_devs[i] == NULL)
 773                         continue;
 774                 unit = device_get_softc(dmar_devs[i]);
 775                 if (dmar_match_by_path(unit, dev_domain, dev_busno, dev_path,
 776                     dev_path_len, NULL))
 777                         return (unit);
 778         }
 779         return (NULL);
 780 }
 781
 782 struct dmar_unit *
 783 dmar_find(device_t dev, bool verbose)
 784 {
 785         device_t dmar_dev;
 786         struct dmar_unit *unit;
 787         const char *banner;
 788         int i, dev_domain, dev_busno, dev_path_len;
 789
 790         /*
 791          * This function can only handle PCI(e) devices.
 792          */
 793         if (device_get_devclass(device_get_parent(dev)) !=
 794             devclass_find("pci"))
 795                 return (NULL);
 796
 797         dmar_dev = NULL;
 798         dev_domain = pci_get_domain(dev);
 799         dev_path_len = dmar_dev_depth(dev);
 800         ACPI_DMAR_PCI_PATH dev_path[dev_path_len];
 801         dmar_dev_path(dev, &dev_busno, dev_path, dev_path_len);
 802         banner = "";
 803
 804         for (i = 0; i < dmar_devcnt; i++) {
 805                 if (dmar_devs[i] == NULL)
 806                         continue;
 807                 unit = device_get_softc(dmar_devs[i]);
 808                 if (dmar_match_by_path(unit, dev_domain, dev_busno,
 809                     dev_path, dev_path_len, &banner))
 810                         break;
 811         }
 812         if (i == dmar_devcnt)
 813                 return (NULL);
 814
 815         if (verbose) {
 816                 device_printf(dev, "pci%d:%d:%d:%d matched dmar%d by %s",
 817                     dev_domain, pci_get_bus(dev), pci_get_slot(dev),
 818                     pci_get_function(dev), unit->iommu.unit, banner);
 819                 printf(" scope path ");
 820                 dmar_print_path(dev_busno, dev_path_len, dev_path);
 821                 printf("\n");
 822         }
 823         return (unit);
 824 }
 825
 826 static struct dmar_unit *
 827 dmar_find_nonpci(u_int id, u_int entry_type, uint16_t *rid)
 828 {
 829         device_t dmar_dev;
 830         struct dmar_unit *unit;
 831         ACPI_DMAR_HARDWARE_UNIT *dmarh;
 832         ACPI_DMAR_DEVICE_SCOPE *devscope;
 833         ACPI_DMAR_PCI_PATH *path;
 834         char *ptr, *ptrend;
 835 #ifdef DEV_APIC
 836         int error;
 837 #endif
 838         int i;
 839
 840         for (i = 0; i < dmar_devcnt; i++) {
 841                 dmar_dev = dmar_devs[i];
 842                 if (dmar_dev == NULL)
 843                         continue;
 844                 unit = (struct dmar_unit *)device_get_softc(dmar_dev);
 845                 dmarh = dmar_find_by_index(i);
 846                 if (dmarh == NULL)
 847                         continue;
 848                 ptr = (char *)dmarh + sizeof(*dmarh);
 849                 ptrend = (char *)dmarh + dmarh->Header.Length;
 850                 for (;;) {
 851                         if (ptr >= ptrend)
 852                                 break;
 853                         devscope = (ACPI_DMAR_DEVICE_SCOPE *)ptr;
 854                         ptr += devscope->Length;
 855                         if (devscope->EntryType != entry_type)
 856                                 continue;
 857                         if (devscope->EnumerationId != id)
 858                                 continue;
 859 #ifdef DEV_APIC
 860                         if (entry_type == ACPI_DMAR_SCOPE_TYPE_IOAPIC) {
 861                                 error = ioapic_get_rid(id, rid);
 862                                 /*
 863                                  * If our IOAPIC has PCI bindings then
 864                                  * use the PCI device rid.
 865                                  */
 866                                 if (error == 0)
 867                                         return (unit);
 868                         }
 869 #endif
 870                         if (devscope->Length - sizeof(ACPI_DMAR_DEVICE_SCOPE)
 871                             == 2) {
 872                                 if (rid != NULL) {
 873                                         path = (ACPI_DMAR_PCI_PATH *)
 874                                             (devscope + 1);
 875                                         *rid = PCI_RID(devscope->Bus,
 876                                             path->Device, path->Function);
 877                                 }
 878                                 return (unit);
 879                         }
 880                         printf(
 881                            "dmar_find_nonpci: id %d type %d path length != 2\n",
 882                             id, entry_type);
 883                         break;
 884                 }
 885         }
 886         return (NULL);
 887 }
 888
 889
 890 struct dmar_unit *
 891 dmar_find_hpet(device_t dev, uint16_t *rid)
 892 {
 893
 894         return (dmar_find_nonpci(hpet_get_uid(dev), ACPI_DMAR_SCOPE_TYPE_HPET,
 895             rid));
 896 }
 897
 898 struct dmar_unit *
 899 dmar_find_ioapic(u_int apic_id, uint16_t *rid)
 900 {
 901
 902         return (dmar_find_nonpci(apic_id, ACPI_DMAR_SCOPE_TYPE_IOAPIC, rid));
 903 }
 904
 905 struct rmrr_iter_args {
 906         struct dmar_domain *domain;
 907         int dev_domain;
 908         int dev_busno;
 909         const ACPI_DMAR_PCI_PATH *dev_path;
 910         int dev_path_len;
 911         struct iommu_map_entries_tailq *rmrr_entries;
 912 };
 913
 914 static int
 915 dmar_rmrr_iter(ACPI_DMAR_HEADER *dmarh, void *arg)
 916 {
 917         struct rmrr_iter_args *ria;
 918         ACPI_DMAR_RESERVED_MEMORY *resmem;
 919         ACPI_DMAR_DEVICE_SCOPE *devscope;
 920         struct iommu_map_entry *entry;
 921         char *ptr, *ptrend;
 922         int match;
 923
 924         if (dmarh->Type != ACPI_DMAR_TYPE_RESERVED_MEMORY)
 925                 return (1);
 926
 927         ria = arg;
 928         resmem = (ACPI_DMAR_RESERVED_MEMORY *)dmarh;
 929         if (resmem->Segment != ria->dev_domain)
 930                 return (1);
 931
 932         ptr = (char *)resmem + sizeof(*resmem);
 933         ptrend = (char *)resmem + resmem->Header.Length;
 934         for (;;) {
 935                 if (ptr >= ptrend)
 936                         break;
 937                 devscope = (ACPI_DMAR_DEVICE_SCOPE *)ptr;
 938                 ptr += devscope->Length;
 939                 match = dmar_match_devscope(devscope, ria->dev_busno,
 940                     ria->dev_path, ria->dev_path_len);
 941                 if (match == 1) {
 942                         entry = iommu_gas_alloc_entry(
 943                             (struct iommu_domain *)ria->domain,
 944                             IOMMU_PGF_WAITOK);
 945                         entry->start = resmem->BaseAddress;
 946                         /* The RMRR entry end address is inclusive. */
 947                         entry->end = resmem->EndAddress;
 948                         TAILQ_INSERT_TAIL(ria->rmrr_entries, entry,
 949                             unroll_link);
 950                 }
 951         }
 952
 953         return (1);
 954 }
 955
 956 void
 957 dmar_dev_parse_rmrr(struct dmar_domain *domain, int dev_domain, int dev_busno,
 958     const void *dev_path, int dev_path_len,
 959     struct iommu_map_entries_tailq *rmrr_entries)
 960 {
 961         struct rmrr_iter_args ria;
 962
 963         ria.domain = domain;
 964         ria.dev_domain = dev_domain;
 965         ria.dev_busno = dev_busno;
 966         ria.dev_path = (const ACPI_DMAR_PCI_PATH *)dev_path;
 967         ria.dev_path_len = dev_path_len;
 968         ria.rmrr_entries = rmrr_entries;
 969         dmar_iterate_tbl(dmar_rmrr_iter, &ria);
 970 }
 971
 972 struct inst_rmrr_iter_args {
 973         struct dmar_unit *dmar;
 974 };
 975
 976 static device_t
 977 dmar_path_dev(int segment, int path_len, int busno,
 978     const ACPI_DMAR_PCI_PATH *path, uint16_t *rid)
 979 {
 980         device_t dev;
 981         int i;
 982
 983         dev = NULL;
 984         for (i = 0; i < path_len; i++) {
 985                 dev = pci_find_dbsf(segment, busno, path->Device,
 986                     path->Function);
 987                 if (i != path_len - 1) {
 988                         busno = pci_cfgregread(busno, path->Device,
 989                             path->Function, PCIR_SECBUS_1, 1);
 990                         path++;
 991                 }
 992         }
 993         *rid = PCI_RID(busno, path->Device, path->Function);
 994         return (dev);
 995 }
 996
 997 static int
 998 dmar_inst_rmrr_iter(ACPI_DMAR_HEADER *dmarh, void *arg)
 999 {
1000         const ACPI_DMAR_RESERVED_MEMORY *resmem;
1001         const ACPI_DMAR_DEVICE_SCOPE *devscope;
1002         struct inst_rmrr_iter_args *iria;
1003         const char *ptr, *ptrend;
1004         device_t dev;
1005         struct dmar_unit *unit;
1006         int dev_path_len;
1007         uint16_t rid;
1008
1009         iria = arg;
1010
1011         if (dmarh->Type != ACPI_DMAR_TYPE_RESERVED_MEMORY)
1012                 return (1);
1013
1014         resmem = (ACPI_DMAR_RESERVED_MEMORY *)dmarh;
1015         if (resmem->Segment != iria->dmar->segment)
1016                 return (1);
1017
1018         ptr = (const char *)resmem + sizeof(*resmem);
1019         ptrend = (const char *)resmem + resmem->Header.Length;
1020         for (;;) {
1021                 if (ptr >= ptrend)
1022                         break;
1023                 devscope = (const ACPI_DMAR_DEVICE_SCOPE *)ptr;
1024                 ptr += devscope->Length;
1025                 /* XXXKIB bridge */
1026                 if (devscope->EntryType != ACPI_DMAR_SCOPE_TYPE_ENDPOINT)
1027                         continue;
1028                 rid = 0;
1029                 dev_path_len = (devscope->Length -
1030                     sizeof(ACPI_DMAR_DEVICE_SCOPE)) / 2;
1031                 dev = dmar_path_dev(resmem->Segment, dev_path_len,
1032                     devscope->Bus,
1033                     (const ACPI_DMAR_PCI_PATH *)(devscope + 1), &rid);
1034                 if (dev == NULL) {
1035                         if (bootverbose) {
1036                                 printf("dmar%d no dev found for RMRR "
1037                                     "[%#jx, %#jx] rid %#x scope path ",
1038                                      iria->dmar->iommu.unit,
1039                                      (uintmax_t)resmem->BaseAddress,
1040                                      (uintmax_t)resmem->EndAddress,
1041                                      rid);
1042                                 dmar_print_path(devscope->Bus, dev_path_len,
1043                                     (const ACPI_DMAR_PCI_PATH *)(devscope + 1));
1044                                 printf("\n");
1045                         }
1046                         unit = dmar_find_by_scope(resmem->Segment,
1047                             devscope->Bus,
1048                             (const ACPI_DMAR_PCI_PATH *)(devscope + 1),
1049                             dev_path_len);
1050                         if (iria->dmar != unit)
1051                                 continue;
1052                         dmar_get_ctx_for_devpath(iria->dmar, rid,
1053                             resmem->Segment, devscope->Bus,
1054                             (const ACPI_DMAR_PCI_PATH *)(devscope + 1),
1055                             dev_path_len, false, true);
1056                 } else {
1057                         unit = dmar_find(dev, false);
1058                         if (iria->dmar != unit)
1059                                 continue;
1060                         iommu_instantiate_ctx(&(iria)->dmar->iommu,
1061                             dev, true);
1062                 }
1063         }
1064
1065         return (1);
1066
1067 }
1068
1069 /*
1070  * Pre-create all contexts for the DMAR which have RMRR entries.
1071  */
1072 int
1073 dmar_instantiate_rmrr_ctxs(struct iommu_unit *unit)
1074 {
1075         struct dmar_unit *dmar;
1076         struct inst_rmrr_iter_args iria;
1077         int error;
1078
1079         dmar = (struct dmar_unit *)unit;
1080
1081         if (!dmar_barrier_enter(dmar, DMAR_BARRIER_RMRR))
1082                 return (0);
1083
1084         error = 0;
1085         iria.dmar = dmar;
1086         dmar_iterate_tbl(dmar_inst_rmrr_iter, &iria);
1087         DMAR_LOCK(dmar);
1088         if (!LIST_EMPTY(&dmar->domains)) {
1089                 KASSERT((dmar->hw_gcmd & DMAR_GCMD_TE) == 0,
1090             ("dmar%d: RMRR not handled but translation is already enabled",
1091                     dmar->iommu.unit));
1092                 error = dmar_enable_translation(dmar);
1093                 if (bootverbose) {
1094                         if (error == 0) {
1095                                 printf("dmar%d: enabled translation\n",
1096                                     dmar->iommu.unit);
1097                         } else {
1098                                 printf("dmar%d: enabling translation failed, "
1099                                     "error %d\n", dmar->iommu.unit, error);
1100                         }
1101                 }
1102         }
1103         dmar_barrier_exit(dmar, DMAR_BARRIER_RMRR);
1104         return (error);
1105 }
1106
1107 #ifdef DDB
1108 #include <ddb/ddb.h>
1109 #include <ddb/db_lex.h>
1110
1111 static void
1112 dmar_print_domain_entry(const struct iommu_map_entry *entry)
1113 {
1114         struct iommu_map_entry *l, *r;
1115
1116         db_printf(
1117             "    start %jx end %jx first %jx last %jx free_down %jx flags %x ",
1118             entry->start, entry->end, entry->first, entry->last,
1119             entry->free_down, entry->flags);
1120         db_printf("left ");
1121         l = RB_LEFT(entry, rb_entry);
1122         if (l == NULL)
1123                 db_printf("NULL ");
1124         else
1125                 db_printf("%jx ", l->start);
1126         db_printf("right ");
1127         r = RB_RIGHT(entry, rb_entry);
1128         if (r == NULL)
1129                 db_printf("NULL");
1130         else
1131                 db_printf("%jx", r->start);
1132         db_printf("\n");
1133 }
1134
1135 static void
1136 dmar_print_ctx(struct dmar_ctx *ctx)
1137 {
1138
1139         db_printf(
1140             "    @%p pci%d:%d:%d refs %d flags %x loads %lu unloads %lu\n",
1141             ctx, pci_get_bus(ctx->context.tag->owner),
1142             pci_get_slot(ctx->context.tag->owner),
1143             pci_get_function(ctx->context.tag->owner), ctx->refs,
1144             ctx->context.flags, ctx->context.loads, ctx->context.unloads);
1145 }
1146
1147 static void
1148 dmar_print_domain(struct dmar_domain *domain, bool show_mappings)
1149 {
1150         struct iommu_domain *iodom;
1151         struct iommu_map_entry *entry;
1152         struct dmar_ctx *ctx;
1153
1154         iodom = (struct iommu_domain *)domain;
1155
1156         db_printf(
1157             "  @%p dom %d mgaw %d agaw %d pglvl %d end %jx refs %d\n"
1158             "   ctx_cnt %d flags %x pgobj %p map_ents %u\n",
1159             domain, domain->domain, domain->mgaw, domain->agaw, domain->pglvl,
1160             (uintmax_t)domain->iodom.end, domain->refs, domain->ctx_cnt,
1161             domain->iodom.flags, domain->pgtbl_obj, domain->iodom.entries_cnt);
1162         if (!LIST_EMPTY(&domain->contexts)) {
1163                 db_printf("  Contexts:\n");
1164                 LIST_FOREACH(ctx, &domain->contexts, link)
1165                         dmar_print_ctx(ctx);
1166         }
1167         if (!show_mappings)
1168                 return;
1169         db_printf("    mapped:\n");
1170         RB_FOREACH(entry, iommu_gas_entries_tree, &iodom->rb_root) {
1171                 dmar_print_domain_entry(entry);
1172                 if (db_pager_quit)
1173                         break;
1174         }
1175         if (db_pager_quit)
1176                 return;
1177         db_printf("    unloading:\n");
1178         TAILQ_FOREACH(entry, &domain->iodom.unload_entries, dmamap_link) {
1179                 dmar_print_domain_entry(entry);
1180                 if (db_pager_quit)
1181                         break;
1182         }
1183 }
1184
1185 DB_FUNC(dmar_domain, db_dmar_print_domain, db_show_table, CS_OWN, NULL)
1186 {
1187         struct dmar_unit *unit;
1188         struct dmar_domain *domain;
1189         struct dmar_ctx *ctx;
1190         bool show_mappings, valid;
1191         int pci_domain, bus, device, function, i, t;
1192         db_expr_t radix;
1193
1194         valid = false;
1195         radix = db_radix;
1196         db_radix = 10;
1197         t = db_read_token();
1198         if (t == tSLASH) {
1199                 t = db_read_token();
1200                 if (t != tIDENT) {
1201                         db_printf("Bad modifier\n");
1202                         db_radix = radix;
1203                         db_skip_to_eol();
1204                         return;
1205                 }
1206                 show_mappings = strchr(db_tok_string, 'm') != NULL;
1207                 t = db_read_token();
1208         } else {
1209                 show_mappings = false;
1210         }
1211         if (t == tNUMBER) {
1212                 pci_domain = db_tok_number;
1213                 t = db_read_token();
1214                 if (t == tNUMBER) {
1215                         bus = db_tok_number;
1216                         t = db_read_token();
1217                         if (t == tNUMBER) {
1218                                 device = db_tok_number;
1219                                 t = db_read_token();
1220                                 if (t == tNUMBER) {
1221                                         function = db_tok_number;
1222                                         valid = true;
1223                                 }
1224                         }
1225                 }
1226         }
1227                         db_radix = radix;
1228         db_skip_to_eol();
1229         if (!valid) {
1230                 db_printf("usage: show dmar_domain [/m] "
1231                     "<domain> <bus> <device> <func>\n");
1232                 return;
1233         }
1234         for (i = 0; i < dmar_devcnt; i++) {
1235                 unit = device_get_softc(dmar_devs[i]);
1236                 LIST_FOREACH(domain, &unit->domains, link) {
1237                         LIST_FOREACH(ctx, &domain->contexts, link) {
1238                                 if (pci_domain == unit->segment &&
1239                                     bus == pci_get_bus(ctx->context.tag->owner) &&
1240                                     device ==
1241                                     pci_get_slot(ctx->context.tag->owner) &&
1242                                     function ==
1243                                     pci_get_function(ctx->context.tag->owner)) {
1244                                         dmar_print_domain(domain,
1245                                             show_mappings);
1246                                         goto out;
1247                                 }
1248                         }
1249                 }
1250         }
1251 out:;
1252 }
1253
1254 static void
1255 dmar_print_one(int idx, bool show_domains, bool show_mappings)
1256 {
1257         struct dmar_unit *unit;
1258         struct dmar_domain *domain;
1259         int i, frir;
1260
1261         unit = device_get_softc(dmar_devs[idx]);
1262         db_printf("dmar%d at %p, root at 0x%jx, ver 0x%x\n", unit->iommu.unit,
1263             unit, dmar_read8(unit, DMAR_RTADDR_REG),
1264             dmar_read4(unit, DMAR_VER_REG));
1265         db_printf("cap 0x%jx ecap 0x%jx gsts 0x%x fsts 0x%x fectl 0x%x\n",
1266             (uintmax_t)dmar_read8(unit, DMAR_CAP_REG),
1267             (uintmax_t)dmar_read8(unit, DMAR_ECAP_REG),
1268             dmar_read4(unit, DMAR_GSTS_REG),
1269             dmar_read4(unit, DMAR_FSTS_REG),
1270             dmar_read4(unit, DMAR_FECTL_REG));
1271         if (unit->ir_enabled) {
1272                 db_printf("ir is enabled; IRT @%p phys 0x%jx maxcnt %d\n",
1273                     unit->irt, (uintmax_t)unit->irt_phys, unit->irte_cnt);
1274         }
1275         db_printf("fed 0x%x fea 0x%x feua 0x%x\n",
1276             dmar_read4(unit, DMAR_FEDATA_REG),
1277             dmar_read4(unit, DMAR_FEADDR_REG),
1278             dmar_read4(unit, DMAR_FEUADDR_REG));
1279         db_printf("primary fault log:\n");
1280         for (i = 0; i < DMAR_CAP_NFR(unit->hw_cap); i++) {
1281                 frir = (DMAR_CAP_FRO(unit->hw_cap) + i) * 16;
1282                 db_printf("  %d at 0x%x: %jx %jx\n", i, frir,
1283                     (uintmax_t)dmar_read8(unit, frir),
1284                     (uintmax_t)dmar_read8(unit, frir + 8));
1285         }
1286         if (DMAR_HAS_QI(unit)) {
1287                 db_printf("ied 0x%x iea 0x%x ieua 0x%x\n",
1288                     dmar_read4(unit, DMAR_IEDATA_REG),
1289                     dmar_read4(unit, DMAR_IEADDR_REG),
1290                     dmar_read4(unit, DMAR_IEUADDR_REG));
1291                 if (unit->qi_enabled) {
1292                         db_printf("qi is enabled: queue @0x%jx (IQA 0x%jx) "
1293                             "size 0x%jx\n"
1294                     "  head 0x%x tail 0x%x avail 0x%x status 0x%x ctrl 0x%x\n"
1295                     "  hw compl 0x%x@%p/phys@%jx next seq 0x%x gen 0x%x\n",
1296                             (uintmax_t)unit->inv_queue,
1297                             (uintmax_t)dmar_read8(unit, DMAR_IQA_REG),
1298                             (uintmax_t)unit->inv_queue_size,
1299                             dmar_read4(unit, DMAR_IQH_REG),
1300                             dmar_read4(unit, DMAR_IQT_REG),
1301                             unit->inv_queue_avail,
1302                             dmar_read4(unit, DMAR_ICS_REG),
1303                             dmar_read4(unit, DMAR_IECTL_REG),
1304                             unit->inv_waitd_seq_hw,
1305                             &unit->inv_waitd_seq_hw,
1306                             (uintmax_t)unit->inv_waitd_seq_hw_phys,
1307                             unit->inv_waitd_seq,
1308                             unit->inv_waitd_gen);
1309                 } else {
1310                         db_printf("qi is disabled\n");
1311                 }
1312         }
1313         if (show_domains) {
1314                 db_printf("domains:\n");
1315                 LIST_FOREACH(domain, &unit->domains, link) {
1316                         dmar_print_domain(domain, show_mappings);
1317                         if (db_pager_quit)
1318                                 break;
1319                 }
1320         }
1321 }
1322
1323 DB_SHOW_COMMAND(dmar, db_dmar_print)
1324 {
1325         bool show_domains, show_mappings;
1326
1327         show_domains = strchr(modif, 'd') != NULL;
1328         show_mappings = strchr(modif, 'm') != NULL;
1329         if (!have_addr) {
1330                 db_printf("usage: show dmar [/d] [/m] index\n");
1331                 return;
1332         }
1333         dmar_print_one((int)addr, show_domains, show_mappings);
1334 }
1335
1336 DB_SHOW_ALL_COMMAND(dmars, db_show_all_dmars)
1337 {
1338         int i;
1339         bool show_domains, show_mappings;
1340
1341         show_domains = strchr(modif, 'd') != NULL;
1342         show_mappings = strchr(modif, 'm') != NULL;
1343
1344         for (i = 0; i < dmar_devcnt; i++) {
1345                 dmar_print_one(i, show_domains, show_mappings);
1346                 if (db_pager_quit)
1347                         break;
1348         }
1349 }
1350 #endif
1351
1352 struct iommu_unit *
1353 iommu_find(device_t dev, bool verbose)
1354 {
1355         struct dmar_unit *dmar;
1356
1357         dmar = dmar_find(dev, verbose);
1358
1359         return (&dmar->iommu);
1360 }