test/CodeGen/AArch64/regress-tblgen-chains.ll

   1 ; RUN: llc -verify-machineinstrs -mtriple=aarch64-none-linux-gnu < %s | FileCheck %s
   2
   3 ; When generating DAG selection tables, TableGen used to only flag an
   4 ; instruction as needing a chain on its own account if it had a built-in pattern
   5 ; which used the chain. This meant that the AArch64 load/stores weren't
   6 ; recognised and so both loads from %locvar below were coalesced into a single
   7 ; LS8_LDR instruction (same operands other than the non-existent chain) and the
   8 ; increment was lost at return.
   9
  10 ; This was obviously a Bad Thing.
  11
  12 declare void @bar(i8*)
  13
  14 define i64 @test_chains() {
  15 ; CHECK-LABEL: test_chains:
  16
  17   %locvar = alloca i8
  18
  19   call void @bar(i8* %locvar)
  20 ; CHECK: bl bar
  21
  22   %inc.1 = load i8* %locvar
  23   %inc.2 = zext i8 %inc.1 to i64
  24   %inc.3 = add i64 %inc.2, 1
  25   %inc.4 = trunc i64 %inc.3 to i8
  26   store i8 %inc.4, i8* %locvar
  27 ; CHECK: ldrb {{w[0-9]+}}, [sp, [[LOCADDR:#[0-9]+]]]
  28 ; CHECK: add {{x[0-9]+}}, {{x[0-9]+}}, #1
  29 ; CHECK: strb {{w[0-9]+}}, [sp, [[LOCADDR]]]
  30 ; CHECK: ldrb {{w[0-9]+}}, [sp, [[LOCADDR]]]
  31
  32   %ret.1 = load i8* %locvar
  33   %ret.2 = zext i8 %ret.1 to i64
  34   ret i64 %ret.2
  35 ; CHECK: ret
  36 }