test/CodeGen/X86/vec_set-7.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=i386-unknown -mattr=+sse2 | FileCheck %s
   3
   4 define <2 x i64> @test(<2 x i64>* %p) nounwind {
   5 ; CHECK-LABEL: test:
   6 ; CHECK:       # BB#0:
   7 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
   8 ; CHECK-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
   9 ; CHECK-NEXT:    retl
  10   %tmp = bitcast <2 x i64>* %p to double*
  11   %tmp.upgrd.1 = load double, double* %tmp
  12   %tmp.upgrd.2 = insertelement <2 x double> undef, double %tmp.upgrd.1, i32 0
  13   %tmp5 = insertelement <2 x double> %tmp.upgrd.2, double 0.0, i32 1
  14   %tmp.upgrd.3 = bitcast <2 x double> %tmp5 to <2 x i64>
  15   ret <2 x i64> %tmp.upgrd.3
  16 }
  17