]> CyberLeo.Net >> Repos - FreeBSD/FreeBSD.git/blob - usr.bin/clang/lli/lli.1
Merge ^/head r278351 through r278498.
[FreeBSD/FreeBSD.git] / usr.bin / clang / lli / lli.1
1 .\" $FreeBSD$
2 .\" Man page generated from reStructuredText.
3 .
4 .TH "LLI" "1" "2015-01-10" "3.5" "LLVM"
5 .SH NAME
6 lli \- directly execute programs from LLVM bitcode
7 .
8 .nr rst2man-indent-level 0
9 .
10 .de1 rstReportMargin
11 \\$1 \\n[an-margin]
12 level \\n[rst2man-indent-level]
13 level margin: \\n[rst2man-indent\\n[rst2man-indent-level]]
14 -
15 \\n[rst2man-indent0]
16 \\n[rst2man-indent1]
17 \\n[rst2man-indent2]
18 ..
19 .de1 INDENT
20 .\" .rstReportMargin pre:
21 . RS \\$1
22 . nr rst2man-indent\\n[rst2man-indent-level] \\n[an-margin]
23 . nr rst2man-indent-level +1
24 .\" .rstReportMargin post:
25 ..
26 .de UNINDENT
27 . RE
28 .\" indent \\n[an-margin]
29 .\" old: \\n[rst2man-indent\\n[rst2man-indent-level]]
30 .nr rst2man-indent-level -1
31 .\" new: \\n[rst2man-indent\\n[rst2man-indent-level]]
32 .in \\n[rst2man-indent\\n[rst2man-indent-level]]u
33 ..
34 .SH SYNOPSIS
35 .sp
36 \fBlli\fP [\fIoptions\fP] [\fIfilename\fP] [\fIprogram args\fP]
37 .SH DESCRIPTION
38 .sp
39 \fBlli\fP directly executes programs in LLVM bitcode format.  It takes a program
40 in LLVM bitcode format and executes it using a just\-in\-time compiler, if one is
41 available for the current architecture, or an interpreter.  \fBlli\fP takes all of
42 the same code generator options as llc|llc, but they are only effective when
43 \fBlli\fP is using the just\-in\-time compiler.
44 .sp
45 If \fIfilename\fP is not specified, then \fBlli\fP reads the LLVM bitcode for the
46 program from standard input.
47 .sp
48 The optional \fIargs\fP specified on the command line are passed to the program as
49 arguments.
50 .SH GENERAL OPTIONS
51 .sp
52 \fB\-fake\-argv0\fP=\fIexecutable\fP
53 .INDENT 0.0
54 .INDENT 3.5
55 Override the \fBargv[0]\fP value passed into the executing program.
56 .UNINDENT
57 .UNINDENT
58 .sp
59 \fB\-force\-interpreter\fP=\fI{false,true}\fP
60 .INDENT 0.0
61 .INDENT 3.5
62 If set to true, use the interpreter even if a just\-in\-time compiler is available
63 for this architecture. Defaults to false.
64 .UNINDENT
65 .UNINDENT
66 .sp
67 \fB\-help\fP
68 .INDENT 0.0
69 .INDENT 3.5
70 Print a summary of command line options.
71 .UNINDENT
72 .UNINDENT
73 .sp
74 \fB\-load\fP=\fIpluginfilename\fP
75 .INDENT 0.0
76 .INDENT 3.5
77 Causes \fBlli\fP to load the plugin (shared object) named \fIpluginfilename\fP and use
78 it for optimization.
79 .UNINDENT
80 .UNINDENT
81 .sp
82 \fB\-stats\fP
83 .INDENT 0.0
84 .INDENT 3.5
85 Print statistics from the code\-generation passes. This is only meaningful for
86 the just\-in\-time compiler, at present.
87 .UNINDENT
88 .UNINDENT
89 .sp
90 \fB\-time\-passes\fP
91 .INDENT 0.0
92 .INDENT 3.5
93 Record the amount of time needed for each code\-generation pass and print it to
94 standard error.
95 .UNINDENT
96 .UNINDENT
97 .sp
98 \fB\-version\fP
99 .INDENT 0.0
100 .INDENT 3.5
101 Print out the version of \fBlli\fP and exit without doing anything else.
102 .UNINDENT
103 .UNINDENT
104 .SH TARGET OPTIONS
105 .sp
106 \fB\-mtriple\fP=\fItarget triple\fP
107 .INDENT 0.0
108 .INDENT 3.5
109 Override the target triple specified in the input bitcode file with the
110 specified string.  This may result in a crash if you pick an
111 architecture which is not compatible with the current system.
112 .UNINDENT
113 .UNINDENT
114 .sp
115 \fB\-march\fP=\fIarch\fP
116 .INDENT 0.0
117 .INDENT 3.5
118 Specify the architecture for which to generate assembly, overriding the target
119 encoded in the bitcode file.  See the output of \fBllc \-help\fP for a list of
120 valid architectures.  By default this is inferred from the target triple or
121 autodetected to the current architecture.
122 .UNINDENT
123 .UNINDENT
124 .sp
125 \fB\-mcpu\fP=\fIcpuname\fP
126 .INDENT 0.0
127 .INDENT 3.5
128 Specify a specific chip in the current architecture to generate code for.
129 By default this is inferred from the target triple and autodetected to
130 the current architecture.  For a list of available CPUs, use:
131 \fBllvm\-as < /dev/null | llc \-march=xyz \-mcpu=help\fP
132 .UNINDENT
133 .UNINDENT
134 .sp
135 \fB\-mattr\fP=\fIa1,+a2,\-a3,...\fP
136 .INDENT 0.0
137 .INDENT 3.5
138 Override or control specific attributes of the target, such as whether SIMD
139 operations are enabled or not.  The default set of attributes is set by the
140 current CPU.  For a list of available attributes, use:
141 \fBllvm\-as < /dev/null | llc \-march=xyz \-mattr=help\fP
142 .UNINDENT
143 .UNINDENT
144 .SH FLOATING POINT OPTIONS
145 .sp
146 \fB\-disable\-excess\-fp\-precision\fP
147 .INDENT 0.0
148 .INDENT 3.5
149 Disable optimizations that may increase floating point precision.
150 .UNINDENT
151 .UNINDENT
152 .sp
153 \fB\-enable\-no\-infs\-fp\-math\fP
154 .INDENT 0.0
155 .INDENT 3.5
156 Enable optimizations that assume no Inf values.
157 .UNINDENT
158 .UNINDENT
159 .sp
160 \fB\-enable\-no\-nans\-fp\-math\fP
161 .INDENT 0.0
162 .INDENT 3.5
163 Enable optimizations that assume no NAN values.
164 .UNINDENT
165 .UNINDENT
166 .sp
167 \fB\-enable\-unsafe\-fp\-math\fP
168 .INDENT 0.0
169 .INDENT 3.5
170 Causes \fBlli\fP to enable optimizations that may decrease floating point
171 precision.
172 .UNINDENT
173 .UNINDENT
174 .sp
175 \fB\-soft\-float\fP
176 .INDENT 0.0
177 .INDENT 3.5
178 Causes \fBlli\fP to generate software floating point library calls instead of
179 equivalent hardware instructions.
180 .UNINDENT
181 .UNINDENT
182 .SH CODE GENERATION OPTIONS
183 .sp
184 \fB\-code\-model\fP=\fImodel\fP
185 .INDENT 0.0
186 .INDENT 3.5
187 Choose the code model from:
188 .INDENT 0.0
189 .INDENT 3.5
190 .sp
191 .nf
192 .ft C
193 default: Target default code model
194 small: Small code model
195 kernel: Kernel code model
196 medium: Medium code model
197 large: Large code model
198 .ft P
199 .fi
200 .UNINDENT
201 .UNINDENT
202 .UNINDENT
203 .UNINDENT
204 .sp
205 \fB\-disable\-post\-RA\-scheduler\fP
206 .INDENT 0.0
207 .INDENT 3.5
208 Disable scheduling after register allocation.
209 .UNINDENT
210 .UNINDENT
211 .sp
212 \fB\-disable\-spill\-fusing\fP
213 .INDENT 0.0
214 .INDENT 3.5
215 Disable fusing of spill code into instructions.
216 .UNINDENT
217 .UNINDENT
218 .sp
219 \fB\-jit\-enable\-eh\fP
220 .INDENT 0.0
221 .INDENT 3.5
222 Exception handling should be enabled in the just\-in\-time compiler.
223 .UNINDENT
224 .UNINDENT
225 .sp
226 \fB\-join\-liveintervals\fP
227 .INDENT 0.0
228 .INDENT 3.5
229 Coalesce copies (default=true).
230 .UNINDENT
231 .UNINDENT
232 .sp
233 \fB\-nozero\-initialized\-in\-bss\fP Don\(aqt place zero\-initialized symbols into the BSS section.
234 .sp
235 \fB\-pre\-RA\-sched\fP=\fIscheduler\fP
236 .INDENT 0.0
237 .INDENT 3.5
238 Instruction schedulers available (before register allocation):
239 .INDENT 0.0
240 .INDENT 3.5
241 .sp
242 .nf
243 .ft C
244 =default: Best scheduler for the target
245 =none: No scheduling: breadth first sequencing
246 =simple: Simple two pass scheduling: minimize critical path and maximize processor utilization
247 =simple\-noitin: Simple two pass scheduling: Same as simple except using generic latency
248 =list\-burr: Bottom\-up register reduction list scheduling
249 =list\-tdrr: Top\-down register reduction list scheduling
250 =list\-td: Top\-down list scheduler \-print\-machineinstrs \- Print generated machine code
251 .ft P
252 .fi
253 .UNINDENT
254 .UNINDENT
255 .UNINDENT
256 .UNINDENT
257 .sp
258 \fB\-regalloc\fP=\fIallocator\fP
259 .INDENT 0.0
260 .INDENT 3.5
261 Register allocator to use (default=linearscan)
262 .INDENT 0.0
263 .INDENT 3.5
264 .sp
265 .nf
266 .ft C
267 =bigblock: Big\-block register allocator
268 =linearscan: linear scan register allocator =local \-   local register allocator
269 =simple: simple register allocator
270 .ft P
271 .fi
272 .UNINDENT
273 .UNINDENT
274 .UNINDENT
275 .UNINDENT
276 .sp
277 \fB\-relocation\-model\fP=\fImodel\fP
278 .INDENT 0.0
279 .INDENT 3.5
280 Choose relocation model from:
281 .INDENT 0.0
282 .INDENT 3.5
283 .sp
284 .nf
285 .ft C
286 =default: Target default relocation model
287 =static: Non\-relocatable code =pic \-   Fully relocatable, position independent code
288 =dynamic\-no\-pic: Relocatable external references, non\-relocatable code
289 .ft P
290 .fi
291 .UNINDENT
292 .UNINDENT
293 .UNINDENT
294 .UNINDENT
295 .sp
296 \fB\-spiller\fP
297 .INDENT 0.0
298 .INDENT 3.5
299 Spiller to use (default=local)
300 .INDENT 0.0
301 .INDENT 3.5
302 .sp
303 .nf
304 .ft C
305 =simple: simple spiller
306 =local: local spiller
307 .ft P
308 .fi
309 .UNINDENT
310 .UNINDENT
311 .UNINDENT
312 .UNINDENT
313 .sp
314 \fB\-x86\-asm\-syntax\fP=\fIsyntax\fP
315 .INDENT 0.0
316 .INDENT 3.5
317 Choose style of code to emit from X86 backend:
318 .INDENT 0.0
319 .INDENT 3.5
320 .sp
321 .nf
322 .ft C
323 =att: Emit AT&T\-style assembly
324 =intel: Emit Intel\-style assembly
325 .ft P
326 .fi
327 .UNINDENT
328 .UNINDENT
329 .UNINDENT
330 .UNINDENT
331 .SH EXIT STATUS
332 .sp
333 If \fBlli\fP fails to load the program, it will exit with an exit code of 1.
334 Otherwise, it will return the exit code of the program it executes.
335 .SH SEE ALSO
336 .sp
337 llc|llc
338 .SH AUTHOR
339 Maintained by The LLVM Team (http://llvm.org/).
340 .SH COPYRIGHT
341 2003-2014, LLVM Project
342 .\" Generated by docutils manpage writer.
343 .