usr.bin/clang/lli/lli.1

   1 .\" $FreeBSD$
   2 .\" Man page generated from reStructuredText.
   3 .
   4 .TH "LLI" "1" "2018-08-02" "7" "LLVM"
   5 .SH NAME
   6 lli \- directly execute programs from LLVM bitcode
   7 .
   8 .nr rst2man-indent-level 0
   9 .
  10 .de1 rstReportMargin
  11 \\$1 \\n[an-margin]
  12 level \\n[rst2man-indent-level]
  13 level margin: \\n[rst2man-indent\\n[rst2man-indent-level]]
  14 -
  15 \\n[rst2man-indent0]
  16 \\n[rst2man-indent1]
  17 \\n[rst2man-indent2]
  18 ..
  19 .de1 INDENT
  20 .\" .rstReportMargin pre:
  21 . RS \\$1
  22 . nr rst2man-indent\\n[rst2man-indent-level] \\n[an-margin]
  23 . nr rst2man-indent-level +1
  24 .\" .rstReportMargin post:
  25 ..
  26 .de UNINDENT
  27 . RE
  28 .\" indent \\n[an-margin]
  29 .\" old: \\n[rst2man-indent\\n[rst2man-indent-level]]
  30 .nr rst2man-indent-level -1
  31 .\" new: \\n[rst2man-indent\\n[rst2man-indent-level]]
  32 .in \\n[rst2man-indent\\n[rst2man-indent-level]]u
  33 ..
  34 .SH SYNOPSIS
  35 .sp
  36 \fBlli\fP [\fIoptions\fP] [\fIfilename\fP] [\fIprogram args\fP]
  37 .SH DESCRIPTION
  38 .sp
  39 \fBlli\fP directly executes programs in LLVM bitcode format.  It takes a program
  40 in LLVM bitcode format and executes it using a just\-in\-time compiler or an
  41 interpreter.
  42 .sp
  43 \fBlli\fP is \fInot\fP an emulator. It will not execute IR of different architectures
  44 and it can only interpret (or JIT\-compile) for the host architecture.
  45 .sp
  46 The JIT compiler takes the same arguments as other tools, like \fBllc\fP,
  47 but they don\(aqt necessarily work for the interpreter.
  48 .sp
  49 If \fIfilename\fP is not specified, then \fBlli\fP reads the LLVM bitcode for the
  50 program from standard input.
  51 .sp
  52 The optional \fIargs\fP specified on the command line are passed to the program as
  53 arguments.
  54 .SH GENERAL OPTIONS
  55 .INDENT 0.0
  56 .TP
  57 .B \-fake\-argv0=executable
  58 Override the \fBargv[0]\fP value passed into the executing program.
  59 .UNINDENT
  60 .INDENT 0.0
  61 .TP
  62 .B \-force\-interpreter={false,true}
  63 If set to true, use the interpreter even if a just\-in\-time compiler is available
  64 for this architecture. Defaults to false.
  65 .UNINDENT
  66 .INDENT 0.0
  67 .TP
  68 .B \-help
  69 Print a summary of command line options.
  70 .UNINDENT
  71 .INDENT 0.0
  72 .TP
  73 .B \-load=pluginfilename
  74 Causes \fBlli\fP to load the plugin (shared object) named \fIpluginfilename\fP and use
  75 it for optimization.
  76 .UNINDENT
  77 .INDENT 0.0
  78 .TP
  79 .B \-stats
  80 Print statistics from the code\-generation passes. This is only meaningful for
  81 the just\-in\-time compiler, at present.
  82 .UNINDENT
  83 .INDENT 0.0
  84 .TP
  85 .B \-time\-passes
  86 Record the amount of time needed for each code\-generation pass and print it to
  87 standard error.
  88 .UNINDENT
  89 .INDENT 0.0
  90 .TP
  91 .B \-version
  92 Print out the version of \fBlli\fP and exit without doing anything else.
  93 .UNINDENT
  94 .SH TARGET OPTIONS
  95 .INDENT 0.0
  96 .TP
  97 .B \-mtriple=target triple
  98 Override the target triple specified in the input bitcode file with the
  99 specified string.  This may result in a crash if you pick an
 100 architecture which is not compatible with the current system.
 101 .UNINDENT
 102 .INDENT 0.0
 103 .TP
 104 .B \-march=arch
 105 Specify the architecture for which to generate assembly, overriding the target
 106 encoded in the bitcode file.  See the output of \fBllc \-help\fP for a list of
 107 valid architectures.  By default this is inferred from the target triple or
 108 autodetected to the current architecture.
 109 .UNINDENT
 110 .INDENT 0.0
 111 .TP
 112 .B \-mcpu=cpuname
 113 Specify a specific chip in the current architecture to generate code for.
 114 By default this is inferred from the target triple and autodetected to
 115 the current architecture.  For a list of available CPUs, use:
 116 \fBllvm\-as < /dev/null | llc \-march=xyz \-mcpu=help\fP
 117 .UNINDENT
 118 .INDENT 0.0
 119 .TP
 120 .B \-mattr=a1,+a2,\-a3,...
 121 Override or control specific attributes of the target, such as whether SIMD
 122 operations are enabled or not.  The default set of attributes is set by the
 123 current CPU.  For a list of available attributes, use:
 124 \fBllvm\-as < /dev/null | llc \-march=xyz \-mattr=help\fP
 125 .UNINDENT
 126 .SH FLOATING POINT OPTIONS
 127 .INDENT 0.0
 128 .TP
 129 .B \-disable\-excess\-fp\-precision
 130 Disable optimizations that may increase floating point precision.
 131 .UNINDENT
 132 .INDENT 0.0
 133 .TP
 134 .B \-enable\-no\-infs\-fp\-math
 135 Enable optimizations that assume no Inf values.
 136 .UNINDENT
 137 .INDENT 0.0
 138 .TP
 139 .B \-enable\-no\-nans\-fp\-math
 140 Enable optimizations that assume no NAN values.
 141 .UNINDENT
 142 .INDENT 0.0
 143 .TP
 144 .B \-enable\-unsafe\-fp\-math
 145 Causes \fBlli\fP to enable optimizations that may decrease floating point
 146 precision.
 147 .UNINDENT
 148 .INDENT 0.0
 149 .TP
 150 .B \-soft\-float
 151 Causes \fBlli\fP to generate software floating point library calls instead of
 152 equivalent hardware instructions.
 153 .UNINDENT
 154 .SH CODE GENERATION OPTIONS
 155 .INDENT 0.0
 156 .TP
 157 .B \-code\-model=model
 158 Choose the code model from:
 159 .INDENT 7.0
 160 .INDENT 3.5
 161 .sp
 162 .nf
 163 .ft C
 164 default: Target default code model
 165 small: Small code model
 166 kernel: Kernel code model
 167 medium: Medium code model
 168 large: Large code model
 169 .ft P
 170 .fi
 171 .UNINDENT
 172 .UNINDENT
 173 .UNINDENT
 174 .INDENT 0.0
 175 .TP
 176 .B \-disable\-post\-RA\-scheduler
 177 Disable scheduling after register allocation.
 178 .UNINDENT
 179 .INDENT 0.0
 180 .TP
 181 .B \-disable\-spill\-fusing
 182 Disable fusing of spill code into instructions.
 183 .UNINDENT
 184 .INDENT 0.0
 185 .TP
 186 .B \-jit\-enable\-eh
 187 Exception handling should be enabled in the just\-in\-time compiler.
 188 .UNINDENT
 189 .INDENT 0.0
 190 .TP
 191 .B \-join\-liveintervals
 192 Coalesce copies (default=true).
 193 .UNINDENT
 194 .INDENT 0.0
 195 .TP
 196 .B \-nozero\-initialized\-in\-bss
 197 Don\(aqt place zero\-initialized symbols into the BSS section.
 198 .UNINDENT
 199 .INDENT 0.0
 200 .TP
 201 .B \-pre\-RA\-sched=scheduler
 202 Instruction schedulers available (before register allocation):
 203 .INDENT 7.0
 204 .INDENT 3.5
 205 .sp
 206 .nf
 207 .ft C
 208 =default: Best scheduler for the target
 209 =none: No scheduling: breadth first sequencing
 210 =simple: Simple two pass scheduling: minimize critical path and maximize processor utilization
 211 =simple\-noitin: Simple two pass scheduling: Same as simple except using generic latency
 212 =list\-burr: Bottom\-up register reduction list scheduling
 213 =list\-tdrr: Top\-down register reduction list scheduling
 214 =list\-td: Top\-down list scheduler \-print\-machineinstrs \- Print generated machine code
 215 .ft P
 216 .fi
 217 .UNINDENT
 218 .UNINDENT
 219 .UNINDENT
 220 .INDENT 0.0
 221 .TP
 222 .B \-regalloc=allocator
 223 Register allocator to use (default=linearscan)
 224 .INDENT 7.0
 225 .INDENT 3.5
 226 .sp
 227 .nf
 228 .ft C
 229 =bigblock: Big\-block register allocator
 230 =linearscan: linear scan register allocator =local \-   local register allocator
 231 =simple: simple register allocator
 232 .ft P
 233 .fi
 234 .UNINDENT
 235 .UNINDENT
 236 .UNINDENT
 237 .INDENT 0.0
 238 .TP
 239 .B \-relocation\-model=model
 240 Choose relocation model from:
 241 .INDENT 7.0
 242 .INDENT 3.5
 243 .sp
 244 .nf
 245 .ft C
 246 =default: Target default relocation model
 247 =static: Non\-relocatable code =pic \-   Fully relocatable, position independent code
 248 =dynamic\-no\-pic: Relocatable external references, non\-relocatable code
 249 .ft P
 250 .fi
 251 .UNINDENT
 252 .UNINDENT
 253 .UNINDENT
 254 .INDENT 0.0
 255 .TP
 256 .B \-spiller
 257 Spiller to use (default=local)
 258 .INDENT 7.0
 259 .INDENT 3.5
 260 .sp
 261 .nf
 262 .ft C
 263 =simple: simple spiller
 264 =local: local spiller
 265 .ft P
 266 .fi
 267 .UNINDENT
 268 .UNINDENT
 269 .UNINDENT
 270 .INDENT 0.0
 271 .TP
 272 .B \-x86\-asm\-syntax=syntax
 273 Choose style of code to emit from X86 backend:
 274 .INDENT 7.0
 275 .INDENT 3.5
 276 .sp
 277 .nf
 278 .ft C
 279 =att: Emit AT&T\-style assembly
 280 =intel: Emit Intel\-style assembly
 281 .ft P
 282 .fi
 283 .UNINDENT
 284 .UNINDENT
 285 .UNINDENT
 286 .SH EXIT STATUS
 287 .sp
 288 If \fBlli\fP fails to load the program, it will exit with an exit code of 1.
 289 Otherwise, it will return the exit code of the program it executes.
 290 .SH SEE ALSO
 291 .sp
 292 \fBllc\fP
 293 .SH AUTHOR
 294 Maintained by The LLVM Team (http://llvm.org/).
 295 .SH COPYRIGHT
 296 2003-2018, LLVM Project
 297 .\" Generated by docutils manpage writer.
 298 .